JP5816185B2 - 積層体並びにそれらの製造方法 - Google Patents

積層体並びにそれらの製造方法 Download PDF

Info

Publication number
JP5816185B2
JP5816185B2 JP2012537046A JP2012537046A JP5816185B2 JP 5816185 B2 JP5816185 B2 JP 5816185B2 JP 2012537046 A JP2012537046 A JP 2012537046A JP 2012537046 A JP2012537046 A JP 2012537046A JP 5816185 B2 JP5816185 B2 JP 5816185B2
Authority
JP
Japan
Prior art keywords
metal film
substrate
ceramic
metal
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012537046A
Other languages
English (en)
Other versions
JPWO2012132715A1 (ja
Inventor
貴昭 小泉
貴昭 小泉
尚輝 小川
尚輝 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2012537046A priority Critical patent/JP5816185B2/ja
Publication of JPWO2012132715A1 publication Critical patent/JPWO2012132715A1/ja
Application granted granted Critical
Publication of JP5816185B2 publication Critical patent/JP5816185B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12361All metal or with adjacent metals having aperture or cut
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • Y10T428/24331Composite web or sheet including nonapertured component

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Laminated Bodies (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Description

本発明は、圧電/電歪素子、誘電素子、コンデンサ及びアクチュエータ等の様々な電子部品に適用可能な積層体及びその製造方法に関する。
従来、電子部品の製造において、基材上に金属膜を形成するための方法がいくつか提案されている。
特許文献1には、背景技術として、基材表面に粗面化処理により凹凸を形成することで、この凹凸に金属皮膜が入り込むので、基材と金属皮膜との密着性を高めることが記載されている。特許文献1では、粗面化処理を行わずに金属皮膜セラミックス基材上にめっきにより金属皮膜を形成する方法として、特定の金属元素群から選択される少なくとも2種の金属及び/又は金属酸化物の微粒子をセラミックス基材表面に付与する工程、200℃〜500℃での加熱処理により微粒子を基材表面に強固に固定する工程、固定された微粒子をシード層として、基材表面に金属皮膜を析出させる工程からなる方法が記載されている。
また、特許文献2には、セラミックスで構成される基体部と、下部電極、圧電/電歪膜及び上部電極を有する作動部と、を備える圧電/電歪素子が記載されている。特許文献2には、基体部にチタン元素を含有させることで、基体部と作動部との間で熱処理により生じる焼成応力が低減され、大きな変位量を実現することができると記載されている。
特開2006−52101号公報 特開2005−12200号公報
しかし、従来の方法で形成された金属皮膜には、次のような問題点がある。
まず、セラミックス基板上に形成された金属皮膜のさらに上にセラミックス層を設ける場合、セラミックス材料を金属皮膜上に配置した後、金属皮膜を形成する粒子の粒成長開始温度以上(例えば金属皮膜がPtである場合、粒成長開始温度は750℃近傍である)の高温での熱処理を行うことがある。このような高温での熱処理においては、金属膜がドーム状に膨れることにより表面平滑性が低下すること、又はドームの一部が破れてめっき膜の被覆率が低下することがある。
本発明は、このような従来技術の問題点に鑑みてなされたものであり、金属膜とセラミックス基材とを備える新たな積層体及びその製造方法を提供する。
本発明の第1の観点に係る積層体は、セラミックス基材と、前記セラミックス基材上に設けられた金属膜と、前記セラミックス基材と前記金属膜との間に設けられ、前記金属膜とは異なる金属及び/又はその酸化物を主成分として含有し、孔を含む中間層と、を備える。
また、本発明の他の観点に係る積層体の製造方法は、(a)セラミックス基材上に、金属膜を形成すること、(b)前記金属膜が形成された前記セラミックス基材を、前記金属膜の主成分である金属の粒成長開始温度以上での熱処理を行うこと、(c)前記工程(a)の前に、前記セラミックス基材上に前記金属膜とは異なる金属及び/又はその酸化物を配置することを備える。
本発明の積層体によると、中間層の孔により金属膜とセラミックス基材との間からガスを逃がすことができるので、金属膜のセラミックス基材からの剥離を抑制することができる。また、孔を含んだ構造となることで金属膜が焼結する際の流動性が向上し、金属膜とセラミックス基材界面にはたらく残留応力が低減され、特に圧電/電歪アクチュエータのように金属膜とセラミックス基材界面に応力が重畳される場合の長期信頼性に優れる。また、上述の製造方法は、本発明の積層体の製造方法として好適である。
本発明の実施の一形態に係る圧電/電歪素子の断面図。 他の形態に係る圧電/電歪素子の断面図。 さらに他の形態に係る圧電/電歪素子の断面図。 実施例において作製された圧電カンチレバーの構成を示す断面図。 上記圧電カンチレバーに印可される三角波を示すグラフ。
(1)積層体
図1に示す積層体1は、圧電/電歪素子10、基板11及び中間層15を備える。
基板11は、セラミックス基材の一例である。本実施形態において、基板11は、絶縁性を有する部材であり、例えば絶縁性セラミックスの焼成体である。絶縁性セラミックスとしては、例えば、ジルコニア、アルミナ、マグネシア、スピネル、ムライト、窒化アルミニウム、及び窒化ケイ素から成る群より選択される少なくとも1種類の物質が用いられる。ジルコニアは、イットリウムなどの添加物により安定化または部分安定化されているものを包含する。
圧電/電歪素子10は、電子素子の一例である。図1に示すように、圧電/電歪素子10は、下部電極12、圧電/電歪体13、及び上部電極14を備える。下部電極12、圧電/電歪体13、上部電極14は、基板11に対して、z軸方向に、この順に積層される。なお、下部電極12及び上部電極14はそれぞれ、図示しない配線に接続されている。
下部電極12は、金属膜の一例であり、基板11上に設けられる。下部電極12は、導電性材料を主成分として含有すればよい。導電性材料として、白金、パラジウム、金、銅、ニッケル、クロム、ロジウム、イリジウム等の金属が挙げられる。また、導電性材料として、複数の導電性金属を含有してもよい。なお、金属膜が複数の導電性金属を含有する場合、複数の導電性金属の総量が、下部電極12において主成分としての割合を満たしていればよい。
なお、本書において「主成分として含有する」とは、その成分を60重量%以上含有することを意味してもよいし、80重量%以上含有することを意味してもよいし、90重量%以上含有することを意味してもよい。
圧電/電歪体13は、セラミックス層の一例であり、セラミックス層の焼成体であってもよい。圧電/電歪セラミックスとして、例えば鉛系ペロブスカイト型酸化物が挙げられ、より具体的には、チタン酸ジルコン酸鉛(PZT:Pb(ZrxTi1-x)O3)、又は単純酸化物若しくは複合ペロブスカイト型酸化物とチタン酸ジルコン酸鉛の固溶体が挙げられる。ペロブスカイト型酸化物としては、(Na,K)NbO3、(Bi,Na)TiO3、BaTiO3、SrTiO3が挙げられる。
なお、圧電/電歪体13に代えて、誘電体が設けられてもよい。誘電体には強誘電体が含まれる。誘電体としては、チタン酸ジルコン酸鉛、チタン酸バリウム等が挙げられる。また、圧電/電歪体13に代えて、焦電体材料、熱電変換材料、半導体材料、光学材料など金属皮膜を電極とする各種機能材料を含有する層が設けられてもよい。
上部電極14は、圧電/電歪体13上に設けられる。上部電極14の材料としては、下部電極12と同様の材料を選択することができる。
図1に示すように、中間層15は、基板11と下部電極12との間に設けられる。中間層15は、膜部分151及び孔152を備える。
膜部分151は、下部電極12に主成分として含有される金属とは異なる金属及び/又はその酸化物を主成分として含有する。特に、膜部分151の主成分は、基板11及び下部電極12の両方と親和性を有してもよく、特に、後述する熱処理を経た後に、基板11及び下部電極12の両方と親和性を有してもよい。なお、「親和性」とは、下部電極12と基板11との間の結合力を高めることができるような性質を意味し、膜部分151による化学的な結合及び物理的な結合を包含する。
具体的には、膜部分151の主成分として、アルミニウム、カルシウム、マグネシウム、チタン、ニッケル、コバルト、鉄、クロム、イリジウム、ジルコニウム、ニオブ、タンタル、亜鉛、銅、インジウム、ハフニウム、マンガン、ルテニウム、モリブデン、タングステン、錫、鉛、ビスマス、及び銀、並びにその金属酸化物が挙げられる。これらの物質は、単独で、又は複数の物質の組み合わせとして含有されうる。
膜部分151は、x−y平面方向(基板11の平面方向)内の少なくとも1つの直線上で、不連続に形成されている。また中間層15は、多孔構造であると表現することもできる。ただし、z−x断面のいずれかの位置において、隣り合う膜部分151が連続していてもよい。つまり、不連続な箇所は孔152に該当しており、孔152は、z軸方向において中間層15を貫通していてもよいし、膜部分151によってふさがれていてもよい。
また、少なくとも一部の孔152は、x−y断面において連続していてもよい。つまり、少なくとも一部の孔152は網目構造であってもよい。孔152が連続することで、基板11と下部電極12との間に発生したガスが積層体1の外部に逃げることが好ましい。具体的には、中間層15は、海状の孔152内に島状の膜部分151が存在するx−y断面を有することが好ましい。
図1に示す孔152は、「空間」又は「空隙」等と言い換えられてもよい。つまり、図1では、孔152は空であり、内部は空洞となっている。
中間層は、図2に示す構造を有していてもよい。図2において、図1を参照して既に説明した部材と同様の機能を持つ部材については、同じ符号を付してその説明を省略することがある。
図2に示す積層体2は、中間層15に代えて、中間層25を備える。基板11は、粗面化処理を施されて、その表面に凹凸を有している。厳密には、基板11表面には、凹部が形成されているといえる。図2に示すように、中間層25の孔152は、基板11表面の凹部の内部に形成されていてもよい。図2に示すように、膜部分151は、基板11の表面の凸部(凹部の間の部分)上に形成されてもよいし、凹部内にも形成されてもよい。
図1及び図2に示す構造において、孔152内にセラミックス材料が配置されていてもよい。図3には、図1の構造において、孔152の内部にセラミックス部分153が配置されている形態を示す。つまり、中間層15に代えて、中間層35が設けられていてもよく、中間層35は、膜部分151とセラミックス部分153とが、z軸方向に平行な断面において、x軸方向及び/又はy軸方向において、交互に配置されていてもよい。中間層35内の全ての孔152内にセラミックス部分153が設けられていてもよいし、一部の孔152が空洞であってもよい。また、孔152はセラミックス部分153によって満たされていてもよいし、1つの孔152内にセラミックス部分153と空洞とが共存していてもよい。
セラミックス部分153は、圧電/電歪体13の主成分と同一の成分を含有することができ、特にその成分を主成分として含有することができる。また、セラミックス部分153の組成は、圧電/電歪体13の組成と同一であってもよいし、膜部分151、基板11、及び下部電極12に含有される成分のうち、少なくとも1種の成分を含有してもよい。なお、圧電/電歪体13に代えて、誘電材料等の他のセラミックス材料が適用される場合には、セラミックス部分153は、そのセラミックス材料を主成分として含有することができる。
以上に説明した全ての形態において、中間層15、25及び35は、孔152を介して、熱処理時のガスを逃がすことができる。これによって、基板11から下部電極12の剥離を抑制することができる。
以上に説明した全ての形態において、中間層15、25及び35において、膜部分151のz軸方向における厚みは、5nm以上であってもよく、10μm以下であってもよく、より好ましくは15nm以上、5μm以下、さらに好ましくは20nm以上、1μm以下である。また、孔152(つまりセラミックス部分153の)のz軸方向における厚みは、5nm以上であってもよく、10μm以下であってもよく、より好ましくは15nm以上、5μm以下、さらに好ましくは30nm以上、1μm以下である。中間層の膜厚がこのような範囲にあることにより、中間層において、熱処理時のガスを逃がす穴を備えながら、セラミックス基材と金属膜との結合力を高め易くなる。
その他、基板11及び各層の厚み等の構成としては、公知の圧電/電歪素子を始めとする電子素子における構成が適用可能である。
(2)製造方法
積層体1の製造方法は、
(a)基板11上に下部電極12を形成すること、
(b)下部電極12が形成された基板11を、下部電極12の主成分である金属の粒成長開始温度以上での熱処理を行うこと、
(c)上記工程(a)の前に、上記基板11上に下部電極12とは異なる金属及び/又はその酸化物を配置すること
を備える。
なお、上記(a)〜(c)において、「基板11」及び「下部電極12」とは、厳密には、基板11となるセラミックス基材、下部電極12となる金属膜、とそれぞれ表現されるべきであるが、説明の便宜上、仕掛品の状態、つまり製造途中であっても、完成品と同一の呼称で表記する。
より具体的な製造方法について、以下に説明する。
<基板の形成>
基板11の形成は、例えばセラミックスグリーンシートを積層することで実行してもよいし、セラミックス材料を圧粉成形によって実行してもよい。基板は、単独で焼成されてもよいし、下部電極12等の他の層が形成された後に焼成されてもよい。
また、基板11に対して、粗面化処理を行ってもよい。粗面化処理とは、基板11の表面に凹凸を形成することであり、例えば、焼成前の基板11にナノインプリント法により凹凸を形成すること、フッ化水素酸等の酸によって焼成後の基板11を処理することで実行可能である。粗面化処理は、基板11の焼成の前後のいずれで行われてもよい。粗面化処理をおこなうことによって下記の孔152が形成されやすく、ガス抜きの効果が得られやすい。
<下部電極の形成>
上記工程(a)において、下部電極12の形成は、電気めっき法、無電解めっき法、スパッタリング又は抵抗加熱蒸着等の蒸着法、導電ペーストを用いたスクリーン印刷、導電レジネート溶液を用いたスピンコート又は吹きつけ法等の種々の手法を用いて行うことができる。無電解めっき法における諸条件は、下部電極12となる材料に応じて、その材料が析出するように設定される。
<基板上での中間層の形成>
上記工程(c)では、基板11上に、膜部分151となる金属材料(金属酸化物を包含する)を付与する。このとき、基板11上に略均一に膜材料の層(中間層)を形成すればよい。例えば、粗面化処理された基板11に対しても、基板表面の凹部を埋めて、かつ凸部にも膜材料が付着するように、膜材料を配置すればよい。なお、層中には、膜材料以外の成分が含有されてもよい。
膜材料の層の厚みは、5nm以上であってもよく、15nm以上であってもよく、20nm以上であってもよく、10μm以下であってもよく、5μm以下であってもよく、1μm以下であってもよい。
また、膜材料の層の形成方法の例としては、スパッタリング又は抵抗加熱蒸着等の蒸着法、導電ペーストを用いたスクリーン印刷、導電レジネート溶液を用いたスピンコート又は吹きつけ法等の種々の手法が挙げられる。
膜材料の層及び下部電極12が形成された後、工程(b)により基板11を熱処理する。下部電極12の金属の粒成長開始温度以上の温度とは、Tm/3(K)以上の温度であってもよく、さらにはTm/2(K)以上の温度であってもよい。Tmは、下部電極12の主成分である金属材料の融点である。なお、粒成長とは、結晶粒成長と言い換えられてもよい。
なお、熱処理は、下部電極12以外の層(例えば、圧電/電歪体13等のセラミックス層、上部電極等14)が形成された後に行われてもよい。
熱処理によって、工程(c)で形成された膜材料の層中に孔152が形成され、中間層15が形成される。中間層25も同様に形成される。孔152の形成方法としては、中間層の厚みを調整することにより、孔152の断面の基板面方向の長さと厚み方向長さとの比(面方向/厚み方向)が1より大きくなるように形成すればよい。その際、中間層に用いる金属材料(金属酸化物を包含する)の粒成長開始温度が下部電極となる金属膜の粒成長開始温度より低い材料を選択すると更に好ましい。また、上記のとおり、粗面化処理をおこなうことで上記の比が見掛け上1より大きくできるため孔形成しやすく、ガス抜き効果も得られやすい。孔152は、断面において、基板面方向の長さが5nm〜10μmで厚み方向長さが5nm〜10μmであることが好ましく、基板面方向の長さが20nm〜1μmで厚み方向長さが20nm〜1μmであることがより好ましい。
また、下部電極12上にさらに圧電/電歪体13を形成した後に熱処理を行うと、孔152中に圧電/電歪体13を構成する材料の一部が移動し、セラミックス部分153が形成される。
このように孔152を備える中間層15が形成されることで、孔152を介して、ガスが積層体1外へ排出される。中間層25及び35についても、同様である。その結果、下部電極12の基板11からの剥離が抑制される。
<セラミックス層の形成>
圧電/電歪体13及びそれに代えて設けられてもよいセラミックス層の形成は、セラミックスグリーンシートを積層することで実行されてもよいし、セラミックスペーストを塗布することで実行されてもよい。ペーストは、セラミックス材料及びバインダを含有する。バインダとしては、例えばブチラール樹脂、セルロース樹脂、アクリル樹脂等が使用可能である。複数種類のバインダが混合されてもよい。セラミックペーストの塗布方法に特に制限はないが、例えばスピンコート、スリットコート、ロールコート、ゾルゲル法、スプレー法、スクリーン印刷法の湿式塗布、下部電極パターンを電極にした電気泳動法等が用いられる。
<上部電極の形成>
上部電極14の形成は、電気めっき法、無電解めっき法、スパッタリング又は抵抗加熱蒸着等の蒸着法、導電ペーストを用いたスクリーン印刷、導電レジネート溶液を用いたスピンコート又は吹きつけ法等の種々の手法を用いて行うことができる。
A.実施例1〜10及び比較例1〜5
[試料の作製]
(1)実施例1
サイズが30mm×20mmかつ厚みが0.2mmのジルコニア基板の表面に対して、フッ化水素酸で粗面化処理を行った。
基板の粗面化された表面に、東京応化製ネガ型フォトレジストPMER−Nを塗布し、さらに露光及び現像を行うことで、2×2mmの基板表面を露出させるレジストパターンを形成した。
次に、アネルバ製のマグネトロンスパッタリング装置を用いて、レジストパターン上から、金属チタンを厚さ50〜60nmになるように成膜した。
その後、同じスパッタリング装置で、無電解めっきの触媒核として、白金を厚さ5nm成膜した。その後、レジスト剥離液に基板を浸漬することで、チタン層及び白金の触媒核の2×2mmパターンを形成した。
次いで、エヌイーケムキャット製の無電解めっき液を、形成される金属膜が所望の厚さになるように調合した。浴温度40℃かつpH13に維持しためっき液に基板を浸漬し、攪拌しながら5時間放置した。こうして、粗面化された表面に2×2mmのPt膜が形成されたジルコニア基板を得た。
得られたPt膜からガスを除去するために、ジルコニア基板を、大気雰囲気下、昇温速度50℃/min、最高温度1100℃、保持時間2時間で熱処理をおこなった。
(2)実施例2〜5
セラミックス基板、めっきにより形成する金属膜、及び中間層の組成を表1の通りとした以外は、実施例1と同様のプロセスで、積層体を作製した。Ni及びCuめっきを行った試料については、還元雰囲気下、900℃で焼成をおこなった。各層の厚みは、実施例1と同様であった。
(3)実施例6〜10
実施例1〜5と同様のセラミックス基板、めっきにより形成する金属膜、及び中間層の組成とし、粗面化処理をおこなわない以外は同様のプロセスで積層体を作製した。各層の厚みは、実施例1と同様であった。
(4)比較例1〜
中間層を形成せずに、触媒核を形成し、その後のめっき処理を行った以外は、実施例1〜と同様の操作を行った。
[試験]
以下の試験を行った。結果を表1に示す。
(1)得られたセラミックス基板を金属顕微鏡で観察し、外観上の不良がないか検査した。
(2)外観上に不良の見られなかった試料について、セバスチャン法により金属皮膜の密着強度を測定した。
まず、めっきにより形成された2×2mmの金属膜を、半田でアルミニウム線と接合した。
引張り試験機で基板を固定して、金属膜と接合したアルミニウム線を引っ張り、金属膜と基板とが剥離したときの荷重を計測した。
(3)積層体の断面微構造をJEOL製FE-SEM/EDSで観察した。
[結果]
表1に示すように、基板と金属膜との間に中間層を形成した場合、熱処理後の外観異常が見られず、密着強度も向上していることがわかった。
また、断面微構造を観察したところ、基板と金属膜の界面に空隙部と膜部分からなる中間層が形成されていることがわかった(図示せず)。特に、粗面化によって形成された凹部内に空隙が形成されており、凸部上に膜部分が形成されていた。膜部分は、セラミックス基板と金属膜とを結合させる結合部として機能していると考えられた。
Figure 0005816185
B.実施例11、12及び比較例6
[試料の作製]
(1)実施例11
実施例1と略同様の操作により、サイズが30mm×20mmかつ厚みが0.2mmであるジルコニア基板に、粗面化、チタン層の形成、Pt触媒核の形成、無電解めっきによるPt膜の形成、及び熱処理を行い、30×20mmかつ厚みが5nmのPt膜が形成されたジルコニア基板を得た。チタン層の厚みは、実施例1と同様であった。
次に、基板上に、LiFを3%添加した20Bi(Ni,Nb)O3−80Pb(Zr,Ti)O3粉末、ブチラール系バインダ、及びテルピネオールを混合することで調製されたセラミックスペーストを、スクリーン印刷法で20×20mmの範囲に5μmの厚みで塗布した。
セラミックスペーストを塗布された基板を、昇温速度500℃/h、最高温度950℃、保持時間2時間で焼成した。
さらに、上部電極として、スパッタリングにより15×20mmのAu膜を形成した。
Au膜形成後、ダイサーにより30×5mmに切断し、ユニモルフ型の圧電素子を作製した。同様の素子を3個作製した。
(2)実施例12
LiF添加量を1%とし、最高温度を1050℃とした以外は実施例11と同様のプロセスで圧電素子を作製した。各層の厚みは、実施例11と同様であった。
(3)比較例6
中間層であるチタン層を形成しなかった以外は、実施例11と同様の操作によって、3個の圧電素子を得た。
[試験]
得られた圧電素子の基板の一辺を固定することで、圧電カンチレバーを作製した(図4)。上部電極と下部電極との間に、電界強度+5kV/mmの三角波(図5)を50Hzで最高40時間駆動し、外観検査を試験前と試験後に実施した。図4では、中間層の図示は省略している。なお、途中で駆動しなくなったものはその時点で試験終了とした。
[結果]
表2に示すように、中間層を備える圧電素子は、中間層を備えない圧電素子と比べて、長時間にわたって動作することが可能であることが分かった。つまり、中間層を備える圧電素子は、非常に優れた信頼性を示すことが分かった。また、実施例11−1の圧電素子の断面構造を観察したところ、中間層の孔は、圧電体の成分によって充填されており、実施例12−1の断面構造を観察したところ、中間層の孔は圧電体成分によって充填されていなかった。
Figure 0005816185
本発明の積層体によれば、金属膜のセラミックス基材からの剥離を抑制された積層体が提供される。また、特に圧電/電歪アクチュエータのように金属膜とセラミックス基材界面に応力が重畳される場合に長期信頼性に優れた積層体が提供される。また、上述の製造方法は、本発明の積層体の製造方法として好適である。
1 積層体
2 積層体
10 圧電/電歪素子
11 基板
12 下部電極
13 電歪体
14 上部電極
15 中間層
25 中間層
35 中間層
151 膜部分
152 孔
153 セラミックス部分

Claims (5)

  1. セラミックス基材と、
    前記セラミックス基材上に設けられた金属膜と、
    前記セラミックス基材と前記金属膜との間に設けられ、前記金属膜とは異なる金属及び/又はその酸化物を主成分として含有し、孔を含む中間層と、
    を備え
    前記中間層における前記金属及び/又はその酸化物は、前記金属膜及び前記セラミックス基材に対して親和性を有する、
    積層体。
  2. 前記金属膜に対して前記セラミックス基材とは逆側に設けられたセラミックス層をさらに備え、
    前記中間層は、前記孔に内包された前記セラミックス層に含有されるセラミックス材料を備える、
    請求項1記載の積層体。
  3. (a)セラミックス基材上に、金属膜を形成すること、
    (b)前記金属膜が形成された前記セラミックス基材を、前記金属膜の主成分である金属の粒成長開始温度以上での熱処理を行うこと、
    (c)前記工程(a)の前に、前記セラミックス基材上に前記金属膜とは異なる金属及び/又はその酸化物を配置すること
    を備える積層体の製造方法。
  4. 上記工程(a)において、金属膜を無電解めっき法によって形成する、
    請求項3に記載の製造方法。
  5. 前記工程(b)において、Tm/3(K)以上の温度で熱処理を行う(ただし、Tmは前記金属膜の主成分である金属の融点である)、
    請求項又は4に記載の製造方法。
JP2012537046A 2011-03-25 2012-02-28 積層体並びにそれらの製造方法 Active JP5816185B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012537046A JP5816185B2 (ja) 2011-03-25 2012-02-28 積層体並びにそれらの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011067064 2011-03-25
JP2011067064 2011-03-25
PCT/JP2012/054979 WO2012132715A1 (ja) 2011-03-25 2012-02-28 積層体並びにそれらの製造方法
JP2012537046A JP5816185B2 (ja) 2011-03-25 2012-02-28 積層体並びにそれらの製造方法

Publications (2)

Publication Number Publication Date
JPWO2012132715A1 JPWO2012132715A1 (ja) 2014-07-24
JP5816185B2 true JP5816185B2 (ja) 2015-11-18

Family

ID=46930466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012537046A Active JP5816185B2 (ja) 2011-03-25 2012-02-28 積層体並びにそれらの製造方法

Country Status (5)

Country Link
US (1) US8410670B2 (ja)
EP (1) EP2690678B1 (ja)
JP (1) JP5816185B2 (ja)
CN (1) CN102834943B (ja)
WO (1) WO2012132715A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6144943B2 (ja) * 2013-03-29 2017-06-07 日本碍子株式会社 積層体及び圧電/電歪素子
CN104698631B (zh) * 2015-03-30 2018-07-20 京东方科技集团股份有限公司 一种超薄玻璃贴合结构及其剥离方法、显示装置
WO2017082368A1 (ja) * 2015-11-11 2017-05-18 日本発條株式会社 積層体および積層体の製造方法
CN112723878B (zh) * 2020-12-29 2022-09-23 苏州金宏气体股份有限公司 能量收集多孔陶瓷Pt-BaTiO3其制法及高效制氢

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04264304A (ja) * 1991-02-19 1992-09-21 Ricoh Co Ltd 強誘電体とその製法
JP2005200753A (ja) * 2004-01-19 2005-07-28 Tdk Corp 熱処理用治具
JP2005203761A (ja) * 2003-12-15 2005-07-28 Canon Inc 圧電膜素子およびその製造方法ならびに液体吐出ヘッド
JP2006229282A (ja) * 2005-02-15 2006-08-31 Kyocera Corp 薄膜バルク音響波共振子およびフィルタならびに通信装置
JP2007123583A (ja) * 2005-10-28 2007-05-17 Fujifilm Corp 無機膜基板とその製造方法、圧電素子、インクジェット式記録ヘッド、インクジェット式記録装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189307A (ja) * 1984-03-09 1985-09-26 Toshiba Corp 圧電薄膜共振器およびその製造方法
EP0526048B1 (en) * 1991-07-18 1997-11-12 Ngk Insulators, Ltd. Piezoelectric/electrostrictive element having ceramic substrate formed essentially of stabilized zirconia
US5825121A (en) * 1994-07-08 1998-10-20 Seiko Epson Corporation Thin film piezoelectric device and ink jet recording head comprising the same
JP3327149B2 (ja) * 1995-12-20 2002-09-24 セイコーエプソン株式会社 圧電体薄膜素子及びこれを用いたインクジェット式記録ヘッド
DE69839540D1 (de) * 1997-06-20 2008-07-10 Seiko Epson Corp Piezoelektrisches Schichtelement, Verfahren zum Herstellen und Tintenstrahldruckkopf
JP4339976B2 (ja) * 1999-12-17 2009-10-07 京セラ株式会社 パワーモジュール基板
JP3833070B2 (ja) * 2001-02-09 2006-10-11 キヤノン株式会社 液体噴射ヘッドおよび製造方法
US7009328B2 (en) * 2003-06-20 2006-03-07 Ngk Insulators, Ltd. Piezoelectric/electrostrictive device made of piezoelectric/electrostrictive film and manufacturing method
TWI243496B (en) * 2003-12-15 2005-11-11 Canon Kk Piezoelectric film element, method of manufacturing the same, and liquid discharge head
US7323805B2 (en) * 2004-01-28 2008-01-29 Kabushiki Kaisha Toshiba Piezoelectric thin film device and method for manufacturing the same
JP2006052101A (ja) 2004-08-10 2006-02-23 Mitsuboshi Belting Ltd セラミックス基材表面への金属皮膜形成方法及び金属化処理セラミックス基材
JP4748978B2 (ja) * 2004-12-02 2011-08-17 日本碍子株式会社 圧電/電歪素子及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04264304A (ja) * 1991-02-19 1992-09-21 Ricoh Co Ltd 強誘電体とその製法
JP2005203761A (ja) * 2003-12-15 2005-07-28 Canon Inc 圧電膜素子およびその製造方法ならびに液体吐出ヘッド
JP2005200753A (ja) * 2004-01-19 2005-07-28 Tdk Corp 熱処理用治具
JP2006229282A (ja) * 2005-02-15 2006-08-31 Kyocera Corp 薄膜バルク音響波共振子およびフィルタならびに通信装置
JP2007123583A (ja) * 2005-10-28 2007-05-17 Fujifilm Corp 無機膜基板とその製造方法、圧電素子、インクジェット式記録ヘッド、インクジェット式記録装置

Also Published As

Publication number Publication date
EP2690678A4 (en) 2015-04-22
WO2012132715A1 (ja) 2012-10-04
EP2690678A1 (en) 2014-01-29
EP2690678B1 (en) 2017-09-13
US20120315500A1 (en) 2012-12-13
CN102834943B (zh) 2015-09-09
US8410670B2 (en) 2013-04-02
CN102834943A (zh) 2012-12-19
JPWO2012132715A1 (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
JP5714361B2 (ja) 端子電極形成方法及びそれを用いた圧電/電歪素子の製造方法
CN106887333A (zh) 层叠陶瓷电容器和其制造方法
JP5709724B2 (ja) セラミック多層構成素子の製造方法
WO2005093866A1 (ja) 積層型圧電素子及びその製造方法
JP5816185B2 (ja) 積層体並びにそれらの製造方法
JP4211510B2 (ja) 積層型ptcサーミスタの製造方法
JP5324247B2 (ja) 積層セラミックコンデンサ
JP2007273799A (ja) 積層構造体及びその製造方法
JP6068449B2 (ja) 膜型圧電/電歪素子
JP4485140B2 (ja) 圧電アクチュエータおよびその製造方法
JP5827866B2 (ja) 膜型圧電/電歪素子およびその製造方法
WO2013146974A1 (ja) 圧電/電歪膜型素子及び圧電/電歪膜型素子を製造する方法
WO2017199712A1 (ja) セラミック電子部品
JP5931397B2 (ja) 貴金属被膜およびその製造方法
TWI310372B (ja)
JP6306311B2 (ja) 積層型電子部品
WO2013146975A1 (ja) 圧電/電歪膜型素子及び圧電/電歪膜型素子を製造する方法
JP2004241590A (ja) 積層型圧電体素子
JP2006108546A (ja) 積層型圧電セラミックス素子およびその製造方法
JP2006049806A (ja) 積層圧電セラミックス構造体及びその製造方法
JP5855509B2 (ja) 圧電/電歪膜型素子及び圧電/電歪膜型素子を製造する方法
JP4737948B2 (ja) 積層型圧電素子の製法
JP2009218311A (ja) 積層型圧電アクチュエータ
JP2002260953A (ja) 積層型電子部品
JP2005015255A (ja) 薄層セラミック板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150925

R150 Certificate of patent or registration of utility model

Ref document number: 5816185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150