JP5827866B2 - 膜型圧電/電歪素子およびその製造方法 - Google Patents
膜型圧電/電歪素子およびその製造方法 Download PDFInfo
- Publication number
- JP5827866B2 JP5827866B2 JP2011230826A JP2011230826A JP5827866B2 JP 5827866 B2 JP5827866 B2 JP 5827866B2 JP 2011230826 A JP2011230826 A JP 2011230826A JP 2011230826 A JP2011230826 A JP 2011230826A JP 5827866 B2 JP5827866 B2 JP 5827866B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- piezoelectric
- electrostrictive
- plating
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
セラミックス微粒子は、セリア、ジルコニア、イットリア、アルミナ、チタニア、スピネル(アルミン酸マグネシウム、アルミン酸ニッケル)、イットリア安定化ジルコニア、セリア安定化ジルコニア、TiC及びTiNからなる群から選択された少なくとも1種のセラミックスを含むことが好ましい。
また、電極膜におけるセラミックス微粒子の含有量は、上記マトリクス金属100重量部に対して3〜30重量部であることが好ましい。
また、上記セラミックス微粒子の平均粒径は、5〜100nmであることが好ましい。
さらに、上記セラミックス微粒子の平均粒径と、電極膜の膜厚との比は1/1.5〜1/400であることが好ましい。
さらにまた、本発明の膜型圧電/電歪素子は、電極膜のマトリクス金属の粒成長開始温度以上の温度で熱処理されていてもよい。
また、上記電極膜はめっき法で形成されていることが好ましい。
さらに、上記電極膜と上記圧電/電歪膜とは共焼成されていることが好ましい。
上記電極膜形成工程は、セラミック微粒子が分散しためっき液を用いてセラミックス基板上に、電極膜を2μm未満の膜厚にめっきするめっき工程であることが好ましい。
さらに、上記めっき工程後に、上記電極膜を形成したセラミックス基板を、上記電極膜のマトリクス金属の粒成長開始温度以上の温度で焼成する前焼成工程を含んでいてもよい。
また、本発明の膜型圧電/電歪素子の製造方法は、上記電極膜と上記圧電/電歪膜とを共焼成する共焼成工程を含んでいることが好ましい。
さらに、上記めっき工程の前に、上記セラミックス基板のめっきを行う面に粗面化処理を行う粗面化工程を含んでいてもよい。
さらにまた、上記めっき工程におけるめっき浴のpHは10〜14であることが好ましい。
また、上記めっき浴の温度は30〜85℃であることが好ましい。
また、電極膜を構成する金属が白金属であるため、酸素雰囲気での焼成が可能であるため、圧電/電歪膜及びセラミックス基板を共焼成することができ、密着性が高く且つ変位量が確保された膜型圧電/電歪素子を得ることができる。
さらに、膜型圧電/電歪素子の製造において、電極膜にめっき膜を採用することが出来、薄肉の電極とすることで特性を維持または向上させつつ材料コストを抑えることが可能になった。
本発明の膜型圧電/電歪素子は、セラミックス基板と、膜厚が2μm未満であり、Pt,Pd,Ru,Rh,Os及びIrからなる群から選択された少なくとも1種の金属を主成分として含有するマトリクス金属とセラミックス微粒子とを含有する電極膜と、圧電/電歪膜とを少なくとも含有する。セラミックス基板、電極膜及び圧電/電歪膜は、この順に直接積層されていてもよく、また、電極膜とセラミックス基板との間、及び/又は電極膜と圧電/電歪膜との間に、任意の中間層を備えていてもよい。本発明の膜型圧電/電歪素子に含有される電極膜は、セラミックス基板と圧電/電歪膜との間に配置されていることが好ましい。
本発明の膜型圧電/電歪素子に含まれる電極膜は、Pt,Pd,Ru,Rh,Os,Ir及びAuからなる群から選択された少なくとも1種の金属を主成分として含有するマトリクス金属とセラミックス微粒子とを含んでいる。
マトリクス金属は、Pt,Pd,Ru,Rh,Os,Ir及びAuからなる群から選択された少なくとも1種の金属を主成分として含有する。なお、本明細書において「主成分として含有する」とは、その成分を60重量%以上含有することを意味してもよいし、80重量%以上含有することを意味してもよいし、90重量%以上含有することを意味してもよい。マトリクス金属に主成分として含有される金属としては、上記で列挙された金属うちの2種以上の混合物であってもよい。この場合に、上記で列挙された金属の含有量の合計として主成分として含有される。電極膜には、他の成分として、例えばCu、Ni、Cr等の上記以外の任意の金属が含まれていてもよい。
本発明の膜型圧電/電歪素子に含まれる電極膜は、マトリクス金属中にセラミックス微粒子を含有する。このため、マトリクス金属の粒子が粒成長を開始する温度以上の熱処理において、フィラーとなるセラミックス微粒子によってマトリクス金属の粒子の粒界移動をピン止めさせることにより粒成長が抑制されると考えられる。
電極膜が形成されるセラミックス基板としては、絶縁性を有する部材であれば特に限定されないが、例えば絶縁性セラミックスの焼成体が挙げられる。絶縁性セラミックスとしては、例えば、ジルコニア、アルミナ、マグネシア、スピネル、ムライト、窒化アルミニウム、及び窒化ケイ素から成る群より選択される少なくとも1種類の物質が用いられる。ジルコニアは、イットリウムなどの添加物により安定化または部分安定化されているものを包含する。
本発明膜型圧電/電歪素子は、上記電極膜のセラミックス基板と反対側の表面に、膜型圧電/電歪膜を備えている。圧電/電歪膜の材料としては、圧電若しくは電歪効果等の電界誘起歪みを起こす材料であれば、特に限定されない。結晶質でも非晶質でもよく、又、半導体やセラミックスや強誘電体セラミックス、あるいは反強誘電体セラミックスを用いることも可能である。用途に応じて適宜選択し採用することができる。
本発明の膜型圧電/電歪素子の製造方法は、上記膜型圧電/電歪素子の製造方法であって、電極膜の材料として、Pt,Pd,Ru,Rh,Os及びIrからなる群から選択された少なくとも1種の金属とセラミック微粒子とを含有する材料を使用して、セラミックス基板上に、膜厚が2μm未満になるように電極膜を形成する電極膜形成工程と;上記電極膜の、セラミックス基板とは反対側の表面に、圧電/電歪膜を形成する圧電/電歪膜形成工程とを含んでいる。
電極膜形成工程では、電極膜の材料として、Pt,Pd,Ru,Rh,Os及びIrからなる群から選択された少なくとも1種の金属とセラミック微粒子とを含有する材料を使用して、セラミックス基板上に、膜厚が2μm未満になるように電極膜を形成する。電極膜の形成方法は特に限定されず、電気めっき法、無電解めっき法、スパッタリング又は抵抗加熱蒸着等の蒸着法、導電ペーストを用いたスクリーン印刷、導電レジネート溶液を用いたスピンコート又は吹きつけ法等の種々の手法を用いて行うことができる。なかでも、電気めっき法、無電解めっき法等のめっき法で形成することが好ましい。
分散工程では、セラミックス微粒子を上記マトリクス金属に対応する金属イオンを含むめっき液に分散させる。めっき液は、上記セラミックス微粒子が分散するようにアンモニア等のアルカリ性溶液でpH調整を行うことが好ましい。めっき液のpHは、例えばpH5.5〜14であり、pH10以上が好ましい。セラミックス微粒子は、目視にて沈殿物が存在していなければよく、さらには、凝集体が観察されず均一に分散していることが好ましい。
めっき工程では、好ましくは上記分散工程で作製したセラミックス微粒子が分散しためっき液を用いて、セラミックス基板に、2μm未満の膜厚にめっきする。めっき工程により、セラミックス基板の表面に、セラミックス微粒子とマトリクス金属を含んだ被膜を作製できる。めっきは、具体的には、例えば、形成される金属膜が所望の厚さになるように調合した無電解めっき液に基板を浸漬し、0.1〜10時間程度放置することにより行うことができる。上記浸漬は、セラミックス基板の揺動および/または回転と無電解めっき液を攪拌しながら行うことが好ましい。
めっき工程後、例えば、めっき膜中に含まれる不純物をガスとして除去するために、電極膜を作製したセラミックス基板を、電極膜の金属の粒成長開始温度以上の処理温度で熱処理する前焼成工程を含んでいても良い。マトリクス金属の粒成長開始温度以上の温度とは、上記の通りである。具体的には、成膜後の電極膜は、例えば、800℃〜1500℃で1〜5時間程度焼成することにより、被膜中に含まれる不純物をガスとして除去できる。
本発明の膜型圧電/電歪素子の製造方法は、さらに、上記めっき工程の前に、セラミックス基板の粗面化処理を行う粗面化工程を含んでいてもよい。粗面化処理とは、セラミックス基板の表面に凹凸を形成することであり、例えば、焼成前のセラミックス基板にナノインプリント法により凹凸を形成すること、フッ化水素酸等の酸によって焼成後のセラミックス基板を処理することで実行可能である。粗面化処理は、セラミックス基板の焼成の前後のいずれで行われてもよい。
本発明の膜型圧電/電歪素子の製造方法は、上記電極膜の、セラミックス基板とは反対側の表面に圧電/電歪膜を形成する圧電/電歪膜形成工程を含んでいる。圧電/電歪膜としては、上記例示のものが使用できる。
本発明の膜型圧電/電歪素子の製造方法は、上記電極膜と上記圧電/電歪膜とを共焼成する共焼成工程を含んでいることが好ましい。共焼成は、例えば、1700℃以下の任意の温度で行うことができる。この工程により、上記電極膜と上記圧電/電歪膜との密着性に優れた、膜型圧電/電歪素子を製造できる。
0.08mm×1mmかつ厚みが2.2μmのジルコニア製のダイヤフラム部と、その周りに一体的に配設されたジルコニア製の厚肉部とによって、外部に連通する0.08mm×1mm×0.07mmの空洞部が形成されたジルコニア基板(サイズ30mm×20mmかつ厚みが0.15mm)の表面に対して、フッ化水素酸で粗面化処理を行った。
実施例1と同様のプロセスで、めっき液に添加した粒子をジルコニアに変更した水準で複合めっき液を作製した以外は、実施例1と同様にして、ジルコニア基板上にPt膜を作製した。
実施例1と同様のプロセスで、めっき液に添加した粒子をイットリアに変更した水準で複合めっき液を作製した以外は、実施例1と同様にして、ジルコニア基板上にPt膜を作製した。
実施例1と同様のプロセスで、めっき液に添加した粒子をアルミナに変更した水準で複合めっき液を作製した以外は、実施例1と同様にして、ジルコニア基板上にPt膜を作製した。
実施例1と同様のプロセスで、めっき液に添加した粒子をチタニアに変更した水準で複合めっき液を作製した以外は、実施例1と同様にして、ジルコニア基板上にPt膜を作製した。
実施例1と同様のプロセスで、めっき液に添加した粒子をスピネルに変更した水準で複合めっき液を作製した以外は、実施例1と同様にして、ジルコニア基板上にPt膜を作製した。
実施例1と同様のプロセスで、粒子添加をおこなわずに成膜をおこなった。
0.08mm×1mmかつ厚みが2.2μmのジルコニア製ダイヤフラム部と、その周りに一体的に配設されたジルコニア製の厚肉部とによって、外部に連通する0.08mm×1mm×0.07mmの空洞部が形成されたジルコニア基板(サイズが30mm×20mmかつ厚みが0.15mm)に、田中貴金属工業製Ptペーストをスクリーン印刷法でダイヤフラム部に0.08mm×1mmの駆動部および厚肉部にダイヤフラム部と接続する0.4mm×0.02mmの配線と2×2mmの電極パッドかつ、厚さ0.5μmのパターンを形成し、1350℃で焼成してPt膜を得た。
0.08mm×1mmかつ厚みが2.2μmのジルコニア製ダイヤフラム部と、その周りに一体的に配設されたジルコニア製の厚肉部とによって、外部に連通する0.08mm×1mm×0.07mmの空洞部が形成されたジルコニア基板(サイズが30mm×20mmかつ厚みが0.15mm)に、田中貴金属工業製Ptペーストをスクリーン印刷法でダイヤフラム部に0.08mm×1mmの駆動部および厚肉部にダイヤフラム部と接続する0.4mm×0.02mmの配線と2×2mmの電極パッドかつ、厚さ10.5μmのパターンを形成し、1350℃で焼成してPt膜を得た。
得られたセラミックス基板をマイクロスコープで透過観察し、被覆率を画像解析により求めた。
外観上に不良の見られなかった試料について、セバスチャン法により金属被膜の密着強度を測定した。
まず、めっきにより形成された2×2mmの金属膜を、半田でアルミニウム線と接合した。引張り試験機で基板を固定して、金属膜と接合したアルミニウム線を引っ張り、金属膜と基板とが剥離したときの荷重を計測した。
積層体の断面微構造をJEOL製FE-SEMで観察した。
表1に示すように、複合めっきを形成した場合、熱処理後の被覆率も高く、密着強度も向上していることがわかった。
また、断面微構造を観察したところ、金属膜の粒界にセラミックス粒子が存在し、金属膜は微細な結晶粒で構成されていることが判った。特に、粗面化によって形成された凹部内に空隙が形成されておらず、アンカー効果が維持されていることがわかった。
実施例1〜6及び比較例1〜3で得られた貴金属被膜を電極膜として、駆動部の電極膜上にさらにチタン酸鉛−ジルコン酸鉛−ニッケルニオブ酸ビスマスの三成分固溶系組成物を主成分とする材料からなる圧電/電歪膜を形成し、電極膜と圧電/電歪膜とを空気中1000℃にて共焼成することにより、0.065mm×1mm、厚さ3μmの圧電/電歪焼成膜とし、さらに、上部電極となるAu膜を0.060mm×1mm、厚さ0.1μmで形成することにより、膜型圧電/電歪素子を製造した。
得られた膜型圧電/電歪素子に分極処理を施した後、30Vを印加し、レーザードップラー変位計でダイヤフラム部の変位量を測定し、表2の結果を得た。
2 基板
3 ダイヤフラム部(駆動部)
4 肉厚部
5 空洞部
6 圧電/電歪部
7 下部電極
8 圧電/電歪膜
9 上部電極
(1) 駆動部
(2) 配線部
(3) 電極パッド部
Claims (5)
- 膜型圧電/電歪素子の製造方法であって、
Pt,Pd,Ru,Rh,Os及びIrからなる群から選択された少なくとも1種の金属を含むめっき液に対して、セリア、ジルコニア、イットリア、アルミナ、スピネル(アルミン酸マグネシウム、アルミン酸ニッケル)、イットリア安定化ジルコニア、セリア安定化ジルコニア、TiC及びTiNからなる群から選択された少なくとも1種のセラミックスを含むセラミック微粒子を分散させる分散工程と、
前記セラミック微粒子が分散した前記めっき液を使用して、セラミックス基板上に、膜厚が2μm未満になるように電極膜を無電解めっきするめっき工程と、
前記電極膜の前記セラミックス基板とは反対側の表面に、圧電/電歪膜を形成する圧電/電歪膜形成工程と
を含み、
前記分散工程において、前記めっき液のpHを10以上14以下とし、前記セラミック微粒子の平均粒径を5〜100nmとするとともに、前記めっき液中の前記金属の含有量を0.8g/L以上3.0g/L以下とし、前記めっき液中の前記セラミック微粒子の含有量を0.5重量%以上10重量%以下とする、
膜型圧電/電歪素子の製造方法。 - さらに、前記めっき工程後に、前記電極膜を形成したセラミックス基板を、前記電極膜のマトリクス金属の粒成長開始温度以上の温度で焼成する前焼成工程を含む、
請求項1に記載の膜型圧電/電歪素子の製造方法。 - 前記電極膜と前記圧電/電歪膜とを共焼成する共焼成工程を含む、
請求項1又は2に記載の膜型圧電/電歪素子の製造方法。 - さらに、前記めっき工程の前に、前記セラミックス基板のめっきを行う面に粗面化処理を行う粗面化工程を含む、
請求項3に記載の膜型圧電/電歪素子の製造方法。 - 前記めっき工程において、前記めっき浴の温度が40〜85℃である、
請求項1乃至4の何れか1項に記載の膜型圧電/電歪素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011230826A JP5827866B2 (ja) | 2011-10-20 | 2011-10-20 | 膜型圧電/電歪素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011230826A JP5827866B2 (ja) | 2011-10-20 | 2011-10-20 | 膜型圧電/電歪素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013089862A JP2013089862A (ja) | 2013-05-13 |
JP5827866B2 true JP5827866B2 (ja) | 2015-12-02 |
Family
ID=48533461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011230826A Expired - Fee Related JP5827866B2 (ja) | 2011-10-20 | 2011-10-20 | 膜型圧電/電歪素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5827866B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015166914A1 (ja) * | 2014-04-28 | 2015-11-05 | 株式会社村田製作所 | 圧電素子、圧電素子の製造方法、および圧電素子を備える圧電振動子 |
JP6648015B2 (ja) * | 2014-06-17 | 2020-02-14 | 日本碍子株式会社 | セラミックスデバイス、及び接合体 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5658994A (en) * | 1979-10-19 | 1981-05-22 | Nishio Metaraijingu:Kk | Composite noble metal plating layer and its production |
JPH0421787A (ja) * | 1990-05-17 | 1992-01-24 | Tokuriki Honten Co Ltd | 白金の被覆方法およびその被覆溶液 |
JP3207315B2 (ja) * | 1993-03-12 | 2001-09-10 | 日本碍子株式会社 | 圧電/電歪膜型素子 |
JP3255764B2 (ja) * | 1993-07-07 | 2002-02-12 | 綜研化学株式会社 | 金属被覆粒子およびその製造方法 |
JPH09250936A (ja) * | 1996-01-10 | 1997-09-22 | Ngk Insulators Ltd | 包囲空間が形成されたセラミック基体 |
JP3481511B2 (ja) * | 1999-07-08 | 2003-12-22 | 日本碍子株式会社 | 電極構造物 |
JP4074493B2 (ja) * | 2001-08-31 | 2008-04-09 | 日本碍子株式会社 | セラミック素子 |
JP2003258328A (ja) * | 2002-02-27 | 2003-09-12 | Kyocera Corp | 積層型圧電アクチュエータ |
JP2004071238A (ja) * | 2002-08-02 | 2004-03-04 | Tatsuya Ota | ガラス管の表面にめっき層を有する着色ランプ及びその製造方法 |
JP2005244091A (ja) * | 2004-02-27 | 2005-09-08 | Kyocera Corp | 圧電積層体、圧電アクチュエータ、印刷ヘッドおよび印刷機 |
-
2011
- 2011-10-20 JP JP2011230826A patent/JP5827866B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013089862A (ja) | 2013-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4129931B2 (ja) | 圧電磁器組成物および積層型圧電素子 | |
JP5714361B2 (ja) | 端子電極形成方法及びそれを用いた圧電/電歪素子の製造方法 | |
JP5816185B2 (ja) | 積層体並びにそれらの製造方法 | |
JP5827866B2 (ja) | 膜型圧電/電歪素子およびその製造方法 | |
JPWO2012111279A1 (ja) | 圧電素子 | |
JP2007273799A (ja) | 積層構造体及びその製造方法 | |
JP5931397B2 (ja) | 貴金属被膜およびその製造方法 | |
WO2013146974A1 (ja) | 圧電/電歪膜型素子及び圧電/電歪膜型素子を製造する方法 | |
JP3207315B2 (ja) | 圧電/電歪膜型素子 | |
JP3971779B1 (ja) | 圧電磁器組成物 | |
JP5830050B2 (ja) | 圧電/電歪素子及び配線基板 | |
JP2004241590A (ja) | 積層型圧電体素子 | |
US20150015123A1 (en) | Piezoelectric/electrostrictive film type element and method for producing piezoelectric/electrostrictive film type element | |
JP2006156587A (ja) | 積層型圧電素子 | |
JP5196124B2 (ja) | 圧電磁器組成物および積層型圧電素子 | |
JP2006049806A (ja) | 積層圧電セラミックス構造体及びその製造方法 | |
JP6144943B2 (ja) | 積層体及び圧電/電歪素子 | |
JP4793579B2 (ja) | 圧電磁器組成物および積層型圧電素子 | |
JP4993056B2 (ja) | 積層型圧電素子の製造方法及び酸素供給方法 | |
JP5205702B2 (ja) | 積層型圧電素子及びその製造方法 | |
JP2006156586A (ja) | 積層型圧電素子及びその製造方法 | |
JP2007189164A (ja) | 積層型圧電素子、積層型圧電素子の製造方法及び導体ペースト | |
JP2012009661A (ja) | 圧電素子の製造方法ならびに圧電素子およびそれを用いる振動板 | |
JP2006114745A (ja) | 積層型圧電セラミックス構造体及びその製造方法 | |
JP2014170795A (ja) | 積層体及び圧電/電歪素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5827866 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |