JP5788703B2 - 平板表示装置及びその製造方法 - Google Patents

平板表示装置及びその製造方法 Download PDF

Info

Publication number
JP5788703B2
JP5788703B2 JP2011095964A JP2011095964A JP5788703B2 JP 5788703 B2 JP5788703 B2 JP 5788703B2 JP 2011095964 A JP2011095964 A JP 2011095964A JP 2011095964 A JP2011095964 A JP 2011095964A JP 5788703 B2 JP5788703 B2 JP 5788703B2
Authority
JP
Japan
Prior art keywords
flat panel
panel display
conductive layer
source
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011095964A
Other languages
English (en)
Other versions
JP2011253178A (ja
Inventor
震 九 鄭
震 九 鄭
▲徳▼ 會 金
▲徳▼ 會 金
勝 奎 太
勝 奎 太
裕 奉 元
裕 奉 元
盛 祐 鄭
盛 祐 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2011253178A publication Critical patent/JP2011253178A/ja
Application granted granted Critical
Publication of JP5788703B2 publication Critical patent/JP5788703B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、平板表示装置及びその製造方法に関する。
有機発光表示装置及び液晶表示装置を備える平板表示装置は、高解像度のディスプレイを具現するために、各ピクセルごとに薄膜トランジスタとキャパシタとが含まれた能動駆動型に製作される。
各ピクセルごとに形成された薄膜トランジスタとキャパシタ、及びこれらを連結する配線は、開口率の向上のために、微細パターンに形成される必要がある。このような微細パターンは、一般的に、フォトマスクを利用したフォトリソグラフィ工程で製作される。
フォトリソグラフィ工程によれば、基板上にフォトレジストを均一に塗布し、パターンが形成されたフォトマスクを基板にアラインした後、ステッパーのような露光装備を利用して露光する。ポジティブフォトレジストの場合、露光後に減光されたフォトレジストを現像し、残存するフォトレジストを利用してパターンをエッチングして、所望のパターンを形成し、エッチング後に不要なフォトレジストを除去する一連の過程を経る。
このように、フォトマスクを利用してパターンを形成する一連の工程は、複雑であるため、フォトマスクを利用する工程数が増加するほど、製造コスト及び製造時間が増加する問題がある。
本発明が解決しようとする課題は、フォトマスク工程数を減らし、開口率の向上した平板表示装置及びその製造方法を提供することである。
前記課題を達成するために、本発明の一側面によれば、基板上に薄膜トランジスタの半導体層を形成する第１マスク工程と、ゲート絶縁膜をはさんで前記半導体層上にゲート電極を形成し、前記半導体層のソース及びドレイン領域にイオン不純物をドーピングする第２マスク工程と、第１導電層、第１絶縁層及び第２導電層を順次に形成し、前記薄膜トランジスタと離隔された領域に、前記第１導電層、第１絶縁層及び第２導電層をパターニングしてキャパシタを形成する第３マスク工程と、第２絶縁層を形成し、前記第２絶縁層を貫通して前記ソース及びドレイン領域及び第２導電層を露出させるコンタクトホールを形成する第４マスク工程と、前記コンタクトホールを通じて前記ソース及びドレイン領域及び第２導電層に接続するソース及びドレイン電極を形成する第５マスク工程と、を含む平板表示装置の製造方法を提供する。
本発明の他の特徴によれば、前記第２マスク工程で、前記ゲート電極と同一材料で、前記ゲート電極と同一層に、前記第１導電層と直接接触する配線をさらに形成しうる。
本発明のさらに他の特徴によれば、前記第２マスク工程で、前記ソース及びドレイン領域に同じイオン不純物をドーピングしうる。
本発明のさらに他の特徴によれば、前記第２マスク工程で、前記ゲート電極をセルフアラインマスクとして、前記ソース及びドレイン領域にイオン不純物をドーピングしうる。
本発明のさらに他の特徴によれば、前記第３マスク工程で、前記第１導電層及び第２導電層は、透明導電性物質を含みうる。
本発明のさらに他の特徴によれば、前記第３マスク工程で、前記薄膜トランジスタが形成された領域の第１導電層、第１絶縁層及び第２導電層は、全部エッチングされうる。
本発明のさらに他の特徴によれば、前記第３マスク工程で、前記キャパシタの第１導電層、第１絶縁層及び第２導電層の側部のエッチング面を同一にパターニングしうる。
本発明のさらに他の特徴によれば、前記第４マスク工程で、前記第２絶縁層は、前記ゲート電極と直接接触しうる。
本発明のさらに他の特徴によれば、前記第５マスク工程の結果物上に有機膜を形成し、前記有機膜を貫通して、前記ソース及びドレイン電極のうち一つを露出させるビアホールを形成する第６マスク工程をさらに含みうる。
本発明のさらに他の特徴によれば、前記ビアホールを通じて、前記ソース及びドレイン電極のうち一つに接続する画素電極を形成する第７マスク工程をさらに含みうる。
本発明の他の側面によれば、基板上に配され、チャネル領域、ソース領域及びドレイン領域を備える薄膜トランジスタの半導体層と、ゲート絶縁膜をはさんで前記チャネル領域上に形成されたゲート電極と、前記ゲート絶縁膜上に配され、側部のエッチング面が同一面に形成された第１導電層、第１絶縁層、及び第２導電層を備えるキャパシタと、前記ゲート電極及びキャパシタ上に形成された第２絶縁層を貫通して、前記ソース及びドレイン領域及び第２導電層に接続するソース及びドレイン電極と、前記ソース及びドレイン電極のうち一つと接続する画素電極と、を備える平板表示装置を提供できる。
本発明の他の特徴によれば、前記ソース及びドレイン領域は、同一イオン不純物を含みうる。
本発明のさらに他の特徴によれば、前記ゲート電極と同一層に、前記ゲート電極と同一材料で、前記第１導電層と直接接触する配線をさらに含みうる。
本発明のさらに他の特徴によれば、前記配線は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、Ｌｉ、Ｃａ、Ｍｏ、Ｔｉ、Ｗ、ＭｏＷ、Ａｌ/Ｃｕのうち選択された少なくとも一つの導電性物質を含みうる。
本発明のさらに他の特徴によれば、前記キャパシタの第１導電層及び第２導電層は、透明導電性物質を含みうる。
本発明のさらに他の特徴によれば、前記透明導電性物質は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ)、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ)、ＺｎＯ、Ｉｎ２Ｏ３、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｉｕｍ Ｏｘｉｄｅ)、及びＡＺＯ（Ａｌｕｍｉｎｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ)を含むグループから選択された少なくとも一つを含みうる。
本発明のさらに他の特徴によれば、前記第１絶縁層は、前記第２絶縁層より誘電率の高い物質を含みうる。
本発明のさらに他の特徴によれば、前記第１絶縁層は、窒化物を含みうる。
本発明のさらに他の特徴によれば、前記第１絶縁層は、前記キャパシタの第１導電層と第２導電層との間のみに位置しうる。
本発明のさらに他の特徴によれば、前記ソース及びドレイン電極と画素電極との間に有機膜がさらに形成され、前記ソース及びドレイン電極のうち一つは、前記有機膜を貫通するビアホールを通じて前記画素電極に接続しうる。
本発明のさらに他の特徴によれば、前記画素電極に対向する対向電極をさらに含み、前記画素電極と対向電極との間に液晶が含まれうる。
本発明のさらに他の特徴によれば、前記ゲート電極と同一層に、前記ゲート電極と同一材料で、前記第１導電層と直接接触する配線をさらに含み、前記配線にＶｃｏｍが印加されうる。
本発明のさらに他の特徴によれば、前記画素電極に対向する対向電極をさらに含み、前記画素電極と対向電極との間に有機発光層が備えられうる。
本発明の一実施形態による製造方法及びその製造方法によって形成された平板表示装置は、５回のフォトマスク工程で平板表示装置の薄膜トランジスタ及びキャパシタを形成しうる。したがって、マスク工程減少による生産コストを低減しうる。
また、キャパシタの両電極をいずれも透明電極として使用する場合、キャパシタの大きさを縮めずに平板表示装置の開口率を向上させうる。
また、キャパシタに連結される配線を、抵抗の小さいゲート電極と同じ材料を使用することによって、配線抵抗を減らせる。
本発明の一実施形態による平板表示装置の製造方法の第１マスク工程を概略的に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法の第１マスク工程を概略的に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法の第２マスク工程を概略的に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法の第２マスク工程を概略的に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法の第２マスク工程を概略的に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法の第３マスク工程を概略的に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法の第３マスク工程を概略的に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法の第３マスク工程を概略的に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法の第３マスク工程を概略的に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法の第３マスク工程を概略的に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法の第４マスク工程を概略的に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法の第４マスク工程を概略的に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法の第５マスク工程を概略的に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法の第５マスク工程を概略的に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法の第６マスク工程を概略的に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法の第７マスク工程を概略的に示す断面図である。 本発明の一実施形態による液晶表示装置を概略的に示す断面図である。
以下、添付した図面に示された本発明の望ましい実施形態を参照して、本発明をさらに詳細に説明する。
図１Ａ及び図１Ｂは、本発明の一実施形態による平板表示装置の製造方法の第１マスク工程を概略的に示した断面図である。
図１Ａを参照すれば、基板１０上に半導体層の材料となる層１１を蒸着し、前記半導体層の材料となる層１１上に第１フォトレジストＰ１を塗布し、第１フォトマスクＭ１を利用した第１フォトマスク工程を実施する。
基板１０は、ＳｉＯ２を主成分とする透明材質のガラス材で形成されうる。基板１０上には、基板１０の平滑性及び不純元素の浸透を遮断するために、ＳｉＯ２及び/またはＳｉＮｘを含むバッファ層(図示せず）がさらに備えられうる。
バッファ層(図示せず)及び半導体層の材料となる層１１は、ＰＥＣＶＤ(Ｐｌａｓｍａ Ｅｎｃｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)法、ＡＰＣＶＤ(Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ ＣＶＤ)法、ＬＰＣＶＤ(Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ)法などの多様な蒸着方法によって蒸着されうる。
半導体層の材料としては、非晶質シリコンまたは結晶質シリコンでありうる。この時、結晶質シリコンは、非晶質シリコンを結晶化して形成されることもできる。非晶質シリコンを結晶化する方法は、ＲＴＡ(Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ)法、ＳＰＣ(Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ)法、ＥＬＡ(Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ)法、ＭＩＣ(Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ)法、ＭＩＬＣ(Ｍｅｔａｌ Ｉｎｄｅｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ)法、ＳＬＳ(Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ)法などの多様な方法によって結晶化されうる。
透光部Ｍ１１及び光遮断部Ｍ１２を備えた第１フォトマスクＭ１を利用した第１フォトマスク工程を実施する。前記図面には詳細に示されていないが、露光装置(図示せず)で第１フォトマスクＭ１に露光した後、現像、エッチング、及びストリッピングまたはアッシングのような一連の工程を経る。
図１Ｂを参照すれば、第１マスク工程の結果として半導体層の材料となる層１１は、薄膜トランジスタの半導体層２１にパターニングされる。
図２Ａを参照すれば、図１Ｂの構造物上にゲート絶縁膜１２、ゲート電極の材料となる金属層１３、及び第２フォトレジストＰ２を順次に積層し、透光部Ｍ２１及び光遮断部Ｍ２２を備えた第２フォトマスクＭ２を利用した第２フォトマスク工程を実施する。
ゲート絶縁膜１２は、酸化シリコン、窒化シリコンを単層または複層備えうる。
ゲート電極の材料となる層１３は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、Ｌｉ、Ｃａ、Ｍｏ、Ｔｉ、Ｗ、ＭｏＷ、Ａｌ/Ｃｕのうち選択された少なくとも一つ以上の導電性物質を含みうる。
図２Ｂを参照すれば、第２マスク工程の結果としてゲート電極の材料となる層１３は、薄膜トランジスタのゲート電極２３及び後述するキャパシタの配線３３を形成する。キャパシタの配線３３は、ゲート電極２３と同一層に、ゲート電極２３と同一材料で形成されるので、別途のマスク工程を追加せず、キャパシタの配線３３を形成しうる。
図２Ｃを参照すれば、半導体層２１は、ゲート電極２１に対応するチャネル領域２１ｂと前記チャネル領域の外郭にそれぞれ形成されたソース及びドレイン領域２１ａ,２１ｃとを備える。
ソース及びドレイン領域２１ａ,２１ｃには、第２マスク工程結果として形成されたゲート電極２３をセルフアラインマスクとして使用して、同じタイプのイオン不純物がドーピングされる。
図２Ｃには、一例として、Ｐ＋タイプの不純物がドーピングされると示されているが、本発明は、これに限定されない。すなわち、ＣＭＯＳ(Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ)ではないＰＭＯＳ(Ｐ−Ｃｈａｎｎｅｌ Ｍｅｔｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ)またはＮＭＯＳ(Ｎ−Ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の薄膜トランジスタのように、ソース及びドレイン領域２１ａ,２１ｃに同一イオン不純物を形成する場合ならば、Ｎ＋、Ｐ−、Ｎ−がドーピングされうる。
既存のＣＭＯＳ薄膜トランジスタの形成には、少なくとも２回のマスク工程が要求される。しかし、本実施形態によれば、ゲート電極２３をセルフアラインマスクとして使用して、ソース及びドレイン領域２１ａ,２１ｃに同一タイプのイオン不純物をドーピングするため、別途のマスク工程が必要でない。したがって、マスク数の減少によるコストを低減しうる。
図３Ａを参照すれば、図２Ｃの構造物上に、第１導電層１４、第１絶縁層１５、第２導電層１６、及び第３フォトレジストＰ３を順次に積層し、透光部Ｍ３１及び光遮断部Ｍ３２を備えた第３フォトマスクＭ３を利用した第３フォトマスク工程を実施する。
図３Ｂを参照すれば、第３フォトレジストＰ３の現像後、光遮断部Ｍ３２に対応する位置の第３フォトレジストＰ３’が第２導電層１６上に残存する。
図３Ｃを参照すれば、光遮断部Ｍ３２に対応する位置の、第３フォトレジストＰ３’がない領域の第２導電層１６はエッチングされ、光遮断部Ｍ３２に対応する位置の、第３フォトレジストＰ３’が残存する領域の第２導電層１６は、後述するキャパシタ３０（図３Ｅ）の上部電極３６として形成される。
図３Ｄを参照すれば、光遮断部Ｍ３２に対応する位置の、第３フォトレジストＰ３’がない領域の第１絶縁層１５はエッチングされ、光遮断部Ｍ３２に対応する位置の、第３フォトレジストＰ３’が残存する領域の第１絶縁層１５は、後述するキャパシタ３０（図３Ｅ）の誘電膜３５として形成される。
図３Ｅを参照すれば、光遮断部Ｍ３２に対応する位置の、第３フォトレジストＰ３’がない領域の第１導電層１４はエッチングされ、光遮断部Ｍ３２に対応する位置の、第３フォトレジストＰ３’が残存する領域の第１導電層１４は、キャパシタ３０の下部電極３４として形成され、光遮断部Ｍ３２に対応する位置の第３フォトレジストＰ３’が除去される。
キャパシタ３０の下部電極３４、誘電膜３５及び上部電極３６は、同じ一つのフォトマスクＭ３によって形成された第３フォトレジストＰ３’を遮断マスクとしてエッチングされるため、キャパシタ３０の側部エッチング面Ａは、同一面上に形成される。
キャパシタ３０の下部電極３４及び上部電極３６は、透明導電性物質を含みうる。透明導電性物質は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ)、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ)、ＺｎＯ、Ｉｎ２Ｏ３、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｉｕｍ Ｏｘｉｄｅ)、及びＡＺＯ（Ａｌｕｍｉｎｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ)を含むグループから選択されうる。このように、キャパシタ３０の上部電極及び下部電極３４,３６を透明電極で形成することによって、キャパシタ３０の大きさを縮めずに平板表示装置の開口率を向上させうる。
また、キャパシタ３０の下部電極３４は、前述したキャパシタの配線３３に直接接触しうる。キャパシタ３０の上部電極及び下部電極３６が、比抵抗の大きい透明電極で形成され、前記比抵抗の大きい透明電極で配線を形成する場合、キャパシタ３０に印加される電圧を高める問題がある。しかし、キャパシタの配線３３を、前述したゲート電極２３を形成する材料のように、比抵抗が小さい材料で形成する場合、キャパシタ３０に印加される電圧を減らせる。さらに、液晶表示装置の場合、キャパシタ３０にＶｃｏｍ電圧が別途に印加されねばならないが、本実施形態のように、ゲート電極２３と同じ材料のキャパシタの配線３３にＶｃｏｍを印加することによって、配線抵抗によるロード(Ｌｏａｄ)を最小化しうる。
また、キャパシタ３０の誘電膜３５で形成される第１絶縁層１５は、誘電率が良好な絶縁材料を含むことが望ましい。本実施形態で、前記誘電膜３５に窒化物を含む窒化シリコンが使われた。
一方、図３Ｃないし図３Ｅでは、第２導電層１６、第１絶縁層１５、及び第１導電層１４がそれぞれ別途のエッチング工程、すなわち、３回のエッチング工程でエッチングされると示されているが、これは、一例示であり、１回のエッチング工程または２回のエッチング工程も可能である。
図４Ａを参照すれば、図３Ｅの構造物上に、第２絶縁層１７及び第４フォトレジストＰ４を順次に積層し、透光部Ｍ４１及び光遮断部Ｍ４２を備えた第４フォトマスクＭ４を利用した第４フォトマスク工程を実施する。
図４Ｂを参照すれば、第４フォトマスク工程の結果、第２絶縁層１７を貫通して薄膜トランジスタ２０のソース及びドレイン領域２１ａ,２１ｃ、及びキャパシタ３０の上部電極３６を露出させるコンタクトホール２７ａ, ２７ｃ,３７が形成される。
第３マスク工程で、薄膜トランジスタが形成された領域の第１絶縁層１５は、全部エッチングされたため、第２絶縁層１７は、薄膜トランジスタのゲート電極２３と直接接触する。
第２絶縁層１７は、ゲート電極２３と、後述する薄膜トランジスタのソース及びドレイン電極２８ａ,２８ｃ（図５Ｂ)との間に直接介在される層間絶縁膜を形成する。
第２絶縁層１７は、窒化物または酸化物を含み、前述した第１絶縁層１５より誘電率の低い材料で形成されうる。
図５Ａを参照すれば、図４Ｂの構造物上にソース及びドレイン電極の材料となる層１８及び第５フォトレジストＰ５を順次に積層し、透光部Ｍ５１及び光遮断部Ｍ５２を備えた第５フォトマスクＭ５を利用した第５フォトマスク工程を実施する。
図５Ｂを参照すれば、第５フォトマスク工程の結果、第２絶縁層１７を貫通して形成されたコンタクトホール２７ａ, ２７ｃ,３７を通じて、薄膜トランジスタ３０のソース及びドレイン領域２１ａ,２１ｃ及びキャパシタ３０の上部電極３６に接続するソース及びドレイン電極２８ａ,２８ｃが形成される。
すなわち、本実施形態によれば、５回のフォトマスク工程で、平板表示装置の薄膜トランジスタ２０及びキャパシタ３０を形成しうる。したがって、マスク工程の減少による生産コストを低減しうる。
図６を参照すれば、図５Ｂの構造物上に有機膜１９が形成され、第６マスク工程によって、前記有機膜１９を貫通してソース及びドレイン電極２８ａ,２８ｃのうち一つを露出させるビアホール２９が形成される。
前記図面には示されていないが、ソース及びドレイン電極２８ａ,２８ｃと前記有機膜１９との間に無機絶縁膜(図示せず)がさらに備えられうる。
図７を参照すれば、ビアホール２９が形成された有機膜１９上に、第７マスク工程で画素電極４１が形成される。画素電極４１は、ビアホール２９を通じてソース及びドレイン電極２８ａ,２８ｃのうち一つに接続する。
図８は、前述した本発明の一実施形態による製造方法によって形成された本平板表示装置の一実施形態であって、画素電極４１を含む基板１０上に、液晶４３及び対向電極４２が形成された液晶表示装置の様子を示したものである。
前記図面に示された構成要素は、説明の便宜上拡大または縮小して表示されうるので、図面に示された構成要素のサイズや形状に本発明が限定されず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
本発明は、表示装置関連の技術分野に好適に適用可能である。
１０ 基板
１２ ゲート絶縁膜
１７ 第２絶縁層
１９ 有機膜
２０ 薄膜トランジスタ
２１ 半導体層
２１ａ,２１ｃ ソース/ドレイン領域
２１ｂ チャネル領域
２３ ゲート電極
２７ａ,２７ｃ コンタクトホール
２８ａ,２８ｃ ソース/ドレイン電極
２９ ビアホール
３０ キャパシタ
３３ キャパシタ配線
３４ キャパシタ下部電極
３５ 誘電膜
３６ キャパシタ上部電極
４１ 画素電極
４２ 対向電極
４３ 液晶

Claims (22)

  1. 基板上に薄膜トランジスタの半導体層を形成する第１マスク工程と、
    ゲート絶縁膜をはさんで前記半導体層上にゲート電極を形成し、前記半導体層のソース及びドレイン領域にイオン不純物をドーピングする第２マスク工程と、
    第１導電層、第１絶縁層及び第２導電層を順次に形成し、前記薄膜トランジスタと離隔された領域に、前記第１導電層、第１絶縁層及び第２導電層をパターニングして、キャパシタを形成する第３マスク工程と、
    第２絶縁層を形成し、前記第２絶縁層を貫通して、前記ソース及びドレイン領域及び第２導電層を露出させるコンタクトホールを形成する第４マスク工程と、
    前記コンタクトホールを通じて、前記ソース及びドレイン領域及び第２導電層に接続するソース及びドレイン電極を形成する第５マスク工程と、を含む平板表示装置の製造方法。
  2. 前記第２マスク工程で、前記ゲート電極と同一材料で、前記ゲート電極と同一層に、前記第１導電層と直接接触する配線をさらに形成することを特徴とする請求項１に記載の平板表示装置の製造方法。
  3. 前記第２マスク工程で、前記ソース及びドレイン領域に同じイオン不純物をドーピングすることを特徴とする請求項１または請求項２に記載の平板表示装置の製造方法。
  4. 前記第２マスク工程で、前記ゲート電極をセルフアラインマスクとして、前記ソース及びドレイン領域にイオン不純物をドーピングすることを特徴とする請求項１ないし請求項３のいずれか１項に記載の平板表示装置の製造方法。
  5. 前記第３マスク工程で、前記第１導電層及び第２導電層は、透明導電性物質を含むことを特徴とする請求項１ないし請求項４のいずれか１項に記載の平板表示装置の製造方法。
  6. 前記第３マスク工程で、前記薄膜トランジスタが形成された領域の第１導電層、第１絶縁層及び第２導電層は、全部エッチングされることを特徴とする請求項１ないし請求項５のいずれか１項に記載の平板表示装置の製造方法。
  7. 前記第３マスク工程で、前記キャパシタの第１導電層、第１絶縁層及び第２導電層の側部エッチング面を同一にパターニングすることを特徴とする請求項１ないし請求項６のいずれか１項に記載の平板表示装置の製造方法。
  8. 前記第４マスク工程で、前記第２絶縁層は、前記ゲート電極と直接接触することを特徴とする請求項１ないし請求項７のいずれか１項に記載の平板表示装置の製造方法。
  9. 前記第５マスク工程の結果物上に有機膜を形成し、前記有機膜を貫通して、前記ソース及びドレイン電極のうち一つを露出させるビアホールを形成する第６マスク工程をさらに含むことを特徴とする請求項１ないし請求項８のいずれか１項に記載の平板表示装置の製造方法。
  10. 前記ビアホールを通じて、前記ソース及びドレイン電極のうち一つに接続する画素電極を形成する第７マスク工程をさらに含むことを特徴とする請求項９に記載の平板表示装置の製造方法。
  11. 基板上に配され、チャネル領域、ソース領域及びドレイン領域を備える薄膜トランジスタの半導体層と、
    ゲート絶縁膜をはさんで前記チャネル領域上に形成されたゲート電極と、
    前記ゲート絶縁膜上に配され、側部エッチング面が同一面に形成された第１導電層、第１絶縁層、及び第２導電層を備えるキャパシタと、
    前記ゲート電極及びキャパシタ上に形成された第２絶縁層を貫通して、前記ソース及びドレイン領域及び第２導電層に接続するソース及びドレイン電極と、
    前記ソース及びドレイン電極のうち一つと接続する画素電極と、を備え、
    前記ゲート電極と同一層に、前記ゲート電極と同一材料で、前記第１導電層と直接接触する配線をさらに備える平板表示装置。
  12. 前記ソース及びドレイン領域は、同一イオン不純物を含むことを特徴とする請求項１１に記載の平板表示装置。
  13. 前記配線は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、Ｌｉ、Ｃａ、Ｍｏ、Ｔｉ、Ｗ、ＭｏＷ、Ａｌ/Ｃｕのうち選択された少なくとも一つの導電性物質を含むことを特徴とする請求項１１に記載の平板表示装置。
  14. 前記キャパシタの第１導電層及び第２導電層は、透明導電性物質を含むことを特徴とする請求項１１ないし請求項１３のいずれか１項に記載の平板表示装置。
  15. 前記透明導電性物質は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯ、Ｉｎ２Ｏ３、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｉｕｍ Ｏｘｉｄｅ）、及びＡＺＯ（Ａｌｕｍｉｎｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を含むグループから選択された少なくとも一つを含むことを特徴とする請求項１４に記載の平板表示装置。
  16. 前記第１絶縁層は、前記第２絶縁層より誘電率の高い物質を含むことを特徴とする請求項１１ないし請求項１５のいずれか１項に記載の平板表示装置。
  17. 前記第１絶縁層は、窒化物を含むことを特徴とする請求項１１ないし請求項１６のいずれか１項に記載の平板表示装置。
  18. 前記第１絶縁層は、前記キャパシタの第１導電層と第２導電層との間に位置することを特徴とする請求項１１ないし請求項１７のいずれか１項に記載の平板表示装置。
  19. 前記ソース及びドレイン電極と画素電極との間に有機膜がさらに形成され、前記ソース及びドレイン電極のうち一つは、前記有機膜を貫通するビアホールを通じて前記画素電極に接続することを特徴とする請求項１１ないし請求項１８のいずれか１項に記載の平板表示装置。
  20. 前記画素電極に対向する対向電極をさらに備え、前記画素電極と対向電極との間に液晶が含まれることを特徴とする請求項１１ないし請求項１９のいずれか１項に記載の平板表示装置。
  21. 前記ゲート電極と同一層に、前記ゲート電極と同一材料で、前記第１導電層と直接接触する前記配線をさらに備え、前記配線にＶｃｏｍが印加されることを特徴とする請求項２０に記載の平板表示装置。
  22. 前記画素電極に対向する対向電極をさらに備え、前記画素電極と対向電極との間に有機発光層が備えられることを特徴とする請求項１１ないし請求項２１のいずれか１項に記載の平板表示装置。
JP2011095964A 2010-06-03 2011-04-22 平板表示装置及びその製造方法 Active JP5788703B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100052361A KR101710179B1 (ko) 2010-06-03 2010-06-03 평판 표시 장치 및 그 제조 방법
KR10-2010-0052361 2010-06-03

Publications (2)

Publication Number Publication Date
JP2011253178A JP2011253178A (ja) 2011-12-15
JP5788703B2 true JP5788703B2 (ja) 2015-10-07

Family

ID=45052847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011095964A Active JP5788703B2 (ja) 2010-06-03 2011-04-22 平板表示装置及びその製造方法

Country Status (5)

Country Link
US (1) US8841669B2 (ja)
JP (1) JP5788703B2 (ja)
KR (1) KR101710179B1 (ja)
CN (1) CN102270605B (ja)
TW (1) TWI517301B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR101925540B1 (ko) * 2011-08-04 2019-02-28 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20130089044A (ko) * 2012-02-01 2013-08-09 삼성디스플레이 주식회사 반도체 장치 및 그를 구비하는 평판표시장치
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR102013893B1 (ko) * 2012-08-20 2019-08-26 삼성디스플레이 주식회사 평판표시장치 및 그의 제조방법
TWI559064B (zh) 2012-10-19 2016-11-21 Japan Display Inc Display device
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
KR101478125B1 (ko) * 2014-03-21 2015-01-05 경북대학교 산학협력단 트랜지스터, 및 이의 제조 방법
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
CN106157882B (zh) * 2015-04-24 2019-01-15 上海和辉光电有限公司 像素结构
CN107852794B (zh) * 2015-07-23 2020-03-10 首尔半导体株式会社 显示装置及其制造方法
CN105185793A (zh) * 2015-10-28 2015-12-23 武汉华星光电技术有限公司 一种薄膜晶体管基板及其显示装置
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
US20170229554A1 (en) 2016-02-05 2017-08-10 Applied Materials, Inc. High-k dielectric materials utilized in display devices
JP6970511B2 (ja) * 2016-02-12 2021-11-24 株式会社半導体エネルギー研究所 トランジスタ
WO2018017360A2 (en) 2016-07-19 2018-01-25 Applied Materials, Inc. High-k dielectric materials comprising zirconium oxide utilized in display devices
US20180026055A1 (en) * 2016-07-19 2018-01-25 Applied Materials, Inc. Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
CN106206620B (zh) * 2016-09-05 2019-02-15 昆山国显光电有限公司 薄膜晶体管阵列基板及其制备方法和显示器件
TWI630590B (zh) 2017-07-05 2018-07-21 Industrial Technology Research Institute 畫素結構以及顯示面板
CN108550605B (zh) * 2018-04-28 2021-08-27 上海天马有机发光显示技术有限公司 一种显示面板、显示装置及显示面板的制作方法
CN109148483B (zh) * 2018-08-22 2021-07-23 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法及阵列基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06347830A (ja) * 1993-06-07 1994-12-22 Canon Inc 光透過型半導体装置及びその製造方法
KR100192447B1 (ko) 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
JP4585071B2 (ja) * 2000-02-25 2010-11-24 東芝モバイルディスプレイ株式会社 アクティブマトリクス型液晶表示装置
JP4306142B2 (ja) * 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
KR100437825B1 (ko) 2001-07-06 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
TWI297548B (en) * 2006-06-19 2008-06-01 Au Optronics Corp Pixel structure for flat panel display and method for fabricating the same
JP4872591B2 (ja) * 2006-10-18 2012-02-08 三菱電機株式会社 Ｔｆｔ基板とその製法、ならびに該ｔｆｔ基板を備えた表示装置
KR101346861B1 (ko) 2006-11-30 2014-01-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR100943187B1 (ko) * 2008-05-20 2010-02-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101282563B1 (ko) 2009-11-23 2013-07-04 삼성디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5771365B2 (ja) 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置

Also Published As

Publication number Publication date
JP2011253178A (ja) 2011-12-15
US20110297945A1 (en) 2011-12-08
CN102270605A (zh) 2011-12-07
US8841669B2 (en) 2014-09-23
TW201214628A (en) 2012-04-01
KR20110132814A (ko) 2011-12-09
CN102270605B (zh) 2015-07-29
KR101710179B1 (ko) 2017-02-27
TWI517301B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
JP5788703B2 (ja) 平板表示装置及びその製造方法
KR102285384B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
JP5653782B2 (ja) 有機発光ディスプレイ装置及びその製造方法
TWI590336B (zh) 薄膜電晶體陣列基板、包含該薄膜電晶體陣列基板之有機發光顯示裝置、以及製造該有機發光顯示裝置之方法
US8106402B2 (en) Flat panel display apparatus and method of manufacturing the same
JP5722604B2 (ja) 表示装置およびその製造方法
US8614462B2 (en) Array substrate for organic electroluminescent device and method of fabricating the same
KR102373434B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
EP2728620B1 (en) Array substrate, manufacturing method thereof and display device
US20110303923A1 (en) Tft, array substrate for display apparatus including tft, and methods of manufacturing tft and array substrate
US20130256668A1 (en) Array substrate and method of fabricating the same
KR20120089151A (ko) 박막트랜지스터 기판 및 그의 제조방법
JP2006114871A (ja) 半導体素子及びその製造方法
KR101777247B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR102278604B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102169014B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
US20150357356A1 (en) Thin film transistor array substrate and method of manufacturing the same
KR102532306B1 (ko) 디스플레이 장치와, 이의 제조 방법
KR20140140413A (ko) 평판 표시 장치 및 이의 제조 방법
US20090256151A1 (en) Display substrate and method of manufacturing the same
KR102572723B1 (ko) 디스플레이 장치 및 디스플레이 장치의 제조 방법
KR20090131718A (ko) 어레이 기판 및 이의 제조방법
KR20110137967A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150730

R150 Certificate of patent or registration of utility model

Ref document number: 5788703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250