KR102572723B1 - 디스플레이 장치 및 디스플레이 장치의 제조 방법 - Google Patents

디스플레이 장치 및 디스플레이 장치의 제조 방법 Download PDF

Info

Publication number
KR102572723B1
KR102572723B1 KR1020160051092A KR20160051092A KR102572723B1 KR 102572723 B1 KR102572723 B1 KR 102572723B1 KR 1020160051092 A KR1020160051092 A KR 1020160051092A KR 20160051092 A KR20160051092 A KR 20160051092A KR 102572723 B1 KR102572723 B1 KR 102572723B1
Authority
KR
South Korea
Prior art keywords
layer
light blocking
forming
disposed
opening
Prior art date
Application number
KR1020160051092A
Other languages
English (en)
Other versions
KR20170122356A (ko
Inventor
유춘기
이광근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160051092A priority Critical patent/KR102572723B1/ko
Publication of KR20170122356A publication Critical patent/KR20170122356A/ko
Application granted granted Critical
Publication of KR102572723B1 publication Critical patent/KR102572723B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/50—OLEDs integrated with light modulating elements, e.g. with electrochromic elements, photochromic elements or liquid crystal elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따르면, 기판, 상기 기판 상에 배치된 제1 차광층, 상기 제1 차광층과 동일 층에 배치된 제2 차광층, 상기 제1 차광층의 일부를 노출시키는 제1 개구를 포함하고, 상기 기판상에 상기 제1 차광층 및 제2 차광층을 덮도록 배치된 제1 절연층, 상기 제1 절연층 상에, 상기 제2 차광층에 대응되도록 배치된 액티브층, 상기 액티브층 상에 배치된 게이트전극, 상기 액티브층과 상기 게이트전극 사이에 배치된 게이트 절연층, 상기 제1 절연층 상에 상기 액티브층 및 상기 게이트전극을 덮도록 배치되며, 상기 제1 개구를 통해 노출된 상기 제1 차광층의 일부를 노출하는 제2 개구 및 상기 액티브층의 일부를 노출하는 제3 개구를 포함하는 제2 절연층, 상기 제2 절연층 상에 배치되며, 상기 제2 개구 및 상기 제3 개구에 매립되어 상기 액티브층과 상기 제1 차광층을 전기적으로 연결하는 연결 전도층 및 상기 액티브층과 전기적으로 연결되고, 상기 연결 전도층과 동일 층에 배치된 화소전극을 포함하는 디스플레이 장치가 제공된다.

Description

디스플레이 장치 및 디스플레이 장치의 제조 방법{Display device and manufacturing method of the same}
본 발명은 디스플레이 장치 및 디스플레이 장치의 제조방법에 관한 것이다.
디스플레이 장치는 박막트랜지스터(Thin Film Transistor: TFT) 및 커패시터 등과 이들을 연결하는 배선을 포함하는 패턴이 형성된 어레이 기판 상에 제작된다.일반적으로, 디스플레이 장치가 제작되는 기판은 TFT 등을 포함하는 미세 구조의 패턴을 형성하기 위하여, 이와 같은 미세 패턴이 그려진 마스크를 이용한다.
마스크를 이용하여 패턴을 전사하는 공정은 일반적으로 포토 리소그라피(photo-lithograpy) 공정을 이용한다. 포토 리소그라피 공정에 의하면, 패턴을 형성할 기판 상에 포토레지스트(photoresist)를 균일하게 도포하고, 노광 장비로 포토레지스트에 광을 조사한 후, 포토레지스트를 현상(developing)하는 과정을 거친다. 또한, 포토레지스트를 현상한 후에는, 잔존하는 포토레지스트를 마스크로 하여 패턴을 식각(etching)하고, 불필요한 포토레지스트를 제거하는 등의 일련의 과정을 거친다.
이와 같이 마스크를 이용하여 패턴을 형성하는 공정에서는, 먼저 필요한 패턴을 구비한 마스크를 준비하여야 하기 때문에, 마스크를 이용하는 공정 단계가 늘어날수록 마스크 준비를 위한 제조 원가가 상승하는 문제가 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 마스크 수를 절감함으로써 제조 비용을 감소시킬 수 있는 디스플레이 장치 및 이의 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예에 따르면, 기판, 상기 기판 상에 배치된 제1 차광층, 상기 제1 차광층과 동일 층에 배치된 제2 차광층, 상기 제1 차광층의 일부를 노출시키는 제1 개구를 포함하고, 상기 기판상에 상기 제1 차광층 및 제2 차광층을 덮도록 배치된 제1 절연층, 상기 제1 절연층 상에, 상기 제2 차광층에 대응되도록 배치된 액티브층, 상기 액티브층 상에 배치된 게이트전극, 상기 액티브층과 상기 게이트전극 사이에 배치된 게이트 절연층, 상기 제1 절연층 상에 상기 액티브층 및 상기 게이트전극을 덮도록 배치되며, 상기 제1 개구를 통해 노출된 상기 제1 차광층의 일부를 노출하는 제2 개구 및 상기 액티브층의 일부를 노출하는 제3 개구를 포함하는 제2 절연층, 상기 제2 절연층 상에 배치되며, 상기 제2 개구 및 상기 제3 개구에 매립되어 상기 액티브층과 상기 제1 차광층을 전기적으로 연결하는 연결 전도층 및 상기 액티브층과 전기적으로 연결되고, 상기 연결 전도층과 동일 층에 배치된 화소전극을 포함하는 디스플레이 장치가 제공된다.
상기 제1 차광층은 티타늄(Ti)/ 구리(Cu)/ 인듐틴옥사이드(ITO)의 적층 구조체 또는 티타늄(Ti)/구리(Cu)/산화알루미늄(Al2O3)의 적층 구조체일 수 있다.
상기 액티브층은 전도성을 갖는 소스 영역 및 드레인 영역과, 상기 소스 영역 및 상기 드레인 영역을 연결하는 채널 영역을 포함할 수 있다.
상기 제3 개구는 상기 소스 영역을 노출하며, 상기 제2 절연층은 상기 드레인 영역을 노출하는 제4 개구를 더 포함할 수 있다.
상기 화소전극은 상기 제4 개구를 통해 상기 드레인 영역과 전기적으로 연결될 수 있다.
상기 액티브층은 산화물 반도체를 포함할 수 있다.
상기 제2 절연층 상에 상기 화소전극과 상기 연결 전도층을 덮도록 배치되며, 상기 화소전극의 적어도 일부를 노출하는 화소정의막을 더 포함할 수 있다.
상기 화소전극 상에 배치되는 유기발광층, 상기 유기발광층 상에 배치되는 대향전극을 더 포함할 수 있다.
상기 게이트 절연층의 너비는 상기 액티브층의 너비보다 작을 수 있다.
상기 기판 상의 상기 제1 차광층에 대응되는 영역에는, 상기 액티브층, 상기 게이트 절연층 및 상기 게이트전극이 배치되지 않을 수 있다.
상기 제1 차광층 및 상기 제2 차광층과 동일 층에 배치된 하부 전극 및 상기 액티브층과 동일 층에 배치된 상부 전극을 포함하는 커패시터(Cst)를 더 포함할 수 있다.
상기 화소전극 상에 배치되며 액정을 포함하는 액정층, 상기 액정층 상에 배치되는 상부기판을 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 기판 상의 동일 층에 제1 차광층과 제2 차광층을 형성하는 단계, 상기 제1 기판 상에 상기 제1 차광층 및 제2 차광층을 덮도록 제1 절연물질을 형성하는 단계, 상기 제1 절연물질 상에 반도체층을 형성하는 단계, 상기 제1 절연물질에 제1 개구를 형성하여 제1 절연층을 형성하는 단계, 상기 반도체층을 패터닝하여 액티브층을 형성하는 단계, 상기 제1 절연층 상에 상기 액티브층을 덮도록 제2 절연물질을 형성하는 단계, 상기 제2 절연물질 상에 게이트전극을 형성하는 단계, 상기 제2 절연물질을 패터닝하여 상기 액티브층과 상기 게이트전극 사이에 배치된 게이트 절연층을 형성하는 단계, 상기 제1 절연층 상에 상기 액티브층 및 상기 게이트전극을 덮도록, 상기 제1 개구를 통해 노출된 상기 제1 차광층의 일부를 노출하는 제2 개구 및 상기 액티브층의 일부를 노출하는 제3 개구를 포함하는 제2 절연층을 형성하는 단계 및 상기 제2 절연층 상의 동일 층에, 상기 제2 개구 및 상기 제3 개구에 매립되어 상기 액티브층과 상기 제1 차광층을 전기적으로 연결하는 연결 전도층 및 상기 액티브층과 전기적으로 연결된 화소전극을 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법이 제공된다.
상기 게이트전극을 형성하는 단계 후에, 상기 액티브층의 일부를 플라즈마 처리(PT)하여 전도성을 갖는 소스 영역, 드레인 영역 및 상기 소스 영역 및 상기 드레인 영역을 연결하는 채널 영역을 형성하는 단계를 더 포함할 수 있다.
상기 제1 절연층을 형성하는 단계 및 상기 액티브층을 형성하는 단계는, 상기 반도체층상에 포토레지스트를 형성하는 단계, 광을 차단하는 차광부, 광을 투과시키는 투광부 및 광의 일부를 투과시키는 반투광부를 포함하는 하프톤(half-tone) 마스크를 이용하여 상기 포토레지스트에 광을 조사한 후 현상하는 단계, 남아있는 상기 포토레지스트를 마스크로 이용하여 상기 제1 절연층에 상기 제1 개구를 형성하는 단계, 상기 포토레지스트를 에싱(ashing)하는 단계 및 남아있는 상기 포토레지스트를 마스크로 이용하여 상기 반도체층을 식각함으로써 상기 액티브층을 형성하는 단계를 포함할 수 있다.
상기 반도체층은 산화물 반도체를 포함할 수 있다.
하부 전극 및 상부 전극을 포함하는 커패시터(Cst)를 형성하는 단계를 더 포함하며, 상기 하부 전극을 형성하는 단계는 상기 제1 차광층 및 상기 제2 차광층을 형성하는 단계와 동시에 수행되며, 상기 상부 전극을 형성하는 단계는 상기 액티브층을 형성하는 단계와 동시에 수행될 수 있다.
상기 연결 전도층 및 상기 화소전극을 형성하는 단계 후에, 상기 제2 절연층 상에 상기 화소전극과 상기 연결 전도층을 덮도록, 상기 화소전극의 적어도 일부를 노출하는 화소정의막을 형성하는 단계, 상기 화소전극 상에 유기발광층을 형성하는 단계 및 상기 유기발광층 상에 대향전극을 형성하는 단계를 더 포함할 수 있다.
상기 연결 전도층 및 상기 화소전극을 형성하는 단계 후에, 상기 기판에 대향하도록 상부기판을 배치하는 단계 및 상기 기판과 상기 상부기판 사이에 액정을 주입함으로써 액정층을 형성하는 단계를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 특허청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 마스크 수를 절감함으로써 제조 비용을 감소시킬 수 있는 디스플레이 장치 및 이의 제조 방법을 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 2a 내지 도 2k는 도 1의 디스플레이 장치의 제조 공정을 순차적으로 도시한 단면도들이다.
도 3은 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 '위'에 또는 '상'에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 일 실시예에 따른 디스플레이 장치는, 기판(110), 상기 기판(110) 상에 배치된 제1 차광층(121), 상기 제1 차광층(121)과 동일 층에 배치된 제2 차광층(122), 상기 제1 차광층(121)의 일부를 노출시키는 제1 개구(113ha)를 포함하고, 상기 기판(110) 상에 상기 제1 차광층(121) 및 제2 차광층(122)을 덮도록 배치된 제1 절연층(113), 상기 제1 절연층(113) 상에, 상기 제2 차광층(122)에 대응되도록 배치된 액티브층(131), 상기 액티브층(131) 상에 배치된 게이트전극(141), 상기 액티브층(131)과 상기 게이트전극(141) 사이에 배치된 게이트 절연층(117), 상기 제1 절연층(113) 상에 상기 액티브층(131) 및 상기 게이트전극(141)을 덮도록 배치되며, 상기 제1 개구(113ha)를 통해 노출된 상기 제1 차광층(121)의 일부를 노출하는 제2 개구(115ha) 및 상기 액티브층의 일부를 노출하는 제3 개구(115hb)를 포함하는 제2 절연층(115), 상기 제2 절연층(115) 상에 배치되며, 상기 제2 개구(115ha) 및 상기 제3 개구(115hb)에 매립되어 상기 액티브층(131)과 상기 제1 차광층(121)을 전기적으로 연결하는 연결 전도층(151) 및 상기 액티브층(131)과 전기적으로 연결되고, 상기 연결 전도층(151)과 동일 층에 배치된 화소전극(153)을 포함한다.
기판(110)은 글라스재, 플라스틱재 또는 금속재 등과 같은 다양한 재질로 형성된 것일 수 있다. 일 실시예에 따르면, 기판(110)은 플렉서블 기판일 수 있다. 기판(110)은 화상을 표시하는 디스플레이영역과 디스플레이영역의 주변에 배치된 주변영역을 포함하며, 디스플레이영역에는 복수의 화소들이 배치된다. 도 1은 디스플레이영역에 배치된 하나의 화소 및 주변영역에 배치된 하나의 패드를 도시한 것이며, 화소부(100)는 화소들이 배치된 영역을 나타내며 패드부(200)는 패드가 배치된 영역을 나타낸다.
기판(110) 상에는 버퍼층(미도시)이 형성될 수 있다. 버퍼층(미도시)은 기판(110)의 상면의 평활성을 높이거나 기판(110) 등으로부터의 불순물이 박막트랜지스터(TR)의 액티브층(131)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 상기 버퍼층은 경우에 따라 생략될 수 있다.
기판(110) 상에는 제1 차광층(121), 제2 차광층(122), 제3 차광층(123) 및 제4 차광층(124)이 배치된다. 제1 차광층 내지 제4 차광층(121, 122, 123, 124)은 동일 층에 동일한 물질로 형성될 수 있다. 상기 제1 차광층 내지 제4 차광층(121, 122, 123, 124)은 전도성 및 광을 차단하는 차광성을 가지는 물질로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 예컨대, 제1 차광층 내지 제4 차광층(121, 122, 123, 124)은 티타늄(Ti)/구리(Cu)/인듐틴옥사이드(ITO)의 적층 구조체 또는 티타늄(Ti)/구리(Cu)/산화알루미늄(Al2O3)의 적층 구조체일 수 있지만, 본 발명은 이에 제한되진 않는다. 즉, 제1 내지 제4 차광층(121, 122, 123, 124)은 차광성 및 전도성을 갖는 다양한 소재로 구성될 수 있다.
일 실시예에 따르면, 제1 차광층(121)은 데이터선, 전원공급선 또는 다른 박막트랜지스터 등과 도시된 박막트랜지스터(TR)를 연결하는 배선 등의 일부일 수 있다. 따라서 제1 차광층(121)은 연결 전도층(151)보다 작은 전기저항을 가질 수 있다. 즉, 제1 차광층(121)의 전도성은 연결 전도층(151)의 전도성보다 클 수 있다. 패드부(200)에 배치된 제4 차광층(124) 또한 데이터 배선의 일부일 수 있으며, 패드전극(143)과 전기적으로 연결될 수 있다. 한편, 제2 차광층(122)은 박막트랜지스터(TR)의 액티브층(131)에 외부로부터 광이 입사되는 것을 방지하는 기능을 수행하며, 제3 차광층(123)은 커패시터(Cst)의 하부 전극으로 기능할 수 있다.
기판(110) 상에는 제1 차광층 내지 제4 차광층(121, 122, 123, 124)을 덮도록 제1 절연층(113)이 배치되며, 제1 절연층(113)은 제1 차광층(121)의 일부를 노출시키는 제1 개구(113ha) 및 제2 차광층(122)의 일부를 노출시키는 제5 개구(113hb)를 포함할 수 있다. 제1 절연층(113)은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST 또는 PZT와 같은 무기물을 포함할 수 있으나 이에 한정되는 것은 아니다.
제1 절연층(113) 상에는 액티브층(131)이 배치된다. 액티브층(131)은 산화물 반도체를 포함할 수 있다. 예컨대, 액티브층(131)은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 카드뮴(Cd), 게르마늄(Ge), 또는 하프늄(Hf)과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다. 예컨대, 액티브층(131)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있으며, 일 실시예에 따르면, 액티브층(131)은 ZnO에 인듐(In)과 갈륨(Ga)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O) 반도체일 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 액티브층(131)은 산화물 반도체 외에 비정질실리콘(amorphous silicon) 또는 폴리실리콘(polysilicon) 등을 포함할 수도 있다.
일 실시예에 따르면, 액티브층(131)의 일부 영역은, 전도성을 갖는 소스 영역(131S), 드레인 영역(131D) 및 소스 영역(131S)과 드레인 영역(131D)을 연결하는 채널 영역(131C)을 포함할 수 있다.
액티브층(131)은 기판(110)의 주요면에 수직한 방향에서 봤을 때 상기 제2 차광층(122)과 중첩되도록 배치될 수 있다. 상기 제2 차광층(122)은 기판(110)의 하부로부터 입사되는 광을 차단하여, 액티브층(131)이 광에 노출되지 않도록 한다. 이를 통해 액티브층(131) 내에 광전류가 발생되는 것을 억제함으로써 박막트랜지스터(TR)의 특성이 저하되는 것을 막을 수 있다.
박막트랜지스터(TR)의 특성은 액티브층(131)의 채널 영역(131C)에 영향을 받으며, 따라서 제2 차광층(122)은 적어도 채널 영역(131C)과 평면상 중첩되도록 배치될 수 있다. 즉, 액티브층(131)의 소스 영역(131S) 및 드레인 영역(131D)은 제2 차광층(122)과 중첩되지 않아도 무방하다.
상기 액티브층(131)과 동일 층에는 제3 차광층(123)에 대향하도록 상부 전극(133)이 배치될 수 있다. 상기 제3 차광층(123)은 하부 전극으로 기능하여, 상부 전극(133)과 함께 커패시터(Cst)를 형성할 수 있다.
액티브층(131) 상에는 게이트전극(141)이 배치되며, 게이트전극(141)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 액티브층(131)과 게이트전극(141) 사이에는, 이 둘을 절연시키는 게이트 절연층(117)이 배치된다. 상기 게이트전극(141) 및 게이트 절연층(117)은 액티브층(131)의 소스 영역(131S) 및 드레인 영역(131D)을 형성하는 금속화 공정에서 액티브층(131)의 채널 영역(131C)이 금속화되지 않도록 가려주는 마스크로서 기능하며, 따라서 게이트전극(141) 및 게이트 절연층(117)의 폭은 액티브층(131)의 폭보다 작을 수 있다. 일 실시예에 따르면, 박막트랜지스터(TR)를 구성하는 액티브층(131), 게이트 절연층(117) 및 게이트전극(141)은 제2 차광층(122)에 대응되는 영역에만 배치되며 제1 차광층(121)에 대응되는 영역에는 배치되지 않을 수 있다. 즉, 박막트랜지스터(TR)와 제1 차광층(121)은 평면상 중첩되지 않고 서로 소정 간격 이격되도록 배치되며, 연결 전도층(151)에 의해 전기적으로 연결된다.
패드부(200)에는 게이트전극(141)과 동일 물질로 형성된 패드전극(143)이 배치될 수 있다. 패드전극(143)은 데이터선의 일부인 제4 차광층(124)과 전기적으로 연결된 데이터 패드전극(143)일 수 있으며, 도시하진 않았지만 외부 단자와 연결될 수 있다. 기판(110) 상에는 제4 차광층(124)을 덮는 제1 절연층(113)이 배치되며, 제1 절연층(113)과 데이터 패드전극(143) 사이에는, 패드절연층(118)이 배치된다. 패드절연층(118)은 게이트 절연층(117)과 동일 물질로 형성될 수 있으며, 게이트 절연층(117)과 마찬가지로 패드전극(143)의 하부에만 배치되도록 패터닝되어 있을 수 있다.
제1 절연층(113) 상에, 액티브층(131) 및 게이트전극(141)을 덮도록 제2 절연층(115)이 배치된다. 제2 절연층(115)은, 제1 개구(113ha)를 통해 노출된 제1 차광층(121)의 일부를 노출하는 제2 개구(115ha) 및 액티브층(131)의 일부를 노출하는 제3 개구(115hb) 를 포함하며, 제2 개구(115ha)는 제1 개구(113ha)와 함께 연결 전도층(151)과 제1 차광층(121)을 전기적으로 연결하는 제1 컨택홀(CNT1)을 형성할 수 있다.
제2 절연층(115)은 추가적으로 제6, 제7 및 제8 개구(115hd, 115he, 115hf)를 포함할 수 있다. 제6 개구(115hd)는 제5 개구(113hb)와 함께 제2 컨택홀(CNT2)을 형성하여 제4 차광층(124)을 노출시킨다. 제7, 제8 개구 (115he, 115hf)는 패드전극(143)을 노출시킨다. 도시하진 않았지만, 상기 제8 개구(115hf)에 의해 노출된 패드전극(143)은 외부 단자와 전기적으로 연결될 수 있다.
제2 절연층(115)은 유기막으로 형성될 수 있다. 예를 들면, 포토아크릴(photo acryl, PAC), 폴리스티렌(polystylene), 폴리메틸메타아크릴레이트(PMMA), 폴리아크릴로니트릴(PAN), 폴리아미드(polyamide), 폴리이미드(polyimide), 폴리아릴에테르(polyarylether), 헤테로사이클릭 폴리머(heterocyclic polymer), 파릴렌(parylene), 불소계 고분자, 에폭시 수지(epoxy resin), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 실록세인계 수지(siloxane series resin) 및 실란 수지(silane) 중 선택된 어느 하나로 이루어질 수 있으나 이에 한정되지 않으며 저유전율을 가진 유기절연물질이라면 어떠한 것도 사용이 가능하다.
일 실시예에 따르면, 패드부(200)에 배치된 패드전극(143)의 주변에 배치된 제2 절연층(115)의 높이는 화소부(100)에 배치된 제2 절연층(115)의 높이보다 낮을 수 있다. 패드전극(143)은 제2 절연층(115)에 포함된 제8 개구(115hf)에 의해 외부로 노출되며, 패드전극(143)의 노출된 영역은 외부 단자와 연결될 수 있다. 따라서, 제2 절연층(115)의 높이를 최소화함으로써 패드전극(143)과 외부단자의 연결을 용이하게 할 수 있다.
제2 절연층(115) 상에는 연결 전도층(151)이 배치된다. 연결 전도층(151)은, 제2 개구(115ha) 및 제3 개구(115hb)에 매립되어 액티브층(131)과 제1 차광층(121)을 전기적으로 연결한다. 일 실시예에 따르면, 제1 차광층(121)은 액티브층(131)의 소스 영역(131S)과 연결 전도층(151)에 의해 전기적으로 연결되어, 액티브층(131)의 소스 영역(131S)에 제1 차광층(121)을 통해 전달된 신호를 인가하는 역할을 수행할 수 있다.
연결 전도층(151)과 동일 층에는 연결 전도층(151)과 동일 물질로 형성된 화소전극(153)이 배치된다. 화소전극(153)은 액티브층(131)의 드레인 영역(131D)과 제2 절연층(115)에 포함된 제4 개구(115hc)를 통해 전기적으로 연결되며, 박막트랜지스터(TR)의 게이트전극(141)에 게이트 온(on) 신호가 인가되는 경우, 액티브층(131)의 소스 영역(131S)으로부터 드레인 영역(131D)으로 전달된 신호가 화소전극(153)에 인가될 수 있다. 즉, 제1 차광층(121)으로부터 전달된 신호가 화소전극(153)에 인가될 수 있다.
패드부(200)에는 연결 전도층(151)과 동일 층에 동일 물질로 형성된 패드 연결층(155)이 배치될 수 있다. 패드 연결층(155)은 제6, 제7 개구(115hd, 115he)에 매립되어 제4 차광층(124)과 패드전극(143)을 전기적으로 연결할 수 있다. 상기 화소전극(153), 연결 전도층(151) 및 패드 연결층(155)은 동일한 전도성 물질로 동시에 형성될 수 있다. 상기 화소전극(153), 연결 전도층(151) 및 패드 연결층(155)은 광을 반사하는 물질로 형성되며, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막의 상부 및/또는 하부에 배치된 투명 도전층을 포함할 수 있다. 투명 도전층은 ITO, IZO, ZnO, In2O3: indium oxide, IGO, 및 AZO을 포함하는 그룹에서 선택된 적어도 어느 하나일 수 있다. 물론 본 발명이 이에 한정되는 것은 아니고 화소전극(153), 연결 전도층(151) 및 패드 연결층(155)은 다양한 재질로 형성될 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다. 상기 화소전극(153)은 각각의 화소에 아일랜드(island) 형태로 배치될 수 있다.
제2 절연층(115) 상에는 화소전극(153), 연결 전도층(151) 및 패드 연결층(155)을 덮는 화소정의막(119)이 배치된다. 즉, 화소정의막(119)은 화소부(100)로부터 패드부(200)까지 연장되어 배치될 수 있다. 화소정의막(119)은 패드전극(143)의 일부를 노출하는 제8 개구(115hf)를 덮지 않으며, 따라서 패드전극(143)은 외부로 노출될 수 있다. 화소정의막(119)은 폴리이미드(PI; polyimide) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있으나 이에 한정되지 않는다. 화소정의막(119)에 의해 노출되는 화소전극(153) 상에는 유기발광층(170)이 형성될 수 있다. 화소전극(153)과 대향전극(160) 사이에는 유기발광층(170) 외에 전자주입층, 전자수송층, 정공수송층 및/또는 정공주입층 등의 기능층이 더 배치될 수 있다.
유기발광층(170) 상에는 대향전극(160)이 배치되며, 대향전극(160)은 화소전극(153)과 달리 모든 화소들에 걸쳐 일체(一體)로 형성되어 복수의 화소전극(153)들에 대응할 수 있다. 상기 대향전극(160)은 (반)투명 전극일 수 있으며, 광을 투과할 수 있도록 수 내지 수십 nm의 두께를 갖는 박막 형태의 금속으로 형성될 수 있다. 예컨대, 대향전극(160)은 Ag, Al, Mg, Li, Ca, Cu, LiF/Ca, LiF/Al, MgAg 또는 CaAg 등으로 형성될 수 있다. 대향전극(160)의 구성 및 재료가 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.
일 실시예에 따른 디스플레이 장치는 유기발광소자(OLED)를 포함하는 유기발광 디스플레이 장치일 수 있으며, 유기발광층(170)으로부터 방출된 광이 대향전극(160)을 투과하여 외부로 방출되는 전면발광 방식(top-emission type)일 수 있다.
이하 도 2a 내지 도 2k를 참조하여 상기 디스플레이 장치의 제조 방법을 순차적으로 설명한다.
도 2a 내지 도 2k를 참조하면, 일 실시예에 따른 디스플레이 장치의 제조 방법은, 기판 상의 동일 층에 제1 차광층과 제2 차광층을 형성하는 단계, 상기 제1 기판 상에 상기 제1 차광층 및 제2 차광층을 덮도록 제1 절연물질을 형성하는 단계, 상기 제1 절연물질 상에 반도체층을 형성하는 단계, 상기 제1 절연물질에 제1 개구를 형성하여 제1 절연층을 형성하는 단계, 상기 반도체층을 패터닝하여 액티브층을 형성하는 단계, 상기 제1 절연층 상에 상기 액티브층을 덮도록 제2 절연물질을 형성하는 단계, 상기 제2 절연물질 상에 게이트전극을 형성하는 단계, 상기 제2 절연물질을 패터닝하여 상기 액티브층과 상기 게이트전극 사이에 배치된 게이트 절연층을 형성하는 단계, 상기 제1 절연층 상에 상기 액티브층 및 상기 게이트전극을 덮도록, 상기 제1 개구를 통해 노출된 상기 제1 차광층의 일부를 노출하는 제2 개구 및 상기 액티브층의 일부를 노출하는 제3 개구를 포함하는 제2 절연층을 형성하는 단계 및 상기 제2 절연층 상의 동일 층에, 상기 제2 개구 및 상기 제3 개구에 매립되어 상기 액티브층과 상기 제1 차광층을 전기적으로 연결하는 연결 전도층 및 상기 액티브층과 전기적으로 연결된 화소전극을 형성하는 단계를 포함한다.
도 2a를 참조하면, 기판(110) 상에 제1 내지 제4 차광층(121, 122, 123, 124)을 형성한다. 제1 차광층 내지 제4 차광층(121, 122, 123, 124)은, 기판(110) 상에 전도성 및 광을 차단하는 차광성을 갖는 물질을 도포한 후, 이를 제1 마스크(미도시)를 사용하여 패터닝함으로써 형성될 수 있다. 상기 제1 차광층 내지 제4 차광층(121, 122, 123, 124)은 전도성 및 광을 차단하는 차광성을 가지는 물질로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 예컨대, 제1 차광층 내지 제4 차광층(121, 122, 123, 124)은 티타늄(Ti)/구리(Cu)/인듐틴옥사이드(ITO)의 적층 구조체 또는 티타늄(Ti)/구리(Cu)/산화알루미늄(Al2O3)의 적층 구조체일 수 있지만, 본 발명은 이에 제한되진 않는다. 즉, 제1 내지 제4 차광층(121, 122, 123, 124)은 차광성 및 전도성을 갖는 다양한 소재로 구성될 수 있다. 상기 제1 차광층 내지 제4 차광층(121, 122, 123, 124)을 형성하는 단계 전에, 기판(110) 상에 버퍼층(미도시)을 형성하는 단계를 수행할 수 있다.
도 2b를 참조하면, 기판(110) 상에 제1 절연물질(113'), 반도체층(130'') 및 제1 포토레지스트(PR1'')를 도포한다. 상기 제1 절연물질(113')은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST 또는 PZT와 같은 무기물을, 반도체층(130'')은 산화물 반도체를 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며 반도체층(130'')은 산화물 반도체 외에 비정질실리콘(amorphous silicon) 또는 폴리실리콘(polysilicon) 등을 포함할 수도 있다.
도 2c를 참조하면, 광을 투과시키는 투광부(Ma), 광의 일부를 투과시키는 반투광부(Mb), 광을 차단하는 차광부(Mc)를 포함하는 하프톤 마스크(HM)를 이용한 노광 및 현상 공정을 통해, 제1 포토레지스트(PR1'')의 두께를 기판(110) 위치에 따라 다르게 조절할 수 있다. 도 2c에서는 제1 포토레지스트(PR1'')가 포지티브 포토레지스트인 경우를 예시하고 잇지만, 본 발명은 이에 한정되지 않는다. 즉, 제1 포토레지스트(PR1'')는 네가티브 포토레지스트일 수도 있으며, 이 경우 투광부(Ma)와 차광부(Mc)의 위치는 서로 바뀔 수 있다. 하프톤 마스크(HM)인 제2 마스크(M2)의 투광부(Ma)를 통해 광이 조사된 제1 포토레지스트(PR'')는 현상 공정을 통해 완전히 제거되며, 1차 패터닝된 제1 포토레지스트(PR')에 의해 노출된 반도체층(130'') 및 제1 절연물질(113')을 식각함으로써 제1 개구(113ha)를 포함하는 제1 절연층(113)을 형성한다. 상기 제1 절연층(113)은 패드부(200)에 배치된 제5 개구(113hb)를 포함할 수 있으며, 제5 개구(113hb)와 제1 개구(113ha)는 동일한 공정을 통해 형성될 수 있다. 도 2c의 참조부호 130'은 1차 패터닝된 반도체층을 나타낸다.
도 2d 및 도 2e를 참고하면, 1차 패터닝된 제1 포토레지스트(PR1')를 에싱(ashing)하여 제2 및 제3 차광층(122, 123)과 중첩되는 영역의 포토레지스트만을 남김으로써 2차 패터닝된 제1 포토레지스트(PR1)를 형성할 수 있다. 이후, 상기 2차 패터닝된 제1 포토레지스트(PR1)를 마스크로 하여 1차 패터닝된 반도체층(130')을 식각함으로써 액티브층(131')을 형성할 수 있다. 상기 액티브층(131')은 금속화 과정이 이루어지기 전의 층으로서 소스 영역 및 드레인 영역을 포함하지 않지만, 설명의 편의상 청구항 및 이하의 설명에서는 도 2h 단계 후의 액티브층(131)과 동일하게 액티브층이라고 명명한다. 상기 액티브층(131')의 형성과 동시에, 제3 차광층(123)에 대향하는 영역에 금속화 전의 상부 전극(133')이 형성될 수 있다.
도 2f를 참조하면, 제1 절연층(113) 상에 제2 절연물질(117')을 도포한 후 제3 마스크(미도시)를 사용하여 게이트전극(141)을 형성한다. 게이트전극(141)의 형성과 동시에, 패드부(200)에 패드전극(143)이 형성될 수 있다. 상기 제2 절연물질(117')은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST 또는 PZT와 같은 무기물을 포함할 수 있으나 이에 한정되는 것은 아니다. 상기 게이트전극(141) 및 패드전극(143)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
상기 게이트전극(141)은 전도성 물질을 제2 절연물질(117') 상에 형성하고, 제2 포토레지스트 형성, 노광, 현상 및 식각의 단계를 거쳐 형성될 수 있으며, 게이트전극(141)을 형성한 후에도 게이트전극(141) 상에는 패터닝된 제2 포토레지스트(PR2)가 남게 된다.
도 2g를 참조하면, 패터닝된 제2 포토레지스트(PR2)를 마스크로 하여 제2 절연물질(117')을 식각한다. 이를 통해, 액티브층(131')과 게이트전극(141)의 사이에는 게이트 절연층(117)이 형성되고, 제1 절연층(113)과 패드전극(143)의 사이에는 패드절연층(118)이 형성된다. 게이트전극(141)의 폭(Wg)은 게이트전극(141) 형성시 마스크로 기능하는 패터닝된 제2 포토레지스트(PR2)보다 작으므로, 결과적으로 게이트전극(141)의 폭(Wg)은 게이트 절연층(117)의 폭(Wi)보다 작을 수 있다. 또한, 게이트전극(141) 및 게이트 절연층(117)은 액티브층(131')에 소스 영역(131S) 및 드레인 영역(131D)을 형성하기 위한 마스크로 기능하므로, 게이트전극(141)의 폭(Wg) 및 게이트 절연층(117)의 폭(Wi)은 액티브층(131')의 폭(Wa)보다 작다.
도 2h를 참조하면, 금속화 전의 액티브층(131') 및 금속화 전의 상부 전극(133')을 플라즈마 처리(PT)에 의해 금속화하는 단계를 나타낸다. 상기 플라즈마 처리(PT)는 기체분자, 예를 들면 He, H2, SF6, Ag, N2, SiH4 등을 챔버내로 주입하고 전기장(electrical field)을 인가하여 생성한 플라즈마를 이용하여 타깃(target)을 이온화하는 방식으로 진행될 수 있다. 이 때, 게이트 절연층(117)을 마스크로 하여 금속화 전의 액티브층(131') 및 금속화 전의 상부 전극(133')에 플라즈마 처리(PT) 공정을 수행함으로써, 도전성을 갖는 소스 영역(131S), 드레인 영역(131D) 및 채널 영역(131C)을 포함하는 액티브층(131)과 하부 전극으로서 기능하는 제3 차광층(123)에 대향하는 상부 전극(133)을 형성할 수 있다. 제3 차광층(123) 및 상부 전극(133)은 커패시터(Cst)를 구성하며, 액티브층(131)과 게이트전극(141)은 박막트랜지스터(TR)를 구성할 수 있다. 상기 금속화 공정은, 플라즈마 처리(PT) 외에 적외광 또는 자외광을 조사하거나 보론(Boron) 등을 도핑하는 방법 등이 이용될 수 있다.
도 2i를 참조하면, 제1 절연층(113) 상에 제2 개구(115ha) 및 제3 개구(115hb)를 포함하는 제2 절연층(115)을 형성할 수 있다. 제2 절연층은 포토아크릴(photo acryl, PAC), 폴리스티렌(polystylene), 폴리메틸메타아크릴레이트(PMMA), 폴리아크릴로니트릴(PAN), 폴리아미드(polyamide), 폴리이미드(polyimide), 폴리아릴에테르(polyarylether), 헤테로사이클릭 폴리머(heterocyclic polymer), 파릴렌(parylene), 불소계 고분자, 에폭시 수지(epoxy resin), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 실록세인계 수지(siloxane series resin) 및 실란 수지(silane) 중 선택된 어느 하나로 이루어질 수 있으나 이에 한정되지 않으며 저유전율을 가진 유기절연물질이라면 어떠한 것도 사용이 가능하다.
상기 제2 절연층(115)은 기판 상에 제2 절연층(115)을 이루는 물질을 도포한 후, 제4 마스크(미도시)를 사용한 패터닝 공정을 통해 제2 개구(115ha) 및 제3 개구(115hb)를 형성함으로써 형성할 수 있다. 제2 개구(115ha)는 제1 개구(113ha)와 함께 제1 컨택홀(CNT1)을 이루어, 제1 차광층(121)을 노출시킨다. 제3 개구(115hb)는 액티브층(131)의 소스 영역(131S)을 노출시킨다.
일 실시예에 따르면, 제2 절연층(115)은 제2 개구(115ha) 및 제3 개구(115hb) 외에 제4, 제6, 제7 및 제8 개구(115hc, 115hd, 115he, 115hf)를 포함하며, 상기 개구들(115ha, 115hb, 115hc, 115hd, 115he, 115hf)은 동시에 형성될 수 있다. 제4 개구(115hc)는 액티브층(131)의 드레인 영역(131D)을 노출시키고, 제6 개구(115hd)는 제5 개구(113hb)와 함께 제2 컨택홀(CNT2)을 이루어 제4 차광층(124)을 노출시키며, 제7 개구(115he) 및 제8 개구(115hf)는 각각 패드전극(143)의 일부를 노출시킬 수 있다
상기 제4마스크(미도시)는 투광부, 반투광부, 차광부를 갖는 하프톤마스크일 수 있다. 상기 하프톤마스크의 상기 반투광부를 이용하여 제2 절연층(115)의 높이를 기판의 위치에 따라 다르게 조절할 수 있다. 일 실시예에 따르면, 패드부(200)에 배치된 제2 절연층(115)의 높이가, 화소부(100)에 배치된 제2 절연층(115)의 높이보다 낮게 형성될 수 있다.
도 2j를 참조하면, 제2 절연층(115) 상에 연결 전도층(151), 화소전극(153) 및 패드 연결층(155)이 형성된다. 제5 마스크(미도시)를 이용하여, 연결 전도층(151), 화소전극(153) 및 패드 연결층(155)을 동시에 형성할 수 있다. 연결 전도층(151), 화소전극(153) 및 패드 연결층(155)은 동일한 전도성 물질로 이루어질 수 있다. 상기 화소전극(153), 연결 전도층(151) 및 패드 연결층(155)은 광을 반사하는 물질로 형성되며, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막의 상부 및/또는 하부에 배치된 투명 도전층을 포함할 수 있다. 투명 도전층은 ITO, IZO, ZnO, In2O3: indium oxide, IGO, 및 AZO을 포함하는 그룹에서 선택된 적어도 어느 하나일 수 있다. 물론 본 발명이 이에 한정되는 것은 아니고 화소전극(153), 연결 전도층(151) 및 패드 연결층(155)은 다양한 재질로 형성될 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다.
연결 전도층(151)은 제1 차광층(121)과 액티브층(131)의 소스 영역(131S)을 전기적으로 연결하며, 화소전극(153)은 액티브층(131)의 드레인 영역(131D)과 전기적으로 연결된다. 패드 연결층(155)은 패드전극(143)과 제4 차광층(124)을 전기적으로 연결한다.
도 2k를 참조하면, 제2 절연층(115) 상에 연결 전도층(151), 화소전극(153) 및 패드 연결층(155)을 덮도록 화소정의막(119)이 형성된다. 제6 마스크(미도시)를 이용하여, 화소정의막(119)에 화소전극(153)의 일부를 노출시키는 개구를 형성할 수 있다. 화소정의막(119)은 폴리이미드(PI; polyimide) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있으나 이에 한정되지 않는다.
다시 도 1을 참조하면, 화소정의막(119)에 의해 노출된 화소전극(153) 상에 유기발광층(170)을 형성하고, 유기발광층(170) 상에 대향전극(160)을 형성함으로써 유기발광소자(OLED)를 형성한다.
도 2a 내지 도 2k를 참조하면, 제1 차광층(121)과 제2 차광층(122)을 동일한 마스크 공정을 통해 형성하고, 연결 전도층(151)과 화소전극(153)을 동일한 마스크 공정을 통해 형성함으로써 최소의 마스크 공정만을 수행하여 유기발광 디스플레이 장치를 제조할 수 있으며, 따라서 디스플레이 장치의 제조원가를 감소시킬 수 있다.
도 3은 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 3을 참조하면, 일 실시예에 따른 디스플레이 장치는, 기판(110), 상기 기판(110) 상에 배치된 제1 차광층(121), 상기 제1 차광층(121)과 동일 층에 배치된 제2 차광층(122), 상기 제1 차광층(121)의 일부를 노출시키는 제1 개구(113ha)를 포함하고, 상기 기판(110) 상에 상기 제1 차광층(121) 및 제2 차광층(122)을 덮도록 배치된 제1 절연층(113), 상기 제1 절연층(113) 상에, 상기 제2 차광층(122)에 대응되도록 배치된 액티브층(131), 상기 액티브층(131) 상에 배치된 게이트전극(141), 상기 액티브층(131)과 상기 게이트전극(141) 사이에 배치된 게이트 절연층(117), 상기 제1 절연층(113) 상에 상기 액티브층(131) 및 상기 게이트전극(141)을 덮도록 배치되며, 상기 제1 개구(113ha)를 통해 노출된 상기 제1 차광층(121)의 일부를 노출하는 제2 개구(115ha) 및 상기 액티브층의 일부를 노출하는 제3 개구(115hb)를 포함하는 제2 절연층(115), 상기 제2 절연층(115) 상에 배치되며, 상기 제2 개구(115ha) 및 상기 제3 개구(115hb)에 매립되어 상기 액티브층(131)과 상기 제1 차광층(121)을 전기적으로 연결하는 연결 전도층(151) 및 상기 액티브층(131)과 전기적으로 연결되고, 상기 연결 전도층(151)과 동일 층에 배치된 화소전극(153), 화소전극(153)상에 배치된 액정층(220) 및 상부기판(210)을 포함한다. 도 3은 액정 디스플레이 장치를 나타낸 것으로, 도 3의 액정층(220) 및 상부기판(210)을 제외한 나머지 구성은 도 1의 디스플레이 장치와 동일하므로 이하에서는 이에 관한 설명은 생략한다. 화소전극(153) 및 연결 전도층(151)이 형성된 기판(110) 상에는 기판(110)에 대향하는 상부기판(210)이 배치되며, 기판(110)과 상부기판(210) 사이에는 인가되는 전기장에 따라 배열 방향이 달라지는 이방성 물질인 액정(LC)을 포함하는 액정층(220)이 배치된다. 도시하진 않았지만, 액정층(220)의 상부 또는 하부에는 화소전극(153)과 함께 액정층(220)에 전기장을 인가하기 위한 공통전극(미도시)이 배치되며, 액정층(220)의 상부 및 하부에는 각각 편광자(미도시)가 배치될 수 있다.
도 3의 액정 디스플레이 장치는, 도 2a 내지 도 2j의 단계 후에, 기판(110)에 대향하도록 상부기판(210)을 배치하는 단계 및 기판(110)과 상부기판(210) 사이에 액정(LC)을 주입함으로써 액정층(220)을 형성하는 단계를 통해 제조될 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
110: 기판
100: 화소부, 200: 패드부
113: 제1 절연층
113ha: 제1개구, 113hb: 제5 개구, CNT1: 제1 컨택홀, CNT2: 제2 컨택홀
121: 제1 차광층, 122: 제2 차광층, 123: 제3 차광층, 124: 제4 차광층
131: 액티브층
131S: 소스 영역, 131D: 드레인 영역, 131C: 채널 영역
133: 상부 전극, 117: 게이트 절연층, 118: 패드 절연층,
141: 게이트전극, 143: 패드전극
115: 제2 절연층
115ha: 제2 개구, 115hb: 제3 개구, 115hc: 제4 개구
115hd: 제6 개구, 115he: 제7 개구, 115hf: 제8 개구
151: 연결 전도층, 153: 화소전극, 155: 패드 연결층
119: 화소정의막, 170: 유기발광층, 160: 대향전극
210: 상부기판, 220: 액정층
M2: 제2 마스크, HM: 하프톤마스크, Ma: 투광부, Mb: 반투광부, Mc: 차광부
PT: 플라즈마 처리
PR1: 제1 포토레지스트, PR2: 제2 포토레지스트
Cst: 커패시터
TR: 박막트랜지스터

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 제1 차광층;
    상기 제1 차광층과 동일 층에 배치된 제2 차광층;
    상기 제1 차광층의 일부를 노출시키는 제1 개구를 포함하고, 상기 기판 상에 상기 제1 차광층 및 제2 차광층을 덮도록 배치된 제1 절연층;
    상기 제1 절연층 상에, 상기 제2 차광층에 대응되도록 배치된 액티브층;
    상기 액티브층 상에 배치된 게이트전극;
    상기 액티브층과 상기 게이트전극 사이에 배치된 게이트 절연층;
    상기 제1 절연층 상에 상기 액티브층 및 상기 게이트전극을 덮도록 배치되며, 상기 제1 개구를 통해 노출된 상기 제1 차광층의 일부를 노출하는 제2 개구 및 상기 액티브층의 일부를 노출하는 제3 개구를 포함하는 제2 절연층;
    상기 제2 절연층 상에 배치되며, 상기 제2 개구 및 상기 제3 개구에 매립되어 상기 액티브층과 상기 제1 차광층을 전기적으로 연결하는 연결 전도층; 및
    상기 액티브층과 전기적으로 연결되고, 상기 연결 전도층과 동일 층에 배치된 화소전극;을 포함하고,
    상기 기판 상의 상기 제1 차광층에 대응되는 영역에는, 상기 액티브층, 상기 게이트 절연층 및 상기 게이트전극이 배치되지 않는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 차광층은 전도성을 갖는, 디스플레이 장치
  3. 제2항에 있어서,
    상기 제1 차광층은 티타늄(Ti)/구리(Cu)/인듐틴옥사이드(ITO)의 적층 구조체 또는 티타늄(Ti)/구리(Cu)/산화알루미늄(Al2O3)의 적층 구조체인, 디스플레이 장치
  4. 제1항에 있어서,
    상기 액티브층은 전도성을 갖는 소스 영역 및 드레인 영역과, 상기 소스 영역 및 상기 드레인 영역을 연결하는 채널 영역을 포함하는, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제3 개구는 상기 소스 영역을 노출하며,
    상기 제2 절연층은 상기 드레인 영역을 노출하는 제4 개구를 더 포함하는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 화소전극은 상기 제4 개구를 통해 상기 드레인 영역과 전기적으로 연결된, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 액티브층은 산화물 반도체를 포함하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 제2 절연층 상에 상기 화소전극과 상기 연결 전도층을 덮도록 배치되며, 상기 화소전극의 적어도 일부를 노출하는 화소정의막을 더 포함하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 화소전극 상에 배치되는 유기발광층; 및
    상기 유기발광층 상에 배치되는 대향전극;을 더 포함하는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 게이트 절연층의 너비는 상기 액티브층의 너비보다 작은, 디스플레이 장치.
  11. 삭제
  12. 제1항에 있어서,
    상기 제1 차광층 및 상기 제2 차광층과 동일 층에 배치된 하부 전극 및 상기 액티브층과 동일 층에 배치된 상부 전극을 포함하는 커패시터를 더 포함하는, 디스플레이 장치.
  13. 제1항에 있어서,
    상기 화소전극 상에 배치되며 액정을 포함하는 액정층; 및
    상기 액정층 상에 배치되는 상부기판;을 더 포함하는, 디스플레이 장치.
  14. 기판 상의 동일 층에 제1 차광층과 제2 차광층을 형성하는 단계;
    상기 기판 상에 상기 제1 차광층 및 제2 차광층을 덮도록 제1 절연물질을 형성하는 단계;
    상기 제1 절연물질 상에 반도체층을 형성하는 단계;
    상기 제1 절연물질에 제1 개구를 형성하여 제1 절연층을 형성하는 단계;
    상기 반도체층을 패터닝하여 액티브층을 형성하는 단계;
    상기 제1 절연층 상에 상기 액티브층을 덮도록 제2 절연물질을 형성하는 단계;
    상기 제2 절연물질 상에 게이트전극을 형성하는 단계;
    상기 제2 절연물질을 패터닝하여 상기 액티브층과 상기 게이트전극 사이에 배치된 게이트 절연층을 형성하는 단계;
    상기 제1 절연층 상에 상기 액티브층 및 상기 게이트전극을 덮도록, 상기 제1 개구를 통해 노출된 상기 제1 차광층의 일부를 노출하는 제2 개구 및 상기 액티브층의 일부를 노출하는 제3 개구를 포함하는 제2 절연층을 형성하는 단계; 및
    상기 제2 절연층 상의 동일 층에, 상기 제2 개구 및 상기 제3 개구에 매립되어 상기 액티브층과 상기 제1 차광층을 전기적으로 연결하는 연결 전도층 및 상기 액티브층과 전기적으로 연결된 화소전극을 형성하는 단계;를 포함하고
    상기 제1 절연층을 형성하는 단계 및 상기 액티브층을 형성하는 단계는,
    상기 반도체층 상에 포토레지스트를 형성하는 단계;
    광을 차단하는 차광부, 광을 투과시키는 투광부 및 광의 일부를 투과시키는 반투광부를 포함하는 하프톤(half-tone) 마스크를 이용하여 상기 포토레지스트에 광을 조사한 후 현상하는 단계;
    남아있는 상기 포토레지스트를 마스크로 이용하여 상기 제1 절연층에 상기 제1 개구를 형성하는 단계;
    상기 포토레지스트를 에싱(ashing)하는 단계; 및
    남아있는 상기 포토레지스트를 마스크로 이용하여 상기 반도체층을 식각함으로써 상기 액티브층을 형성하는 단계;를 포함하는 디스플레이 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 게이트전극을 형성하는 단계 후에,
    상기 액티브층의 일부를 도체화함으로써, 전도성을 갖는 소스 영역, 드레인 영역 및 상기 소스 영역 및 상기 드레인 영역을 연결하는 채널 영역을 형성하는 단계를 더 포함하는, 디스플레이 장치의 제조 방법.
  16. 삭제
  17. 제14항에 있어서,
    상기 반도체층은 산화물 반도체를 포함하는, 디스플레이 장치의 제조 방법.
  18. 제14항에 있어서,
    하부 전극 및 상부 전극을 포함하는 커패시터를 형성하는 단계를 더 포함하며,
    상기 하부 전극을 형성하는 단계는 상기 제1 차광층 및 상기 제2 차광층을 형성하는 단계와 동시에 수행되며, 상기 상부 전극을 형성하는 단계는 상기 액티브층을 형성하는 단계와 동시에 수행되는, 디스플레이 장치의 제조방법.
  19. 제14항에 있어서,
    상기 연결 전도층 및 상기 화소전극을 형성하는 단계 후에,
    상기 제2 절연층 상에 상기 화소전극과 상기 연결 전도층을 덮도록, 상기 화소전극의 적어도 일부를 노출하는 화소정의막을 형성하는 단계;
    상기 화소전극 상에 유기발광층을 형성하는 단계; 및
    상기 유기발광층 상에 대향전극을 형성하는 단계;를 더 포함하는, 디스플레이 장치의 제조 방법.
  20. 제14항에 있어서,
    상기 연결 전도층 및 상기 화소전극을 형성하는 단계 후에,
    상기 기판에 대향하도록 상부기판을 배치하는 단계; 및
    상기 기판과 상기 상부기판 사이에 액정을 주입함으로써 액정층을 형성하는 단계;를 더 포함하는, 디스플레이 장치의 제조 방법.
KR1020160051092A 2016-04-26 2016-04-26 디스플레이 장치 및 디스플레이 장치의 제조 방법 KR102572723B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160051092A KR102572723B1 (ko) 2016-04-26 2016-04-26 디스플레이 장치 및 디스플레이 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160051092A KR102572723B1 (ko) 2016-04-26 2016-04-26 디스플레이 장치 및 디스플레이 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170122356A KR20170122356A (ko) 2017-11-06
KR102572723B1 true KR102572723B1 (ko) 2023-09-01

Family

ID=60384195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160051092A KR102572723B1 (ko) 2016-04-26 2016-04-26 디스플레이 장치 및 디스플레이 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR102572723B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102448067B1 (ko) * 2017-12-28 2022-09-28 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101427581B1 (ko) * 2007-11-09 2014-08-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101333783B1 (ko) * 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102315913B1 (ko) * 2013-10-31 2021-10-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR101980752B1 (ko) * 2012-07-24 2019-08-28 엘지디스플레이 주식회사 박막트랜지스터, 액정표시소자 및 그 제조방법
KR20140120542A (ko) * 2013-04-03 2014-10-14 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
KR102062912B1 (ko) * 2013-09-05 2020-02-11 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20170122356A (ko) 2017-11-06

Similar Documents

Publication Publication Date Title
US11647652B2 (en) Flexible display device and method of manufacturing the same
US9548321B2 (en) Method of manufacturing thin film transistor (TFT) array substrate
US8841669B2 (en) Flat panel display device and method of manufacturing the same
US8766265B2 (en) Organic light-emitting display device and method of manufacturing the same
KR101801350B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR102025836B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR102373434B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20160032339A (ko) 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
KR102651358B1 (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
US9698173B2 (en) Thin film transistor, display, and method for fabricating the same
KR20150142139A (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
US20220123122A1 (en) Thin film transistor substrate, a display device including the same, and a method of manufacturing the same
KR20160009770A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20150030034A (ko) 표시장치 및 그 제조방법
KR20160053244A (ko) 디스플레이 장치 및 그 제조 방법
KR20160027488A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
US20120138920A1 (en) Thin film transistor array panel and manufacturing method thereof
WO2015055039A1 (zh) 阵列基板及其制造方法、显示装置
KR102224457B1 (ko) 표시장치와 그 제조 방법
KR102572723B1 (ko) 디스플레이 장치 및 디스플레이 장치의 제조 방법
KR20220115709A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20170109113A (ko) 유기 발광 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right