JP5710475B2 - フラッシュ・メモリにおけるソフト・デマッピングおよびセル間干渉軽減のための方法および装置 - Google Patents
フラッシュ・メモリにおけるソフト・デマッピングおよびセル間干渉軽減のための方法および装置 Download PDFInfo
- Publication number
- JP5710475B2 JP5710475B2 JP2011516840A JP2011516840A JP5710475B2 JP 5710475 B2 JP5710475 B2 JP 5710475B2 JP 2011516840 A JP2011516840 A JP 2011516840A JP 2011516840 A JP2011516840 A JP 2011516840A JP 5710475 B2 JP5710475 B2 JP 5710475B2
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- cell
- probability density
- reading
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 132
- 238000000034 method Methods 0.000 title claims description 74
- 230000000116 mitigating effect Effects 0.000 title description 32
- 230000006870 function Effects 0.000 claims description 91
- 230000001419 dependent effect Effects 0.000 claims description 13
- 238000007251 Prelog reaction Methods 0.000 claims 2
- 238000004364 calculation method Methods 0.000 claims 1
- 230000008569 process Effects 0.000 description 16
- 238000009826 distribution Methods 0.000 description 13
- 239000000872 buffer Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Error Detection And Correction (AREA)
- Semiconductor Memories (AREA)
Description
本出願は、参照によりそれぞれ本明細書に組み込まれている、2008年7月1日に出願した米国仮特許出願第61/133,675号、2008年7月3日に出願した米国仮特許出願第61/133,921号、2008年7月10日に出願した米国仮特許出願第61/134,688号、2008年7月22日に出願した米国仮特許出願第61/135,732号、および2008年9月30日に出願した米国仮特許出願第61/194,751号の優先権を主張する。
マルチレベル・セルNANDフラッシュ・メモリにおいて、しきい値検出器が、或る特定のセルに関連する電圧値を、事前定義されたメモリ状態に変換するのに通常、使用される。図2は、参照により本明細書に組み込まれている米国特許第6,522,580号の教示に基づく、図1の例示的なマルチレベル・セル・フラッシュ・メモリ170に関する例示的なしきい値電圧分布を示す。一般に、セルのしきい値電圧は、セルが或る量の電流を伝導するようにセルに印加される必要がある電圧である。しきい値電圧は、セルの中に格納されたデータに関する測度である。
前述したとおり、ICIは、セル間の寄生静電容量の結果であり、一般に、歪みの最も顕著な原因の1つであると考えられる。図7は、いくつかの例示的なアグレッサ・セル720からの寄生静電容量に起因してターゲット・セル710に関して存在するICIを示す。以下の表記が図7において使用される。
WL:ワード線
BL:ビット線
BLo:奇ビット線
BLe:偶ビット線、および
C:静電容量。
本発明は、確率密度関数を使用する、フラッシュ・メモリに関する改良されたデマッピング機能を提供する。本明細書で使用される「確率密度関数」という用語は、確率密度関数、ならびにヒストグラムやガウス近似などの、確率密度関数の近似を含むものとする。図12〜図13に関連して後段で説明される本発明の一態様によれば、開示されるICI軽減機能は、オプションとして、デマッピング機能を使用して実施されて、合併デマッピング−ICI軽減ソリューションがもたらされる。さらなる図10に関連して後段で説明される変種において、フラッシュ・メモリからデータを読み取り、検出する、1つまたは複数の確率密度関数を使用する反復デマッピング−復号技術が説明される。後段で説明されるさらなる変種において、開示されるデマッピング・ソリューションは、隣接セルの中に格納されたデータ・パターンに依存するpdf(確率密度関数)を、このデータ依存関係を有さないpdfの代わりに考慮する。1つの例示的な実施形態において、各確率密度関数は、フラッシュ・メモリ・アレイにおける少なくとも1つのターゲット・セル上の、1つまたは複数のアグレッサ・セルのパターン依存の妨害を特徴付ける。
図10は、本発明による反復されるデマッピングおよび復号、ならびにオプションのインターリービングを伴う例示的なフラッシュ読み取りチャネル・アーキテクチャ1000を示す。図10に示されるとおり、例示的な書き込みパスは、符号器1010と、オプションのインターリーバ1020と、シリアル−パラレル変換器1030と、マッパ1040とを備える。データは、知られている仕方でメモリ1050に書き込まれ、メモリ1050から読み取られる。例示的な読み取りパスは、ソフト・デマッパ1060と、パラレル−シリアル変換器1070と、デインターリーバ1080と、復号器1090と、インターリーバ1095とを備える。一般に、後段でさらに説明されるとおり、ソフト・デマッパ1060は、反復プロセスが最終判定に収束するまで、新たなソフト情報を生成するように復号器1090によって処理されて、ソフト・デマッパにフィードバックされるソフト情報を繰り返し生成する。
前述したとおり、本発明の一態様は、合併デマッピング−ICI軽減ソリューションを提供する。開示される合併デマッピング−ICI軽減ソリューションは、周囲のセルのデータ・パターンを条件とするpdf(確率密度関数)を考慮する。図12は、例示的なマルチレベル・セル・フラッシュ・メモリ600の所与のターゲット・セル710に関する確率密度関数1210の例示的なコレクション1200を示す。例示的なマルチレベル・セル・フラッシュ・メモリ600は、1セル当り4つのレベル(2ビット)を有し、1つのアグレッサ・セル720が、データ依存pdfに関して考慮される。
本明細書のいくつかの流れ図は、ステップの例示的な順序を説明するが、その順序が変更され得ることも本発明の実施形態である。本発明の代替の実施形態として、アルゴリズムの様々な置換が企図される。本発明の例示的な実施形態は、ソフトウェア・プログラムにおける処理ステップに関連して説明されてきたが、当業者には明白なとおり、様々な機能が、デジタル領域で、ソフトウェア・プログラムにおいて、回路要素もしくは状態マシンによってハードウェアにおいて、またはソフトウェアとハードウェアの両方の組合せにおいて、処理ステップとして実施されることが可能である。そのようなソフトウェアは、例えば、デジタルシグナルプロセッサ、特定用途向け集積回路、マイクロコントローラ、または汎用コンピュータにおいて使用されることが可能である。そのようなハードウェアおよびソフトウェアは、集積回路内で実施される回路内で実施されることが可能である。
Claims (9)
- 1セル当り少なくとも2つのデータ・レベル、sを格納することができるフラッシュ・メモリ・デバイスにおけるターゲット・セルを読み取るための方法であって、
前記フラッシュ・メモリ・デバイスにおける少なくとも1つのターゲット・セルに関する測定された読み取り値、rを獲得すること、
前記測定された読み取り値、rに基づいて、所与のデータ・レベル、sに関して読み取り値、rを測定することの確率を示す少なくとも1つの確率密度関数を評価すること、
前記評価するステップの結果に基づいて、1つまたは複数の対数尤度比を計算すること、および
可能な2つの2進値のそれぞれに関して、前記可能な2つの2進値と関連する複数のデータ・レベルについて、所与のデータ・レベル、sに関して読み取り値、rを測定する前記確率を総計することを備え、
前記計算することは、以下の式、すなわち、
- 前記計算するステップは、可能な2つの2進値のそれぞれに関して、前記可能な2つの2進値に関連するすべてのデータ・レベルについて、所与のデータ・レベル、sに関して読み取り値、rを測定する前記確率を総計するステップをさらに備える請求項1に記載の方法。
- 1セル当り少なくとも2つのデータ・レベル、sを格納することができるフラッシュ・メモリ・デバイスにおけるターゲット・セルを読み取るための方法であって、
前記フラッシュ・メモリ・デバイスにおける少なくとも1つのターゲット・セルに関する測定された読み取り値、rを獲得すること、
前記フラッシュ・メモリ・デバイスにおける少なくとも1つのアグレッサ・セルに関して格納されたデータを表す値、hを獲得すること、
前記フラッシュ・メモリ・デバイスの少なくとも一部分の中に格納された値のパターンに基づいて、前記フラッシュ・メモリ・デバイスにおける前記少なくとも1つのターゲット・セル上の、1つまたは複数のアグレッサ・セルのパターン依存の妨害を備える1つまたは複数の確率密度関数を選択すること、
前記測定された読み取り値、rに基づいて、選択された少なくとも1つの確率密度関数を評価すること、および
前記評価するステップの結果に基づいて、1つまたは複数の対数尤度比を計算することを備える方法。 - ソフト情報を使用して複数回の反復を実行するステップをさらに備える請求項3に記載の方法。
- 前記1つまたは複数の確率密度関数の少なくとも1つは、ガウス近似を使用して表現される請求項3に記載の方法。
- 前記1つまたは複数の確率密度関数の少なくとも1つは、トレリス・ベースのアルゴリズムに基づく請求項3に記載の方法。
- フラッシュ・メモリにおける妨害を特徴付けるための方法であって、
少なくとも1つのターゲット・セル上の、1つまたは複数のアグレッサ・セルのパターン依存の妨害を表現する1つまたは複数の確率密度関数を獲得すること、および
前記フラッシュ・メモリの少なくとも一部分の中に格納された値のパターンに基づいて、前記確率密度関数の1つまたは複数を選択することを備える方法。 - 1セル当り少なくとも2つのデータ・レベル、sを格納することができるフラッシュ・メモリ・デバイスにおけるターゲット・セルを読み取るためのシステムであって、
メモリと、
前記メモリに結合され、
前記フラッシュ・メモリ・デバイスにおける少なくとも1つのターゲット・セルに関する測定された読み取り値、rを獲得し、
前記測定された読み取り値、rに基づいて、所与のデータ・レベル、sに関して読み取り値、rを測定することの確率を示す少なくとも1つの確率密度関数を評価し、
前記評価するステップの結果に基づいて、1つまたは複数の対数尤度比を計算し、さらに、
可能な2つの2進値のそれぞれに関して、前記可能な2つの2進値と関連する複数のデータ・レベルについて、所与のデータ・レベル、sに関して読み取り値、rを測定する前記確率を総計するように動作する少なくとも1つのプロセッサとを備え、
前記計算は、以下の式、すなわち、
- 1セル当り少なくとも2つのデータ・レベル、sを格納することができるフラッシュ・メモリ・デバイスにおけるターゲット・セルを読み取るためのシステムであって、
メモリと、
前記メモリに結合され、
前記フラッシュ・メモリ・デバイスにおける少なくとも1つのターゲット・セルに関する測定された読み取り値、rを獲得し、
前記フラッシュ・メモリ・デバイスにおける少なくとも1つのアグレッサ・セルに関して格納されたデータを表す値、hを獲得し、
前記フラッシュ・メモリ・デバイスの少なくとも一部分の中に格納された値のパターンに基づいて、前記フラッシュ・メモリ・デバイスにおける前記少なくとも1つのターゲット・セル上の、1つまたは複数のアグレッサ・セルのパターン依存の妨害を備える1つまたは複数の確率密度関数を選択し、
前記測定された読み取り値、rに基づいて、選択された少なくとも1つの確率密度関数を評価し、さらに
前記評価するステップの結果に基づいて、1つまたは複数の対数尤度比を計算するように動作する少なくとも1つのプロセッサとを備えるシステム。
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13367508P | 2008-07-01 | 2008-07-01 | |
US61/133,675 | 2008-07-01 | ||
US13392108P | 2008-07-07 | 2008-07-07 | |
US61/133,921 | 2008-07-07 | ||
US13468808P | 2008-07-10 | 2008-07-10 | |
US61/134,688 | 2008-07-10 | ||
US13573208P | 2008-07-22 | 2008-07-22 | |
US61/135,732 | 2008-07-22 | ||
US19475108P | 2008-09-30 | 2008-09-30 | |
US61/194,751 | 2008-09-30 | ||
PCT/US2009/049333 WO2010002948A1 (en) | 2008-07-01 | 2009-06-30 | Methods and apparatus for soft demapping and intercell interference mitigation in flash memories |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011528456A JP2011528456A (ja) | 2011-11-17 |
JP2011528456A5 JP2011528456A5 (ja) | 2012-08-16 |
JP5710475B2 true JP5710475B2 (ja) | 2015-04-30 |
Family
ID=40957821
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011516838A Expired - Fee Related JP5621175B2 (ja) | 2008-07-01 | 2009-06-30 | 変調コーディングを使用するセル間干渉軽減のための方法および装置 |
JP2011516840A Expired - Fee Related JP5710475B2 (ja) | 2008-07-01 | 2009-06-30 | フラッシュ・メモリにおけるソフト・デマッピングおよびセル間干渉軽減のための方法および装置 |
JP2011516836A Expired - Fee Related JP5496191B2 (ja) | 2008-07-01 | 2009-06-30 | フラッシュ・メモリにおける書き込み側セル間干渉軽減のための方法および装置 |
JP2011516835A Expired - Fee Related JP5710474B2 (ja) | 2008-07-01 | 2009-06-30 | フラッシュ・メモリにおける読み取り側セル間干渉軽減のための方法および装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011516838A Expired - Fee Related JP5621175B2 (ja) | 2008-07-01 | 2009-06-30 | 変調コーディングを使用するセル間干渉軽減のための方法および装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011516836A Expired - Fee Related JP5496191B2 (ja) | 2008-07-01 | 2009-06-30 | フラッシュ・メモリにおける書き込み側セル間干渉軽減のための方法および装置 |
JP2011516835A Expired - Fee Related JP5710474B2 (ja) | 2008-07-01 | 2009-06-30 | フラッシュ・メモリにおける読み取り側セル間干渉軽減のための方法および装置 |
Country Status (8)
Country | Link |
---|---|
US (4) | US8526230B2 (ja) |
EP (4) | EP2308058B1 (ja) |
JP (4) | JP5621175B2 (ja) |
KR (4) | KR101671313B1 (ja) |
CN (4) | CN102132348B (ja) |
IL (3) | IL210396A0 (ja) |
TW (4) | TWI501241B (ja) |
WO (4) | WO2010002942A1 (ja) |
Families Citing this family (122)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103258572B (zh) | 2006-05-12 | 2016-12-07 | 苹果公司 | 存储设备中的失真估计和消除 |
US8239735B2 (en) | 2006-05-12 | 2012-08-07 | Apple Inc. | Memory Device with adaptive capacity |
US8595573B2 (en) | 2006-12-03 | 2013-11-26 | Apple Inc. | Automatic defect management in memory devices |
WO2008111058A2 (en) | 2007-03-12 | 2008-09-18 | Anobit Technologies Ltd. | Adaptive estimation of memory cell read thresholds |
US8234545B2 (en) | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
US8429493B2 (en) | 2007-05-12 | 2013-04-23 | Apple Inc. | Memory device with internal signap processing unit |
US8259497B2 (en) | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
US8300478B2 (en) | 2007-09-19 | 2012-10-30 | Apple Inc. | Reducing distortion using joint storage |
US8174905B2 (en) | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
WO2009050703A2 (en) | 2007-10-19 | 2009-04-23 | Anobit Technologies | Data storage in analog memory cell arrays having erase failures |
KR101509836B1 (ko) | 2007-11-13 | 2015-04-06 | 애플 인크. | 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택 |
US8225181B2 (en) * | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
US8209588B2 (en) | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
US8456905B2 (en) | 2007-12-16 | 2013-06-04 | Apple Inc. | Efficient data storage in multi-plane memory devices |
US8230300B2 (en) * | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
US8493783B2 (en) | 2008-03-18 | 2013-07-23 | Apple Inc. | Memory device readout using multiple sense times |
US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
EP2308058B1 (en) * | 2008-07-01 | 2016-01-27 | LSI Corporation | Methods and apparatus for read-side intercell interference mitigation in flash memories |
US8498151B1 (en) | 2008-08-05 | 2013-07-30 | Apple Inc. | Data storage in analog memory cells using modified pass voltages |
US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
US8261159B1 (en) | 2008-10-30 | 2012-09-04 | Apple, Inc. | Data scrambling schemes for memory devices |
US8208304B2 (en) | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
US8248831B2 (en) | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
US8397131B1 (en) | 2008-12-31 | 2013-03-12 | Apple Inc. | Efficient readout schemes for analog memory cell devices |
US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
KR101602316B1 (ko) * | 2009-02-09 | 2016-03-22 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 데이터 처리 방법 |
US8023345B2 (en) * | 2009-02-24 | 2011-09-20 | International Business Machines Corporation | Iteratively writing contents to memory locations using a statistical model |
US8228701B2 (en) * | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
US8832354B2 (en) | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
US8179731B2 (en) | 2009-03-27 | 2012-05-15 | Analog Devices, Inc. | Storage devices with soft processing |
US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
US8386739B2 (en) * | 2009-09-28 | 2013-02-26 | International Business Machines Corporation | Writing to memory using shared address buses |
US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
US8677203B1 (en) | 2010-01-11 | 2014-03-18 | Apple Inc. | Redundant data storage schemes for multi-die memory systems |
KR101678404B1 (ko) * | 2010-02-25 | 2016-11-23 | 삼성전자주식회사 | 사전 확률 정보를 사용하는 메모리 시스템 및 그것의 데이터 처리 방법 |
KR101710663B1 (ko) * | 2010-03-02 | 2017-02-28 | 삼성전자주식회사 | 메모리 시스템 및 그것의 동작 방법 |
US8504885B2 (en) | 2010-03-31 | 2013-08-06 | Lsi Corporation | Methods and apparatus for approximating a probability density function or distribution for a received value in communication or storage systems |
US8429500B2 (en) | 2010-03-31 | 2013-04-23 | Lsi Corporation | Methods and apparatus for computing a probability value of a received value in communication or storage systems |
US8775913B2 (en) | 2010-03-31 | 2014-07-08 | Lsi Corporation | Methods and apparatus for computing soft data or log likelihood ratios for received values in communication or storage systems |
US8463985B2 (en) * | 2010-03-31 | 2013-06-11 | International Business Machines Corporation | Constrained coding to reduce floating gate coupling in non-volatile memories |
US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
US8406051B2 (en) * | 2010-05-17 | 2013-03-26 | Seagate Technology Llc | Iterative demodulation and decoding for multi-page memory architecture |
US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
US8645794B1 (en) | 2010-07-31 | 2014-02-04 | Apple Inc. | Data storage in analog memory cells using a non-integer number of bits per cell |
US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
KR101678888B1 (ko) * | 2010-08-06 | 2016-12-07 | 삼성전자주식회사 | 비휘발성 메모리 장치의 데이터 판독 방법 |
US8493781B1 (en) | 2010-08-12 | 2013-07-23 | Apple Inc. | Interference mitigation using individual word line erasure operations |
US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
CN103140894B (zh) * | 2010-08-17 | 2017-08-22 | 技术研究及发展基金公司 | 在非易失性存储器(nvm)单元中减轻单元间耦合效应 |
US8964464B2 (en) * | 2010-08-24 | 2015-02-24 | Densbits Technologies Ltd. | System and method for accelerated sampling |
US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
US9898361B2 (en) | 2011-01-04 | 2018-02-20 | Seagate Technology Llc | Multi-tier detection and decoding in flash memories |
US9292377B2 (en) | 2011-01-04 | 2016-03-22 | Seagate Technology Llc | Detection and decoding in flash memories using correlation of neighboring bits and probability based reliability values |
US9106264B2 (en) | 2011-01-04 | 2015-08-11 | Lsi Corporation | Encoding and decoding in flash memories using convolutional-type low-density parity check codes |
US9082480B2 (en) | 2011-01-04 | 2015-07-14 | Seagate Technology Llc | Detection and decoding in flash memories with error correlations for a plurality of bits within a sliding window |
US8854880B2 (en) | 2011-01-04 | 2014-10-07 | Lsi Corporation | Inter-cell interference cancellation in flash memories |
US9502117B2 (en) | 2011-03-14 | 2016-11-22 | Seagate Technology Llc | Cell-level statistics collection for detection and decoding in flash memories |
US8780659B2 (en) * | 2011-05-12 | 2014-07-15 | Micron Technology, Inc. | Programming memory cells |
US8549380B2 (en) * | 2011-07-01 | 2013-10-01 | Intel Corporation | Non-volatile memory error mitigation |
US9030870B2 (en) | 2011-08-26 | 2015-05-12 | Micron Technology, Inc. | Threshold voltage compensation in a multilevel memory |
US9076547B2 (en) | 2012-04-05 | 2015-07-07 | Micron Technology, Inc. | Level compensation in multilevel memory |
US9117529B2 (en) * | 2011-12-23 | 2015-08-25 | Hgst Technologies Santa Ana, Inc. | Inter-cell interference algorithms for soft decoding of LDPC codes |
TWI514404B (zh) * | 2012-02-24 | 2015-12-21 | Silicon Motion Inc | 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與系統 |
KR101962786B1 (ko) | 2012-03-23 | 2019-03-27 | 삼성전자주식회사 | 불휘발성 메모리 장치, 메모리 시스템 및 그것의 프로그램 방법 |
US9136011B2 (en) * | 2012-04-26 | 2015-09-15 | Hgst Technologies Santa Ana, Inc. | Soft information module |
KR102089570B1 (ko) | 2012-06-04 | 2020-03-16 | 삼성전자주식회사 | 저장 장치 및 그것의 데이터 처리 방법 |
US8824203B2 (en) | 2012-07-13 | 2014-09-02 | Micron Technology, Inc. | Multiple step programming in a memory device |
KR20170089949A (ko) | 2012-11-09 | 2017-08-04 | 존슨 컨트롤스 테크놀러지 컴퍼니 | 연장된 경로를 갖는 가변 기하학적 디퓨저 및 그 제어방법 |
CN103811077B (zh) * | 2012-11-12 | 2017-03-29 | 光宝电子(广州)有限公司 | 闪存中的资料补偿方法 |
US9021332B2 (en) * | 2012-12-11 | 2015-04-28 | Seagate Technology Llc | Flash memory read error recovery with soft-decision decode |
WO2014109756A1 (en) | 2013-01-11 | 2014-07-17 | Empire Technology Development Llc | Page allocation for flash memories |
WO2014113726A1 (en) * | 2013-01-17 | 2014-07-24 | University Of Hawaii | Estimation of memory data |
US20150170754A1 (en) * | 2013-01-17 | 2015-06-18 | Empire Technology Development Llc | Mitigating Inter-Cell Interference |
CN103971750B (zh) * | 2013-01-29 | 2017-02-08 | 中国航空工业集团公司西安飞机设计研究所 | 一种ram的9相邻单元敏感故障检测方法 |
US9424946B2 (en) | 2013-02-08 | 2016-08-23 | Seagate Technology Llc | Non-volatile buffering to enable sloppy writes and fast write verification |
US9142309B2 (en) * | 2013-02-19 | 2015-09-22 | Sk Hynix Memory Solutions Inc. | Generation of a composite read based on neighboring data |
KR101742462B1 (ko) * | 2013-02-27 | 2017-06-01 | 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 | 메모리 디바이스들을 위한 선형 프로그래밍 기반 디코딩 |
US9129711B2 (en) | 2013-02-28 | 2015-09-08 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US8990668B2 (en) | 2013-03-14 | 2015-03-24 | Western Digital Technologies, Inc. | Decoding data stored in solid-state memory |
KR102168096B1 (ko) * | 2013-03-15 | 2020-10-20 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 데이터 쓰기 방법 |
KR102067611B1 (ko) | 2013-03-15 | 2020-01-20 | 삼성전자주식회사 | 메모리 컨트롤러의 동작 방법과 상기 메모리 컨트롤러를 포함하는 장치들 |
CN104112477B (zh) * | 2013-04-19 | 2017-07-07 | 光宝科技股份有限公司 | 用于固态储存装置中晶体单元的群组区分方法 |
KR20150018291A (ko) | 2013-08-09 | 2015-02-23 | 에스케이하이닉스 주식회사 | 메모리 시스템 |
KR102149770B1 (ko) * | 2013-08-26 | 2020-08-31 | 삼성전자주식회사 | 메모리 컨트롤러 및 그것의 동작 방법 |
US9164828B2 (en) | 2013-09-26 | 2015-10-20 | Seagate Technology Llc | Systems and methods for enhanced data recovery in a solid state memory system |
KR102204394B1 (ko) * | 2013-10-14 | 2021-01-19 | 삼성전자주식회사 | 메모리 시스템에서의 코딩 방법 및 디코딩 방법 |
US9218851B2 (en) * | 2013-10-24 | 2015-12-22 | Sandisk Technologies Inc. | Power drop protection for a data storage device |
TWI527048B (zh) | 2013-11-29 | 2016-03-21 | 慧榮科技股份有限公司 | 應用於快閃記憶體裝置的錯誤更正碼單元、自我測試方法及相關的控制器 |
US9859925B2 (en) | 2013-12-13 | 2018-01-02 | Empire Technology Development Llc | Low-complexity flash memory data-encoding techniques using simplified belief propagation |
US9798613B2 (en) | 2013-12-27 | 2017-10-24 | Toshiba Memory Corporation | Controller of nonvolatile semiconductor memory |
US9645763B2 (en) * | 2014-01-13 | 2017-05-09 | Seagate Technology Llc | Framework for balancing robustness and latency during collection of statistics from soft reads |
US9911492B2 (en) | 2014-01-17 | 2018-03-06 | International Business Machines Corporation | Writing multiple levels in a phase change memory using a write reference voltage that incrementally ramps over a write period |
JP6262063B2 (ja) * | 2014-03-18 | 2018-01-17 | 東芝メモリ株式会社 | 不揮発性メモリおよび書き込み方法 |
US9349477B2 (en) | 2014-06-16 | 2016-05-24 | Seagate Technology Llc | Inter-cell interference estimation based on a pattern dependent histogram |
US9343170B2 (en) | 2014-06-24 | 2016-05-17 | Hgst Technologies Santa Ana, Inc. | Word-line inter-cell interference detector in flash system |
KR102246843B1 (ko) * | 2015-01-15 | 2021-05-03 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
US9613664B2 (en) * | 2015-01-20 | 2017-04-04 | Samsung Electronics Co., Ltd. | Method of operating memory device including multi-level memory cells |
KR102298607B1 (ko) * | 2015-02-17 | 2021-09-06 | 삼성전자주식회사 | 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법 |
US9595317B2 (en) * | 2015-05-28 | 2017-03-14 | Sandisk Technologies Llc | Multi-state programming for non-volatile memory |
DE112016002451T5 (de) * | 2015-06-01 | 2018-03-01 | Sony Corporation | Datenverarbeitungsvorrichtung und Datenverarbeitungsverfahren |
US9734912B2 (en) | 2015-11-25 | 2017-08-15 | Macronix International Co., Ltd. | Reprogramming single bit memory cells without intervening erasure |
US9704594B1 (en) | 2016-02-18 | 2017-07-11 | Western Digital Technolgies, Inc. | Inter-cell interference reduction in flash memory devices |
JP6606039B2 (ja) | 2016-09-09 | 2019-11-13 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
JP2018163709A (ja) | 2017-03-24 | 2018-10-18 | 東芝メモリ株式会社 | メモリシステム |
CN107403643B (zh) * | 2017-07-17 | 2019-12-24 | 华中科技大学 | 一种通过重定向提高3d fg nand闪存可靠性的方法 |
CN108511021B (zh) * | 2018-03-26 | 2020-10-27 | 上海华虹宏力半导体制造有限公司 | 一种虚拟接地闪存读取电路 |
KR102080089B1 (ko) * | 2018-05-18 | 2020-02-21 | 최영준 | 정전시 전력 소모를 감소시키기 위한 데이터 저장 방법 및 데이터 저장 장치 |
KR102565913B1 (ko) * | 2018-06-12 | 2023-08-11 | 에스케이하이닉스 주식회사 | 저장 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 이의 동작 방법 |
JP7066584B2 (ja) | 2018-09-18 | 2022-05-13 | キオクシア株式会社 | メモリシステム |
US10770155B2 (en) | 2018-10-11 | 2020-09-08 | International Business Machines Corporation | Determining a read apparent voltage infector page and infected page |
US10878912B1 (en) | 2019-08-02 | 2020-12-29 | Kabushiki Kaisha Toshiba | Multi-cell modulation for flash memory |
US11621033B2 (en) | 2020-01-14 | 2023-04-04 | Micron Technology, Inc. | Techniques for low power operation |
US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
Family Cites Families (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5313421A (en) | 1992-01-14 | 1994-05-17 | Sundisk Corporation | EEPROM with split gate source side injection |
US5867429A (en) * | 1997-11-19 | 1999-02-02 | Sandisk Corporation | High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates |
ES2259227T3 (es) * | 1998-04-03 | 2006-09-16 | Agere Systems Inc. | Decodificacion iterativa de señales. |
US6781877B2 (en) * | 2002-09-06 | 2004-08-24 | Sandisk Corporation | Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells |
US6944063B2 (en) * | 2003-01-28 | 2005-09-13 | Sandisk Corporation | Non-volatile semiconductor memory with large erase blocks storing cycle counts |
JP4005000B2 (ja) * | 2003-07-04 | 2007-11-07 | 株式会社東芝 | 半導体記憶装置及びデータ書き込み方法。 |
EP1738363A1 (en) * | 2004-04-09 | 2007-01-03 | Koninklijke Philips Electronics N.V. | Modulation code system and encoding/decoding method |
US6980140B1 (en) * | 2004-06-18 | 2005-12-27 | Nortel Networks Limited | Flash ADC receiver with reduced errors |
JP4410188B2 (ja) | 2004-11-12 | 2010-02-03 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法 |
US7251160B2 (en) * | 2005-03-16 | 2007-07-31 | Sandisk Corporation | Non-volatile memory and method with power-saving read and program-verify operations |
US7187585B2 (en) * | 2005-04-05 | 2007-03-06 | Sandisk Corporation | Read operation for non-volatile storage that includes compensation for coupling |
US7526715B2 (en) * | 2005-10-17 | 2009-04-28 | Ramot At Tel Aviv University Ltd. | Probabilistic error correction in multi-bit-per-cell flash memory |
JP4800901B2 (ja) | 2005-12-12 | 2011-10-26 | 矢崎総業株式会社 | 電圧検出装置及び絶縁インタフェース |
JP4734110B2 (ja) * | 2005-12-14 | 2011-07-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4177847B2 (ja) * | 2006-01-06 | 2008-11-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8055979B2 (en) | 2006-01-20 | 2011-11-08 | Marvell World Trade Ltd. | Flash memory with coding and signal processing |
US7400532B2 (en) | 2006-02-16 | 2008-07-15 | Micron Technology, Inc. | Programming method to reduce gate coupling interference for non-volatile memory |
US7388781B2 (en) * | 2006-03-06 | 2008-06-17 | Sandisk Il Ltd. | Multi-bit-per-cell flash memory device with non-bijective mapping |
US7971130B2 (en) * | 2006-03-31 | 2011-06-28 | Marvell International Ltd. | Multi-level signal memory with LDPC and interleaving |
CN103258572B (zh) * | 2006-05-12 | 2016-12-07 | 苹果公司 | 存储设备中的失真估计和消除 |
KR101202537B1 (ko) * | 2006-05-12 | 2012-11-19 | 애플 인크. | 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩 |
JP5095131B2 (ja) * | 2006-05-31 | 2012-12-12 | 株式会社東芝 | 半導体記憶装置 |
WO2007149678A2 (en) | 2006-06-19 | 2007-12-27 | Sandisk Corporation | Programming defferently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory |
JP4940300B2 (ja) * | 2006-07-20 | 2012-05-30 | サンディスク コーポレイション | プログラミング中における結合の補償 |
WO2008011439A2 (en) * | 2006-07-20 | 2008-01-24 | Sandisk Corporation | Compensating for coupling between adjacent storage elements in a nonvolatile memory, based on sensing a neighbour using coupling |
US7894269B2 (en) * | 2006-07-20 | 2011-02-22 | Sandisk Corporation | Nonvolatile memory and method for compensating during programming for perturbing charges of neighboring cells |
JP4764288B2 (ja) * | 2006-08-22 | 2011-08-31 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
KR100800378B1 (ko) * | 2006-08-24 | 2008-02-01 | 삼성전자주식회사 | 메모리 소자 및 그의 제조방법 |
JP4791912B2 (ja) * | 2006-08-31 | 2011-10-12 | 株式会社東芝 | 不揮発性半導体記憶装置及び不揮発性記憶システム |
US7457155B2 (en) | 2006-08-31 | 2008-11-25 | Micron Technology, Inc. | Non-volatile memory device and method having bit-state assignments selected to minimize signal coupling |
JP4886434B2 (ja) * | 2006-09-04 | 2012-02-29 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100771883B1 (ko) * | 2006-09-06 | 2007-11-01 | 삼성전자주식회사 | 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법 |
EP2070090B1 (en) * | 2006-09-08 | 2014-01-08 | SanDisk Technologies Inc. | Pseudo random and command driven bit compensation for the cycling effects in flash memory and methods therefor |
JP2008077810A (ja) * | 2006-09-25 | 2008-04-03 | Toshiba Corp | 不揮発性半導体記憶装置 |
US7886204B2 (en) * | 2006-09-27 | 2011-02-08 | Sandisk Corporation | Methods of cell population distribution assisted read margining |
TWI353521B (en) | 2006-09-28 | 2011-12-01 | Sandisk Corp | Soft-input soft-output decoder for nonvolatile mem |
TWI360126B (en) * | 2006-09-28 | 2012-03-11 | Sandisk Corp | Nonvolatile memory with adaptive operations and me |
JP5409371B2 (ja) * | 2006-11-03 | 2014-02-05 | サンディスク テクノロジィース インコーポレイテッド | 可変読み出ししきい値を有する不揮発性メモリ |
US7941590B2 (en) * | 2006-11-06 | 2011-05-10 | Marvell World Trade Ltd. | Adaptive read and write systems and methods for memory cells |
EP1921614A3 (en) | 2006-11-08 | 2008-06-11 | Daewoo Electronics Corporation | Optical information processing apparatus and optical information processing method |
US7814401B2 (en) * | 2006-12-21 | 2010-10-12 | Ramot At Tel Aviv University Ltd. | Soft decoding of hard and soft bits read from a flash memory |
EP2304733A1 (en) * | 2006-12-29 | 2011-04-06 | Sandisk Corporation | Nand flash memory cell array and method with adaptive memory state partitioning |
US7984360B2 (en) * | 2006-12-31 | 2011-07-19 | Ramot At Tel Aviv University Ltd. | Avoiding errors in a flash memory by using substitution transformations |
KR100816154B1 (ko) | 2007-01-23 | 2008-03-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 어드레스 스케쥴링 방법 |
DE102007006603A1 (de) * | 2007-02-06 | 2008-08-07 | Keiper Gmbh & Co.Kg | Verriegelungsvorrichtung für einen Fahrzeugsitz |
US8031526B1 (en) * | 2007-08-23 | 2011-10-04 | Marvell International Ltd. | Write pre-compensation for nonvolatile memory |
KR101425958B1 (ko) * | 2007-09-06 | 2014-08-04 | 삼성전자주식회사 | 멀티-비트 데이터를 저장하는 메모리 시스템 및 그것의읽기 방법 |
US7697325B2 (en) * | 2007-09-24 | 2010-04-13 | Sandisk Corporation | Non-volatile memory cell endurance using data encoding |
US7633798B2 (en) * | 2007-11-21 | 2009-12-15 | Micron Technology, Inc. | M+N bit programming and M+L bit read for M bit memory cells |
US7897953B2 (en) * | 2008-01-16 | 2011-03-01 | Micron Technology, Inc. | Multi-level programmable PCRAM memory |
JP2009272016A (ja) * | 2008-05-09 | 2009-11-19 | Hitachi Ltd | フラッシュメモリシステム |
US8458563B2 (en) * | 2008-06-23 | 2013-06-04 | Ramot At Tel Aviv University Ltd. | Reading a flash memory by joint decoding and cell voltage distribution tracking |
EP2308058B1 (en) * | 2008-07-01 | 2016-01-27 | LSI Corporation | Methods and apparatus for read-side intercell interference mitigation in flash memories |
WO2010011692A1 (en) * | 2008-07-22 | 2010-01-28 | Lsi Corporation | Methods and apparatus for programming multiple program values per signal level in flash memories |
JP5590620B2 (ja) * | 2008-09-30 | 2014-09-17 | エルエスアイ コーポレーション | メモリ・デバイスの軟データ生成の方法および装置 |
US8228728B1 (en) * | 2009-09-14 | 2012-07-24 | Marvell International Ltd. | Programming method for multi-level cell flash for minimizing inter-cell interference |
US8213255B2 (en) * | 2010-02-19 | 2012-07-03 | Sandisk Technologies Inc. | Non-volatile storage with temperature compensation based on neighbor state information |
-
2009
- 2009-06-30 EP EP09774391.8A patent/EP2308058B1/en not_active Not-in-force
- 2009-06-30 EP EP09774395A patent/EP2308055A1/en not_active Withdrawn
- 2009-06-30 JP JP2011516838A patent/JP5621175B2/ja not_active Expired - Fee Related
- 2009-06-30 WO PCT/US2009/049327 patent/WO2010002942A1/en active Application Filing
- 2009-06-30 KR KR1020117002551A patent/KR101671313B1/ko active IP Right Grant
- 2009-06-30 KR KR1020117002564A patent/KR101626631B1/ko active IP Right Grant
- 2009-06-30 EP EP09774392A patent/EP2308053A1/en not_active Withdrawn
- 2009-06-30 WO PCT/US2009/049326 patent/WO2010002941A1/en active Application Filing
- 2009-06-30 US US13/001,286 patent/US8526230B2/en not_active Expired - Fee Related
- 2009-06-30 KR KR1020117002541A patent/KR101675170B1/ko active IP Right Grant
- 2009-06-30 JP JP2011516840A patent/JP5710475B2/ja not_active Expired - Fee Related
- 2009-06-30 WO PCT/US2009/049330 patent/WO2010002945A1/en active Application Filing
- 2009-06-30 US US13/001,310 patent/US8797795B2/en active Active
- 2009-06-30 CN CN200980132503.1A patent/CN102132348B/zh not_active Expired - Fee Related
- 2009-06-30 US US13/001,278 patent/US8462549B2/en active Active
- 2009-06-30 CN CN200980132501.2A patent/CN102132353B/zh not_active Expired - Fee Related
- 2009-06-30 JP JP2011516836A patent/JP5496191B2/ja not_active Expired - Fee Related
- 2009-06-30 KR KR1020117002545A patent/KR101628413B1/ko active IP Right Grant
- 2009-06-30 US US13/001,317 patent/US8788923B2/en active Active
- 2009-06-30 JP JP2011516835A patent/JP5710474B2/ja not_active Expired - Fee Related
- 2009-06-30 CN CN200980132505.0A patent/CN102132350B/zh not_active Expired - Fee Related
- 2009-06-30 CN CN200980132723.4A patent/CN102160120B/zh not_active Expired - Fee Related
- 2009-06-30 WO PCT/US2009/049333 patent/WO2010002948A1/en active Application Filing
- 2009-06-30 EP EP09774398A patent/EP2308056A1/en not_active Withdrawn
- 2009-07-01 TW TW098122308A patent/TWI501241B/zh active
- 2009-07-01 TW TW098122306A patent/TWI501248B/zh active
- 2009-07-01 TW TW098122303A patent/TWI501238B/zh active
- 2009-07-01 TW TW098122307A patent/TWI497522B/zh not_active IP Right Cessation
-
2010
- 2010-12-30 IL IL210396A patent/IL210396A0/en unknown
- 2010-12-30 IL IL210397A patent/IL210397A0/en unknown
- 2010-12-30 IL IL210394A patent/IL210394A0/en unknown
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5710475B2 (ja) | フラッシュ・メモリにおけるソフト・デマッピングおよびセル間干渉軽減のための方法および装置 | |
US10929221B2 (en) | Multi-tier detection and decoding in flash memories utilizing data from additional pages or wordlines | |
JP5535220B2 (ja) | デコーダ性能フィードバックを使用するメモリ・デバイス用の軟データ生成の方法および装置 | |
US8775913B2 (en) | Methods and apparatus for computing soft data or log likelihood ratios for received values in communication or storage systems | |
US8429500B2 (en) | Methods and apparatus for computing a probability value of a received value in communication or storage systems | |
US8504885B2 (en) | Methods and apparatus for approximating a probability density function or distribution for a received value in communication or storage systems | |
JP6367562B2 (ja) | 選択的なバイナリ復号および非バイナリ復号を用いるフラッシュ・メモリ内の検出および復号 | |
US9082480B2 (en) | Detection and decoding in flash memories with error correlations for a plurality of bits within a sliding window | |
US9053804B2 (en) | Reduced complexity reliability computations for flash memories | |
KR20110082016A (ko) | 소프트 데이터 값 생성 방법 및 소프트 데이터 값 생성 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120628 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120628 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131003 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140403 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140804 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140813 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140902 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141215 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5710475 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |