JP5590620B2 - メモリ・デバイスの軟データ生成の方法および装置 - Google Patents
メモリ・デバイスの軟データ生成の方法および装置 Download PDFInfo
- Publication number
- JP5590620B2 JP5590620B2 JP2011530194A JP2011530194A JP5590620B2 JP 5590620 B2 JP5590620 B2 JP 5590620B2 JP 2011530194 A JP2011530194 A JP 2011530194A JP 2011530194 A JP2011530194 A JP 2011530194A JP 5590620 B2 JP5590620 B2 JP 5590620B2
- Authority
- JP
- Japan
- Prior art keywords
- statistics
- cell
- soft
- read
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
- G06F2212/2022—Flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5634—Reference cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
本願は、それぞれ参照によって本明細書に組み込まれている、2008年9月30日に出願した米国仮出願第61/194,751号および2009年6月30日に出願した国際出願第PCT/US09/49333号、名称「Methods and Apparatus for Soft Demapping and Intercell Interference Mitigation in Flash Memories」の優先権を主張するものである。
マルチレベル・セルNANDフラッシュ・メモリでは、しきい値検出器が、通常、特定のセルに関連する電圧値を事前定義のメモリ状態に変換するのに使用される。図2に、参照によって本明細書に組み込まれている米国特許第6,522,580号の教示に基づく、図1の例示的なマルチレベル・セル・フラッシュ・メモリ170の例示的なしきい電圧分布を示す。一般に、セルのしきい電圧は、そのセルがある量の電流を導通するようにするためにそのセルに印加される必要がある電圧である。しきい電圧は、セルに格納されるデータに関する測定値である。
図7に、セル間干渉、バック・パターン依存、雑音、および他のひずみなどの複数の例示的なアグレッサ・セル720に起因するターゲット・セル710について存在する外乱を示す。次の表記か、図7で使用されている。
WL ワード線、
BL ビット線、
BLo 奇数ビット線、
BLe 偶数ビット線、および
C キャパシタンス。
本発明は、フラッシュ・メモリの軟デマッピング技法および軟データ生成技法を提供する。下で図12Aに関連してさらに述べる、1つの例示的実施形態では、質を高められた軟データが、確率密度関数、その近似、ビット・ベースの確率、またはセル・ベースの確率などの確率統計を使用してフラッシュ・メモリによって割り当てられる軟データから生成される。下で図12Bに関連してさらに述べる、別の例示的実施形態では、軟データは、確率密度関数、その近似、ビット・ベースの確率、またはセル・ベースの確率などの確率統計を使用してフラッシュ・メモリによって割り当てられる硬データから生成される。一般に、フラッシュ・メモリによって割り当てられるデータは、最初に入手される。次に、本発明は、フラッシュ・メモリからのデータに基づいて、確率または信頼性情報などの軟情報を生成し、またはその質を高める。生成された軟情報を、オプションで、軟判定復号に使用することができる。本明細書で使用されるときに、用語「確率密度関数」は、確率密度関数と、ヒストグラムおよびガウス近似などのその近似とを含まなければならない。
本発明は、現在のフラッシュ・メモリ860、960が、通常はフラッシュ制御システム810、910に硬データだけを供給することを認めるものである。しかし、軟データが、復号プロセスで誤り率性能を改善できることが周知である。したがって、本発明の一態様によれば、フラッシュ・メモリ860、960からの硬データは、軟データを推定するのに使用され、これによって、フラッシュ制御システム810、910での復号性能を改善する。たとえば、後で述べるように、硬データの統計特性を使用して、軟データを推定するかその質を高めることができる。生成された軟データを、その後、誤り率性能を改善するために、LDPC符号の確率伝搬(belief propagation)復号などの復号に使用することができる。
図12Aは、フラッシュ・メモリ860、960によって供給される軟データから質を高められた軟データを生成するために本発明の特徴を組み込んだ例示的な軟デマッピング・プロセス1200を説明する流れ図である。図12Aに示されているように、例示的な軟デマッピング・プロセス1200は、当初に、ステップ1210中にターゲット・セルの軟データrをフラッシュ・メモリ860、960から入手し、オプションで、ターゲット・セルに関連するアグレッサ・セル(1つまたは複数)に格納されたデータを表す1つまたは複数の値hを入手する。
LDPC符号およびLDPC復号の次の背景の議論は、参照によって本明細書に組み込まれている、A.J.BlanksbyおよびC.J.Howland、「A 690−mW 1−Gb/s 1024−b, Rate−1/2 Low−Density Parity−Check Decoder」、IEEE J.Solid−State Circuits、Vol.37、404〜412頁(2002年3月)の議論に基づく。より詳細な議論について、読者は、BlanksbyおよびHowlandの論文全体を参照されたい。
LDPC符号を、2部グラフを使用して表すことができ、2部グラフでは、ノードの一方の集合は、パリティ検査制約を表し、他方の集合は、データ・ビットを表す。図13は、LDPC符号の例示的な2部グラフ表現1300を示す図である。パリティ検査行列は、グラフの結合行列であり、ここで、Hの列iに対応するビット・ノードiは、Hの項目hjiがセットされているすなわち非0である場合に、Hの行jに対応するチェック・ノードjに接続される。
sum−productアルゴリズムは、LDPC符号を復号するための反復アルゴリズムである。sum−productアルゴリズムは、メッセージ・パッシング・アルゴリズムまたは確率伝搬としても知られている。sum−productアルゴリズムのより詳細な議論については、たとえば、それぞれ参照によって本明細書に組み込まれている、A.J.BlanksbyおよびC.J.Howland、「A 690−mW 1−Gb/s 1024−b, Rate−1/2 Low−Density Parity−Check Decoder」、IEEE J.Solid−State Circuits、Vol.37、404〜412頁(2002年3月)、D.E.Hocevar、「LDPC Code Construction With Flexible Hardware Implementation」、IEEE Int’l Conf.on Comm.(ICC)、米国アラスカ州アンカレッジ、2708〜2712頁(2003年5月)、ならびにR.N.S.Ratnayake、E.F.Haratsch、およびGu−Yeon Wei、「A Bit−node centric architecture for low−density parity check decoders」、IEEE Global Telecommunications Conference(Globecom)、米国コロンビア特別区ワシントン、265〜270頁(2007年11月)を参照されたい。
LDPC符号を復号するsum−productアルゴリズムを実施する時の重要な課題は、メッセージの受渡しを管理することである。チェック・ノードとビット・ノードとの両方の機能性が、比較的単純なので、そのそれぞれの実現は、少数のゲートだけを用いる。主な問題は、機能ノードの間のメッセージの受渡しに必要な帯域幅の実施である。
ビットcの先験的対数尤度比(LLR)Laは、次のように定義することができる。
トレリス1600によって定義される2進非対称チャネルのビットcの外来LLR、Le(c)は、次のように表すことができる。
読取ビット
2ビット/セル・フラッシュ・メモリについて、外来LLRを、フラッシュ・メモリ810、910から受け取られる軟値rについて、次のように計算することができる。
r 受け取られた信号
s 格納されたビット(c0,c1,…cm)によって与えられるオリジナルの格納された状態またはレベル
ci 符号化されたビット
m セルあたりのビット数
ここで、La(Ci)は、たとえばLDPCデコーダ1090または1400などのデコーダによって供給される。最初の反復では、La(Ci)を0に初期化することができる。
フラッシュ・メモリ810、910から受け取られる、ターゲット・セルの1つまたは複数の軟値rおよびアグレッサ・セル(1つまたは複数)の1つまたは複数の値
軟出力がフラッシュ・メモリから使用可能ではなく、フラッシュ・メモリが、フラッシュ・メモリによって格納されたデータに割り当てられた状態またはレベルである硬データ
軟出力がフラッシュ・メモリから使用可能ではなく、フラッシュ・メモリが、フラッシュ・メモリによって格納されたデータに割り当てられた状態またはレベルである硬データ
デコーダからの軟出力が、軟デマッパ/軟データ・ジェネレータ内で使用されない(言い換えると、La(Ci)=0)であるときには、軟デマッパ/軟データ・ジェネレータ内の外来LLRを、次のように計算することができる。
軟データがフラッシュ・メモリから使用可能ではなく、デコーダからの軟出力が、計算の複雑さを減らすのに使用される場合には、外来LLRを次のように計算することができる。
フラッシュ・メモリからの軟出力(読取しきい電圧など)が、ガウス分布を有してモデル化される場合には、最初に格納されたか書き込まれたレベルsを仮定した軟出力p(r)の条件PDF p(r|s)を
フラッシュ・メモリからの軟出力が使用可能ではないときには、LLRを、軟出力がガウス分布であると仮定して次のように計算することができ、
硬出力のパターン依存LLRは、軟出力の分布がガウシアンとしてモデル化される場合に、次のように計算することができる。
軟デコーダ・フィードバックが使用されないときには、外来LLRを、フラッシュ・メモリからの軟出力が使用可能であるときの軟出力分布に関するガウス近似を使用して次のように計算することができる。
軟デコーダ・フィードバックが使用されないときには、外来LLRを、フラッシュ・メモリからの硬出力だけが使用可能であるときの軟出力分布のガウス近似を使用して次のように計算することができる。
図17A〜17Cは、フラッシュ・メモリからのデータの読出に関する統計を記録する例示的なセル・ベースの統計テーブルである。図17Aは、(書込レベル(s)および読取レベル(
基準セルを使用する統計収集
図19に、図3の例示的なフラッシュ・セル・アレイをさらに詳細に示す。図19に示されているように、例示的なフラッシュ・セル・アレイ1900は、すべての動作条件で信頼できるチャネル推定値または統計を提供するために複数の基準セル1920−ref1から1920−refN(本明細書では集合的に基準セル1920と称する)を含む。
図20は、本発明の基準セル実施形態に関するビット・ベースの統計生成プロセス2000の例示的実施態様を説明する流れ図である。一般に、ビット・ベースの統計生成プロセス2000は、ビット誤りを検出する確率p0を計算する。その後、誤りを検出する確率p0をLLRジェネレータ1550(図15)によって使用して、所望の軟データを計算することができる。当初に、統計生成プロセス2000は、ステップ2010中に、1つまたは複数の基準セル1920に既知のパターンを書き込む。前に示したように、既知のパターンは、たとえば、既知のビット・パターンまたは既知の記号パターンとすることができる。
図21は、本発明の基準セル実施形態に関するセル・ベースの統計生成プロセス2100の例示的実施態様を説明する流れ図である。図21に示されているように、セル・ベースの統計生成プロセス2100は、当初に、ステップ2110中に基準セル1920に1つまたは複数の既知の電圧レベルを書き込む。
本発明の復号済み符号語実施形態では、軟データは、基準セルとして復号済み符号語から入手されたデータを使用して、フラッシュ・メモリ・デバイス810、910などのメモリ・デバイスについて生成される。一般に、フラッシュ・メモリ・デバイスなどのメモリ・デバイスからの硬データが復号され、誤りのある復号済みビットの個数などのエラー・メトリックが入手される。たとえば、誤りのある復号済みビットの個数を、復号済みビットをメモリ・デバイスから入手された硬データと比較することによって入手することができる。この形で、復号済み符号語を、正しいと仮定することができ、復号済み符号語は、上で述べた基準セルとして働くことができる。
図22は、本発明の復号済み符号語実施形態に関するビット・ベースの統計生成プロセス2200の例示的実施態様を説明する流れ図である。一般に、ビット・ベースの統計生成プロセス2200は、復号済み符号語を使用して、誤りを検出する確率p0を計算する。その後、誤りを検出する確率p0を、LLRジェネレータ1550(図15)によって使用して、所望の軟データを計算することができる。当初に、統計生成プロセス2200は、ステップ2210中に、フラッシュ・メモリから硬データを入手する。
図23は、本発明の特徴を組み込んだセル・ベースの統計生成プロセス(復号済み符号語)2300の例示的実施態様を説明する流れ図である。一般に、統計生成プロセス2300は、復号済み符号語を使用して、セル・ベースの誤り確率を計算する。当初に、セル・ベースの統計生成プロセス2300は、ステップ2310中にフラッシュ・メモリから硬データを入手する。
前に示したように、誤り確率統計を、オプションで、メモリ・アレイの異なる位置について、アグレッサ・セルの異なるパターンについて、異なる温度について、異なる個数のプログラム/消去サイクルまたは読取サイクルについて、その他など、異なる条件について入手することができる。その後、同一条件が観察される時に、軟データを、正しい条件依存の統計または確率を使用して入手することができる。
図24は、メモリ・アレイ内の複数の異なる位置に関するビット誤りを検出する確率を推定する例示的なビット・ベースの位置固有統計生成プロセス2400を説明する流れ図である。たとえば、誤りを検出する確率p0,LOCを、異なるページ位置、ワード線位置、ビット線位置(偶数ビット線および奇数ビット線など)、およびマルチレベル・セル内の異なるビット(最上位ビット(MSB)および最下位ビット(LSB)など)のうちの1つまたは複数について入手することができる。図24に示されているように、例示的なビット・ベースの位置固有統計生成プロセス2400は、当初に、ステップ2430中に、所望の位置固有統計に基づいて、基準セルまたは復号済み符号語の所望の位置の誤りのあるビットの個数を判定する。たとえば、位置固有統計がMSBに関するものである場合には、ステップ2430中に、誤りのあるMSBビットの個数を評価する。MSB統計が入手されつつあるときには、たとえば、LSBビットなど、各セル内のすべての他のビットをオプションで無視できることに留意されたい。
セル・ベースの位置固有実施態様について、メモリ・アレイ内の関心を持たれている異なる位置は、たとえば、異なるワード線位置またはビット線位置(偶数ビット線および奇数ビット線など)のうちの1つまたは複数を含むことができる。
前に示したように、本発明のさまざまな実施形態は、1つまたは複数の軟値rについて、ターゲット・セルおよび1つまたは複数の値
図27は、少なくとも1つのターゲット・セル710(図7)に関連する1つまたは複数のアグレッサ・セル720の所与のパターン
図28は、少なくとも1つのターゲット・セルに関連する1つまたは複数のアグレッサ・セルの所与のパターンに関する誤りを検出する確率を推定する例示的なセル・ベースのパターン依存統計生成プロセス2800を説明する流れ図である。図28に示されているように、セル・ベースのパターン依存統計生成プロセス2800は、当初に、ステップ2820中に1つまたは複数のターゲット・セルを読み取る。その後、ステップ2825中に、関連するアグレッサ・セル(1つまたは複数)のパターン
前に示したように、NANDフラッシュ・メモリ・チャネルなどのある種のチャネルでは、2進0および2進1などの異なる可能な2進値の誤りを検出する確率が、大きく異なる可能性がある。したがって、本発明は、オプションで、非対称チャネルの誤りを検出する確率を提供する。図29および30は、2進0および2進1などの2つの可能な2進値の誤り確率pおよびqを推定する例示的な非対称統計生成プロセス2900、3000を提供する。下でさらに述べるように、図29は、基準セルを使用して非対称統計を推定し、図30は、復号済み符号語を使用して非対称統計を推定する。したがって、本発明は、フラッシュ・メモリからの硬データに基づいて可能な2進値ごとに非対称LLRを提供する。
前に示したように、NANDフラッシュ・メモリ・チャネルなどのある種のチャネルでは、2進0および2進1などの異なる可能な2進値の誤りを検出する確率が、大きく異なる可能性がある。したがって、本発明は、オプションで、非対称チャネルの誤りを検出する確率を提供する。図29は、本発明の基準セル実施形態の2つの可能な2進値の誤り確率を推定する例示的な非対称統計生成プロセス2900を説明する流れ図である。
図30は、本発明の復号済み符号語実施形態の2つの可能な2進値の誤り確率を推定する例示的な非対称統計生成プロセス3000を説明する流れ図である。図30に示されているように、非対称統計生成プロセス3000は、当初に、ステップ3010中にフラッシュ・メモリから硬データを入手し、ステップ3020中に硬データを復号する。
本発明の諸態様は、満足されないパリティ検査を、軟データを入手するために性能メトリックとして使用することもできることを認めるものである。(N,K,J,L)LDPC符号を検討されたく、Nは、符号語長であり、Kは、未符号化符号語長(符号語内のユーザ・データ長)であり、JおよびLは、それぞれパリティ検査行列の列重みおよび行重みである。(N,K,J,L)LDPC符号語が、誤り確率p0で伝送されるか格納される時に、チェック・サムが最初の反復で不合格になる確率を、次のように表すことができる。
図32は、満足されないパリティ検査を使用してメモリ・アレイ1900内の複数の異なる位置の誤り確率統計を入手する例示的な位置固有統計生成プロセス3200を説明する流れ図である。たとえば、誤り確率統計を、異なるページ位置、ワード線位置、ビット線位置(偶数ビット線および奇数ビット線など)、およびマルチレベル・セル内の異なるビット(最上位ビット(MSB)および最下位ビット(LSB)など)のうちの1つまたは複数について入手することができる。一般に、位置固有統計は、満足されないパリティ検査を使用して、所望の位置にビットを位置決めする符号語を使用することによって入手される(ステップ3210)。
図33は、満足されないパリティ検査を使用して2つの可能な2進値の誤りを検出する確率を推定する例示的な非対称統計生成プロセス3300を説明する流れ図である。本発明のこの態様は、平均誤り確率
本明細書の複数の流れ図は、ステップの例示的シーケンスを説明するが、そのシーケンスを変更できることも、本発明の実施形態である。アルゴリズムのさまざまな置換が、本発明の代替実施形態として企図されている。本発明の例示的実施形態を、ソフトウェア・プログラム内の処理ステップに関して説明したが、当業者に明白であるように、さまざまな機能を、ディジタル領域でソフトウェア・プログラム内の処理ステップとして、ハードウェアで回路要素または状態機械によって、あるいはソフトウェアとハードウェアとの両方の組合せで実施することができる。そのようなソフトウェアを、たとえば、ディジタル信号プロセッサ、特定用途向け集積回路、マイクロコントローラ、または汎用コンピュータで使用することができる。そのようなハードウェアおよびソフトウェアを、集積回路内で実施される回路内で実施することができる。
Claims (10)
- メモリ・デバイスの1つまたは複数の信頼性値および対数尤度比の内の少なくとも1つを生成する方法であって、
少なくとも1つの読取値を入手するステップと、
前記メモリ・デバイスから値を読み取るための前記入手した少なくとも1つの読取値および統計の関数として該少なくとも1つの読取値に関連する前記1つまたは複数の信頼性値および対数尤度比の内の少なくとも1つを生成するステップとを含む方法。
- 請求項1に記載の方法において、
該読取値は、データ・ビット、電圧レベル、電流レベル、及び抵抗レベルのうちの1つ又は複数を含む方法。
- 請求項1に記載の方法において、
前記1つまたは複数の信頼性値および対数尤度比は、(i)1つ又は複数の対数尤度比を生成するのに使用される軟読取値、及び(ii)1つ又は複数の対数尤度比、のうちの1つ又は複数を含む方法。
- 請求項1に記載の方法において、
該統計は、ビット・ベースの統計、セル・ベースの統計、及びパターン依存統計のうちの1つ又は複数を含む方法。
- 請求項4に記載の方法において、
1つ又は複数の可能なレベルLVLwritに関する該セル・ベースの統計は、該書込レベルLVLwritが書き込まれたか復号された時にレベルLVLreadが読み取られた確率に基づく方法。
- 請求項1に記載の方法において、
該統計は、ターゲット・セルに対する少なくとも1つのアグレッサ・セルのパターン依存外乱を含む方法。
- 請求項6に記載の方法において、
1つ又は複数の識別されたパターンに関する及び1つ又は複数の可能な基準レベルLVLrefに関する該パターン依存統計は、該基準レベルLVLrefが復号されたか書き込まれた時にレベルLVLreadが読み取られた確率に基づく方法。
- 請求項6に記載の方法において、
1つ又は複数の識別されたパターンに関する及び1つ又は複数の可能な読取レベルLVLreadに関する該パターン依存統計は、該読取レベルLVLreadが読み取られた時に基準レベルLVLrefが復号されたか書き込まれた確率に基づく方法。
- 請求項1に記載の方法において、
該統計は、位置固有統計を含み、前記1つまたは複数の信頼性値および対数尤度比は、該メモリ・デバイスの所望の位置について生成される方法。
- メモリ・デバイスの1つまたは複数の信頼性値および対数尤度比の内の少なくとも1つを生成する方法であって、
軟読取値を入手するステップと、
前記メモリ・デバイスから値を読み取るための前記入手した少なくとも1つの読取値および統計の関数として該軟読取値に関連する前記1つまたは複数の信頼性値および対数尤度比の内の少なくとも1つを生成するステップであって、該統計は、位置固有統計及びパターン依存統計のうちの1つ又は複数を含む、生成するステップとを含む方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US19475108P | 2008-09-30 | 2008-09-30 | |
US61/194,751 | 2008-09-30 | ||
PCT/US2009/049333 WO2010002948A1 (en) | 2008-07-01 | 2009-06-30 | Methods and apparatus for soft demapping and intercell interference mitigation in flash memories |
USPCT/US2009/049333 | 2009-06-30 | ||
PCT/US2009/059077 WO2010039866A1 (en) | 2008-09-30 | 2009-09-30 | Methods and apparatus for soft data generation for memory devices |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012504841A JP2012504841A (ja) | 2012-02-23 |
JP2012504841A5 JP2012504841A5 (ja) | 2012-11-22 |
JP5590620B2 true JP5590620B2 (ja) | 2014-09-17 |
Family
ID=42073862
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011530195A Expired - Fee Related JP5535219B2 (ja) | 2008-09-30 | 2009-09-30 | 基準セルを使用する、メモリ・デバイスの軟データ生成の方法および装置 |
JP2011530196A Expired - Fee Related JP5535220B2 (ja) | 2008-09-30 | 2009-09-30 | デコーダ性能フィードバックを使用するメモリ・デバイス用の軟データ生成の方法および装置 |
JP2011530193A Pending JP2012504820A (ja) | 2008-09-30 | 2009-09-30 | 性能要因調整に基づくメモリ・デバイスの軟データ生成の方法および装置 |
JP2011530194A Expired - Fee Related JP5590620B2 (ja) | 2008-09-30 | 2009-09-30 | メモリ・デバイスの軟データ生成の方法および装置 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011530195A Expired - Fee Related JP5535219B2 (ja) | 2008-09-30 | 2009-09-30 | 基準セルを使用する、メモリ・デバイスの軟データ生成の方法および装置 |
JP2011530196A Expired - Fee Related JP5535220B2 (ja) | 2008-09-30 | 2009-09-30 | デコーダ性能フィードバックを使用するメモリ・デバイス用の軟データ生成の方法および装置 |
JP2011530193A Pending JP2012504820A (ja) | 2008-09-30 | 2009-09-30 | 性能要因調整に基づくメモリ・デバイスの軟データ生成の方法および装置 |
Country Status (8)
Country | Link |
---|---|
US (4) | US8892966B2 (ja) |
EP (4) | EP2340538A1 (ja) |
JP (4) | JP5535219B2 (ja) |
KR (3) | KR20110061649A (ja) |
CN (4) | CN102171767A (ja) |
IL (4) | IL211895A0 (ja) |
TW (4) | TWI562151B (ja) |
WO (4) | WO2010039869A1 (ja) |
Families Citing this family (111)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8526230B2 (en) * | 2008-07-01 | 2013-09-03 | Lsi Corporation | Methods and apparatus for write-side intercell interference mitigation in flash memories |
US8611151B1 (en) | 2008-11-06 | 2013-12-17 | Marvell International Ltd. | Flash memory read performance |
US8947929B1 (en) * | 2008-11-06 | 2015-02-03 | Marvell International Ltd. | Flash-based soft information generation |
US8179731B2 (en) | 2009-03-27 | 2012-05-15 | Analog Devices, Inc. | Storage devices with soft processing |
US8213236B1 (en) | 2009-04-21 | 2012-07-03 | Marvell International Ltd. | Flash memory |
CN101923896A (zh) * | 2009-06-12 | 2010-12-22 | 威刚科技(苏州)有限公司 | 电子存储装置及其纠错方法 |
US8392809B1 (en) | 2009-10-16 | 2013-03-05 | Marvell International Ltd. | Log-likelihood-ratio (LLR) table calibration |
US8510628B2 (en) * | 2009-11-12 | 2013-08-13 | Micron Technology, Inc. | Method and apparatuses for customizable error correction of memory |
KR101678404B1 (ko) * | 2010-02-25 | 2016-11-23 | 삼성전자주식회사 | 사전 확률 정보를 사용하는 메모리 시스템 및 그것의 데이터 처리 방법 |
TWI437570B (zh) * | 2010-03-10 | 2014-05-11 | Macronix Int Co Ltd | 藉由編程準位的交換改善多位階單元的編程速度 |
US8429500B2 (en) | 2010-03-31 | 2013-04-23 | Lsi Corporation | Methods and apparatus for computing a probability value of a received value in communication or storage systems |
US8504885B2 (en) | 2010-03-31 | 2013-08-06 | Lsi Corporation | Methods and apparatus for approximating a probability density function or distribution for a received value in communication or storage systems |
US8775913B2 (en) | 2010-03-31 | 2014-07-08 | Lsi Corporation | Methods and apparatus for computing soft data or log likelihood ratios for received values in communication or storage systems |
US8332728B2 (en) * | 2010-04-02 | 2012-12-11 | Skymedi Corporation | Method and apparatus of generating a soft value for a memory device |
KR101678407B1 (ko) * | 2010-05-10 | 2016-11-23 | 삼성전자주식회사 | 데이터 저장 장치 및 그것의 프로그램 방법 |
GB2494577B (en) * | 2010-05-31 | 2013-11-20 | Ibm | Decoding of LDPC code |
US8819503B2 (en) | 2010-07-02 | 2014-08-26 | Stec, Inc. | Apparatus and method for determining an operating condition of a memory cell based on cycle information |
US8756394B1 (en) | 2010-07-07 | 2014-06-17 | Marvell International Ltd. | Multi-dimension memory timing tuner |
US8737141B2 (en) | 2010-07-07 | 2014-05-27 | Stec, Inc. | Apparatus and method for determining an operating condition of a memory cell based on cycle information |
US8737136B2 (en) | 2010-07-09 | 2014-05-27 | Stec, Inc. | Apparatus and method for determining a read level of a memory cell based on cycle information |
US8499227B2 (en) | 2010-09-23 | 2013-07-30 | Micron Technology, Inc. | Memory quality monitor based compensation method and apparatus |
CN102436842B (zh) * | 2010-09-29 | 2014-05-14 | 群联电子股份有限公司 | 存储器储存装置、存储器控制器与产生对数似然比的方法 |
US8848438B2 (en) | 2010-10-05 | 2014-09-30 | Stec, Inc. | Asymmetric log-likelihood ratio for MLC flash channel |
US8549382B2 (en) | 2010-12-17 | 2013-10-01 | Intel Corporation | Storage drive with LDPC coding |
US9292377B2 (en) | 2011-01-04 | 2016-03-22 | Seagate Technology Llc | Detection and decoding in flash memories using correlation of neighboring bits and probability based reliability values |
US9082480B2 (en) | 2011-01-04 | 2015-07-14 | Seagate Technology Llc | Detection and decoding in flash memories with error correlations for a plurality of bits within a sliding window |
US9086984B2 (en) | 2011-01-04 | 2015-07-21 | Seagate Technology Llc | Detection and decoding in flash memories with selective binary and non-binary decoding |
US9898361B2 (en) | 2011-01-04 | 2018-02-20 | Seagate Technology Llc | Multi-tier detection and decoding in flash memories |
US9106264B2 (en) | 2011-01-04 | 2015-08-11 | Lsi Corporation | Encoding and decoding in flash memories using convolutional-type low-density parity check codes |
KR101736337B1 (ko) | 2011-02-28 | 2017-05-30 | 삼성전자주식회사 | 비휘발성 메모리 장치, 상기 메모리 장치를 제어하는 컨트롤러, 및 상기 컨트롤러 동작 방법 |
US9502117B2 (en) | 2011-03-14 | 2016-11-22 | Seagate Technology Llc | Cell-level statistics collection for detection and decoding in flash memories |
US9047955B2 (en) | 2011-03-30 | 2015-06-02 | Stec, Inc. | Adjusting operating parameters for memory cells based on wordline address and cycle information |
US8549380B2 (en) | 2011-07-01 | 2013-10-01 | Intel Corporation | Non-volatile memory error mitigation |
KR101775660B1 (ko) * | 2011-09-29 | 2017-09-07 | 삼성전자주식회사 | 워드 라인 전압의 변화없이 상이한 문턱 전압들을 갖는 메모리 셀들을 읽는 방법 및 그것을 이용한 불 휘발성 메모리 장치 |
KR101919902B1 (ko) * | 2011-10-18 | 2018-11-20 | 삼성전자 주식회사 | 메모리 장치의 데이터 독출 방법 |
WO2013065334A1 (ja) * | 2011-11-02 | 2013-05-10 | 国立大学法人東京大学 | メモリコントローラおよびデータ記憶装置 |
US8811545B2 (en) * | 2011-11-08 | 2014-08-19 | Mitsubishi Electric Research Laboratories, Inc. | Method for reducing interference in OFDM wireless networks |
CN102394113B (zh) * | 2011-11-14 | 2014-06-18 | 清华大学 | 一种应用于快闪存储器中的动态ldpc纠错码方法 |
US8644067B2 (en) * | 2011-11-30 | 2014-02-04 | Sandisk Technologies Inc. | Systems and methods of decoding data using soft bits at a non-binary decoder that uses probabilistic decoding |
US8913437B2 (en) * | 2011-12-15 | 2014-12-16 | Marvell World Trade Ltd. | Inter-cell interference cancellation |
US9117529B2 (en) * | 2011-12-23 | 2015-08-25 | Hgst Technologies Santa Ana, Inc. | Inter-cell interference algorithms for soft decoding of LDPC codes |
US8943386B1 (en) * | 2012-02-16 | 2015-01-27 | Sk Hynix Memory Solutions Inc. | Generating soft read values which optimize dynamic range |
US9195586B2 (en) | 2012-02-23 | 2015-11-24 | Hgst Technologies Santa Ana, Inc. | Determining bias information for offsetting operating variations in memory cells based on wordline address |
US8943384B2 (en) * | 2012-04-12 | 2015-01-27 | Seagate Technology Llc | Using a soft decoder with hard data |
US9256522B1 (en) * | 2012-04-19 | 2016-02-09 | Sk Hynix Memory Solutions Inc. | Method and system for generating soft-information after a single read in NAND flash using expected and measured values |
KR102089570B1 (ko) | 2012-06-04 | 2020-03-16 | 삼성전자주식회사 | 저장 장치 및 그것의 데이터 처리 방법 |
US8856615B1 (en) | 2012-06-11 | 2014-10-07 | Western Digital Technologies, Inc. | Data storage device tracking log-likelihood ratio for a decoder based on past performance |
US9239754B2 (en) * | 2012-08-04 | 2016-01-19 | Seagate Technology Llc | Single read based soft-decision decoding of non-volatile memory |
US8732537B2 (en) | 2012-08-06 | 2014-05-20 | Lsi Corporation | Method and system for symbol error rate estimation and sector quality measurement |
RU2012134916A (ru) * | 2012-08-15 | 2014-02-20 | ЭлЭсАй Корпорейшн | Способ выбора подходящего кода ldcp |
KR102005709B1 (ko) * | 2012-10-22 | 2019-08-01 | 삼성전자 주식회사 | 메모리 장치 구동 방법 및 메모리 시스템 |
US9159407B2 (en) * | 2012-10-22 | 2015-10-13 | Apple Inc. | Soft readout from analog memory cells in the presence of read threshold errors |
KR102081581B1 (ko) | 2012-11-02 | 2020-02-26 | 삼성전자 주식회사 | 메모리 장치 구동 방법 |
CN103811077B (zh) * | 2012-11-12 | 2017-03-29 | 光宝电子(广州)有限公司 | 闪存中的资料补偿方法 |
US9575683B2 (en) | 2012-11-30 | 2017-02-21 | Sandisk Technologies Llc | Processing shaped data |
US9135155B2 (en) | 2012-11-30 | 2015-09-15 | Sandisk Technologies Inc. | Storage and retrieval of shaped data |
US9190174B2 (en) | 2012-11-30 | 2015-11-17 | Micron Technology, Inc. | Determining soft data from a hard read |
US9116822B2 (en) | 2012-12-07 | 2015-08-25 | Micron Technology, Inc. | Stopping criteria for layered iterative error correction |
US9021332B2 (en) | 2012-12-11 | 2015-04-28 | Seagate Technology Llc | Flash memory read error recovery with soft-decision decode |
US20140169102A1 (en) * | 2012-12-19 | 2014-06-19 | Western Digital Technologies, Inc. | Log-likelihood ratio and lumped log-likelihood ratio generation for data storage systems |
CN104919433B (zh) | 2013-01-11 | 2017-10-31 | 英派尔科技开发有限公司 | 用于闪存的页面分配 |
US9229848B2 (en) | 2013-01-21 | 2016-01-05 | Micron Technology, Inc. | Determining soft data for fractional digit memory cells |
US9065483B2 (en) | 2013-01-21 | 2015-06-23 | Micron Technology, Inc. | Determining soft data using a classification code |
JP6367562B2 (ja) * | 2013-01-31 | 2018-08-01 | エルエスアイ コーポレーション | 選択的なバイナリ復号および非バイナリ復号を用いるフラッシュ・メモリ内の検出および復号 |
US8879324B2 (en) * | 2013-02-01 | 2014-11-04 | Lsi Corporation | Compensation loop for read voltage adaptation |
CN105074826B (zh) * | 2013-02-27 | 2018-01-16 | 英派尔科技开发有限公司 | 存储器装置的基于线性规划的解码 |
US10061640B1 (en) | 2013-03-12 | 2018-08-28 | Western Digital Technologies, Inc. | Soft-decision input generation for data storage systems |
US9021331B2 (en) | 2013-03-14 | 2015-04-28 | Seagate Technology Llc | Method and apparatus for generation of soft decision error correction code information |
KR102081415B1 (ko) | 2013-03-15 | 2020-02-25 | 삼성전자주식회사 | 비휘발성 메모리 장치의 llr 최적화 방법 및 비휘발성 메모리 장치의 에러 정정 방법 |
US9286155B1 (en) * | 2013-05-24 | 2016-03-15 | Marvell International Ltd. | Systems and methods for generating soft information in a flash device |
GB2518632A (en) | 2013-09-26 | 2015-04-01 | Ibm | Estimation of level-thresholds for memory cells |
US9201729B2 (en) * | 2013-10-21 | 2015-12-01 | Seagate Technology, Llc | Systems and methods for soft data utilization in a solid state memory system |
CN103594123B (zh) * | 2013-11-28 | 2016-09-14 | 中国科学院微电子研究所 | 非挥发性存储器及其校调方法 |
US9859925B2 (en) | 2013-12-13 | 2018-01-02 | Empire Technology Development Llc | Low-complexity flash memory data-encoding techniques using simplified belief propagation |
US9798613B2 (en) | 2013-12-27 | 2017-10-24 | Toshiba Memory Corporation | Controller of nonvolatile semiconductor memory |
US9645763B2 (en) | 2014-01-13 | 2017-05-09 | Seagate Technology Llc | Framework for balancing robustness and latency during collection of statistics from soft reads |
TWI521529B (zh) * | 2014-04-15 | 2016-02-11 | 群聯電子股份有限公司 | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 |
TWI492234B (zh) | 2014-04-21 | 2015-07-11 | Silicon Motion Inc | 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與記憶體系統 |
US9460783B2 (en) | 2014-06-03 | 2016-10-04 | Micron Technology, Inc. | Determining soft data |
CN105468471A (zh) * | 2014-09-12 | 2016-04-06 | 光宝科技股份有限公司 | 固态存储装置及其错误更正方法 |
JP2016062463A (ja) * | 2014-09-19 | 2016-04-25 | 株式会社東芝 | メモリシステム、誤り訂正装置、および誤り訂正方法 |
US9639420B2 (en) * | 2015-03-13 | 2017-05-02 | Micron Technology, Inc. | High performance memory controller |
US10148293B2 (en) * | 2015-03-17 | 2018-12-04 | SK Hynix Inc. | Incremental LLR generation for flash memories |
US9595317B2 (en) * | 2015-05-28 | 2017-03-14 | Sandisk Technologies Llc | Multi-state programming for non-volatile memory |
US10108489B2 (en) | 2015-10-28 | 2018-10-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for efficient soft data based flash memory data recovery |
US9740559B2 (en) * | 2015-10-28 | 2017-08-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for compaction based flash memory data recovery |
US10204006B2 (en) | 2015-10-28 | 2019-02-12 | Avago Technologies International Sales Pte. Limited | Systems and methods for side data based soft data flash memory access |
CN105427892B (zh) * | 2015-11-23 | 2018-05-01 | 北京大学深圳研究生院 | 一种面向相变存储的非均匀纠错方法及相变存储装置 |
KR102459077B1 (ko) * | 2016-01-12 | 2022-10-27 | 삼성전자주식회사 | 비선형 필터링 방식을 사용하는 메모리 시스템 및 그것의 읽기 방법 |
US9984752B2 (en) * | 2016-03-14 | 2018-05-29 | Toshiba Memory Corporation | Memory system and data encoding and decoding method to mitigate inter-cell interference |
US10289484B2 (en) * | 2016-09-16 | 2019-05-14 | Micron Technology, Inc. | Apparatuses and methods for generating probabilistic information with current integration sensing |
US10158380B2 (en) * | 2016-12-06 | 2018-12-18 | Sandisk Technologies Llc | ECC and read adjustment based on dynamic memory error model estimation |
JP2019053798A (ja) | 2017-09-14 | 2019-04-04 | 東芝メモリ株式会社 | 半導体記憶装置 |
CN107705817B (zh) * | 2017-09-22 | 2020-09-08 | 山东存储之翼电子科技有限公司 | 利用闪存通道特性的解码方法、装置及数据存储系统 |
TWI693604B (zh) * | 2018-03-06 | 2020-05-11 | 深圳衡宇芯片科技有限公司 | 用於決定非揮發性記憶體中位元值的方法與系統 |
CN108563533A (zh) * | 2018-03-27 | 2018-09-21 | 深圳忆联信息系统有限公司 | 一种获取ici影响因子及提升纠错能力的方法 |
KR102653843B1 (ko) * | 2018-04-19 | 2024-04-02 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 이의 리드 디스터번스 방지 방법, 이를 이용한 스토리지 시스템 |
CN110444242B (zh) * | 2018-05-03 | 2023-09-08 | 爱思开海力士有限公司 | 有基于深度学习的干扰校正能力的存储器系统及操作方法 |
US11099781B2 (en) * | 2018-07-19 | 2021-08-24 | Silicon Motion, Inc. | Flash memory controller, flash memory module and associated electronic device |
JP7066584B2 (ja) | 2018-09-18 | 2022-05-13 | キオクシア株式会社 | メモリシステム |
CN109379087B (zh) * | 2018-10-24 | 2022-03-29 | 江苏华存电子科技有限公司 | Ldpc根据闪存组件错误率调变核编译码速率的方法 |
US20200349422A1 (en) * | 2019-05-02 | 2020-11-05 | Silicon Storage Technology, Inc. | Output array neuron conversion and calibration for analog neural memory in deep learning artificial neural network |
US11349495B2 (en) | 2020-04-15 | 2022-05-31 | Seagate Technology Llc | Recovering from hard decoding errors by remapping log likelihood ratio values read from NAND memory cells |
US11177002B1 (en) * | 2020-06-30 | 2021-11-16 | Sandisk Technologies Llc | Programming memory cells using encoded TLC-fine |
US11467737B2 (en) * | 2020-12-04 | 2022-10-11 | Micron Technology, Inc. | Reducing probabilistic data integrity scan collisions |
US11699498B2 (en) | 2020-12-04 | 2023-07-11 | Micron Technology, Inc. | Managing probabilistic data integrity scan intervals |
US11409599B2 (en) | 2020-12-04 | 2022-08-09 | Micron Technology, Inc. | Managing probabilistic data integrity scans in workloads with localized read patterns |
US11609857B2 (en) | 2020-12-04 | 2023-03-21 | Micron Technology, Inc. | Identification and caching of frequent read disturb aggressors |
KR20220080589A (ko) * | 2020-12-07 | 2022-06-14 | 삼성전자주식회사 | Ecc 디코딩을 수행하는 ecc 엔진, 이의 동작 방법 및 ecc 엔진을 포함하는 스토리지 장치 |
US11983431B2 (en) * | 2022-01-20 | 2024-05-14 | Dell Products L.P. | Read-disturb-based read temperature time-based attenuation system |
US11881869B1 (en) | 2022-09-30 | 2024-01-23 | SK Hynix Inc. | Asymmetric bit errors in low-density parity-check codes for non-volatile memory devices |
Family Cites Families (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4015238A (en) * | 1975-11-24 | 1977-03-29 | Harris Corporation | Metric updater for maximum likelihood decoder |
US5657332A (en) * | 1992-05-20 | 1997-08-12 | Sandisk Corporation | Soft errors handling in EEPROM devices |
US6029264A (en) * | 1997-04-28 | 2000-02-22 | The Trustees Of Princeton University | System and method for error correcting a received data stream in a concatenated system |
US6041430A (en) * | 1997-11-03 | 2000-03-21 | Sun Microsystems, Inc. | Error detection and correction code for data and check code fields |
US5867429A (en) | 1997-11-19 | 1999-02-02 | Sandisk Corporation | High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates |
US6560733B1 (en) * | 1999-07-09 | 2003-05-06 | Micron Technology, Inc. | Soft error detection for digital signal processors |
JP3928311B2 (ja) * | 1999-09-06 | 2007-06-13 | 三菱電機株式会社 | ターボ符号の誤り訂正復号装置およびターボ符号の誤り訂正復号方法 |
US6625236B1 (en) * | 2000-02-08 | 2003-09-23 | Ericsson Inc. | Methods and systems for decoding symbols by combining matched-filtered samples with hard symbol decisions |
CA2404984A1 (en) * | 2000-04-04 | 2001-10-11 | Comtech Telecommunications Corp. | Enhanced turbo product code decoder system |
US7107511B2 (en) * | 2002-08-15 | 2006-09-12 | Broadcom Corporation | Low density parity check (LDPC) code decoder using min*, min**, max* or max** and their respective inverses |
US6813322B2 (en) * | 2001-04-26 | 2004-11-02 | Telefonaktiebolaget L.M. Ericsson (Publ) | Soft output value biasing |
JP3814502B2 (ja) * | 2001-08-09 | 2006-08-30 | 松下電器産業株式会社 | 干渉除去装置及び干渉除去方法 |
JP2003152553A (ja) * | 2001-11-13 | 2003-05-23 | Ntt Docomo Inc | 復号方法及び通信装置 |
US7051264B2 (en) * | 2001-11-14 | 2006-05-23 | Monolithic System Technology, Inc. | Error correcting memory and method of operating same |
JP3549519B2 (ja) * | 2002-04-26 | 2004-08-04 | 沖電気工業株式会社 | 軟出力復号器 |
US6751766B2 (en) * | 2002-05-20 | 2004-06-15 | Sandisk Corporation | Increasing the effectiveness of error correction codes and operating multi-level memory systems by using information about the quality of the stored data |
KR100526186B1 (ko) * | 2003-04-04 | 2005-11-03 | 삼성전자주식회사 | 플래시 메모리의 오류블록 관리방법 및 장치 |
US6980140B1 (en) | 2004-06-18 | 2005-12-27 | Nortel Networks Limited | Flash ADC receiver with reduced errors |
CN100593911C (zh) * | 2004-07-19 | 2010-03-10 | 德克萨斯仪器股份有限公司 | 一种对通信系统中接收到的层数据进行解码的方法和系统 |
US7181676B2 (en) | 2004-07-19 | 2007-02-20 | Texas Instruments Incorporated | Layered decoding approach for low density parity check (LDPC) codes |
JP2006114078A (ja) | 2004-10-12 | 2006-04-27 | Toshiba Corp | 不揮発性半導体記憶装置及びその動作方法 |
US7730384B2 (en) | 2005-02-28 | 2010-06-01 | Agere Systems Inc. | Method and apparatus for evaluating performance of a read channel |
US7187585B2 (en) | 2005-04-05 | 2007-03-06 | Sandisk Corporation | Read operation for non-volatile storage that includes compensation for coupling |
US7276855B2 (en) | 2005-07-15 | 2007-10-02 | General Electric Company | Auxilary lighting circuit for high intensity discharge system |
JP4664797B2 (ja) | 2005-10-13 | 2011-04-06 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | Mri装置 |
US7526715B2 (en) * | 2005-10-17 | 2009-04-28 | Ramot At Tel Aviv University Ltd. | Probabilistic error correction in multi-bit-per-cell flash memory |
US7954037B2 (en) * | 2005-10-25 | 2011-05-31 | Sandisk Il Ltd | Method for recovering from errors in flash memory |
WO2007062391A2 (en) | 2005-11-22 | 2007-05-31 | Triton Systems, Inc. | Multilayer flame retardant barrier films and fabrics |
JP2007183844A (ja) * | 2006-01-10 | 2007-07-19 | Hitachi Global Storage Technologies Netherlands Bv | 補助記憶装置および記録再生方法 |
US8055979B2 (en) | 2006-01-20 | 2011-11-08 | Marvell World Trade Ltd. | Flash memory with coding and signal processing |
US7844879B2 (en) * | 2006-01-20 | 2010-11-30 | Marvell World Trade Ltd. | Method and system for error correction in flash memory |
US7400532B2 (en) | 2006-02-16 | 2008-07-15 | Micron Technology, Inc. | Programming method to reduce gate coupling interference for non-volatile memory |
US7388781B2 (en) * | 2006-03-06 | 2008-06-17 | Sandisk Il Ltd. | Multi-bit-per-cell flash memory device with non-bijective mapping |
US7502254B2 (en) * | 2006-04-11 | 2009-03-10 | Sandisk Il Ltd | Method for generating soft bits in flash memories |
WO2007132457A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Combined distortion estimation and error correction coding for memory devices |
US8050086B2 (en) | 2006-05-12 | 2011-11-01 | Anobit Technologies Ltd. | Distortion estimation and cancellation in memory devices |
JP4999921B2 (ja) * | 2006-05-12 | 2012-08-15 | アノビット テクノロジーズ リミテッド | メモリ素子用の歪み推定と誤り訂正符号化の組み合せ |
JP4912460B2 (ja) | 2006-06-19 | 2012-04-11 | サンディスク コーポレイション | 不揮発性メモリの読み出し動作改善における個別サイズマージンのプログラムおよび選択状態時の補償による検知 |
US20080033936A1 (en) | 2006-08-04 | 2008-02-07 | Metacarta, Inc. | Systems and methods for presenting results of geographic text searches |
JP4896605B2 (ja) * | 2006-07-04 | 2012-03-14 | 株式会社東芝 | 不揮発性半導体記憶システム |
US7894269B2 (en) | 2006-07-20 | 2011-02-22 | Sandisk Corporation | Nonvolatile memory and method for compensating during programming for perturbing charges of neighboring cells |
MX2009001345A (es) * | 2006-08-05 | 2009-07-17 | Benhov Gmbh Llc | Elemento y metodo de almacenamiento de estado solido. |
JP4791912B2 (ja) | 2006-08-31 | 2011-10-12 | 株式会社東芝 | 不揮発性半導体記憶装置及び不揮発性記憶システム |
TWI353521B (en) * | 2006-09-28 | 2011-12-01 | Sandisk Corp | Soft-input soft-output decoder for nonvolatile mem |
JP5177991B2 (ja) * | 2006-10-25 | 2013-04-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
WO2008053472A2 (en) * | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
US7558109B2 (en) | 2006-11-03 | 2009-07-07 | Sandisk Corporation | Nonvolatile memory with variable read threshold |
KR101017847B1 (ko) * | 2006-11-03 | 2011-03-04 | 쌘디스크 코포레이션 | 가변 판독 임계값을 갖는 비휘발성 메모리 |
KR100766042B1 (ko) * | 2006-12-06 | 2007-10-12 | 삼성전자주식회사 | 연접 부호화를 이용한 멀티 레벨 셀 메모리 장치 |
US7814401B2 (en) * | 2006-12-21 | 2010-10-12 | Ramot At Tel Aviv University Ltd. | Soft decoding of hard and soft bits read from a flash memory |
US7480184B2 (en) * | 2007-01-07 | 2009-01-20 | International Business Machines Corporation | Maximum likelihood statistical method of operations for multi-bit semiconductor memory |
US7966546B2 (en) * | 2007-03-31 | 2011-06-21 | Sandisk Technologies Inc. | Non-volatile memory with soft bit data transmission for error correction control |
KR100838292B1 (ko) * | 2007-06-20 | 2008-06-17 | 삼성전자주식회사 | 메모리 셀의 읽기 레벨 제어 장치 및 그 방법 |
KR101425958B1 (ko) | 2007-09-06 | 2014-08-04 | 삼성전자주식회사 | 멀티-비트 데이터를 저장하는 메모리 시스템 및 그것의읽기 방법 |
US7751237B2 (en) * | 2007-09-25 | 2010-07-06 | Sandisk Il, Ltd. | Post-facto correction for cross coupling in a flash memory |
US7656707B2 (en) * | 2007-12-14 | 2010-02-02 | Intel Corporation | Systems and methods for discrete channel decoding of LDPC codes for flash memory |
KR101515122B1 (ko) * | 2008-02-15 | 2015-04-27 | 삼성전자주식회사 | 저장된 데이터의 오류에 기반하여 기준 전압을 제어하는 방법과 메모리 데이터 검출 장치 |
KR101437396B1 (ko) * | 2008-02-27 | 2014-09-05 | 삼성전자주식회사 | 레이턴시를 줄일 수 있는 에러 정정 블록을 포함하는메모리 시스템 및 그것의 에러 정정 방법 |
KR101378365B1 (ko) * | 2008-03-12 | 2014-03-28 | 삼성전자주식회사 | 하이브리드 메모리 데이터 검출 장치 및 방법 |
KR101398212B1 (ko) | 2008-03-18 | 2014-05-26 | 삼성전자주식회사 | 메모리 장치 및 인코딩/디코딩 방법 |
KR101398200B1 (ko) | 2008-03-18 | 2014-05-26 | 삼성전자주식회사 | 메모리 장치 및 인코딩/디코딩 방법 |
JP2009271852A (ja) * | 2008-05-09 | 2009-11-19 | Toshiba Corp | 半導体記憶装置 |
US7843725B2 (en) | 2008-06-11 | 2010-11-30 | Micron Technology, Inc. | M+L bit read column architecture for M bit memory cells |
US8464131B2 (en) * | 2008-06-23 | 2013-06-11 | Ramot At Tel Aviv University Ltd. | Reading a flash memory by constrained decoding |
US8458563B2 (en) | 2008-06-23 | 2013-06-04 | Ramot At Tel Aviv University Ltd. | Reading a flash memory by joint decoding and cell voltage distribution tracking |
JP2010109468A (ja) * | 2008-10-28 | 2010-05-13 | Toshiba Corp | 復号器、メモリコントローラおよび半導体メモリ装置 |
JP4818381B2 (ja) * | 2009-03-02 | 2011-11-16 | 株式会社東芝 | 半導体メモリ装置 |
JP5361603B2 (ja) * | 2009-08-13 | 2013-12-04 | 株式会社東芝 | コントローラ |
JP2011065599A (ja) * | 2009-09-18 | 2011-03-31 | Toshiba Corp | メモリシステムおよびメモリシステムの制御方法 |
US8549385B2 (en) | 2009-12-15 | 2013-10-01 | Marvell World Trade Ltd. | Soft decoding for quantizied channel |
US9245653B2 (en) | 2010-03-15 | 2016-01-26 | Intelligent Intellectual Property Holdings 2 Llc | Reduced level cell mode for non-volatile memory |
US8498152B2 (en) | 2010-12-23 | 2013-07-30 | Sandisk Il Ltd. | Non-volatile memory and methods with soft-bit reads while reading hard bits with compensation for coupling |
KR102149770B1 (ko) | 2013-08-26 | 2020-08-31 | 삼성전자주식회사 | 메모리 컨트롤러 및 그것의 동작 방법 |
-
2009
- 2009-09-30 WO PCT/US2009/059081 patent/WO2010039869A1/en active Application Filing
- 2009-09-30 EP EP09793195.0A patent/EP2340538A1/en not_active Withdrawn
- 2009-09-30 CN CN2009801383272A patent/CN102171767A/zh active Pending
- 2009-09-30 CN CN200980143076.7A patent/CN102203876B/zh active Active
- 2009-09-30 WO PCT/US2009/059077 patent/WO2010039866A1/en active Application Filing
- 2009-09-30 TW TW098133227A patent/TWI562151B/zh not_active IP Right Cessation
- 2009-09-30 EP EP09793196A patent/EP2340539A1/en not_active Withdrawn
- 2009-09-30 EP EP09793198A patent/EP2340540A1/en not_active Withdrawn
- 2009-09-30 CN CN200980143074.8A patent/CN102203875B/zh active Active
- 2009-09-30 KR KR1020117009704A patent/KR20110061649A/ko not_active Application Discontinuation
- 2009-09-30 KR KR1020117009708A patent/KR20110061650A/ko not_active Application Discontinuation
- 2009-09-30 TW TW098133219A patent/TW201019327A/zh unknown
- 2009-09-30 EP EP09793200A patent/EP2340541A1/en not_active Withdrawn
- 2009-09-30 JP JP2011530195A patent/JP5535219B2/ja not_active Expired - Fee Related
- 2009-09-30 KR KR1020117009695A patent/KR101758192B1/ko active IP Right Grant
- 2009-09-30 JP JP2011530196A patent/JP5535220B2/ja not_active Expired - Fee Related
- 2009-09-30 WO PCT/US2009/059069 patent/WO2010039859A1/en active Application Filing
- 2009-09-30 JP JP2011530193A patent/JP2012504820A/ja active Pending
- 2009-09-30 CN CN200980143075.2A patent/CN102203877B/zh not_active Expired - Fee Related
- 2009-09-30 US US13/063,899 patent/US8892966B2/en not_active Expired - Fee Related
- 2009-09-30 TW TW098133247A patent/TWI581269B/zh not_active IP Right Cessation
- 2009-09-30 TW TW098133217A patent/TWI517162B/zh not_active IP Right Cessation
- 2009-09-30 JP JP2011530194A patent/JP5590620B2/ja not_active Expired - Fee Related
- 2009-09-30 US US13/063,888 patent/US8830748B2/en active Active
- 2009-09-30 US US13/063,895 patent/US9378835B2/en active Active
- 2009-09-30 WO PCT/US2009/059087 patent/WO2010039874A1/en active Application Filing
- 2009-09-30 US US13/063,874 patent/US9064594B2/en not_active Expired - Fee Related
-
2011
- 2011-03-24 IL IL211895A patent/IL211895A0/en unknown
- 2011-03-27 IL IL211955A patent/IL211955A0/en unknown
- 2011-03-27 IL IL211956A patent/IL211956A0/en unknown
- 2011-03-28 IL IL211969A patent/IL211969A0/en unknown
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5590620B2 (ja) | メモリ・デバイスの軟データ生成の方法および装置 | |
KR101628413B1 (ko) | 플래시 메모리 디바이스 내의 타겟 셀 판독 방법 및 시스템, 플래시 메모리 내의 방해를 특징화하는 방법 | |
US10929221B2 (en) | Multi-tier detection and decoding in flash memories utilizing data from additional pages or wordlines | |
US8775913B2 (en) | Methods and apparatus for computing soft data or log likelihood ratios for received values in communication or storage systems | |
US8429500B2 (en) | Methods and apparatus for computing a probability value of a received value in communication or storage systems | |
US8504885B2 (en) | Methods and apparatus for approximating a probability density function or distribution for a received value in communication or storage systems | |
KR102154789B1 (ko) | 선택적 이진 및 비-이진 디코딩을 이용한 플래시 메모리에서의 검출 및 디코딩 | |
US9082480B2 (en) | Detection and decoding in flash memories with error correlations for a plurality of bits within a sliding window | |
KR20110082016A (ko) | 소프트 데이터 값 생성 방법 및 소프트 데이터 값 생성 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121001 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130619 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140718 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5590620 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140725 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |