KR100816154B1 - 플래시 메모리 소자의 어드레스 스케쥴링 방법 - Google Patents

플래시 메모리 소자의 어드레스 스케쥴링 방법 Download PDF

Info

Publication number
KR100816154B1
KR100816154B1 KR1020070007049A KR20070007049A KR100816154B1 KR 100816154 B1 KR100816154 B1 KR 100816154B1 KR 1020070007049 A KR1020070007049 A KR 1020070007049A KR 20070007049 A KR20070007049 A KR 20070007049A KR 100816154 B1 KR100816154 B1 KR 100816154B1
Authority
KR
South Korea
Prior art keywords
program
line
column
flash memory
word line
Prior art date
Application number
KR1020070007049A
Other languages
English (en)
Inventor
김유성
손지혜
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070007049A priority Critical patent/KR100816154B1/ko
Priority to US11/966,014 priority patent/US7623375B2/en
Application granted granted Critical
Publication of KR100816154B1 publication Critical patent/KR100816154B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Abstract

본 발명은 플래시 메모리 소자의 어드레스 스케쥴링에 관한 것으로, 복수개의 비트 데이터를 저장할 수 있는 멀티 레벨 셀을 포함하는 메모리 셀 어레이를 포함하는 플래시 메모리 소자의 프로그램을 위한 어드레스 스케쥴링 방법에 있어서, 상기 메모리 셀 어레이에 포함되는 제 1 블록의 제 1 컬럼라인을 선택하는 단계; 상기 제 1 컬럼 라인의 제 1 비트라인을 선택하는 단계; 상기 제 1 비트라인에 포함되는 다수의 워드라인에 대해 각 워드라인의 하위 페이지를 워드라인 순서에 따라 순차적으로 프로그램하는 단계; 및 상기 각 워드라인의 상위 페이지를 워드라인 순서에 따라 순차적으로 프로그램하는 단계를 포함한다.
어드레스, 페이지, 블록, 비트라인, 스케쥴링

Description

플래시 메모리 소자의 어드레스 스케쥴링 방법{Method of scheduling for address of flash memory device}
도 1은 제 1 방법에 의한 플래시 메모리 소자의 어드레스 스케쥴링 방법을 도시한 블록도이다.
도 2는 제 2 방법에 의한 플래시 메모리 소자의 어드레스 스케쥴링 방법을 도시한 블록도이다.
도 3은 제 3 방법에 의한 플래시 메모리 소자의 어드레스 스케쥴링 방법을 도시한 블록도이다.
도 4는 본 발명의 실시 예에 따른 플래시 메모리 소자의 어드레스 스케쥴링 방법을 도시한 블록도이다.
*도면의 주요 부분의 간단한 설명*
WL<1> 내지 WL<M> : 워드라인
Col<1> 내지 Col<L> : 컬럼 라인
본 발명은 플래시 메모리 소자의 어드레스 스케쥴링에 관한 것으로, 특히 복 수의 데이터를 저장할 수 있는 멀티 레벨 셀을 포함하는 플래시 메모리 소자의 어드레스 스케쥴링 방법에 관한 것이다.
플래시 메모리는 일반적으로 NAND 플래시 메모리와 NOR 플래시 메모리로 구분된다. NOR 플래시 메모리는 메모리 셀들이 각각 독립적으로 비트 라인과 워드 라인에 연결되는 구조를 가지므로 랜덤 액세스 시간 특성이 우수한 반면에, NAND 플래시 메모리는 복수 개의 메모리 셀들이 연결되어 셀 스트링 당 한 개의 컨택만을 필요로 하므로 집적도면에서 우수한 특성을 갖는다. 따라서 고집적 플래시 메모리에는 주로 NAND 구조가 사용되고 있다.
최근에는, 이러한 플래시 메모리의 집적도를 더욱 향상시키기 위해 한 개의 메모리 셀의 복수개의 데이터를 저장할 수 있는 다중 비트 셀에 대한 연구가 활발히 진행되고 있다. 이러한 방식의 메모리 셀을 통상 멀티 레벨 셀(Multi Level Cell; MLC)이라고 한다. 이와 대비되는 단일 비트의 메모리 셀을 싱글 레벨 셀(Single Level Cell; SLC)이라 한다.
멀티 레벨 셀(MLC)은 통상적으로 N 개의 비트를 저장할 수 있는 경우, N 개의 드레솔드 전압분포를 가지며, 통상 하나의 워드라인에 대해 각 비트에 대한 프로그램 수행을 위해 N개의 페이지를 포함하고 있는 것으로 표현하고, N 개의 페이지에 대한 프로그램 또는 독출 동작을 수행한다. 즉, N 비트의 데이터를 저장할 수 있는 멀티 레벨 셀을 포함하는 플래시 메모리 소자는 N 비트를 표현하기 위해 페이지를 통해 드레솔드 전압(Vth; 또는 문턱전압)을 구분하여 프로그램과 독출을 진행한다.
일반적으로 N 비트의 플래시 메모리 소자는 그레이 코드(Grey Code)를 구현하고 간섭을 줄이기 위해서는 셀 문턱전압의 변동폭이 큰 페이지를 하위에 할당하여 먼저 진행되도록 해야 한다.
멀티 레벨 셀 플래시 메모리의 셀에 N 비트의 데이터를 저장할 때, 인접 세 간의 커플링에 의해서 인접 셀의 문턱전압이 변화하는 간섭(Interference)은 셀 문턱 전압의 변동폭에 비례해서 커진다.
따라서 현재 멀티 레벨 셀 플래시 메모리 소자에 데이터를 프로그램하거나, 프로그램된 데이터를 독출하기 위해서 간섭효과를 최소한으로 만들기 위해 다양한 방식의 방법을 이용한다.
따라서 본 발명이 이루고자 하는 기술적 과제는 멀티 레벨 셀을 포함하는 플래시 메모리 소자의 메모리 셀 간의 간섭 현상을 최소화 할 수 있는 어드레스 스케쥴링 방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 플래시 메모리 소자의 어드레스 스케쥴링 방법은,
복수개의 비트 데이터를 저장할 수 있는 멀티 레벨 셀을 포함하는 메모리 셀 어레이를 포함하는 플래시 메모리 소자의 프로그램을 위한 어드레스 스케쥴링 방법에 있어서, 상기 메모리 셀 어레이에 포함되는 제 1 블록의 제 1 컬럼라인을 선택하는 단계; 상기 제 1 컬럼 라인의 제 1 비트라인을 선택하는 단계; 상기 제 1 비 트라인에 포함되는 다수의 워드라인에 대해 각 워드라인의 하위 페이지를 워드라인 순서에 따라 순차적으로 프로그램하는 단계; 및 상기 각 워드라인의 상위 페이지를 워드라인 순서에 따라 순차적으로 프로그램하는 단계를 포함한다.
상기 제 1 컬럼 라인의 제 2 비트라인을 선택하는 단계; 및 상기 제 2 비트라인에 포함되는 다수의 워드라인에 대해 각 워드라인의 하위 페이지를 워드라인 순서에 따라 순차적으로 프로그램하고, 상위 페이지를 워드라인 순서에 따라 순차적으로 프로그램하는 단계를 더 포함한다.
상기 제 1 컬럼 라인에 대한 모든 프로그램이 완료된 후, 제 2 컬럼라인에 대한 프로그램을 수행하는 것을 특징으로 한다.
상기 제 1 블록에 포함된 모든 컬럼 라인에 대한 프로그램 완료 후, 제 2 블록을 선택하여 프로그램을 수행하는 것을 특징으로 한다.
상기 제 1 블록은 16 또는 32 또는 64 또는 128개의 워드라인을 포함하는 것을 특징으로 한다.
상기 제 1 블록은 9개 내지 14개의 컬럼 라인을 포함하는 것을 특징으로 한다.
상기 메모리 셀은 N 개의 비트를 저장할 수 있는 멀티 레벨 셀인 것을 특징으로 한다.
상기 N 비트의 데이터를 저장하는 메모리 셀에 대하여, 각각의 워드라인은 N 개의 페이지를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 플래시 메모리 소자의 어드레스 스케쥴링 방 법은,
멀티 레벨 셀을 포함하는 메모리 셀 어레이를 포함하는 플래시 메모리 소자의 프로그램 어드레스 스케쥴링 방법에 있어서, 상기 메모리 셀 어레이의 블록을 선택하는 단계; 상기 블록에 포함되는 컬럼 라인을 선택하는 단계; 상기 컬럼 라인에 포함되는 비트라인을 선택하는 단계; 상기 비트라인에 연결되는 멀티 레벨 셀의 워드라인 순서에 따라 제 1 페이지를 각각 프로그램하는 단계; 및 상기 제 1 페이지 프로그램 이후, 제 2 페이지에 대해 각각 프로그램을 수행하고, 상기 멀티 레벨 셀의 페이지 순서에 따라 프로그램을 수행하는 단계를 포함한다.
상기 선택된 비트라인에 포함된 멀티 메모리 셀의 모든 페이지에 대한 프로그램이 완료된 후, 다른 비트라인을 선택하여 프로그램을 수행하는 것을 특징으로 한다.
상기 선택된 컬럼 라인의 모든 비트라인에 대한 프로그램이 완료된 후, 다음 순번의 컬럼 라인에 대한 프로그램을 수행하는 것을 특징으로 한다.
상기 선택된 블록의 모든 컬럼 라인에 대한 프로그램이 완료된 후, 다음 블록에 대해 프로그램을 수행하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 제 1 방법에 의한 플래시 메모리 소자의 어드레스 스케쥴링 방법을 도시한 블록도이다.
도 1은 일반적으로 N 비트의 데이터를 저장할 수 있는 플래시 메모리 소자의 메모리 셀 어레이만을 간략화 하여 도시한 것이다.
도 1을 참조하면, 메모리 셀 어레이는 M 개의 워드라인(WL<1> 내지 WL<M>)과, L 개의 컬럼라인(Col<1> 내지 Col<L>)을 포함한다. 각각의 워드라인(WL<1> 내지 WL<M>)은 N 비트의 데이터 저장을 위해 논리적으로 N 개의 페이지를 포함하고, 각각의 컬럼라인(Col<1> 내지 Col<L>)은 이븐(Even) 및 오드(Odd)의 두 개의비트라인을 포함한다.
도 1에 나타난 제 1 방법에 의한 어드레스 스케쥴링 방법은 먼저 컬럼라인 -멀티 레벨 셀의 페이지 - 비트라인 - 워드라인 - 블록 순서로 스케쥴링을 한다.
따라서 제 1 컬럼 라인(Col<1>)을 선택하고, 제 1 워드라인(WL<1>)을 선택한 후, 페이지와 비트라인을 번갈아 선택하도록 어드레스 스케쥴링을 한다.
즉, 예를 들어 프로그램을 수행하는 경우, 제 1 워드라인(WL<1>)의 이븐 비트라인(BLe)의 제 1 페이지를 프로그램하고(S1-(1)), 오드 비트라인(BLo)의 제 1 페이지를 프로그램한다(S1-(2)). 그리고 이븐 비트라인(BLe)의 제 2 페이지, 오드 비트라인(BLo)의 제 2 페이지 순서로 프로그램을 한다(S1-(3), S1-(4)). 제 1 워드라인(WL<1>)의 모든 페이지에 대한 프로그램이 완료되면, 제 2 워드라인(WL<2>)으로 변경하여 다시 이븐/오드 비트라인(BLe, BLo)을 번갈아가며 페이지 단위로 프로그램을 하여 제 M워드라인(WL<M>)까지 프로그램을 수행하도록 어드레스가 자동으로 변경된다. 제 M 워드라인(WL<M>>)에 대한 프로그램이 완료되면, 제 2 컬럼라인(Col<2>)을 선택하여 다시 순차적으로 어드레스가 정해지도록 스케쥴링 된다.
상기의 제 1 방법과 유사한 제 2방법은 다음과 같이 어드레스가 정해지는 순서가 변경된다.
도 2는 제 2 방법에 의한 플래시 메모리 소자의 어드레스 스케쥴링 방법을 도시한 블록도이다.
도 2는 제 2 방법에 의한 플래시 메모리 소자의 어드레스 스케쥴링 방법을 도시한 블록도이다.
도 2를 참조하면, 제 2 방법에 의한 어드레스 스케쥴링 방법은 컬럼 라인 - 멀티 레벨 셀의 페이지 - 비트라인 - 워드라인 - 블록의 순서로 어드레스가 변경된다.
즉, 제 1 컬럼라인(Col<1>)의 이븐 비트라인(BLe)의 모든 워드라인(WL<1> 내지 WL<M>)에 대한 모든 페이지가 프로그램된 이후(S2-(1) 내지 S2-(MN)), 오드 비트라인(BLo)의 모든 워드라인(WL<1> 내지 WL<M>)의 모든 페이지가 프로그램되고(S2-(MN+1) 내지 S2-(2MN)), 이후에 컬럼 라인을 제 2 컬럼 라인(Col<2>)으로 변경하여 동일한 순서로 어드레스가 정해지도록 스케쥴링 한다.
상기 도 1 및 도 2에 나타낸 제 1 및 제 2 방법에 의한 어드레스 스케쥴링 방식은 이전 워드라인에 붙어있는 셀의 모든 페이지가 프로그램된 후에 다음 워드라인에 대한 프로그램을 하도록 어드레스가 스케쥴링 되므로, 셀의 문턱전압이 최대 값까지 변화하여 간섭 효과에 취약해질 수 있다.
이를 극복하기 위해 다음의 제 3 방법이 적용될 수 있다.
도 3은 제 3 방법에 의한 플래시 메모리 소자의 어드레스 스케쥴링 방법을 도시한 블록도이다.
도 3은 일반적으로 N 비트의 데이터를 저장할 수 있는 플래시 메모리 소자의 메모리 셀 어레이만을 간략화 하여 도시한 것이다.
도 3을 참조하면, 제 3 방법에 의한 어드레스 스케쥴링 방법은 인접한 셀에 대한 하위 페이지 프로그램을 마친 후에 해당 셀 프로그램이 진행될 수 있도록 하는 것으로 상기 제 1 및 제 2 방법을 혼합하여 사용하는 방법이다.
먼저 제 1 컬럼라인(Col<1>)의 제 1 워드라인(WL<1>)의 이븐 비트라인(BLe)의 제 1 페이지를 프로그램하고, 오드 비트라인(BLo)의 제 1 페이지를 프로그램한다(S3-(1), S3-(2)). 그리고 제 1 워드라인(WL<1>)의 이븐 비트라인(BLe)의 제 2 페이지를 프로그램하고, 오드 비트라인(BLo)의 제 2 페이지를 프로그램한다(S3-(3), S3-(4)).
이후에는 워드라인을 변경하여 제 2 워드라인(WL<2>)의 이븐 비트라인(BLe)의 제 1 페이지를 프로그램하고, 오드 비트라인(BLo)의 제 1 페이지를 프로그램하고(S3-(5), S3-(6)), 다시 제 1 워드라인(WL<1>)의 제 3 페이지를 이븐/오드 비트라인(BLe, BLo)을 번갈아 선택하여 프로그램하도록 한다(S3-(7), S3-(8)).
상술한 제 3 방법에 의해 프로그램을 수행하도록 어드레스가 스케쥴링 되면, 비트라인 방향으로 간섭 효과가 최소화될 수 있으나, 구현이 난해하고, 워드라인 별로 프로그램이 되어 있는 페이지의 상태가 달라 프로그램 상태를 나타낼 수 있는 플래그 셀을 필요로 하는 등의 어려움이 따른다.
따라서 본 발명에서는 다음의 방식을 제시한다.
도 4는 본 발명의 실시 예에 따른 플래시 메모리 소자의 어드레스 스케쥴링 방법을 도시한 블록도이다.
도 4는 일반적으로 N 비트의 데이터를 저장할 수 있는 플래시 메모리 소자의 메모리 셀 어레이만을 간략화 하여 도시한 것이다.
도 4를 참조하면, 본 발명의 실시 예에 따른 어드레스 스케쥴링 방법은 컬럼 라인 - 비트라인 - 워드라인 - 멀티 레벨 셀의 페이지 - 블록 순으로 어드레스 순서를 스케쥴링 한다. 즉 해당 블록 내의 하위 페이지부터 프로그램을 하고, 모든 페이지 프로그램이 완료되면, 다음 페이지에 대한 프로그램을 진행한다.
좀 더 자세히 설명하면, 제 1 컬럼 라인(Col<1>)의 제 1 워드라인(WL<1>)의 이븐 비트라인(BLe)의 제 1 페이지를 프로그램하고, 오드 비트라인(BLo)의 제 1 페이지를 프로그램한 후(S4-(1), S4-(2)), 제 2 워드라인(WL<2>)의 이븐 비트라인(BLe)의 제 1 페이지를 프로그램하고, 오드 비트라인(BLo)의 제 1 페이지를 프로그램한다(S4-(3), S4-(4)).
즉, 제 1 컬럼 라인(Col<1>)의 멀티 레벨 셀의 제 1 페이지에 대해 모든 워드라인(WL<1> 내지 WL<M>)을 프로그램하고, 다시 제 1 워드라인(WL<1>)의 제 2 페이지로 어드레스가 변경되도록 스케쥴링 한다.
상술한 바와 같이 동일한 페이지, 예를 들어 모든 워드라인의 제 1 페이지를 먼저 프로그램하고, 이후에 다시 제 2 페이지에 대한 모든 워드라인들의 프로그램 을 수행하도록 어드레스 스케쥴링 방법은 페이지의 순서가 높아질수록 셀의 문턱 전압값의 변동폭은 감소하는 특성을 이용한다.
따라서 제 1 페이지에 대해 모든 셀을 프로그램 하고, 제 2 페이지에 대한 모든 페이지를 프로그램하면, 제 2 페이지의 프로그램을 할 때, 간섭의 양이 제 1 페이지의 간섭보다 작기 때문에 상위 페이지로 올라갈수록 셀의 문턱전압 변동폭이 작아지므로 셀 간의 간섭이 최소가 된다.
또한 비트라인 방향의 간섭에 의한 문턱전압 변경은 이후의 페이지에서 검증을 통해 상쇄되므로 간섭이 최소화가 된다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 플래시 메모리 소자의 어드레스 스케쥴링 방법은 멀티 레벨 셀의 프로그램시 셀 간의 간섭을 최소화하면서 스케쥴링 구현이 용이하다.

Claims (12)

  1. 복수개의 비트 데이터를 저장할 수 있는 멀티 레벨 셀을 포함하는 메모리 셀 어레이를 포함하는 플래시 메모리 소자의 프로그램을 위한 어드레스 스케쥴링 방법에 있어서,
    상기 메모리 셀 어레이에 포함되는 제 1 블록의 제 1 컬럼라인을 선택하는 단계;
    상기 제 1 컬럼 라인의 제 1 비트라인을 선택하는 단계;
    상기 제 1 비트라인에 포함되는 다수의 워드라인에 대해 각 워드라인의 하위 페이지를 워드라인 순서에 따라 순차적으로 프로그램하는 단계; 및
    상기 각 워드라인의 상위 페이지를 워드라인 순서에 따라 순차적으로 프로그램하는 단계
    를 포함하는 플래시 메모리 소자의 어드레스 스케쥴링 방법.
  2. 제 1항에 있어서,
    상기 제 1 컬럼 라인의 제 2 비트라인을 선택하는 단계; 및
    상기 제 2 비트라인에 포함되는 다수의 워드라인에 대해 각 워드라인의 하위 페이지를 워드라인 순서에 따라 순차적으로 프로그램하고, 상위 페이지를 워드라인 순서에 따라 순차적으로 프로그램하는 단계를 더 포함하는 플래시 메모리 소자의 어드레스 스케쥴링 방법.
  3. 제 1항에 있어서,
    상기 제 1 컬럼 라인에 대한 모든 프로그램이 완료된 후, 제 2 컬럼라인에 대한 프로그램을 수행하는 것을 특징으로 하는 플래시 메모리 소자의 어드레스 스케쥴링 방법.
  4. 제 1항에 있어서,
    상기 제 1 블록에 포함된 모든 컬럼 라인에 대한 프로그램 완료 후, 제 2 블록을 선택하여 프로그램을 수행하는 것을 특징으로 하는 플래시 메모리 소자의 어드레스 스케쥴링 방법.
  5. 제 1항에 있어서,
    상기 제 1 블록은 16 또는 32 또는 64 또는 128개의 워드라인을 포함하는 것을 특징으로 하는 플래시 메모리 소자의 어드레스 스케쥴링 방법.
  6. 제 1항에 있어서,
    상기 제 1 블록은 9개 내지 14개의 컬럼 라인을 포함하는 것을 특징으로 하는 플래시 메모리 소자의 어드레스 스케쥴링 방법.
  7. 제 1항에 있어서,
    상기 메모리 셀은 N 개의 비트를 저장할 수 있는 멀티 레벨 셀인 것을 특징으로 하는 플래시 메모리 소자의 어드레스 스케쥴링 방법.
  8. 제 7항에 있어서,
    상기 N 비트의 데이터를 저장하는 메모리 셀에 대하여, 각각의 워드라인은 N 개의 페이지를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 어드레스 스케쥴링 방법.
  9. 멀티 레벨 셀을 포함하는 메모리 셀 어레이를 포함하는 플래시 메모리 소자의 프로그램 어드레스 스케쥴링 방법에 있어서,
    상기 메모리 셀 어레이의 블록을 선택하는 단계;
    상기 블록에 포함되는 컬럼 라인을 선택하는 단계;
    상기 컬럼 라인에 포함되는 비트라인을 선택하는 단계;
    상기 비트라인에 연결되는 멀티 레벨 셀의 워드라인 순서에 따라 제 1 페이지를 각각 프로그램하는 단계; 및
    상기 제 1 페이지 프로그램 이후, 제 2 페이지에 대해 각각 프로그램을 수행하고, 상기 멀티 레벨 셀의 페이지 순서에 따라 프로그램을 수행하는 단계
    를 포함하는 플래시 메모리 소자의 어드레스 스케쥴링 방법.
  10. 제 9항에 있어서,
    상기 선택된 비트라인에 포함된 멀티 메모리 셀의 모든 페이지에 대한 프로그램이 완료된 후, 다른 비트라인을 선택하여 프로그램을 수행하는 것을 특징으로 하는 플래시 메모리 소자의 어드레스 스케쥴링 방법.
  11. 제 9항에 있어서,
    상기 선택된 컬럼 라인의 모든 비트라인에 대한 프로그램이 완료된 후, 다음 순번의 컬럼 라인에 대한 프로그램을 수행하는 것을 특징으로 하는 플래시 메모리 소자의 어드레스 스케쥴링 방법.
  12. 제 9항에 있어서,
    상기 선택된 블록의 모든 컬럼 라인에 대한 프로그램이 완료된 후, 다음 블록에 대해 프로그램을 수행하는 것을 특징으로 하는 플래시 메모리 소자의 어드레스 스케쥴링 방법.
KR1020070007049A 2007-01-23 2007-01-23 플래시 메모리 소자의 어드레스 스케쥴링 방법 KR100816154B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070007049A KR100816154B1 (ko) 2007-01-23 2007-01-23 플래시 메모리 소자의 어드레스 스케쥴링 방법
US11/966,014 US7623375B2 (en) 2007-01-23 2007-12-28 Method of operating a flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070007049A KR100816154B1 (ko) 2007-01-23 2007-01-23 플래시 메모리 소자의 어드레스 스케쥴링 방법

Publications (1)

Publication Number Publication Date
KR100816154B1 true KR100816154B1 (ko) 2008-03-21

Family

ID=39411480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070007049A KR100816154B1 (ko) 2007-01-23 2007-01-23 플래시 메모리 소자의 어드레스 스케쥴링 방법

Country Status (2)

Country Link
US (1) US7623375B2 (ko)
KR (1) KR100816154B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8284599B2 (en) 2009-06-23 2012-10-09 Samsung Electronics Co., Ltd. Nonvolatile memory device and related programming method
US9466386B2 (en) 2013-10-24 2016-10-11 Samsung Electronics Co., Ltd. Storage device and related programming method
US9798659B2 (en) 2010-08-20 2017-10-24 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US10671529B2 (en) 2010-08-20 2020-06-02 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102132350B (zh) 2008-07-01 2015-06-17 Lsi公司 用于闪存存储器中的软解映射和单元间干扰减轻的方法和设备
US8332578B2 (en) * 2009-07-31 2012-12-11 Intel Corporation Method and system to improve the performance of a multi-level cell (MLC) NAND flash memory
KR102234592B1 (ko) 2014-07-29 2021-04-05 삼성전자주식회사 불휘발성 메모리, 데이터 저장 장치, 및 데이터 저장 장치의 동작 방법
US10354723B2 (en) * 2017-06-29 2019-07-16 SK Hynix Inc. Memory device and method for programming the same
US11310028B2 (en) * 2019-01-31 2022-04-19 The Boeing Company Tamper resistant counters

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791877B2 (en) * 2001-06-11 2004-09-14 Renesas Technology Corporation Semiconductor device with non-volatile memory and random access memory
US6906961B2 (en) * 2003-06-24 2005-06-14 Micron Technology, Inc. Erase block data splitting
US6977847B2 (en) * 2001-11-23 2005-12-20 M-Systems Flash Disk Pioneers Ltd. Detecting partially erased units in flash devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907561A (en) * 1997-12-17 1999-05-25 Advanced Micro Devices, Inc. Method to improve testing speed of memory
JP2001067863A (ja) * 1999-08-31 2001-03-16 Mitsubishi Electric Corp 半導体記憶装置
JP3935139B2 (ja) * 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
DE112004002851B4 (de) * 2004-05-11 2023-05-25 Spansion Llc (N.D.Ges.D. Staates Delaware) Halbleitervorrichtung und Programmierverfahren
US7440326B2 (en) * 2006-09-06 2008-10-21 Sandisk Corporation Programming non-volatile memory with improved boosting

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791877B2 (en) * 2001-06-11 2004-09-14 Renesas Technology Corporation Semiconductor device with non-volatile memory and random access memory
US6952368B2 (en) * 2001-06-11 2005-10-04 Renesas Technology Corporation Semiconductor device with non-volatile memory and random access memory
US7068562B2 (en) * 2001-06-11 2006-06-27 Renesas Technology Corporation Semiconductor device with non-volatile memory and random access memory
US6977847B2 (en) * 2001-11-23 2005-12-20 M-Systems Flash Disk Pioneers Ltd. Detecting partially erased units in flash devices
US6906961B2 (en) * 2003-06-24 2005-06-14 Micron Technology, Inc. Erase block data splitting

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8284599B2 (en) 2009-06-23 2012-10-09 Samsung Electronics Co., Ltd. Nonvolatile memory device and related programming method
KR101530997B1 (ko) * 2009-06-23 2015-06-25 삼성전자주식회사 셀간 간섭을 집중시키는 불휘발성 메모리 장치의 프로그램 방법
US9798659B2 (en) 2010-08-20 2017-10-24 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US10671529B2 (en) 2010-08-20 2020-06-02 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US10909032B2 (en) 2010-08-20 2021-02-02 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US11681616B2 (en) 2010-08-20 2023-06-20 Samsung Electronics Co, Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US9466386B2 (en) 2013-10-24 2016-10-11 Samsung Electronics Co., Ltd. Storage device and related programming method

Also Published As

Publication number Publication date
US7623375B2 (en) 2009-11-24
US20080212367A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
KR100816154B1 (ko) 플래시 메모리 소자의 어드레스 스케쥴링 방법
US8107287B2 (en) Method of programming nonvolatile memory device
US7221589B2 (en) Multiple level programming in a non-volatile memory device
KR100753156B1 (ko) 플래시 메모리 장치 및 그것의 메모리 셀 어레이
US7660160B2 (en) Flash memory device and method of operating the same
US7826277B2 (en) Non-volatile memory device and method of operating the same
US20120039123A1 (en) Multiple level programming in a non-volatile memory device
US7551510B2 (en) Memory block reallocation in a flash memory device
EP2048667B1 (en) Methods of programming non-volatile memory cells
US8174894B2 (en) Program method of flash memory device
US8514633B2 (en) Method for operating semiconductor memory device
CN101206923A (zh) 对多层单元编程的方法及包括该单元的非易失性存储器件
KR20110078752A (ko) 반도체 메모리 장치의 동작 방법
JP2008090993A (ja) ナンドフラッシュメモリ素子のプログラム方法
US8050103B2 (en) Method of programming nonvolatile memory device
US20150234609A1 (en) Method for accessing flash memory and associated controller and memory device
JP2010079774A (ja) 半導体記憶システム
US20120063237A1 (en) Nonvolatile memory device and method of operating the same
KR100953065B1 (ko) 불휘발성 메모리 소자
US9361983B2 (en) Semiconductor device and method of refresh thereof
US20140040538A1 (en) Method of writing data, memory, and system for writing data in memory
KR20110001102A (ko) 불휘발성 메모리 소자의 프로그램 동작 방법
KR101598379B1 (ko) 불휘발성 반도체 기억장치
KR101739431B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR20100013947A (ko) 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee