JP5575657B2 - 少なくとも２つの発光半導体素子を備えたデバイスの製造方法 - Google Patents

少なくとも２つの発光半導体素子を備えたデバイスの製造方法 Download PDF

Info

Publication number
JP5575657B2
JP5575657B2 JP2010535209A JP2010535209A JP5575657B2 JP 5575657 B2 JP5575657 B2 JP 5575657B2 JP 2010535209 A JP2010535209 A JP 2010535209A JP 2010535209 A JP2010535209 A JP 2010535209A JP 5575657 B2 JP5575657 B2 JP 5575657B2
Authority
JP
Japan
Prior art keywords
emitting semiconductor
light emitting
light
semiconductor elements
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010535209A
Other languages
English (en)
Other versions
JP2011505071A (ja
JP2011505071A5 (ja
Inventor
ジンガー フランク
ツァイラー トーマス
ライル ヨアヒム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2011505071A publication Critical patent/JP2011505071A/ja
Publication of JP2011505071A5 publication Critical patent/JP2011505071A5/ja
Application granted granted Critical
Publication of JP5575657B2 publication Critical patent/JP5575657B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)

Description

本発明は、少なくとも２つの発光半導体素子を備えたデバイス、および、少なくとも２つの発光半導体素子を備えたデバイスの製造方法に関する。
本願は、独国出願第１０２００７０５６９２５．６号および独国出願第１０２００８０１１１５３．８号の優先権を主張する。これらの出願の開示内容は引用により本発明に含まれるものとする。
発光半導体素子を用いて白色光を形成するために、発光半導体素子は変換物質を含む包囲部材によって包囲される。変換物質は、発光半導体素子から放出される第１の波長の光（１次放射）を第１の波長とは異なる第２の波長の光（２次放射）へ変換する。白色光は、１次放射と２次放射とを混合するか、または、変換された光のそれぞれの色成分を混合することによって、形成される。
変換器となる包囲部材を備えた発光半導体素子が複数個並んで配置される場合、隣接する発光半導体素子の光によって、電圧を印加されていない発光半導体素子の包囲部材の変換物質が励起されてしまうことがある。こうした共発光は明領域と暗領域とを厳密に分離する必要のある適用分野でのコストを増大させる。
したがって、本発明の課題は、簡単かつ低コストに製造できる、少なくとも２つの発光半導体素子を備えたデバイス、および、少なくとも２つの発光半導体素子を備えたデバイスの製造方法を実現することである。
この課題は、請求項１記載の特徴を有するデバイス、ならびに、請求項１１記載の特徴を有する製造方法によって解決される。
つまり、本発明のデバイスは、相互に隣接する少なくとも２つの発光半導体素子と、各発光半導体素子を少なくとも部分的にそれぞれ包囲し、各発光半導体素子から放出された光の波長領域を部分的にまたは完全に変換する変換物質を含む複数の包囲部材と、少なくとも２つの発光半導体素子のあいだに配置されて各包囲部材を光学的に分離する少なくとも１つの光学減衰素子とを有しており、光学減衰素子は或る発光半導体素子から別の発光半導体素子の包囲部材への光の入力または或る包囲部材から別の包囲部材への光の入力が低減されるように配置されていることを特徴とする。
本発明のデバイスの概略図である。 発光半導体素子の概略図である。 減衰素子を備えた支持体素子の概略図である。 モールド材料から成るボディを備えた第１の実施例のデバイスの概略図である。 プラスティック材料から成るボディを備えた第２の実施例のデバイスの概略図である。 減衰素子を備えた支持体素子および透光性カバーの概略図である。 減衰素子の被着された透光性カバーの概略図である。 ボディに一体に成形された透光性カバーの概略図である。 発光半導体素子を包囲部材によって包囲するプロセスの概略図である。 減衰素子を支持体素子上に配置するプロセスの概略図である。 スクリーンプリンティングプロセスのステップの概略図である。 減衰素子を透光性カバー上に配置するプロセスの概略図である。 エッチングプロセスのステップの概略図である。
有利な実施形態では、光学減衰素子は少なくとも２つの発光半導体素子に対する支持体素子の隆起部として構成される。例えば、支持体素子および光学減衰素子はセラミック材料から一体として形成される。光学減衰素子は不透光性材料をコーティングされており、例えばめっきによる金属層のコーティングを備え、これにより隆起部を通る透過光を減衰させる。隆起部は少なくとも２つの発光半導体素子のあいだに配置されかつ包囲部材の高さに達し、包囲部材を光学的に分離している。
別の有利な実施形態では、光学減衰素子はモールド材料から成るボディとして設けられており、このボディが少なくとも２つの発光半導体素子およびそれぞれの包囲部材を包囲して各包囲部材を光学的に分離している。また、光学減衰素子をプラスティックから成るボディとして設け、このボディが少なくとも２つの発光半導体素子およびそれぞれの包囲部材を包囲して各包囲部材を光学的に分離するようにしてもよい。
別の有利な実施形態では、光学減衰素子は、発光半導体素子の上部でこれを保護する透光性カバーの構造部として形成されている。有利には、当該の構造部は各包囲部材を光学的に分離できる高さを有する少なくとも１つのケイ素条片を含み、このケイ素条片と透光性カバーとは例えばアノードボンディングによって接合されている。また、射出成形されたプラスティックのボディにカバーを接着または圧着によって接合することもできる。さらに、光学減衰素子が、透光性カバーと一体に形成された少なくとも１つの成形部であって、例えばクロムを含む不透光性の層をコーティングされていてもよい。
また、本発明は、デバイスの製造方法にも関する。本発明によれば、相互に隣接する少なくとも２つの発光半導体素子が設けられ、各発光半導体素子が、発光半導体素子から放出された光の波長領域を部分的にまたは完全に変換する変換物質を含む包囲部材によってそれぞれ少なくとも部分的に包囲され、２つの発光半導体素子のあいだに各包囲部材を光学的に分離する少なくとも１つの光学減衰素子が配置され、光学減衰素子により或る発光半導体素子から別の発光半導体素子の包囲部材への光の入力または或る包囲部材から別の包囲部材への光の入力が低減される。
本発明の方法の有利な実施形態では、少なくとも２つの発光半導体素子が１つの支持体素子上に配置され、光学減衰素子が発光半導体素子のあいだに配置される。ここで、光学減衰素子は、各包囲部材が光学的に分離される高さ、および、少なくとも２つの発光半導体素子が小さな距離で位置決めされる形状で、配置される。
有利な実施形態では、光学減衰素子と支持体素子とが同じ材料から一体に形成される。別の実施形態として、少なくとも２つの発光半導体素子のあいだにモールド材料をスクリーンプリンティングによって設けてもよい。また、発光半導体素子にプラスティック材料を射出成形し、プラスティック材料が各包囲部材を光学的に分離するようにしてもよい。
本発明の製造プロセスでは、少なくとも２つの発光半導体素子を保護する透光性カバーが用意され、少なくとも１つの光学減衰素子が透光性カバーに形成され、各包囲部材を光学的に分離できるように、少なくとも２つの発光半導体素子のあいだに配置される。例えば少なくとも１つの光学減衰素子と透光性カバーとはアノードボンディングによって接合されている。また、支持体素子は透光性カバーに接合されるケイ素層からエッチングによって形成される。光学減衰素子は透光性カバーに接着または圧着される。別の実施形態では、透光性カバーが少なくとも１つの成形部とともに成形され、その後で成形部が不透光性材料によってコーティングされる。
以下に、本発明の特徴及び利点を、図示の実施例に則して詳細に説明する。
図１には、発光半導体素子１０１，１１１、蛍光変換層１０２，１１２を含む包囲部材および光学減衰素子１０３を有するデバイスが示されている。発光半導体素子は電圧が印加されると所定の波長領域の光を放出する。包囲部材は、所定の波長領域の電磁放射によって励起されて所定の波長の光を放出する変換材料を含む。当該の変換材料は少なくとも１つの発光物質を含む。発光物質として例えば無機発光物質または有機発光物質が適している。
励起され放出される光の波長領域はそれぞれ異なる。包囲部材にはその全体が入射して変換されてもよいし、入射光の一部のみが入射して変換され、残りの部分が透過されてもよい。後者の場合には透過光の波長領域はほとんど影響を受けない。
光学減衰素子は、複数の包囲部材を相互に、あるいは、複数の発光半導体素子およびそれぞれの包囲部材を相互に、光学的に分離するために用いられる。光学減衰素子は発光半導体素子および包囲部材から放出された光の波長領域に対して不透過性である。
図１の実施例では、光学減衰素子は２列の発光半導体素子および包囲部材のあいだに配置されており、隣接して配置された発光半導体素子および／またはその包囲部材の蛍光変換層から放出された光によって、電圧の印加されていない半導体素子の包囲部材内の変換材料が励起されてしまうことを阻止する機能を有する。
さらに、複数の光学減衰素子を、発光半導体素子および包囲部材の別の列のあいだに配置して、これらを光学的に分離するようにしてもよい。光学減衰素子は格子状に構成することもできるので、各発光半導体素子を包囲部材とともに他の発光半導体素子および包囲部材からそれぞれ光学的に分離することもできる。光学減衰素子は発光半導体素子および包囲部材から形成されるそれぞれのフィールドが相互に分離されるように構成することもできる。
光学減衰素子の幅１０４は、発光半導体素子が相互に近接して配置されるように、できる限り小さく選定される。これにより、デバイスの均一な発光画像が得られる。また、実際に発光している発光半導体素子と電圧を印加されていない半導体素子とのあいだのコントラストも高まる。当該のコントラストの値は少なくとも１００：１であり、例えば２００：１である。
図２には、発光半導体素子２０１，蛍光変換層２０２，電気線路２０４および支持体素子２０５を有するデバイスの概略図が示されている。蛍光変換層は発光半導体素子の上に配置されており、発光半導体素子から放出された光を変換する。発光半導体素子は支持体素子上に配置されており、電気線路を介してこれに電気的に接続されている。
電気線路を介して発光半導体素子に電圧が印加される。電圧が印加されたときに発光半導体素子から放出される光は、この実施例では、例えば波長４４５ｎｍの青色領域にある。変換物質は、発光半導体素子から放出される１次光によって励起され、２次光を放出する。この実施例では、２次光は波長領域５６０ｎｍ〜５９０ｎｍの黄色領域にある。別の実施例として、変換物質がそれぞれ異なる波長領域の光、例えば赤色領域の波長６２５ｎｍ〜７４０ｎｍの光および緑色領域の波長５２０ｎｍ〜５６０ｎｍの光を放出するように構成してもよい。
１次光および２次光は相互に異なる波長領域を有する。１次巻線の一部は波長変換されずに変換物質を通過し、その１次光と２次光とが加法的に混合される。所望の色座標、例えば白色は、１次光と２次光との混合比を調整することによって形成される。変換物質によって１次光の全体を変換し、種々の波長の光から成る２次光を組み合わせて所望の色座標を形成するようにしてもよい。
青色領域の光は黄色領域の光と混合されて白色光を形成する。赤色領域の光は緑色領域の光と混合されて黄色光を形成する。そして、青色領域の光、赤色領域の光および緑色領域の光から混合白色光が形成される。
支持体素子は発光半導体素子で生じた熱を放散させるために用いられる。このために支持体素子は充分に良好な熱伝導性を有する材料、例えばセラミックから形成される。
図３には、蛍光変換層を含む包囲部材を備えた発光半導体素子３０１、光学減衰素子３０３，電気線路３０４および支持体素子３０５を有するデバイスの概略図が示されている。発光半導体素子は支持体素子上に配置されており、電気線路を介して所定の電圧が印加される。光学減衰素子は支持体素子と一体に形成されている。このために支持体素子の製造時に発光半導体素子間の所定の位置に支持体素子の隆起部が形成される。所望に応じて発光半導体素子を密なパターンで配置するために、隆起部はできるかぎり薄く形成される。当該の隆起部は、光学的な減衰作用を高めるために、光を透過しない材料でコーティングされている。このコーティングは例えば金属層をめっきプロセスで被着することにより行われる。
図３の実施例では、２列の発光半導体素子のあいだに支持体素子の隆起部が位置している。しかし、光学減衰素子は、それぞれ包囲部材を備えた各発光半導体素子の全てが隣接する発光半導体素子およびその包囲部材から光学的に分離されるように配置されてもよい。また、光学減衰素子が発光半導体素子の所定のフィールドを相互に光学的に分離するように構成することもできる。光学減衰素子の高さ３０２は、少なくとも、包囲部材を備えた発光半導体素子が相互に充分に分離され、意図されていない蛍光変換層の励起が生じないように選定されている。
図４には、包囲部材を備えた発光半導体４０１、フレーム４０２、モールド材料４０３、電気線路４０４および支持体素子４０５を有するデバイスが示されている。ここでの包囲部材は蛍光変換層を含む。発光半導体素子は支持体素子上に配置されており、電気線路を介して所定の電圧が印加される。フレームは発光半導体素子の配置された領域の周囲に形成される。当該のフレームは、モールド材料の覆うべきでない領域をモールド材料から分離するために用いられる。
モールド材料は、複数の発光半導体素子および相応の蛍光変換層を含む包囲部材が相互に光学的に分離される高さでフレーム内の領域を覆う。ただし、その高さは、最大で、発光半導体素子および包囲部材の発光面４０６に達するまでである。
できるだけ光を透過しないモールド材料のボディを設けることに加え、発光半導体素子およびモールド材料の上方の発光面４０６に、発光半導体素子を保護するための透光性のモールド材料を被着することもできる。この場合、フレームは、透光性のモールド材料がフレームの内部のみに広がり、モールド材料の覆うべきでない領域がモールド材料から分離される高さで配置される。
図５には、包囲部材を備えた発光半導体素子５０１，ボンディングワイヤ５０２，ケーシングボディ５０３，電気線路５０４および支持体素子５０５を有するデバイスが示されている。包囲部材は蛍光変換層を含む。蛍光変換層を含む発光半導体素子は支持体素子上に配置されており、電気線路およびボンディングワイヤを介して所定の電圧が印加される。ケーシングボディは例えばできる限り不透光性のプラスティックから形成され、蛍光変換層を含む発光半導体素子、支持体素子および電気線路の一部を収容する。包囲部材を備えたそれぞれの発光半導体素子のあいだにケーシングボディを形成することにより、光学的な分離が達成される。
また、プラスティックから成るボディは光学的分離機能に加えて保護機能も有する。ケーシングボディは例えば電気線路および発光半導体素子を外部影響から保護するために用いられ、これにより、例えば実装プロセス中のデバイスの取り扱いが容易となる。
図６には、包囲部材を備えた発光半導体素子６０１，カバー６０２，光学減衰素子６０３，電気線路６０４および支持体素子６０５を有するデバイスが示されている。包囲部材は蛍光変換層を含む。発光半導体素子は支持体素子上に配置されており、電気線路を介して所定の電圧が印加される。ここでのカバーは透光性材料、例えばBF33あるいはPyrexなどのガラスから形成され、発光半導体素子を外部影響から保護するために用いられる。
光学減衰素子はカバーの一部として配置される。図６では、カバーは最終的な取り付け位置にではなく、発光半導体素子および支持体素子からかなり離れた位置に示されている。光学減衰素子は、カバーが所定の位置に配置されたときに光学減衰素子が発光半導体素子と包囲部材とを光学的に分離することのできる高さ６０６を有する。
或る実施例では、光学減衰素子は包囲部材のあいだまで、また、別の実施例では、包囲部材と発光半導体素子とのあいだにまで達する。光学減衰素子は、少なくとも１つの包囲部材から少なくとも１つの別の包囲部材へ入射する光を低減するか、あるいは、少なくとも１つの発光半導体素子から少なくとも１つの別の発光半導体素子へ入射する光を低減する。
図６の実施例では、光学減衰素子により、蛍光変換層を備えた２列の発光半導体素子が相互に分離されている。しかし、より多数の列の発光半導体素子および包囲部材を分離するために、さらなる光学減衰素子を配置してもよい。
図６の実施例では光学減衰素子は直方体状であるが、別の形状、例えば断面が三角形となる形状を有してもよい。光学減衰素子の形状は、各発光半導体素子をできるだけ近接して配置できるように選定される。例えば、光学減衰素子の幅６０７は例えば０．０５ｍｍ〜０．３ｍｍの範囲、高さは０．２ｍｍ〜０．８ｍｍの範囲に選定される。光学減衰素子は、例えばアノードボンディングによって、この実施例ではケイ素から形成されるカバーに接合される。
図７には、分離スタブ７０１を備えたカバー７０２が示されている。光学減衰素子は、カバーが発光半導体素子を保護するための位置に配置されたとき、隣接する発光半導体素子どうしを光学的に分離できるように、格子状に構成される。また、光学減衰素子は、それぞれ蛍光変換層を備えた発光半導体素子の列が相互に分離されるように構成されてもよい。
カバーは透光性材料、例えばガラスから形成される。光学減衰素子はカバー上に被着された不透光性のコーティング部からエッチングにより形成することもできる。例えば不透光性のコーティングはカバーにアノードボンディングされたケイ素コーティングである。別の実施例として、光学減衰素子をプラスティック材料から形成し、カバーに接着または圧着してもよい。
図８には、カバー８０２に設けられた、コーティングを有する成形部８０１が示されている。ここでは、カバーは透光性材料から形成されるが、成形部にはできるかぎり不透光性の材料が、例えば金属パターンとして、コーティングされる。当該の成形部は、発光半導体素子を保護する位置にカバーを配置したとき、発光半導体素子の包囲部材が光学的に分離される高さを有するように構成されている。光学減衰素子は格子状に構成されており、発光半導体素子は隣接する発光半導体素子から光学的に分離される。また、光学減衰素子は、それぞれ蛍光変換層を備えた発光半導体素子の列が相互に分離されるように構成されてもよい。
図９のＡには、発光半導体素子９０１，９１１，蛍光変換層を含む包囲部材９０２，９１２、電気線路９０４，ボンディングワイヤ９０５および保護素子９０６を有するデバイスが示されている。発光半導体素子は、電気線路９０４から形成される導体フレームに、例えば接着またははんだ付けにより接合されている。発光半導体素子および包囲部材のうち導体フレームとは反対側の表面には、保護素子、例えば保護シートが被着されている。この保護シートは発光半導体素子および包囲部材が続くプロセスステップ、例えば切削ステップにおいて損傷しないように保護するものである。
図９のＢには、一方側で保護素子に接続され、他方側で導体フレームに接続された、射出成形型９０７が示されている。このプロセスで形成されるプラスティックボディは複数の発光半導体およびそれぞれの包囲部材を光学的に相互に分離する。発光半導体素子の発光側と導体フレームの出力側（発光半導体素子から遠い方の側）とは、モールド材料によって覆われない。
図９のＣには、発光半導体素子およびそれぞれの包囲部材を包囲するプラスティックボディ９０３が示されている。当該のプラスティックボディは射出成形型によって定められた形状を有しており、発光半導体素子の発光側も導体フレームの出力側（発光半導体素子から遠い方の側）も覆わない。プラスティックボディは複数の発光半導体素子およびそれぞれの包囲部材を光学的に相互に分離する。
図９のＤには、保護素子を取り除いた後のデバイスが示されている。保護素子が充分な透光性を有する場合には、このステップは省略可能であり、透光性の保護素子がデバイスに形成される。
図１０のＡには、蛍光変換層を備えた発光半導体素子１０５、支持体素子１０６および電気線路１０７を有するデバイスが示されている。蛍光変換層を備えた発光半導体素子は支持体素子上に被着されている。電気線路を介して所定の電圧が印加される。この実施例では、２×２個の発光半導体素子がそれぞれの包囲部材とともに配置されている。別の実施例として、多数の発光半導体素子、例えば１３×６６個の発光半導体素子および相応の包囲部材を支持体素子上に配置してもよい。
図１０のＢには、蛍光変換層を含む発光半導体素子が２列に配置され、そのあいだに光学減衰素子１０８が配置される様子が示されている。光学減衰素子は、発光半導体素子およびそれぞれの包囲部材が光学的に相互に分離される高さを有する。図示の実施例では、２列の発光半導体素子が光学的に相互に分離されている。光学減衰素子は格子状に構成することもでき、この場合には隣接する発光半導体素子どうしが光学的に分離される。
光学減衰素子は、支持体素子に発光半導体素子を実装する前に、支持体素子上に配置される。こうした支持体素子および光学減衰素子が図１０のＣに示されている。
図１０のＣには、電気線路およびチップ端子面１０９を備えた支持体素子が示されている。光学減衰素子はチップ端子面のあいだに配置されている。支持体素子上に発光半導体素子が被着されると、図１０のＢに示されているようなデバイスが得られる。支持体素子および光学減衰素子は例えばセラミックから一体に形成することもでき、この場合、その上に発光半導体素子が実装される。
図１１のＡには、蛍光変換層を備えた発光半導体素子１１３，１１９、フレーム１１４、モールド材料１１５、電気線路１１６、支持体素子１１７および型１１８が示されている。発光半導体素子は支持体素子上に配置され、電気線路を介して所定の電圧が供給される。フレームは、支持体素子上の、モールド材料の充填領域が包囲されるように配置される。
モールド材料は上方の型から支持体素子への型押しにより押し付けられる。型はモールド材料をプレスすべき箇所に孔を有する。モールド材料は押圧によって支持体素子上へ広がり、その後で硬化されるが、その広がりはフレームによって制限される。モールド材料は発光半導体素子の発光面を覆わない。上方に配置された型によって多量のモールド材料が押圧され、支持体素子上で蛍光変換層を含む発光半導体素子を光学的に分離するのに充分な高さを有するようになり、しかも発光面は覆われないのである。
図１１のＢには、モールド材料１１５から形成されるボディ１１０、支持体素子および包囲部材を備えた発光半導体素子を有するデバイスが示されている。ボディはデバイスに押し付けられている。蛍光変換層を含む発光半導体素子のうち発光面のみが露出されており、他の面はモールド材料によって包囲されている。モールド材料によって覆われる支持体素子上の領域はフレームによって定められる。
支持体素子上に複数のフレームが配置され、これにより複数のボディを１つの支持体素子上に形成することができる。フレームは、蛍光変換層を含む発光半導体素子を光学的に分離するためのボディが形成される領域を１つずつ含む。
図１２のＡには、透光性カバー１２２が示されている。当該の透光性カバーは蛍光変換層を含む発光半導体素子のデバイスを外部影響から保護するために用いられる。このカバーは透光性であり、発光半導体素子および蛍光変換層から放出された光の波長領域をできるだけ吸収しないようにまたは反射しないように選定されている。
この実施例では、デバイスから放出される光の領域は約３８０ｎｍ〜７８０ｎｍの可視領域にある。ただし、カバーは、７８０ｎｍ〜１ｍｍの赤外領域の光または１ｎｍ〜３８０ｎｍの紫外領域の光に対して、透光性を有していてもよい。カバーが光学的機能を満たすようにすることもできる。例えばカバーをレンズとして、またはレンズとして作用する領域を含むように構成できる。
図１２のＢには光学減衰素子１２３が示されている。当該の光学減衰素子はできるだけ光を透過しないように構成され、カバーに覆われるべき複数の発光半導体素子を光学的に分離できる位置に配置される。光学減衰素子は、カバーに覆われる複数の発光半導体素子を相互にできるだけ近接して配置できるように構成される。
光学減衰素子は例えばアノードボンディングによってカバーに接合することができる。例えば光学減衰素子はアノードボンディングされたケイ素条片である。別の実施例では、光学減衰素子はカバーに接着または圧着される。
別の実施例では、光学減衰素子はカバーの成形部として形成される。この成形部には不透光性材料がコーティングされる。つまり成形部には、例えばめっきプロセスによって金属パターンが被着される。
図１２のＣには、蛍光変換層を含む発光半導体素子１２１が光学減衰素子を備えたカバーによって覆われる様子が示されている。カバーは蛍光変換層を含む発光半導体素子の上方に配置され、光学減衰素子が隣接する発光半導体素子および蛍光変換層のあいだに位置してこれらを分離する。
図１３のＡには、透光性カバー１３２および不透光性層１３１が示されている。カバーは不透光性層に接合されている。カバーは例えばガラスから形成される。不透光性層は例えばカバーにアノードボンディングされたケイ素層である。
図１３のＢには、エッチマスク１３４が示されている。エッチマスクはスルーホールエッチングに用いられ、エッチングプロセスの後、ガラスカバーの所定の位置、すなわち、蛍光変換層を含む複数の発光半導体素子が相互に光学的に分離される位置に光学減衰素子が生じるように形成されている。
エッチマスクは例えばケイ素酸化物ＳｉＯまたはケイ素窒化物ＳｉＮから形成される。ここで、マスクパターンを狭くし、エッチング材料がマスク下方に侵入してアンダカットが生じるようにすることにより、くさび形の光学減衰素子を形成することができる。こうしたくさび形の光学減衰素子の角度は例えば５４．７°である。エッチング材料は例えばカリウム水酸化物ＫＯＨまたはエチレンジアミンピロカテコールＥＤＰである。カバーのうち発光半導体素子からの光を阻止すべきでない領域は、不透光性層をエッチングすることによって露出される。
図１３のＣには、エッチングプロセス後の光学減衰素子１３３を備えたカバーが示されている。光学減衰素子は、カバーに覆われるべき複数の発光半導体素子を相互に光学的に分離する位置に、くさび形に形成されている。当該の光学減衰素子は発光半導体素子とその包囲部材とのあいだに達する充分な高さを有している。当該の光学減衰素子はカバーに覆われる複数の発光半導体素子をできるだけ近接して配置できる形状を有している。

Claims (7)

  1. 相互に隣接する少なくとも２つの発光半導体素子（９０１，９１１）を設け、各発光半導体素子（９０１，９１１）を少なくとも部分的にそれぞれ包囲部材（９０２，９１２）によって包囲し、該包囲部材内に前記少なくとも２つの発光半導体素子（９０１，９１１）から放出された光の波長を部分的にまたは完全に変換する変換物質を設け、
    前記少なくとも２つの発光半導体素子（９０１，９１１）のあいだに、各包囲部材（９０２，９１２）を光学的に分離する少なくとも１つの光学減衰素子（９０３）を、少なくとも１つの或る発光半導体素子（９０１）から少なくとも１つの別の発光半導体素子（９１１）の包囲部材（９０２）への光の入力または少なくとも１つの或る包囲部材（９１２）から少なくとも１つの別の包囲部材（９０２）への光の入力が低減されるように配置し、
    前記少なくとも２つの発光半導体素子（１２１）を保護する透光性カバー（１２２）を用意し、該透光性カバー（１２２）に各包囲部材を光学的に分離する高さの少なくとも１つの光学減衰素子（１２３）を形成し、
    前記透光性カバー（１２２）を、前記少なくとも２つの発光半導体素子（１２１）のあいだに少なくとも１つの光学減衰素子（１２３）が位置して各包囲部材が光学的に分離されるように配置する
    ことを特徴とするデバイスの製造方法。
  2. 前記光学減衰素子を前記透光性カバーに接着する、請求項１記載のデバイスの製造方法。
  3. 前記光学減衰素子を前記透光性カバーに圧着する、請求項１記載のデバイスの製造方法。
  4. 少なくとも１つの成形部を有する前記透光性カバーを型押しする、請求項１記載のデバイスの製造方法。
  5. 前記成形部を不透光性材料によってコーティングする、請求項４記載のデバイスの製造方法。
  6. 前記光学減衰素子をアノードボンディングにより前記透光性カバーに接合する、請求項１記載のデバイスの製造方法。
  7. 前記少なくとも１つの光学減衰素子を形成するステップは、
    不透光性のコーティング部（１３１）を前記透光性カバー（１３２）上に設けるステップと、
    エッチングマスク（１３４）およびエッチング材料を用いたエッチング過程により不透光性層をエッチングして、前記透光性カバーの所定の領域を露出させ、前記光学減衰素子を形成するステップと
    を含む、
    請求項１記載のデバイスの製造方法。
JP2010535209A 2007-11-27 2008-11-18 少なくとも２つの発光半導体素子を備えたデバイスの製造方法 Active JP5575657B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102007056925.6 2007-11-27
DE102007056925 2007-11-27
DE102008011153.8 2008-02-26
DE102008011153.8A DE102008011153B4 (de) 2007-11-27 2008-02-26 Verfahren zur Herstellung einer Anordnung mit mindestens zwei lichtemittierenden Halbleiterbauelementen
PCT/DE2008/001902 WO2009067989A1 (de) 2007-11-27 2008-11-18 Anordnung mit mindestens zwei lichtemittierenden halbleiterbauelementen und verfahren zur herstellung einer solchen anordnung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014136894A Division JP6012670B2 (ja) 2007-11-27 2014-07-02 少なくとも２つの発光半導体素子を備えたデバイス

Publications (3)

Publication Number Publication Date
JP2011505071A JP2011505071A (ja) 2011-02-17
JP2011505071A5 JP2011505071A5 (ja) 2011-12-15
JP5575657B2 true JP5575657B2 (ja) 2014-08-20

Family

ID=40577198

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010535209A Active JP5575657B2 (ja) 2007-11-27 2008-11-18 少なくとも２つの発光半導体素子を備えたデバイスの製造方法
JP2014136894A Active JP6012670B2 (ja) 2007-11-27 2014-07-02 少なくとも２つの発光半導体素子を備えたデバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014136894A Active JP6012670B2 (ja) 2007-11-27 2014-07-02 少なくとも２つの発光半導体素子を備えたデバイス

Country Status (7)

Country Link
US (1) US8426875B2 (ja)
EP (1) EP2215657B1 (ja)
JP (2) JP5575657B2 (ja)
KR (1) KR101511816B1 (ja)
CN (1) CN101874302A (ja)
DE (1) DE102008011153B4 (ja)
WO (1) WO2009067989A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008025923B4 (de) * 2008-05-30 2020-06-18 Osram Opto Semiconductors Gmbh Strahlungsemittierende Vorrichtung
DE102010025319B4 (de) * 2010-06-28 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines oberflächenmontierbaren Halbleiterbauelements und oberflächenmontierbare Halbleiterbauelemente
US8987022B2 (en) * 2011-01-17 2015-03-24 Samsung Electronics Co., Ltd. Light-emitting device package and method of manufacturing the same
DE102011003969B4 (de) 2011-02-11 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102012105677B4 (de) * 2012-06-28 2016-06-09 Osram Opto Semiconductors Gmbh Leuchtdiodenmodul und Kfz-Scheinwerfer
DE102012212963B4 (de) 2012-07-24 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102012212968A1 (de) * 2012-07-24 2014-01-30 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102012113003A1 (de) * 2012-12-21 2014-04-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
JP6186904B2 (ja) 2013-06-05 2017-08-30 日亜化学工業株式会社 発光装置
DE102013213073A1 (de) 2013-07-04 2015-01-08 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelementes
KR102222580B1 (ko) 2014-07-30 2021-03-05 삼성전자주식회사 발광 소자 패키지 및 이를 포함하는 표시 장치
DE102014116134A1 (de) * 2014-11-05 2016-05-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102017107226A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl strahlungsemittierender Halbleiterbauelemente und strahlungsemittierendes Halbleiterbauelement
DE102018111637A1 (de) * 2018-01-26 2019-08-01 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip, verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
DE102018118251B4 (de) 2018-07-27 2020-02-06 Infineon Technologies Ag Chipanordnung und Verfahren zur Herstellung derselben

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58190684U (ja) * 1982-06-11 1983-12-17 三菱電機株式会社 表示パネル
JPH087426Y2 (ja) * 1988-09-30 1996-03-04 アイシン精機株式会社 発光表示板の射光もれ防止装置
JPH11153970A (ja) * 1997-11-19 1999-06-08 Matsushita Electric Ind Co Ltd 光漏れ防止装置
US6614103B1 (en) 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
JP2002211030A (ja) 2001-01-17 2002-07-31 Ricoh Co Ltd Ｌｅｄプリントヘッド及びその製造方法
CN100477210C (zh) * 2001-09-13 2009-04-08 卢西雅股份公司 发光板和载板
CN100352885C (zh) * 2002-05-06 2007-12-05 奥斯兰姆奥普托半导体有限责任公司 波长变化的反应性树脂材料和发光二极管元件
JP2004319530A (ja) 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP2004303503A (ja) 2003-03-31 2004-10-28 Sanyo Electric Co Ltd アルカリ二次電池の製造方法
JP2005187367A (ja) 2003-12-25 2005-07-14 Sumitomo Chemical Co Ltd 殺菌剤組成物
JP4572312B2 (ja) * 2004-02-23 2010-11-04 スタンレー電気株式会社 Ｌｅｄ及びその製造方法
DE102004021233A1 (de) 2004-04-30 2005-12-01 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung
EP1780592A4 (en) 2004-06-30 2014-07-09 Mitsubishi Chem Corp LIGHT-EMITTING COMPONENT, BACKLIGHT UNIT, DISPLAY UNIT AND DISPLAY UNIT
JP5081370B2 (ja) 2004-08-31 2012-11-28 日亜化学工業株式会社 発光装置
JP2006114854A (ja) * 2004-10-18 2006-04-27 Sharp Corp 半導体発光装置、液晶表示装置用のバックライト装置
KR100580753B1 (ko) 2004-12-17 2006-05-15 엘지이노텍 주식회사 발광소자 패키지
ITRM20040633A1 (it) 2004-12-23 2005-03-23 St Microelectronics Srl Trasmettitore ottico multi-sorgente e dispositivo di visualizzazione fotonico.
JP4679183B2 (ja) * 2005-03-07 2011-04-27 シチズン電子株式会社 発光装置及び照明装置
KR100663906B1 (ko) 2005-03-14 2007-01-02 서울반도체 주식회사 발광 장치
JP2008546197A (ja) 2005-06-02 2008-12-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 発光ダイオードのためのシリコンサブマウント上のシリコン偏光器
JP2007005735A (ja) 2005-06-27 2007-01-11 Teikoku Tsushin Kogyo Co Ltd 電子部品の封止構造及びその製造方法
JP5080758B2 (ja) 2005-10-07 2012-11-21 日立マクセル株式会社 半導体装置
JP2007201361A (ja) 2006-01-30 2007-08-09 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
AU2006337843B2 (en) * 2006-02-06 2011-06-23 Sphelar Power Corporation Light receiving or emitting semiconductor module
JP2007242856A (ja) 2006-03-08 2007-09-20 Rohm Co Ltd チップ型半導体発光素子
CN100490195C (zh) 2006-03-16 2009-05-20 先进开发光电股份有限公司 固态发光元件的封装结构和其制造方法
KR100875443B1 (ko) * 2006-03-31 2008-12-23 서울반도체 주식회사 발광 장치
CN101141848A (zh) * 2006-09-05 2008-03-12 三井金属矿业株式会社 印刷电路板
US7564067B2 (en) * 2007-03-29 2009-07-21 Eastman Kodak Company Device having spacers
KR100891810B1 (ko) * 2007-11-06 2009-04-07 삼성전기주식회사 백색 발광 소자

Also Published As

Publication number Publication date
EP2215657B1 (de) 2013-07-10
WO2009067989A1 (de) 2009-06-04
CN101874302A (zh) 2010-10-27
JP2011505071A (ja) 2011-02-17
JP6012670B2 (ja) 2016-10-25
KR101511816B1 (ko) 2015-04-17
US20110186867A1 (en) 2011-08-04
JP2014207473A (ja) 2014-10-30
US8426875B2 (en) 2013-04-23
DE102008011153A1 (de) 2009-05-28
KR20100105631A (ko) 2010-09-29
DE102008011153B4 (de) 2023-02-02
EP2215657A1 (de) 2010-08-11

Similar Documents

Publication Publication Date Title
JP5575657B2 (ja) 少なくとも２つの発光半導体素子を備えたデバイスの製造方法
JP6599295B2 (ja) 斜角反射体を備えた発光素子およびその製造方法
US9882097B2 (en) Optoelectronic semiconductor chip, optoelectronic semiconductor component, and a method for producing an optoelectronic semiconductor component
JP5611492B1 (ja) Ｌｅｄ装置及びその製造方法
JP4259198B2 (ja) 発光装置用波長変換部の製造方法及び発光装置の製造方法
KR101433423B1 (ko) 광전 소자들의 제조 방법 및 광전 소자
TWI446593B (zh) 光電半導體組件之製造方法及光電半導體組件
JP5618481B2 (ja) 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法
JP5678629B2 (ja) 発光装置の製造方法
JP6099764B2 (ja) オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品
EP2188848B1 (en) Light emitting diode package and method for fabricating the same
TW200947732A (en) Optoelectronic semiconductor component and method for manufacturing an optoelectronic semiconductor component
JP2011040494A (ja) 発光モジュール
JP2018518059A (ja) 発光ダイオード装置および該発光ダイオード装置を製造するための方法
KR20140026163A (ko) 반도체 소자 구조물을 제조하는 방법
US20110291137A1 (en) Light emitting device package
KR20170055961A (ko) 광전자 컴포넌트
JP2019518331A (ja) オプトエレクトロニクスデバイスを製造する方法およびオプトエレクトロニクスデバイス
KR102519814B1 (ko) 높은 근거리 콘트라스트 비를 갖는 led 모듈
TW201409672A (zh) 半導體器件
WO2014162650A1 (ja) 発光装置
KR20140026167A (ko) 반도체 소자 구조물을 제조하는 방법
KR101299563B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101299562B1 (ko) 반도체 소자 구조물
KR101300463B1 (ko) 반도체 소자 구조물을 제조하는 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111025

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140702

R150 Certificate of patent or registration of utility model

Ref document number: 5575657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250