JP5551209B2 - 可変サイズのパケットのldpc符号化及び復号化 - Google Patents
可変サイズのパケットのldpc符号化及び復号化 Download PDFInfo
- Publication number
- JP5551209B2 JP5551209B2 JP2012128830A JP2012128830A JP5551209B2 JP 5551209 B2 JP5551209 B2 JP 5551209B2 JP 2012128830 A JP2012128830 A JP 2012128830A JP 2012128830 A JP2012128830 A JP 2012128830A JP 5551209 B2 JP5551209 B2 JP 5551209B2
- Authority
- JP
- Japan
- Prior art keywords
- parity check
- check matrix
- cyclic shift
- matrix
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011159 matrix material Substances 0.000 claims description 275
- 125000004122 cyclic group Chemical group 0.000 claims description 138
- 238000000034 method Methods 0.000 claims description 51
- 238000012545 processing Methods 0.000 claims description 24
- 230000015654 memory Effects 0.000 claims description 14
- 238000013461 design Methods 0.000 description 39
- 230000008569 process Effects 0.000 description 18
- 238000004891 communication Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 8
- 238000007789 sealing Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- KLDZYURQCUYZBL-UHFFFAOYSA-N 2-[3-[(2-hydroxyphenyl)methylideneamino]propyliminomethyl]phenol Chemical compound OC1=CC=CC=C1C=NCCCN=CC1=CC=CC=C1O KLDZYURQCUYZBL-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 201000001098 delayed sleep phase syndrome Diseases 0.000 description 1
- 208000033921 delayed sleep phase type circadian rhythm sleep disease Diseases 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 229940050561 matrix product Drugs 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
- H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
Description
本願は、2007年1月24日付け提出され、本願の譲受人に譲渡され、参照によって本明細書に組み込まれる「LDPC HARMONIZATION」と題された米国仮出願第60/886,496号の優先権を主張する。
xは、一つのコードワードのためのnB個のコードビットnB×1列ベクトルであり、
0は、すべて零の列ベクトルである。
M2は、(mB・L−M)×N行列、また、
0は、すべて零のM×(nB・L−N)行列である。
Hの右下における単位行列は、下三角行列で置き換えられても良い。下三角行列は、対角線より下に非零要素を持つものであっても良い。
Bは、(M−L/2)×(L/2)行列、
Cは、(L/2)×(kB・L)行列、
Dは、(L/2)×(L/2)行列、
Eは、(L/2)×(N−kB・L)行列、また、
Tは、対角線に沿って1を持ち且つ対角線より上に0を持つ(M−L/2)×(M−L/2)下三角行列である。
p3は、パリティビットの(nB・L−N)×1列ベクトルである。
以下に、本願出願の当初の特許請求の範囲に記載された各請求項に対応する発明を付記する。
[1]異なるディメンションの基本パリティチェック行列のセット及び異なる2のべき乗のリフティング値のセットに基づいて、可変サイズのパケットを符号化又は復号化するように構成された少なくとも一つのプロセッサと、前記少なくとも一つのプロセッサに接続され、前記基本パリティチェック行列のセットに関するパラメータを記憶するように構成された、メモリとを含むことを特徴とする装置。
[2]前記少なくとも一つのプロセッサは、符号化又は復号化されるべきパケットのパケットサイズを決定し、前記パケットサイズに基づいて、前記リフティング値のセットから一つのリフティング値を選択し、前記パケットサイズ及び前記選択されたリフティング値に基づいて、前記基本パリティチェック行列のセットから一つの基本パリティチェック行列を選択し、前記選択された基本パリティチェック行列及び前記選択されたリフティング値に基づいて、リフトされたパリティチェック行列を生成し、前記リフトされたパリティチェック行列に基づいて、前記パケットを符号化又は復号化するように構成されたことを特徴とする[1]に記載の装置。
[3]前記少なくとも一つのプロセッサは、
[4]前記少なくとも一つのプロセッサは、
[5]前記少なくとも一つのプロセッサは、前記選択された基本パリティチェック行列の非零要素のための巡回シフト値に更に基づいて、前記リフトされたパリティチェック行列を生成するように構成されたことを特徴とする[2]に記載の装置。
[6]前記少なくとも一つのプロセッサは、前記選択された基本パリティチェック行列の前記非零要素のための前記巡回シフト値及び前記選択されたリフティング値に基づいて、前記リフトされたパリティチェック行列に関する巡回シフト値を計算し、前記選択された基本パリティチェック行列の各々の非零要素を、前記非零要素について計算された巡回シフト値の巡回置換行列で置き換えることによって、前記リフトされたパリティチェック行列を生成するように構成されたことを特徴とする[5]に記載の装置。
[7]前記少なくとも一つのプロセッサは、前記選択された基本パリティチェック行列に関する基底グラフのL個のコピーに基づいて、前記リフトされたパリティチェック行列を生成し(ここで、Lは前記リフティング値である。)、前記選択された基本パリティチェック行列の非零要素のための置換行列に基づいて、前記基底グラフの前記L個のコピーのノードを相互接続するように構成されたことを特徴とする[2]に記載の装置。
[8]前記基底グラフは、前記選択された基本パリティチェック行列の前記非零要素に関する複数個のエッジを含み、前記少なくとも一つのプロセッサは、前記基底グラフの前記L個のコピーにおける、同一のエッジのL個のコピーについて、並行して、復号化を実行し、前記基底グラフの前記L個のコピーにおける、異なるエッジについて、逐次的に、復号化を実行するように構成されたことを特徴とする[7]に記載の装置。
[9]前記少なくとも一つのプロセッサは、前記基底グラフの各々のコピーのノードについて、並行して、復号化を実行し、前記基底グラフの前記L個のコピーについて、逐次的に、復号化を実行するように構成されたことを特徴とする[7]に記載の装置。
[10]前記少なくとも一つのプロセッサは、第1のパリティビットを得るために、前記リフトされたパリティチェック行列に基づいて、前記パケット中の情報ビットを符号化し、第2のパリティビットを得るために、前記リフトされたパリティチェック行列に基づいて、前記情報ビット及び前記第1のパリティビットを符号化するように構成されたことを特徴とする[2]に記載の装置。
[11]前記少なくとも一つのプロセッサは、第3のパリティビットを得るために、前記リフトされたパリティチェック行列に基づいて、前記情報ビット、前記第1のパリティビット及び前記第2のパリティビットを符号化するように更に構成されたことを特徴とする[10]に記載の装置。
[12]前記基本パリティチェック行列のセットは、少なくとも6,7,8,9,10及び11個の情報ビットのうちの少なくとも一つのための、少なくとも一つの基本パリティチェック行列を含むことを特徴とする[1]に記載の装置。
[13]前記リフティング値のセットは、少なくとも4,8,16,32,64,128,256,512及び1024のうちの少なくとも一つのための、少なくとも一つのリフティング値を含むことを特徴とする[1]に記載の装置。
[14]各々の基本パリティチェック行列は、複数の位置で複数個の非零要素を含み、各々の非零要素は、0からL max −1(ここで、L max は、最大のリフティング値である。)までの範囲内の巡回シフト値に関連することを特徴とする[1]に記載の装置。
[15]前記メモリは、各々の基本パリティチェック行列の前記複数個の非零要素のための複数個の巡回シフト値を記憶することを特徴とする[14]に記載の装置。
[16]前記少なくとも一つのプロセッサは、各々の基本パリティチェック行列に関するリフティング値のすべてについて、前記基本パリティチェック行列のために記憶された前記複数個の巡回シフト値に基づいて、巡回シフト値を決定するように構成されたことを特徴とする[15]に記載の装置。
[17]異なるディメンションの基本パリティチェック行列のセット及び異なる2のべき乗のリフティング値のセットに基づいて、可変サイズのパケットを符号化又は復号化することを特徴とするデータを処理するための方法。
[18]可変サイズのパケットを前記符号化又は復号化することは、符号化又は復号化されるべきパケットのパケットサイズを決定し、前記パケットサイズに基づいて、前記リフティング値のセットから一つのリフティング値を選択し、前記パケットサイズ及び前記選択されたリフティング値に基づいて、前記基本パリティチェック行列のセットから一つの基本パリティチェック行列を選択し、前記選択された基本パリティチェック行列及び前記選択されたリフティング値に基づいて、リフトされたパリティチェック行列を生成し、前記リフトされたパリティチェック行列に基づいて、前記パケットを符号化又は復号化するように構成されたことを特徴とする[17]に記載の方法。
[19]前記リフティング値を前記選択することは、
[20]前記基本パリティチェック行列を前記選択することは、
[21]前記リフトされたパリティチェック行列を前記生成することは、前記選択された基本パリティチェック行列の複数個の非零要素のための複数個の巡回シフト値に更に基づいて、前記リフトされたパリティチェック行列を生成するように構成されたことを特徴とする[17]に記載の方法。
[22]前記基本パリティチェック行列のセットにおける各々の基本パリティチェック行列の前記複数個の非零要素のための複数個の巡回シフト値を記憶することを更に含むことを特徴とする[17]に記載の方法。
[23]異なるディメンションの基本パリティチェック行列のセット及び異なる2のべき乗のリフティング値のセットに基づいて、可変サイズのパケットを符号化又は復号化するための手段を含むことを特徴とするデータを処理するための装置。
[24]可変サイズのパケットを前記符号化又は復号化するための手段は、符号化又は復号化されるべきパケットのパケットサイズを決定するための手段と、前記パケットサイズに基づいて、前記リフティング値のセットから一つのリフティング値を選択するための手段と、前記パケットサイズ及び前記選択されたリフティング値に基づいて、前記基本パリティチェック行列のセットから一つの基本パリティチェック行列を選択するための手段と、前記選択された基本パリティチェック行列及び前記選択されたリフティング値に基づいて、リフトされたパリティチェック行列を生成するための手段と、前記リフトされたパリティチェック行列に基づいて、前記パケットを符号化又は復号化するための手段とを含むことを特徴とする[23]に記載の装置。
[25]前記リフティング値を前記選択するための手段は、
[26]前記基本パリティチェック行列を前記選択するための手段は、
[27]前記リフトされたパリティチェック行列を前記生成するための手段は、前記選択された基本パリティチェック行列の複数個の非零要素のための複数個の巡回シフト値に更に基づいて、前記リフトされたパリティチェック行列を生成するための手段を含むことを特徴とする[23]に記載の装置。
[28]前記基本パリティチェック行列のセットにおける各々の基本パリティチェック行列の前記複数個の非零要素のための複数個の巡回シフト値を記憶するための手段を更に含むことを特徴とする[23]に記載の装置。
[29]コンピュータ読み取り可能な媒体を含むコンピュータプログラムプロダクトにおいて、前記コンピュータ読み取り可能な媒体は、少なくとも一つのコンピュータに、異なるディメンションの基本パリティチェック行列のセット及び異なる2のべき乗のリフティング値のセットに基づいて、可変サイズのパケットを符号化又は復号化させるためのコードを含むことを特徴とするコンピュータプログラムプロダクト。
[30]前記コンピュータ読み取り可能な媒体は、前記少なくとも一つのコンピュータに、符号化又は復号化されるべきパケットのパケットサイズを決定させるためのコードと、前記少なくとも一つのコンピュータに、前記パケットサイズに基づいて、前記リフティング値のセットから一つのリフティング値を選択させるためのコードと、前記少なくとも一つのコンピュータに、前記パケットサイズ及び前記選択されたリフティング値に基づいて、前記基本パリティチェック行列のセットから一つの基本パリティチェック行列を選択させるためのコードと、前記少なくとも一つのコンピュータに、前記選択された基本パリティチェック行列及び前記選択されたリフティング値に基づいて、リフトされたパリティチェック行列を生成させるためのコードと、前記少なくとも一つのコンピュータに、前記リフトされたパリティチェック行列に基づいて、前記パケットを符号化又は復号化させるためのコードとを更に含むことを特徴とする[29]に記載のコンピュータプログラムプロダクト。
[31]前記コンピュータ読み取り可能な媒体は、前記少なくとも一つのコンピュータに、
[32]前記コンピュータ読み取り可能な媒体は、前記少なくとも一つのコンピュータに、
[33]前記コンピュータ読み取り可能な媒体は、前記少なくとも一つのコンピュータに、前記選択された基本パリティチェック行列の前記複数個の非零要素のための前記複数個の巡回シフト値に更に基づいて、前記リフトされたパリティチェック行列を生成させるためのコードを更に含むことを特徴とする[29]に記載のコンピュータプログラムプロダクト。
[34]第1のリフトサイズの第1のパリティチェック行列に関する巡回シフト値の第1のセットを、第2のリフトサイズの第2のパリティチェック行列に関する巡回シフト値の第2のセットに基づいて決定し(前記第1及び第2のリフトサイズは、異なる2のべき乗である。)、前記巡回シフト値の第1のセットに基づいて、前記第1のパリティチェック行列を生成し、前記前記第1のパリティチェック行列に基づいて、パケットを符号化又は復号化するように構成された少なくとも一つのプロセッサと、前記少なくとも一つのプロセッサに接続されたメモリとを含むことを特徴とする装置。
[35]前記第1のリフトサイズに対する前記第2のリフトサイズの比に基づいて、ファクターKを決定し、前記第1のセットにおける対応する巡回シフト値を得るために、前記第2のセットにおける各々の巡回シフト値のK個の最下位ビット(LSB)を除去するように構成されたことを特徴とする[34]に記載の装置。
[36]前記少なくとも一つのプロセッサは、前記第2のリフトサイズの前記第1のリフトサイズに対する比を決定し、前記第2のセットにおける対応する巡回シフト値を、前記比で分割することと、整数値になるように端数を切り捨てることによって、前記第1のセットにおける各々の巡回シフト値を得るように構成されたことを特徴とする[34]に記載の装置。
[37]前記少なくとも一つのプロセッサは、前記第2のリフトサイズの前記第1のリフトサイズに対する比に基づいて、要素Kを決定し、前記第1のセットにおける対応する巡回シフト値を得るために、前記第2のセットにおける各々のK個の最上位ビット(MSB)を除去するように構成されたことを特徴とする[34]に記載の装置。
[38]前記第1及び第2のリフトサイズは、異なる2のべき乗であることを特徴とする[34]に記載の装置。
[39]前記少なくとも一つのプロセッサは、基本パリティチェック行列の各々の非零要素を、前記非零要素に対応する前記第1のセットにおける巡回シフト値の巡回置換行列で置き換えることによって、前記第1のパリティチェック行列を生成するように構成されたことを特徴とする[34]に記載の装置。
[40]第1のリフトサイズの第1のパリティチェック行列に関する巡回シフト値の第1のセットを、第2のリフトサイズの第2のパリティチェック行列に関する巡回シフト値の第2のセットに基づいて決定することと(前記第1及び第2のリフトサイズは、異なる2のべき乗である。)、前記巡回シフト値の第1のセットに基づいて、前記第1のパリティチェック行列を生成することと、前記前記第1のパリティチェック行列に基づいて、パケットを符号化又は復号化することを含むことを特徴とするデータを処理するための方法。
[41]前記巡回シフト値の第1のセットを前記決定することは、前記第1のリフトサイズに対する前記第2のリフトサイズの比に基づいて、ファクターKを決定することと、前記第1のセットにおける対応する巡回シフト値を得るために、前記第2のセットにおける各々の巡回シフト値のK個の最下位ビット(LSB)を除去することを含むことを特徴とする[40]に記載の方法。
[42]前記第1のパリティチェック行列を前記生成することとは、基本パリティチェック行列の各々の非零要素を、前記非零要素に対応する前記第1のセットにおける巡回シフト値の巡回置換行列で置き換えることによって、前記第1のパリティチェック行列を生成することを含むことを特徴とする[40]に記載の方法。
[43]基本パリティチェック行列の各々の非零要素を、特定の巡回シフト値のL×L置換行列で置き換えることによって、リフトされたパリティチェック行列を取得し(ここで、Lは2のべき乗である。)、少なくとも3つの非零要素を有する前記基本パリティチェック行列の列における2つの非零要素についての巡回シフト値s及びs+L/mを使用し(ここで、sは任意の値であり、mは2のべき乗である。)、前記リフトされたパリティチェック行列に基づいて、パケットを符号化又は復号化するように構成された少なくとも一つのプロセッサと、前記少なくとも一つのプロセッサに接続されたメモリとを含むことを特徴とする装置。
[44]前記基本パリティチェック行列は、
[45]前記少なくとも一つのプロセッサは、少なくとも3つの非零要素を有する前記列における3つの非零要素についての巡回シフト値sを選択するように構成されたことを特徴とする[43]に記載の装置。
[46]mは2に等しく、2つの前記非零要素のための前記巡回シフト値は、s及びs+L/2であることを特徴とする[43]に記載の装置。
[47]mは4に等しく、2つの前記非零要素のための前記巡回シフト値は、s及びs+L/4であることを特徴とする[43]に記載の装置。
[48]mは8に等しく、2つの前記非零要素のための前記巡回シフト値は、s及びs+L/8であることを特徴とする[43]に記載の装置。
[49]基本パリティチェック行列の各々の非零要素を、特定の巡回シフト値のL×L置換行列で置き換えることによって、リフトされたパリティチェック行列を取得することと(ここで、Lは2のべき乗である。)、少なくとも3つの非零要素を有する前記基本パリティチェック行列の列における2つの非零要素についての巡回シフト値s及びs+L/mを使用することと(ここで、sは任意の値であり、mは2のべき乗である。)、前記リフトされたパリティチェック行列に基づいて、パケットを符号化又は復号化することを含むことを特徴とするデータを処理するための方法。
[50]前記基本パリティチェック行列は、
[51]mは4に等しく、2つの前記非零要素のための前記巡回シフト値は、s及びs+L/4であることを特徴とする[49]に記載の方法。
Claims (17)
- 第1のリフトサイズの第1のパリティチェック行列に関する巡回シフト値の第1のセットを、第2のリフトサイズの第2のパリティチェック行列に関する巡回シフト値の第2のセットに基づいて決定し(前記第1及び第2のリフトサイズは、異なる2のべき乗である。)、前記巡回シフト値の第1のセットに基づいて、前記第1のパリティチェック行列を生成し、前記第1のパリティチェック行列に基づいて、パケットを符号化又は復号化するように構成された少なくとも一つのプロセッサと、
前記少なくとも一つのプロセッサに接続されたメモリとを含むことを特徴とする装置。 - 前記少なくとも一つのプロセッサは、
前記第1のリフトサイズに対する前記第2のリフトサイズの比に基づいて、ファクターKを決定し、前記第1のセットにおける対応する巡回シフト値を得るために、前記第2のセットにおける各々の巡回シフト値のK個の最下位ビット(LSB)を除去するように構成されたことを特徴とする請求項1に記載の装置。 - 前記少なくとも一つのプロセッサは、
前記第2のリフトサイズの前記第1のリフトサイズに対する比を決定し、
前記第2のセットにおける対応する巡回シフト値を、前記比で分割することと、整数値になるように端数を切り捨てることによって、前記第1のセットにおける各々の巡回シフト値を得るように構成されたことを特徴とする請求項1に記載の装置。 - 前記少なくとも一つのプロセッサは、
前記第2のリフトサイズの前記第1のリフトサイズに対する比に基づいて、要素Kを決定し、
前記第1のセットにおける対応する巡回シフト値を得るために、前記第2のセットにおける各々のK個の最上位ビット(MSB)を除去するように構成されたことを特徴とする請求項1に記載の装置。 - 前記少なくとも一つのプロセッサは、
基本パリティチェック行列の各々の非零要素を、前記非零要素に対応する前記第1のセットにおける巡回シフト値に基づく巡回置換行列で置き換えることによって、前記第1のパリティチェック行列を生成するように構成されたことを特徴とする請求項1に記載の装置。 - 第1のリフトサイズの第1のパリティチェック行列に関する巡回シフト値の第1のセットを、第2のリフトサイズの第2のパリティチェック行列に関する巡回シフト値の第2のセットに基づいて決定することと(前記第1及び第2のリフトサイズは、異なる2のべき乗である。)、
前記巡回シフト値の第1のセットに基づいて、前記第1のパリティチェック行列を生成することと、
前記第1のパリティチェック行列に基づいて、パケットを符号化又は復号化することを含むことを特徴とするデータを処理するための方法。 - 前記巡回シフト値の第1のセットを前記決定することは、
前記第1のリフトサイズに対する前記第2のリフトサイズの比に基づいて、ファクターKを決定することと、
前記第1のセットにおける対応する巡回シフト値を得るために、前記第2のセットにおける各々の巡回シフト値のK個の最下位ビット(LSB)を除去することを含むことを特徴とする請求項6に記載の方法。 - 前記第1のパリティチェック行列を前記生成することとは、
基本パリティチェック行列の各々の非零要素を、前記非零要素に対応する前記第1のセットにおける巡回シフト値に基づく巡回置換行列で置き換えることによって、前記第1のパリティチェック行列を生成することを含むことを特徴とする請求項6に記載の方法。 - 基本パリティチェック行列の各々の非零要素を、特定の巡回シフト値に基づくL×L置換行列で置き換えることによって、リフトされたパリティチェック行列を取得し(ここで、Lは2のべき乗である。)、少なくとも3つの非零要素を有する前記基本パリティチェック行列の列における2つの非零要素についての巡回シフト値s及びs+L/mを使用し(ここで、sは任意の値であり、m(m≧2)は2のべき乗である。)、前記リフトされたパリティチェック行列に基づいて、パケットを符号化又は復号化するように構成された少なくとも一つのプロセッサと、
前記少なくとも一つのプロセッサに接続されたメモリとを含むことを特徴とする装置。 - 前記少なくとも一つのプロセッサは、少なくとも3つの非零要素を有する前記列における3つの非零要素についての巡回シフト値sを選択するように構成されたことを特徴とする請求項9に記載の装置。
- mは2に等しく、2つの前記非零要素のための前記巡回シフト値は、s及びs+L/2であることを特徴とする請求項9に記載の装置。
- mは4に等しく、2つの前記非零要素のための前記巡回シフト値は、s及びs+L/4であることを特徴とする請求項9に記載の装置。
- mは8に等しく、2つの前記非零要素のための前記巡回シフト値は、s及びs+L/8であることを特徴とする請求項9に記載の装置。
- 基本パリティチェック行列の各々の非零要素を、特定の巡回シフト値に基づくL×L置換行列で置き換えることによって、リフトされたパリティチェック行列を取得することと(ここで、Lは2のべき乗である。)、
少なくとも3つの非零要素を有する前記基本パリティチェック行列の列における2つの非零要素についての巡回シフト値s及びs+L/mを使用することと(ここで、sは任意の値であり、m(m≧2)は2のべき乗である。)、
前記リフトされたパリティチェック行列に基づいて、パケットを符号化又は復号化することを含むことを特徴とするデータを処理するための方法。 - mは4に等しく、2つの前記非零要素のための前記巡回シフト値は、s及びs+L/4であることを特徴とする請求項15に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US88649607P | 2007-01-24 | 2007-01-24 | |
US60/886,496 | 2007-01-24 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009547429A Division JP5231453B2 (ja) | 2007-01-24 | 2008-01-24 | 可変サイズのパケットのldpc符号化及び復号化 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012231473A JP2012231473A (ja) | 2012-11-22 |
JP5551209B2 true JP5551209B2 (ja) | 2014-07-16 |
Family
ID=39642439
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009547429A Active JP5231453B2 (ja) | 2007-01-24 | 2008-01-24 | 可変サイズのパケットのldpc符号化及び復号化 |
JP2012128831A Active JP5559246B2 (ja) | 2007-01-24 | 2012-06-06 | 可変サイズのパケットのldpc符号化及び復号化 |
JP2012128830A Active JP5551209B2 (ja) | 2007-01-24 | 2012-06-06 | 可変サイズのパケットのldpc符号化及び復号化 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009547429A Active JP5231453B2 (ja) | 2007-01-24 | 2008-01-24 | 可変サイズのパケットのldpc符号化及び復号化 |
JP2012128831A Active JP5559246B2 (ja) | 2007-01-24 | 2012-06-06 | 可変サイズのパケットのldpc符号化及び復号化 |
Country Status (13)
Country | Link |
---|---|
US (2) | US8433984B2 (ja) |
EP (2) | EP2106635A2 (ja) |
JP (3) | JP5231453B2 (ja) |
KR (5) | KR20090113869A (ja) |
CN (2) | CN101601187B (ja) |
AU (1) | AU2008207799B2 (ja) |
BR (1) | BRPI0806757A2 (ja) |
CA (1) | CA2674719A1 (ja) |
IL (1) | IL199605A0 (ja) |
MX (1) | MX2009007946A (ja) |
RU (1) | RU2443053C2 (ja) |
TW (2) | TW200838159A (ja) |
WO (1) | WO2008092040A2 (ja) |
Families Citing this family (115)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9419749B2 (en) | 2009-08-19 | 2016-08-16 | Qualcomm Incorporated | Methods and apparatus employing FEC codes with permanent inactivation of symbols for encoding and decoding processes |
CA2674719A1 (en) * | 2007-01-24 | 2008-07-31 | Qualcomm Incorporated | Ldpc encoding and decoding of packets of variable sizes |
US8370711B2 (en) * | 2008-06-23 | 2013-02-05 | Ramot At Tel Aviv University Ltd. | Interruption criteria for block decoding |
US8392814B2 (en) * | 2008-10-07 | 2013-03-05 | Qualcomm Incorporated | Method and apparatus for high speed structured multi rate low density parity check codes |
US8612823B2 (en) * | 2008-10-17 | 2013-12-17 | Intel Corporation | Encoding of LDPC codes using sub-matrices of a low density parity check matrix |
CN101741396B (zh) * | 2008-11-19 | 2013-03-13 | 华为技术有限公司 | 可变码长ldpc码编码或译码的方法与装置及编码器和译码器 |
JP4898858B2 (ja) | 2009-03-02 | 2012-03-21 | パナソニック株式会社 | 符号化器、復号化器及び符号化方法 |
TWI427936B (zh) * | 2009-05-29 | 2014-02-21 | Sony Corp | 接收設備,接收方法,程式,及接收系統 |
US8495450B2 (en) * | 2009-08-24 | 2013-07-23 | Samsung Electronics Co., Ltd. | System and method for structured LDPC code family with fixed code length and no puncturing |
US8560911B2 (en) * | 2009-09-14 | 2013-10-15 | Samsung Electronics Co., Ltd. | System and method for structured LDPC code family |
KR101644656B1 (ko) | 2009-11-02 | 2016-08-10 | 삼성전자주식회사 | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법 |
KR101670511B1 (ko) * | 2010-05-07 | 2016-10-28 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 |
US8971261B2 (en) | 2010-06-02 | 2015-03-03 | Samsung Electronics Co., Ltd. | Method and system for transmitting channel state information in wireless communication systems |
US8732565B2 (en) | 2010-06-14 | 2014-05-20 | Samsung Electronics Co., Ltd. | Method and apparatus for parallel processing in a gigabit LDPC decoder |
US9634693B2 (en) * | 2010-08-12 | 2017-04-25 | Samsung Electronics Co., Ltd | Apparatus and method for decoding LDPC codes in a communications system |
JP5500379B2 (ja) * | 2010-09-03 | 2014-05-21 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
US8644282B2 (en) * | 2010-09-16 | 2014-02-04 | Qualcomm Incorporated | System and method for transmitting a low density parity check signal |
US8739001B2 (en) * | 2011-04-23 | 2014-05-27 | Analogies Sa | LDPC encoding and decoding techniques |
EP2525497A1 (en) | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
CN102801431B (zh) * | 2011-05-25 | 2015-02-04 | 华为技术有限公司 | 一种编码装置及方法 |
KR20120137198A (ko) * | 2011-06-11 | 2012-12-20 | 삼성전자주식회사 | 통신 시스템에서 패킷 송수신 장치 및 방법 |
JP5391253B2 (ja) * | 2011-10-26 | 2014-01-15 | パナソニック株式会社 | 送信装置及び送信方法 |
KR101922990B1 (ko) | 2011-11-11 | 2018-11-28 | 삼성전자주식회사 | 멀티미디어 통신 시스템에서 준순환 저밀도 패리티 검사 부호 송/수신 장치 및 방법 |
JP5665725B2 (ja) * | 2011-12-13 | 2015-02-04 | 株式会社東芝 | 符号化装置及びこれを用いた半導体メモリシステム |
KR101221062B1 (ko) * | 2011-12-14 | 2013-01-11 | 단국대학교 산학협력단 | 가변 usc 부호를 이용한 부호화 및 복호화 방법 |
KR101685010B1 (ko) | 2012-06-01 | 2016-12-13 | 한국전자통신연구원 | 지상파 클라우드 방송을 위한 ldpc 부호 |
US9178653B2 (en) * | 2013-01-16 | 2015-11-03 | Broadcom Corporation | Very short size LDPC coding for physical and/or control channel signaling |
US9154261B2 (en) * | 2013-01-16 | 2015-10-06 | Broadcom Corporation | Low density parity check (LDPC) coding in communication systems |
RU2654132C2 (ru) * | 2013-02-08 | 2018-05-16 | Сони Корпорейшн | Устройство обработки данных и способ обработки данных |
WO2014127129A1 (en) * | 2013-02-13 | 2014-08-21 | Qualcomm Incorporated | Ldpc design using quasi-cyclic constructions and puncturing for high rate, high parallelism, and low error floor |
CN105144589B (zh) * | 2013-05-02 | 2019-06-28 | 索尼公司 | 数据处理装置以及数据处理方法 |
WO2014179937A1 (zh) | 2013-05-07 | 2014-11-13 | 华为技术有限公司 | 一种编码及解码的方法、设备和系统 |
CN107888199B (zh) * | 2013-05-16 | 2021-11-09 | 韩国电子通信研究院 | 基于低密度奇偶校验编码/解码输入信息的方法和编码器 |
BR112015002543B1 (pt) * | 2013-06-12 | 2021-12-28 | Sony Corporation | Aparelho e método de processamento de dados |
EP2833553B1 (en) * | 2013-07-30 | 2021-03-31 | Alcatel Lucent | LDPC decoder |
EP2858249A1 (en) | 2013-10-07 | 2015-04-08 | Electronics and Telecommunications Research Institute | Low density parity check encoder |
US9430375B2 (en) | 2013-12-30 | 2016-08-30 | International Business Machines Corporation | Techniques for storing data in bandwidth optimized or coding rate optimized code words based on data access frequency |
JP2015156530A (ja) * | 2014-02-19 | 2015-08-27 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
KR102260775B1 (ko) * | 2014-05-22 | 2021-06-07 | 한국전자통신연구원 | 길이가 16200이며, 부호율이 10/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
CA2864694C (en) | 2014-08-14 | 2017-06-27 | Electronics And Telecommunications Research Institute | Low density parity check encoder having length of 16200 and code rate of 5/15, and low density parity check encoding method using the same |
CA2864630C (en) | 2014-08-14 | 2017-05-30 | Electronics And Telecommunications Research Institute | Low density parity check encoder having length of 64800 and code rate of 4/15, and low density parity check encoding method using the same |
US9602244B2 (en) | 2014-08-14 | 2017-03-21 | Electronics And Telecommunications Research Institute | Low density parity check encoder having length of 16200 and code rate of 4/15, and low density parity check encoding method using the same |
CA2959619C (en) | 2014-08-14 | 2019-05-14 | Electronics And Telecommunications Research Institute | Low density parity check encoder having length of 16200 and code rate of 3/15, and low density parity check encoding method using the same |
US9496896B2 (en) | 2014-08-14 | 2016-11-15 | Electronics And Telecommunications Research Institute | Low density parity check encoder having length of 64800 and code rate of 5/15, and low density parity check encoding method using the same |
CA2864640C (en) | 2014-08-14 | 2017-06-06 | Sung-Ik Park | Low density parity check encoder having length of 16200 and code rate of 2/15, and low density parity check encoding method using the same |
US9490843B2 (en) | 2014-08-14 | 2016-11-08 | Electronics And Telecommunications Research Institute | Low density parity check encoder having length of 64800 and code rate of 2/15, and low density parity check encoding method using the same |
CA2959609C (en) | 2014-08-14 | 2019-05-07 | Electronics And Telecommunications Research Institute | Low density parity check encoder having length of 64800 and code rate of 3/15, and low density parity check encoding method using the same |
KR102270310B1 (ko) * | 2014-08-26 | 2021-06-30 | 한국전자통신연구원 | Ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법 |
US9602243B2 (en) * | 2014-08-26 | 2017-03-21 | Electronics And Telecommunications Research Institute | Low density parity check encoder, and low density parity check encoding method using the same |
US9432052B2 (en) * | 2014-09-18 | 2016-08-30 | Broadcom Corporation | Puncture-aware low density parity check (LDPC) decoding |
US20160218750A1 (en) * | 2015-01-23 | 2016-07-28 | Empire Technology Development Llc | Parity check code encoder |
JP5848472B2 (ja) * | 2015-02-24 | 2016-01-27 | パナソニック株式会社 | 受信装置及び受信方法 |
US9667276B1 (en) * | 2015-08-06 | 2017-05-30 | Xilinx, Inc. | Efficient low error-floor LDPC codes |
US10382069B2 (en) * | 2015-08-11 | 2019-08-13 | Apple Inc. | Data encoding by efficient inversion of a parity-check sub-matrix |
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
JP6005830B2 (ja) * | 2015-11-26 | 2016-10-12 | パナソニック株式会社 | 受信装置及び受信方法 |
US10673461B2 (en) | 2015-12-24 | 2020-06-02 | Intel Corporation | Hybrid scheduling and latch-based pipelines for low-density parity-check decoding |
KR20170083432A (ko) | 2016-01-08 | 2017-07-18 | 삼성전자주식회사 | 레이트 호환 가능 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법 |
US11043966B2 (en) * | 2016-05-11 | 2021-06-22 | Qualcomm Incorporated | Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes |
EP3902142A1 (en) | 2016-05-12 | 2021-10-27 | MediaTek Inc. | Qc-ldpc coding methods and apparatus |
US10454499B2 (en) | 2016-05-12 | 2019-10-22 | Qualcomm Incorporated | Enhanced puncturing and low-density parity-check (LDPC) code structure |
CN107370489B (zh) | 2016-05-13 | 2020-07-28 | 中兴通讯股份有限公司 | 结构化ldpc码的数据处理方法及装置 |
WO2017193558A1 (zh) | 2016-05-13 | 2017-11-16 | 中兴通讯股份有限公司 | 结构化ldpc码的数据处理方法及装置 |
US9917675B2 (en) | 2016-06-01 | 2018-03-13 | Qualcomm Incorporated | Enhanced polar code constructions by strategic placement of CRC bits |
US10313057B2 (en) | 2016-06-01 | 2019-06-04 | Qualcomm Incorporated | Error detection in wireless communications using sectional redundancy check information |
US10469104B2 (en) * | 2016-06-14 | 2019-11-05 | Qualcomm Incorporated | Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes |
WO2018014272A1 (en) * | 2016-07-20 | 2018-01-25 | Huawei Technologies Co., Ltd. | Methods and systems for encoding and decoding for ldpc codes |
SG11201810437XA (en) | 2016-07-27 | 2019-02-27 | Qualcomm Inc | Design of hybrid automatic repeat request (harq) feedback bits for polar codes |
CN109792254B (zh) | 2016-08-10 | 2023-09-15 | 交互数字专利控股公司 | Harq及高级信道码 |
WO2018030909A1 (en) * | 2016-08-11 | 2018-02-15 | Huawei Technologies Co., Ltd. | Construction of qc-ldpc codes for a hybrid automatic repeat request (harq) scheme |
DK3308469T3 (da) | 2016-08-12 | 2020-06-02 | Ericsson Telefon Ab L M | Rate-matching-fremgangsmåder til LDPC-koder |
WO2018029616A1 (en) * | 2016-08-12 | 2018-02-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Determining elements of base matrices for quasi-cyclic ldpc codes having variable code lengths |
KR102131834B1 (ko) * | 2016-09-30 | 2020-07-08 | 엘지전자 주식회사 | Qc ldpc 코드의 레이트 매칭 방법 및 이를 위한 장치 |
US10778371B2 (en) * | 2016-11-02 | 2020-09-15 | Qualcomm Incorporated | Deeply-pipelined high-throughput LDPC decoder architecture |
WO2018084735A1 (en) | 2016-11-03 | 2018-05-11 | Huawei Technologies Co., Ltd. | Efficiently decodable qc-ldpc code |
EP3529899B1 (en) * | 2016-11-14 | 2023-04-05 | Huawei Technologies Co., Ltd. | Method and apparatus for encoding and decoding of variable length quasi-cyclic low-density parity-check, qc-ldpc, codes |
KR20180071917A (ko) * | 2016-12-20 | 2018-06-28 | 삼성전자주식회사 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
WO2018117651A1 (en) * | 2016-12-20 | 2018-06-28 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
EP4012930B1 (en) * | 2016-12-20 | 2023-12-13 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
TWI602188B (zh) * | 2017-01-03 | 2017-10-11 | 慧榮科技股份有限公司 | 用來於記憶裝置中進行資料管理之方法以及記憶裝置及其控制器 |
JP2020501429A (ja) * | 2017-01-06 | 2020-01-16 | エルジー エレクトロニクス インコーポレイティド | 多重ldpcコードからldpcベースコードを選択する方法及びそのための装置 |
US10581457B2 (en) | 2017-01-09 | 2020-03-03 | Mediatek Inc. | Shift coefficient and lifting factor design for NR LDPC code |
US10432227B2 (en) | 2017-01-24 | 2019-10-01 | Mediatek Inc. | Location of interleaver with LDPC code |
US10630319B2 (en) | 2017-01-24 | 2020-04-21 | Mediatek Inc. | Structure of interleaver with LDPC code |
US10340949B2 (en) * | 2017-02-06 | 2019-07-02 | Qualcomm Incorporated | Multiple low density parity check (LDPC) base graph design |
CN113676188A (zh) * | 2017-03-03 | 2021-11-19 | 华为技术有限公司 | 高码率的长ldpc码 |
CA3094841C (en) | 2017-03-24 | 2023-05-02 | Zte Corporation | Processing method and device for quasi-cyclic low density parity check coding |
US10735138B2 (en) * | 2017-05-02 | 2020-08-04 | Futurewei Technologies, Inc. | Multi-label offset lifting method |
RU2667772C1 (ru) * | 2017-05-05 | 2018-09-24 | Хуавэй Текнолоджиз Ко., Лтд. | Способ и устройство обработки информации и устройство связи |
CN110535474B (zh) | 2017-05-05 | 2023-06-06 | 华为技术有限公司 | 信息处理的方法、通信装置 |
US10484013B2 (en) | 2017-05-12 | 2019-11-19 | Mediatek Inc. | Shift-coefficient table design of QC-LDPC code for smaller code block sizes in mobile communications |
US10567116B2 (en) | 2017-05-12 | 2020-02-18 | Mediatek Inc. | Wireless communication using codebooks from a QC-LDPC code for shorter processing latency and improved decoder throughput efficiency |
US10484011B2 (en) | 2017-05-12 | 2019-11-19 | Mediatek Inc. | Shift-coefficient table design of QC-LDPC code for larger code block sizes in mobile communications |
WO2018218466A1 (zh) | 2017-05-28 | 2018-12-06 | 华为技术有限公司 | 信息处理的方法和通信装置 |
CN108988871A (zh) * | 2017-05-31 | 2018-12-11 | 电信科学技术研究院 | 一种编码方法及装置、计算机存储介质 |
CN108988869B (zh) * | 2017-05-31 | 2021-07-30 | 大唐移动通信设备有限公司 | 一种确定校验矩阵的方法及装置、计算机存储介质 |
EP3624350A4 (en) | 2017-06-03 | 2020-06-17 | Huawei Technologies Co., Ltd. | INFORMATION PROCESSING PROCESS AND COMMUNICATION DEVICE |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
EP3588786B1 (en) * | 2017-06-15 | 2022-11-16 | Huawei Technologies Co., Ltd. | Qc-ldpc codes for 3gpp 5g mobile radio |
RU2730444C1 (ru) * | 2017-06-25 | 2020-08-21 | ЭлДжи ЭЛЕКТРОНИКС ИНК. | Способ для выполнения кодирования на основе матрицы контроля по четности ldpc-кода в системе беспроводной связи и терминал с его использованием |
CN109120275B (zh) * | 2017-06-26 | 2021-02-05 | 电信科学技术研究院 | 一种编码方法及装置、计算机存储介质 |
CN115801191A (zh) * | 2017-06-26 | 2023-03-14 | 中兴通讯股份有限公司 | 准循环低密度奇偶校验编码设计方法及装置 |
CN109327225B9 (zh) | 2017-06-27 | 2021-12-10 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
CN109150196A (zh) | 2017-06-27 | 2019-01-04 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
TWI690166B (zh) * | 2017-06-27 | 2020-04-01 | 聯發科技股份有限公司 | 在移動通信中用於小碼塊尺寸的qc-ldpc碼的移位係數表設計方法 |
TWI690169B (zh) * | 2017-06-28 | 2020-04-01 | 聯發科技股份有限公司 | 在移動通信中用於大碼塊尺寸的qc-ldpc碼的移位係數表設計方法 |
BR112020000140A2 (pt) | 2017-07-07 | 2020-08-04 | Qualcomm Incorporated | técnicas de comunicação aplicando seleção de gráfico base de código de verificação de paridade de baixa densidade |
US11258536B2 (en) | 2017-08-10 | 2022-02-22 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding/decoding channel in communication or broadcasting system |
CN109391367B (zh) * | 2017-08-11 | 2022-12-30 | 华为技术有限公司 | 通信方法和装置 |
KR101991447B1 (ko) * | 2018-09-10 | 2019-06-20 | 국방과학연구소 | 블록 간섭 및 블록 페이딩에 강인한 고부호율 프로토그래프 기반 ldpc 부호 설계 기법 |
WO2020145516A1 (ko) * | 2019-01-07 | 2020-07-16 | 엘지전자 주식회사 | 무선 통신 시스템에서 저밀도 패리티 체크 행렬을 이용한 채널 코딩을 수행하는 방법 및 장치 |
US11791938B2 (en) * | 2019-09-26 | 2023-10-17 | Nvidia Corporation | Parity check decoding |
CN112583420B (zh) * | 2019-09-30 | 2024-01-09 | 上海华为技术有限公司 | 一种数据处理方法和译码器 |
US10778248B1 (en) * | 2020-01-30 | 2020-09-15 | TenaFe, Inc. | Low-density parity-check decoding with de-saturation |
CN112511173A (zh) * | 2020-12-23 | 2021-03-16 | 中兴通讯股份有限公司 | 低密度奇偶校验编码、译码方法、编码、译码设备及介质 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2007042C1 (ru) | 1991-02-22 | 1994-01-30 | Морозов Андрей Константинович | Система для кодирования и декодирования с исправлением ошибок |
US6633859B1 (en) | 1999-08-17 | 2003-10-14 | Authoria, Inc. | Knowledge system with distinct presentation and model structure |
US6567465B2 (en) * | 2001-05-21 | 2003-05-20 | Pc Tel Inc. | DSL modem utilizing low density parity check codes |
US6633856B2 (en) | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US6961888B2 (en) * | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
US7702986B2 (en) * | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
CA2516716C (en) * | 2003-02-26 | 2012-08-14 | Flarion Technologies, Inc. | Method and apparatus for performing low-density parity-check (ldpc) code operations using a multi-level permutation |
US6957375B2 (en) * | 2003-02-26 | 2005-10-18 | Flarion Technologies, Inc. | Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation |
JP4224777B2 (ja) * | 2003-05-13 | 2009-02-18 | ソニー株式会社 | 復号方法および復号装置、並びにプログラム |
CN1902828B (zh) | 2003-08-08 | 2012-02-29 | 英特尔公司 | 用于改变低密度奇偶校验码字长度的方法和装置 |
KR100809619B1 (ko) | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
KR100955952B1 (ko) | 2003-10-13 | 2010-05-19 | 삼성전자주식회사 | 무선 통신 시스템에서 리프팅 저밀도 패러티 검사 부호를이용한 시공간 부호화 방법 및 장치 |
KR100922956B1 (ko) | 2003-10-14 | 2009-10-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 방법 |
US7395495B2 (en) | 2004-01-12 | 2008-07-01 | Intel Corporation | Method and apparatus for decoding forward error correction codes |
CN1947368B (zh) * | 2004-04-28 | 2010-06-16 | 三星电子株式会社 | 对具有可变块长度的块低密度奇偶校验码编码/解码的设备和方法 |
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
US7526717B2 (en) * | 2004-06-16 | 2009-04-28 | Samsung Electronics Co., Ltd. | Apparatus and method for coding and decoding semi-systematic block low density parity check codes |
US7581157B2 (en) * | 2004-06-24 | 2009-08-25 | Lg Electronics Inc. | Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system |
US7346832B2 (en) | 2004-07-21 | 2008-03-18 | Qualcomm Incorporated | LDPC encoding methods and apparatus |
US7395490B2 (en) | 2004-07-21 | 2008-07-01 | Qualcomm Incorporated | LDPC decoding methods and apparatus |
US7516391B2 (en) | 2004-08-16 | 2009-04-07 | Samsung Electronics Co., Ltd | Apparatus and method for coding/decoding block low density parity check code with variable block length |
WO2006039801A1 (en) * | 2004-10-12 | 2006-04-20 | Nortel Networks Limited | System and method for low density parity check encoding of data |
KR100809616B1 (ko) * | 2005-10-19 | 2008-03-05 | 삼성전자주식회사 | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
KR100975558B1 (ko) | 2006-05-03 | 2010-08-13 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
US7934146B2 (en) * | 2006-10-18 | 2011-04-26 | Nokia Corporation | Method, apparatus and computer program product providing for data block encoding and decoding |
US8464120B2 (en) * | 2006-10-18 | 2013-06-11 | Panasonic Corporation | Method and system for data transmission in a multiple input multiple output (MIMO) system including unbalanced lifting of a parity check matrix prior to encoding input data streams |
CA2674719A1 (en) * | 2007-01-24 | 2008-07-31 | Qualcomm Incorporated | Ldpc encoding and decoding of packets of variable sizes |
-
2008
- 2008-01-24 CA CA002674719A patent/CA2674719A1/en not_active Abandoned
- 2008-01-24 KR KR1020097017639A patent/KR20090113869A/ko not_active Application Discontinuation
- 2008-01-24 KR KR1020127013936A patent/KR101312468B1/ko active IP Right Grant
- 2008-01-24 JP JP2009547429A patent/JP5231453B2/ja active Active
- 2008-01-24 TW TW097102766A patent/TW200838159A/zh unknown
- 2008-01-24 KR KR1020137002214A patent/KR101339120B1/ko active IP Right Grant
- 2008-01-24 US US12/018,959 patent/US8433984B2/en active Active
- 2008-01-24 CN CN200880002904.0A patent/CN101601187B/zh active Active
- 2008-01-24 EP EP08728234A patent/EP2106635A2/en not_active Ceased
- 2008-01-24 RU RU2009131711/08A patent/RU2443053C2/ru active
- 2008-01-24 AU AU2008207799A patent/AU2008207799B2/en active Active
- 2008-01-24 KR KR1020127013935A patent/KR101280477B1/ko active IP Right Grant
- 2008-01-24 MX MX2009007946A patent/MX2009007946A/es active IP Right Grant
- 2008-01-24 CN CN201210394025.5A patent/CN102904583B/zh active Active
- 2008-01-24 TW TW102111752A patent/TW201334425A/zh unknown
- 2008-01-24 KR KR1020137017331A patent/KR101364160B1/ko active IP Right Grant
- 2008-01-24 WO PCT/US2008/051961 patent/WO2008092040A2/en active Application Filing
- 2008-01-24 EP EP12190674A patent/EP2568612A1/en not_active Ceased
- 2008-01-24 BR BRPI0806757-0A patent/BRPI0806757A2/pt not_active IP Right Cessation
-
2009
- 2009-06-28 IL IL199605A patent/IL199605A0/en unknown
-
2012
- 2012-03-06 US US13/413,277 patent/US8578249B2/en active Active
- 2012-06-06 JP JP2012128831A patent/JP5559246B2/ja active Active
- 2012-06-06 JP JP2012128830A patent/JP5551209B2/ja active Active
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5551209B2 (ja) | 可変サイズのパケットのldpc符号化及び復号化 | |
KR101611169B1 (ko) | 통신/방송 시스템에서 데이터 송수신 장치 및 방법 | |
JP6609684B2 (ja) | 通信方法 | |
JP7361017B2 (ja) | データ符号化方法及び装置、記憶媒体、並びにプロセッサ | |
KR20140145978A (ko) | Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법 | |
US20100138720A1 (en) | Channel-encoding/decoding apparatus and method using low-density parity-check codes | |
KR20200013794A (ko) | 정보 처리 방법, 장치 및 통신 장치 | |
KR20190113983A (ko) | 정보 프로세싱 방법 및 통신 장치 | |
KR20170075627A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR20140145977A (ko) | 패리티 검사 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법 | |
KR20190000768A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR20170060574A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR20180071923A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR20170060600A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131220 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140521 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5551209 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |