WO2020145516A1 - 무선 통신 시스템에서 저밀도 패리티 체크 행렬을 이용한 채널 코딩을 수행하는 방법 및 장치 - Google Patents

무선 통신 시스템에서 저밀도 패리티 체크 행렬을 이용한 채널 코딩을 수행하는 방법 및 장치 Download PDF

Info

Publication number
WO2020145516A1
WO2020145516A1 PCT/KR2019/017094 KR2019017094W WO2020145516A1 WO 2020145516 A1 WO2020145516 A1 WO 2020145516A1 KR 2019017094 W KR2019017094 W KR 2019017094W WO 2020145516 A1 WO2020145516 A1 WO 2020145516A1
Authority
WO
WIPO (PCT)
Prior art keywords
matrix
sub
code
elements
row
Prior art date
Application number
PCT/KR2019/017094
Other languages
English (en)
French (fr)
Inventor
전기준
이상림
이호재
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US17/421,210 priority Critical patent/US11528036B2/en
Publication of WO2020145516A1 publication Critical patent/WO2020145516A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203—Details of error rate determination, e.g. BER, FER or WER
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0093—Point-to-multipoint

Definitions

  • the present disclosure relates to wireless communication, and more particularly, to a method and apparatus for performing channel coding based on a low density parity check matrix.
  • LDPC code Low density parity check code
  • iterative decoding algorithm was introduced in 1962 by Galager and rediscovered in 1996 by MacKay and Neal. Became.
  • LDPC code is a linear error correction code, used in a noise transmission channel, and is also called a linear block code. Based on the bipartite graph (mutual graph), the LDPC code can be designed. LDPC codes can be referred to as capacity access codes in terms of providing performance close to the theoretical limit (Shannon limit) using iterative soft-decision algorithms. In legacy 3GPP-based communication systems (LTE, LTE-A, LTE-A pro), a capacity access code called turbo code is used. It is known that the LDPC code has a bit error rate (BER) close to the channel limit in a binary additional white Gaussian noisy channel (binary AWGN channel). The LDPC coding method can achieve a low error rate with relatively low complexity.
  • BER bit error rate
  • M2M machine-to-machine
  • MTC machine type communication
  • smart phones and tablet PCs Personal Computers
  • MTC machine type communication
  • tablet PCs Personal Computers
  • Multi-antenna technology and multi-base station cooperation technology have been developed.
  • eMBB enhanced mobile broadband
  • RAT legacy radio access technology
  • massive machine type communication for providing a variety of services anytime, anywhere by connecting a plurality of devices and objects to each other is one of the major issues to be considered in next-generation communication.
  • next generation radio access technology has been discussed in consideration of eMBB communication, mMTC, ultra-reliable and low latency communication (URLLC), and the like.
  • the present disclosure can provide a method and apparatus for performing channel coding based on a low density parity check matrix in a wireless communication system.
  • a method of transmitting an information block based on a low density parity check (LDPC) code in a wireless communication system Encoding information block based on the LDPC base graph H_BG including; And transmitting the encoded information block.
  • Each element of the H_BG is zero ('0') or one ('1'), and each of the elements of the H_BG is '0' represents a Z ⁇ Z zero matrix (represent), and the H_BG
  • Each of the elements of '1' is a Z ⁇ Z matrix obtained based on a circular permutation matrix obtained by circularly shifting a Z ⁇ Z identity matrix to the left or right.
  • the submatrix T_BG of the H_BG may be a dual diagonal matrix
  • the submatrix D_BG of the H_BG may be a dual diagonal matrix.
  • Encoding the information block based on the H_BG may include encoding the information block based on a parity check matrix (PCM) H corresponding to the H_BG.
  • PCM parity check matrix
  • all elements of the first row of the corresponding Z ⁇ Z cyclic permutation matrix may be 0.
  • Sub-matrix A_BG and sub-matrix C_BG correspond to the information part
  • sub-matrix B_BG, sub-matrix D_BG, sub-matrix T_BG and sub-matrix E_BG correspond to the parity part
  • sub-matrix B_BG is an M ⁇ M unit matrix
  • M is a natural number
  • Sub-matrix E_BG may be an M ⁇ M unit matrix
  • sub-matrix D_BG may be an M ⁇ M matrix
  • sub-matrix T_BG may be an M ⁇ M matrix.
  • Sub-matrix A_BG and sub-matrix C_BG correspond to the information part
  • sub-matrix B_BG, sub-matrix D_BG, sub-matrix T_BG and sub-matrix E_BG correspond to the parity part
  • sub-matrix D_BG is an M1 ⁇ M1 matrix
  • M1 is a natural number
  • the sub-matrix T_BG is an M2 ⁇ M2 matrix
  • M2 is a natural number
  • sub-matrix B_BG is an M2 ⁇ M1 matrix
  • the element in the last row of the last column of the sub-matrix B_BG is '1'
  • each of the elements of the remaining rows of the last column is 0'
  • one element included in each of the columns of columns 1 to (M1-1) of the sub-matrix B_BG is '1', and from columns 1 to (M1-1) of the sub-matrix B_BG.
  • each of the columns are '0'
  • the sub-matrix E_BG is an M1 ⁇ M2 matrix
  • the element of the last column of the last row of the sub-matrix E_BG is '1'
  • the remaining columns of the last row of the sub-matrix E_BG are '0'
  • one element included in each of the rows of rows 1 through (M1-1) of the sub-matrix E_BG is '1'
  • the remaining elements included in each of the rows up to the row may be '0'.
  • a method of receiving an information block includes: receiving the encoded information block; And It may include decoding the information block based on the LDPC base graph H_BG including.
  • Each element of the H_BG is zero ('0') or one ('1'), and each of the elements of the H_BG is '0' represents a Z ⁇ Z zero matrix (represent), and the H_BG
  • Each of the elements of '1' is a Z ⁇ Z matrix obtained based on a circular permutation matrix obtained by circularly shifting a Z ⁇ Z identity matrix to the left or right.
  • the submatrix T_BG may be a dual diagonal matrix
  • the submatrix D_BG may be a dual diagonal matrix.
  • an apparatus for transmitting an information block based on a low density parity check (LDPC) code in a wireless communication system includes: a transceiver; Memory; And at least one processor connected to the transceiver and the memory.
  • LDPC low density parity check
  • the memory when executed, stores instructions that cause the at least one processor to perform the operations, and the operations include: Encoding information block based on the LDPC base graph H_BG including; And transmitting the encoded information block.
  • Each element of the H_BG is zero ('0') or one ('1'), and each of the elements of the H_BG is '0' represents a Z ⁇ Z zero matrix (represent), and the H_BG
  • Each of the elements of '1' is a Z ⁇ Z matrix obtained based on a circular permutation matrix obtained by circularly shifting a Z ⁇ Z identity matrix to the left or right.
  • the submatrix T_BG of the H_BG may be a dual diagonal matrix
  • the submatrix D_BG of the H_BG may be a dual diagonal matrix.
  • the transmitting device may be mounted on an autonomous driving device that communicates with at least one of a mobile terminal, a base station, and an autonomous driving vehicle.
  • channel coding can be efficiently performed by performing channel coding based on a low-density parity check matrix.
  • This disclosure provides a method for improving the performance of a wireless communication system using LDPC coding.
  • LDPC encoding/decoding with an efficient decoding threshold with error flow is possible.
  • FIG. 1A illustrates a communication system applied to the present disclosure.
  • FIG. 1B illustrates a wireless device that can be applied to the present disclosure.
  • 1C shows another example of a wireless device applied to the present disclosure.
  • FIG. 2 is a diagram showing an example of a frame structure in NR (New Radio).
  • 3 shows an example of a resource grid in NR.
  • FIG. 4 is an exemplary diagram for describing a channel coding method according to the present disclosure.
  • 5 and 6 are exemplary views for describing a modulation method according to the present disclosure.
  • FIG. 7 illustrates a process of a transport block in a wireless communication system.
  • FIG. 8 is a block diagram illustrating performing rate matching by separating a cystic portion and a parity portion of an encoded code block.
  • FIG. 9 illustrates an internal structure of a circular buffer.
  • FIG. 10 is an exemplary diagram for explaining a process in more detail for a transport block in more detail.
  • 11 and 12 are exemplary views for explaining the parity check matrix H of the LDPC code through a bipartite graph.
  • 13 is an example of expressing a parity check matrix as a model matrix and a base graph.
  • the base graph(s) or parity check matrix(s) of LDPC code(s) of the present disclosure may be used in the channel encoding and channel decoding of FIG. 14.
  • 15 illustrates communication devices capable of performing implementations of the present disclosure.
  • FIG. 16 shows performance results of an additive white Gaussian noise channel (AWGN channel) of the NR LDPC code.
  • AWGN channel additive white Gaussian noise channel
  • 17 is an exemplary diagram for describing the performance of an LDPC code according to the present disclosure.
  • FIG. 18 is an exemplary diagram for explaining an approach based on a high-level base graph structure according to an aspect of the present disclosure.
  • FIG. 19 is an exemplary diagram for explaining an approach based on a high-level base graph structure according to another aspect of the present disclosure.
  • 20 is an exemplary view for explaining a method of obtaining a PCM by lifting a basegraph and a basegraph of QC-LDPC according to the present disclosure.
  • 21 is an exemplary view for explaining an efficient implementation of an inverse matrix form of the matrix T and the matrix ⁇ and the product of ⁇ -1 and T -1 .
  • 22A, 22B, 23A, and 23B are exemplary diagrams for describing a parity check matrix (PCM) in the QC LDPC coding method according to the present disclosure.
  • PCM parity check matrix
  • FIG. 24 is an exemplary diagram for explaining a comparison of performance between an LDPC coding method and an NR LDPC coding method according to the present disclosure.
  • 25A, 25B, and 25C are exemplary views for explaining the protographs of RJA code and SRJA code in comparison with a protograph having degree-3 VNs from the perspective of the graph.
  • 26A and 26B are exemplary views for explaining a method of obtaining PCM based on a basegraph.
  • 27A and 27B show exemplary results where the SRJA code can be considered as an RMACA code.
  • FIG. 29 is an exemplary diagram for explaining a method of transmitting an information block based on a low density parity check (LDPC) code in a wireless communication system according to the present disclosure.
  • LDPC low density parity check
  • FIG. 30 is an exemplary diagram for explaining a method of receiving an information block based on a low density parity check (LDPC) code in a wireless communication system according to the present disclosure.
  • LDPC low density parity check
  • the terminal collectively refers to a mobile or fixed user end device such as a user equipment (UE), a mobile station (MS), or an advanced mobile station (AMS).
  • UE user equipment
  • MS mobile station
  • AMS advanced mobile station
  • the base station refers to any node of the network terminal communicating with the terminal, such as Node B, eNode B, Base Station, and AP (Access Point).
  • 3GPP TS 38.212 (reference [5]), which is a 5G (fifth generation)/NR (New radio) technology standard, UL-SCH (uplink shared channel), DL-SCH (downlink shared channel), PCH (Paging channel), etc.
  • the LDPC coding method is adopted as a channel coding method in a transport channel (TrCH).
  • TrCH transport channel
  • LDPC coding can also be used in ultra-reliable and low-latency communication (URLLC), which is one of the use cases of 5G.
  • URLLC ultra-reliable and low-latency communication
  • ultra-reliable and low-latency communication which is one of usage scenarios in a 5G wireless communication system
  • URLLC ultra-reliable and low-latency communication
  • a new LDPC encoding parity check matrix has been proposed to shorten the decoding delay time for ultra-reliable-low-delay communication.
  • the UE may be fixed or mobile, and various devices that transmit and receive user data and/or various control information by communicating with a base station (BS) belong to this.
  • BS Base Station
  • UE Terminal Equipment
  • MS Mobile Station
  • MT Mobile Terminal
  • UT User Terminal
  • SS Subscribe Station
  • wireless device wireless device
  • PDA Personal Digital Assistant
  • wireless modem wireless modem
  • the BS generally refers to a fixed station that communicates with the UE and/or other BSs, and exchanges various data and control information by communicating with the UE and other BSs.
  • BS may be referred to in other terms, such as Advanced Base Station (ABS), Node-B (NB), evolved-NodeB (eNB), Base Transceiver System (BTS), Access Point (PS), Processing Server (PS).
  • ABS Advanced Base Station
  • NB Node-B
  • eNB evolved-NodeB
  • BTS Base Transceiver System
  • PS Access Point
  • PS Processing Server
  • the base station of the UTRAN is called Node-B
  • the base station of the E-UTRAN is called the eNB
  • gNB base station of the new radio access technology network
  • the base station will be referred to as BS.
  • a node refers to a fixed point that can communicate with a UE to transmit/receive a radio signal.
  • Various types of BSs can be used as nodes regardless of their name.
  • NB, eNB, pico-cell eNB (PeNB), home eNB (HeNB), relay, repeater, etc. may be a node.
  • the node may not be a BS.
  • it may be a radio remote head (RRH) or a radio remote unit (RRU).
  • RRH, RRU, etc. generally have a lower power level than the power level of the BS.
  • RRH/RRU Since the RRH or RRU (hereinafter RRH/RRU) is generally connected to the BS by a dedicated line such as an optical cable, compared to the cooperative communication by BSs connected by a wireless line, RRH/RRU and Cooperative communication by BS can be performed smoothly.
  • At least one antenna is installed in one node.
  • the antenna may mean a physical antenna or an antenna port, a virtual antenna, or a group of antennas. Nodes are also called points.
  • a cell may mean a certain geographic area in which one or more nodes provide communication services. Accordingly, in the present disclosure, communicating with a specific cell may mean communicating with a BS or node providing a communication service to the specific cell.
  • a downlink/uplink signal of a specific cell means a downlink/uplink signal to/from a BS or node providing communication service to the specific cell.
  • a cell that provides uplink/downlink communication service to a UE is called a serving cell.
  • the channel state/quality of a specific cell means a channel state/quality of a channel or communication link formed between a BS or a node providing a communication service to the specific cell and a UE.
  • the UE transmits the downlink channel state from a specific node to the CRS(s) transmitted on a cell-specific reference signal (CRS) resource in which the antenna port(s) of the specific node is assigned to the specific node, and / Or CSI-RS (s) transmitted on the CSI-RS (Channel State Information Reference Signal) resource can be measured.
  • CRS cell-specific reference signal
  • CSI-RS Channel State Information Reference Signal
  • the 3GPP-based communication system uses the concept of a cell to manage radio resources, and a cell associated with the radio resource is distinguished from a cell in a geographical area.
  • a “cell” in a geographic area may be understood as a coverage in which a node can provide a service using a carrier wave, and a “cell” of a radio resource is a band (that is, a frequency range configured by the carrier wave) band).
  • the coverage of a node depends on a carrier that carries a corresponding signal, because the coverage of a downlink, which is a range in which a node can transmit a valid signal, and an uplink coverage, a range in which a valid signal can be received from a UE, are dependent on a carrier that carries the signal.
  • the term "cell” may be used to mean a range in which the coverage of a service by a node, sometimes a radio resource, and sometimes a signal using the radio resource can reach a valid intensity.
  • cell associated with a radio resource is defined as a combination of DL resources and UL resources, that is, a combination of DL component carrier (CC) and UL CC.
  • the cell may be configured with DL resources alone or a combination of DL resources and UL resources.
  • a linkage between a carrier frequency of a DL resource (or DL CC) and a carrier frequency of a UL resource (or UL CC) is a system. It can be indicated by information.
  • SIB2 system information block type 2
  • the carrier frequency may mean a center frequency of each cell or CC.
  • a cell operating on a primary frequency is referred to as a primary cell (Pcell) or PCC
  • a cell operating on a secondary frequency is referred to as a secondary cell.
  • cell, Scell) or SCC The carrier corresponding to the Pcell in the downlink is called a downlink primary CC (DL PCC), and the carrier corresponding to the Pcell in the uplink is called a UL primary CC (DL PCC).
  • DL PCC downlink primary CC
  • DL PCC UL primary CC
  • Scell refers to a cell that can be set after a radio resource control (RRC) connection establishment is made and can be used to provide additional radio resources. Depending on the capabilities of the UE, the Scell can form a set of serving cells for the UE together with the Pcell.
  • RRC radio resource control
  • the carrier corresponding to the Scell in the downlink is called DL secondary CC (DL SCC), and the carrier corresponding to the Scell in the uplink is called the UL secondary CC (UL SCC).
  • DL SCC DL secondary CC
  • UL SCC UL secondary CC
  • Downlink physical signals corresponding to are defined.
  • a physical downlink shared channel (PDSCH), a physical broadcast channel (PBCH), and a physical downlink control channel (physical downlink control channel, PDCCH) are downlink physical channels.
  • a reference signal and a synchronization signal can be used as downlink physical signals.
  • the reference signal also referred to as a pilot, refers to a signal of a predetermined special waveform that the BS and the UE know each other, for example, cell specific RS (cell specific RS), UE- A specific RS (UE-specific RS, UE-RS), positioning RS (positioning RS, PRS) and channel state information RS (channel state information RS, CSI-RS) may be used as a downlink reference signal.
  • cell specific RS cell specific RS
  • UE- A specific RS UE-specific RS, UE-RS
  • positioning RS positioning RS
  • channel state information RS channel state information RS
  • CSI-RS channel state information RS
  • a physical uplink shared channel PUSCH
  • a physical uplink control channel PUCCH
  • a physical random access channel PRACH
  • DMRS demodulation reference signal
  • SRS sounding reference signal
  • PDCCH Physical Downlink Control CHannel
  • PDSCH Physical Downlink Shared CHannel
  • DCI downlink control information
  • PUCCH Physical Uplink Control CHannel
  • PUSCH Physical Uplink Shared CHannel
  • PRACH Physical Random Access CHannel
  • UCI uplink control information
  • time-frequency resources carrying uplink data and random access signals Means a set of or resource elements.
  • the expression that the user equipment transmits PUCCH/PUSCH/PRACH is used in the same sense as transmitting uplink control information/uplink data/random access signal on or through PUSCH/PUCCH/PRACH, respectively.
  • the expression that the BS transmits PDCCH/PDSCH is used in the same sense as transmitting downlink data/control information on or through PDCCH/PDSCH, respectively.
  • wireless communication standard documents for example, 3GPP TS 36.211, 3GPP TS 36.212, 3GPP TS 36.213, 3GPP TS 36.321, 3GPP TS 36.331, 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, 3GPP TS 38.321, 3GPP TS 38. 331, and the like.
  • next-generation communication As more communication devices require a larger communication capacity, there is a need for an improved mobile broadband communication compared to a conventional radio access technology (RAT).
  • massive MTC which provides various services anytime, anywhere by connecting multiple devices and objects, is also one of the major issues to be considered in next-generation communication.
  • design of a communication system considering a service/UE sensitive to reliability and latency is being discussed.
  • next-generation RAT in consideration of such advanced mobile broadband communication, massive MTC, and ultra-reliable and low latency communication (URLLC) is being discussed.
  • 3GPP is in the process of studying for the next generation mobile communication systems (beyound-4G, 5G, 6G, etc.) after LTE/LTE-A.
  • the technology is referred to as a new RAT (new RAT, NR) or 5G RAT.
  • 5G communication systems are required to support significantly better performance than existing 4G systems in terms of data rate, capacity, latency, energy consumption and cost.
  • NR systems need to make significant advances in the areas of bandwidth, spectral, energy, signaling efficiency, and cost per bit.
  • 5G needs to utilize efficient waveforms to meet these needs.
  • a user equipment or a user equipment may receive information through a downlink from a base station, and the user equipment may also transmit information through an uplink.
  • the information transmitted or received by the terminal includes data and various control information, and various physical channels exist according to the type and purpose of the information transmitted or received by the terminal.
  • CDMA code division multiple access
  • FDMA frequency division multiple access
  • TDMA time division multiple access
  • OFDMA orthogonal frequency division multiple access
  • SC-FDMA single carrier frequency division multiple access
  • CDMA may be implemented by radio technology such as Universal Terrestrial Radio Access (UTRA) or CDMA2000.
  • TDMA may be implemented with wireless technologies such as Global System for Mobile communications (GSM)/General Packet Radio Service (GPRS)/Enhanced Data Rates for GSM Evolution (EDGE).
  • GPRS General Packet Radio Service
  • EDGE Enhanced Data Rates for GSM Evolution
  • OFDMA may be implemented with wireless technologies such as IEEE 802.11 (Wi-Fi), IEEE 802.16 (WiMAX), IEEE 802-20, and Evolved UTRA (E-UTRA).
  • UTRA is part of the Universal Mobile Telecommunications System (UMTS).
  • UMTS Universal Mobile Telecommunications System
  • 3GPP 3rd Generation Partnership Project
  • LTE long term evolution
  • E-UMTS Evolved UMTS
  • LTE-A Advanced
  • 3GPP LTE Advanced
  • FIG. 1A illustrates a communication system applied to the present disclosure.
  • the communication system 1 applied to the present disclosure includes a wireless device, a base station and a network.
  • the wireless device means a device that performs communication using a wireless access technology (eg, 5G NR (New RAT), Long Term Evolution (LTE)), and may be referred to as a communication/wireless/5G device.
  • a wireless access technology eg, 5G NR (New RAT), Long Term Evolution (LTE)
  • LTE Long Term Evolution
  • the wireless device includes a robot 100a, a vehicle 100b-1, 100b-2, an XR (eXtended Reality) device 100c, a hand-held device 100d, and a home appliance 100e. ), Internet of Thing (IoT) device 100f, and AI device/server 400.
  • IoT Internet of Thing
  • the vehicle may include a vehicle equipped with a wireless communication function, an autonomous driving vehicle, a vehicle capable of performing inter-vehicle communication, and the like.
  • the vehicle may include a UAV (Unmanned Aerial Vehicle) (eg, a drone).
  • XR devices include Augmented Reality (AR)/Virtual Reality (VR)/Mixed Reality (MR) devices, Head-Mounted Device (HMD), Head-Up Display (HUD) provided in vehicles, televisions, smartphones, It may be implemented in the form of a computer, wearable device, home appliance, digital signage, vehicle, robot, or the like.
  • the mobile device may include a smart phone, a smart pad, a wearable device (eg, a smart watch, smart glasses), a computer (eg, a notebook, etc.).
  • Household appliances may include a TV, a refrigerator, and a washing machine.
  • IoT devices may include sensors, smart meters, and the like.
  • the base station and the network may also be implemented as wireless devices, and the specific wireless device 200a may operate as a base station/network node to other wireless devices.
  • the wireless devices 100a to 100f may be connected to the network 300 through the base station 200.
  • AI Artificial Intelligence
  • the network 300 may be configured using a 3G network, a 4G (eg, LTE) network, or a 5G (eg, NR, NR-EUTRA dual connectivity) network.
  • the wireless devices 100a to 100f may communicate with each other through the base station 200/network 300, but may also directly communicate (e.g. sidelink communication) without going through the base station/network.
  • the vehicles 100b-1 and 100b-2 may perform direct communication (e.g. Vehicle to Vehicle (V2V)/Vehicle to everything (V2X) communication).
  • the IoT device eg, sensor
  • the IoT device may directly communicate with other IoT devices (eg, sensors) or other wireless devices 100a to 100f.
  • Wireless communication/connections 150a, 150b, and 150c may be achieved between the wireless devices 100a to 100f/base station 200 and the base station 200/base station 200.
  • the wireless communication/connection is various wireless access such as uplink/downlink communication 150a and sidelink communication 150b (or D2D communication), base station communication 150c (eg relay, IAB (Integrated Access Backhaul)). It can be achieved through technology (eg, 5G NR), and wireless devices/base stations/wireless devices, base stations and base stations can transmit/receive radio signals to each other through wireless communication/connections 150a, 150b, 150c.
  • wireless communication/connections 150a, 150b, and 150c may transmit/receive signals over various physical channels.
  • various signal processing processes eg, channel encoding/decoding, modulation/demodulation, resource mapping/demapping, etc.
  • resource allocation processes etc.
  • FIG. 1B illustrates a wireless device that can be applied to the present disclosure.
  • the first wireless device 100 and the second wireless device 200 may transmit and receive wireless signals through various wireless access technologies (eg, LTE and NR).
  • ⁇ the first wireless device 100, the second wireless device 200 ⁇ is ⁇ wireless device 100x, base station 200 ⁇ and/or ⁇ wireless device 100x, wireless device 100x in FIG. 1A. ⁇ .
  • the first wireless device 100 includes one or more processors 102 and one or more memories 104, and may further include one or more transceivers 106 and/or one or more antennas 108.
  • the processor 102 controls the memory 104 and/or transceiver 106 and may be configured to implement the descriptions, functions, procedures, suggestions, methods and/or operational flowcharts disclosed herein.
  • the processor 102 may process information in the memory 104 to generate the first information/signal, and then transmit the wireless signal including the first information/signal through the transceiver 106.
  • the processor 102 may receive the wireless signal including the second information/signal through the transceiver 106 and store the information obtained from the signal processing of the second information/signal in the memory 104.
  • the memory 104 may be connected to the processor 102 and may store various information related to the operation of the processor 102.
  • memory 104 may be used to perform some or all of the processes controlled by processor 102, or instructions to perform the descriptions, functions, procedures, suggestions, methods and/or operational flowcharts disclosed herein.
  • the processor 102 and the memory 104 may be part of a communication modem/circuit/chip designed to implement wireless communication technology (eg, LTE, NR).
  • the transceiver 106 can be coupled to the processor 102 and can transmit and/or receive wireless signals through one or more antennas 108.
  • the transceiver 106 may include a transmitter and/or receiver.
  • the transceiver 106 may be mixed with a radio frequency (RF) unit.
  • RF radio frequency
  • the wireless device may mean a communication modem/circuit/chip.
  • the second wireless device 200 includes one or more processors 202, one or more memories 204, and may further include one or more transceivers 206 and/or one or more antennas 208.
  • Processor 202 controls memory 204 and/or transceiver 206 and may be configured to implement the descriptions, functions, procedures, suggestions, methods, and/or operational flowcharts disclosed herein.
  • the processor 202 may process information in the memory 204 to generate third information/signal, and then transmit a wireless signal including the third information/signal through the transceiver 206.
  • the processor 202 may receive the wireless signal including the fourth information/signal through the transceiver 206 and store the information obtained from the signal processing of the fourth information/signal in the memory 204.
  • the memory 204 may be connected to the processor 202, and may store various information related to the operation of the processor 202.
  • the memory 204 is an instruction to perform some or all of the processes controlled by the processor 202, or to perform the descriptions, functions, procedures, suggestions, methods and/or operational flowcharts disclosed herein. You can store software code that includes
  • the processor 202 and the memory 204 may be part of a communication modem/circuit/chip designed to implement wireless communication technology (eg, LTE, NR).
  • the transceiver 206 can be coupled to the processor 202 and can transmit and/or receive wireless signals through one or more antennas 208.
  • Transceiver 206 may include a transmitter and/or receiver.
  • Transceiver 206 may be mixed with an RF unit.
  • the wireless device may mean a communication modem/circuit/chip.
  • one or more protocol layers may be implemented by one or more processors 102 and 202.
  • one or more processors 102, 202 may implement one or more layers (eg, functional layers such as PHY, MAC, RLC, PDCP, RRC, SDAP).
  • the one or more processors 102 and 202 may include one or more Protocol Data Units (PDUs) and/or one or more Service Data Units (SDUs) according to the descriptions, functions, procedures, suggestions, methods and/or operational flowcharts disclosed herein. Can be created.
  • PDUs Protocol Data Units
  • SDUs Service Data Units
  • the one or more processors 102, 202 may generate messages, control information, data or information according to the descriptions, functions, procedures, suggestions, methods and/or operational flowcharts disclosed herein.
  • the one or more processors 102, 202 generate signals (eg, baseband signals) including PDUs, SDUs, messages, control information, data or information according to the functions, procedures, suggestions and/or methods disclosed herein. , To one or more transceivers 106, 206.
  • One or more processors 102, 202 may receive signals (eg, baseband signals) from one or more transceivers 106, 206, and descriptions, functions, procedures, suggestions, methods and/or operational flow diagrams disclosed herein Depending on the field, PDU, SDU, message, control information, data or information may be obtained.
  • signals eg, baseband signals
  • the one or more processors 102, 202 may be referred to as a controller, microcontroller, microprocessor, or microcomputer.
  • the one or more processors 102, 202 may be implemented by hardware, firmware, software, or a combination thereof.
  • ASICs Application Specific Integrated Circuits
  • DSPs Digital Signal Processors
  • DSPDs Digital Signal Processing Devices
  • PLDs Programmable Logic Devices
  • FPGAs Field Programmable Gate Arrays
  • Descriptions, functions, procedures, suggestions, methods and/or operational flowcharts disclosed in this document may be implemented using firmware or software, and firmware or software may be implemented to include modules, procedures, functions, and the like.
  • the descriptions, functions, procedures, suggestions, methods and/or operational flowcharts disclosed herein are either firmware or software set to perform or are stored in one or more processors 102, 202 or stored in one or more memories 104, 204. It can be driven by the above processors (102, 202).
  • the descriptions, functions, procedures, suggestions, methods and/or operational flowcharts disclosed herein may be implemented using firmware or software in the form of code, instructions and/or instructions.
  • the one or more memories 104, 204 may be coupled to one or more processors 102, 202, and may store various types of data, signals, messages, information, programs, codes, instructions, and/or instructions.
  • the one or more memories 104, 204 may be comprised of ROM, RAM, EPROM, flash memory, hard drive, register, cache memory, computer readable storage medium, and/or combinations thereof.
  • the one or more memories 104, 204 may be located inside and/or outside of the one or more processors 102, 202. Also, the one or more memories 104 and 204 may be connected to the one or more processors 102 and 202 through various technologies such as a wired or wireless connection.
  • the one or more transceivers 106 and 206 may transmit user data, control information, radio signals/channels, and the like referred to in the methods and/or operational flowcharts of this document to one or more other devices.
  • the one or more transceivers 106, 206 may receive user data, control information, radio signals/channels, and the like referred to in the descriptions, functions, procedures, suggestions, methods and/or operational flowcharts disclosed herein from one or more other devices. have.
  • one or more transceivers 106, 206 may be coupled to one or more processors 102, 202, and may transmit and receive wireless signals.
  • one or more processors 102, 202 can control one or more transceivers 106, 206 to transmit user data, control information, or wireless signals to one or more other devices. Additionally, the one or more processors 102, 202 can control one or more transceivers 106, 206 to receive user data, control information, or wireless signals from one or more other devices. In addition, one or more transceivers 106, 206 may be coupled to one or more antennas 108, 208, and one or more transceivers 106, 206 may be described, functions described herein through one or more antennas 108, 208. , It may be set to transmit and receive user data, control information, radio signals/channels, etc.
  • the one or more antennas may be a plurality of physical antennas or a plurality of logical antennas (eg, antenna ports).
  • the one or more transceivers 106 and 206 process the received wireless signal/channel and the like in the RF band signal to process the received user data, control information, wireless signal/channel, and the like using one or more processors 102 and 202. It can be converted to a baseband signal.
  • the one or more transceivers 106 and 206 may convert user data, control information, and radio signals/channels processed using one or more processors 102 and 202 from a baseband signal to an RF band signal.
  • the one or more transceivers 106, 206 may include (analog) oscillators and/or filters.
  • 1C shows another example of a wireless device applied to the present disclosure.
  • the wireless device may be implemented in various forms according to use-example/service (see FIG. 1A).
  • the wireless devices 100 and 200 correspond to the wireless devices 100 and 200 of FIG. 1B, and various elements, components, units/units, and/or modules ).
  • the wireless devices 100 and 200 may include a communication unit 110, a control unit 120, a memory unit 130, and additional elements 140.
  • the communication unit may include a communication circuit 112 and a transceiver(s) 114.
  • communication circuit 112 may include one or more processors 102,202 and/or one or more memories 104,204 of FIG. 1B.
  • the transceiver(s) 114 may include one or more transceivers 106,206 and/or one or more antennas 108,208 of FIG. 1B.
  • the control unit 120 is electrically connected to the communication unit 110, the memory unit 130, and the additional element 140, and controls the overall operation of the wireless device. For example, the controller 120 may control the electrical/mechanical operation of the wireless device based on the program/code/command/information stored in the memory unit 130. In addition, the control unit 120 transmits information stored in the memory unit 130 to the outside (eg, another communication device) through the wireless/wired interface through the communication unit 110, or externally (eg, through the communication unit 110). Information received through a wireless/wired interface from another communication device) may be stored in the memory unit 130.
  • the additional element 140 may be variously configured according to the type of wireless device.
  • the additional element 140 may include at least one of a power unit/battery, an input/output unit (I/O unit), a driving unit, and a computing unit.
  • wireless devices include robots (FIGS. 1A, 100A), vehicles (FIGS. 1A, 100B-1, 100B-2), XR devices (FIGS. 1A, 100C), portable devices (FIGS. 1A, 100D), and consumer electronics. (FIGS. 1A, 100E), IoT devices (FIGS.
  • the wireless device may be mobile or may be used in a fixed place depending on use-example/service.
  • various elements, components, units/parts, and/or modules in the wireless devices 100 and 200 may be connected to each other through a wired interface, or at least some of them may be connected wirelessly through the communication unit 110.
  • the control unit 120 and the communication unit 110 are connected by wire, and the control unit 120 and the first unit (eg, 130, 140) are connected through the communication unit 110. It can be connected wirelessly.
  • each element, component, unit/unit, and/or module in the wireless devices 100 and 200 may further include one or more elements.
  • the controller 120 may be composed of one or more processor sets.
  • control unit 120 may include a set of communication control processor, application processor, electronic control unit (ECU), graphic processing processor, and memory control processor.
  • memory unit 130 includes random access memory (RAM), dynamic RAM (DRAM), read only memory (ROM), flash memory, volatile memory, and non-volatile memory (non- volatile memory) and/or combinations thereof.
  • An apparatus for performing channel coding using polar coding includes a transceiver; Memory; And at least one processor connected to the transceiver and the memory.
  • the memory when executed, may store instructions for the at least one processor to perform operations.
  • FIG. 2 is a diagram showing an example of a frame structure in NR.
  • the NR system can support multiple neurology.
  • the numerology can be defined by subcarrier spacing and cyclic prefix (CP) overhead.
  • CP cyclic prefix
  • a plurality of subcarrier spacings may be derived by scaling the basic subcarrier spacing to an integer N (or ⁇ ).
  • N integer
  • the used numerology can be selected independently of the frequency band of the cell.
  • various frame structures according to a plurality of pneumatics may be supported.
  • OFDM orthogonal frequency division multiplexing
  • NR supports multiple numerology (eg, subcarrier spacing) to support various 5G services. For example, when the subcarrier spacing is 15 kHz, it supports a wide area in traditional cellular bands, and when the subcarrier spacing is 30 kHz/60 kHz, dense-urban, lower latency It supports latency and wider carrier bandwidth, and when the subcarrier spacing is 60 kHz or higher, a bandwidth greater than 24.25 GHz is supported to overcome phase noise.
  • numerology eg, subcarrier spacing
  • the NR frequency band is defined as two types of frequency ranges, FR1 and FR2.
  • FR1 is a sub 6GHz range
  • FR2 is a range above 6GHz, which may mean a millimeter wave (mmW).
  • mmW millimeter wave
  • Table 2 illustrates the definition of the NR frequency band.
  • T c 1/( ⁇ f max * N f ), which is a basic time unit for NR.
  • ⁇ f max 480*10 3 Hz
  • N f 4096, which is a value related to the size of a fast Fourier transform (FFT) or an inverse fast Fourier transform (IFFT).
  • FFT fast Fourier transform
  • IFFT inverse fast Fourier transform
  • slots are numbered n ⁇ s ⁇ ⁇ 0, ..., N slot, ⁇ subframe -1 ⁇ in increasing order within the subframe , and within the radio frame.
  • n ⁇ s,f ⁇ ⁇ 0, ..., N slot, ⁇ frame -1 ⁇ are numbered.
  • One slot is composed of N ⁇ symb consecutive OFDM symbols, and N ⁇ symb depends on a cyclic prefix (CP).
  • the start of the slot n ⁇ s in the subframe is aligned temporally with the start of the OFDM symbol n ⁇ s * N ⁇ symb in the same subframe.
  • Table 3 shows the number of OFDM symbols per slot ( N slot symb ), the number of slots per frame ( N frame, ⁇ slot ), and the number of slots per sub frame ( N subframe, ⁇ slot ) in a normal CP.
  • the extended CP it indicates the number of OFDM symbols per slot, the number of slots per frame, and the number of slots per subframe.
  • one subframe may include four slots.
  • mini-slot may contain 2, 4 or 7 symbols or more or fewer symbols.
  • an antenna port a resource grid, a resource element, a resource block, a carrier part, etc. Can be considered.
  • the physical resources that can be considered in the NR system will be described in detail.
  • the antenna port is defined such that the channel on which the symbol on the antenna port is conveyed can be deduced from the channel on which the other symbol on the same antenna port is carried.
  • the two antenna ports are QC/QCL (quasi co-located) Or quasi co-location).
  • the wide range of characteristics is delay spread, Doppler spread, frequency shift, average received power, received timing, received delay, average delay, And one or more of spatial reception (Rx) parameters.
  • the spatial Rx parameter refers to a spatial (receive) channel characteristic parameter such as an angle of arrival.
  • 3 shows an example of a resource grid in NR.
  • N size, ⁇ grid is from BS It is indicated by RRC signaling.
  • N size, ⁇ grid can vary between uplink and downlink as well as the subcarrier spacing ⁇ .
  • Each element of the resource grid for subcarrier spacing setting ⁇ and antenna port p is referred to as a resource element, and is uniquely identified by an index pair ( k , l ), where k is in the frequency domain.
  • the subcarrier spacing setting ⁇ and the resource elements ( k , l ) for the antenna port p correspond to physical resources and complex values a (p, ⁇ ) k,l .
  • the UE may not be able to support a wide bandwidth to be supported in the NR system at once, the UE may be configured to operate in a part of the cell's frequency bandwidth (hereinafter, a bandwidth part (BWP)). .
  • BWP bandwidth part
  • resource blocks of the NR system there are physical resource blocks defined in a bandwidth part and common resource blocks numbered upward from 0 in the frequency domain for subcarrier spacing setting ⁇ .
  • Point A is obtained as follows.
  • - PCell offsetToPointA for the downlink represents a frequency offset between the SS / PBCH block overlaps with the lowest resource lowest sub-carrier and the point A of the block used by the UE for initial cell selection, a 15kHz subcarrier spacing and FR2 for the FR1 It is expressed in resource block units assuming a 60 kHz subcarrier spacing for;
  • absoluteFrequencyPointA represents the frequency-position of point A expressed as in an absolute radio-frequency channel number (ARFCN).
  • the center of subcarrier 0 of the common resource block 0 for the subcarrier spacing setting ⁇ coincides with point A serving as a reference point for the resource grid (coincide).
  • the resource element (k,l) relationship for the common resource block number n ⁇ CRB and the subcarrier spacing setting ⁇ is given by the following equation.
  • Physical resource blocks are numbered from 0 to 0 to N size BWP,i -1 in a bandwidth part (BWP), where i is the number of the BWP.
  • BWP bandwidth part
  • Equation 2 The relationship between the physical resource block n PRB and the common resource block n CRB in BWP i is given by Equation 2 below.
  • N start BWP,i is a common resource block in which the BWP starts relative to the common resource block 0.
  • FIG. 4 is an exemplary diagram for describing a channel coding method according to the present disclosure.
  • the data to be subjected to channel coding is called a transport block, and according to the efficiency of channel coding, the transport block is divided into code blocks having a predetermined size or less.
  • the code block can be 6144 bits or less.
  • the code block is 8448 bits or less (for base graph 1 defined in 3GPP 38.212) or 3840 bits or less (for base graph 2 defined in 3GPP 38.212).
  • the code block is at least 32 bits or more, and at most 8192 bits or less.
  • Code blocks can be further subdivided into sub-blocks.
  • the input bit sequence (c r0 , c r1 , ..., c r(Kr-1) ) 265 is interleaved, and the interleaved input bit sequence (c' r0 , c'r1 , ..., c'r(Kr-1) ) (not shown).
  • the encoded bit sequence (d r0 , d r1 , ..., d r(Nr-1) ) 270 may be rate-matched.
  • Rate matching the encoded bit sequence 270 further subdivides the encoded bit sequence into sub-blocks, interleaving for each of the sub-blocks, and selecting bits for each of the interleaved sub-blocks It may include performing (bit selection), interleaving coded bits again. For each of the interleaved sub-blocks, performing bit selection may include repeating some bits, puncturing some bits, or shortening some bits.
  • the channel coding method includes attaching a CRC code to a transport block (S205); Segmentation into code blocks (S210); Encoding the subdivided code blocks (S215); Rate matching the encoded code blocks (S220); And concatenating rate-matched code blocks (S225).
  • parity bits of length L are attached to the transport block (a 0 , ..., a A-1 ) 255.
  • the length L may be at least one of 6, 11, 16, and 24. Parity bits are typically generated using cyclic generator polynomials.
  • scrambling operations may be applied to the output bits (b 0 , ..., b B-1 ) 260 according to the CRC attaching process using a radio network temporary identifier (RNTI). According to the scrambling operation, a scrambling sequence and an exclusive OR operation may be applied to corresponding bits.
  • RNTI radio network temporary identifier
  • the output bits (b 0 , ..., b B-1 ) 260 according to the CRC attaching process are subdivided into code blocks 265 according to the code block size (S210 ). This is called code block segmentation.
  • the code block size is determined according to the channel coding method.
  • the code block size for efficiently performing each channel coding method can be determined theoretically or experimentally. For example, each of the segmented code blocks (c r0 , ..., c r(Kr-1) ) 265 is coded bits (d r0 , ..., d r(Nr-1) ) ) (270).
  • Each of the code blocks (c r0 , ..., c r(Kr-1) ) 265 is channel coded (S215 ), and thus, coded bits (d r0 , ..., d r(Nr-1) ) 270 is generated.
  • the generated encoded bits 270 may be rate matched through a shortening and puncturing process. That is, the coded bits (d r0 , ..., d r(Nr-1) ) 270 are rate matched bits (f r0 , ..., f r(gr-1) ) 275 Converted to (S220).
  • interleaving refers to a process of changing the order of bit sequences in a bit sequence. By the interleaving process, errors can be distributed. In consideration of efficient deinterleaving, an interleaving process is designed.
  • the LDPC coding method may be performed by any one of a random like coding method and a structured coding method.
  • the LDPC coding method can perform encoding based on a generator matrix.
  • the LDPC coding method may perform encoding based on a base graph.
  • 3GPP TS 38.212 describes performing LDPC encoding based on a base graph.
  • Tables 5 and 6 below show the base graph 1 (BG1) defined in 3GPP TS 38.212.
  • Tables 5 and 6 are tables connected to each other up and down.
  • Tables 7 and 8 below show the base graph 2 (BG2) defined in 3GPP TS 38.212.
  • Tables 7 and 8 are tables connected to each other up and down.
  • the generated coded bits (d r0 , ..., d r(Nr-1) ) 270 may be rate matched through a shortening and puncturing process.
  • the coded bits 270 may be rate-matched by performing a sub-block interleaving process, a bit selection process, and an interleaving process. That is, the coded bits (d r0 , ..., d r(Nr-1) ) 270 are rate-matched bits (f r0 , ..., f r(gr-1) ) 275 Converted to (S220).
  • the sub-block interleaving process may be a process of dividing a code block into a plurality of sub-blocks (for example, 32 sub-blocks) and allocating bits to each sub-block according to an interleaving method.
  • the bit selection process may increase the bit sequence by repeating the bits according to the number of bits to be rate-matched, or decrease the bit sequence according to methods such as shortening or puncturing.
  • the interleaving process may include interleaving the encoded bits after the bit selection process.
  • the rate matching process may include a bit selection process and an interleaving process.
  • the sub-block interleaving process is not essential.
  • the code block concatenation process (S225) is performed to concatenate the code blocks 275 to generate codewords (280, g 0 , ..., g G-1 ) (S225). )can do.
  • the generated codeword 280 may correspond to one transmission block 255.
  • 5 and 6 are exemplary views for describing a modulation method according to the present disclosure.
  • one or more codewords are input and scrambling (S305, S405).
  • the scrambling process may be performed based on a bit sequence in which an input bit sequence is determined and an exclusive or operation.
  • the scrambled bits are modulated (S310, S410), and the modulated symbols are mapped to layers (S315, S415).
  • the symbols mapped to the layer are precoded (S320, S420) to map to the antenna port, and the precoded symbols are mapped to a resource element (S325, S425).
  • the mapped symbols are generated as OFDM signals (S330, S430) and transmitted through the antenna.
  • FIG. 7 illustrates a process of a transport block in a wireless communication system.
  • a transport block (TB) is input, a first CRC for the TB is generated, and the first CRC is attached to the TB.
  • the TB (CRC-attached TB) to which the first CRC is attached is segmented. That is, the CRC-attached TB is divided into a plurality of code blocks. The segmentation of the CRC-attached TB is called code block segmentation.
  • a second CRC may be attached to each of the plurality of code blocks.
  • One code block to which the second CRC is attached is a unit of channel coding.
  • one code block to which the second CRC is attached can be interleaved to generate a first parity code and a second parity code.
  • the systematic bit sequence may be generated by convolutional encoding in the order of the input bit sequence (code block to which the second CRC is attached), but the first parity code and the second parity code Can be generated by interleaving the sequence of input bit strings.
  • a systematic bit sequence, a first parity bit sequence, and a second parity bit sequence are cycled in sequence or interleaved It can be entered into a circular buffer.
  • the first parity bit string "G/or the second parity bit string may be rate-matched by puncturing or shortening.
  • rate matching is performed in which the cysmatic bit string is repetitively processed.
  • Rate-matched bit strings may be concatenated to generate codewords corresponding to transport blocks, coded bit streams respectively corresponding to the plurality of code blocks, and the coded bits
  • the codewords in which columns are concatenated correspond to the transport block TB Since errors in the cysmatic bit stream can be corrected based on the first parity bit stream and the second parity bit stream, the turbo code also corrects errors. It is a kind of error correction code.
  • the information transmitted from the transmitting end is coded using an error correction code and then transmitted.
  • an error correction code For example, as in the turbo code, correcting an error at a receiving end based on a parity bit string is referred to as a forward error correction code (FEC code).
  • FEC code forward error correction code
  • the decoding process of the error correction code After receiving the demodulation (demodulation) the received signal, the decoding process of the error correction code to restore the transmission information. In this decoding process, errors on the received signal caused by the channel are corrected.
  • Transport block Data arrives at the coding unit in the form of a transport block (TB).
  • TB transport block
  • turbo code is composed of a recursive systematic convolution encoder and an interleaver.
  • interleaver for facilitating parallel decoding, which is a kind of QPP (quadratic polynomial permutation). It is known that such a QPP interleaver maintains good performance only for a specific data block size. It is known that the performance of the turbo code increases as the data block size increases, and in a real communication system, encoding is performed by dividing data blocks of a certain size into several small data blocks for convenience of actual implementation. The divided small data block is called a code block.
  • the code blocks generally have the same size, but due to the size limitation of the QPP interleaver, one code block among several code blocks may have a different size.
  • interleaving is performed in order to reduce the impact of a burst error that occurs when transmitting to a wireless channel. Then, it is mapped to an actual radio resource and transmitted. Since the amount of radio resources used in actual transmission is constant, rate matching must be performed on the encoded code block to match it. In general, rate matching consists of puncturing or repetition.
  • the Rate matching to match M by adjusting the length of the coded bit sequence is performed. If M>N, all or part of the bits of the coded bit sequence are repeated so that the length of the rate matched sequence is equal to M. If M ⁇ N, some of the bits of the coded bit sequence are punctured so that the length of the rate matched sequence is equal to M, and the punctured bits are excluded from transmission.
  • FIG. 8 is a block diagram illustrating performing rate matching by separating a cystic portion and a parity portion of an encoded code block.
  • the mother code rate of the turbo encoder is 1/3.
  • the rate matching module comprises three so-called sub-block interleavers for the three output streams of the turbo encoder, and bit selection and pruning (realized) by a circular buffer. It consists of pruning parts.
  • the sub-block interleaver is based on a classic row-column interleaver with 32 rows and length-32 intra-column permutations.
  • the bits of each of the three streams are written as a matrix of 32 columns (number of rows depends on stream size), row-by-row. Dummy bits are padded to the front of each stream to completely fill the matrix. After column permutation, bits are read from the matrix in column-by-column.
  • FIG. 9 illustrates an internal structure of a circular buffer.
  • the circular buffer is the most important part of the rate matching module, which enables puncturing and repetition of the mother code.
  • interleaved cystic bits are written to the circular buffer in sequence, with the first bit of the interleaved cystic bit streams at the beginning of the circular buffer.
  • Interleaved and interlaced parity bit streams are sequentially written to the circular buffer, with the first bit of the stream following the last bit of the interleaved cystic bit stream.
  • the coded bits are read serially from a certain starting point specified by the redundancy version (RV) points in the circular buffer (depending on the code rate).
  • RV redundancy version
  • HARQ representing hybrid ARQ is an error correction mechanism based on retransmission of packets detected as having errors.
  • the transmitted packet arrives after a certain propagation delay to the receiving device.
  • the receiving device produces acknowledgment (ACK) in case of error-free transmission, and produces negative ACK (NACK) when an error is detected.
  • ACK/NACK is produced after some processing time, sent to the transmitting device, and arrives at the transmitting device after a propagation delay. In the case of NACK, after some processing delay in the transmitting device, a desired packet will be sent again.
  • the bits read from the circular buffer and sent in each retransmission are different and depend on the location of the RV. There are four RVs (0, 1, 2, 3) that define the position of the starting point at which bits are read from the circular buffer. Referring to FIG. 9, as the number of retransmissions progresses, the RV increases and thus fewer sysmatic bits and more parity bits are read from the circular buffer for retransmission.
  • the use of channel codes is essential.
  • the channel code is used, encoding is performed on the input symbol through the encoder at the transmitting end, and the encoded symbol is transmitted, and decoding is performed using the encoded symbol at the receiving end, thereby restoring the input symbol.
  • FIG. 10 is an exemplary diagram for explaining a process in more detail for a transport block in more detail.
  • the size of the input symbol to the encoder may be different from the size of a transport block (TB) from a medium access control (MAC) layer. If the TB is larger than the maximum input size to the encoder, it is divided into several code blocks. At this time, if the maximum input size to the encoder is K max , the maximum size K cb of CB is'K max -CRC size'.
  • the output sequence of the encoder is modulated into a modulation symbol by a modulator after rate matching and CB concatenation.
  • the decoding process of the channel code is the reverse process of FIG. 10, and a decoder corresponding to each encoder of the transmitting device is used in the decoding process performed by the receiving device.
  • the receiving device After performing decoding for each CB, the receiving device configures the TB and finally checks whether the TB CRC passes through the TB.
  • CB CRC can be used for fast decoding termination. For example, if the CB CRC is failed, the receiving device may generate a NACK without decoding other CBs.
  • the three main requirements areas of 5G are: (1) Enhanced Mobile Broadband (eMBB) area, (2) Massive Machine Type Communication (mMTC) area, and (3) Super-reliability and It includes the area of ultra-reliable and low latency communications (URLLC).
  • eMBB Enhanced Mobile Broadband
  • mMTC Massive Machine Type Communication
  • URLLC ultra-reliable and low latency communications
  • KPI key performance indicator
  • eMBB goes far beyond basic mobile Internet access and covers media and entertainment applications in rich interactive work, cloud or augmented reality.
  • Data is one of the key drivers of 5G, and it may not be possible to see dedicated voice services for the first time in the 5G era.
  • voice is expected to be handled as an application program simply using the data connection provided by the communication system.
  • the main causes for increased traffic volume are increased content size and increased number of applications requiring high data rates.
  • Streaming services (audio and video), interactive video and mobile internet connections will become more widely used as more devices connect to the internet. Many of these applications require always-on connectivity to push real-time information and notifications to users.
  • Cloud storage and applications are rapidly increasing in mobile communication platforms, which can be applied to both work and entertainment.
  • cloud storage is a special use case that drives the growth of uplink data rates.
  • 5G is also used for remote work in the cloud, requiring much lower end-to-end delay to maintain a good user experience when a tactile interface is used.
  • Entertainment For example, cloud gaming and video streaming are another key factor in increasing demand for mobile broadband capabilities. Entertainment is essential for smartphones and tablets anywhere, including high mobility environments such as trains, cars and airplanes.
  • Another use case is augmented reality and information retrieval for entertainment.
  • augmented reality requires a very low delay and an instantaneous amount of data.
  • one of the most anticipated 5G use cases relates to the ability to seamlessly connect embedded sensors in all fields, namely mMTC. It is predicted that by 2020, there are 20 billion potential IoT devices.
  • Industrial IoT is one of the areas where 5G plays a key role in enabling smart cities, asset tracking, smart utilities, agriculture and security infrastructure.
  • URLLC includes new services that will transform the industry through ultra-reliable/low-latency links, such as remote control of the main infrastructure and self-driving vehicles. Reliability and level of delay are essential for smart grid control, industrial automation, robotics, drone control and coordination.
  • 5G can complement fiber-to-the-home (FTTH) and cable-based broadband (or DOCSIS) as a means to provide streams rated at hundreds of megabits per second to gigabit per second. This fast speed is required to deliver TV in 4K (6K, 8K and above) resolutions as well as virtual and augmented reality.
  • Virtual Reality (VR) and Augmented Reality (AR) applications include almost immersive sports events. Certain application programs may require special network settings. For VR games, for example, game companies may need to integrate the core server with the network operator's edge network server to minimize latency.
  • Automotive is expected to be an important new driver for 5G, along with many use cases for mobile communications to vehicles. For example, entertainment for passengers requires simultaneous high capacity and high mobility mobile broadband. The reason is that future users continue to expect high quality connections regardless of their location and speed.
  • Another example of application in the automotive field is the augmented reality dashboard. It identifies objects in the dark over what the driver sees through the front window and superimposes information that tells the driver about the distance and movement of the object.
  • wireless modules will enable communication between vehicles, exchange of information between the vehicle and the supporting infrastructure, and exchange of information between the vehicle and other connected devices (eg, devices carried by pedestrians).
  • the safety system guides alternative courses of action to help the driver drive more safely, reducing the risk of accidents.
  • the next step will be remote control or a self-driven vehicle.
  • This is very reliable and requires very fast communication between different self-driving vehicles and between the vehicle and the infrastructure.
  • self-driving vehicles will perform all driving activities, and drivers will focus only on traffic beyond which the vehicle itself cannot identify.
  • the technical requirements of self-driving vehicles require ultra-low delays and ultra-high-speed reliability to increase traffic safety to levels beyond human reach.
  • Smart cities and smart homes will be embedded in high-density wireless sensor networks.
  • the distributed network of intelligent sensors will identify the conditions for cost and energy-efficient maintenance of a city or home. Similar settings can be made for each assumption.
  • Temperature sensors, window and heating controllers, burglar alarms and consumer electronics are all connected wirelessly. Many of these sensors are typically low data rates, low power and low cost. However, for example, real-time HD video may be required in certain types of devices for surveillance.
  • the smart grid interconnects these sensors using digital information and communication technologies to collect information and act accordingly. This information can include supplier and consumer behavior, so smart grids can improve efficiency, reliability, economics, production sustainability and the distribution of fuels like electricity in an automated way.
  • the smart grid can be viewed as another sensor network with low latency.
  • the health sector has a number of applications that can benefit from mobile communications.
  • the communication system can support telemedicine that provides clinical care from a distance. This helps to reduce barriers to distance and can improve access to medical services that are not continuously available in remote rural areas. It is also used to save lives in critical care and emergency situations.
  • a mobile communication based wireless sensor network can provide remote monitoring and sensors for parameters such as heart rate and blood pressure.
  • Wireless and mobile communications are becoming increasingly important in industrial applications. Wiring is expensive to install and maintain. Thus, the possibility of replacing cables with wireless links that can be reconfigured is an attractive opportunity in many industries. However, achieving this requires that the wireless connection operate with cable-like delay, reliability and capacity, and that management be simplified. Low latency and very low error probability are new requirements that need to be connected to 5G.
  • Logistics and freight tracking are important use cases for mobile communications that enable the tracking of inventory and packages from anywhere using location-based information systems.
  • Logistics and cargo tracking use cases typically require low data rates, but require wide range and reliable location information.
  • 5G now offers better speed and coverage than 4G, operates in high frequency bands, and speeds up to 1 Gb/s for dozens of connections, or up to tens of Mb/s for tens of thousands of connections. It is required to do.
  • the introduction of an advanced coding scheme over the existing coding scheme is being discussed. Since data communication takes place in an incomplete switching channel environment, channel coding plays an important role in achieving a higher data rate for fast and error-free communication.
  • the selected channel code should have excellent block error ratio (BLER) performance in a certain range of block lengths and code rates.
  • BLER is defined as the ratio of the number of erroneous received blocks to the total number of blocks sent.
  • low computational complexity, low latency, low cost, and higher flexibility are required for coding. Furthermore, reduced energy per bit and improved area efficiency are required to support higher data rates.
  • the LDPC code was proposed by Gallager in 1962 as a low density linear block code because most of the elements of the parity check matrix ⁇ are zero.
  • the LDPC code is very complex and has been forgotten because it was impossible to implement with the technology at the time of the proposal, and it has been rediscovered in 1995, and research has been actively conducted on it since it proved to be very good (Ref. Robert G. Gallager, " Low-Density Parity-Check Codes", The MIT Press, September 15, 1963. and DJCMackay, Good error-correcting codes based on very sparse matrices, IEEE Trans. Inform.Theory, IT-45, pp.399-431( 1999)).
  • 802.11n Wi-Fi Protected Access Control
  • MAC Wireless LAN Medium Access Control
  • PHY Physical Layer
  • DVD digital video broadcasting
  • encoding is performed based on a parity check matrix instead of a generator matrix.
  • the parity check matrix of LDPC codes Since the parity check matrix of LDPC codes has a very small number of 1s, it can be decoded through iterative decoding even at very large block sizes, so if the block size becomes very large, it approaches Shannon's channel capacity limit like Turbo code. It shows performance.
  • the number of 1s included in a row or column in the parity check matrix is called weight.
  • the LDPC code can be described by (nk)*n parity check matrix ⁇ .
  • the generator matrix G corresponding to the parity check matrix ⁇ can be obtained by the following equation.
  • the encoder of the transmitting apparatus may encode the input data by the following equation based on the generator matrix G in relation to the parity check matrix ⁇ and equation (1).
  • c is a codeword and x is information bits.
  • Each codeword of length n includes k information bits and r parity bits.
  • 11 and 12 are exemplary views for explaining the parity check matrix H of the LDPC code through a bipartite graph.
  • FIG. 11(b) illustrates a portion of the binary graph corresponding to the parity check matrix illustrated in FIG. 11(a).
  • the left nodes represent variable nodes (VNs) and the right nodes represent check nodes (CNs).
  • the mutual graph of FIG. 11(b) includes 12 VNs and 6 CNs, and each VN represents a coded bit that can be transmitted or punctured (ie, not transmitted). , 12 coded bits for 12 VNs form a codeword.
  • VNs are connected to the CNs via edges.
  • the degree of a node is equal to the number of edges connected to that node.
  • VN corresponding to c 0 in FIG. 11(b) has three edges, and thus is a degree-3 node.
  • the degree of VN may refer to the number of 1 included in the column of the parity check matrix.
  • the VNs in FIG. 11 are all degree-3 VNs.
  • the parity check matrix may consist of a plurality of Z c *Z c sub-matrices.
  • Each Z c *Z c submatrix is a Z c *Z c zero matrix, or the Z c *Z c unit matrix is cyclically shifted by a non-negative integer number of times in a particular direction (eg, to the right).
  • Z c * Z c obtained by (shift) is a circular permutation matrix (CPM).
  • FIGS. 13(a) and 13(b) illustrate the model matrix and base graph for parity check matrices having a mother code rate of 2/3, respectively (respectively).
  • the mother code rate of the base graph of size (K b + M b )*M b is K b /(K b + M b ), where K b is the number of columns in the information part of the base graph and M b is the base graph The number of columns in the parity part.
  • PCMs of various sizes having a specific mother code rate can be represented by the base graph H BG having the specific mother code rate.
  • Each element of H BG is 0 or 1, and PCM is obtained by replacing each element of H BG with a matrix of Z c *Z c .
  • each element of 0 among elements of H BG is replaced by a Z c *Z c zero matrix, and each element of 1 is replaced by Z c *Z c CPM I (P i,j ).
  • i (P i, j) is the Z c * Z c unitary matrix in a specific direction (e.g., right side) P i It is obtained by cyclically shifting ,j times.
  • a plurality of base graphs can be defined for effective encoding for various communication environments, usage scenarios, and the like.
  • a base graph suitable for encoding of a large transport block or a large code block, a small transport block, and a base graph advantageous for short latency may be separately defined.
  • LDPC base graph 1 with 46 rows and 68 columns and LDPC base graph 2 with 42 rows and 52 columns are used.
  • LDPC base graph 1 and corresponding parity check matrices used in 5G system may refer to Tables 5 to 6 (Table 5.3.2-2 of 3GPP TS 38.212), and LDPC base graph 2 and corresponding parity check matrices See 7 to 8 (Table 5.3.2-3).
  • the base graph used for encoding/decoding is selected based on the transport block size and code rate.
  • the LDPC coding method is described as an example of the LDPC code used in the 5G system to help understand the encoding/decoding of the LDPC code.
  • Bit sequence inputs c 0 ,c 1 ,c 2 ,c 3 ,...,c K-1 for a given code block are output bit sequences d 0 ,d 1 ,d 2 ,d 3 ,.. .,d N-1 , where K is the number of bits to encode and N is the number of output bits.
  • Z c is a positive integer indicating the extent to which each element of the model matrix or base graph expands, and is called an expansion factor or a lifting size.
  • a plurality of lifting size can share the V i, j values, and there may be a plurality of lifting size set to share the different V i, j values.
  • the following table illustrates sets of LDPC lifting sizes Z.
  • V i,j values may be defined for each set index i LS , and lifting values having the same set index may share V i,j values.
  • the encoder can find a lifting set containing Z c and obtain a parity check matrix H based on the LDPC base graph and V i,j values for the lifting set.
  • FIG. 14 illustrates an encoding process and a decoding process in a wireless communication system.
  • the base graph(s) or parity check matrix(s) of LDPC code(s) of the present disclosure may be used in the channel encoding and channel decoding of FIG. 14.
  • the transmitting device scrambles the input bits obtained by adding a CRC code to the transport block or code block (S801a) using a scrambling sequence (S803a), and performs channel encoding of the scrambled input bits ( S805a) to generate coded bits, and channel-interleaving the coded bits (S807a).
  • the receiving apparatus performs channel de-interleaving on the received bits based on a channel interleaving pattern applied in the encoding process or a corresponding channel interleaving pattern (S807b) to obtain coded bits, and The coded bits are channel decoded (S805b) to obtain scrambled bits.
  • the receiving device de-scrambles the scrambled bits using a scrambling sequence (S803b) to obtain a sequence of decoded bits (hereinafter, a decoded bit sequence).
  • the receiving device checks for an error in the decoded bit sequence using CRC bits in the decoded bit sequence (S801b). If the CRC for the decoded bit sequence fails, the receiving device may determine that decoding for the received signal has failed. When the CRC for the decoded bit sequence is successful, the receiver determines that the decoding process is successful, and removes a CRC code from the decoded bit sequence to obtain a transport block or a code block.
  • CRC generation (S801a), sequence generation (S802a), scrambling (S803a), channel encoding (S805a), and channel interleaving (S807a) are CRC code generator, sequence generator, scrambler, channel encoder, and channel interleaver, respectively. Can be performed by.
  • the CRC code generator, the sequence generator, the scrambler, the channel encoder, and the channel interleaver may be configured as part of a processor of the transmitting device, and may be configured to operate under the control of the processor of the transmitting device.
  • CRC checker S801b
  • sequence generation S802b
  • de-scrambling S803b
  • channel decoding S805b
  • channel interleaving S807b
  • CRC checker S801b
  • sequence generator S802b
  • de-scrambling S803b
  • channel decoding S805b
  • channel interleaving S807b
  • the CRC checker, the sequence generator, the de-scrambler, the channel decoder, and the channel interleaver may be configured as part of a processor of the receiving device, and may be configured to operate under the control of the processor of the receiving device.
  • the scrambler may generate an m-sequence using the UE ID, cell ID, and/or slot index, and then use the m-sequence to scramble input bits to the scramble consisting of information bits and CRC bits.
  • the de-scrambler generates an m-sequence using the UE ID, cell ID, and/or slot index, and then de-inputs the input bits to the de-scrambler consisting of information bits and CRC bits using the m-sequence. -Can be scrambling.
  • some step(s) of the encoding process or some step(s) of the decoding process may be omitted.
  • an encoding/decoding process including scrambling/descrambling is illustrated, but scrambling/descrambling may be omitted.
  • 15 illustrates communication devices capable of performing implementations of the present disclosure.
  • each communication device is a BS, a network node, a transmitting UE, a receiving UE, a wireless device, a wireless communication device, a vehicle, a vehicle equipped with an autonomous driving function, a connected car, and a drone (Unmanned Aerial Vehicle). ), AI (Artificial Intelligence) module, robot, Augmented Reality (AR) device, Virtual Reality (VR) device, Mixed Reality (MR) device, Hologram device, Public safety device, MTC device, IoT device, Medical device, Pintech It may be a device (or financial device), a security device, a climate/environmental device, a device related to 5G service, or another device related to the fourth industrial revolution.
  • AI Artificial Intelligence
  • AR Augmented Reality
  • VR Virtual Reality
  • MR Mixed Reality
  • Hologram device Public safety device
  • MTC device IoT device
  • Medical device Pintech It may be a device (or financial device), a security device, a climate/environmental device, a device related to 5G service, or another
  • the UE includes, for example, a cellular phone, a smart phone, a laptop computer, a digital broadcast terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), and navigation.
  • PDA personal digital assistant
  • PMP portable multimedia player
  • Systems, personal computers (PCs), tablet PCs, ultrabooks, or wearable devices (eg, smart watches, smart glasses, or head mounted displays (HMDs)), etc. have.
  • the HMD may be a display device worn on the head.
  • HMD can be used to implement VR, AR or MR.
  • a drone may be a vehicle that does not ride and is flying by radio control signals.
  • the VR device may include a device that implements an object or background of a virtual world.
  • the AR device may include a device that is implemented by connecting an object or background of the virtual world to an object or background of the real world.
  • the MR device may include a device that fuses and implements an object or background of the virtual world in an object or background of the real world.
  • the hologram device may include a device that implements a 360-degree stereoscopic image by recording and reproducing stereoscopic information by utilizing an interference phenomenon of light generated when two laser lights called holography meet.
  • the public safety device may include a video relay device or a video device worn on a user's body.
  • the MTC device and the IoT device may be devices that do not require direct human intervention or manipulation.
  • the MTC device and the IoT device may include a smart meter, a bending machine, a thermometer, a smart light bulb, a door lock, or various sensors.
  • the medical device may be a device used for the purpose of diagnosing, treating, alleviating, treating or preventing a disease.
  • a medical device may be a device used for the purpose of diagnosing, treating, reducing or correcting an injury or disorder.
  • a medical device may be a device used for the purpose of examining, replacing, or modifying a structure or function.
  • the medical device may be a device used to control pregnancy.
  • the medical device may include a medical device, a surgical device, a (in vitro) diagnostic device, a hearing aid, or a surgical device.
  • the security device may be a device installed in order to prevent a risk that may occur and to maintain safety.
  • the security device may be a camera, CCTV, recorder or black box.
  • the fintech device may be a device capable of providing financial services such as mobile payment.
  • the fintech device may include a payment device or point of sales (POS).
  • a climate/environmental device may include a device that monitors or predicts the climate/environment.
  • One or each of the communication devices in FIG. 15 may be a wireless communication device configured to transmit/receive wireless signals to/from an external device.
  • one or each of the communication devices of FIG. 15 may include a wireless communication module that transmits/receives wireless signals to/from an external device.
  • the wireless communication module may be a transceiver.
  • the wireless communication device is not limited to a UE or BS, and any mobile computing device (eg, a vehicle communication system or device, wearable device, laptop, smartphone, etc.) configured to implement at least one of the implementations of the present disclosure. ).
  • the communication device may include at least one processor and at least one memory.
  • the processing device including the at least one processor and the at least one memory may be operably connected to a transceiver.
  • the processor may implement the functions, procedures and/or methods described in this disclosure.
  • the memory stores instructions or instructions that, when executed, cause the processor to perform operations according to an implementation of the present disclosure.
  • the processor may perform encoding operations and/or decoding operations according to an implementation in this disclosure.
  • the memories 1112 and 1212 may store programs for processing and control of the processors 1111 and 1211, and temporarily store input/output information.
  • the memories 1112 and 1212 can be utilized as buffers.
  • Processors 1111 and 1211 typically control the overall operation of various modules in the transmitting or receiving device.
  • the processors 1111 and 1211 may perform various control functions for performing the present disclosure.
  • the processors 1111 and 1211 may also be referred to as controllers, microcontrollers, microprocessors, microcomputers, and the like.
  • the processors 1111 and 1211 may be implemented by hardware or firmware, software, or a combination thereof.
  • ASICs application specific integrated circuits
  • DSPs digital signal processors
  • DSPDs digital signal processing devices
  • PLDs programmable logic devices
  • FPGAs field programmable gate arrays
  • firmware or software when implementing the present disclosure using firmware or software, firmware or software may be configured to include a module, procedure, or function that performs functions or operations of the present disclosure, and configured to perform the present disclosure.
  • the firmware or software may be provided in the processors 1111 and 1211 or stored in the memories 1112 and 1212 and driven by the processors 1111 and 1211.
  • the processor 1111 of the transmission device 1100 is scheduled from the processor 1111 or a scheduler connected to the processor 1111, and performs predetermined coding and modulation on signals and/or data to be transmitted to the outside. After performing the and transmits to the transceiver 1113.
  • the processor 1111 converts data streams to be transmitted into L layers through demultiplexing, channel coding, scrambling, and modulation.
  • the coded data stream is also referred to as a codeword, and is equivalent to a transport block, which is a data block provided by a medium access control (MAC) layer.
  • One transport block (TB) is coded as one codeword, and each codeword is transmitted to a receiving device in the form of one or more layers.
  • the transceiver 1113 may include an oscillator.
  • the transceiver 1113 may include N t transmit antennas ( N t is a positive integer greater than or equal to 1).
  • the signal processing process of the receiving device 1200 is composed of the inverse of the signal processing process of the transmitting device 1100.
  • the transceiver 1213 of the receiving device 1200 receives the radio signal transmitted by the transmitting device 1100.
  • the transceiver 1213 may include N r receive antennas, and the transceiver 1213 frequency down-converts each signal received through the receive antenna to restore a baseband signal.
  • the transceiver 1213 may include an oscillator for frequency downconversion.
  • the processor 1211 may decode and demodulate a wireless signal received through a reception antenna to restore data originally transmitted by the transmission device 110.
  • the transceivers 1113 and 1213 have one or more antennas.
  • the antenna transmits a signal processed by the transceivers 1113 and 1213 to the outside under the control of the processors 1111 and 1211, or receives a radio signal from the outside, and the transceivers 1113 and 1213 It performs the function of passing.
  • the antenna is also called an antenna port.
  • Each antenna may correspond to one physical antenna or may be configured by a combination of more than one physical antenna element. The signal transmitted from each antenna can no longer be resolved by the receiving device 1200.
  • the reference signal (RS) transmitted corresponding to the corresponding antenna defines the antenna viewed from the viewpoint of the receiving device 1200, and whether the channel is a single radio channel from one physical antenna or includes the antenna Regardless of whether it is a composite channel from a plurality of physical antenna elements, the receiving apparatus 1200 enables channel estimation for the antenna. That is, the antenna is defined such that a channel carrying a symbol on the antenna can be derived from the channel carrying another symbol on the same antenna. In the case of a transceiver supporting a multi-input multi-output (MIMO) function that transmits and receives data using a plurality of antennas, two or more antennas may be connected.
  • MIMO multi-input multi-output
  • the transmitting device 1100 or its processor 1111 is configured to include an encoder based on the LDPC base graph described in the present disclosure, and the receiving device 1200 or its processor 1211 uses the LDPC base graph described in the present disclosure. It can be configured to include a decoder based.
  • the functions, procedures, and/or methods described in this disclosure can be implemented by a processing chip.
  • the processing chip may be referred to as a system on chip (SoC), a chipset, or the like.
  • SoC system on chip
  • the processing chip includes a processor and a memory, and may be mounted, installed, or connected to the communication devices 1100 and 1200.
  • the processing chip may be configured to perform or control any of the methods, examples described in this disclosure, or may cause such a method or example to be performed by a communication device to which the processing chip is mounted, installed, or connected.
  • a memory in a processing chip is software code or a program that includes instructions that, when executed by the processor or the communication device, cause the processor or communication device to perform some or all of the functions, methods, or examples described in this disclosure.
  • the memory in the processing chip may be configured to store or buffer information or data generated by the processor of the processing chip, or information restored or obtained by the processor of the processing chip.
  • One or more processes involving the transmission or reception of the information or data may be performed by the processor or under the control of the processor.
  • the processor transmits a signal including information or data to a transceiver operably connected to or coupled to the processing chip, and causes the transceiver to transmit the information or data. It may be controlled to transmit a wireless signal including a.
  • the processor is configured to receive a signal including information or data from a transceiver operably connected to or coupled to the processing chip, and to obtain the information or data from the signal Can.
  • a target use case related to implementations of the present disclosure will be described.
  • a use case in which reliability and latency are the main KPIs (main key performance indicators) may be related to URLLC.
  • Table 10 shows the reliability and latency required for each use case.
  • a block error rate (BLER) of a required reliability level is 10. It can be seen that it is -9 or less.
  • BLER block error rate
  • Table 11 shows various use cases for URLLC according to the number of UEs to be serviced.
  • Reliability and latency requirements of use cases belonging to URLLC can vary. According to reference [1], reference [2] and reference [3], there may exist very critical communication applications requiring target reliability 10 -7 ⁇ 10 -9 . Table 10 shows the critical communication applications. In addition, at the recent 3GPP meeting (meeting), a discussion was started as to whether target reliability 10 -6 ⁇ 10 -8 use cases could be provided with the currently adopted NR LDPC code (Ref. [4]). 11 was used.
  • the LDPC code (NR LDPC code, reference [5]) reflected in the current NR standard is insufficient to provide the above super URLLC use case, so channel coding chain enhancement is required.
  • performance evaluation of the NR LDPC code will be described.
  • FIG. 16 shows performance results of an additive white Gaussian noise channel (AWGN channel) of the NR LDPC code.
  • AWGN channel additive white Gaussian noise channel
  • the vertical axis of FIG. 16 represents a block error rate (BLER), and the horizontal axis may represent any one of energy, SNR or SNIR per unit information. Since the horizontal axis of FIG. 16 is a parameter related to energy for unit information to be transmitted, it can be appropriately selected as needed. BLER can be used as a reliability barometer.
  • FIG. 16 shows NR when using a sum-production algorithm decoder assuming maximum iteration 50 for information size 15 bytes to 250 bytes (120 bits to 2000 bits) and code rates 2/3 to 1/5. -Performance results in additive white Gaussian noise (AWGN) channel of LDPC code (Modulation assumes QPSK).
  • AWGN additive white Gaussian noise
  • the code rate (r) is 1/5
  • the rightmost solid lines are graphs showing the relationship between BLER and energy per bit (Es/N0) when the code rate (r) is 2/3.
  • an error floor occurs under reliability (eg, BLER) 10 -5 in almost all information size and code rate domains.
  • LMDG linear minimum distance growth
  • the LMDG property means a characteristic in which the minimum distance increases linearly as the codeword length increases, and details will be described later.
  • the limitations are clear to provide target reliability 10 -7 ⁇ 10 -9 , and thus it must be improved. Since the error floor characteristic is an inherent limitation caused by a code structure, it is necessary to design a code for super URLLC to efficiently solve this (power consumption, latency perspective).
  • 17 is an exemplary diagram for describing the performance of an LDPC code according to the present disclosure.
  • a block error rate (BLER) performance measure of LDPC code can be described as a waterfall regime and an error floor regime as shown in FIG. 17.
  • Waterfall regimes and error flow regimes have opposing requirements on the degree distribution of the parity check matrix (PCM) (Ref. [6], [7], [9], [10]).
  • PCM parity check matrix
  • the waterfall characteristic means that as the SNR increases, the BLER rapidly decreases.
  • an iterative decoding (decoding, decoding) threshold may be determined.
  • the error flow characteristic means that when the SNR increases over a threshold, the decrease rate of the BLER decreases.
  • the error flow characteristic can be determined by the LMDG characteristic.
  • LDPC code has a waterfall characteristic and an error flow characteristic, and when the transmission power is increased at a low power level, there is an advantage that the BLER is lowered by the waterfall characteristic, but the transmission power is increased when the transmission power is higher than a certain level (threshold). Even if it is raised, it also has an error flow characteristic that does not improve the BLER.
  • the method of obtaining the basegraph based on the protograph (or bipartite graph) may be various.
  • the method of obtaining the PCM may vary.
  • the protograph may be represented by connections (edges) of check nodes (CN) and variable nodes (VN) as shown in FIG. 11(b).
  • the basegraph may represent a matrix having a value of 1 when an edge exists between CN and VN, and 0 when an edge does not exist, as in the 6 x 12 matrix of FIG. 11(a).
  • VNs may correspond to columns
  • CNs may correspond to rows, respectively.
  • Each of the elements (or entries) of the basegraph may have a value of 1 (one) or 0 (zero). It is also possible to use basegraph as PCM. However, in order to use the basegraph as a PCM, it is necessary to design a fairly large matrix, so after creating a small basegraph, the generated basegraph is lifted to generate a PCM.
  • PCM according to the method of changing the one having a value of 0 among the elements of the basegraphe into a Z ⁇ Z zero matrix, and having the value of 1 among the elements of the basegraphe into a Z ⁇ Z unit matrix. Can be obtained. For example, if the basegraph is an M x N matrix and lifted with a lifting factor Z, the obtained PCM will be a (Z*M) ⁇ (Z*N) matrix.
  • elements of the basegraph can be set to have a value of 2 or more.
  • the value of the elements of the basegraph may be the degree value of VN of the lifted M ⁇ M matrix.
  • the degree value of VN means that when any element of the basegraphe has a value of 2 or more, the corresponding Z ⁇ Z matrix is not a unit matrix, and a non-zero value (ie, 1) in each row is equal to the degree value of VN. It shows the case.
  • the first lifting based on the VN degree value eg, lifting to the MxM matrix
  • the second lifting based on the lifting factor Z may be performed. For example, when the VN degree value is 2, only two of the elements included in each column of the MxM matrix generated by the first lifting will have a value of 1, and the remaining elements will have a value of 0.
  • each of the elements of the basegraph may correspond to an integer value between -1 and Z-1.
  • the value of the element of the basegraph is '1', it corresponds to an integer value z between 0 and Z-1, and based on the corresponding integer value z, a matrix of Z ⁇ Z units between the corresponding positions of the PCM is z. And a cyclic-shfited Z x Z matrix.
  • the value of the element of the basegraph is '0', it corresponds to the integer value -1, and a Z ⁇ Z zero matrix may be included in the corresponding position of the PCM.
  • VNs high-degree variable nodes
  • the linear block code having the above-described degree distribution has the disadvantage of not being able to satisfy the LMDG characteristics and is vulnerable to the error floor (Ref. [9], Ref. [10]).
  • Each information VN is repeated at least 3 times or more (ie, the degree of information VN is at least 3) or parity is generated by passing at least two or more accumulators serially, (VNs with a degree of 3 or higher and VNs with a degree of 2 mixed in terms of PCM) (Reference [8]),
  • the method 2) has the disadvantage that the waterfall performance is greatly reduced
  • the method 3 satisfies the LMDG characteristic, the typical minimum distance characteristic is relatively inferior, so it is difficult to guarantee that the error floor is free at the target reliability of 10 -7 ⁇ 10 -9 of the super URLLC use case (Ref. [9]).
  • Regular characters represent scalars, bold lowercases represent vectors, and bold uppercase characters represent matrixes.
  • Calligraphic character means set.
  • w ( U ) denotes the column weight vector of the binary matrix U
  • min( x ) denotes the minimum value of vector x .
  • Means that the Z ⁇ Z identity matrix is left-circular shifted by i Means Z ⁇ Z all-zero matrix, The It means the matrix masking one bit of the first row of.
  • a Z stands for Z ⁇ Z all-one lower triangular matrix.
  • This disclosure proposes a high-level basegraph structure.
  • the design of the kernel (ie, highest code rate part) part of the basegraph is important. This is because the kernel part design is the most important core for determining waterfall performance and error floor characteristics.
  • a degree-1 structure ie, raptor-like code
  • the degree-1 structure helps to improve waterfall performance.
  • the degree-1 structure does not greatly help to improve the minimum distance, the present disclosure proposes the following two approaches.
  • FIG. 18 is an exemplary diagram for explaining an approach based on a high-level base graph structure according to an aspect of the present disclosure.
  • parity part columns may be composed of degree-2 and degree-3.
  • degree-1 extension is performed in a condition where 1 is not located in some of the degree-2 columns. This is because what is included is favorable for waterfall performance.
  • 2 nd extension 1 may be allowed to be placed in degree-2 columns that were restricted. The reason for this is that the degree-2 VN portion of the degree distribution is significantly reduced, and thus, the stage does not significantly affect waterfall performance. Therefore, by placing 1 in the columns, helping to be less affected by the stopping set is more helpful for BLER performance.
  • FIG. 19 is an exemplary diagram for explaining an approach based on a high-level base graph structure according to another aspect of the present disclosure.
  • Alt. It can be called 2 way.
  • Alt. 2 is Alt.
  • Third expansion in the first method (3 rd extension) the method is further applied.
  • a degree-2 accumulator type extension is performed and a part of the information part column and a kernel part Place 1 in part of the parity part column. From an encoder point of view, the repetition of information increases and the parity of the kernel part is used recursively, helping to improve the distance in a similar way to the Accumulate repeat accumulate check accumulate (ARACA) code (Ref. [9]) Can give.
  • ARACA repeat accumulate check accumulate check accumulate
  • 20 is an exemplary view for explaining a method of obtaining a PCM by lifting a basegraph and a basegraph of QC-LDPC according to the present disclosure.
  • PCM H of QC-LDPC code is basegraph (ie, binary adjacent matrix) It is created by lifting from Z ⁇ Z all zero matrix or Z ⁇ Z left-cyclic shifted identity matrix. That is, M b ⁇ (M b + K b ) basegraph The elements of 1 or 0 are (Z * M b ) ⁇ (Z * (M b + K b )) that is changed to the Z ⁇ Z all zero matrix or Z ⁇ Z left-cyclic shifted identity matrix of PCM H.
  • the RU encoding method is used to efficiently encode the LDPC code.
  • the base graph of the kernel structure is applied. 6 parts as shown in the following formula Can be divided into In other words, The Can include submatrices.
  • Is M 'K b ⁇ b matrix Is a (M b - M 'b) ⁇ K b matrix, Is a M 'b ⁇ (M b - M' b) matrix, Is a (M b - M 'b) ⁇ (M b - M' b) matrix, Is a M 'b ⁇ M' b matrix , Is-a (M b M 'b) ⁇ M' b matrix, K b is the size information in the base graph.
  • Is submatrix containing columns corresponding to information and the remaining 4 parts ( ) Are submatrix including columns corresponding to parity.
  • the kernel structure proposed in the present disclosure is Has a special structure, so it is possible to efficiently encode while satisfying LMDG characteristics. Prior to this, in order to satisfy LMDG characteristics, submatrix corresponding to information part Has the following conditions.
  • the last row of the last column of is 1, If the indexes of the rows and columns are the same except for the last column of, The elements of are 1 and the rest are 0. In other words, In the case of, etc., it is 1, and most elements are 0.
  • the diagonal elements of are all 1, and the elements under one row of the 1 diagonal elements are also 1.
  • the diagonal elements of are all 1, and the elements under one row of the 1 diagonal elements are also 1.
  • the dual diagonal matrix is a rower triangle matrix
  • the inverse matrix of the rower triangle matrix is also a rower triangle matrix.
  • the inverse matrix of the dual diagonal matrix is a matrix in which all elements (or entries) of the lower triangle portion of the rower triangle matrix are '1'. for example, If it is, Is established.
  • T -1 can be used for encoding and T can be used for decoding.
  • a sparse matrix may have a dense inverse matrix
  • a dense inverse matrix may have a sparse inverse matrix. In general, it is obvious that the computational complexity of a dense matrix is high.
  • the dual diagonal matrix has a sparse characteristic
  • the inverse matrix of the dual diagonal matrix (that is, the lower triangular matrix with all lower triangles is '1') has a dense characteristic.
  • T- 1 is a dense matrix, it can be easily calculated by accumulating vector elements, so it can be calculated with low computational complexity without matrix computation.
  • the operation ⁇ means exclusive-OR.
  • the displayed matrix operation may be replaced by the accumulation operation. That is, since the inverse matrix of the dual diagonal matrix is a lower triangular matrix, the computational complexity can be greatly reduced by using an accumulation operation instead of a matrix operation.
  • the part of the base graph ( ) Is a double diagonal matrix
  • the part of the PCM corresponding to the double diagonal matrix that is, T
  • the inverse matrix (T -1 ) of the part T of the corresponding PCM is a lower triangle Not all of the elements of the part are '1' triangles.
  • T -1 the inverse matrix of the part T of the corresponding PCM
  • M2 ⁇ M2 matrix Element '1' of (Z*M2) ⁇ (Z*M2) is converted to Z ⁇ Z identity submatrix I at the corresponding position of matrix T
  • the '1' of (the matrix in which the elements of the lower triangle are all '1') is also converted into the Z ⁇ Z identity submatrix I at the corresponding position of the matrix T- 1 .
  • Submatrix of the base graph described above Performs PCM construction in the following form.
  • using lifting factor Z By lifting, B , D , T , E can be obtained.
  • the general RU encoding method greatly increases PCM H It can be explained by dividing into.
  • the RU encoding scheme can be implemented based on the following equation.
  • Parity sequence vector from Equation 15 Can be expressed by the following formulas.
  • PCM H is a low density matrix, so each of the six submatrix ( A , C , B , D , T , E ) is also low density.
  • the inverse matrix form of the low density matrix is a high dense matrix.
  • ⁇ - 1 and T- 1 of Equation 16 and Equation 17 It is also a dense matrix, but it is necessary to find a PCM with a special structure so that LDCP encoding can be efficiently implemented.
  • T -1 and ⁇ -1 always have the form of the following equation.
  • 21 is an exemplary view for explaining an efficient implementation of an inverse matrix form of the matrix T and the matrix ⁇ and the product of ⁇ -1 and T -1 .
  • matrix multiplication of T ⁇ 1 can be processed by simple vector element-wise accumulation, and matrix multiplication of ⁇ ⁇ 1 is bit accumulation. It can be processed simply based on (bit-accumulation) and vector element-wise accumulation.
  • the encoding of the parity part part (submatrix O and submatrix I in FIG. 18) corresponding to degree-1 VNs after the kernel part can use a simple exclusive-OR operation by the parity encoding method. It is expressed as the following equation.
  • 22A, 22B, 23A, and 23B are exemplary diagrams for describing a parity check matrix (PCM) in the QC LDPC coding method according to the present disclosure.
  • PCM parity check matrix
  • 22A and 22B illustrate the PCM to which the first extension and the second extension of FIG. 18 are applied
  • FIGS. 23A and 23B illustrate the PCM to which the first extension, the second extension, and the third extension of FIG. 19 are applied.
  • 22 and 23 are examples of PCMs found through PEXIT chart analysis (Ref. [13]).
  • the PCM of FIG. 22 and the PCM of FIG. 23 are classified according to whether a third extension (3 rd extension) is applied in the last four rows.
  • 22 may be the base graph structure of FIG. 18 applied
  • FIG. 23 may be the base graph structure of FIG. 19 applied.
  • FIG. 24 is an exemplary diagram for explaining a comparison of performance between an LDPC coding method and an NR LDPC coding method according to the present disclosure.
  • the results of the comparison of the performance of the NR-LDPC coding method in the additive white Gaussian noise channel (AWGN channel) and the LDPC coding method according to the present disclosure are shown.
  • AWGN channel additive white Gaussian noise channel
  • 10 -7 shows that the LDPC coding method according to the present disclosure shows better performance compared to the NR LDPC coding method.
  • the LDPC coding method according to the present disclosure it can be confirmed that there is no error floor.
  • the bit stream input to the channel coding for a given code block is Is displayed as
  • K is the number of input bits to be encoded.
  • the values of and Z c are the maximum number of columns in the given basegraph and the size of the circular matrix.
  • the following encoding procedure may be applied.
  • the following table is an example for explaining an encoding procedure performed by the LDPC coding method according to the present disclosure.
  • N BG p Number of columns punctured among the columns of the given basegraph
  • N BG p * Zc Number of punctured bits among systematic bits
  • N N BG max * Zc
  • Table 12 has a difference that the number of punctured bits may be different when compared with the detailed description related to FIG. 13.
  • the number of punctured bits among the information parts is 2Zc, but according to Table 12, the number of punctured bits is N BG p * Zc. Since the kernel structure of the 5G-NR LDPC code and the kernel structure of the LDPC code according to the present disclosure are different, the number of punctured bits may also be different.
  • i LS may be obtained based on a first table.
  • the first table may have a form similar to Table 9.
  • the V i,j may be obtained based on a second table.
  • the second table may be in the form of Table 5 and Table 6 related to BG1 of 3GPP TS 38.212 LDPC code.
  • the second table may be in the form of Table 7 and Table 8 related to BG2 of 3GPP TS 38.212 LDPC code.
  • the first table and the second table may use tables related to LDPC codes of 3GPP TS 38.212, but are not limited to tables related to LDPC codes of 3GPP TS 38.212.
  • Tables suitable for LDPC codes according to the present disclosure may be defined and used.
  • SRJA code structured repeat jagged accumulate code
  • the main features of the SRJA code are shown by the special structure of the parity part of the base graph and the parity check matrix (PCM).
  • This feature can provide a linear minimum distance growth feature at a good iterative decoding threshold while capturing an efficient encoding structure.
  • the parity check matrix of the SRJA code can be layered for the Richardson-Urbanke (RU) encoding method, and LMDG characteristics for the SRJA code are demonstrated.
  • RU Richardson-Urbanke
  • the performance of the proposed SRJA code can be evaluated and compared with the 5th generation new radio (5G NR) LDPC code in terms of block error rate (BLER) performance and encoding complexity. According to the simulation results, the superiority of the BLER performance of the proposed SRJA code is confirmed, especially in a super ultra-reliable situation. In addition, according to the encoder complexity analysis, it is verified that the SRJA code has an efficient encoder structure when compared with the 5G-NR LDPC code. As a result, the proposed SRJA code can be suitable for emerging beyond-5G (or 6G) applications such as ultra high reliability and low latency communication (super URLLC, SURLLC).
  • 5G NR 5th generation new radio
  • 6G ultra high reliability and low latency communication
  • LDPC LOW-density parity-check codes
  • QC quadsi-cyclic LDPC codes
  • WLAN wireless local area network
  • DVB-S2 DVB-S2
  • raptor-like QC-LDPC codes (base graph 1 (BG1) and base graph 2 (BG2)) are channel coding of 5G data channels by industries.
  • the base graphs ie, adjacency matrices
  • the base graphs represent a concatenated code including a LDPC code capable of Richardson-Urbanke (RU) encoding and a single parity check (SPC) code, respectively.
  • Such a raptor-type QC-LDPC code can provide an almost optimal decoding threshold as well as an efficient encoding and decoding implementation method, which is well suited for eMBB applications.
  • the raptor-type QC-LDPC lacks a linear minimum distance growth (LMDG) property, which may cause an error floor problem.
  • LMDG linear minimum distance growth
  • the reliability required is particularly high, that is, the BLER of 10 -6 to 10 -9 )
  • Raptor-type QC-LDPC codes in super URLLC applications where retransmission is not allowed due to a very strict delay request. This can be limited.
  • LDPC codes widely used as a kernel structure, 1) Richardson-Urbanke (RU) irregular binary LDPC code (eg, 5G New Radio (NR)), 2) accumulate repeat accumulate code, ARA code), 3) accumulate repeat accumulate accumulate code (ARAA code), 4) accumulate repeat jagged accumulate code (ARJA code) and 5) accumulate repeat accumulate check Code (accumulate repeat accumulate check accumulate code, ARACA code).
  • RU Richardson-Urbanke
  • ARA code accumulate repeat accumulate code
  • ARAA code accumulate repeat accumulate accumulate code
  • ARJA code accumulate repeat jagged accumulate code
  • ARACA code accumulate repeat accumulate check accumulate code
  • RU irregular binary LDPC codes can provide an efficient encoding structure and an almost optimal iterative decoding threshold, but lack an LMDG attribute, and thus suffer an error floor.
  • the ARA code can provide an efficient encoding structure and an almost optimal iterative decoding threshold, but lacks the LMDG property, thus experiencing an error floor.
  • the ARAA code can provide an efficient encoder structure having one of a better iterative decoding threshold or LMDG attribute, depending on the degree of iteration in the internal accumulator. However, it is not possible to provide both at the same time (better iterative decoding threshold or LMDG attribute) as shown in FIG.
  • ARJA codes can provide high reliability with comparable iterative decoding thresholds, but suffer from high encoding complexity.
  • ARACA code can provide high reliability, excellent iterative decoding threshold and efficient encoding structure, but it is difficult to implement hardware. (For example: there is a large amount of hardware bit-interleaver and serial bit accumulation according to each parity check matrix.
  • SRJA code structured-repeat-jagged-accumulate code family
  • the proposed SRJA code is obtained by selectively erasing some edges (ie, ones) in the parity portion of the base graph.
  • the connection state of the parity part of the base graph is composed of columns having a weight of 3.
  • the main feature of the proposed SRJA code is the parity part structure of the parity check matrix. Based on the structure of the parity part, even if the density of the sub-matrix used in the RU encoding process is high, such a base graph may be called SRJA code.
  • the base graph not only has a similar connection state (shown in a jagged shape) of the RJA cord, but also has structural characteristics.
  • This structure enables efficient low complexity encoding by using some of block accumulation based single parity check (BSPC) operation and bit accumulations without a bit-interleaver.
  • the parity check matrix (PCM) of the SRJA code may be regarded as a repeat multiple accumulate check accumulate code (RMACA code).
  • SRJA's PCM maintains excellent LMDG properties and can be robust to the error floor.
  • the proposed SRJA code is introduced, design methodology and exemplary results of rate-compatible structured repeat jagged accumulate (RC-SRJA) codes are presented, and an efficient encoding procedure and complexity of the proposed RC-SRJA code are described.
  • the performance of the proposed SRJA code is evaluated in comparison with the 5G-NR LDPC code in terms of iterative decoding threshold, BLER and encoding complexity.
  • Bold characters represent matrices or vectors.
  • the vector represents the i-th element (element, element).
  • the Means a matrix Denotes the element (or entry) of the j-th column of the i-th row of the matrix A.
  • , and Denotes an inverse matrix, a transpose matrix, a modulo-Z operation, and a binary vector sum (ie, exclusive-OR), respectively.
  • vector About, operation (only, ) Denotes a left cyclic shift operation.
  • Length-LZ vector ( a l is the lth length-Z subvector), The length-LZ vector I-th length-Z subvector of.
  • Length-LZ vector ( a l is the lth length-Z subvector), Denotes length-Z subvector concatenation.
  • Length-LZ vector ( a l is the lth length-Z subvector), Denotes the accumulation of the length-Z subvector
  • the Is the i th of matrix A Sub-matrix The Is a permuted version of. That is, it is a permutation order vector.
  • O n represents the length-n zero column vector
  • the It is a binary base graph (ie, adjacent matrix).
  • VNs variable nodes
  • the base graph It is an element of the i-th row and j-th column.
  • 25A, 25B, and 25C are exemplary views for explaining the protographs of RJA code and SRJA code in comparison with a protograph having degree-3 VNs from the perspective of the graph.
  • Both the SRJA code and the RJA code start with a prototype graph with degree-3 VNs of the parity part.
  • the protograph is adjusted by removing some edges from the degree-2 parallel edge sets from the top of the prototype with degree-3 VNs.
  • the structural conditions of the base graph for the SRJA code according to the present disclosure are as follows.
  • SRJA code base graph Must satisfy the following structural conditions.
  • the submatrix ( ) Must have a minimum column weight of 3 or greater.
  • Is left cyclic-shift by i position Is an identity matrix, The Is a zero matrix, The Represents the one-bit zero masked version of. First row and The element in the first column is masked to zero.
  • the matrix H must satisfy the following condition.
  • condition of definition 3 allows SRJA code to be decoded efficiently.
  • Matrix Z with all ones in the diagonal If it is a binary triangular matrix, the inverse matrix of the matrix Z is always the same kind of triangular matrix.
  • Matrix Z is a reversible matrix (always has an inverse matrix), matrix Z is a lower triangular matrix, Is the inverse of matrix Z , matrix I-th column of, , Is a condition Is satisfied. Is the length-Z binary column vector, The elements of Only the i-th row of is 1, and the rest are 0.
  • the matrix Z is a lower triangular matrix, The elements of are 0 above the i-th row (that is, from the 1st row to the (i-1)th row). Therefore, the matrix becomes the lower triangle matrix.
  • PCM H may be layered according to the following equation.
  • T is a dual diagonal QC matrix
  • T is a reversible matrix from Lemma 1.
  • T ⁇ 1 the inverse matrix ( T ⁇ 1 ) of the double diagonal QC matrix ( T ) is a lower triangular QC matrix including identity submatrices
  • T ⁇ 1 may be represented according to the following equation.
  • E is the transpose of B , and the matrices Since it consists of unit sub-matrix, to be.
  • 26A and 26B are exemplary views for explaining a method of obtaining PCM based on a basegraph.
  • FIGS. 26A and 26B is a view for explaining the parity portion of the base graph briefly described in the upper portion of FIGS. 26A and 26B under the conditions of definition 1.
  • the hatched positions represent 1s predefined according to the conditions of Definition 1.
  • FIGS. 26A and 26B shows the parity part of the PCM constructed from the base graph according to definition 3.
  • SRJA code according to the present disclosure has LMDG characteristics.
  • the SRJA code cannot be obtained by the check node splitting technique, so the check node splitting theorem does not guarantee the LMDG characteristics of the SRJA code.
  • the PCM of the SRJA code can always be converted into the RMACA code format.
  • the SRJA code can also acquire the LMDG characteristics.
  • H is from definition 3 Lifted from When PCM, The length- It is a column permutation order vector. to be. q is length- Incense permutation sequence vector.
  • the proposed SRJA code that contains at least all information bits degree-3 repetitions (via direct or indirect branches) is the RMACA code. Is equivalent.
  • the corresponding permuted PCM ( ), a degree-2 zigzag closed loop with one-bit masking may be executed by an accumulator including an interleaver.
  • Such RMACA code has LMDG characteristics.
  • the proposed SRJA code also always has LMDG characteristics.
  • 27A and 27B show exemplary results where the SRJA code can be considered as an RMACA code.
  • the exemplary FIG. 27A may consider SRJA codes as R(AC) 5 A code, and FIG. 27B may consider R(AC) 3 A code.
  • rate-compatible SRJA codes will be described.
  • SRJAC code used as a kernel structure (i.e., high-speed code) that satisfies the iterative decoding threshold, LMDG characteristics, and efficient encoder structure, and 2) while maintaining efficient encoder/decoder structures .
  • a family of RC-SRJA codes can be designed.
  • n, m and p are positive integers, Is a set of corresponding base graphs.
  • the corresponding l-th IRC implies that it is a simple SPC code implemented only with a binary vector sum.
  • the next best kernel basegraph is found among the possible candidates.
  • the binary input additive white Gaussian noise (BI AWGN) kernel iterative decoding threshold is a benchmark threshold (i.e., 5G-NR) and a given threshold. If greater than, the search ends. There is a tradeoff between waterfall and error floor. Thresholds of a well-designed LDPC code family can be used instead of dose thresholds (ie shannon limits).
  • the first constraint is 1) punctured VNs become high-degree VNs and must be connected to CNs for an improved iterative decoding threshold. 2) When a punctured VN further has neighboring remaining CNs connected to the transmitted VNs, since the punctured VN can be recovered with reliable messages, the actual number of CNs is a single edge ( single edge).
  • the second constraint restricts search spaces.
  • the third constraint aims at the existence of an appropriate number of relatively high VNs and low VNs, and edge connections among the IRCs being well distributed, for a better iterative decoding threshold. Based on the above constraints, Can design
  • the selected candidates have better iterative decoding thresholds and update the surviving candidates.
  • the rate-1/5 base graph of the proposed method according to the present disclosure is as follows.
  • lifting factor Z represents a parity check matrix constructed by lifting.
  • the parity part of is constructed according to definition 3, and the parity part of IRCs is It is lifted by unit submatrix, and other parts can be constructed by any methodology.
  • the Length-Z partial binary codeword column vector, which corresponds to about, to be. Can be expressed as the following equation.
  • Part (a) of the above formula can be expressed as the following formula.
  • Equation 33 may be expressed as the following equation.
  • equation 36 the equal sign (a) of equation 36 is equation 24, equation 25 and Is obtained from
  • A has 1 low triangle. It is a square matrix.
  • Equation 36 Can be represented as the following formula.
  • Part (b) of Equation 33 may be expressed similarly to Equation 34.
  • the complexity of the proposed encoding method can be measured by the number of binary sums in the encoding procedure.
  • the proposed encoding procedure may consist of three steps corresponding to (a) to (c) of Equation 33 above.
  • the number of binary sums required as the encoding complexity is Can be expressed as, followss the following formula.
  • the encoder complexity can be obtained based on Equation 35, Equation 36, and Equation 38.
  • Equation 35 The Requires binary sums of dogs.
  • parity check matrices of LDPC codes (BG2) of 5G NR were used, and the parity check matrices of the proposed SRJA codes are based on the approximate cycle extrinsic message degree (ACE) algorithm from the basegraphs in Equation 31.
  • ACE approximate cycle extrinsic message degree
  • SPA flooding sum-product algorithm
  • the iterative decoding threshold is obtained by PEXIT chart analysis, and the results of the proposed SRJA code and 5G-NR LDPC code are shown in the table below.
  • the iterative decoding thresholds of the proposed SRJA code are slightly worse than 5G-NR LDPC.
  • the proposed SRJA code has LMDG characteristics
  • the BLER slope of the proposed SRJA code is much steeper than the BLER slope of the 5G-NR LDPC code, so the loss of the decoding threshold is usually negligible in high reliability criteria.
  • Table 13 shows the iterative decoding threshold and encoder complexity by code rate of 5G-NR LDPC code and proposed SRJA code.
  • the lifting size is Z, and the encoder complexity of the 5G-NR LDPC code can be obtained based on Equation 39.
  • the proposed SRJA code is more complex than the 5G-NR LDPC code. This is because the SRJA code has a smaller graph than the 5G-NR LDPC code. However, for a given information length K, the proposed SRJA code will have almost the same encoder complexity of the SRJA code and the 5G-NR LDPC code, using a cyclic shift matrix larger than the 5G-NR LDPC code. However, for the same information length, since the cyclic shift matrices of the proposed SRJA code are larger than the cyclic shift matrices of the 5G-NR LDPC code, the proposed SRJA code can obtain higher parallelism than the 5G-NR LDPC code.
  • Solid-line and dashed-line indicate SRJA code BLER curve and 5G-NR LDPC code curve, respectively.
  • information shortening and parity puncturing were adopted.
  • Z 128, and the number of information columns of the base graph is 8. Similar methodology was adopted for rate matching.
  • the proposed SRJA code used a base graph smaller than the 5G-NR LDPC code
  • the proposed SRJA code exhibits BLER performance similar to that of the 5G-NR LDPC code at low reliability criteria (except for code rate 1/5).
  • the SRJA code proposed in the high reliability standard is better than the 5G-NR LDPC code. This is because an error floor occurs in the 5G-NR LDPC code. As the requested reliability increases, the proposed SRJA code does not experience an error floor, so a higher performance gain than the corresponding 5G-NR LDPC code will be important.
  • the special structure of the base graph and parity part of the PCM is the core part of the proposed SRJA code.
  • the parity part of the base graph and PCM is divided into four parts (left-top, right-top, left-bottom, right-bottom).
  • the special structure is that the left-bottom part and the right-top part are dual diagonal, and the other parts (left-top part and right-bottom) are the last column (left-top) or the last row ( It is a diagonal matrix except for the right-bottom. Also, 1 is located at the maximum position of the right-bottom.
  • the left-bottom part is constructed by 1-bit masked unit sub-matrices by left 1 cyclic shifted sub-matrices, and the other parts are composed only of unit sub-matrices.
  • the SRJA code is a form capable of RU encoding, and the SRJA code has LMDG characteristics.
  • Simulation results show that the proposed SRJA code has better BLER performance than the 5G-NR LDPC code in a high-reliability situation. Meanwhile, the SRJA code has similar or low encoding complexity to the 5G-NR LDPC code.
  • the proposed SRJA code can be a promising candidate for beyond-5G or 6G use cases that require super ultra-reliability and low-latency at low complexity.
  • FIG. 29 is an exemplary diagram for explaining a method of transmitting an information block based on a low density parity check (LDPC) code in a wireless communication system according to the present disclosure.
  • LDPC low density parity check
  • a method of transmitting an information block based on a low density parity check (LDPC) code in a wireless communication system Encoding the information block based on the LDPC base graph H_BG including in the upper left position; And transmitting the encoded information block, wherein each element of the H_BG is zero ('0') or one ('1'), and each of the elements of the H_BG is '0' is Z ⁇ Z Representing a zero matrix (represent), each element of '1' among the elements of H_BG is a circular permutation matrix obtained by circularly shifting a Z ⁇ Z identity matrix to the left or right.
  • the submatrix T_BG of the H_BG is a dual diagonal matrix
  • the submatrix D_BG of the H_BG is a dual diagonal matrix matrix).
  • the information block corresponds to the H_BG, It may be encoded based on the parity check matrix (PCM) H that includes in the upper left position.
  • PCM parity check matrix
  • all elements of the first row of the Z ⁇ Z cyclic permutation matrix corresponding to the replaced Z ⁇ Z matrix may have a value of 0.
  • the sub-matrix A_BG and the sub-matrix C_BG correspond to an information part
  • the sub-matrix B_BG, the sub-matrix D_BG, the sub-matrix T_BG and the sub-matrix E_BG may correspond to a parity part.
  • the sub-matrix B_BG is an M ⁇ M unit matrix, M is a natural number, the sub-matrix E_BG is an M ⁇ M unit matrix, and the sub-matrix D_BG is an M ⁇ M matrix, and the sub-matrix T_BG is an M ⁇ M matrix.
  • M is a natural number
  • the sub-matrix E_BG is an M ⁇ M unit matrix
  • the sub-matrix D_BG is an M ⁇ M matrix
  • the sub-matrix T_BG is an M ⁇ M matrix.
  • the sub-matrix A_BG and the sub-matrix C_BG correspond to an information part
  • the sub-matrix B_BG, the sub-matrix D_BG, the sub-matrix T_BG and the sub-matrix E_BG may correspond to a parity part.
  • the sub-matrix D_BG is an M1 ⁇ M1 matrix, M1 is a natural number, the sub-matrix T_BG is an M2 ⁇ M2 matrix, M2 is a natural number, the sub-matrix B_BG is an M2 ⁇ M1 matrix, and the last column of the sub-matrix B_BG is The element of the last row is '1', each of the elements of the remaining rows of the last column is '0', and one element included in each of columns 1 to (M1-1) of the sub-matrix B_BG is '1', the remaining elements included in each of columns 1 to (M1-1) of the sub-matrix B_BG are '0', the sub-matrix E_BG is an M1 ⁇ M2 matrix, and the sub-matrix E_BG The element of the last column of the last row of '1' is '1', and each of the elements of the remaining columns of the last row of the sub-matrix E_BG is
  • a method of transmitting an information block based on a low density parity check (LDPC) code in a wireless communication system Encoding information block based on the LDPC base graph H_BG including; And transmitting the encoded information block.
  • Each element of the H_BG is zero ('0') or one ('1'), and each of the elements of the H_BG is '0' represents a Z ⁇ Z zero matrix (represent), and the H_BG
  • Each of the elements of '1' is a Z ⁇ Z matrix obtained based on a circular permutation matrix obtained by circularly shifting a Z ⁇ Z identity matrix to the left or right.
  • Sub-matrices (submatrix) of the H_BG T_BG may be a dual-diagonal matrix (dual diagonal matrix), and the sub-matrices of the D_BG H_BG dual diagonal matrix (dual diagonal matrix).
  • Encoding the information block based on the H_BG may include encoding the information block based on a parity check matrix (PCM) H corresponding to the H_BG.
  • PCM parity check matrix
  • the cyclic shift value p corresponding to each element of the LDPC base graph H_BG that is '1' is predetermined, and the Z ⁇ Z cyclic permutation matrix modifies the Z ⁇ Z identity matrix to the right by mod (p, Z) may be as cyclic shifted.
  • mod(p, Z) represents the remainder of p divided by Z.
  • the PCM H is It may include.
  • the sub-matrix A_BG , B_BG , C_BG , D_BG , E_BG , and T_BG may correspond to sub-matrix A , B , C , D , E , T , respectively. If the sub-matrix A_BG is an M1 ⁇ K matrix, the sub-matrix A may be a (Z* M1) ⁇ (Z*K) matrix.
  • the first parity bit sequence p1, and the second parity bit sequence p2 computed with PCM H, s, p1, and p2 may be determined to satisfy Equation (15).
  • encoding the information block may include determining the s, p1, p2.
  • the encoded information block includes a systematic bit stream s, a first parity bit stream p1, a second parity bit stream p2, and a third parity bit stream p3, To satisfy, p1, p2, and p3 values are determined, and p1 is (ET -1 B + D) -1 (ET -1 A + C) s, and p2 is (T -1 A) s + (T -1 B) may be p1.
  • all elements of the first row of the corresponding Z ⁇ Z cyclic permutation matrix may be 0.
  • the operation of the Z ⁇ Z cyclic permutation matrix can be performed by bit shifting the input bit string according to the degree of cyclic shifted, instead of performing the matrix multiplication operation directly. Only one element of the first row of the Z ⁇ Z cyclic permutation matrix that cyclically shifts the Z ⁇ Z unit matrix will be 1. It is also expressed as masking changing only one element of the first row to 0.
  • Sub-matrix A_BG and sub-matrix C_BG correspond to the information part
  • sub-matrix B_BG, sub-matrix D_BG, sub-matrix T_BG and sub-matrix E_BG correspond to the parity part
  • sub-matrix B_BG is an M ⁇ M unit matrix
  • M is a natural number
  • Sub-matrix E_BG may be an M ⁇ M unit matrix
  • sub-matrix D_BG may be an M ⁇ M matrix
  • sub-matrix T_BG may be an M ⁇ M matrix.
  • Sub-matrix A_BG and sub-matrix C_BG correspond to the information part
  • sub-matrix B_BG, sub-matrix D_BG, sub-matrix T_BG and sub-matrix E_BG correspond to the parity part
  • sub-matrix D_BG is an M1 ⁇ M1 matrix
  • M1 is a natural number
  • the sub-matrix T_BG is an M2 ⁇ M2 matrix
  • M2 is a natural number
  • sub-matrix B_BG is an M2 ⁇ M1 matrix
  • the element in the last row of the last column of the sub-matrix B_BG is '1'
  • each of the elements of the remaining rows of the last column is 0'
  • one element included in each of the columns of columns 1 to (M1-1) of the sub-matrix B_BG is '1', and from columns 1 to (M1-1) of the sub-matrix B_BG.
  • each of the columns are '0'
  • the sub-matrix E_BG is an M1 ⁇ M2 matrix
  • the element of the last column of the last row of the sub-matrix E_BG is '1'
  • the remaining columns of the last row of the sub-matrix E_BG are '0'
  • one element included in each of the rows of rows 1 through (M1-1) of the sub-matrix E_BG is '1'
  • the remaining elements included in each of the rows up to the row may be '0'.
  • an apparatus for transmitting an information block based on a low density parity check (LDPC) code in a wireless communication system includes: a transceiver; Memory; And at least one processor connected to the transceiver and the memory.
  • LDPC low density parity check
  • the memory when executed, stores instructions that cause the at least one processor to perform the operations, and the operations include: Encoding information block based on the LDPC base graph H_BG including; And transmitting the encoded information block.
  • Each element of the H_BG is zero ('0') or one ('1'), and each of the elements of the H_BG is '0' represents a Z ⁇ Z zero matrix (represent), and the H_BG
  • Each of the elements of '1' is a Z ⁇ Z matrix obtained based on a circular permutation matrix obtained by circularly shifting a Z ⁇ Z identity matrix to the left or right.
  • the submatrix T_BG of the H_BG may be a dual diagonal matrix
  • the submatrix D_BG of the H_BG may be a dual diagonal matrix.
  • the transmitting device may be mounted on an autonomous driving device that communicates with at least one of a mobile terminal, a base station, and an autonomous driving vehicle.
  • FIG. 30 is an exemplary diagram for explaining a method of receiving an information block based on a low density parity check (LDPC) code in a wireless communication system according to the present disclosure.
  • LDPC low density parity check
  • a method of receiving an information block includes: receiving the encoded information block; And It may include decoding the information block based on the LDPC base graph H_BG including.
  • LDPC low density parity check
  • Each element of the H_BG is zero ('0') or one ('1'), and each of the elements of the H_BG is '0' represents a Z ⁇ Z zero matrix (represent), and the H_BG
  • Each of the elements of '1' is a Z ⁇ Z matrix obtained based on a circular permutation matrix obtained by circularly shifting a Z ⁇ Z identity matrix to the left or right.
  • the submatrix T_BG may be a dual diagonal matrix
  • the submatrix D_BG may be a dual diagonal matrix.
  • Encoding the information block based on the H_BG may include encoding the information block based on a parity check matrix (PCM) H corresponding to the H_BG.
  • PCM parity check matrix
  • the PCM H is It may include.
  • the sub-matrix A_BG , B_BG , C_BG , D_BG , E_BG , and T_BG may correspond to sub-matrix A , B , C , D , E , T , respectively. If the sub-matrix A_BG is an M1 ⁇ K matrix, the sub-matrix A may be a (Z* M1) ⁇ (Z*K) matrix.
  • the received encoded information block may include a systematic bit sequence s, a first parity bit sequence p1, and a second parity bit sequence p2. By inputting the s, p1, p2 into Equation 15, it can be confirmed that the right side is 0 (zero matrix). Based on the LDPC code according to the present disclosure, decoding the information block may include inputting s, p1, and p2 into Equation 15 to confirm that Equation 15 is satisfied.
  • a method and apparatus for transmitting an information block include a 3GPP-based communication system (LTE/LTE-A system, 5G communication system) and Wi-Fi communication It can be used industrially in various wireless communication systems such as systems.
  • LTE/LTE-A system Long Term Evolution/LTE-A system
  • 5G communication system 5G communication system
  • Wi-Fi communication It can be used industrially in various wireless communication systems such as systems.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 개시에 따른, 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 전송하는 방법은, [행렬] 를 포함하는 LDPC 베이스그래프 H_BG 를 기반으로 정보 블록을 인코딩; 및 상기 인코딩된 정보 블록을 전송하는 것을 포함할 수 있다. 상기 H_BG의 각 엘리먼트는 영('0') 또는 일('1')이고, 상기 H_BG의 엘리먼트들 중 '0'인 각 엘리먼트는 Z × Z 영(zero) 행렬을 나타내고(represent), 상기 H_BG 의 엘리먼트들 중 '1'인 각 엘리먼트는 Z × Z 단위 행렬(identity matrix)을 왼쪽으로 또는 오른쪽으로 순환 시프팅하여 획득된 순환 순열 행렬(circular permutation matrix)에 기초하여 획득된 Z × Z 행렬을 나타낼 수 있다. 상기 H_BG 의 부행렬 (submatrix) T_BG 는 이중 대각 행렬 (dual diagonal matrix)이고, 상기 H_BG 의 부행렬 D_BG 는 이중 대각 행렬 (dual diagonal matrix)일 수 있다. 상기 H_BG에 기초하여, 상기 정보 블록을 인코딩하는 것은, 상기 H_BG에 대응되는 패리티 체크 행렬 (parity check matrix, PCM) H에 기초하여 상기 정보 블록을 인코딩하는 것을 포함할 수 있다.

Description

무선 통신 시스템에서 저밀도 패리티 체크 행렬을 이용한 채널 코딩을 수행하는 방법 및 장치
본 개시는 무선 통신에 관한 것으로, 보다 상세하게는 저밀도 패리티 체크 행렬에 기초하여, 채널 코딩을 수행하는 방법 및 장치에 관한 것이다.
저밀도 패리티 검사 부호(Low density parity check code, LDPC code)와 반복 복호화 알고리즘(iterative decoding algorithm)은 갤러거(Gallager)에 의하여 1962년에 소개되었으며, 맥케이(MacKay)와 닐(Neal)에 의하여 1996년 재발견되었다.
정보 이론에 있어서, LDPC 부호는 선형 에러 정정 코드(linear error correction code)로서, 잡음 전송 채널에서 사용되며, 선형 블럭 코드(linear block code)라고 불리기도 한다. 양단 그래프(bipartite graph) (상호 그래프)에 기초하여, LDPC 부호는 설계될 수 있다. LDPC 부호는 반복 소프트 결정 알고리즘(iterative soft-decision algorithms)을 사용하여, 이론적 한계(새넌 한계, Shannon limit)에 근접한 성능을 제공하는 면에서, 용량 접근 코드라고 칭해질 수 있다. legacy 3GPP 기반 통신 시스템 (LTE, LTE-A, LTE-A pro)에서는 터보 코드라는 용량 접근 코드를 사용한다. LDPC 부호는 이진 입력 첨가 백색 가우시안 잡음 채널(binary additional white Gaussian noisy channel, binary AWGN channel)에서 새널 한계에 근접하는 비트 에러율(bit error rate, BER)을 가진다는 것이 알려졌다. LDPC 코딩 방법을 이용하면 상대적으로 낮은 복잡도를 가지면서도 낮은 오류율을 달성할 수 있다.
기기간(machine-to-machine, M2M) 통신, 기계 타입 통신(machine type communication, MTC) 등과, 높은 데이터 전송량을 요구하는 스마트 폰, 태블릿 PC(Personal Computer) 등의 다양한 장치 및 기술이 출현 및 보급되고 있다. 이에 따라, 셀룰러 망(cellular network)에서 처리될 것이 요구되는 데이터 양이 매우 빠르게 증가하고 있다. 이와 같이 빠르게 증가하는 데이터 처리 요구량을 만족시키기 위해, 더 많은 주파수 대역을 효율적으로 사용하기 위한 반송파 집성(carrier aggregation) 기술, 인지 무선(cognitive radio) 기술 등과, 한정된 주파수 내에서 전송되는 데이터 용량을 높이기 위한 다중 안테나 기술, 다중 기지국 협력 기술 등이 발전하고 있다.
더 많은 통신 장치가 더 큰 통신 용량을 요구함에 따라, 레거시 무선 접속 기술(radio access technology, RAT)에 비해 향상된 모바일 광대역(enhanced mobile broadband, eMBB) 통신에 대한 필요성이 대두되고 있다. 또한, 복수의 장치 및 객체(object)를 서로 연결하여 언제 어디서나 다양한 서비스를 제공하기 위한 대규모 기계 타입 통신(massive machine type communication, mMTC)는 차세대 통신에서 고려해야 할 주요 쟁점 중 하나이다.
또한, 신뢰도 및 대기 시간에 민감한 서비스/UE를 고려하여 설계될 통신 시스템에 대한 논의가 진행 중이다. 차세대(next generation) 무선 접속 기술의 도입은 eMBB 통신, mMTC, 초 신뢰성 및 저 대기 시간 통신(ultra-reliable and low latency communication, URLLC) 등을 고려하여 논의되고 있다.
본 개시는, 무선 통신 시스템에서, 저밀도 패리티 체크 행렬에 기초하여 채널 코딩을 수행하는 방법 및 장치를 제공할 수 있다.
본 개시에서 이루고자 하는 기술적 과제들은 상기 기술적 과제로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 개시에 따른, 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 전송하는 방법은,
Figure PCTKR2019017094-appb-img-000001
를 포함하는 LDPC 베이스그래프 H_BG를 기반으로 정보 블록을 인코딩; 및 상기 인코딩된 정보 블록을 전송하는 것을 포함할 수 있다. 상기 H_BG의 각 엘리먼트는 영('0') 또는 일('1')이고, 상기 H_BG의 엘리먼트들 중 '0'인 각 엘리먼트는 Z × Z 영(zero) 행렬을 나타내고(represent), 상기 H_BG의 엘리먼트들 중 '1'인 각 엘리먼트는 Z × Z 단위 행렬(identity matrix)을 왼쪽으로 또는 오른쪽으로 순환 시프팅하여 획득된 순환 순열 행렬(circular permutation matrix)에 기초하여 획득된 Z × Z 행렬을 나타낼 수 있다. 상기 H_BG의 부행렬 (submatrix) T_BG는 이중 대각 행렬 (dual diagonal matrix)이고, 상기 H_BG의 부행렬 D_BG는 이중 대각 행렬 (dual diagonal matrix)일 수 있다.
상기 H_BG에 기초하여, 상기 정보 블록을 인코딩하는 것은, 상기 H_BG에 대응되는 패리티 체크 행렬 (parity check matrix, PCM) H에 기초하여 상기 정보 블록을 인코딩하는 것을 포함할 수 있다.
부행렬 D_BG의 대각 엘리먼트들 각각이 나타내는 Z × Z 행렬은 해당 Z × Z 순환 순열 행렬의 첫 행의 모든 엘리먼트가 0일 수 있다.
부행렬 A_BG 및 부행렬 C_BG는 정보 부분에 대응되고, 부행렬 B_BG, 부행렬 D_BG, 부행렬 T_BG 및 부행렬 E_BG 는 패리티 부분에 대응되고, 부행렬 B_BG는 M × M 단위 행렬이고, M은 자연수이고, 부행렬 E_BG는 M × M 단위 행렬이고, 부행렬 D_BG는 M × M 행렬이고, 부행렬 T_BG는 M × M 행렬일 수 있다.
부행렬 A_BG 및 부행렬 C_BG는 정보 부분에 대응되고, 부행렬 B_BG, 부행렬 D_BG, 부행렬 T_BG 및 부행렬 E_BG 는 패리티 부분에 대응되고, 부행렬 D_BG는 M1 × M1 행렬이고, M1은 자연수, 부행렬 T_BG는 M2 × M2 행렬이고, M2는 자연수, 부행렬 B_BG는 M2 × M1 행렬이고, 부행렬 B_BG 의 마지막 열의 마지막 행의 엘리먼트는 '1' 이고, 마지막 열의 나머지 행들의 엘리먼트들 각각은 '0' 이고, 상기 부행렬 B_BG 의 1열 부터 (M1-1)열까지의 열들의 각각에 포함되는 하나의 엘리먼트는 '1' 이고, 부행렬 B_BG 의 1열 부터 (M1-1)열까지의 열들의 각각에 포함되는 나머지 엘리먼트들은 '0' 이고, 부행렬 E_BG는 M1 × M2 행렬이고, 부행렬 E_BG의 마지막 행의 마지막 열의 엘리먼트는 '1' 이고, 부행렬 E_BG의 마지막 행의 나머지 열들의 엘리먼트들 각각은 '0' 이고, 부행렬 E_BG의 1행부터 (M1-1)행까지의 행들의 각각에 포함되는 하나의 엘리먼트는 '1' 이고, 부행렬 E_BG의 1행부터 (M1-1)행까지의 행들의 각각에 포함되는 나머지 엘리먼트들은 '0'일 수 있다.
본 개시에 따른, 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 수신하는 방법은, 상기 인코딩된 정보 블록을 수신; 및
Figure PCTKR2019017094-appb-img-000002
를 포함하는 LDPC 베이스그래프 H_BG를 기반으로 정보 블록을 디코딩하는 것을 포함할 수 있다. 상기 H_BG의 각 엘리먼트는 영('0') 또는 일('1')이고, 상기 H_BG의 엘리먼트들 중 '0'인 각 엘리먼트는 Z × Z 영(zero) 행렬을 나타내고(represent), 상기 H_BG의 엘리먼트들 중 '1'인 각 엘리먼트는 Z × Z 단위 행렬(identity matrix)을 왼쪽으로 또는 오른쪽으로 순환 시프팅하여 획득된 순환 순열 행렬(circular permutation matrix)에 기초하여 획득된 Z × Z 행렬을 나타낼 수 있다. 부행렬 (submatrix) T_BG는 이중 대각 행렬 (dual diagonal matrix)이고, 부행렬 D_BG는 이중 대각 행렬 (dual diagonal matrix)일 수 있다.
본 개시에 따른, 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 전송하는 장치는, 송수신기; 메모리; 및 상기 송수신기 및 상기 메모리와 연결되는 적어도 하나의 프로세서를 포함할 수 있다.
상기 메모리는, 실행될 때, 상기 적어도 하나의 프로세서가 상기 적어도 하나의 프로세서가 동작들을 수행하도록 하는 인스트럭션들을 저장하고, 상기 동작들은,
Figure PCTKR2019017094-appb-img-000003
를 포함하는 LDPC 베이스그래프 H_BG를 기반으로 정보 블록을 인코딩; 및 상기 인코딩된 정보 블록을 전송하는 것을 포함할 수 있다.
상기 H_BG의 각 엘리먼트는 영('0') 또는 일('1')이고, 상기 H_BG의 엘리먼트들 중 '0'인 각 엘리먼트는 Z × Z 영(zero) 행렬을 나타내고(represent), 상기 H_BG의 엘리먼트들 중 '1'인 각 엘리먼트는 Z × Z 단위 행렬(identity matrix)을 왼쪽으로 또는 오른쪽으로 순환 시프팅하여 획득된 순환 순열 행렬(circular permutation matrix)에 기초하여 획득된 Z × Z 행렬을 나타낼 수 있다. 상기 H_BG의 부행렬 (submatrix) T_BG는 이중 대각 행렬 (dual diagonal matrix)이고, 상기 H_BG의 부행렬 D_BG는 이중 대각 행렬 (dual diagonal matrix)일 수 있다.
본 개시에 따른 상기 전송하는 장치는, 이동 단말기, 기지국 및 자율 주행 차량 중 적어도 하나와 통신하는 자율 주행 장치에 탑재될 수 있다.
본 개시의 제안에 따라, 저밀도 패리티 체크 행렬에 기초하여, 채널 코딩을 수행함으로써, 효율적으로 채널 코딩을 수행할 수 있다.
본 개시는 LDPC 코딩을 사용하는 무선 통신 시스템의 성능을 향상시키기 위한 방법을 제공한다.
본 개시에 따르면, 에러 플로우와 함께 효율적인 디코딩 임계치를 가지는 LDPC 인코딩/디코딩이 가능하다.
본 개시에서 얻은 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 개시에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는, 첨부 도면은 본 개시에 대한 예시를 제공하고, 상세한 설명과 함께 본 개시의 기술적 사상을 설명한다.
도 1A는 본 개시에 적용되는 통신 시스템을 예시한다.
도 1B는 본 개시에 적용될 수 있는 무선 기기를 예시한다.
도 1C는 본 개시에 적용되는 무선 기기의 다른 예를 나타낸다.
도 2은 NR(New Radio)에서의 프레임 구조의 예시를 나타낸 도이다.
도 3은 NR에서의 자원 그리드(resource grid)의 예시를 나타낸다.
도 4는 본 개시에 따른 채널 코딩 방법을 설명하기 위한 예시도이다.
도 5 및 도 6는 본 개시에 따른 변조(modulation) 방법을 설명하기 위한 예시도이다.
도 7은 무선 통신 시스템에서 전송 블록(transport block)의 처리 과정을 예시한 것이다.
도 8은 인코딩된 코드 블록의 시스터매틱 부분과 패리티 부분을 분리하여 레이트 매칭을 수행하는 것을 나타내는 블록도이다.
도 9는 순환 버퍼의 내부(internal structure)를 예시한 것이다.
도 10은 전송 블록에 대한 처리 과정을 조금 더 구체적으로 설명하기 위한 예시도이다.
도 11과 도 12는 LDPC 코드의 패리티 체크 행렬 H를 상호 그래프(bipartite graph)를 통해 설명하기 위한 예시도이다.
도 12는 다른 패리티 체크 행렬과 전체 상호(bipartite) 선들을 예시한 것이다.
도 13은 패리티 체크 행렬을 모델 행렬과 베이스 그래프로 표현한 예이다.
도 14의 채널 인코딩과 채널 디코딩에서 본 개시의 LDPC 코드(들)의 베이스 그래프(들) 혹은 패리티 체크 행렬(들)이 사용될 수 있다.
도 15는 본 개시의 구현들을 수행할 수 있는 통신 장치들을 예시한 것이다.
도 16은 NR LDPC code의 부가적인 백색 가우시안 잡음 채널(additive white Gaussian noise channel, AWGN channel)의 성능 결과를 나타낸다.
도 17은 본 개시에 따른 LDPC code의 성능을 설명하기 위한 예시도이다.
도 18은 본 개시의 일면에 따른 하이-레빌 베이스그래프 구조에 기초한 접근 방법을 설명하기 위한 예시도이다.
도 19은 본 개시의 다른 면에 따른 하이-레빌 베이스그래프 구조에 기초한 접근 방법을 설명하기 위한 예시도이다.
도 20은 본 개시에 따른 QC-LDPC의 basegraph와 basegraph를 리프팅하여 PCM을 획득하는 방법을 설명하기 위한 예시도이다.
도 21는 행렬 T와 행렬 φ의 역행렬 형태와 φ -1와 T -1의 곱의 효율적인 구현을 설명하기 위한 예시도이다.
도 22A, 도 22B, 도 23A 및 도 23B는 본 개시에 따른 QC LDPC 코딩 방법에 있어서, 패리티 체크 행렬(parity check matrix, PCM)을 설명하기 위한 예시도이다.
도 24는 본 개시에 따른 LDPC 코딩 방법과 NR LDPC 코딩 방법의 성능의 비교를 설명하기 위한 예시도이다.
도 25A, 도 25B 및 도 25C는 프로그래프의 관점에서, degree-3 VN들을 가지는 프로토그래프와 비교하여, RJA code 및 SRJA code의 프로토그래프를 설명하기 위한 예시도이다.
도 26A 및 도 26B는 basegraph에 기초하여 PCM을 획득하는 방법을 설명하기 위한 예시도이다.
도 27A 및 도 27B는 SRJA code가 RMACA code로서 고려되될 수 있는 예시적인 결과들을 나타낸다.
도 28는 5G NR의 LDPC code와 비교하여, 본 개시에 따른 SRJA code의 성능(BLER 성능 및 인코딩 복잡도)을 설명하기 위한 예시도이다.
도 29는 본 개시에 따른 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 전송하는 방법을 설명하기 위한 예시도이다.
도 30은 본 개시에 따른 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 수신하는 방법을 설명하기 위한 예시도이다.
이하, 본 개시의 예시들을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 개시의 다양한 예시들을 설명하고자 하는 것이며, 본 개시가 실시될 수 있는 유일한 예시를 나타내고자 하는 것이 아니다. 이하의 상세한 설명은 본 개시의 완전한 이해를 제공하기 위해서 구체적 세부사항을 포함한다. 그러나, 당업자는 본 개시가 이러한 구체적 세부사항 없이도 실시될 수 있음을 안다. 예를 들어, 이하의 상세한 설명은 이동통신 시스템이 3GPP 기반 통신 시스템(LTE, LTE-A, LTE-A pro, 5G, 6G 등)인 경우를 가정하여 구체적으로 설명하나, 3GPP 기반 통신 시스템의 특유한 사항을 제외하고는 다른 임의의 통신 시스템(예컨대, WiFi 등)에도 적용 가능하다.
몇몇 경우, 본 개시의 개념이 모호해지는 것을 피하기 위하여 공지의 구조 및 장치는 생략되거나, 각 구조 및 장치의 핵심기능을 중심으로 한 블록도 형식으로 도시될 수 있다. 또한, 본 개시에서 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용할 수 있다.
아울러, 이하의 설명에 있어서 단말은 UE(User Equipment), MS(Mobile Station), AMS(Advanced Mobile Station) 등 이동 또는 고정형의 사용자단 기기를 통칭하는 것을 가정한다. 또한, 기지국은 Node B, eNode B, Base Station, AP(Access Point) 등 단말과 통신하는 네트워크 단의 임의의 노드를 통칭하는 것을 가정한다.
하기의 목록은 본 개시에서, 참조되는 참고 문헌들을 나타낸다.
[1] 3GPP, "Feasibility study on new services and markets technology enablers for critical communications," 3GPP TR 22.862 V14.1.0, Sep. 2016.
[2] M. Shirvanimoghaddam et al., "Short block-length codes for ultra-reliable low-latency communications," submitted to IEEE Commun. Mag., Feb. 2018.
[3] 3GPP, "5G; Study on scenarios and requirements for next generation access technologies," 3GPP TR 38.913 V14.2.0, May 2017.
[4] R1-1812110 (R2-1816043), TSG RAN WG2, "LS on TSN requirements evaluation," 3GPP TSG RAN WG1 #95, Spokane, USA, 12-16th Nov. 2018.
[5] 3GPP, "Multiplexing and channel coding," 3GPP TS 38.212 V1.2.1, Dec. 2017.
[6] D. Divsalar et al., "Capacity-approaching protograph codes," IEEE Jour. Sel. Areas Commun. (JSAC), vol. 27, no. 6, Aug., 2009.
[7] D. Divsalar et al., "Protograph based LDPC codes with minimum distance linearly growing with block size," in Proc. IEEE Global Telecommun. Conf., St. Louis, MO, USA, Nov./Dec. 2005.
[8] C. Ravazzi and F. Fagnani, "Spectra and minimum distances of repeat multiple-accumulate," IEEE Trans. Inf. Theory, vol. 55, no. 11, pp. 4905-4924, Nov. 2009.
[9] K. J. Jeon and K. S. Kim, "Accumulate repeat accumulate check accumulate codes," IEEE Trans. Commun., vol. 65, no. 11, pp. 4585-4599, Nov. 2017.
[10] K. J. Jeon and K. S. Kim, "Rate-compatible ARACA codes," Elect. Lett., vol. 54, no. 6, pp. 398-400, Mar. 2018.
[11] K. Andrews, S. Dolinar, and J. Thorpe, "Encoders for block-circulant LDPC codes," in Proc. Int. Symp. Inf. Theory (ISIT), Sep. 2005, pp. 2300-2304.
[12] T. J. Richardson and R. L. Urbanke, "Efficient encoding of low-density parity-check codes," IEEE Trans. Inf. Theory, vol. 47, no. 2, pp. 638-656, Feb. 2011.
[13] G. Liva and M. Chiani, "Protograph LDPC codes design based on EXIT analysis," in Proc. Globecom, Washington, DC, Nov. 2007.
5G(fifth generation)/NR(New radio) 기술 표준인 3GPP TS 38.212(참고문헌 [5])에서는 UL-SCH(uplink shared channel), DL-SCH(downlink shared channel), PCH(Paging channel) 등의 전송 채널(Transport channel, TrCH)에서 채널 코딩 방법으로 LDPC 코딩 방법을 채택하였다. 또한, 5G의 사용 사례들(use cases) 중 하나인 URLLC(ultra-reliable and low-latency communication)에서도 LDPC 코딩을 활용할 수 있다. 높은 신뢰도와 낮은 지연을 요구하는 통신 환경에서 효율적인 채널 코딩 방법으로서 LDPC 코딩 방법이 활발하게 연구되고 있다.
최근 무선 통신 시스템에 있어서, 지연 (latency) 및 신뢰성 (reliability)에 관한 엄격한 요구사항들이 제안되고 있다. 특히 5G 무선 통신 시스템에서 사용 시나리오들 (usage scenarios) 중 하나인 초신뢰-저지연 통신(ultra-reliable and low-latency communication, URLLC)이 주목받고 있다. URLLC의 사용 시나리오들에서는 초신뢰-저지연 통신을 위하여는 복호 지연 시간을 단축하기 위하여, 새로운 LDPC 부호화 패리티 검사 행렬이 제안되고 있다.
본 개시에 있어서, UE는 고정되거나 이동성을 가질 수 있으며, 기지국(base station, BS)과 통신하여 사용자데이터 및/또는 각종 제어정보를 송수신하는 각종 기기들이 이에 속한다. UE는 (Terminal Equipment), MS(Mobile Station), MT(Mobile Terminal), UT(User Terminal), SS(Subscribe Station), 무선기기(wireless device), PDA(Personal Digital Assistant), 무선 모뎀(wireless modem), 휴대기기(handheld device) 등으로 불릴 수 있다. 또한, BS는 일반적으로 UE 및/또는 다른 BS와 통신하는 고정국(fixed station)을 말하며, UE 및 타 BS와 통신하여 각종 데이터 및 제어정보를 교환한다. BS는 ABS(Advanced Base Station), NB(Node-B), eNB(evolved-NodeB), BTS(Base Transceiver System), 접속 포인트(Access Point), PS(Processing Server) 등 다른 용어로 불릴 수 있다. 특히, UTRAN의 기지국은 Node-B로, E-UTRAN의 기지국은 eNB로, 새로운 무선 접속 기술 네트워크(new radio access technology network)의 기지국은 gNB로 불린다. 이하에서는 설명의 편의를 위해, 기지국을 BS로 통칭한다.
본 개시에서 노드(node)라 함은 UE와 통신하여 무선 신호를 전송/수신할 수 있는 고정된 지점(point)을 말한다. 다양한 형태의 BS들이 그 명칭에 관계없이 노드로서 이용될 수 있다. 예를 들어, NB, eNB, 피코-셀 eNB(PeNB), 홈 eNB(HeNB), 릴레이(relay), 리피터(repeater) 등이 노드가 될 수 있다. 또한, 노드는 BS가 아니어도 될 수 있다. 예를 들어, 무선 리모트 헤드(radio remote head, RRH), 무선 리모트 유닛(radio remote unit, RRU)가 될 수 있다. RRH, RRU 등은 일반적으로 BS의 전력 레벨(power level) 더욱 낮은 전력 레벨을 갖는다. RRH 혹은 RRU(이하, RRH/RRU)는 일반적으로 광 케이블 등의 전용 회선(dedicated line)으로 BS에 연결되어 있기 때문에, 일반적으로 무선 회선으로 연결된 BS들에 의한 협력 통신에 비해, RRH/RRU 와 BS에 의한 협력 통신이 원활하게 수행될 수 있다. 일 노드에는 최소 하나의 안테나가 설치된다. 상기 안테나는 물리 안테나를 의미할 수도 있으며, 안테나 포트, 가상 안테나, 또는 안테나 그룹을 의미할 수도 있다. 노드는 포인트(point)라고 불리기도 한다.
본 개시에서 셀(cell)이라 함은 하나 이상의 노드가 통신 서비스를 제공하는 일정 지리적 영역을 의미할 수 있다. 따라서, 본 개시에서 특정 셀과 통신한다고 함은 상기 특정 셀에 통신 서비스를 제공하는 BS 혹은 노드와 통신하는 것을 의미할 수 있다. 또한, 특정 셀의 하향링크/상향링크 신호는 상기 특정 셀에 통신 서비스를 제공하는 BS 혹은 노드로부터의/로의 하향링크/상향링크 신호를 의미한다. UE에게 상/하향링크 통신 서비스를 제공하는 셀을 특히 서빙 셀(serving cell)이라고 한다. 또한, 특정 셀의 채널 상태/품질은 상기 특정 셀에 통신 서비스를 제공하는 BS 혹은 노드와 UE 사이에 형성된 채널 혹은 통신 링크의 채널 상태/품질을 의미한다. 3GPP 기반 통신 시스템에서, UE는 특정 노드로부터의 하향링크 채널 상태를 상기 특정 노드의 안테나 포트(들)이 상기 특정 노드에 할당된 CRS (Cell-specific Reference Signal) 자원 상에서 전송되는 CRS(들) 및/또는 CSI-RS(Channel State Information Reference Signal) 자원 상에서 전송하는 CSI-RS(들)을 이용하여 측정할 수 있다.
한편, 3GPP 기반 통신 시스템은 무선 자원을 관리하기 위해 셀(cell)의 개념을 사용하고 있는데, 무선 자원과 연관된 셀(cell)은 지리적 영역의 셀(cell)과 구분된다. 지리적 영역의 "셀"은 노드가 반송파를 이용하여 서비스를 제공할 수 있는 커버리지(coverage)라고 이해될 수 있으며, 무선 자원의 "셀"은 상기 반송파에 의해 설정(configure)되는 주파수 범위인 대역(band)과 연관된다. 노드가 유효한 신호를 전송할 수 있는 범위인 하향링크 커버리지와 UE로부터 유효한 신호를 수신할 수 있는 범위인 상향링크 커버리지는 해당 신호를 나르는 반송파에 의해 의존하므로 노드의 커버리지는 상기 노드가 사용하는 무선 자원의 "셀"의 커버리지와 연관되기도 한다. 따라서 본 개시에서 "셀"이라는 용어는 때로는 노드에 의한 서비스의 커버리지를, 때로는 무선 자원을, 때로는 상기 무선 자원을 이용한 신호가 유효한 세기로 도달할 수 있는 범위를 의미하는 데 사용될 수 있다.
구체적으로, 무선 자원과 연관된 "셀"이라 함은 하향링크 자원(DL resources)와 상향링크 자원(UL resources)의 조합, 즉, DL 컴포턴트 반송파(component carrier, CC) 와 UL CC의 조합으로 정의될 수 있다. 셀은 DL 자원 단독, 또는 DL 자원과 UL 자원의 조합으로 설정될(configured) 수 있다. 반송파 집성(carrier aggregation)이 지원되는 경우, DL 자원(또는, DL CC)의 반송파 주파수(carrier frequency)와 UL 자원(또는, UL CC)의 반송파 주파수(carrier frequency) 사이의 링키지(linkage)는 시스템 정보에 의해 지시될 수 있다. 예를 들어, 시스템 정보 블록 타입 2(System Information Block Type2, SIB2) 링키지(linkage)에 의해서 DL 자원과 UL 자원의 조합이 지시될 수 있다. 여기서, 반송파 주파수라 함은 각 셀 혹은 CC의 중심 주파수(center frequency)를 의미할 수 있다. 이하에서는 1차 주파수(primary frequency) 상에서 동작하는 셀을 1차 셀(primary cell, Pcell) 혹은 PCC로 지칭하고, 2차 주파수(Secondary frequency)(또는 SCC) 상에서 동작하는 셀을 2차 셀(secondary cell, Scell) 혹은 SCC로 칭한다. 하향링크에서 Pcell에 대응하는 반송파는 하향링크 1차 CC(DL PCC)라고 하며, 상향링크에서 Pcell에 대응하는 반송파는 UL 1차 CC(DL PCC)라고 한다. Scell이라 함은 RRC(Radio Resource Control) 연결 개설(connection establishment)이 이루어진 이후에 설정 가능하고 추가적인 무선 자원을 제공을 위해 사용될 수 있는 셀을 의미한다. UE의 성능(capabilities)에 따라, Scell이 Pcell과 함께, 상기 UE를 위한 서빙 셀의 모음(set)을 형성할 수 있다. 하향링크에서 Scell에 대응하는 반송파는 DL 2차 CC(DL SCC)라 하며, 상향링크에서 상기 Scell에 대응하는 반송파는 UL 2차 CC(UL SCC)라 한다. RRC_CONNECTED 상태에 있지만 반송파 집성이 설정되지 않았거나 반송파 집성을 지원하지 않는 UE의 경우, Pcell로만 설정된 서빙 셀이 단 하나 존재한다.
3GPP 기반 통신 시스템에서는 상위 계층으로부터 기원한 정보를 나르는 자원 엘리먼트(element, 요소)들에 대응하는 하향링크 물리 채널들과, 물리 계층에 의해 사용되나 상위 계층으로부터 기원하는 정보를 나르지 않는 자원 엘리먼트들에 대응하는 하향링크 물리 신호들이 정의된다. 예를 들어, 물리 하향링크 공유 채널(physical downlink shared channel, PDSCH), 물리 브로드캐스트 채널(physical broadcast channel, PBCH), 및 물리 하향링크 제어 채널(physical downlink control channel, PDCCH) 등이 하향링크 물리 채널들로서 사용될 수 있으며, 참조 신호와 동기 신호가 하향링크 물리 신호들로서 사용될 수 있다. 파일럿(pilot)이라고도 지칭되는 참조 신호(reference signal, RS)는 BS와 UE가 서로 알고 있는 기정의된 특별한 파형의 신호를 의미하는데, 예를 들어, 셀 특정적 RS(cell specific RS), UE-특정적 RS(UE-specific RS, UE-RS), 포지셔닝 RS(positioning RS, PRS) 및 채널 상태 정보 RS(channel state information RS, CSI-RS)가 하향링크 참조 신호로서 사용될 수 있다. 3GPP 기반 통신 시스템에서는 상위 계층으로부터 기원한 정보를 나르는 자원 엘리먼트들에 대응하는 상향링크 물리 채널들과, 물리 계층에 의해 사용되나 상위 계층으로부터 기원하는 정보를 나르지 않는 자원 엘리먼트들에 대응하는 상향링크 물리 신호들을 정의하고 있다. 예를 들어, 물리 상향링크 공유 채널(physical uplink shared channel, PUSCH), 물리 상향링크 제어 채널(physical uplink control channel, PUCCH), 물리 임의 접속 채널(physical random access channel, PRACH)가 상향링크 물리 채널로서 사용될 수 있으며, 상향링크 제어/데이터 신호를 위한 복조 참조 신호(demodulation reference signal, DMRS)와 상향링크 채널 측정에 사용되는 사운딩 참조 신호(sounding reference signal, SRS)가 사용될 수 있다.
본 개시에서 PDCCH(Physical Downlink Control CHannel) 및 PDSCH(Physical Downlink Shared CHannel)은 각각(respectively) DCI(Downlink Control Information) 및 하향링크 데이터를 나르는 시간-주파수 자원의 집합 혹은 자원 엘리먼트의 집합을 의미한다. 또한, PUCCH(Physical Uplink Control CHannel), PUSCH(Physical Uplink Shared CHannel) 및 PRACH(Physical Random Access CHannel)는 각각(respectively) UCI(Uplink Control Information), 상향링크 데이터 및 임의 접속 신호를 나르는 시간-주파수 자원의 집합 혹은 자원 엘리먼트의 집합을 의미한다. 본 개시에서, 특히, PDCCH/PCFICH/PHICH/PDSCH/PUCCH/PUSCH/PRACH에 할당되거나 이에 속한 시간-주파수 자원 혹은 자원 엘리먼트(resource element, RE)를 각각 PDCCH/PDSCH/PUCCH/PUSCH/PRACH RE 또는 PDCCH/PDSCH/PUCCH/PUSCH/PRACH 자원이라고 칭한다. 이하에서 사용자기기가 PUCCH/PUSCH/PRACH를 전송한다는 표현은, 각각, PUSCH/PUCCH/PRACH 상에서 혹은 통해서 상향링크 제어정보/상향링크 데이터/임의 접속 신호를 전송한다는 것과 동일한 의미로 사용된다. 또한, BS가 PDCCH/PDSCH를 전송한다는 표현은, 각각, PDCCH/PDSCH 상에서 혹은 통해서 하향링크 데이터/제어정보를 전송한다는 것과 동일한 의미로 사용된다.
본 개시에서 사용되는 용어 및 기술 중 구체적으로 설명되지 않은 용어 및 기술에 대해서는 무선 통신 표준 문서들, 예를 들어, 3GPP TS 36.211, 3GPP TS 36.212, 3GPP TS 36.213, 3GPP TS 36.321, 3GPP TS 36.331, 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, 3GPP TS 38.321, 3GPP TS 38. 331 등을 참조할 수 있다.
더욱 많은 통신 기기들이 더욱 큰 통신 용량을 요구하게 됨에 따라 기존의 무선 접속 기술(radio access technology, RAT)에 비해 향상된 모바일 브로드밴드 통신에 대한 필요성이 대두되고 있다. 또한 다수의 기기 및 사물들을 연결하여 언제 어디서나 다양한 서비스를 제공하는 매시브(massive) MTC 역시 차세대 통신에서 고려될 주요 이슈 중 하나이다. 아울러 신뢰성(reliability) 및 지연(latency)에 민감한 서비스/UE를 고려한 통신 시스템 디자인이 논의되고 있다. 이와 같이 진보된 모바일 브로드밴드 통신, 매시브 MTC, URLLC(Ultra-Reliable and Low Latency Communication) 등을 고려한 차세대 RAT의 도입이 논의되고 있다. 현재 3GPP에서는 LTE/LTE-A 이후의 차세대 이동 통신 시스템(beyound-4G, 5G, 6G 등)에 대한 스터디를 진행 중에 있다. 본 개시에서 편의상 해당 기술을 새 RAT (new RAT, NR) 혹은 5G RAT라고 칭한다.
5G 통신 시스템은, 데이터 레이트, 용량(capacity), 지연(latency), 에너지 소비 및 비용 면에서, 기존 4세대(4G) 시스템보다 상당히 나은 성능을 지원할 것이 요구된다. 따라서, NR 시스템은 대역폭, 스펙트럴, 에너지, 시그널링 효율, 및 비트당 비용(cost)의 영역에서 상당한 진보를 이룰 필요가 있다. 5G는 이러한 요구를 충족시키기 위해 효율적 파형(waveform)을 활용할 필요가 있다.
이동 통신 시스템에서 단말 혹은 사용자 기기(User Equipment)은 기지국으로부터 하향링크(Downlink)를 통해 정보를 수신할 수 있으며, 단말은 또한 상향링크(Uplink)를 통해 정보를 전송할 수 있다. 단말이 전송 또는 수신하는 정보로는 데이터 및 다양한 제어 정보가 있으며, 단말이 전송 또는 수신하는 정보의 종류 용도에 따라 다양한 물리 채널이 존재한다.
이하의 기술은 CDMA(code division multiple access), FDMA(frequency division multiple access), TDMA(time division multiple access), OFDMA(orthogonal frequency division multiple access), SC-FDMA(single carrier frequency division multiple access) 등과 같은 다양한 무선 접속 시스템에 사용될 수 있다. CDMA는 UTRA(Universal Terrestrial Radio Access)나 CDMA2000과 같은 무선 기술(radio technology)로 구현될 수 있다. TDMA는 GSM(Global System for Mobile communications)/GPRS(General Packet Radio Service)/EDGE(Enhanced 데이터 Rates for GSM Evolution)와 같은 무선 기술로 구현될 수 있다. OFDMA는 IEEE 802.11 (Wi-Fi), IEEE 802.16 (WiMAX), IEEE 802-20, E-UTRA(Evolved UTRA) 등과 같은 무선 기술로 구현될 수 있다. UTRA는 UMTS(Universal Mobile Telecommunications System)의 일부이다. 3GPP(3rd Generation Partnership Project) LTE(long term evolution)는 E-UTRA를 사용하는 E-UMTS(Evolved UMTS)의 일부로서 하향링크에서 OFDMA를 채용하고 상향링크에서 SC-FDMA를 채용한다. LTE-A(Advanced)는 3GPP LTE의 진화된 버전이다.
또한, 이하의 설명에서 사용되는 특정(特定) 용어들은 본 개시의 이해를 돕기 위해서 제공된 것이며, 이러한 특정 용어의 사용은 본 개시의 기술적 범위를 벗어나지 않는 범위에서 다른 형태로 변경될 수 있다.
도 1A는 본 개시에 적용되는 통신 시스템을 예시한다.
도 1A를 참조하면, 본 개시에 적용되는 통신 시스템(1)은 무선 기기, 기지국 및 네트워크를 포함한다. 여기서, 무선 기기는 무선 접속 기술(예, 5G NR(New RAT), LTE(Long Term Evolution))을 이용하여 통신을 수행하는 기기를 의미하며, 통신/무선/5G 기기로 지칭될 수 있다. 이로 제한되는 것은 아니지만, 무선 기기는 로봇(100a), 차량(100b-1, 100b-2), XR(eXtended Reality) 기기(100c), 휴대 기기(Hand-held device)(100d), 가전(100e), IoT(Internet of Thing) 기기(100f), AI기기/서버(400)를 포함할 수 있다. 예를 들어, 차량은 무선 통신 기능이 구비된 차량, 자율 주행 차량, 차량간 통신을 수행할 수 있는 차량 등을 포함할 수 있다. 여기서, 차량은 UAV(Unmanned Aerial Vehicle)(예, 드론)를 포함할 수 있다. XR 기기는 AR(Augmented Reality)/VR(Virtual Reality)/MR(Mixed Reality) 기기를 포함하며, HMD(Head-Mounted Device), 차량에 구비된 HUD(Head-Up Display), 텔레비전, 스마트폰, 컴퓨터, 웨어러블 디바이스, 가전 기기, 디지털 사이니지(signage), 차량, 로봇 등의 형태로 구현될 수 있다. 휴대 기기는 스마트폰, 스마트패드, 웨어러블 기기(예, 스마트워치, 스마트글래스), 컴퓨터(예, 노트북 등) 등을 포함할 수 있다. 가전은 TV, 냉장고, 세탁기 등을 포함할 수 있다. IoT 기기는 센서, 스마트미터 등을 포함할 수 있다. 예를 들어, 기지국, 네트워크는 무선 기기로도 구현될 수 있으며, 특정 무선 기기(200a)는 다른 무선 기기에게 기지국/네트워크 노드로 동작할 수도 있다.
무선 기기(100a~100f)는 기지국(200)을 통해 네트워크(300)와 연결될 수 있다. 무선 기기(100a~100f)에는 AI(Artificial Intelligence) 기술이 적용될 수 있으며, 무선 기기(100a~100f)는 네트워크(300)를 통해 AI 서버(400)와 연결될 수 있다. 네트워크(300)는 3G 네트워크, 4G(예, LTE) 네트워크 또는 5G(예, NR, NR-EUTRA dual connectivity) 네트워크 등을 이용하여 구성될 수 있다. 무선 기기(100a~100f)는 기지국(200)/네트워크(300)를 통해 서로 통신할 수도 있지만, 기지국/네트워크를 통하지 않고 직접 통신(e.g. 사이드링크 통신(sidelink communication))할 수도 있다. 예를 들어, 차량들(100b-1, 100b-2)은 직접 통신(e.g. V2V(Vehicle to Vehicle)/V2X(Vehicle to everything) communication)을 할 수 있다. 또한, IoT 기기(예, 센서)는 다른 IoT 기기(예, 센서) 또는 다른 무선 기기(100a~100f)와 직접 통신을 할 수 있다.
무선 기기(100a~100f)/기지국(200), 기지국(200)/기지국(200) 간에는 무선 통신/연결(150a, 150b, 150c)이 이뤄질 수 있다. 여기서, 무선 통신/연결은 상향/하향링크 통신(150a)과 사이드링크 통신(150b)(또는, D2D 통신), 기지국 간 통신(150c)(e.g. relay, IAB(Integrated Access Backhaul)과 같은 다양한 무선 접속 기술(예, 5G NR)을 통해 이뤄질 수 있다. 무선 통신/연결(150a, 150b, 150c)을 통해 무선 기기와 기지국/무선 기기, 기지국과 기지국은 서로 무선 신호를 송신/수신할 수 있다. 예를 들어, 무선 통신/연결(150a, 150b, 150c)은 다양한 물리 채널을 통해 신호를 송신/수신할 수 있다. 이를 위해, 본 개시의 다양한 제안들에 기반하여, 무선 신호의 송신/수신을 위한 다양한 구성 정보 설정 과정, 다양한 신호 처리 과정(예, 채널 인코딩/디코딩, 변조/복조, 자원 매핑/디매핑 등), 자원 할당 과정 등 중 적어도 일부가 수행될 수 있다.
도 1B는 본 개시에 적용될 수 있는 무선 기기를 예시한다.
도 1B를 참조하면, 제1 무선 기기(100)와 제2 무선 기기(200)는 다양한 무선 접속 기술(예, LTE, NR)을 통해 무선 신호를 송수신할 수 있다. 여기서, {제1 무선 기기(100), 제2 무선 기기(200)}은 도 1A의 {무선 기기(100x), 기지국(200)} 및/또는 {무선 기기(100x), 무선 기기(100x)}에 대응할 수 있다.
제1 무선 기기(100)는 하나 이상의 프로세서(102) 및 하나 이상의 메모리(104)를 포함하며, 추가적으로 하나 이상의 송수신기(106) 및/또는 하나 이상의 안테나(108)을 더 포함할 수 있다. 프로세서(102)는 메모리(104) 및/또는 송수신기(106)를 제어하며, 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들을 구현하도록 구성될 수 있다. 예를 들어, 프로세서(102)는 메모리(104) 내의 정보를 처리하여 제1 정보/신호를 생성한 뒤, 송수신기(106)을 통해 제1 정보/신호를 포함하는 무선 신호를 전송할 수 있다. 또한, 프로세서(102)는 송수신기(106)를 통해 제2 정보/신호를 포함하는 무선 신호를 수신한 뒤, 제2 정보/신호의 신호 처리로부터 얻은 정보를 메모리(104)에 저장할 수 있다. 메모리(104)는 프로세서(102)와 연결될 수 있고, 프로세서(102)의 동작과 관련한 다양한 정보를 저장할 수 있다. 예를 들어, 메모리(104)는 프로세서(102)에 의해 제어되는 프로세스들 중 일부 또는 전부를 수행하거나, 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들을 수행하기 위한 명령들을 포함하는 소프트웨어 코드를 저장할 수 있다. 여기서, 프로세서(102)와 메모리(104)는 무선 통신 기술(예, LTE, NR)을 구현하도록 설계된 통신 모뎀/회로/칩의 일부일 수 있다. 송수신기(106)는 프로세서(102)와 연결될 수 있고, 하나 이상의 안테나(108)를 통해 무선 신호를 송신 및/또는 수신할 수 있다. 송수신기(106)는 송신기 및/또는 수신기를 포함할 수 있다. 송수신기(106)는 RF(Radio Frequency) 유닛과 혼용될 수 있다. 본 개시에서 무선 기기는 통신 모뎀/회로/칩을 의미할 수도 있다.
제2 무선 기기(200)는 하나 이상의 프로세서(202), 하나 이상의 메모리(204)를 포함하며, 추가적으로 하나 이상의 송수신기(206) 및/또는 하나 이상의 안테나(208)를 더 포함할 수 있다. 프로세서(202)는 메모리(204) 및/또는 송수신기(206)를 제어하며, 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들을 구현하도록 구성될 수 있다. 예를 들어, 프로세서(202)는 메모리(204) 내의 정보를 처리하여 제3 정보/신호를 생성한 뒤, 송수신기(206)를 통해 제3 정보/신호를 포함하는 무선 신호를 전송할 수 있다. 또한, 프로세서(202)는 송수신기(206)를 통해 제4 정보/신호를 포함하는 무선 신호를 수신한 뒤, 제4 정보/신호의 신호 처리로부터 얻은 정보를 메모리(204)에 저장할 수 있다. 메모리(204)는 프로세서(202)와 연결될 수 있고, 프로세서(202)의 동작과 관련한 다양한 정보를 저장할 수 있다. 예를 들어, 메모리(204)는 프로세서(202)에 의해 제어되는 프로세스들 중 일부 또는 전부를 수행하거나, 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들을 수행하기 위한 명령들을 포함하는 소프트웨어 코드를 저장할 수 있다. 여기서, 프로세서(202)와 메모리(204)는 무선 통신 기술(예, LTE, NR)을 구현하도록 설계된 통신 모뎀/회로/칩의 일부일 수 있다. 송수신기(206)는 프로세서(202)와 연결될 수 있고, 하나 이상의 안테나(208)를 통해 무선 신호를 송신 및/또는 수신할 수 있다. 송수신기(206)는 송신기 및/또는 수신기를 포함할 수 있다 송수신기(206)는 RF 유닛과 혼용될 수 있다. 본 개시에서 무선 기기는 통신 모뎀/회로/칩을 의미할 수도 있다.
이하, 무선 기기(100, 200)의 하드웨어 요소에 대해 보다 구체적으로 설명한다. 이로 제한되는 것은 아니지만, 하나 이상의 프로토콜 계층이 하나 이상의 프로세서(102, 202)에 의해 구현될 수 있다. 예를 들어, 하나 이상의 프로세서(102, 202)는 하나 이상의 계층(예, PHY, MAC, RLC, PDCP, RRC, SDAP와 같은 기능적 계층)을 구현할 수 있다. 하나 이상의 프로세서(102, 202)는 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들에 따라 하나 이상의 PDU(Protocol Data Unit) 및/또는 하나 이상의 SDU(Service Data Unit)를 생성할 수 있다. 하나 이상의 프로세서(102, 202)는 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들에 따라 메시지, 제어 정보, 데이터 또는 정보를 생성할 수 있다. 하나 이상의 프로세서(102, 202)는 본 문서에 개시된 기능, 절차, 제안 및/또는 방법에 따라 PDU, SDU, 메시지, 제어 정보, 데이터 또는 정보를 포함하는 신호(예, 베이스밴드 신호)를 생성하여, 하나 이상의 송수신기(106, 206)에게 제공할 수 있다. 하나 이상의 프로세서(102, 202)는 하나 이상의 송수신기(106, 206)로부터 신호(예, 베이스밴드 신호)를 수신할 수 있고, 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들에 따라 PDU, SDU, 메시지, 제어 정보, 데이터 또는 정보를 획득할 수 있다.
하나 이상의 프로세서(102, 202)는 컨트롤러, 마이크로 컨트롤러, 마이크로 프로세서 또는 마이크로 컴퓨터로 지칭될 수 있다. 하나 이상의 프로세서(102, 202)는 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합에 의해 구현될 수 있다. 일 예로, 하나 이상의 ASIC(Application Specific Integrated Circuit), 하나 이상의 DSP(Digital Signal Processor), 하나 이상의 DSPD(Digital Signal Processing Device), 하나 이상의 PLD(Programmable Logic Device) 또는 하나 이상의 FPGA(Field Programmable Gate Arrays)가 하나 이상의 프로세서(102, 202)에 포함될 수 있다. 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들은 펌웨어 또는 소프트웨어를 사용하여 구현될 수 있고, 펌웨어 또는 소프트웨어는 모듈, 절차, 기능 등을 포함하도록 구현될 수 있다. 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들은 수행하도록 설정된 펌웨어 또는 소프트웨어는 하나 이상의 프로세서(102, 202)에 포함되거나, 하나 이상의 메모리(104, 204)에 저장되어 하나 이상의 프로세서(102, 202)에 의해 구동될 수 있다. 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들은 코드, 명령어 및/또는 명령어의 집합 형태로 펌웨어 또는 소프트웨어를 사용하여 구현될 수 있다.
하나 이상의 메모리(104, 204)는 하나 이상의 프로세서(102, 202)와 연결될 수 있고, 다양한 형태의 데이터, 신호, 메시지, 정보, 프로그램, 코드, 지시 및/또는 명령을 저장할 수 있다. 하나 이상의 메모리(104, 204)는 ROM, RAM, EPROM, 플래시 메모리, 하드 드라이브, 레지스터, 캐쉬 메모리, 컴퓨터 판독 저장 매체 및/또는 이들의 조합으로 구성될 수 있다. 하나 이상의 메모리(104, 204)는 하나 이상의 프로세서(102, 202)의 내부 및/또는 외부에 위치할 수 있다. 또한, 하나 이상의 메모리(104, 204)는 유선 또는 무선 연결과 같은 다양한 기술을 통해 하나 이상의 프로세서(102, 202)와 연결될 수 있다.
하나 이상의 송수신기(106, 206)는 하나 이상의 다른 장치에게 본 문서의 방법들 및/또는 동작 순서도 등에서 언급되는 사용자 데이터, 제어 정보, 무선 신호/채널 등을 전송할 수 있다. 하나 이상의 송수신기(106, 206)는 하나 이상의 다른 장치로부터 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도 등에서 언급되는 사용자 데이터, 제어 정보, 무선 신호/채널 등을 수신할 수 있다. 예를 들어, 하나 이상의 송수신기(106, 206)는 하나 이상의 프로세서(102, 202)와 연결될 수 있고, 무선 신호를 송수신할 수 있다. 예를 들어, 하나 이상의 프로세서(102, 202)는 하나 이상의 송수신기(106, 206)가 하나 이상의 다른 장치에게 사용자 데이터, 제어 정보 또는 무선 신호를 전송하도록 제어할 수 있다. 또한, 하나 이상의 프로세서(102, 202)는 하나 이상의 송수신기(106, 206)가 하나 이상의 다른 장치로부터 사용자 데이터, 제어 정보 또는 무선 신호를 수신하도록 제어할 수 있다. 또한, 하나 이상의 송수신기(106, 206)는 하나 이상의 안테나(108, 208)와 연결될 수 있고, 하나 이상의 송수신기(106, 206)는 하나 이상의 안테나(108, 208)를 통해 본 문서에 개시된 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도 등에서 언급되는 사용자 데이터, 제어 정보, 무선 신호/채널 등을 송수신하도록 설정될 수 있다. 본 문서에서, 하나 이상의 안테나는 복수의 물리 안테나이거나, 복수의 논리 안테나(예, 안테나 포트)일 수 있다. 하나 이상의 송수신기(106, 206)는 수신된 사용자 데이터, 제어 정보, 무선 신호/채널 등을 하나 이상의 프로세서(102, 202)를 이용하여 처리하기 위해, 수신된 무선 신호/채널 등을 RF 밴드 신호에서 베이스밴드 신호로 변환(Convert)할 수 있다. 하나 이상의 송수신기(106, 206)는 하나 이상의 프로세서(102, 202)를 이용하여 처리된 사용자 데이터, 제어 정보, 무선 신호/채널 등을 베이스밴드 신호에서 RF 밴드 신호로 변환할 수 있다. 이를 위하여, 하나 이상의 송수신기(106, 206)는 (아날로그) 오실레이터 및/또는 필터를 포함할 수 있다.
도 1C는 본 개시에 적용되는 무선 기기의 다른 예를 나타낸다.
무선 기기는 사용-예/서비스에 따라 다양한 형태로 구현될 수 있다(도 1A 참조).
도 1C를 참조하면, 무선 기기(100, 200)는 도 1B의 무선 기기(100,200)에 대응하며, 다양한 요소(element), 성분(component), 유닛/부(unit), 및/또는 모듈(module)로 구성될 수 있다. 예를 들어, 무선 기기(100, 200)는 통신부(110), 제어부(120), 메모리부(130) 및 추가 요소(140)를 포함할 수 있다. 통신부는 통신 회로(112) 및 송수신기(들)(114)을 포함할 수 있다. 예를 들어, 통신 회로(112)는 도 1B의 하나 이상의 프로세서(102,202) 및/또는 하나 이상의 메모리(104,204) 를 포함할 수 있다. 예를 들어, 송수신기(들)(114)는 도 1B의 하나 이상의 송수신기(106,206) 및/또는 하나 이상의 안테나(108,208)을 포함할 수 있다. 제어부(120)는 통신부(110), 메모리부(130) 및 추가 요소(140)와 전기적으로 연결되며 무선 기기의 제반 동작을 제어한다. 예를 들어, 제어부(120)는 메모리부(130)에 저장된 프로그램/코드/명령/정보에 기반하여 무선 기기의 전기적/기계적 동작을 제어할 수 있다. 또한, 제어부(120)는 메모리부(130)에 저장된 정보를 통신부(110)을 통해 외부(예, 다른 통신 기기)로 무선/유선 인터페이스를 통해 전송하거나, 통신부(110)를 통해 외부(예, 다른 통신 기기)로부터 무선/유선 인터페이스를 통해 수신된 정보를 메모리부(130)에 저장할 수 있다.
추가 요소(140)는 무선 기기의 종류에 따라 다양하게 구성될 수 있다. 예를 들어, 추가 요소(140)는 파워 유닛/배터리, 입출력부(I/O unit), 구동부 및 컴퓨팅부 중 적어도 하나를 포함할 수 있다. 이로 제한되는 것은 아니지만, 무선 기기는 로봇(도 1A, 100a), 차량(도 1A, 100b-1, 100b-2), XR 기기(도 1A, 100c), 휴대 기기(도 1A, 100d), 가전(도 1A, 100e), IoT 기기(도 1A, 100f), 디지털 방송용 단말, 홀로그램 장치, 공공 안전 장치, MTC 장치, 의료 장치, 핀테크 장치(또는 금융 장치), 보안 장치, 기후/환경 장치, AI 서버/기기(도 1A, 400), 기지국(도 1A, 200), 네트워크 노드 등의 형태로 구현될 수 있다. 무선 기기는 사용-예/서비스에 따라 이동 가능하거나 고정된 장소에서 사용될 수 있다.
도 1C에서 무선 기기(100, 200) 내의 다양한 요소, 성분, 유닛/부, 및/또는 모듈은 전체가 유선 인터페이스를 통해 상호 연결되거나, 적어도 일부가 통신부(110)를 통해 무선으로 연결될 수 있다. 예를 들어, 무선 기기(100, 200) 내에서 제어부(120)와 통신부(110)는 유선으로 연결되며, 제어부(120)와 제1 유닛(예, 130, 140)은 통신부(110)를 통해 무선으로 연결될 수 있다. 또한, 무선 기기(100, 200) 내의 각 요소, 성분, 유닛/부, 및/또는 모듈은 하나 이상의 요소를 더 포함할 수 있다. 예를 들어, 제어부(120)는 하나 이상의 프로세서 집합으로 구성될 수 있다. 예를 들어, 제어부(120)는 통신 제어 프로세서, 어플리케이션 프로세서(Application processor), ECU(Electronic Control Unit), 그래픽 처리 프로세서, 메모리 제어 프로세서 등의 집합으로 구성될 수 있다. 다른 예로, 메모리부(130)는 RAM(Random Access Memory), DRAM(Dynamic RAM), ROM(Read Only Memory), 플래시 메모리(flash memory), 휘발성 메모리(volatile memory), 비-휘발성 메모리(non-volatile memory) 및/또는 이들의 조합으로 구성될 수 있다.
본 개시에 따른 폴라 코딩을 이용한 채널 코딩을 수행하는 장치는, 송수신기; 메모리; 및 상기 송수신기 및 상기 메모리와 연결되는 적어도 하나의 프로세서를 포함할 수 있다.
상기 메모리는, 실행될 때, 상기 적어도 하나의 프로세서가 동작들을 수행하는 명령들(instructions)을 저장할 수 있다.
도 2은 NR에서의 프레임 구조의 예시를 나타낸 도이다.
NR 시스템은 다수의 뉴머롤로지들을 지원할 수 있다. 여기에서, 뉴머롤로지는 부반송파 간격(subcarrier spacing)과 순환 프리픽스(cyclic prefix, CP) 오버헤드에 의해 정의될 수 있다. 이 때, 다수의 부반송파 간격은 기본 부반송파 간격을 정수 N(또는, μ)으로 스케일링(scaling) 함으로써 유도될 수 있다. 또한, 매우 높은 반송파 주파수에서 매우 낮은 부반송파 간격을 이용하지 않는다고 가정할지라도, 이용되는 뉴머롤로지는 셀의 주파수 대역과 독립적으로 선택될 수 있다. 또한, NR 시스템에서는 다수의 뉴머롤로지에 따른 다양한 프레임 구조들이 지원될 수 있다.
이하, NR 시스템에서 고려될 수 있는 직교 주파수 분할 다중화(orthogonal frequency division multiplexing, OFDM) 뉴머롤로지 및 프레임 구조를 살펴본다. NR 시스템에서 지원되는 다수의 OFDM 뉴머롤로지들은 표 1과 같이 정의될 수 있다. 대역폭 파트에 대한 μ 및 순환 프리픽스는 BS에 의해 제공되는 RRC 파라미터들로부터 얻어진다.
[표 1]
Figure PCTKR2019017094-appb-img-000004
NR은 다양한 5G 서비스들을 지원하기 위한 다수의 뉴머롤러지(예, 부반송파 간격(subcarrier spacing))를 지원한다. 예를 들어, 부반송파 간격이 15kHz인 경우, 전통적인 셀룰러 밴드들에서의 넓은 영역(wide area)를 지원하며, 부반송파 간격이 30kHz/60kHz인 경우, 밀집한-도시(dense-urban), 더 낮은 레이턴시(lower latency) 및 더 넓은 반송파 대역폭(wider carrier bandwidth)를 지원하며, 부반송파 간격이 60kHz 또는 그보다 높은 경우, 위상 잡음(phase noise)를 극복하기 위해 24.25GHz보다 큰 대역폭을 지원한다.
NR 주파수 대역(frequency band)은 FR1과 FR2라는 2가지 타입의 주파수 범위(frequency range)로 정의된다. FR1은 sub 6GHz 범위이며, FR2는 above 6GHz 범위로 밀리미터 웨이브(millimeter wave, mmW)를 의미할 수 있다.
아래 표 2는 NR 주파수 대역의 정의를 예시한다.
[표 2]
Figure PCTKR2019017094-appb-img-000005
NR 시스템에서의 프레임 구조(frame structure)와 관련하여, 시간 도메인의 다양한 필드들의 크기는 NR용 기본 시간 유닛(basic time unit)인 T c = 1/(△ f max* N f)의 배수로 표현된다. 여기서, △ f max = 480*10 3 Hz이고, 고속 푸리에 변환(fast Fourier transform, FFT) 혹은 역 고속 푸리에 변환(inverse fast Fourier transform, IFFT) 크기와 관련이 있는 값인 N f = 4096이다. T c는 LTE용 기반 시간 유닛이자 샘플링 시간인 T s = 1/((15kHz)*2048)와 다음의 관계를 갖는다: T s/ T c = 64. 하향링크 및 상향링크(uplink) 전송들은 T f = (△ f max* N f/100)* T c = 10ms 지속기간(duration)의 (무선) 프레임들로 조직화(organize)된다. 여기서, 각 무선 프레임은 각각이 T sf = (△ f max* N f/1000)* T c = 1ms 지속기간을 가지는 10 개의 서브프레임(subframe)들로 구성된다. 상향링크에 대한 한 세트의 프레임들 및 하향링크에 대한 한 세트의 프레임들이 존재할 수 있다. 뉴머롤로지 μ에 대하여, 슬롯(slot)들은 서브프레임 내에서는 오름차순(increasing order)으로 n μ s ∈ {0, ... , N slot,μ subframe-1}로 번호가 매겨지고, 무선 프레임 내에서는 오름차순으로 n μ s,f ∈ {0, ... , N slot,μ frame-1}으로 번호가 매겨진다. 하나의 슬롯은 N μ symb개의 연속하는(consecutive) OFDM 심볼들로 구성되고, N μ symb는 순환 프리픽스(cyclic prefix, CP)에 의존한다. 서브프레임에서 슬롯 n μ s의 시작은 동일 서브프레임 내에서 OFDM 심볼 n μ s* N μ symb의 시작과 시간적으로 정렬된다. 표 3은 일반 CP에서 슬롯 별 OFDM 심볼의 개수( N slot symb), 프레임 별 슬롯의 개수( N frame,μ slot), 서브프레임 별 슬롯의 개수( N subframe,μ slot)를 나타내며, 표 4는 확장 CP에서 슬롯 별 OFDM 심볼의 개수, 프레임 별 슬롯의 개수, 서브프레임별 슬롯의 개수를 나타낸다.
[표 3]
Figure PCTKR2019017094-appb-img-000006
[표 4]
Figure PCTKR2019017094-appb-img-000007
도 2은, μ=2인 경우(즉, 부반송파 간격이 60kHz)의 일례로서, 표 3을 참고하면 1개 서브프레임은 4개의 슬롯(slot)들을 포함할 수 있다. 도 2에 도시된 1개 서브프레임 = {1,2,4}개 슬롯들은 예시이며, 1개 서브프레임에 포함될 수 있는 슬롯(들)의 개수는 표 3 또는 표 4와 같이 정의된다.
또한, 미니-슬롯은 2, 4 또는 7개 심볼들을 포함할 수 있거나 그 보다 더 많은 또는 더 적은 심볼들을 포함할 수 있다.
NR 시스템에서의 물리 자원(physical resource)과 관련하여, 안테나 포트(antenna port), 자원 그리드(resource grid), 자원 엘리먼트(resource element), 자원 블록(resource block), 반송파 파트(carrier part) 등이 고려될 수 있다. 이하, NR 시스템에서 고려될 수 있는 상기 물리 자원들에 대해 구체적으로 살펴본다.
먼저, 안테나 포트와 관련하여, 안테나 포트는 안테나 포트 상의 심볼이 운반(convey)되는 채널이 동일한 안테나 포트 상의 다른 심볼이 운반되는 채널로부터 추론될 수 있도록 정의된다. 하나의 안테나 포트 상의 심볼이 운반되는 채널의 광범위 특성(large-scale property)이 다른 안테나 포트 상의 심볼이 운반되는 채널로부터 유추될 수 있는 경우, 상기 2개 안테나 포트들은 QC/QCL(quasi co-located 혹은 quasi co-location) 관계에 있다고 할 수 있다. 여기서, 상기 광범위 특성은 딜레이 확산(delay spread), 도플러 확산(Doppler spread), 주파수 쉬프트(frequency shift), 평균 수신 파워(average received power), 수신 타이밍(received Timing), 평균 딜레이(average delay), 공간(spatial) 수신(reception, Rx) 파라미터 중 하나 이상을 포함한다. 공간 Rx 파라미터는 도착 앵글(angle of arrival)과 같은 공간적인 (수신) 채널 특성 파라미터를 의미한다.
도 3은 NR에서의 자원 그리드(resource grid)의 예시를 나타낸다.
도 3을 참고하면, 각 부반송파 간격 설정 및 반송파에 대해, N size,μ grid*N RB sc개 부반송파들 및 14 ·2 μ OFDM 심볼들의 자원 그리드가 정의되며, 여기서 N size,μ grid는 BS로부터의 RRC 시그널링에 의해 지시된다. N size,μ grid는 부반송파 간격 설정 μ뿐만 아니라 상향링크와 하향링크 간에도 달라질 수 있다. 부반송파 간격 설정 μ, 안테나 포트 p 및 전송 방향(상향링크 또는 하향링크)에 대해 하나의 자원 그리드가 있다. 부반송파 간격 설정 μ 및 안테나 포트 p에 대한 자원 그리드의 각 엘리먼트는 자원 엘리먼트(resource element)로 지칭되며, 인덱스 쌍 ( k, l)에 의해 고유하게(uniquely) 식별되며, 여기서 k는 주파수 도메인에서의 인덱스이고 l은 참조 포인트에 상대적인 주파수 도메인 내 심볼 위치를 지칭한다. 부반송파 간격 설정 μ 및 안테나 포트 p에 대한 자원 엘리먼트 ( k, l)은 물리 자원 및 복소 값(complex value) a (p,μ) k,l에 해당한다. 자원 블록(resource block, RB)는 주파수 도메인에서 N RB sc=12개의 연속적인(consecutive) 부반송파들로 정의된다.
NR 시스템에서 지원될 넓은 대역폭을 UE가 한 번에 지원할 수 없을 수 있다는 점을 고려하여, UE가 셀의 주파수 대역폭 중 일부(이하, 대역폭 파트(bandwidth part, BWP))에서 동작하도록 설정될 수 있다.
NR 시스템의 자원 블록들에는 대역폭 파트 내에서 정의되는 물리 자원 블록들과, 부반송파 간격 설정 μ에 대해 주파수 도메인에서 0부터 상향방향으로(upward)로 번호 매겨지는 공통 자원 블록들이 있다.
포인트(point) A는 다음과 같이 획득된다.
- PCell 하향링크를 위한 offsetToPointA는 초기 셀 선택을 위해 UE에 의해 사용된 SS/PBCH 블록과 겹치는 가장 낮은 자원 블록의 가장 낮은 부반송파와 포인트 A 간의 주파수 오프셋을 나타내며, FR1에 대해 15kHz 부반송파 간격 및 FR2에 대해 60kHz 부반송파 간격을 가정한 자원 블록 단위(unit)들로 표현되고;
- 다른 경우들에 대해서는 absoluteFrequencyPointA가 ARFCN(absolute radio-frequency channel number)에서와 같이 표현된 포인트 A의 주파수-위치를 나타낸다.
부반송파 간격 설정 μ에 대한 공통 자원 블록 0의 부반송파 0의 중심은 자원 그리드를 위한 참조 포인트로서 역할하는 포인트 A와 일치한다(coincide). 주파수 도메인에서 공통 자원 블록 번호 n μ CRB와 부반송파 간격 설정 μ에 대한 자원 엘리먼트 (k,l) 관계는 아래 수학식과 같이 주어진다.
[수학식 1]
Figure PCTKR2019017094-appb-img-000008
여기서 k는 k=0이 포인트 A 중심으로 하는 부반송파에 해당하도록 포인트 A에 상대적으로 정의된다. 물리 자원 블록들은 대역폭 파트(bandwidth part, BWP) 내에서 0부터 0부터 N size BWP,i-1까지 번호가 매겨지며, 여기서 i는 BWP의 번호이다. BWP i에서 물리 자원 블록 n PRB 와 공통 자원 블록 n CRB 간의 관계는 아래 수학식 2에 의해 주어진다.
[수학식 2]
Figure PCTKR2019017094-appb-img-000009
여기서 N start BWP,i는 BWP가 공통 자원 블록 0에 상대적으로 시작하는 공통 자원 블록이다.
도 4는 본 개시에 따른 채널 코딩 방법을 설명하기 위한 예시도이다.
채널 코딩의 대상이 되는 데이터를 전송 블럭(transport block)이라 하고, 통상적으로 채널 코딩의 효율에 따라, 전송 블럭은 일정한 크기 이하의 코드 블럭으로 나뉘어진다. 예컨대, 3GPP TS 36.212의 터보 코딩에서, 코드 블럭은 6144 비트들 이하가 될 수 있다. 3GPP TS 38.212의 LDPC 코딩에서는 코드 블럭은 8448 비트들 이하(3GPP 38.212에 정의된 베이스 그래프 1의 경우) 또는 3840 비트들 이하(3GPP 38.212에 정의된 베이스 그래프 2의 경우)가 된다. 예컨대, Polar 코딩에서는 코드 블럭은 적어도 32 비트들 이상이고, 많아야 8192 비트들 이하 일 수 있다.
코드 블럭은 서브 블럭들로 더 세분화될 수 있다. 또한, 입력 비트 시퀀스 (c r0, c r1, ... , c r(Kr-1) ) (265) 를 인터리빙하고, 상기 인터리빙된 입력 비트 시퀀스 (c' r0, c' r1, ... , c' r(Kr-1) ) (도면 미도시)를 인코딩할 수 있다. 인코딩된 비트 시퀀스 (d r0, d r1, ... , d r(Nr-1) ) (270)를 레이트매칭할 수 있다. 상기 인코딩된 비트 시퀀스(270)를 레이트 매칭하는 것은, 인코딩된 비트 시퀀스를 서브 블럭들로 더 세분화하는 것, 상기 서브 블럭들 각각에 대하여 인터리빙하는 것, 인터리빙된 서브 블럭들 각각에 대하여, 비트 선택(bit selection)을 수행하는 것, 코딩된 비트들(coded bits)을 다시 인터리빙하는 것을 포함할 수 있다. 상기 인터리빙된 서브 블럭들 각각에 대하여, 비트 선택(bit selection) 수행하는 것은, 일부 비트들을 반복하거나, 일부 비트들을 펑처링하거나, 일부 비트들을 쇼트닝하는 것을 포함할 수 있다.
본 개시에 따른 채널 코딩 방법은 전송 블럭에 CRC 코드를 부착하는 것 (S205); 코드 블럭들로 세분화하(segment)는 것 (S210); 상기 세분화된 코드블럭들을 인코딩하는 것 (S215); 인코딩된 코드블럭들을 레이트 매칭하는 것 (S220); 및 레이트 매칭된 코드블럭들을 연접(concatenation)하는 것 (S225)을 포함할 수 있다.
S205 단계에서는, 전송 블럭(a 0, ... , a A-1) (255)에 길이 L인 패리티 비트들이 부착된다. 길이 L은 6, 11, 16, 24 중 적어도 하나가 될 수 있다. 통상적으로 순환 생성 다항식(cyclic generator polynomials)을 이용하여, 패리티 비트들이 생성된다. 또한, CRC 부착 과정에 따른 출력 비트들(b 0, ... , b B-1) (260)은 라디오 네트워크 임시 식별자(radio network temporary identifier, RNTI)를 이용하여 스크램블링 연산이 적용될 수 있다. 상기 스크램블링 연산에 따라서, 대응되는 비트에 대하여 스크램블링 시퀀스와 배타적 논리합(exclusive or) 연산이 적용될 수 있다.
CRC 부착 과정에 따른 출력 비트들(b 0, ... , b B-1) (260)는 코드 블럭 크기에 따라, 코드 블럭들(265)로 세분화(S210)된다. 이를 코드 블럭 조각화(code block segmentation)라고 부른다. 코드 블럭 크기는 채널 코딩 방법에 따라 결정된다. 각 채널 코딩 방법을 효율적으로 수행하기 위한 코드 블럭 크기는 이론적 또는 실험적으로 결정될 수 있다. 예컨대, 상기 세분화된(segmented) 코드 블럭들 각각 (c r0, ... , c r(Kr-1)) (265)은 부호화된 비트들 (d r0, ... , d r(Nr-1)) (270)로 인코딩될 수 있다.
코드 블럭들 각각(c r0, ... , c r(Kr-1)) (265)은 채널 코딩이 수행(S215)되어, 부호화된 비트들(coded bits) (d r0, ... , d r(Nr-1)) (270)이 생성된다. 생성된 부호화된 비트들(270)은 쇼트닝 및 펑처링 과정을 거쳐서 레이트 매칭될 수 있다. 즉, 부호화된 비트들(d r0, ... , d r(Nr-1)) (270)은 레이트 매칭된 비트들(f r0, ... , f r(gr-1)) (275)로 변환(S220)된다. 통상적으로 인터리빙이란 비트 시퀀스의 비트드ㄹ의 순서를 변경하는 과정을 의미한다. 인터리빙 과정에 의하여, 오류 발생을 분산시킬 수 있다. 효율적인 디인터리빙을 고려하여, 인터리빙 과정이 설계된다.
LDPC 코딩 방법은 랜덤 방식 코딩(random like coding) 방법 또는 구조적 코딩(structured coding) 방법 중 어느 하나의 방법에 의하여 수행될 수 있다. 경우에 따라 LDPC 코딩 방법은 생성 행렬(generator matrix)에 기초하여 인코딩을 수행할 수 있다. 또는 LDPC 코딩 방법은 베이스 그래프(base graph)에 기초하여 인코딩을 수행할 수 있다. 3GPP TS 38.212에는 베이스 그래프에 기초하여 LDPC 인코딩을 수행하는 것을 기재하고 있다.
하기의 표 5 및 표 6는 3GPP TS 38.212에 규정하는 베이스 그래프 1(BG1)를 나타낸다.
[표 5]
Figure PCTKR2019017094-appb-img-000010
[표 6]
Figure PCTKR2019017094-appb-img-000011
상기 표 5 및 표 6는 상하로 서로 연결되는 표들이다.
하기의 표 7 및 표 8는 3GPP TS 38.212에서 규정하는 베이스 그래프 2(BG2)를 나타낸다.
[표 7]
Figure PCTKR2019017094-appb-img-000012
[표 8]
Figure PCTKR2019017094-appb-img-000013
상기 표 7 및 표 8는 상하로 서로 연결되는 표들이다.
생성된 부호화된 비트들 (d r0, ... , d r(Nr-1)) (270)은 쇼트닝 및 펑처링 과정을 거쳐서 레이트 매칭될 수 있다. 또는, 부호화된 비트들(270)은 서브 블럭 인터리빙 과정, 비트 선택(bit selection) 과정, 인터리빙 과정을 수행하여 레이트 매칭될 수 있다. 즉, 부호화된 비트들(d r0, ... , d r(Nr-1)) (270) 은 레이트 매칭된 비트들(f r0, ... , f r(gr-1)) (275) 로 변환(S220)된다.
서브 블럭 인터리빙 과정이란 코드 블럭을 복수의 서브 블럭(예컨대, 32개의 서브 블럭들)으로 분할하여, 각 서브 블럭에 인터리빙 방법에 따라 비트들을 할당하는 과정일 수 있다.
비트 선택 과정은 레이트 매칭하고자하는 비트의 개수에 맞추어, 비트들을 반복하여 비트열(bit sequence)을 증가시키거나, 쇼트닝 또는 펑처링 등의 방법에 따라 비트열(bit sequence)을 감소시킬 수 있다. 인터리빙 과정은, 비트 선택 과정 이후에 부호화된 비트들을 인터리빙하는 것을 포함할 수 있다.
본 개시에 따른 다른 방법으로, 레이트 매칭 과정은 비트 선택 과정과 인터리빙 과정을 포함할 수 있다. 서브 블럭 인터리빙 과정은 필수적인 과정이 아니다.
부호화된 비트들이 인터리빙된 후, 코드 블럭 연접 과정(S225)을 수행하여, 코드 블럭들(275)을 연접하여, 코드워드(280, g 0, ... , g G-1)를 생성(S225)할 수 있다. 생성된 하나의 코드워드(280)는 하나의 전송 블럭(255)과 대응될 수 있다.
도 5 및 도 6는 본 개시에 따른 변조(modulation) 방법을 설명하기 위한 예시도이다.
도 5 및 도 6을 참조하면, 하나 이상의 코드워드들이 입력되고, 스크램블링(S305, S405)된다. 예컨대, 스크램블링 과정은, 입력된 비트 시퀀스가 정하여진 비트 시퀀스와 배타적 논리합(exclusive or) 연산에 기초하여, 수행될 수 있다. 스크램블링된 비트들은 변조(S310, S410)되고, 변조된 심볼들은 레이어에 매핑(S315, S415)된다. 레이어에 매핑된 심볼들은 안테나 포트에 매핑하기 위하여 프리코딩(S320, S420)되고, 프리코딩된 심볼들이 자원 엘리먼트(resource element)에 매핑(S325, S425)된다. 매핑된 심볼들은 OFDM 신호로 생성(S330, S430)되어 안테나를 통하여 전송된다.
도 7은 무선 통신 시스템에서 전송 블록(transport block)의 처리 과정을 예시한 것이다.
도 7을 참조하면, 전송 블럭(Transport block, TB)이 입력되면, 상기 TB에 대한 제1 CRC가 생성되고, 상기 TB에 상기 제1 CRC가 부착된다. 상기 제1 CRC가 부착된 상기 TB(CRC-attached TB)는 세분화(segmented)된다. 즉, 상기 CRC-attached TB는 복수의 코드 블럭들로 나뉘어진다. 상기 CRC-attached TB가 세분화되는 것을 코드 블럭 세분화(code block segmentation)이라고 부른다.
상기 복수의 코드 블럭들 각각에 대하여 제2 CRC가 부착될 수 있다. 상기 제2 CRC가 부착된 하나의 코드 블럭이 채널 코딩의 단위가 된다. 예컨대, 터보 코딩의 경우, 제2 CRC가 부착된 하나의 코드 블럭을 인터리빙하여, 제1 패러티 코드와 제2 패리티 코드를 생성할 수 있다. 터보 코딩의 경우, 시스터매틱 비트열(systematic bit sequence))은 입력 비트열(제2 CRC가 부착된 코드 블럭)의 순서대로 콘볼루션 인코딩하여 생성될 수 있으나, 제1 패리티 코드 및 제2 패리티 코드는 입력 비트열의 순서를 인터리빙하여 생성될 수 있다. 터보 코딩 방법에 따르면, 시스터매틱 비트열(systematic bit sequence), 제1 패리티 비트열(first parity bit sequence), 제2 패리티 비트열(second parity bit sequence)이 순서대로(in sequence) 또는 인터리빙되어 순환 버퍼(circular buffer)에 입력될 수 있다. 제1 패리티 비트열 "G/또는 제2 패리티 비트열은 펑처링(puncturing) 또는 쇼트닝(shortening)에 의하여, 레이트 매칭될 수 있다. 또한, 레이트 매칭은 시스터매틱 비트열이 반복(repetition) 처리되는 것을 포함할 수 있다. 레이트 매칭된 비트열은 연접(concatenated)되어 전송 블럭에 대응되는 코드워드를 생성할 수 있다. 코딩된 비트열들은 상기 복수의 코드 블럭들에 각각 대응되고, 상기 코딩된 비트열들이 연접된 코드워드는 상기 전송 블럭(TB)에 대응된다. 상기 제1 패리티 비트열 및 상기 제2 패리티 비트열에 기초하여, 상기 시스터매틱 비트열의 오류를 정정할 수 있으므로, 터보 코드도 오류 정정 부호(error correction code)의 일종이다.
채널에서 겪는 오류를 수신단에서 정정해주기 위해서 전송단에서 보내는 정보를 오류정정부호(error correction code)를 사용하여 코딩한 후 전송하게 된다. 예컨대, 터보 코드와 같이, 패리티 비트열에 기초하여, 수신단에서 오류를 정정하는 것을 순방향 오류 정정 부호(forward error correction code, FEC code)라고 한다. 수신단에서는 수신신호를 복조(demodulation)한 후 오류정정부호의 디코딩 과정을 거친 후 전송 정보를 복원하게 된다. 이러한 디코딩 과정에서, 채널에 의해서 생긴 수신신호 상의 오류를 정정하게 된다.
데이터가 전송 블록(transport block, TB)의 행태로 코딩 유닛에 도달한다. 다음의 코딩 단계들이 각 전송 블록에 대해 적용될 수 있다:
- 전송 블록에 순환 리던던시 체크(cyclic redundancy check, CRC) 부가;
- 코드 블록 세그멘트화(segmentation) 및 코드 블록 CRC 부착(attachment);
- 채널 코딩;
- 레이트 매칭;
- 코드 블록 연접(concatenation).
오류정정부호는 다양한 종류가 가능하지만, 기존 LTE/LTE-A 시스템에서는 주로 터보(Turbo) 코드가 사용되었다. 터보 코드는 리커시브 시스터매틱 컨볼루션 인코더(recursive systematic convolution encoder)와 인터리버(interleaver)로 구성된다. 터보 코드의 실제 구현 시에 병렬 디코딩 용이하게 하기 위한 인터리버가 있는데 이의 일종이 QPP(quadratic polynomial permutation)이다. 이와 같은 QPP 인터리버는 특정의 데이터 블록 크기에만 좋은 성능을 유지한다고 알려져 있다. 터보 코드의 성능은 데이터 블록 크기가 증가할수록 좋은 것으로 알려져 있는데, 실제 통신 시스템에서는 실제 구현의 편리함을 위하여 일정 크기 이상의 데이터 블록의 경우 여러 개의 작은 데이터 블록으로 나누어 인코딩을 수행하게 된다. 나누어진 작은 데이터 블록을 코드 블록이라 부른다. 코드 블록은 일반적으로 같은 크기를 갖게 되지만, QPP 인터리버의 크기 제한 때문에 여러 개의 코드 블록들 중 하나의 코드 블록은 다른 크기를 가질 수도 있다. 정해진 인터리버 크기의 코드 블록 단위로 오류정정코딩 과정을 거친 후 무선 채널로 전송 시 발생하는 버스트(burst) 오류의 영향을 줄이기 위해 인터리빙이 수행된다. 그리고, 실제 무선 자원에 매핑되어 전송된다. 실제 전송시 사용되는 무선 자원의 양이 일정하기 때문에 이에 맞추기 위해서는 인코딩된 코드 블록에 대하여 레이트 매칭이 수행되어야 한다. 일반적으로 레이트 매칭은 펑처링이나 반복(repetition)으로 이루어진다. 예를 들어, 무선 자원의 양, 즉, 해당 무선 자원에 의해 전송될 수 있는 전송 비트 수가 M이고, 코딩된 비트 시퀀스, 즉, 인코더의 출력 비트 수가 N이라 하면, M과 N이 다를 경우, 상기 코딩된 비트 시퀀스의 길이를 조절하여 M과 맞추기 위한 레이트 매칭이 수행된다. M>N이면, 레이트 매칭된 시퀀스의 길이가 M과 같아지도록, 코딩된 비트 시퀀스의 비트들 중 전부 혹은 일부가 반복된다. M<N이면, 레이트 매칭된 시퀀스의 길이가 M과 같아지도록, 코딩된 비트 시퀀스의 비트들 중 일부가 펑처링되며, 펑처링된 비트는 전송에서 제외된다.
즉, 3GPP LTE/LTE-A 시스템에서는 특정 코드 레이트(예, 1/3)을 지니는 채널 코딩을 사용하여 전송할 데이터를 인코딩한 후, 전송될 수 있는 비트의 수와 코딩된 비트의 수가 다를 경우, 펑처링과 반복으로 이루어진 레이트 매칭 과정을 통해 전송할 데이터의 코드 레이트를 조절하게 된다. LTE/LTE-A에서의 채널 코드로 터보 코드를 사용하였을 경우, 도 7과 같은 전송 채널 처리 과정 중 각 코드 블록을 채널 코딩 및 레이트 매칭하는 과정을 도식화하면 도 8과 같다.
도 8은 인코딩된 코드 블록의 시스터매틱 부분과 패리티 부분을 분리하여 레이트 매칭을 수행하는 것을 나타내는 블록도이다.
도 8에 도시된 바와 같이, LTE/LTE-A 시스템에서 터보 인코더의 머더(mother) 코드 레이트는 1/3이다. 다른 코드 레이트를 얻기 위해서는, 필요하면, 반복 혹은 펑처링이 수행되어야 하며, 이들은 레이트 매칭 모듈에 의해 행해진다. 상기 레이트 매칭 모듈은 상기 터버 인코더의 3개 출력 스트림들에 대한 3개의 소위(so-called) 서브-블록 인터리버들과, 순환(circular) 버퍼에 의해 실현(realize)되는, 비트 선택 및 프루닝(pruning) 부분(part)으로 이루어진다. 상기 서브-블록 인터리버는 32개 행들 및 길이-32 인트라-열 퍼뮤테이션을 가진 클래식 행(row)-열(column) 인터리버를 기반으로 한다. 상기 3개 스트림들 각각의 비트들은 행-by-행씩 32개 열들을 가진 행렬(행의 개수는 스트림 크기에 의존)로 적혀진다(written). 상기 행렬을 완전히 채우기 위해 더미 비트들이 각 스트림의 앞쪽에 패딩된다. 열 퍼뮤테이션 후에는 비트들이 열-by-열로 상기 행렬로부터 읽혀진다.
도 9는 순환 버퍼의 내부(internal structure)를 예시한 것이다.
순환 버퍼는 머더 코드의 펑처링 및 반복을 가능하게 하는, 레이트 매칭 모듈의 가장 중요한 부분(part)이다. 도 8을 참조하면, 인터리빙된 시스터매틱 비트들은, 상기 순환 버퍼의 시작(beginning)에 상기 인터리빙된 시스터매틱 비트 스트림들의 첫 번째 비트를 두고, 차례차례(in sequence) 상기 순환 버퍼로 적혀진다. 인터리빙 및 인터레이스된 패리티 비트 스트림들은, 상기 인터리빙된 시스터매틱 비트 스트림의 마지막 비트 다음에 해당 스트림의 첫 비트를 두고, 차례차례 상기 순환 버퍼에 적혀진다. 코딩된 비트들은 (코드 레이트에 따라) 상기 순환 버퍼 내 리던던시 버전(redundancy version, RV) 포인트들에 의해 특정되는 어떤(certain) 시작 포인트로부터 연속적으로(serially) 읽혀진다. 상기 순환 버퍼의 끝(end)에 다다르고 더 많은 코딩된 비트들이 전송을 위해 필요하면 (예, 1/3보다 작은 코드 레이트의 경우), 전송장치는 랩 어라운드하며 상기 순환 버퍼의 시작에서 계속(continue)한다.
하이브리드 ARQ를 나타내는 HARQ는 오류가 있다고 검출된 패킷들의 재전송에 기초한 오류 정정 메커니즘이다. 전송된 패킷은 수신장치에 어떤(certain) 전파(propagation) 딜레이 후에 도착한다. 상기 수신장치는 오류-없는(error-free) 전송의 경우에는 acknowledgment (ACK)을 생산(produce)하며, 오류가 검출되면 negative ACK (NACK)을 생산한다. 상기 ACK/NACK은 얼마간의 프로세싱 시간 후에 생산되어 상기 전송장치에 보내지고, 전파 딜레이 후에 상기 전송장치에 도달한다. NACK인 경우, 상기 전송장치에서 어떤 프로세싱 딜레이 후에, 원하는(desired) 패킷이 다시 보내질 것이다. 상기 순환 버퍼로부터 읽혀져 각 재전송에서 보내지는 비트들은 다르며 RV의 위치에 의존한다. 비트들이 상기 순환 버퍼로부터 읽혀지는 시작 포인트의 위치를 정의하는 4개 RV들(0, 1, 2, 3)이 있다. 도 9를 참조하면, 재전송 횟수가 진행(progress)함에 따라 RV가 커지며 따라서 더 적은 시스터매틱 비트들과 더 많은 패리티 비트들이 재전송을 위해 순환 버퍼로부터 읽혀진다.
LTE(즉, 4G)와 같은 통신 시스템뿐만 아니라 방송 시스템 등에서, 채널 코드 사용은 필수적이다. 채널 코드가 사용되면, 전송단에서는 인코더를 통해 입력 심볼에 대해 인코딩이 수행되고 인코딩된 심볼이 전송되며, 수신단에서는 인코딩된 심볼을 이용하여 디코딩이 수행됨으로써 입력 심볼에 대한 복원이 수행된다. 이 때, 입력 심볼의 크기와 인코딩된 심볼의 크기는 적용 시스템에 따라 달리 적용된다. 예를 들어, 3GPP LTE 시스템에서 사용되는 데이터 정보용 터보 코드에서 입력 심볼 크기는 최대 6144비트, 인코딩된 심볼 크기는 최대 18432(=6144*3) 비트이다.
도 10은 전송 블록에 대한 처리 과정을 조금 더 구체적으로 설명하기 위한 예시도이다.
인코더로의 입력 심볼의 크기는 매체 접속 제어(medium access control, MAC) 계층(layer)으로부터의 전송 블록(transport block, TB)의 크기와는 다를 수 있다. TB가 인코더로의 최대 입력 크기보다 크다면, 여러 개의 코드 블록들로 나뉘게 된다. 이 때, 인코더로의 최대 입력 크기를 K max라고 하면, CB의 최대 크기 K cb는 'K max - CRC 크기'가 된다. 인코더의 출력 시퀀스는 레이트 매칭 및 CB 연접 과정을 거친 후 변조기(modulator)에 의해 변조(modulation) 심볼로 변조된다.
채널 코드의 디코딩 과정은 도 10의 반대 과정이며, 전송장치의 각 인코더에 대응하는 디코더가 수신장치에서 수행되는 디코딩 과정에 사용된다. 수신장치는 각 CB별로 디코딩을 수행한 후, TB를 구성하고 최종적으로 상기 TB에 대해 TB CRC 통과 여부를 확인한다. CB CRC가 빠른 디코딩 종료를 위해 사용될 수 있다. 예를 들어, CB CRC가 실패인 경우, 수신장치는 다른 CB들을 디코딩하지 않고 NACK을 생성할 수 있다.
5G의 세 가지 주요 요구 사항 영역은 (1) 개선된 모바일 광대역 (Enhanced Mobile Broadband, eMBB) 영역, (2) 다량의 머신 타입 통신 (massive Machine Type Communication, mMTC) 영역 및 (3) 초-신뢰 및 저 지연 통신 (Ultra-reliable and Low Latency Communications, URLLC) 영역을 포함한다.
일부 사용 예(Use Case)는 최적화를 위해 다수의 영역들이 요구될 수 있고, 다른 사용 예는 단지 하나의 핵심 성능 지표 (Key Performance Indicator, KPI)에만 포커싱될 수 있다. 5G는 이러한 다양한 사용 예들을 유연하고 신뢰할 수 있는 방법으로 지원하는 것이다.
eMBB는 기본적인 모바일 인터넷 접속을 훨씬 능가하게 하며, 풍부한 양방향 작업, 클라우드 또는 증강 현실에서 미디어 및 엔터테인먼트 애플리케이션을 커버한다. 데이터는 5G의 핵심 동력 중 하나이며, 5G 시대에서 처음으로 전용 음성 서비스를 볼 수 없을 수 있다. 5G에서, 음성은 단순히 통신 시스템에 의해 제공되는 데이터 연결을 사용하여 응용 프로그램으로서 처리될 것이 기대된다. 증가된 트래픽 양(volume)을 위한 주요 원인들은 콘텐츠 크기의 증가 및 높은 데이터 전송률을 요구하는 애플리케이션 수의 증가이다. 스트리밍 서비스 (오디오 및 비디오), 대화형 비디오 및 모바일 인터넷 연결은 더 많은 장치가 인터넷에 연결될수록 더 널리 사용될 것이다. 이러한 많은 응용 프로그램들은 사용자에게 실시간 정보 및 알림을 푸쉬하기 위해 항상 켜져 있는 연결성이 필요하다. 클라우드 스토리지 및 애플리케이션은 모바일 통신 플랫폼에서 급속히 증가하고 있으며, 이것은 업무 및 엔터테인먼트 모두에 적용될 수 있다. 그리고, 클라우드 스토리지는 상향링크 데이터 전송률의 성장을 견인하는 특별한 사용 예이다. 5G는 또한 클라우드의 원격 업무에도 사용되며, 촉각 인터페이스가 사용될 때 우수한 사용자 경험을 유지하도록 훨씬 더 낮은 단-대-단(end-to-end) 지연을 요구한다. 엔터테인먼트 예를 들어, 클라우드 게임 및 비디오 스트리밍은 모바일 광대역 능력에 대한 요구를 증가시키는 또 다른 핵심 요소이다. 엔터테인먼트는 기차, 차 및 비행기와 같은 높은 이동성 환경을 포함하는 어떤 곳에서든지 스마트폰 및 태블릿에서 필수적이다. 또 다른 사용 예는 엔터테인먼트를 위한 증강 현실 및 정보 검색이다. 여기서, 증강 현실은 매우 낮은 지연과 순간적인 데이터 양을 필요로 한다.
또한, 가장 많이 예상되는 5G 사용 예 중 하나는 모든 분야에서 임베디드 센서를 원활하게 연결할 수 있는 기능 즉, mMTC에 관한 것이다. 2020년까지 잠재적인 IoT 장치들은 204 억 개에 이를 것으로 예측된다. 산업 IoT는 5G가 스마트 도시, 자산 추적(asset tracking), 스마트 유틸리티, 농업 및 보안 인프라를 가능하게 하는 주요 역할을 수행하는 영역 중 하나이다.
URLLC는 주요 인프라의 원격 제어 및 자체-구동 차량(self-driving vehicle)과 같은 초 신뢰 / 이용 가능한 지연이 적은 링크를 통해 산업을 변화시킬 새로운 서비스를 포함한다. 신뢰성과 지연의 수준은 스마트 그리드 제어, 산업 자동화, 로봇 공학, 드론 제어 및 조정에 필수적이다.
5G는 초당 수백 메가 비트에서 초당 기가 비트로 평가되는 스트림을 제공하는 수단으로 FTTH (fiber-to-the-home) 및 케이블 기반 광대역 (또는 DOCSIS)을 보완할 수 있다. 이러한 빠른 속도는 가상 현실과 증강 현실뿐 아니라 4K 이상(6K, 8K 및 그 이상)의 해상도로 TV를 전달하는데 요구된다. VR(Virtual Reality) 및 AR(Augmented Reality) 애플리케이션들은 거의 몰입형(immersive) 스포츠 경기를 포함한다. 특정 응용 프로그램은 특별한 네트워크 설정이 요구될 수 있다. 예를 들어, VR 게임의 경우, 게임 회사들이 지연을 최소화하기 위해 코어 서버를 네트워크 오퍼레이터의 에지 네트워크 서버와 통합해야 할 수 있다.
자동차(Automotive)는 차량에 대한 이동 통신을 위한 많은 사용 예들과 함께 5G에 있어 중요한 새로운 동력이 될 것으로 예상된다. 예를 들어, 승객을 위한 엔터테인먼트는 동시의 높은 용량과 높은 이동성 모바일 광대역을 요구한다. 그 이유는 미래의 사용자는 그들의 위치 및 속도와 관계 없이 고품질의 연결을 계속해서 기대하기 때문이다. 자동차 분야의 다른 활용 예는 증강 현실 대시보드이다. 이는 운전자가 앞면 창을 통해 보고 있는 것 위에 어둠 속에서 물체를 식별하고, 물체의 거리와 움직임에 대해 운전자에게 말해주는 정보를 겹쳐서 디스플레이 한다. 미래에, 무선 모듈은 차량들 간의 통신, 차량과 지원하는 인프라구조 사이에서 정보 교환 및 자동차와 다른 연결된 디바이스들(예를 들어, 보행자에 의해 수반되는 디바이스들) 사이에서 정보 교환을 가능하게 한다. 안전 시스템은 운전자가 보다 안전한 운전을 할 수 있도록 행동의 대체 코스들을 안내하여 사고의 위험을 낮출 수 있게 한다. 다음 단계는 원격 조종되거나 자체 운전 차량(self-driven vehicle)이 될 것이다. 이는 서로 다른 자체 운전 차량들 사이 및 자동차와 인프라 사이에서 매우 신뢰성이 있고, 매우 빠른 통신을 요구한다. 미래에, 자체 운전 차량이 모든 운전 활동을 수행하고, 운전자는 차량 자체가 식별할 수 없는 교통 이상에만 집중하도록 할 것이다. 자체 운전 차량의 기술적 요구 사항은 트래픽 안전을 사람이 달성할 수 없을 정도의 수준까지 증가하도록 초 저 지연과 초고속 신뢰성을 요구한다.
스마트 사회(smart society)로서 언급되는 스마트 도시와 스마트 홈은 고밀도 무선 센서 네트워크로 임베디드될 것이다. 지능형 센서의 분산 네트워크는 도시 또는 집의 비용 및 에너지-효율적인 유지에 대한 조건을 식별할 것이다. 유사한 설정이 각 가정을 위해 수행될 수 있다. 온도 센서, 창 및 난방 컨트롤러, 도난 경보기 및 가전 제품들은 모두 무선으로 연결된다. 이러한 센서들 중 많은 것들이 전형적으로 낮은 데이터 전송 속도, 저전력 및 저비용이다. 하지만, 예를 들어, 실시간 HD 비디오는 감시를 위해 특정 타입의 장치에서 요구될 수 있다.
열 또는 가스를 포함한 에너지의 소비 및 분배는 고도로 분산화되고 있어, 분산 센서 네트워크의 자동화된 제어가 요구된다. 스마트 그리드는 정보를 수집하고 이에 따라 행동하도록 디지털 정보 및 통신 기술을 사용하여 이런 센서들을 상호 연결한다. 이 정보는 공급 업체와 소비자의 행동을 포함할 수 있으므로, 스마트 그리드가 효율성, 신뢰성, 경제성, 생산의 지속 가능성 및 자동화된 방식으로 전기와 같은 연료들의 분배를 개선하도록 할 수 있다. 스마트 그리드는 지연이 적은 다른 센서 네트워크로 볼 수도 있다.
건강 부문은 이동 통신의 혜택을 누릴 수 있는 많은 응용 프로그램을 보유하고 있다. 통신 시스템은 멀리 떨어진 곳에서 임상 진료를 제공하는 원격 진료를 지원할 수 있다. 이는 거리에 대한 장벽을 줄이는데 도움을 주고, 거리가 먼 농촌에서 지속적으로 이용하지 못하는 의료 서비스들로의 접근을 개선시킬 수 있다. 이는 또한 중요한 진료 및 응급 상황에서 생명을 구하기 위해 사용된다. 이동 통신 기반의 무선 센서 네트워크는 심박수 및 혈압과 같은 파라미터들에 대한 원격 모니터링 및 센서들을 제공할 수 있다.
무선 및 모바일 통신은 산업 응용 분야에서 점차 중요해지고 있다. 배선은 설치 및 유지 비용이 높다. 따라서, 케이블을 재구성할 수 있는 무선 링크들로의 교체 가능성은 많은 산업 분야에서 매력적인 기회이다. 그러나, 이를 달성하는 것은 무선 연결이 케이블과 비슷한 지연, 신뢰성 및 용량으로 동작하는 것과, 그 관리가 단순화될 것이 요구된다. 낮은 지연과 매우 낮은 오류 확률은 5G로 연결될 필요가 있는 새로운 요구 사항이다.
물류(logistics) 및 화물 추적(freight tracking)은 위치 기반 정보 시스템을 사용하여 어디에서든지 인벤토리(inventory) 및 패키지의 추적을 가능하게 하는 이동 통신에 대한 중요한 사용 예이다. 물류 및 화물 추적의 사용 예는 전형적으로 낮은 데이터 속도를 요구하지만 넓은 범위와 신뢰성 있는 위치 정보가 필요하다.
5G에서는 현재 4G보다 더 나은 속도 및 커버리지를 제공하며, 높은 주파수 대역에서 동작하고, 수십 개의 연결들에 대해 1 Gb/s까지의 속도 혹은 수만 개의 연결들에 대해 수십 Mb/s까지의 속도를 제공할 것이 요구된다. 이러한 5G 시스템의 요구사항을 충족시키기 위해서는 기존 코딩 방식보다 진보된 코딩 방식의 도입이 논의되고 있다. 데이터 통신은 불완전환 채널 환경에서 일어나기 때문에, 채널 코딩은 빠르면서 오류에 자유로운 통신을 위한 보다 높은 데이터 레이트를 이루는 데 중요한 역할을 한다. 선택된 채널 코드는 특정 범위의 블록 길이들 및 코드 레이트들에서 뛰어난 블록 오류 비율(block error ratio, BLER) 성능을 가져야 한다. 여기서, BLER은 보내진 블록들의 총 개수에 대한 오류 있는(erroneous) 수신 블록들의 개수의 비로서 정의된다. 5G에서는 낮은 계산 복잡도(complexity), 낮은 지연, 낮은 비용(cost) 및 더 높은 유연성(flexibility)가 코딩 방식으로 요구된다. 나아가 비트당 감소된 에너지(reduced energy per bit)와 개선된(improved) 영역 효율(efficiency)이 더 높은 데이터 레이트를 지원하기 위해 요구된다.
큰 블록 길이들에서 높은 용량 성능을 갖는 많은 코딩 방식들이 이용가능하지만, 이들 중 대다수가 넓은 범위의 블록 길이들 및 코드 레이트들에 걸쳐 좋은 성능을 일정하게 보여주지는 못한다. 그러나, 터보 코드, 저밀도 패리티 체크(low density parity check, LDPC) 코드 및 폴라 코드는 넓은 범위의 코딩 레이트들 및 코드 길이들에서 기대되는(promising) BLER 성능을 보여주고 있으며, 이에 따라 5G 시스템을 위한 사용이 고려되고 있다. eMBB, 매시브 IoT 및 URLLC와 같은 다양한 경우들에 대한 요구가 증가함에 따라 터보 코드들보다 더 강한 채널 코딩 효율성을 제공하는 코딩 방식에 대한 요구가 있다. 또한, 채널이 현재 수용할 수 있는 가입자의 최대 수 면에서의 증가, 즉, 용량 면에서의 증가도 요구되고 있다.
LDPC 코드는 패리티 체크 행렬(parity check matrix) Η의 엘리먼트들의 대부분이 0이어서 저 밀도(low density)인 선형 블록 코드(linear block code)로서 1962년 갤러거(Gallager)에 의해 제안되었다. LDPC 코드는 매우 복잡하여 제안 당시의 기술로는 구현이 불가능하였기 때문에 잊혀져 있다가 1995년에 재발견되어 성능이 매우 우수함이 입증된 이래로 그에 관한 연구가 활발히 진행되었다(참고문헌: Robert G. Gallager, "Low-Density Parity-Check Codes", The MIT Press, September 15, 1963. 및 D.J.C.Mackay, Good error-correcting codes based on very sparse matrices, IEEE Trans. Inform. Theory, IT-45, pp.399-431(1999)). 현재 LDPC 코드는 802.11n('IEEE P802.11n=D10: 'Draft IEEE Standard for Local Metropolitan networks―Specific requirements. Part 11: Wireless LAN Medium Access Control (MAC), and Physical Layer (PHY) specifications: Enhancements for Higher Throughput', March 2006.'참조), 802.11ac, 디지털 비디오 방송(digital video broadcasting, DVB) 등에서 주로 사용되고 있다. 일반적으로, LDPC를 적용한 표준(예, DVB 표준)에서는 생성기 행렬 대신에 패리티 체크 행렬에 기초하여 인코딩이 수행된다.
LDPC 코드의 패리티 체크 행렬은 1의 개수가 매우 적기 때문에 매우 큰 블록 크기에서도 반복(iterative) 디코딩을 통하여 디코딩이 가능하여, 블록 크기가 매우 커지면 터보 코드처럼 섀넌(Shannon)의 채널 용량 한계에 근접하는 성능을 보인다. 상기 패리티 체크 행렬에서 행(row) 또는 열(column)에 포함된 1의 개수를 무게(weight)라 한다.
LDPC 코드는 (n-k)*n 패리티 체크 행렬 Η에 의해 설명될 수 있다. 패리티 체크 행렬 Η에 대응하는 생성기 행렬(generator matrix) Ｇ는 다음 수학식에 의해 얻어질 수 있다.
[수학식 3]
Figure PCTKR2019017094-appb-img-000014
LDPC 코드에 기초한 인코딩의 경우, 전송장치의 인코더는 패리티 체크 행렬 Η와 수학식 1의 관계에 있는 상기 생성기 행렬 Ｇ에 기초하여 다음의 수학식에 의해 입력 데이터를 인코딩할 수 있다.
[수학식 4]
Figure PCTKR2019017094-appb-img-000015
여기서, c는 코드워드(codeword)이고, x는 정보 비트들이다. 길이 n인 각 코드워드는 k개의 정보 비트들과 r개의 패리티 비트들을 포함한다.
수신장치의 디코더(decoder)는 전송장치에 의한 인코딩 결과인 코드워드(c)에서 정보 비트(x)를 구해야 하는데, Hc=0인 성질을 이용하여 x를 찾아낸다. 즉, 수신된 코드워드를 c'이라 할 때, Hc'의 값을 계산하여 결과가 0 이면, c'의 처음 k개 비트들을 디코딩된 정보 비트들인 것으로 결정한다. Hc'의 값이 0이 아닌 경우, 그래프(graph)를 통한 합 곱(sum-product) 알고리즘, 신뢰도 전파(belief propagation) 알고리즘 등을 사용하여, Hc'의 값이 0을 만족하는 c'를 찾아 x를 복구한다. 상기 체크식 Hc'= 0는, 해당 정보 비트와 해당 생성기 행렬 G 간의 관계에 따라 c' H T= 0로 바뀔 수 있으며, 따라서 상기 체크식은 상기 정보 비트와 상기 생성기 행렬 G 간의 관계에 따라 변할 수 있다.
도 11과 도 12는 LDPC 코드의 패리티 체크 행렬 H를 상호 그래프(bipartite graph)를 통해 설명하기 위한 예시도이다.
도 11(a)에 예시된 패리티 체크 행렬의 행(row)에서의 '1'은 이분 그래프에서 체크 노드에 연결된 엣지(edge)를 나타내고, 열(column)에서의 '1'은 변수(variable) 노드에 연결된 엣지를 나타낸다. 도 11(b)는 도 11(a)에 예시된 패리티 체크 행렬에 대응하는 이분 그래프의 일부를 예시한 것이다. 도 11(b)를 참조하면 상호 그래프에서 왼쪽 노드들은 변수 노드(variable node, VN)들을 나타내고 오른쪽 노드들은 체크 노드(check node, CN)들을 나타낸다. 도 11(b)의 상호 그래프는 12개의 VN들 및 6개의 CN들을 포함하며, 각 VN은 전송될 혹은 펑처링될(즉, 전송되지 않을) 수 있는 코딩된(coded) 비트를 나타내고(represent), 12개의 VN들에 대한 12개의 코딩된 비트들이 코드워드를 이룬다. VN들은 CN들에 엣지들을 통해 연결된다. 노드의 degree는 그 노드에 연결된 엣지의 개수와 같다. 예를 들어, 도 11(b)에서 c 0에 대응하는 VN은 3개의 엣지를 가지므로 degree-3 노드이다. 패리티 체크 행렬의 엘리먼트들 중 '1'의 값을 갖는 엘리먼트 위치에서 VN이 CN과 엣지를 통해 연결되므로, VN의 degree는 패리티 체크 행렬의 열에 포함된 1의 개수를 의미할 수도 있다. 예를 들어, 도 11의 예에서 패리티 체크 행렬의 각 열은 '1'을 3개포함하므로, 도 11의 VN들은 모두 degree-3 VN이다.
도 12는 다른 패리티 체크 행렬과 전체 상호(bipartite) 선들을 예시한 것이다.
도 12를 참조하면, 패리티 체크 행렬 H와 코드워드 c'의 곱이 '0'이 되어야 하므로, 임의의(any) 한 체크 노드에서 상기 체크 노드에 연결된 변수 노드들의 경판정(hard decision) 값의 합이 '0'이 되어야 한다. 도 12(a)에 각 체크 노드에 대한 하드 결정을 위한 수학식들이 예시된다. 이와 같이 체크 노드에서 상기 체크 노드와 연결된 변수 노드(들)의 비트들의 합이 GF(2)에 갇힌 연산에 의해서 '0'인지를 체크하는 것을 신드롬(syndrome) 체크라고 한다.
패리티 체크 행렬(parity check matrix, PCM)은 복수 개의 Z c*Z c 서브행렬들로 이루어질 수 있다. 각(each) Z c*Z c 서브행렬은 Z c*Z c 영 행렬이거나, Z c*Z c 단위 행렬을 특정 방향(예, 오른쪽)으로 음이 아닌 정수 번만큼 순환적으로(circularly) 천이(shift)하여 얻어지는 Z c*Z c 순환 퍼뮤테이션 행렬(circular permutation matrix, CPM)이다.
도 13은 패리티 체크 행렬을 모델 행렬과 베이스 그래프로 표현한 예이다. 특히, 도 13(a) 및 도 13(b)는 머더 코드 레이트가 2/3인 패리티 체크 행렬들을 위한 모델 행렬과 베이스 그래프를 각각(respectively) 예시한 것이다.
도 13(a)에서 '-1'은 Z c*Z c 영 행렬을, 음이 아닌 정수 각각은 천이(shift) 횟수인 V i,j를 나타낸다. 도 13(b)는 도 13(a)의 모델 행렬에 대응하는 BG이며, 모델 행렬에서 Z c*Z c 영 행렬은 '-1'로 표시됨에 반해 BG에서 Z c*Z c 영 행렬은 '0'으로 표시되고, 모델 행렬에서 음이 아닌 정수들로 표시되던 CPM들은 베이스 그래프에서는 '1'로 표시된다. 크기 (K b + M b)*M b인 베이스 그래프의 머더 코드 레이트는 K b/(K b + M b)이며, 여기서 K b는 베이스 그래프의 정보 부분의 열 개수이고 M b는 베이스 그래프의 패리티 부분의 열 개수이다.
특정 머더(mother) 코드 레이트를 갖는 다양한 크기의 PCM들이 상기 특정 머더 코드 레이트를 갖는 베이스 그래프 H BG에 의해 표현될 수 있다. H BG의 각 엘리먼트(element, 원소)는 0 또는 1이며, PCM은 H BG의 각 원소를 Z c*Z c 행렬로 대체(replace)함으로써 얻어진다. 이 때, H BG의 엘리먼트들 중 0인 각 엘리먼트는 Z c*Z c 영 행렬(zero matrix)로 대체되고, 1인 각 엘리먼트는 Z c*Z c CPM I(P i,j)에 의해 대체되고, 여기서 i는 엘리먼트의 행(row) 인덱스이고 j는 엘리먼트의 열(column) 인덱스이며, I(P i,j)는 Z c*Z c 단위 행렬을 특정 방향(예, 오른쪽)으로 P i,j번만큼 순환적으로 천이하여 얻어진다. P i,j의 값은 P i,j= mod(V i,j,Z c)에 의해 주어진다. 즉, 크기 (K b + M b)*M b인 베이스 그래프는 크기 (K b*Z c + M b*Z c)*(M b*Z c)인 PCM으로 리프팅될 수 있다. 입력 정보 시퀀스를 크기 (K b*Z c + M b*Z c)*(M b*Z c)인 PCM을 기반으로 인코딩하면, 크기 N<=(K b + M b)*Z c의 출력 시퀀스가 얻어질 수 있다.
다양한 통신 환경, 사용 시나리오들 등에 대한 효과적인 인코딩을 위해 복수의 베이스 그래프들이 정의될 수 있다. 예를 들어, 큰 전송 블록, 혹은 큰 코드 블록의 인코딩에 적합한 베이스 그래프와 작은 전송 블록, 짧은 지연(latency)에 유리한 베이스 그래프가 따로 정의될 수 있다. 예를 들어, 현재 5G 시스템에서는46개 행 및 68개 열을 갖는 LDPC 베이스 그래프 1과 42개 행 및 52개 열을 갖는 LDPC 베이스 그래프 2가 사용된다. 5G 시스템에서 사용되는, LDPC 베이스 그래프 1 및 해당 패리티 체크 행렬들은 표 5 내지 표 6(3GPP TS 38.212의 Table 5.3.2-2)를 참조할 수 있고, LDPC 베이스 그래프 2 및 해당 패리티 체크 행렬들은 표 7 내지 표 8 (Table 5.3.2-3)을 참조할 수 있다. LDPC LDPC 베이스 그래프 1 및 LDPC 베이스 그래프 2 중 인코딩/디코딩에 사용되는 베이스 그래프는 전송 블록 크기 및 코드 레이트를 기반으로 선택된다.
LDPC 코드를 인코딩/디코딩의 이해를 돕기 위해 5G 시스템에서 사용되는 LDPC 코드를 예로 하여 LDPC 코딩 방법을 설명하면 다음과 같다. 주어진 코드 블록에 대한 비트 시퀀스 입력 c 0,c 1,c 2,c 3,...,c K-1는 LDPC 코드에 의해 출력 비트 시퀀스 d 0,d 1,d 2,d 3,...,d N-1로 인코딩되며, 여기서 K는 인코딩할 비트들의 개수이고, N은 출력 비트들의 개수이다. Z c는 모델 행렬 또는 베이스 그래프의 각 엘리먼트가 확장하는 정도를 나타내는 양의 정수로서, 확장 인자(expansion factor) 혹은 리프팅 크기(lifting size)라고 불린다. 복수의 리프팅 크기들이 V i,j 값들을 공유할 수 있으며, 서로 다른 V i,j 값들을 공유하는 복수의 리프팅 크기 세트들이 있을 수 있다. 다음 표는 LDPC 리프팅 크기 Z의 세트들을 예시한 것이다.
[표 9]
Figure PCTKR2019017094-appb-img-000016
세트 인덱스 i LS별로 V i,j 값들이 정의될 수 있으며, 동일 세트 인덱스를 갖는 리프팅 값들은 V i,j 값들을 공유할 수 있다.
Z c의 값은 모든 리프팅 세트들 중 K b*Z c >= K'을 만족하는 Z의 최소 값이며, 여기서 K b는 베이스 그래프의 정보 부분의 열 개수이고, K'은 코드 블록 내 비트 수 K와 CRC 시퀀스의 비트 수 L의 합이다. LDPC에 의해 인코딩되는 코드 블록에 대해, 인코더는 Z c를 포함하는 리프팅 세트를 찾고, LDPC 베이스 그래프와 상기 리프팅 세트를 위한 V i,j 값들을 기반으로 패리티 체크 행렬 H를 얻을 수 있다. 상기 인코더는 주어진 코드 블록에 대한 비트 시퀀스 입력 c 0,c 1,c 2,c 3,...,c K-1 가 PCM H로 인코딩하여 출력 비트 시퀀스 d 0,d 1,d 2,d 3,...,d N-1 = c 0,c 1,c 2,...,c K-1,w 0,w 1,w 2,...,w N+2Zc-K-1를 얻을 수 있다. 상기 인코더는 상기 패리티 체크 행렬 H를 기반으로
Figure PCTKR2019017094-appb-img-000017
가 되도록 하는 N+2Z c-K개의 패리티 비트들
Figure PCTKR2019017094-appb-img-000018
을 생성할 수 있으며, 여기서
Figure PCTKR2019017094-appb-img-000019
는 시스테매틱 비트 시퀀스가 되고, 0 은 모든 엘리먼트들이 0인 열 벡터이다. 이러한 인코딩은 GF(2)에서 수행될 수 있다.
도 14는 무선 통신 시스템에서의 인코딩 과정 및 디코딩 과정을 예시한 것이다.
도 14의 채널 인코딩과 채널 디코딩에서 본 개시의 LDPC 코드(들)의 베이스 그래프(들) 혹은 패리티 체크 행렬(들)이 사용될 수 있다.
도 14(a)를 참조하면, 전송장치는 전송 블록 또는 코드 블록에 CRC 코드를 부가(S801a)하여 얻어진 입력 비트들을 스크램블링 시퀀스를 이용하여 스크램블링(S803a)하고, 상기 스크램블링된 입력 비트들을 채널 인코딩(S805a)하여 코딩된 비트들을 생성하며, 상기 코딩된 비트들을 채널 인터리빙(S807a)한다. 도 14(b)를 참조하면, 수신장치는 인코딩 과정에서 적용된 채널 인터리빙 패턴 혹은 그에 상응하는 채널 인터리빙 패턴을 기반으로 수신 비트들에 채널 디-인터리빙을 수행(S807b)하여 코딩된 비트들을 얻고, 상기 코딩된 비트들을 채널 디코딩(S805b)하여 스크램블링된 비트들을 얻는다. 상기 수신장치는 상기 스크램블링된 비트들을 스크램블링 시퀀스를 이용하여 디-스크램블링(S803b)하여, 디코딩된 비트들의 시퀀스(이하, 디코딩된 비트 시퀀스)를 얻는다. 상기 수신장치는 상기 디코딩된 비트 시퀀스 내 CRC 비트들을 이용하여 상기 디코딩된 비트 시퀀스에 대한 오류 유무를 체크한다(S801b). 상기 수신장치는 상기 디코딩된 비트 시퀀스에 대한 CRC에 실패하면 수신 신호에 대한 디코딩에 실패했다고 판단할 수 있다. 상기 수신장치는 상기 디코딩된 비트 시퀀스에 대한 CRC에 성공하면 상기 디코딩 과정이 성공했다고 판단하며, 상기 디코딩 비트 시퀀스로부터 CRC 코드를 제거하여 전송 블록 혹은 코드 블록을 얻을 수 있다.
도 14(a)에서 CRC 생성(S801a), 시퀀스 생성(S802a), 스크램블링(S803a), 채널 인코딩(S805a), 채널 인터리빙(S807a)는 각각 CRC 코드 생성기, 시퀀스 생성기, 스크램블러, 채널 인코더, 채널 인터리버에 의해 수행될 수 있다. 상기 CRC 코드 생성기, 상기 시퀀스 생성기, 상기 스크램블러, 상기 채널 인코더, 상기 채널 인터리버는 전송장치의 프로세서의 일부로서 구성될 수 있으며, 상기 전송장치의 프로세서의 제어 하에 동작하도록 구성될 수 있다. 도 14(b)에서 CRC 체크(S801b), 시퀀스 생성(S802b), 디-스크램블링(S803b), 채널 디코딩(S805b), 채널 인터리빙(S807b)은 각각 CRC 체크기, 시퀀스 생성기, 디-스크램블러, 채널 디코더, 채널 인터리버에 의해 수행될 수 있다. 상기 CRC 체크기, 상기 시퀀스 생성기, 상기 디-스크램블러, 상기 채널 디코더, 상기 채널 인터리버는 수신장치의 프로세서의 일부로서 구성될 수 있으며, 상기 수신장치의 프로세서의 제어 하에 동작하도록 구성될 수 있다. 스크램블러는 UE ID, 셀 ID, 및/또는 슬롯 인덱스를 이용하여 m-시퀀스를 생성한 뒤에 상기 m-시퀀스를 이용하여 정보 비트들과 CRC 비트들을 이루어진 상기 스크램블로의 입력 비트들을 스크램블링할 수 있으며, 디-스크램블러는 UE ID, 셀 ID, 및/또는 슬롯 인덱스를 이용하여 m-시퀀스를 생성한 뒤에 상기 m-시퀀스를 이용하여 정보 비트들과 CRC 비트들을 이루어진 상기 디-스크램블러로의 입력 비트들을 디-스크램블링할 수 있다.
데이터 혹은 제어 정보의 종류에 따라 상기 인코딩 과정의 일부 단계(들) 또는 상기 디코딩 과정의 일부 단계(들)이 생략될 수 있다. 예를 들어, 도 14의 예에서는 스크램블링/디스크램블링을 포함하는 인코딩/디코딩 과정을 예시하였으나, 스크램블링/디스크램블링은 생략될 수도 있다.
도 15는 본 개시의 구현들을 수행할 수 있는 통신 장치들을 예시한 것이다.
도 15에서 각 통신 장치는 BS, 네트워크 노드, 전송 UE, 수신 UE, 무선 장치, 무선 통신 장치, 차량, 자율주행 기능을 탑재한 차량, 커넥티드카(Connected Car), 드론(Unmanned Aerial Vehicle, UAV), AI(Artificial Intelligence) 모듈, 로봇, AR(Augmented Reality) 장치, VR(Virtual Reality) 장치, MR(Mixed Reality) 장치, 홀로그램 장치, 공공 안전 장치, MTC 장치, IoT 장치, 의료 장치, 핀테크 장치(또는 금융 장치), 보안 장치, 기후/환경 장치, 5G 서비스와 관련된 장치 또는 그 이외 4차 산업 혁명 분야와 관련된 장치일 수 있다.
본 개시에서 UE는, 예를 들어, 셀룰러 폰, 스마트폰, 랩탑 컴퓨터, 디지털 브로드캐스트 단말(terminal), 개인 디지털 보조(personal digital assistant, PDA), 이동성 멀티미디어 플레이어(portable multimedia player, PMP), 네비게이션 시스템, 개인 컴퓨터(personal computer, PC), 태블릿 PC, 울트라북, 또는 웨어러블 장치(wearable device) (예, 스마트시계, 스마트안경, 또는 헤드 마운트 디스플레이(head mounted display, HMD)) 등을 포함할 수 있다. 예를 들어, HMD는 머리에 착용하는 형태의 디스플레이 장치일 수 있다. 예를 들어, HMD는 VR, AR 또는 MR을 구현하기 위해 사용될 수 있다.
예를 들어, 드론은 사람이 타지 않고 무선 컨트롤 신호에 의해 비행하는 비행체일 수 있다. 예를 들어, VR 장치는 가상 세계의 객체 또는 배경 등을 구현하는 장치를 포함할 수 있다. 예를 들어, AR 장치는 현실 세계의 객체 또는 배경 등에 가상 세계의 객체 또는 배경을 연결하여 구현하는 장치를 포함할 수 있다. 예를 들어, MR 장치는 현실 세계의 객체 또는 배경 등에 가상 세계의 객체 또는 배경을 융합하여 구현하는 장치를 포함할 수 있다. 예를 들어, 홀로그램 장치는 홀로그래피라는 두 개의 레이저 광이 만나서 발생하는 빛의 간섭현상을 활용하여, 입체 정보를 기록 및 재생하여 360도 입체 영상을 구현하는 장치를 포함할 수 있다. 예를 들어, 공공 안전 장치는 영상 중계 장치 또는 사용자의 인체에 착용 가능한 영상 장치 등을 포함할 수 있다. 예를 들어, MTC 장치 및 IoT 장치는 사람의 직접적인 개입이나 또는 조작이 필요하지 않는 장치일 수 있다. 예를 들어, MTC 장치 및 IoT 장치는 스마트 미터, 벤딩 머신, 온도계, 스마트 전구, 도어락 또는 각종 센서 등을 포함할 수 있다. 예를 들어, 의료 장치는 질병을 진단, 치료, 경감, 처치 또는 예방할 목적으로 사용되는 장치일 수 있다. 예를 들어, 의료 장치는 상해 또는 장애를 진단, 치료, 경감 또는 보정할 목적으로 사용되는 장치일 수 있다. 예를 들어, 의료 장치는 구조 또는 기능을 검사, 대체 또는 변형할 목적으로 사용되는 장치일 수 있다. 예를 들어, 의료 장치는 임신을 조절할 목적으로 사용되는 장치일 수 있다. 예를 들어, 의료 장치는 진료용 장치, 수술용 장치, (체외) 진단용 장치, 보청기 또는 시술용 장치 등을 포함할 수 있다. 예를 들어, 보안 장치는 발생할 우려가 있는 위험을 방지하고, 안전을 유지하기 위하여 설치한 장치일 수 있다. 예를 들어, 보안 장치는 카메라, CCTV, 녹화기(recorder) 또는 블랙박스 등일 수 있다. 예를 들어, 핀테크 장치는 모바일 결제 등 금융 서비스를 제공할 수 있는 장치일 수 있다. 예를 들어, 핀테크 장치는 결제 장치 또는 POS(Point of Sales) 등을 포함할 수 있다. 예를 들어, 기후/환경 장치는 기후/환경을 모니터링 또는 예측하는 장치를 포함할 수 있다.
도 15의 통신 장치들 중 하나 혹은 각각은 외부 장치에게/로부터 무선 신호들을 전송/수신하도록 구성된 무선 통신 장치일 수 있다. 혹은 도 15의 통신 장치들 중 하나 혹은 각각은 외부 장치에게/로부터 무선 신호들을 전송/수신하는 무선 통신 모듈을 구비할 수 있다. 상기 무선 통신 모듈은 트랜시버일 수 있다. 상기 무선 통신 장치는 UE 혹은 BS에 한정되지 않으며, 본 개시의 구현들 중 적어도 하나를 구현하도록 구성된 임의의(any) 모바일 컴퓨팅 장치(예, 차량 통신 시스템 또는 장치, 웨어러블 장치, 랩탑, 스마트폰 등)일 수 있다.
본 개시에서 통신 장치는 적어도 하나의 프로세서 및 적어도 하나의 메모리를 포함할 수 있다. 상기 적어도 하나의 프로세서 및 상기 적어도 하나의 메모리를 포함하는 프로세싱 장치는 트랜시버에 동작가능하게(operably) 연결될 수 있다. 상기 프로세서는 본 개시에 기재된 기능(function), 과정(procedure) 및/또는 방법을 구현할 수 있다. 상기 메모리는 실행되면 상기 프로세서로 하여금 본 개시의 구현에 따른 동작들을 하도록 하는 지시(instruction)들 혹은 명령들을 저장한다. 예를 들어, 상기 프로세서는 본 개시에서의 구현에 따른 인코딩 동작들을 및/또는 디코딩 동작들을 수행할 수 있다.
이하에서는 설명의 편의를 위해 통신 장치(1100)가 전송장치이고 통신 장치(1200)가 수신장치인 경우를 예로 하여 통신 장치들을 설명한다. 메모리(1112, 1212)는 프로세서(1111, 1211)의 처리 및 제어를 위한 프로그램을 저장할 수 있고, 입/출력되는 정보를 임시 저장할 수 있다. 메모리(1112, 1212)가 버퍼로서 활용될 수 있다.
프로세서(1111, 1211)는 통상적으로 전송 장치 또는 수신 장치 내 각종 모듈의 전반적인 동작을 제어한다. 특히, 프로세서(1111, 1211)는 본 개시를 수행하기 위한 각종 제어 기능을 수행할 수 있다. 프로세서(1111, 1211)는 컨트롤러(controller), 마이크로 컨트롤러(microcontroller), 마이크로 프로세서(microprocessor), 마이크로 컴퓨터(microcomputer) 등으로도 불릴 수 있다. 프로세서(1111, 1211)는 하드웨어(hardware) 또는 펌웨어(firmware), 소프트웨어, 또는 이들의 결합에 의해 구현될 수 있다. 하드웨어를 이용하여 본 개시를 구현하는 경우에는, 본 개시를 수행하도록 구성된 ASICs(application specific integrated circuits) 또는 DSPs(digital signal processors), DSPDs(digital signal processing devices), PLDs(programmable logic devices), FPGAs(field programmable gate arrays) 등이 프로세서(1111, 1211)에 구비될 수 있다. 한편, 펌웨어나 소프트웨어를 이용하여 본 개시를 구현하는 경우에는 본 개시의 기능 또는 동작들을 수행하는 모듈, 절차 또는 함수 등을 포함하도록 펌웨어나 소프트웨어가 구성될 수 있으며, 본 개시를 수행할 수 있도록 구성된 펌웨어 또는 소프트웨어는 프로세서(1111, 1211) 내에 구비되거나 메모리(1112, 1212)에 저장되어 프로세서(1111, 1211)에 의해 구동될 수 있다.
전송 장치(1100)의 프로세서(1111)는 상기 프로세서(1111) 또는 상기 프로세서(1111)와 연결된 스케줄러로부터 스케줄링되어 외부로 전송될 신호 및/또는 데이터에 대하여 소정의 코딩(coding) 및 변조(modulation)를 수행한 후 트랜시버(1113)에 전송한다. 예를 들어, 프로세서(1111)는 전송하고자 하는 데이터 열을 역다중화 및 채널 코딩, 스크램블링, 변조과정 등을 거쳐 L개의 레이어로 변환한다. 코딩된 데이터 열은 코드워드로 지칭되기도 하며, 매체 접속 제어(medium access control, MAC) 계층이 제공하는 데이터 블록인 전송 블록과 등가이다. 일 전송 블록(transport block, TB)은 일 코드워드로 코딩되며, 각 코드워드는 하나 이상의 레이어의 형태로 수신 장치에 전송되게 된다. 주파수 상향 변환을 위해 트랜시버(1113)은 오실레이터(oscillator)를 포함할 수 있다. 트랜시버(1113)은 N t 개( N t 는 1 이상의 양의 정수)의 전송 안테나를 포함할 수 있다.
수신 장치(1200)의 신호 처리 과정은 전송 장치(1100)의 신호 처리 과정의 역으로 구성된다. 프로세서(21)의 제어 하에, 수신 장치(1200)의 트랜시버(1213)은 전송 장치(1100)에 의해 전송된 무선 신호를 수신한다. 상기 트랜시버(1213)은 N r 개의 수신 안테나를 포함할 수 있으며, 상기 트랜시버(1213)은 수신 안테나를 통해 수신된 신호 각각을 주파수 하향 변환하여(frequency down-convert) 기저대역 신호로 복원한다. 트랜시버(1213)은 주파수 하향 변환을 위해 오실레이터를 포함할 수 있다. 상기 프로세서(1211)는 수신 안테나를 통하여 수신된 무선 신호에 대한 디코딩(decoding) 및 복조(demodulation)를 수행하여, 전송 장치(110)가 본래 전송하고자 했던 데이터를 복원할 수 있다.
트랜시버(1113, 1213)은 하나 이상의 안테나를 구비한다. 안테나는, 프로세서(1111, 1211)의 제어 하에 본 개시의 일 예에 따라, 트랜시버(1113, 1213)에 의해 처리된 신호를 외부로 전송하거나, 외부로부터 무선 신호를 수신하여 트랜시버(1113, 1213)으로 전달하는 기능을 수행한다. 안테나는 안테나 포트로 불리기도 한다. 각 안테나는 하나의 물리 안테나에 해당하거나 하나보다 많은 물리 안테나 요소(element)의 조합에 의해 구성될(configured) 수 있다. 각 안테나로부터 전송된 신호는 수신 장치(1200)에 의해 더는 분해될 수 없다. 해당 안테나에 대응하여 전송된 참조신호(reference signal, RS)는 수신 장치(1200)의 관점에서 본 안테나를 정의하며, 채널이 일 물리 안테나로부터의 단일(single) 무선 채널인지 혹은 상기 안테나를 포함하는 복수의 물리 안테나 요소(element)들로부터의 합성(composite) 채널인지에 관계없이, 상기 수신 장치(1200)로 하여금 상기 안테나에 대한 채널 추정을 가능하게 한다. 즉, 안테나는 상기 안테나 상의 심볼을 전달하는 채널이 상기 동일 안테나 상의 다른 심볼이 전달되는 상기 채널로부터 도출될 수 있도록 정의된다. 복수의 안테나를 이용하여 데이터를 송수신하는 다중 입출력(Multi-Input Multi-Output, MIMO) 기능을 지원하는 트랜시버의 경우에는 2개 이상의 안테나와 연결될 수 있다.
전송장치(1100) 혹은 그 프로세서(1111)는 본 개시에 기재된 LDPC 베이스 그래프를 기반으로 한 인코더를 포함하도록 구성되며, 수신 장치(1200) 혹은 그 프로세서(1211)는 본 개시에 기재된 LDPC 베이스 그래프를 기반으로 한 디코더를 포함하도록 구성될 수 있다.
몇몇 시나리오들에서 본 개시에 기재된 기능들, 과정들 및/또는 방법들은 프로세싱 칩에 의해 구현될 수 있다. 프로세싱 칩은 SoC(system on chip), 칩셋 등으로 불릴 수 있다. 프로세싱 칩은 프로세서와 메모리를 포함하며, 통신 장치(1100, 1200)에 장착(mount)되거나 설치(install)되거나 연결될 수 있다. 상기 프로세싱 칩은 본 개시에 기재된 방법들, 예들 중 어느 하나를 수행 또는 제어하도록 구성되거나, 상기 프로세싱 칩이 장착, 설치, 혹은 연결된 통신 장치에 의해 그러한 방법 또는 예가 수행되도록 할 수 있다. 프로세싱 칩 내 메모리는, 상기 프로세서 혹은 상기 통신 장치에 의해 실행될 때 상기 프로세서 혹은 통신 장치로 하여금 본 개시에 기재된 기능들, 방법들 또는 예들 중 일부 또는 전부를 수행하도록 하는, 지시들을 포함한 소프트웨어 코드 혹은 프로그램을 저장하도록 구성될 수 있다. 상기 프로세싱 칩 내 메모리는 상기 프로세싱 칩의 프로세서에 의해 생성된 정보 혹은 데이터, 혹은 상기 프로세싱 칩의 상기 프로세서에 의해 복원된 혹은 얻어진 정보를 저장 혹은 버퍼링하도록 구성될 수 있다. 상기 정보 또는 데이터의 전송 혹은 수신을 수반(involve)하는 하나 이상의 프로세스들이 상기 프로세서에 의해 혹은 상기 프로세서의 제어 하에 수행될 수 있다. 예를 들어, 상기 프로세서는 상기 프로세싱 칩에 동작가능하게(operably) 연결된(connected to) 혹은 결합된(coupled to) 트랜시버에 정보 혹은 데이터를 포함하는 신호를 전달하고, 상기 트랜시버로 하여금 상기 정보 혹은 데이터를 포함하는 무선 신호를 전송하도록 제어할 수 있다. 상기 프로세서는 상기 프로세싱 칩에 동작가능하게(operably) 연결된(connected to) 혹은 결합된(coupled to) 트랜시버로부터 정보 혹은 데이터를 포함하는 신호를 수신하고, 상기 신호로부터 상기 정보 혹은 데이터를 획득하도록 구성될 수 있다.
Super URLLC (Super ultra-reliable and low-latency communication)
이하 본 개시의 구현들과 관련된 타겟 사용 케이스(target use case)를 설명한다. 5G의 사용 케이스(use cases) 중에서, 신뢰성(reliability)과 지연(latency)을 주된 KPI(main key performance indicator)로 하는 use case는 URLLC와 관련될 수 있다.
표 10은 각 use case에 요구되는 신뢰(reliability) 및 지연(Latency)을 나타낸다.
[표 10]
Figure PCTKR2019017094-appb-img-000020
표 10에 따르면, 산업 공장 자동화(industrial factory automation), 원격 외과 수술(remote surgery), 극단적 산업 제어(extreme industrial control)의 경우, 요구되는 신뢰 수준(reliability level)의 BLER(block error rate)이 10 -9 이하인 것을 알 수 있다. 산업 공장 자동화, 원격 외과 수술, 극단적 산업 제어 등은 인간의 생명과 직결될 수 있어서, 높은 신뢰와 낮은 지연을 요구할 수 있다.
표 11은 서비스 대상인 UE의 개수에 따른 URLLC를 위한 다양한 사용 케이스들을 나타낸다.
[표 11]
Figure PCTKR2019017094-appb-img-000021
URLLC에 속하는 use case의 reliability와 latency 요구 조건은 다양(broad)할 수 있다. 참고문헌 [1], 참고문헌 [2] 및 참고문헌 [3]에 따르면 target reliability 10 -7~10 -9 를 요구하는 매우 critical communication applications이 존재할 수 있다. 표 10은 상기 critical communication applications들을 나타내고 있다. 또한, 최근 3GPP 회의(meeting)에서 target reliability 10 -6~10 -8 use case를 현재 채택된 NR LDPC code로 제공할 수 있을 것인지에 대한 논의가 시작되었으며(참고문헌 [4]), 관련 논의에서 표 11이 사용되었다.
이러한 harsh한 target reliability 10 -7~10 -9 를 요구하는 URLLC use cases을 super URLLC로 정의하도록 하겠다.
현재 NR 표준에 반영된 LDPC code (NR LDPC code, 참고문헌 [5]) 는 위 super URLLC use case를 제공하기에 미흡하며 따라서 channel coding chain enhancement가 필요하다. 이하 NR LDPC code의 performance evaluation에 대하여 기술한다.
NR-LDPC code performance evaluation
도 16은 NR LDPC code의 부가적인 백색 가우시안 잡음 채널(additive white Gaussian noise channel, AWGN channel)의 성능 결과를 나타낸다.
도 16의 수직축은 BLER(block error rate)를 나타내고, 수평축은 단위 정보 당 에너지, SNR 또는SNIR 중 어느 하나를 나타낼 수 있다. 도 16의 수평축은 전송하고자 하는 단위 정보에 대한 에너지와 관련된 파라미터이므로, 필요에 따라 적절하게 선택할 수 있다. BLER은 신뢰 지표(reliability barometer)로 사용될 수 있다.
도 16은 정보 크기(information size) 15bytes~250bytes (120 bits~2000 bits), code rates 2/3~1/5에 대해서 최대 반복(maximum iteration) 50을 가정한 sum-production algorithm decoder를 사용 시 NR-LDPC code의 additive white Gaussian noise (AWGN) channel에서 성능 결과이다 (Modulation은 QPSK를 가정).
code rate이 낮을 수록 적은 에너지로 좋은 BLER을 달성할 수 있으며, 정보량이 많을수록 목표하는 BLER을 달성하는데, 더 많은 에너지가 필요할 수 있다. 예컨대, code rate (r) 이 1/5일 때, 그래프가 가장 왼쪽에 위치하며, r = 1/5에 대하여, 정보 비트들의 크기가 작을수록(예컨대, K=120 bits) 적은 에너지(수평축 상의 죄측)로 낮은 BLER을 달성할 수 있고, 반대로 정보 비트들의 크기가 클수록 (예컨대, K=2000) 동일한 BLER을 달성하기 위하여 더 많은 에너지가 필요할 것이다. 가장 우측의 실선들은 code rate (r) 이 2/3일 때의 BLER과 비트당 에너지(Es/N0) 사이의 관계를 나타내는 그래프들이다.
거의 모든 정보 크기(information size)와 코드 레이트(code rate) 영역에서 신뢰도(reliability) (예컨대, BLER) 10 -5 아래서 error floor가 발생하는 것을 확인할 수 있다. 특히, information size가 커지고 code rate이 낮아질수록 (BLER의 slope가 steep해질수록) error floor 현상은 더 확연하게 관측되는 것을 확인할 수 있으며 이는 NR-LDPC code가 linear minimum distance growth (LMDG) property를 가지기 못하기 때문이다(참고문헌 [6] 내지 [9]). 여기서 LMDG property라 함은 codeword length가 증가함에 따라서 minimum distance도 linear하게 증가하는 특성을 의미하며 자세한 내용은 후술한다. 현재의 NR-LDPC code 성능 검증에 따르면, target reliability 10 -7~10 -9 를 제공하기에는 한계가 명확함을 확인할 수 있으며, 따라서 이를 개선해야만 한다. Error floor 특성은 code structure로 발생하는 태생적인 한계이기 때문에 이를 효율적으로 (power consumption, latency 관점) 해결하기 위해서는 super URLLC를 위한 code 설계가 필요하다.
LDPC 코드 설계의 준비(Preliminaries of LDPC code design)
도 17은 본 개시에 따른 LDPC code의 성능을 설명하기 위한 예시도이다.
일반적으로 LDPC code의 블럭 에러율(block error rate, BLER) 성능 척도는 도 17과 같이 폭포 레짐(waterfall regime)과 에러 플로우 레짐(error floor regime)로 설명될 수 있다. 폭포 레짐 및 에러 플로우 레짐은 parity check matrix(PCM)의 degree distribution상에서 서로 배치되는 요구조건(oppugnant requirement)을 갖는다 (참고문헌 [6], [7], [9], [10]).
도 17을 참조하면, 폭포 특성이란, SNR의 증가함에 따라, BLER이 급격하게 감소하는 것을 의미한다. 폭포 특성에 의하여, 반복 (iterative) 복호화 (디코딩, decoding) 임계치(쓰레드홀드, threshold)이 정하여질 수 있다. 한편 에러 플로우 특성이란, SNR이 임계치(threshold) 이상 증가할 때, BLER의 감소율이 감소하는 것을 의미한다. 에러 플로우 특성은 LMDG 특성에 의하여 결정될 수 있다. LDPC code는 폭포 특성 및 에러 플로우 특성을 가지고 있어서, 낮은 전력 수준에서 전송 전력을 상승시키면, 폭포 특성에 의하여, BLER이 낮아지는 장점이 있으나, 전송 전력이 일정 수준(threshold) 이상일 경우, 전송 전력을 상승시키더라도, BLER이 개선되지 않는 에러 플로우 특성도 가지고 있다.
(1) protograph를 획득하고, (2) 상기 protograph에 기초하여, basegraph를 획득하고, (3) 상기 basegraph에 기초하여, PCM을 획득하는 순서에 따라 PCM을 획득할 수 있다. 이때, protograph (또는 bipartite graph)에 기초하여 basegraph를 획득하는 방법은 다양할 수 있다. 또한, basegraph에 기초하여, PCM을 획득하는 방법은 다양할 수 있다.
상기 protograph는 도 11(b)와 같이 check node(CN)들과 variable node(VN)들의 연결(edge, 엣지)들로 나타낼 수 있다. basegraph는 도 11(a)의 6 x 12 행렬과 같이, CN과 VN 사이에 엣지가 존재하는 경우 1, 엣지가 존재하지 않는 경우 0의 값을 갖는 행렬을 나타낼 수 있다. 구체적으로 VN들은 열(column)들에 각각 대응되고, CN들은 행(row)들에 각각 대응될 수 있다.
basegraph의 엘리먼트 (element) (또는 엔트리(entry))들 각각은 1 (one) 또는 0 (zero)의 값을 가질 수 있다. basegraph를 그대로 PCM으로 사용하는 것도 가능하다. 그러나, basegraph를 그대로 PCM으로 사용하기 위해서는 상당히 큰 matrix 전체를 설계해야 하기 때문에, 작은 basegraph를 생성한 후, 생성된 basegraph를 리프팅하여, PCM을 생성하는 방법을 사용할 수 있다. 여기서 basegraph를 리프팅한 결과, basegraphe의 엘리먼트들 중 0의 값을 갖는 것은 Z × Z 영 행렬로 변경하고, basegraphe의 엘리먼트들 중 1의 값을 갖는 것은 Z × Z 단위 행렬로 변경하는 방법에 따라 PCM을 획득할 수 있다. 예컨대, basegraph가 M x N 행렬이고, lifting factor Z로 리프팅하였다면, 획득하는 PCM은 (Z*M) × (Z*N) 행렬이 될 것이다.
한편, basegraph의 엘리먼트들이 2 이상의 값을 가지도록 설정할 수도 있다. 이때, basegraph의 엘리먼트들이 갖는 값은 리프팅된 M × M 행렬의 VN의 degree 값일 수 있다. 여기서 VN의 degree 값이란, 상기 basegraphe의 어떤 엘리먼트가 2 이상의 값을 갖는 경우, 대응되는 Z × Z 행렬은 단위 행렬이 아니고, 각 행에서 0이 아닌 값(즉, 1)이 VN의 degree 값만큼 갖는 경우를 나타낸다. 이때, VN degree 값에 기초하는 제1 리프팅(예컨대, MxM 행렬으로 리프팅)과 리프팅 팩터 Z에 기초하는 제2 리프팅이 수행될 수 있다. 예컨대, VN degree 값이 2인 경우, 제1 리프팅에 의하여, 생성되는 MxM 행렬의 각 열에 포함되는 엘리먼트들 중 단 2개만 1의 값을 가지고, 나머지 엘리먼트들은 0의 값을 가질 것이다.
한편, basegraph의 엘리먼트들 각각이 -1 부터 Z-1 사이의 정수값에 대응될 수 있다. basegraph의 엘리먼트의 값이 '1'인 경우, 0부터 Z-1 사이의 정수값 z에 대응되고, 대응되는 정수값 z에 기초하여, PCM의 대응되는 위치에 Z × Z 단위 행렬이 z만큼 사이클릭 시프팅된 (cyclic-shfited) Z × Z 행렬을 포함할 수 있다. basegraph의 엘리먼트의 값이 '0'인 경우, 정수값 -1에 대응되고, PCM의 대응되는 위치에 Z × Z 영 행렬을 포함할 수 있다.
좋은 폭포 특성을 만족하기 위해서는 다음의 3가지의 디그리 분포(degree distribution) 특성이 필요하다.
1) 소수의 high-degree variable nodes가 (VNs) (i.e., columns in PCM) 존재해야하며,
2) 다수의 degree-1 VNs이 존재해야 하며,
3) 어느 정도의 degree-2 VNs이 존재해야 한다 (참고 문헌 [1]).
그러나 상술한 degree distribution 특성을 갖는 linear block code는 LMDG 특성을 만족하지 못하여 error floor에 취약한 단점이 있다 (참고문헌 [9], 참고문헌 [10]).
반면에, 탁월한 error floor 특성을 위해서는 (i.e., LMDG 특성을 만족하려면) 하기의 degree distribution 특성을 가져야 한다.
1) 모든 VN의 degree가 적어도 3이상이거나 (참고문헌 [6]),
2) 각 information VN 가 적어도 3회 이상의 반복되며, (즉, information VN의 degree가 적어도 3이상) 적어도 2개 이상의 누산기(accumulator)들을 직렬적으로(serially) 통과하여 패리티(parity)가 생성되거나, (PCM관점에서 degree가 3이상인 VNs과 degree가 2인 VNs이 혼재하는 형태) (참고문헌 [8]),
3) 다수의 누산기들을 재귀적으로(recursively) 구성하여 부분 패리티(partial parity)들이 누산기들을 직렬적으로(serially) 통과하여 생성되는 구조 (참고문헌 [9])이면 LMDG 특성을 만족할 수 있다.
그러나, 상술한 구조들을 각각 단점을 가진다.
상기 1) 방법의 PCM은 모든 VN의 degree가 3이상이므로, dense한 generator matrix를 이용해서만 encoding이 가능하여 encoding complexity가 매우 큰 단점을 가진다 (참고문헌 [11]).
상기 2) 방법은 waterfall 성능이 크게 떨어지는 단점을 가지며,
상기 3) 방법은 LMDG 특성을 만족하지만 typical minimum distance 특성이 상대적으로 떨어져 super URLLC use case의 target reliability인 10 -7~10 -9 에서 error floor free함을 보장하기 힘들다 (참고문헌 [9]).
Super URLLC use case를 지원하기 위해서는 (1) comparable한 waterfall 성능을 보장하면서 (2) error floor free한 특성을 가지고 (3) efficient encoding이 가능한 새로운 PCM 설계가 필요하다. 이하에서는 이러한 3가지 특성을 만족하는 PCM를 설계하는 방법 및 efficient encoding 방법이 설명된다.
이하 (1) PCM의 high-level structure를 기술하고, (2) PCM에서의 kernel part의 structure의 detail을 기술하고, (3) PCM의 encoding 방법에 대해서 기술하고, (4) 예시 및 성능 검증을 기술한다. 이에 앞서 다음과 같은 표기법(notation)을 정의할 수 있다.
일반 문자(Regular character)는 스칼라(scalar)를 나타내고, 굵은 소문자(Bold lowercase)는 벡터(vector)를 나타내고, 굵은 대문자(Bold uppercase character)는 matrix를 나타낸다. 칼리그래픽 문자(Calligraphic character)는 집합을 의미한다. 일례로,
Figure PCTKR2019017094-appb-img-000022
그리고
Figure PCTKR2019017094-appb-img-000023
는 scalar, vector, matrix 그리고 집합을 의미한다. w( U)는 binary matrix U의 column weight vector를 나타내며 min( x)는 vector x의 minimum value를 의미한다.
Figure PCTKR2019017094-appb-img-000024
는 matrix A의 i 번째 row와 j 번째 column에 위치한 element를 의미한다. 또한,
Figure PCTKR2019017094-appb-img-000025
는 ZХZ identity matrix를 i 만큼 left-circular shift한 것을 의미하며,
Figure PCTKR2019017094-appb-img-000026
는 ZХZ all-zero matrix를 의미하고,
Figure PCTKR2019017094-appb-img-000027
는
Figure PCTKR2019017094-appb-img-000028
의 첫번째 row의 one bit를 masking한 matrix를 의미한다. 마지막으로 A Z는 ZХZ all-one lower triangular matrix를 의미한다.
하이-레벨 베이스그래프 구조(High-level basegraph structure)
본 개시는 high-level basegraph structure를 제안한다. 일반적으로 rate-compatible structure를 구성하는데 있어서 basegraph의 kernel (i.e., highest code rate part) part design이 중요하다. Kernel part design이 waterfall performance와 error floor 특성을 결정짓는 가장 중요한 core이기 때문이다. 또한, 일반적인 확장(extension) 방식으로는 degree-1 structure (i.e., raptor-like code) 를 이용할 수 있다. degree-1 structure는 waterfall performance를 개선시키는데 큰 도움을 주기 때문이다. 하지만, degree-1 structure는 minimum distance를 개선시키는데 큰 도움을 주지 못하기 때문에, 본 개시는 다음의 2가지 접근(approach)을 제안한다.
도 18은 본 개시의 일면에 따른 하이-레빌 베이스그래프 구조에 기초한 접근 방법을 설명하기 위한 예시도이다.
일반적으로 LDPC code의 efficient encoding 방식으로 Richardson-Urbanke (RU) encoding 방식이 (참고문헌 [12]) 적용될 수 있다. 이에 대해서는 후술한다. 도 18에 따른 방법을 Alt. 1 방식이라 할 수 있다. 커널(kernel)을 설계(design)할 때, 패리티 부분 열(parity part column)들(즉, VN들)은 degree-2와 degree-3로 구성될 수 있다. 제1 확장(1 st extension)의 경우, degree-2 column들의 일부에는 1이 위치하지 못하는 조건(condition)에서 degree-1 확장(extension)을 진행하며, 이러한 이유는 degree distribution상 degree-2 VN들이 포함되는 것이 waterfall performance에 유리하기 때문이다. 제2 확장(2 nd extension) 시 제한이 되었던 degree-2 column들에 대해서도 1이 위치하는 것을 허용할 수 있다. 이러한 이유는 degree distribution상 degree-2 VN portion이 상당히 작아져서 waterfall performance에 큰 영향을 주지 않는 단계에 진입했기 때문이다. 따라서 해당 column들에 1을 위치시킴으로써 stopping set의 영향을 덜 받는데 도움을 주는 것이 BLER performance에 더 큰 도움이 되기 때문이다.
도 19은 본 개시의 다른 면에 따른 하이-레빌 베이스그래프 구조에 기초한 접근 방법을 설명하기 위한 예시도이다.
도 19에 따른 방법을 Alt. 2 방식이라 할 수 있다. Alt. 2 방식은 Alt. 1 방식에 제3 확장(3 rd extension)이 추가적으로 적용되는 방식이다. 상술한 바와 같이, degree-1 structure는 minimum distance 개선에 큰 도움을 주지 못하기 때문에, 이를 개선하기 위해서 degree-2 누산기(accumulator) 형태의 확장(extension)을 진행하며 information part column 일부와 kernel part의 parity part column 일부에 1을 위치시킨다. 이는 encoder 관점에서 보면 information의 repetition 증가 및 kernel part의 parity를 재귀적으로(recursively) 이용하게 되면서 Accumulate repeat accumulate check accumulate (ARACA) code에서와 비슷한 방식으로 (참고문헌 [9]) distance 개선에 도움을 줄 수 있다.
PCM의 커널 구조
도 20은 본 개시에 따른 QC-LDPC의 basegraph와 basegraph를 리프팅하여 PCM을 획득하는 방법을 설명하기 위한 예시도이다.
본 개시에 따르면, RU 인코딩을 할 때, 효율적으로 처리하기 위하여, QC-LDPC의 basegraph가 설계된다. 이하 Quasi-cyclic (QC) LDPC code가 설명된다. QC-LDPC code의 PCM H 는 basegraph
Figure PCTKR2019017094-appb-img-000029
(i.e., binary adjacent matrix) 에서 ZХZ all zero matrix 혹은 ZХZ left-cyclic shifted identity matrix로 lifting하여 생성된다. 즉, M b × ( M b + K b) basegraph
Figure PCTKR2019017094-appb-img-000030
의 엘리먼트들은 1 또는 0은 ( Z * M b ) × ( Z * ( M b + K b) ) PCM H 의 Z × Z all zero matrix 또는 Z × Z left-cyclic shifted identity matrix로 변경되는 것이다.
일반적으로 LDPC code를 efficient하게 encoding하는 방식으로 RU encoding 방식을 이용하며 RU encoding 방식을 적용하기 위해서는 해당 kernel structure의 base graph
Figure PCTKR2019017094-appb-img-000031
를 하기의 수식과 같이 크게 6개의 부분
Figure PCTKR2019017094-appb-img-000032
으로 분할할 수 있다. 즉,
Figure PCTKR2019017094-appb-img-000033
는
Figure PCTKR2019017094-appb-img-000034
의 submatrices을 포함할 수 있다.
[수학식 5]
Figure PCTKR2019017094-appb-img-000035
여기서
Figure PCTKR2019017094-appb-img-000036
는 M' b × K b matrix,
Figure PCTKR2019017094-appb-img-000037
는 ( M b - M' b ) × K b matrix,
Figure PCTKR2019017094-appb-img-000038
는 M' b × ( M b - M' b ) matrix,
Figure PCTKR2019017094-appb-img-000039
는 ( M b - M' b ) × ( M b - M' b ) matrix,
Figure PCTKR2019017094-appb-img-000040
는 M' b × M' b matrix,
Figure PCTKR2019017094-appb-img-000041
는 ( M b - M' b ) × M' b matrix이며, K b 는 base graph에서 information size이다.
Figure PCTKR2019017094-appb-img-000042
는 information 에 해당되는 column들을 포함하는 submatrix들이고 나머지 4개의 part들(
Figure PCTKR2019017094-appb-img-000043
)은 parity에 해당되는 column들을 포함하는 submatrix들이다. 본 개시에서 제안하는 kernel structure는
Figure PCTKR2019017094-appb-img-000044
가 특별한 구조를 가져서 LMDG 특성을 만족하면서 efficient한 encoding이 가능하다. 이에 앞서 LMDG 특성을 만족하기 위해서 information part에 해당되는 submatrix
Figure PCTKR2019017094-appb-img-000045
는 다음의 조건을 갖는다.
[수학식 6]
Figure PCTKR2019017094-appb-img-000046
Figure PCTKR2019017094-appb-img-000047
에서
Figure PCTKR2019017094-appb-img-000048
와
Figure PCTKR2019017094-appb-img-000049
는 항상 정사각 행렬(square matrix)이며 M' b 는 M b - M' b 와 같거나 크다. 이때,
Figure PCTKR2019017094-appb-img-000050
의 구조는 다음과 같다.
[수학식 7]
Figure PCTKR2019017094-appb-img-000051
즉,
Figure PCTKR2019017094-appb-img-000052
의 마지막 열의 마지막 행은 1이며,
Figure PCTKR2019017094-appb-img-000053
의 마지막 열을 제외한 나머지 열들은 행과 열의 인덱스가 같을 경우,
Figure PCTKR2019017094-appb-img-000054
의 엘리먼트가 1이며, 나머지는 모두 0이다. 즉,
Figure PCTKR2019017094-appb-img-000055
등 의 경우 1이며, 대부분의 엘리먼트는 0이 된다.
[수학식 8]
Figure PCTKR2019017094-appb-img-000056
Figure PCTKR2019017094-appb-img-000057
는 정사각 이중 대각 행렬 (square dual diagonal matrix)이다.
즉,
Figure PCTKR2019017094-appb-img-000058
의 대각 엘리먼트는 모두 1이고, 상기 1인 대각 엘리먼트의 한 행 아래의 엘리먼트들도 1이다.
[수학식 9]
Figure PCTKR2019017094-appb-img-000059
Figure PCTKR2019017094-appb-img-000060
는 정사각 이중 대각 행렬 (square dual diagonal matrix)이다.
즉,
Figure PCTKR2019017094-appb-img-000061
의 대각 엘리먼트는 모두 1이고, 상기 1인 대각 엘리먼트의 한 행 아래의 엘리먼트들도 1이다.
상술한 바와 같이,
Figure PCTKR2019017094-appb-img-000062
는 dual diagonal matrix이고, dual diagonal matrix는 rower triangle matrix이고, rower triangle matrix의 역행렬도 rower triangle matrix가 된다. 구체적으로, dual diagonal matrix의 역행렬은 rower triangle matrix 중 하삼각 부분의 엘리먼트(또는 엔트리)가 모두 '1'인 행렬이다. 예컨대,
Figure PCTKR2019017094-appb-img-000063
이면,
Figure PCTKR2019017094-appb-img-000064
가 성립한다. LDPC 코딩의 경우, 인코딩 시 T -1을 사용하고, 디코딩 시 T를 사용할 수 있다. 일반적인 행렬식은 희박한(sparse) 매트릭스는 역행렬이 농밀(dense)하고, 농밀(dense)한 역행렬은 역행렬이 희박(sparse)할 수 있다. 일반적으로 농밀한 행렬의 연산 복잡도가 높은 것은 자명하다. 상기 예시에 있어서, dual diagonal matrix은 sparse 특성을 가지며, dual diagonal matrix의 역행렬(즉, 하삼각이 모두 '1'인 하삼각 행렬)은 dense 특성을 가진다. 그러나, T -1은 dense 행렬임에도, 벡터 엘레먼트들을 누산함으로써, 손쉽게 계산할 수 있어서, 행렬 연산 없이, 낮은 연산 복잡도로 계산할 수 있다는 특징을 가진다. 예컨대, 행렬에 곱해지는 벡터가 (a1, a2, a3, a4)이어서
Figure PCTKR2019017094-appb-img-000065
이라면, b1 = a1, b2 = a1◈a2, b3 = a1◈a2◈a3, b4 = a1◈a2◈a3◈a4 가 성립(누산 연산)한다. (단, 연산 ◈는 exclusive-OR를 의미한다.) 본 개시에 있어서, 행렬 연산으로 표시하였더라도, 표시된 행렬 연산은 상기 누산(accumulation) 연산으로 대체될 수 있다. 즉, dual diagonal matrix의 역행렬이 하삼각 행렬이므로, 행렬 연산 대신 누산 연산을 이용하여, 연산 복잡도를 크게 줄일 수 있다.
다만, 베이스그래프의 부분(
Figure PCTKR2019017094-appb-img-000066
)가 이중 대각 행렬일 때, 상기 이중 대각 행렬에 대응되는 PCM의 부분(즉, T)은 이중 대각 행렬은 아니므로, 상기 대응되는 PCM의 부분(T)의 역행렬(T -1)은 하삼각부분의 엘리먼트들이 모두 '1'인 하삼각행렬은 아니다. 그러나, 행렬 연산의 특성을 이용하여, 비교적 작은 연산 복잡도에 따라 T -1가 포함된 연산을 수행할 수 있다. 구체적으로 M2 × M2 matrix
Figure PCTKR2019017094-appb-img-000067
의 엘리먼트 '1'는 (Z*M2) × (Z*M2) 행렬 T의 대응되는 위치에 Z × Z identity submatrix I로 변환되는데,
Figure PCTKR2019017094-appb-img-000068
(하삼각 부분의 엘리먼트들이 모두 '1'인 행렬)의 '1'도 행렬 T -1의 대응되는 위치에 Z × Z identity submatrix I로 변환된다.
한편, T -1의 높은 밀도(dense) 특성에 의하여, VN degree가 증가하기 때문에, error floor 특성이 개선된다. 상술한 바와 같이 T -1에 의하여, error floor 특성을 개선하며, 동시에 T -1의 특별한 구조로 인하여, 연산 복잡도를 낮출 수 있어서, 코딩 효율을 개선시킬 수 있는 것이다.
[수학식 10]
Figure PCTKR2019017094-appb-img-000069
앞서 기술한 base graph의 submatrix
Figure PCTKR2019017094-appb-img-000070
는 다음의 형태로 PCM construction을 수행한다. 일반적으로, lifting factor Z를 이용하여,
Figure PCTKR2019017094-appb-img-000071
를 리프팅하여, B, D, T, E 를 획득할 수 있다.
[수학식 11]
Figure PCTKR2019017094-appb-img-000072
[수학식 12]
Figure PCTKR2019017094-appb-img-000073
하기의 T와 달리, D의 경우, 리프팅된 Z × Z left-cyclic shifted identity matrix의 첫번째 행의 '1'의 값을 가지는 엘리먼트를 마스킹하여 0으로 바꾼다.
[수학식 13]
Figure PCTKR2019017094-appb-img-000074
[수학식 14]
Figure PCTKR2019017094-appb-img-000075
제안되는 인코딩 방법
본 개시에 따른 RU 인코딩 방식에 기초하여, kernel 부분의 인코딩이 수행된다. 일반적인 RU 인코딩 방식은 PCM H 를 크게
Figure PCTKR2019017094-appb-img-000076
로 분할하여 설명될 수 있다. RU 인코딩 방식은 하기의 수식에 기초하여 구현될 수 있다.
[수학식 15]
Figure PCTKR2019017094-appb-img-000077
수학식 15로부터 parity sequence vector
Figure PCTKR2019017094-appb-img-000078
는 하기의 수식들로 표현될 수 있다.
[수학식 16]
Figure PCTKR2019017094-appb-img-000079
[수학식 17]
Figure PCTKR2019017094-appb-img-000080
PCM H는 저밀도 행렬(low density matrix)이므로 각 6개의 부행렬(submatrix) ( A, C, B, D, T, E) 들 역시 저밀도(low density)이다. 일반적으로 degree-1 행렬을 제외하고는 저밀도 행렬의 역행렬 형태는 고밀도 행렬(high dense matrix)이 된다. 수학식 16 및 수학식 17의 φ -1 및 T -1도 역시 밀도 높은 행렬(dense matrix)들이 되지만, LDCP 인코딩을 효율적으로 구현할 수 있도록 특별한 구조의 PCM을 찾을 필요가 있다. 상술한 바와 같이, RU 인코딩 방법에 따라, B, D, T, E 를 구성하면, T -1와 φ -1는 항상 하기의 수식의 형태를 갖는다.
[수학식 18]
Figure PCTKR2019017094-appb-img-000081
[수학식 19]
Figure PCTKR2019017094-appb-img-000082
도 21는 행렬 T와 행렬 φ 의 역행렬 형태와 φ -1와 T -1의 곱의 효율적인 구현을 설명하기 위한 예시도이다.
도 21을 참조하면, T -1의 행렬 곱(matrix multiplication)은 간단한 벡터 엘리먼터 별 누산(vector element-wise accumulation)으로 처리될 수 있고, φ -1의 행렬 곱(matrix multiplication)은 비트 누산(bit-accumulation)과 벡터 엘리먼트 별 누산(vector element-wise accumulation)에 기초하여 간단히 처리될 수 있다.
Kernel part이후의 degree-1 VNs에 해당되는 parity part 부분(도 18의 submatrix O 및 submatrix I) 의 인코딩은 parity encoding method에 의하여, 간단한 Exclusive-OR 연산을 이용할 수 있다. 이는 아래 식과 같이 표현된다.
[수학식 20]
Figure PCTKR2019017094-appb-img-000083
여기서 H 1 와 I 는 predetermined codeword와 degree-1 VN에 해당되는 submatrix들을 나타내며 degree-1 VN에 해당되는 submatrix는 일반적으로 identity matrix이다. 따라서, 수학식 20으로부터 parity sequence vector p=H 1 s 로 주어진다.
3-D. Description on exemplary PCM and performance evaluation
도 22A, 도 22B, 도 23A 및 도 23B는 본 개시에 따른 QC LDPC 코딩 방법에 있어서, 패리티 체크 행렬(parity check matrix, PCM)을 설명하기 위한 예시도이다.
구체적으로 22A 및 도 22B는 도 18의 제1 확장 및 제2 확장이 적용된 PCM 을 예시하고, 도 23A 및 도 23B는 도 19의 제1 확장, 제2 확장 및 제3 확장이 적용된 PCM을 예시한다.
도 22와 도 23은 PEXIT chart analysis (참고문헌 [13])를 통해서 찾은 PCM들의 예시들이다. 도 22의 PCM과 도 23의 PCM은 마지막 4개의 row들에서 제3 확장(3 rd extension) 적용 유무에 따라 구분된다. 도 22는 도 18의 base graph structure가 적용된 것일 수 있고, 도 23은 도 19가 base graph structure가 적용된 것일 수 있다.
도 24는 본 개시에 따른 LDPC 코딩 방법과 NR LDPC 코딩 방법의 성능의 비교를 설명하기 위한 예시도이다.
도 24는 K=1000bits에 대해서 code rates 2/3~1/5에 대해서 최대 반복 횟수(maximum iteration) 50을 가정한 합-곱 알고리즘 디코더(sum-production algorithm decoder)를 사용할 때, NR-LDPC code의 부가적 백색 가우시안 잡음 채널(additive white Gaussian noise channel, AWGN channel)에서의 NR-LDPC 코딩 방법과 본 개시에 따른 LDPC 코딩 방법의 성능의 비교 결과를 나타낸다. 모든 code rate에 대하여, reliability 10 -7 의 제약 조건 하에서, NR LDPC 코딩 방법과 비교하여, 본 개시에 따른 LDPC 코딩 방법이 더 좋은 성능을 보이는 것을 나타낸다. 본 개시에 따른 LDPC 코딩 방법의 경우, 에러 플로어(error floor)가 없는 것을 확인할 수 있다.
UE/BS 동작
본 개시에 따른 PCM의 basa graph가 표 5 내지 표 6 (3GPP 38.212의 base graph 1)혹은 표 7 내지 표 8(3GPP 38.212의 base graph 2)와 같이 표로 주어졌을 때, UE 및 BS에서의 동작은 다음과 같이 정리할 수 있다.
주어진 코드 블럭을 위하여 채널 코딩에 입력되는 비트열은
Figure PCTKR2019017094-appb-img-000084
으로 표시된다. 여기서, K는 인코딩할 입력 비트들의 갯수이다. 인코딩된 후에, 비트들은
Figure PCTKR2019017094-appb-img-000085
으로 표시된다. LDPC basegraph를 위하여,
Figure PCTKR2019017094-appb-img-000086
가 만족된다. 여기서
Figure PCTKR2019017094-appb-img-000087
의 값 및 Z c 의 값은 주어진 basegraph의 최대 열 갯수 및 순환 매트릭스 크기이다.
모바일 장치(또는 기지국)에서 LDPC에 의하여 인코딩되는 코드 블럭을 위하여, 다음의 인코딩 절차가 적용될 수 있다. 하기의 표는 본 개시에 따른 LDPC 코딩 방법에 의하여 수행되는 인코딩 절차를 설명하기 위한 예시이다.
K: 입력 비트들 갯수N: 인코딩된 출력 비트들 갯수
Zc: 리프팅 팩터(순환 행렬의 크기)
N BG p : 주어진 basegraph의 열들 중 펑처링되는 열들의 갯수
N BG p * Zc: systematic 비트들 중 펑처링되는 비트들의 개수
N = N BG max * Zc
[표 12]
Figure PCTKR2019017094-appb-img-000088
표 12는 도 13과 관련된 상세한 설명과 비교할 때, 펑처링되는 비트수가 서로 다를 수 있다는 차이가 있다. 도 13의 관련된 상세한 설명을 참조하면, 정보 부분들 중 펑처링되는 비트들의 갯수가 2Zc이나, 표 12에 따르면, 펑처링되는 비트들의 갯수가 N BG p * Zc 이다. 5G-NR LDPC code의 커널구조와 본 개시에 따른 LDPC code의 커널 구조가 서로 다르기 때문에, 펑처링되는 비트들의 갯수도 차이가 있을 수 있다.
표 12를 참조하면, i LS는 제1 표(first table)에 기초하여 획득될 수 있다. 상기 제1 표는 표 9와 유사한 형태일 수 있다.
상기 V i,j는 제2 표(second table)에 기초하여 획득할 수 있다. 상기 제2 표는 3GPP TS 38.212 LDPC 코드의 BG1과 관련된 표 5 및 표 6와 같은 형태일 수 있다. 상기 제2 표는 3GPP TS 38.212 LDPC 코드의 BG2과 관련된 표 7 및 표 8과 같은 형태일 수 있다.
상기 제1 표 및 상기 제2 표는 3GPP TS 38.212의 LDPC 코드와 관련된 표들을 이용할 수도 있으나, 3GPP TS 38.212의 LDPC 코드와 관련된 표들에 한정되는 것은 아니다. 본 개시에 따른 LDPC 코드에 적합한 표가 정의되어 사용될 수 있다.
프로토그래프 기반 저밀도 패리티 체크 (protograph-based low-density parity check) 코드들의 서브 클래스로서, 새로운 구조화 반복 들쭉날쭉 누적 코드(structured repeat jagged accumulate code, SRJA code) 코드가 제안된다.
베이스그래프와 패리티 체크 행렬(parity check matrix, PCM)의 패리티 부분의 특별한 구조에 의하여, SRJA 코드의 주요 특징이 나타난다.
이러한 특징은 효율적인 인코딩 구조를 포착하면서, 우수한 반복 디코딩 임계치에서 선형 최소 거리 성장 (linear minimum distance growth) 특징을 제공할 수 있다.
SRJA 코드의 패리티 검사 매트릭스는 RU (Richardson-Urbanke) 인코딩 방법을 위하여 계층화 될 수 있으며 SRJA 코드에 대한 LMDG 특성이 입증된다.
또한, 우수한 레이트-호환 SRJA 코드 패밀리가 제시되고 SRJA 코드에 대한 효율적이고 보편적인 인코딩 방법도 제공된다.
제안된 SRJA 코드의 성능을 평가하고 블록 오류율 (block error rate, BLER) 성능 및 인코딩 복잡도 측면에서 5세대 새로운 라디오 (5G NR) LDPC 코드와 비교할 수 있다. 시뮬레이션 결과에 따르면, 특히 초고신뢰(super ultra-reliable) 상황에서 제안된 SRJA 코드의 BLER 성능의 우수성이 확인된다. 또한, 인코더 복잡도 분석에 따라서, SRJA 코드가 5G-NR LDPC 코드와 비교할 때, 효율적인 인코더 구조를 가지고 있음이 검증된다. 결과적으로 제안된 SRJA 코드가 초고신뢰도 및 낮은 레이턴시 통신 (super URLLC, SURLLC)과 같은 새롭게 등장하는 beyond-5G (또는 6G) 애플리케이션에 적합할 수 있다.
LDPC (LOW-density parity-check) 코드는 거의 최적의 디코딩 임계 값, 고속 인코더/디코더 구조, 낮은 하드웨어 복잡성 및 높은 처리율 잠재력과 같은 장점으로 인해 많은 관심을 끌고 있다. 특히, QC (quasi-cyclic) LDPC 코드는 패리티 검사 매트릭스의 규칙성으로 인해 병렬 처리를 활용하는데 적합하다. 이러한 장점으로 인해 QC-LDPC 코드는 IEEE 802.11ac (WLAN) 및 DVB-S2 와 같은 여러 통신 표준에서 널리 채택되었다.
최근에는 강화된 모바일 광대역 (enhanced mobile broadband, eMBB) (예 : 가상 현실 및 UHD 텔레프레즌스) 및 고신뢰 저지연 통신 (ultra-reliable and low latency communication, URLLC) (예 : 촉각 인터넷 및 자율 차량)과 같은 새로운 5 세대 (5G) 서비스를 지원하기 위해, 랩터 형(laptor-like) QC-LDPC 코드 (베이스 그래프 1 (BG1) 및 베이스 그래프 2 (BG2))는 산업들에 의하여, 5G의 데이터 채널의 채널 코딩으로 선택되었다. 상기 베이스 그래프(즉, 인접 행렬)들은 각각 Richardson-Urbanke (RU) 인코딩이 가능한 LDPC 코드와 단일 패리티 검사 (SPC) 코드를 포함하는 결합된(concatenated) 코드를 나타낸다. 이러한 랩터 형 QC-LDPC 코드는 효율적인 인코딩 및 디코딩 구현 방법뿐만 아니라 거의 최적의 디코딩 임계치를 제공할 수 있어서, eMBB 애플리케이션에 매우 적합하다. 그러나, 상기 랩터 형 QC-LDPC는 LMDG (linear minimum distance growth) 속성이 부족하여, 에러 플로어(error floor) 문제를 겪을 수 있다. 상술한 이유로 인하여, 특히 요구되는 신뢰성이 상당히 높고, 즉, 10 -6 ~ 10 -9의 BLER), 지연 요구가 상당히 엄격하여 재전송이 허용되지 않는 슈퍼 URLLC 응용 프로그램에 랩터 형 QC-LDPC 코드의 사용이 제한될 수 있다.
최근 몇 가지 프로토그래프 기반 랩터 형 코드들이 인코더/디코더 측면에서 뛰어난 성능과 효율적인 하드웨어 구현으로 인해 레이트-호환 (rate-compatible, RC) LDPC 코드로서 개발되었다. 단일도 패리티 확장 (Single-degree parity extension) (즉, single parity check code, SPC code)을 기반으로 하이-레이트 코드와 대응되는 증분 리던던시 코드(incremental redundancy code, IRC) 컴포넌트의 적절한 조합을 찾음으로써, 상기 코드들을 얻을 수 있다. 여기서 BLER 및 인코더 복잡성을 고려할 때, 전반적인 코드 레이트에 대한 코드 성능에서 커널 (kernel) 구조 (즉, 하이-레이트 코드)가 가장 중요한 요소입니다. 커널 구조로서 널리 사용되는 LDPC 코드 중에서, 1) Richardson-Urbanke (RU) 불규칙 이진 LDPC 코드 (RU irregular binary LDPC code) (예 : 5G New Radio (NR)), 2) 누적 반복 누적 코드 (accumulate repeat accumulate code, ARA code), 3) 누적 반복 누적 누적 코드 (accumulate repeat accumulate accumulate code , ARAA code), 4) 누적 반복 들쭉날쭉 누적 코드 (accumulate repeat jagged accumulate code, ARJA code) 코드 및 5) 누적 반복 누적 확인 누적 코드(accumulate repeat accumulate check accumulate code, ARACA code) 등이 있다.
그러나, 매우 높은 신뢰성과 더 낮은 인코딩 복잡성을 동시에 만족시키는 요구가 더 엄격해져서, 이러한 LDPC 코드는 다음과 같은 이유로 비효율적일 수 있다.
1) RU 불규칙 이진 LDPC 코드는 효율적인 인코딩 구조와 거의 최적의 반복 디코딩 임계치를 제공할 수 있지만, LMDG 속성이 부족하여, 에러 플로어(error floor)를 겪는다.
2) ARA 코드는 효율적인 인코딩 구조와 거의 최적의 반복 디코딩 임계치를 제공할 수 있지만, LMDG 속성이 부족하여, 에러 플로어(error floor)를 겪는다.
3) ARAA 코드는 내부 누산기에서의 반복 정도에 따라서, 더 나은 반복 디코딩 임계치 또는 LMDG 속성 중에 하나를 가지는 효율적인 인코더 구조를 제공할 수 있다. 그러나, 도 24와 같이 동시에 둘 다(더 나은 반복 디코딩 임계치 또는 LMDG 속성)를 제공 할 수는 없다.
4) ARJA 코드는 손색없는(comparable) 반복 디코딩 임계치와 함께 높은 신뢰성을 제공할 수 있지만, 높은 엔코딩 복잡성을 겪는다.
5) ARACA 코드는 높은 신뢰성, 우수한 반복 디코딩 임계치 및 효율적인 인코딩 구조를 제공 할수 있지만, 하드웨어 구현이 어렵다. (예컨대 : 각 패리티 검사 매트릭스에 따른 하드웨어 비트-인터리버의 양과 직렬 비트 누적의 양이 많다.
본 개시에 따른, 구조화된 반복 들쭉날쭉 누적 코드 (structured-repeat-jagged-accumulate code, SRJA code) 패밀리가 미래 무선 통신 시스템의 요구를 만족시키기 위해 제안된다. RJA 코드와 유사하게, 제안된 SRJA 코드는 베이스 그래프의 패리티 부분에서 일부 에지들(즉, 1 들, ones)을 선택적으로 소거함으로써 획득된다. 상기 베이스 그래프의 상기 패리티 부분의 연결 상태가 가중치가 3인 열로 구성된다. 제안되는 SRJA 코드의 주요 특징은 패리티 검사 매트릭스의 패리티 부분 구조이다. 상기 패리티 부분의 구조에 기초하여, 상기 RU 인코딩 프로세스에서 사용되는 서브 매트릭스의 밀도가 높더라도, 이러한 베이스 그래프는 SRJA 코드라고 불릴 수 있다. 상기 베이스 그래프는 RJA 코드의 유사한 연결 상태 (들쭉날죽한 모양으로 나타남)를 가질 뿐만 아니라 구조적 특성도 가지고 있기 때문이다. 이 구조는 블록 처리 기반 단일 패리티 검사 (block processing based single parity check, BSPC) 동작과 비트-인터리버 없이 비트 누적들을 일부 사용하여, 효율적인 낮은 복잡성 인코딩을 가능하게 한다. 또한 SRJA 코드의 패리티 검사 매트릭스 (PCM)는 반복 다중 누적 체크 누적 코드(repeat multiple accumulate check accumulate code, RMACA code)로 간주될 수 있다. SRJA의 PCM은 우수한 LMDG 속성을 유지하고, 에러 플로어에 강건할 수 있다.
이하, 제안된 SRJA 코드를 소개하고, RC-SRJA (rate-compatible structured repeat jagged accumulate) 코드들의 설계 방법론과 예시적인 결과를 제시하고, 제안된 RC-SRJA 코드를 위한 효율적인 인코딩 절차와 그 복잡성이 설명되고, 반복 디코딩 임계치, BLER 및 인코딩 복잡성 측면에서 5G-NR LDPC 코드와 비교하여, 제안된 SRJA 코드의 성능이 평가된다.
표기법(notations)
굵은 문자들은 행렬들 또는 벡터들을 나타낸다.
Figure PCTKR2019017094-appb-img-000089
는 벡터
Figure PCTKR2019017094-appb-img-000090
의 i번째 원소(엘리먼트, element)를 나타낸다.
캘리그래픽 문자들은 집합들을 나타낸다.
Figure PCTKR2019017094-appb-img-000091
는 자연수들의 집합을 나타내고,
Figure PCTKR2019017094-appb-img-000092
는 0 보다 크거나 같은 정수 집합을 나타낸다.
Figure PCTKR2019017094-appb-img-000093
는 집합
Figure PCTKR2019017094-appb-img-000094
의 엘리먼트의 개수(cardinality)를 나타낸다.
Figure PCTKR2019017094-appb-img-000095
는 집합
Figure PCTKR2019017094-appb-img-000096
에 포함되는 엘리먼트들 중 최소값(최대값)을 가지는 엘리먼트를 나타낸다.
Figure PCTKR2019017094-appb-img-000097
는 집합
Figure PCTKR2019017094-appb-img-000098
의 i번째 엘리먼트(element)를 나타낸다.
Figure PCTKR2019017094-appb-img-000099
에 대하여
Figure PCTKR2019017094-appb-img-000100
이다.
Figure PCTKR2019017094-appb-img-000101
이고,
Figure PCTKR2019017094-appb-img-000102
이고,
Figure PCTKR2019017094-appb-img-000103
이다.
또한,
Figure PCTKR2019017094-appb-img-000104
는
Figure PCTKR2019017094-appb-img-000105
행렬을 의미하는데,
Figure PCTKR2019017094-appb-img-000106
는 행렬 A 의 i번재 행의 j번째 열의 엘리먼트(또는 엔트리(entry)를 의미한다.
Figure PCTKR2019017094-appb-img-000107
는 행렬 A 의 부행렬(submatrix)를 나타낸다. 여기서,
Figure PCTKR2019017094-appb-img-000108
이고,
Figure PCTKR2019017094-appb-img-000109
이다.
또한,
Figure PCTKR2019017094-appb-img-000110
,
Figure PCTKR2019017094-appb-img-000111
,
Figure PCTKR2019017094-appb-img-000112
및
Figure PCTKR2019017094-appb-img-000113
는 각각 행렬의 역행렬, 트랜스포즈 행렬, 모듈로-Z 연산, 이진 벡터 합 (즉, exclusive-OR)를 각각 나타낸다.
또한, 벡터와 행렬의 연산들을 정의할 수 있다.
벡터
Figure PCTKR2019017094-appb-img-000114
에 대하여, 연산
Figure PCTKR2019017094-appb-img-000115
(단,
Figure PCTKR2019017094-appb-img-000116
)은 왼쪽 순환 시프트 연산을 나타낸다.
Figure PCTKR2019017094-appb-img-000117
는 열 벡터들 a, b 및 c 의 수직 연접 (vertical concatenation)을 나타낸다.
길이-LZ 벡터
Figure PCTKR2019017094-appb-img-000118
( a l 는 l번째 길이-Z 부벡터)에 대하여,
Figure PCTKR2019017094-appb-img-000119
는 길이-LZ 벡터
Figure PCTKR2019017094-appb-img-000120
의 i번째 길이-Z 부벡터(subvector)를 나태낸다.
길이-LZ 벡터
Figure PCTKR2019017094-appb-img-000121
( a l 는 l번째 길이-Z 부벡터)에 대하여,
Figure PCTKR2019017094-appb-img-000122
는 길이-Z 부벡터 연접(subvector concatenation)을 나타낸다.
길이-LZ 벡터
Figure PCTKR2019017094-appb-img-000123
( a l 는 l번째 길이-Z 부벡터)에 대하여,
Figure PCTKR2019017094-appb-img-000124
는 길이-Z 부벡터의 누적을 나타내고,
Figure PCTKR2019017094-appb-img-000125
에 대하여,
Figure PCTKR2019017094-appb-img-000126
는 비트 누적 연산을 나타낸다.
Figure PCTKR2019017094-appb-img-000127
는 행렬 A 의 i번째 행 및 j번째 열의
Figure PCTKR2019017094-appb-img-000128
서브행렬을 나타내고,
Figure PCTKR2019017094-appb-img-000129
행렬을
Figure PCTKR2019017094-appb-img-000130
와 같이 나타낼 수 있다.
Figure PCTKR2019017094-appb-img-000131
는 q에 따른 행렬 A 의 행 순열 (row permutation)을 나타낸다.
Figure PCTKR2019017094-appb-img-000132
는 행렬 A 의 i 번째
Figure PCTKR2019017094-appb-img-000133
부행렬이고,
Figure PCTKR2019017094-appb-img-000134
는
Figure PCTKR2019017094-appb-img-000135
의 순열된 버전(permuted version)이다. 즉, 순열 순서 벡터(permutation order vector)이다.
비슷하게
Figure PCTKR2019017094-appb-img-000136
는 p 에 따른 행렬 A 의 열 순열 (column permutation)을 나타낸다.
Figure PCTKR2019017094-appb-img-000137
행렬 A 의 i 번째
Figure PCTKR2019017094-appb-img-000138
부행렬이고,
Figure PCTKR2019017094-appb-img-000139
는
Figure PCTKR2019017094-appb-img-000140
의 순열된 버전(permuted version)이다.
더불어,
Figure PCTKR2019017094-appb-img-000141
는 벡터 a 의 L 1 -norm 을 나타낸다. W( A)는 행렬 A 의 가중치를 나타내고,
Figure PCTKR2019017094-appb-img-000142
는 행렬 A 의 최소 열 가중치를 나타낸다.
주어진 벡터
Figure PCTKR2019017094-appb-img-000143
에 대하여,
Figure PCTKR2019017094-appb-img-000144
이다.
O n 은 길이-n 의 영 열 벡터(zero column vector)를 나타내고,
Figure PCTKR2019017094-appb-img-000145
는
Figure PCTKR2019017094-appb-img-000146
영 행렬을 나타낸다.
Figure PCTKR2019017094-appb-img-000147
은
Figure PCTKR2019017094-appb-img-000148
단위 행렬(identity matrix)을 나타낸다.
이하, SRJA code를 설명한다.
Figure PCTKR2019017094-appb-img-000149
는
Figure PCTKR2019017094-appb-img-000150
이진 베이스그래프(즉, 인접 행렬, adjacent matrix)이다.
Figure PCTKR2019017094-appb-img-000151
는 전체 변수 노드들(variable nodes, VNs)의 집합(즉, 열들, columns)이고,
Figure PCTKR2019017094-appb-img-000152
는 전체 체크 노드들(check nodes, CNs)의 집합(즉, 행들, rows)이고,
Figure PCTKR2019017094-appb-img-000153
는 베이스그래프
Figure PCTKR2019017094-appb-img-000154
의 i번째 행 및 j번째 열의 엘리먼트이다.
또한,
Figure PCTKR2019017094-appb-img-000155
는
Figure PCTKR2019017094-appb-img-000156
및
Figure PCTKR2019017094-appb-img-000157
으로 분할될 수 있고,
Figure PCTKR2019017094-appb-img-000158
는 정보 VN들의 집합이고,
Figure PCTKR2019017094-appb-img-000159
는 패리티 VN들의 집합이다.
도 25A, 도 25B 및 도 25C는 프로그래프의 관점에서, degree-3 VN들을 가지는 프로토그래프와 비교하여, RJA code 및 SRJA code의 프로토그래프를 설명하기 위한 예시도이다.
SRJA code와 RJA code는 모두 패리티 부분(parity part)의 degree-3 VN들을 가지는 프로토그래프에서 시작한다.
RJA code의 경우, degree-2 parallel edge 집합들 중에서 몇몇 edge들을 degree-3 VN들의 가지는 프로토그래프 위에서부터 제거하는 방법에 의하여, 프로토그래프가 조정된다.
B. BASEGRAPH OF SRJA CODE
본 개시에 따른 SRJA code를 위한 베이스그래프의 구조 조건은 다음과 같다.
정의 1.
SRJA code의 베이스그래프
Figure PCTKR2019017094-appb-img-000160
는 다음 구조 조건을 만족해야 한다.
1) 정보 부분
Figure PCTKR2019017094-appb-img-000161
는 다음 수식을 만족해야 한다.
[수학식 21]
Figure PCTKR2019017094-appb-img-000162
즉, 부행렬 (
Figure PCTKR2019017094-appb-img-000163
)의 최소 열(column) 가중치가 3 이상이어야 한다.
2) 패리티 부분
Figure PCTKR2019017094-appb-img-000164
은 다음 수식을 만족해야 한다.
[수학식 22]
Figure PCTKR2019017094-appb-img-000165
여기서,
Figure PCTKR2019017094-appb-img-000166
,
Figure PCTKR2019017094-appb-img-000167
,
Figure PCTKR2019017094-appb-img-000168
이다.
상술한 베이스그래프의 구조 조건이 만족되면, SRJA code의 PCM의 구조 조건은 다음과 같다.
정의 2.
Figure PCTKR2019017094-appb-img-000169
라 놓자.
Figure PCTKR2019017094-appb-img-000170
는 i 위치만큼의 왼쪽 cyclic-shift
Figure PCTKR2019017094-appb-img-000171
단위 행렬이고,
Figure PCTKR2019017094-appb-img-000172
는
Figure PCTKR2019017094-appb-img-000173
영(zero) 행렬이고,
Figure PCTKR2019017094-appb-img-000174
는
Figure PCTKR2019017094-appb-img-000175
의 1 bit 제로 마스크 버전(one-bit zero masked version)을 나타낸다. 첫번째 행 및
Figure PCTKR2019017094-appb-img-000176
번째 열의 엘리먼트가 0으로 마스킹된다.
정의 3.
행렬 H 는 다음 조건을 만족해야 한다.
Figure PCTKR2019017094-appb-img-000177
이진 행렬
Figure PCTKR2019017094-appb-img-000178
는 베이스그래프
Figure PCTKR2019017094-appb-img-000179
를 리프팅 팩터 Z 만큼 리프팅함으로써, 구성되(constructed)는 PCM이다.
1)
Figure PCTKR2019017094-appb-img-000180
일 때,
Figure PCTKR2019017094-appb-img-000181
는
Figure PCTKR2019017094-appb-img-000182
을 사용하여,
Figure PCTKR2019017094-appb-img-000183
으로부터 리프팅되는
Figure PCTKR2019017094-appb-img-000184
행렬을 나타낸다.
2)
Figure PCTKR2019017094-appb-img-000185
일 때,
Figure PCTKR2019017094-appb-img-000186
는
Figure PCTKR2019017094-appb-img-000187
만을 사용하여,
Figure PCTKR2019017094-appb-img-000188
으로부터 리프팅되는
Figure PCTKR2019017094-appb-img-000189
행렬을 나타낸다.
3)
Figure PCTKR2019017094-appb-img-000190
일 때,
Figure PCTKR2019017094-appb-img-000191
는
Figure PCTKR2019017094-appb-img-000192
에서
Figure PCTKR2019017094-appb-img-000193
또는
Figure PCTKR2019017094-appb-img-000194
을 사용하여,
Figure PCTKR2019017094-appb-img-000195
으로부터 리프팅되는
Figure PCTKR2019017094-appb-img-000196
행렬을 나타낸다.
4) 그렇지 않으면,
Figure PCTKR2019017094-appb-img-000197
는
Figure PCTKR2019017094-appb-img-000198
에서
Figure PCTKR2019017094-appb-img-000199
Figure PCTKR2019017094-appb-img-000200
또는
Figure PCTKR2019017094-appb-img-000201
을 사용하여,
Figure PCTKR2019017094-appb-img-000202
으로부터 리프팅되는
Figure PCTKR2019017094-appb-img-000203
행렬을 나타낸다.
정의 3의 조건은 SRJA code가 효율적으로 디코딩될 수 있게 한다.
이하, 인코더 측면에서 SRJA code의 PCM의 계층적인 기술을 설명한다.
Lemma 1.
행렬 Z 가 대각선으로 모두 1 인 (with all ones in the diagonal)
Figure PCTKR2019017094-appb-img-000204
이진 삼각 행렬 (binary triangular matrix)이면, 행렬 Z 의 역행렬은 항상 같은 종류의 삼각 행렬이다.
행렬 Z는 가역 행렬(항상 역행렬을 가짐)이고, 행렬 Z가 하삼각 행렬(lower triangular matrix)이고, 행렬
Figure PCTKR2019017094-appb-img-000205
가 행렬 Z의 역행렬이라 할 때, 행렬
Figure PCTKR2019017094-appb-img-000206
의 i번째 열 벡터,
Figure PCTKR2019017094-appb-img-000207
, 는 조건
Figure PCTKR2019017094-appb-img-000208
를 만족한다.
Figure PCTKR2019017094-appb-img-000209
는 길이-Z 이진 열 벡터이고,
Figure PCTKR2019017094-appb-img-000210
의 엘리먼트들은
Figure PCTKR2019017094-appb-img-000211
의 i번재 행만 1이고, 나머지는 0이다. 행렬 Z는 하삼각 행렬이고,
Figure PCTKR2019017094-appb-img-000212
의 엘리먼트들은 i번째 행 위로(즉, 1번째 행부터 (i-1)번째 행 까지) 0이다. 그러므로, 행렬
Figure PCTKR2019017094-appb-img-000213
는 하삼각 행렬이 된다.
명제 1.
Figure PCTKR2019017094-appb-img-000214
는 SRJA code의 베이스그래프
Figure PCTKR2019017094-appb-img-000215
로부터 정의 3에 따라면, 리프팅하여 구축된 PCM이다. 그러면, PCM H는 다음 수식에 따라 계층화될 수 있다.
[수학식 23]
Figure PCTKR2019017094-appb-img-000216
상기 수식은 그 자체로 RU 인코딩가능한 형태이다.
정의 3의 조건 3을 따르면, T 는 이중 대각 QC 행렬(dual diagonal QC matrix)이고, T는 Lemma 1으로부터 가역 행렬이다.
이중 대각 QC 행렬( T)의 역행렬( T -1)은 단위 부행렬들(identity submatrices)을 포함하는 하삼각 QC 행렬(lower triangular QC matrix)이므로, T -1 는 하기 수식에 따라 나타낼 수 있다.
[수학식 24]
Figure PCTKR2019017094-appb-img-000217
Figure PCTKR2019017094-appb-img-000218
로 두면, 정의 3의 조건 3에 따르면,
Figure PCTKR2019017094-appb-img-000219
행렬 B 는 다음 수식을 따른다.
[수학식 25]
Figure PCTKR2019017094-appb-img-000220
그리고,
Figure PCTKR2019017094-appb-img-000221
이다.
Figure PCTKR2019017094-appb-img-000222
에서
Figure PCTKR2019017094-appb-img-000223
단위 행렬의 행 위치들에 대응되는
Figure PCTKR2019017094-appb-img-000224
의 열들은
Figure PCTKR2019017094-appb-img-000225
단위 행렬이다.
Figure PCTKR2019017094-appb-img-000226
은
Figure PCTKR2019017094-appb-img-000227
의 i 번째
Figure PCTKR2019017094-appb-img-000228
를 나타내고,
Figure PCTKR2019017094-appb-img-000229
는 B 의 i번째
Figure PCTKR2019017094-appb-img-000230
를 나타낸다.
Figure PCTKR2019017094-appb-img-000231
이다. 또한, E가 B의 트랜스포즈이고, 그 행렬들이
Figure PCTKR2019017094-appb-img-000232
단위 부행렬들로 구성되기 때문에,
Figure PCTKR2019017094-appb-img-000233
이다.
결과적으로,
Figure PCTKR2019017094-appb-img-000234
는 다음 수식을 따르는
Figure PCTKR2019017094-appb-img-000235
행렬이다.
[수학식 26]
Figure PCTKR2019017094-appb-img-000236
Lemma 1으로부터
Figure PCTKR2019017094-appb-img-000237
는 가역 행렬이므로, H 자체로 RU 인코딩 가능하다.
도 26A 및 도 26B는 basegraph에 기초하여 PCM을 획득하는 방법을 설명하기 위한 예시도이다.
도 26A 및 도 26B의 중간 부분은 정의 1의 조건들에서 도 26A 및 도 26B의 윗부분에 간단히 기술된 베이스그래프의 패리티 부분을 설명하게 위한 도면이다. 빗금 친 위치들은 정의 1의 조건들에 따라 미리 정하여진 1들을 나타낸다.
도 26A 및 도 26B의 아랫 부분은 정의 3에 따라서 베이스그래프로부터 구축된 PCM의 패리티 부분을 나타낸다.
본 개시에 따른 SRJA code는 LMDG 특성을 가진다.
불행히도, SRJA code 는 체크 노드 스플리팅 기술에 의하여 획득할 수 없어서, 체크 노드 스플리팅 정리는 SRJA code의 LMDG 특성을 보장하지 못한다.
그러나, 우리는 대체적인 방법에 의하여, SRJA code의 LMDG 특성을 보장할 수 있다.
정리 2.
SRJA code의 PCM은 항상 RMACA code 형태로 변환될 수 있다.
RMACA code는 LMDG 특성을 가지기 때문에, SRJA code는 또한 LMDG 특성을 획득할 수 있다.
H가 정의 3으로부터
Figure PCTKR2019017094-appb-img-000238
으로부터 리프팅된
Figure PCTKR2019017094-appb-img-000239
PCM일 때,
Figure PCTKR2019017094-appb-img-000240
는 길이-
Figure PCTKR2019017094-appb-img-000241
열 순열 순서 벡터(column permutation order vector)이다.
Figure PCTKR2019017094-appb-img-000242
이다. q 는 길이-
Figure PCTKR2019017094-appb-img-000243
향 순열 순서 벡터이다.
Figure PCTKR2019017094-appb-img-000244
와 q는 다음 두가지 경우로 나누어 설명될 수 있다.
즉, 1)
Figure PCTKR2019017094-appb-img-000245
인 경우와, 2)
Figure PCTKR2019017094-appb-img-000246
인 경우이다.
1) [Case 1]:
Figure PCTKR2019017094-appb-img-000247
일 때,
Figure PCTKR2019017094-appb-img-000248
및 q 는 하기의 수식에 따라 결정된다.
[수학식 27]
Figure PCTKR2019017094-appb-img-000249
2) [Case 2]:
Figure PCTKR2019017094-appb-img-000250
일 때,
Figure PCTKR2019017094-appb-img-000251
및 q 는 하기의 수식에 따라 결정된다.
[수학식 28]
Figure PCTKR2019017094-appb-img-000252
여기서,
Figure PCTKR2019017094-appb-img-000253
이고,
Figure PCTKR2019017094-appb-img-000254
이다.
상술한 열 및 행 순열 순서 벡터들 ( p and q) 에 따라서, H의 순열된 행렬로서,
Figure PCTKR2019017094-appb-img-000255
를 정의할 수 있다.
대응되는 순열된 PCM (
Figure PCTKR2019017094-appb-img-000256
)의 연결 상태 및 인코더 절차의 입장에서, 정의 1의 조건 1에 따라서, 적어도 모든 정보 비트들이 degree-3 반복들(직접 또는 간접적인 가지들을 경유하는)을 포함하는 제안되는 SRJA code는 RMACA code와 동등하다. 상기 대응되는 순열된 PCM (
Figure PCTKR2019017094-appb-img-000257
)을 획득하기 위하여, 인터리버를 포함하는 누적기에 의하여, one-bit masking을 가지는 degree-2 zigzag 폐루프가 실행될 수 있다. 그러한 RMACA code는 LMDG 특성을 가진다. 그리하여, 제안되는 SRJA code는 또한 항상 LMDG 특성을 가진다.
도 27A 및 도 27B는 SRJA code가 RMACA code로서 고려될 수 있는 예시적인 결과들을 나타낸다.
예시적인 도 27A는 SRJA code들은 R(AC) 5A code로서 간주될 수 있고, 도 27B는 R(AC) 3A code로 간주될 수 있다.
이하, 레이트-호환 SRJA code들을 설명한다.
Rate-compatible ARACA code들과 유사한 방법론을 사용하여, RC-SRJA code들의 좋은 패밀리들이 제안될 수 있다. Rate-compatible ARACA code들과 유사하게, 1) 반복 디코딩 임계치, LMDG 특성, 효율적인 인코더 구조를 충족하는 커널 구조(즉, 고속 코드)로서 사용되는 SRJAC code와, 2) 효율적인 인코더/디코더 구조들을 유지하면서, 추가적인 코딩 이득을 제공하기만 하는 SPC 코드들에 기초하는 IRC들을 고려하여, RC-SRJA 코드들의 패밀리가 설계될 수 있다.
Figure PCTKR2019017094-appb-img-000258
는 RC-SRJA 코드들을 설계하기 위한 코드 레이트들의 집합일 수 있다. n, m 및 p 는 양의 정수들이고,
Figure PCTKR2019017094-appb-img-000259
는 대응되는 베이스그래프들의 집합이다.
Figure PCTKR2019017094-appb-img-000260
는
Figure PCTKR2019017094-appb-img-000261
커널 베이스그래프를 나타내고, 최초 p 열들은 펑처링된 high-degrees (즉, weights) 가지는 VN들을 나타낸다. 커널 베이스그래프
Figure PCTKR2019017094-appb-img-000262
에 기초하여, 열과 행을
Figure PCTKR2019017094-appb-img-000263
에 순차적으로 추가함으로써,
Figure PCTKR2019017094-appb-img-000264
베이스그래프
Figure PCTKR2019017094-appb-img-000265
(
Figure PCTKR2019017094-appb-img-000266
)가 생성된다.
Figure PCTKR2019017094-appb-img-000267
베이스그래프
Figure PCTKR2019017094-appb-img-000268
는 다음 수식과 같다.
[수학식 29]
Figure PCTKR2019017094-appb-img-000269
여기서,
Figure PCTKR2019017094-appb-img-000270
이고,
Figure PCTKR2019017094-appb-img-000271
이고,
Figure PCTKR2019017094-appb-img-000272
이다.
대응되는 l번째 IRC는 이진 벡터 합만으로 구현되는 단순한 SPC code임을 암시한다.
주어진 m, n 및 p 에 대하여, 프로토그래프 외부 정보 전송 (protograph extrinsic information transfer, PEXIT) 차트 분석을 이용하여, 가능한 후보들 중에서 차선의 커널 베이스그래프가 발견된다. 상기 PEXIT에서, 이진 입력 부가적인 백색 가우시안 잡음 (binary input additive white Gaussian noise, BI AWGN) 커널 반복 디코딩 임계치가 벤치마크 임계치(즉, 5G-NR)와 주어진 임계치
Figure PCTKR2019017094-appb-img-000273
의 합보다 크면, 검색이 종료된다. waterfall과 error floor 사이에는 상충관계(tradeoff)가 존재한다. 잘 설계된 LDPC code 패밀리의 임계치를 용량 임계치 (즉, shannon limits) 대신 사용될 수 있다.
상기 수학식 29에서, l = 1, ..., L 에 대한
Figure PCTKR2019017094-appb-img-000274
는 비율들
Figure PCTKR2019017094-appb-img-000275
에 대하여, 순차적으로 결정된다. 서치 스페이스를 합리적인 크기로 제한하기 위하여,
Figure PCTKR2019017094-appb-img-000276
의 엘리먼트들은 다음 수식에 따라 제한될 수 있다.
[수학식 30]
Figure PCTKR2019017094-appb-img-000277
여기서, 첫번째 제약조건은 1) 펑처링된 VN들이 high-degree VN이 되고, 개선된 반복 디코딩 임계치를 위한 CN들에 연결되어야 한다. 2) 어떤 펑처링된 VN은 전송되는 VN들과 연결된 이웃하는 남아있는 CN들을 더 가질 때, 상기 펑처링된 VN은 신뢰성 있는 메시지들을 가지고 회복될 수 있기 때문에, 상기 CN들의 실질적인 개수는 단일 엣지 (single edge)로 펑처링된 VN과 연결되어야 한다.
또한, 만약 각 CN의 degree가 작은 정수들로 제한되더라도, 좋은 RC-LDPC 코드들을 설계할 수 있기 때문에, 두번째 제약 조건은 서치 스페이스들 제한한다. 더불어, 세번째 제약 조건은 상대적으로 높은 VN들 및 낮은 VN들의 적절한 갯수들이 존재하는 것과 IRC들 중 엣지 연결들이 더 나은 반복 디코딩 임계치를 위하여, 잘 분배되는 것을 겨냥하고 있다. 상기 제약조건들에 기초하여, 다음과 같이
Figure PCTKR2019017094-appb-img-000278
를 설계할 수 있다.
1) 서치 스페이스 중 후보를 랜덤하게 선택한다.
2) 상기 선택된 후보가 더 나은 반복 디코딩 임계치를 갖는데 살아남은 후보들을 갱신(update)한다.
3) 만약, 살아남은 후보의 반복 디코딩 임계치가 벤치마크 임계치와 주어진 임계치
Figure PCTKR2019017094-appb-img-000279
의 합보다 작다면, 중단한다.
4) 만약 현재 반복 인덱스가
Figure PCTKR2019017094-appb-img-000280
의 정수배이면,
Figure PCTKR2019017094-appb-img-000281
을 갱신한다. 그리고 나서 step 1으로 간다.
본 개시에 따른 제안되는 방법의 rate-1/5 베이스그래프는 다음 수식과 같다.
[수학식 31]
Figure PCTKR2019017094-appb-img-000282
이때,
Figure PCTKR2019017094-appb-img-000283
및
Figure PCTKR2019017094-appb-img-000284
이다. 또한,
Figure PCTKR2019017094-appb-img-000285
,
Figure PCTKR2019017094-appb-img-000286
,
Figure PCTKR2019017094-appb-img-000287
,
Figure PCTKR2019017094-appb-img-000288
,
Figure PCTKR2019017094-appb-img-000289
,
Figure PCTKR2019017094-appb-img-000290
,
Figure PCTKR2019017094-appb-img-000291
및
Figure PCTKR2019017094-appb-img-000292
이다.
본 개시에 따른 RC SRJA 코드에 기초한 인코더 및 인코딩 방법을 설명한다.
Figure PCTKR2019017094-appb-img-000293
및
Figure PCTKR2019017094-appb-img-000294
은 각각 최대 코드 레이트 및 최소 코드 레이트를 의미한다.
Figure PCTKR2019017094-appb-img-000295
는 최소 코드 레이트를 가지는 베이스그래프의 전체 VN들(CN들)의 집합을 나타내고,
Figure PCTKR2019017094-appb-img-000296
는 커널 부분을 제외한 IRC 부분에 대응되는 VN들(CN들)의 집합을 나타낸다.
Figure PCTKR2019017094-appb-img-000297
는 리프팅 팩터 Z에 따라
Figure PCTKR2019017094-appb-img-000298
를 리프팅하여 구축된 패리티 체크 행렬을 나타낸다.
커널 구조에 대응되는
Figure PCTKR2019017094-appb-img-000299
의 패리티 부분은 정의 3에 따라서 구축되고, IRC들의 패리티 부분은
Figure PCTKR2019017094-appb-img-000300
단위 부행렬들에 의하여 리프팅되며, 다른 부분들은 임의의 방법론에 의하여 구축될 수 있다. 또한,
Figure PCTKR2019017094-appb-img-000301
는
Figure PCTKR2019017094-appb-img-000302
에 대응되는 길이-Z 부분 이진 코드워드 열 벡터를 나타내고, 어떤
Figure PCTKR2019017094-appb-img-000303
에 대하여,
Figure PCTKR2019017094-appb-img-000304
이다.
Figure PCTKR2019017094-appb-img-000305
는 다음 수식과 같이 표현될 수 있다.
[수학식 32]
Figure PCTKR2019017094-appb-img-000306
상기 수식에서,
Figure PCTKR2019017094-appb-img-000307
는 다음 수식에 의하여 획득될 수 있다.
[수학식 33]
Figure PCTKR2019017094-appb-img-000308
상기 수식의 (a) 부분은 다음 수식과 같이 나타낼 수 있다.
[수학식 34]
Figure PCTKR2019017094-appb-img-000309
여기서,
Figure PCTKR2019017094-appb-img-000310
는
Figure PCTKR2019017094-appb-img-000311
과 연결되는 집합
Figure PCTKR2019017094-appb-img-000312
에서 VN들의 부분 집합을 나타내고,
Figure PCTKR2019017094-appb-img-000313
는
Figure PCTKR2019017094-appb-img-000314
의 시프트 값을 나타낸다.
또한, 상기 수학식 33의 (b) 부분은 다음 수식과 같이 나타낼 수 있다.
[수학식 35]
Figure PCTKR2019017094-appb-img-000315
여기서,
Figure PCTKR2019017094-appb-img-000316
는 다음 수식과 같이 나타낼 수 있다.
[수학식 36]
Figure PCTKR2019017094-appb-img-000317
여기서, 수학식 36의 등호 (a) 부분은 수학식 24, 수학식 25 및
Figure PCTKR2019017094-appb-img-000318
으로부터 획득된다.
또한, 수학식 36의 등호 (b) 부분은 하기 수식의
Figure PCTKR2019017094-appb-img-000319
으로부터 획득될 수 있다.
[수학식 37]
Figure PCTKR2019017094-appb-img-000320
여기서 A는 하삼각(low triangle)이 모두 1 인
Figure PCTKR2019017094-appb-img-000321
정사각 행렬이다.
수학식 36의
Figure PCTKR2019017094-appb-img-000322
는 하기 수식과 같이 나타낼 수 있다.
[수학식 38]
Figure PCTKR2019017094-appb-img-000323
상기 수학식 33의 (b) 부분은 수학식 34와 유사하게 나타낼 수 있다.
결론적으로, 수학식 33의 (a) 내지 (c) 부분의 계산들은 비트-누적을 조금 포함하는 이진 벡터 합만을 요구하기 때문에, 제안되는 인코딩 방법은 매우 효율적일 것이다.
상기 제안되는 인코딩 방법의 복잡도는 인코딩 절차에서의 이진 합들의 갯수에 의하여 측정될 수 있다.
제안되는 인코딩 절차는 상기 수학식 33의 (a) 내지 (c)에 대응되는 3 단계로 구성될 수 있다. 인코딩 복잡도로서 요구되는 이진 합들의 개수는
Figure PCTKR2019017094-appb-img-000324
와 같이 표현될 수 있고,
Figure PCTKR2019017094-appb-img-000325
는 하기 수식을 따른다.
[수학식 39]
Figure PCTKR2019017094-appb-img-000326
i = 1 및 i = 3 의 경우 인코더 복잡도는 수학식 34에 기초하여, 쉽게 획득될 수 있다.
i = 2의 경우 인코더 복잡도는 수학식 35, 수학식 36, 수학식 38에 기초하여 획득될 수 있다.
구체적으로, 수학식 35의
Figure PCTKR2019017094-appb-img-000327
는
Figure PCTKR2019017094-appb-img-000328
개의 이진 합들을 요구한다.
또한, 수학식 36의
Figure PCTKR2019017094-appb-img-000329
및
Figure PCTKR2019017094-appb-img-000330
는
Figure PCTKR2019017094-appb-img-000331
개의 이진 합들을 요구하므로, 이진합들의 전체 요구되는 개수는
Figure PCTKR2019017094-appb-img-000332
이다.
도 28는 5G NR의 LDPC code와 비교하여, 본 개시에 따른 SRJA code의 성능(BLER 성능 및 인코딩 복잡도)을 설명하기 위한 예시도이다.
5G NR의 LDPC codes(BG2)의 패리티 체크 매트릭스들이 사용되었고, 제안되는 SRJA code들의 패리티 체크 매트릭스들은 수학식 31에서의 베이스그래프들로부터 근사 사이클 외부 메시지 degree (approximate cycle extrinsic message degree, ACE) 알고리즘을 이용하여 구축되었다. 상기 ACE 알고리즘은 최소 거스(minimum girth)이 6으로 제한된다.
대표 성능 평가를 위하여, 50회의 반복횟수를 가지는 메시지-패싱 디코더에 기초한 표준 플루딩 (standard flooding) 합-곱 알고리즘 (sum-product algorithm, SPA)을 가정하였다.
반복 디코딩 임계치
상술한 바와 같이 반복 디코딩 임계치는 PEXIT 차트 분석에 의하여 획득되고, 제안되는 SRJA code 및 5G-NR LDPC code의 결과는 하기의 표에 나타난다.
제안되는 SRJA code의 반복 디코딩 임계치들은 5G-NR LDPC보다 약간 좋지 않다. 그러나, 제안되는 SRJA code는 LMDG 특성을 가져서 제안되는 SRJA code의 BLER 기울기가 5G-NR LDPC code의 BLER 기울기보다 훨씬 가파르기 때문에, 디코딩 임계치의 손실은 통상적으로 고신뢰 기준에서 무시할 수 있다.
표 13은 5G-NR LDPC code 및 제안되는 SRJA code의 code rate 별 반복 디코딩 임계치 및 인코더 복잡도를 나타낸다.
[표 13]
Figure PCTKR2019017094-appb-img-000333
인코더 복잡도
상술한 바와 같이, 인코딩 복잡도는 이진 합들의 갯수에 의하여 측정된다. 제안되는 SRJA code 및 5G-NR LDPC code의 인코더 복잡도는 표 13에서 나타난다.
리프팅 사이즈는 Z 이고, 5G-NR LDPC code의 인코더 복잡도는 수학식 39에 기초하여 획득될 수 있다.
표 13을 참조하면, 제안되는 SRJA code는 5G-NR LDPC code보다 더 복잡하다. SRJA code가 5G-NR LDPC code보다 작은 그래프를 가지기 때문이다. 그러나, 주어진 정보 길이 K에 대하여, 제안되는 SRJA code는 5G-NR LDPC code보다 더 큰 순환 시프트 행렬을 사용해서, SRJA code와 5G-NR LDPC code의 인코더 복잡도 거의 같을 것이다. 그러나, 동일한 정보 길이에 대하여, 제안되는 SRJA code의 순환 시프트 행렬들이 5G-NR LDPC code의 순환 시프트 행렬보다 더 크기 때문에, 제안되는 SRJA code는 5G-NR LDPC code 보다 높은 병렬성을 획득할 수 있다.
도 28는 정보 길이 K = 1000 일 때, BLER 성능 곡선을 나타낸다.
BLER 성능
200 프레임 에러들이 발생할 때까지, 반복적인 몬테카를로 시뮬레이션을 사용하여, QPSK 변조 방식의 AWGN 채널에서 BLER 성능 결과들을 획득하였다.
실선(solid-line)과 점선(dashed-line)은 각각 SRJA code BLER curve 및 5G-NR LDPC code curve를 나타낸다.
여기서, 5G-NR LDPC code의 경우, 베이스그래프의 정보 열들의 개수는 10이고, Z = 104 이다. 레이트 매칭을 위하여, 정보 쇼트닝과 패리티 펑처링이 채택되었다. 또한, SRJA code의 경우, Z = 128 이고, 베이스그래프의 정보 열들의 개수는 8이다. 유사한 방법론이 레이트 매칭을 위하여 채택되었다.
제안되는 SRJA code가 5G-NR LDPC code보다 작은 베이스그래프를 사용하였더라도, 제안되는 SRJA code는 낮은 신뢰도 기준(code rate 1/5을 제외하고)에서 5G-NR LDPC code와 유사한 BLER 성능을 나타낸다. 또한, 높은 신뢰도 기준에서 제안되는 SRJA code는 5G-NR LDPC code보다 낫다. 5G-NR LDPC code에서 에러 플로어가 발생하기 때문이다. 요구되는 신뢰도가 높아짐에 따라 제안되는 SRJA code는 에러 플로어를 겪지 않기 때문에, 대응되는 5G-NR LDPC code 보다 높은 성능 이득이 중요해질 것이다.
베이스그래프 및 PCM의 패리티 부분의 특별한 구조가 제안되는 SRJA code의 핵심적인 부분이다. 베이스그래프 및 PCM의 패리티 부분은 4개의 부분(left-top, right-top, left-bottom, right-bottom)으로 나뉘어진다.
1) 베이스그래프의 관점에서 특별한 구조는 left-bottom 부분과 right-top 부분이 모두 dual diagonal이고, 다른 부분들(left-top 부분과 right-bottom)은 마지막 열(left-top) 또는 마지막 행(right-bottom)을 제외하고 대각(diagonal) 행렬이라는 것이다. 또한, right-bottom의 최대 position에 1이 위치한다.
2) PCM의 관점에서, left-bottom 부분은 1 bit masking된 단위 부행렬들을 왼쪽 1 cyclic shifted 부행렬들에 의하여 구축되고, 다른 부분들은 단위 부행렬들로만 구성된다.
또한, SRJA code는 RU 인코딩 가능한 형태이고, SRJA code는 LMDG 특성을 가진다.
단순한 귀납적 접근을 사용하여, 제안되는 RC-SRJA code를 위한 좋은 베이스그래프들이 제안된다. 상기 제안되는 베이스그래프들은 LMDG 특성과 함께 상당히 괜찮은 반복 디코딩 임계치를 가진다.
또한, 제안되는 SRJA code를 위한 효율적이고 보편적인 인코딩 방법과 대응되는 인코딩 방법의 인코더 복잡도 분석이 제공된다.
시뮬레이션 결과들은 제안되는 SRJA code가 고신뢰 상황에서 5G-NR LDPC code보다 더 나은 BLER 성능을 가진다. 한편 SRJA code는 5G-NR LDPC code와 유사하거나 낮은 인코딩 복잡도를 가진다.
그리하여, 제안되는 SRJA code는 낮은 복잡도에서 초 고신뢰 저지연(super ultra-reliability and low-latency)을 요구하는 beyond-5G 또는 6G 유즈 케이스들을 위한 전도유망한 후보가 될 수 있다.
도 29는 본 개시에 따른 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 전송하는 방법을 설명하기 위한 예시도이다.
본 개시에 따른 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 전송하는 방법은,
Figure PCTKR2019017094-appb-img-000334
를 좌측 상단의 위치에 포함하는 LDPC 베이스그래프 H_BG를 기반으로 정보 블록을 인코딩; 및 상기 인코딩된 정보 블록을 전송하는 것을 포함하고, 상기 H_BG의 각 엘리먼트는 영('0') 또는 일('1')이고, 상기 H_BG의 엘리먼트들 중 '0'인 각 엘리먼트는 Z × Z 영(zero) 행렬을 나타내고(represent), 상기 H_BG의 엘리먼트들 중 '1'인 각 엘리먼트는 Z × Z 단위 행렬(identity matrix)을 왼쪽으로 또는 오른쪽으로 순환 시프팅하여 획득된 순환 순열 행렬(circular permutation matrix)에 기초하여 획득된 Z × Z 행렬을 나타내며, 상기 H_BG의 상기 부행렬 (submatrix) T_BG는 이중 대각 행렬 (dual diagonal matrix)이고, 상기 H_BG의 상기 부행렬 D_BG는 이중 대각 행렬 (dual diagonal matrix)일 수 있다.
상기 정보 블록은, 상기 H_BG에 대응되는,
Figure PCTKR2019017094-appb-img-000335
를 좌측 상단의 위치에 포함하는 패리티 체크 행렬 (parity check matrix, PCM) H에 기초하여 인코딩될 수 있다.
상기 부행렬 D_BG의 대각 엘리먼트들 각각이 대체되는 Z × Z 행렬은, 상기 대체되는 Z × Z 행렬에 대응되는 Z × Z 순환 순열 행렬의 첫 행의 모든 엘리먼트가 0 값을 가질 수 있다.
상기 부행렬 A_BG 및 상기 부행렬 C_BG는 정보 부분에 대응되고, 상기 부행렬 B_BG, 상기 부행렬 D_BG, 상기 부행렬 T_BG 및 상기 부행렬 E_BG 는 패리티 부분에 대응될 수 있다.
상기 부행렬 B_BG는 M × M 단위 행렬이고, M은 자연수이고, 상기 부행렬 E_BG는 M × M 단위 행렬이고, 상기 부행렬 D_BG는 M × M 행렬이고, 상기 부행렬 T_BG는 M × M 행렬일 수 있다.
상기 부행렬 A_BG 및 상기 부행렬 C_BG는 정보 부분에 대응되고, 상기 부행렬 B_BG, 상기 부행렬 D_BG, 상기 부행렬 T_BG 및 상기 부행렬 E_BG 는 패리티 부분에 대응될 수 있다.
상기 부행렬 D_BG는 M1 × M1 행렬이고, M1은 자연수이고, 상기 부행렬 T_BG는 M2 × M2 행렬이고, M2는 자연수이고, 상기 부행렬 B_BG는 M2 × M1 행렬이고, 상기 부행렬 B_BG 의 마지막 열의 마지막 행의 엘리먼트는 '1' 이고, 마지막 열의 나머지 행들의 엘리먼트들 각각은 '0' 이고, 상기 부행렬 B_BG 의 1열 부터 (M1-1)열까지의 열들의 각각에 포함되는 하나의 엘리먼트는 '1' 이고, 상기 부행렬 B_BG 의 1열 부터 (M1-1)열까지의 열들의 각각에 포함되는 나머지 엘리먼트들은 '0' 이고, 상기 부행렬 E_BG는 M1 × M2 행렬이고, 상기 부행렬 E_BG의 마지막 행의 마지막 열의 엘리먼트는 '1' 이고, 상기 부행렬 E_BG의 마지막 행의 나머지 열들의 엘리먼트들 각각은 '0' 이고, 상기 부행렬 E_BG의 1행부터 (M1-1)행까지의 행들의 각각에 포함되는 하나의 엘리먼트는 '1' 이고, 상기 부행렬 E_BG의 1행부터 (M1-1)행까지의 행들의 각각에 포함되는 나머지 엘리먼트들은 '0' 일 수 있다.
본 개시에 따른, 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 전송하는 방법은,
Figure PCTKR2019017094-appb-img-000336
를 포함하는 LDPC 베이스그래프 H_BG를 기반으로 정보 블록을 인코딩; 및 상기 인코딩된 정보 블록을 전송하는 것을 포함할 수 있다. 상기 H_BG의 각 엘리먼트는 영('0') 또는 일('1')이고, 상기 H_BG의 엘리먼트들 중 '0'인 각 엘리먼트는 Z × Z 영(zero) 행렬을 나타내고(represent), 상기 H_BG의 엘리먼트들 중 '1'인 각 엘리먼트는 Z × Z 단위 행렬(identity matrix)을 왼쪽으로 또는 오른쪽으로 순환 시프팅하여 획득된 순환 순열 행렬(circular permutation matrix)에 기초하여 획득된 Z × Z 행렬을 나타낼 수 있다. 상기 H_BG의 부행렬 (submatrix) T_BG는 이중 대각 행렬 (dual diagonal matrix)이고, 상기 H_BG의 부행렬 D_BG는 이중 대각 행렬 (dual diagonal matrix)일 수 있다.
상기 H_BG에 기초하여, 상기 정보 블록을 인코딩하는 것은, 상기 H_BG에 대응되는 패리티 체크 행렬 (parity check matrix, PCM) H에 기초하여 상기 정보 블록을 인코딩하는 것을 포함할 수 있다.
'1'인 상기 LDPC 베이스그래프 H_BG의 각 엘리먼트에 대응되는 사이클릭 시프팅 값 p는 미리 정하여지고, 상기 Z × Z 순환 순열 행렬은 Z × Z 단위 행렬(identity matrix)을 오른쪽으로 mod (p, Z) 만큼 사이클릭 시프팅된 것일 수 있다. mod(p, Z)는 p를 Z로 나눈 나머지를 나타낸다.
상기 PCM H는
Figure PCTKR2019017094-appb-img-000337
를 포함할 수 있다. 부행렬 A_BG, B_BG, C_BG, D_BG, E_BG, T_BG는 각각 부행렬 A, B, C, D, E, T에 대응될 수 있다. 만약, 부행렬 A_BG 가 M1 × K 행렬이라면, 부행렬 A는 (Z* M1) × (Z*K) 행렬일 수 있다. PCM H와 연산되는 시스테매틱 비트열(bit sequence) s, 제1 패리티 비트열 p1, 제2 패리티 비트열 p2라고 하면, 수학식 15를 만족하도록 s, p1, p2가 결정될 수 있다. 본 개시에 따른 LDPC 코드에 기초하여, 정보 블럭을 인코딩하는 것은, 상기 s, p1, p2을 결정하는 것을 포함할 수 있다.
상기 인코딩된 정보 블록은 시스테매틱 비트열 s, 제1 패리티 비트열 p1, 제2 패리티 비트열 p2 및 제3 패리티 비트열 p3을 포함하고,
Figure PCTKR2019017094-appb-img-000338
을 만족하도록, p1, p2, p3 값이 결정되는 것이고, 상기 p1은 (ET -1B + D) -1 (ET -1A +C) s 이고, 상기 p2는 (T -1A) s + (T -1B) p1 일 수 있다.
부행렬 D_BG의 대각 엘리먼트들 각각이 나타내는 Z × Z 행렬은 해당 Z × Z 순환 순열 행렬의 첫 행의 모든 엘리먼트가 0일 수 있다. 일반적으로, Z × Z 순환 순열 행렬의 연산은 행렬 곱 연산을 직접 하는 대신, 순환 이동(cyclic shifted)된 정도에 따라, 입력 비트열을 비트 이동(bit shifting)함으로써, 수행될 수 있다. Z × Z 단위 행렬을 순환 이동한 Z × Z 순환 순열 행렬의 첫 행 중 하나의 엘리먼트만이 1일 것이다. 상기 첫 행 중 하나의 엘리먼트만을 0으로 변경하는 것을 마스킹한다고 표현하기도 한다.
부행렬 A_BG 및 부행렬 C_BG는 정보 부분에 대응되고, 부행렬 B_BG, 부행렬 D_BG, 부행렬 T_BG 및 부행렬 E_BG 는 패리티 부분에 대응되고, 부행렬 B_BG는 M × M 단위 행렬이고, M은 자연수이고, 부행렬 E_BG는 M × M 단위 행렬이고, 부행렬 D_BG는 M × M 행렬이고, 부행렬 T_BG는 M × M 행렬일 수 있다.
부행렬 A_BG 및 부행렬 C_BG는 정보 부분에 대응되고, 부행렬 B_BG, 부행렬 D_BG, 부행렬 T_BG 및 부행렬 E_BG 는 패리티 부분에 대응되고, 부행렬 D_BG는 M1 × M1 행렬이고, M1은 자연수, 부행렬 T_BG는 M2 × M2 행렬이고, M2는 자연수, 부행렬 B_BG는 M2 × M1 행렬이고, 부행렬 B_BG 의 마지막 열의 마지막 행의 엘리먼트는 '1' 이고, 마지막 열의 나머지 행들의 엘리먼트들 각각은 '0' 이고, 상기 부행렬 B_BG 의 1열 부터 (M1-1)열까지의 열들의 각각에 포함되는 하나의 엘리먼트는 '1' 이고, 부행렬 B_BG 의 1열 부터 (M1-1)열까지의 열들의 각각에 포함되는 나머지 엘리먼트들은 '0' 이고, 부행렬 E_BG는 M1 × M2 행렬이고, 부행렬 E_BG의 마지막 행의 마지막 열의 엘리먼트는 '1' 이고, 부행렬 E_BG의 마지막 행의 나머지 열들의 엘리먼트들 각각은 '0' 이고, 부행렬 E_BG의 1행부터 (M1-1)행까지의 행들의 각각에 포함되는 하나의 엘리먼트는 '1' 이고, 부행렬 E_BG의 1행부터 (M1-1)행까지의 행들의 각각에 포함되는 나머지 엘리먼트들은 '0'일 수 있다.
본 개시에 따른, 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 전송하는 장치는, 송수신기; 메모리; 및 상기 송수신기 및 상기 메모리와 연결되는 적어도 하나의 프로세서를 포함할 수 있다.
상기 메모리는, 실행될 때, 상기 적어도 하나의 프로세서가 상기 적어도 하나의 프로세서가 동작들을 수행하도록 하는 인스트럭션들을 저장하고, 상기 동작들은,
Figure PCTKR2019017094-appb-img-000339
를 포함하는 LDPC 베이스그래프 H_BG를 기반으로 정보 블록을 인코딩; 및 상기 인코딩된 정보 블록을 전송하는 것을 포함할 수 있다.
상기 H_BG의 각 엘리먼트는 영('0') 또는 일('1')이고, 상기 H_BG의 엘리먼트들 중 '0'인 각 엘리먼트는 Z × Z 영(zero) 행렬을 나타내고(represent), 상기 H_BG의 엘리먼트들 중 '1'인 각 엘리먼트는 Z × Z 단위 행렬(identity matrix)을 왼쪽으로 또는 오른쪽으로 순환 시프팅하여 획득된 순환 순열 행렬(circular permutation matrix)에 기초하여 획득된 Z × Z 행렬을 나타낼 수 있다. 상기 H_BG의 부행렬 (submatrix) T_BG는 이중 대각 행렬 (dual diagonal matrix)이고, 상기 H_BG의 부행렬 D_BG는 이중 대각 행렬 (dual diagonal matrix)일 수 있다.
본 개시에 따른 상기 전송하는 장치는, 이동 단말기, 기지국 및 자율 주행 차량 중 적어도 하나와 통신하는 자율 주행 장치에 탑재될 수 있다.
도 30은 본 개시에 따른 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 수신하는 방법을 설명하기 위한 예시도이다.
본 개시에 따른, 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 수신하는 방법은, 상기 인코딩된 정보 블록을 수신; 및
Figure PCTKR2019017094-appb-img-000340
를 포함하는 LDPC 베이스그래프 H_BG를 기반으로 정보 블록을 디코딩하는 것을 포함할 수 있다.
상기 H_BG의 각 엘리먼트는 영('0') 또는 일('1')이고, 상기 H_BG의 엘리먼트들 중 '0'인 각 엘리먼트는 Z × Z 영(zero) 행렬을 나타내고(represent), 상기 H_BG의 엘리먼트들 중 '1'인 각 엘리먼트는 Z × Z 단위 행렬(identity matrix)을 왼쪽으로 또는 오른쪽으로 순환 시프팅하여 획득된 순환 순열 행렬(circular permutation matrix)에 기초하여 획득된 Z × Z 행렬을 나타낼 수 있다. 부행렬 (submatrix) T_BG는 이중 대각 행렬 (dual diagonal matrix)이고, 부행렬 D_BG는 이중 대각 행렬 (dual diagonal matrix)일 수 있다.
상기 H_BG에 기초하여, 상기 정보 블록을 인코딩하는 것은, 상기 H_BG에 대응되는 패리티 체크 행렬 (parity check matrix, PCM) H에 기초하여 상기 정보 블록을 인코딩하는 것을 포함할 수 있다.
상기 PCM H는
Figure PCTKR2019017094-appb-img-000341
를 포함할 수 있다. 부행렬 A_BG, B_BG, C_BG, D_BG, E_BG, T_BG는 각각 부행렬 A, B, C, D, E, T에 대응될 수 있다. 만약, 부행렬 A_BG 가 M1 × K 행렬이라면, 부행렬 A는 (Z* M1) × (Z*K) 행렬일 수 있다. 상기 수신된 인코딩된 정보 블록은 시스테매틱 비트열(bit sequence) s, 제1 패리티 비트열 p1, 제2 패리티 비트열 p2을 포함할 수 있다. 상기 s, p1, p2를 수학식 15에 입력하여, 우변이 0 (영 행렬)임을 확인할 수 있다. 본 개시에 따른 LDPC 코드에 기초하여, 정보 블럭을 디코딩하는 것은, 상기 s, p1, p2을 수학식 15에 입력하여, 수학식 15가 만족하는지 확인하는 것을 포함할 수 있다.
이상에서 설명된 제안들 및 예시들은 본 개시의 구성 요소들과 특징들이 소정 형태로 결합된 것들이다. 각 구성 요소 또는 특징은 별도의 명시적 언급이 없는 한 선택적인 것으로 고려되어야 한다. 각 구성 요소 또는 특징은 다른 구성요소나 특징과 결합되지 않은 형태로 실시될 수 있다. 또한, 일부 구성 요소들 및/또는 특징들을 결합하여 본 개시의 예시들을 구성하는 것도 가능하다. 본 개시의 예시들에서 설명되는 동작들의 순서는 변경될 수 있다. 어느 예시의 일부 구성이나 특징은 다른 예시에 포함될 수 있고, 또는 다른 예시의 대응하는 구성 또는 특징과 교체될 수 있다. 특허청구범위에서 명시적인 인용 관계가 있지 않은 청구항들을 결합하여 예시들을 구성하거나 출원 후의 보정에 의해 새로운 청구항으로 포함시킬 수 있음은 자명하다.
본 개시는 본 개시의 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 개시의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 개시의 등가적 범위 내에서의 모든 변경은 본 개시의 범위에 포함된다.
무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 전송하는 방법 및 장치는 3GPP 기반 통신 시스템(LTE/LTE-A 시스템, 5G 통신 시스템) 및 Wi-Fi 통신 시스템 등과 같은 다양한 무선통신 시스템에서 산업상으로 이용이 가능하다.

Claims (20)

  1. 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 전송하는 방법에 있어서,
    Figure PCTKR2019017094-appb-img-000342
    를 포함하는 LDPC 베이스그래프 H_BG를 기반으로 정보 블록을 인코딩; 및
    상기 인코딩된 정보 블록을 전송하는 것을 포함하고,
    상기 H_BG의 각 엘리먼트는 영('0') 또는 일('1')이고,
    상기 H_BG의 엘리먼트들 중 '0'인 각 엘리먼트는 Z × Z 영(zero) 행렬을 나타내고(represent),
    상기 H_BG의 엘리먼트들 중 '1'인 각 엘리먼트는 Z × Z 단위 행렬(identity matrix)을 왼쪽으로 또는 오른쪽으로 순환 시프팅하여 획득된 순환 순열 행렬(circular permutation matrix)에 기초하여 획득된 Z × Z 행렬을 나타내며,
    상기 H_BG의 부행렬 (submatrix) T_BG는 이중 대각 행렬 (dual diagonal matrix)이고,
    상기 H_BG의 부행렬 D_BG는 이중 대각 행렬 (dual diagonal matrix)인,
    무선 통신 시스템에서 정보 블록을 전송하는 방법.
  2. 제1 항에 있어서,
    상기 H_BG에 기초하여, 상기 정보 블록을 인코딩하는 것은,
    상기 H_BG에 대응되는 패리티 체크 행렬 (parity check matrix, PCM) H에 기초하여 상기 정보 블록을 인코딩하는 것을 포함하고,
    무선 통신 시스템에서 정보 블록을 전송하는 방법.
  3. 제1 항에 있어서,
    부행렬 D_BG의 대각 엘리먼트들 각각이 나타내는 Z × Z 행렬은 해당 Z × Z 순환 순열 행렬의 첫 행의 모든 엘리먼트가 0인,
    무선 통신 시스템에서 정보 블록을 전송하는 방법.
  4. 제1 항에 있어서,
    부행렬 A_BG 및 부행렬 C_BG는 정보 부분에 대응되고, 부행렬 B_BG, 부행렬 D_BG, 부행렬 T_BG 및 부행렬 E_BG 는 패리티 부분에 대응되고,
    부행렬 B_BG는 M × M 단위 행렬이고, M은 자연수이고,
    부행렬 E_BG는 M × M 단위 행렬이고,
    부행렬 D_BG는 M × M 행렬이고,
    부행렬 T_BG는 M × M 행렬이고,
    무선 통신 시스템에서 정보 블록을 전송하는 방법.
  5. 제1 항에 있어서,
    부행렬 A_BG 및 부행렬 C_BG는 정보 부분에 대응되고, 부행렬 B_BG, 부행렬 D_BG, 부행렬 T_BG 및 부행렬 E_BG 는 패리티 부분에 대응되고,
    부행렬 D_BG는 M1 × M1 행렬이고, M1은 자연수,
    부행렬 T_BG는 M2 × M2 행렬이고, M2는 자연수,
    부행렬 B_BG는 M2 × M1 행렬이고, 부행렬 B_BG 의 마지막 열의 마지막 행의 엘리먼트는 '1' 이고, 마지막 열의 나머지 행들의 엘리먼트들 각각은 '0' 이고, 상기 부행렬 B_BG 의 1열 부터 (M1-1)열까지의 열들의 각각에 포함되는 하나의 엘리먼트는 '1' 이고, 부행렬 B_BG 의 1열 부터 (M1-1)열까지의 열들의 각각에 포함되는 나머지 엘리먼트들은 '0' 이고,
    부행렬 E_BG는 M1 × M2 행렬이고, 부행렬 E_BG의 마지막 행의 마지막 열의 엘리먼트는 '1' 이고, 부행렬 E_BG의 마지막 행의 나머지 열들의 엘리먼트들 각각은 '0' 이고, 부행렬 E_BG의 1행부터 (M1-1)행까지의 행들의 각각에 포함되는 하나의 엘리먼트는 '1' 이고, 부행렬 E_BG의 1행부터 (M1-1)행까지의 행들의 각각에 포함되는 나머지 엘리먼트들은 '0' 인,
    무선 통신 시스템에서 정보 블록을 전송하는 방법.
  6. 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 수신하는 방법에 있어서,
    상기 인코딩된 정보 블록을 수신; 및
    Figure PCTKR2019017094-appb-img-000343
    를 포함하는 LDPC 베이스그래프 H_BG를 기반으로 정보 블록을 디코딩하는 것을 포함하고,
    상기 H_BG의 각 엘리먼트는 영('0') 또는 일('1')이고,
    상기 H_BG의 엘리먼트들 중 '0'인 각 엘리먼트는 Z × Z 영(zero) 행렬을 나타내고(represent),
    상기 H_BG의 엘리먼트들 중 '1'인 각 엘리먼트는 Z × Z 단위 행렬(identity matrix)을 왼쪽으로 또는 오른쪽으로 순환 시프팅하여 획득된 순환 순열 행렬(circular permutation matrix)에 기초하여 획득된 Z × Z 행렬을 나타내며,
    부행렬 (submatrix) T_BG는 이중 대각 행렬 (dual diagonal matrix)이고,
    부행렬 D_BG는 이중 대각 행렬 (dual diagonal matrix)인,
    무선 통신 시스템에서 정보 블록을 수신하는 방법.
  7. 제6 항에 있어서,
    상기 H_BG에 기초하여, 상기 정보 블록을 디코딩하는 것은,
    상기 H_BG에 대응되는, 패리티 체크 행렬 (parity check matrix, PCM) H에 기초하여 상기 정보 블록을 디코딩하는 것을 포함하고,
    무선 통신 시스템에서 정보 블록을 수신하는 방법.
  8. 제6 항에 있어서,
    부행렬 D_BG의 대각 엘리먼트들 각각이 나타내는 Z × Z 행렬은,
    해당 Z × Z 순환 순열 행렬의 첫 행의 모든 엘리먼트가 0인,
    무선 통신 시스템에서 정보 블록을 수신하는 방법.
  9. 제7 항에 있어서,
    부행렬 A_BG 및 부행렬 C_BG는 정보 부분에 대응되고, 부행렬 B_BG, 부행렬 D_BG, 부행렬 T_BG 및 부행렬 E_BG 는 패리티 부분에 대응되고,
    부행렬 B_BG는 M × M 단위 행렬이고, M은 자연수이고,
    부행렬 E_BG는 M × M 단위 행렬이고,
    부행렬 D_BG는 M × M 행렬이고,
    부행렬 T_BG는 M × M 행렬이고,
    무선 통신 시스템에서 정보 블록을 수신하는 방법.
  10. 제6 항에 있어서,
    부행렬 A_BG 및 부행렬 C_BG는 정보 부분에 대응되고, 부행렬 B_BG, 부행렬 D_BG, 부행렬 T_BG 및 부행렬 E_BG 는 패리티 부분에 대응되고,
    부행렬 D_BG는 M1 × M1 행렬이고, M1은 자연수,
    부행렬 T_BG는 M2 × M2 행렬이고, M2는 자연수,
    부행렬 B_BG는 M2 × M1 행렬이고, 부행렬 B_BG 의 마지막 열의 마지막 행의 엘리먼트는 '1' 이고, 마지막 열의 나머지 행들의 엘리먼트들 각각은 '0' 이고, 부행렬 B_BG 의 1열 부터 (M1-1)열까지의 열들의 각각에 포함되는 하나의 엘리먼트는 '1' 이고, 부행렬 B_BG 의 1열 부터 (M1-1)열까지의 열들의 각각에 포함되는 나머지 엘리먼트들은 '0' 이고,
    부행렬 E_BG는 M1 × M2 행렬이고, 부행렬 E_BG의 마지막 행의 마지막 열의 엘리먼트는 '1' 이고, 부행렬 E_BG의 마지막 행의 나머지 열들의 엘리먼트들 각각은 '0' 이고, 부행렬 E_BG의 1행부터 (M1-1)행까지의 행들의 각각에 포함되는 하나의 엘리먼트는 '1' 이고, 부행렬 E_BG의 1행부터 (M1-1)행까지의 행들의 각각에 포함되는 나머지 엘리먼트들은 '0' 인,
    무선 통신 시스템에서 정보 블록을 수신하는 방법.
  11. 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 전송하는 장치에 있어서,
    송수신기;
    메모리; 및
    상기 송수신기 및 상기 메모리와 연결되는 적어도 하나의 프로세서를 포함하고,
    상기 메모리는, 실행될 때, 상기 적어도 하나의 프로세서가 상기 적어도 하나의 프로세서가 동작들을 수행하도록 하는 인스트럭션들을 저장하고,
    상기 동작들은,
    Figure PCTKR2019017094-appb-img-000344
    를 포함하는 LDPC 베이스그래프 H_BG를 기반으로 정보 블록을 인코딩; 및
    상기 인코딩된 정보 블록을 전송하는 것을 포함하고,
    상기 H_BG의 각 엘리먼트는 영('0') 또는 일('1')이고,
    상기 H_BG의 엘리먼트들 중 '0'인 각 엘리먼트는 Z × Z 영(zero) 행렬을 나타내고(represent),
    상기 H_BG의 엘리먼트들 중 '1'인 각 엘리먼트는 Z × Z 단위 행렬(identity matrix)을 왼쪽으로 또는 오른쪽으로 순환 시프팅하여 획득된 순환 순열 행렬(circular permutation matrix)에 기초하여 획득된 Z × Z 행렬을 나타내며,
    상기 H_BG의 부행렬 (submatrix) T_BG는 이중 대각 행렬 (dual diagonal matrix)이고,
    상기 H_BG의 부행렬 D_BG는 이중 대각 행렬 (dual diagonal matrix)인,
    무선 통신 시스템에서 정보 블록을 전송하는 장치.
  12. 제11 항에 있어서,
    상기 동작들은,
    상기 H_BG에 대응되는, 패리티 체크 행렬 (parity check matrix, PCM) H에 기초하여 상기 정보 블록을 인코딩하는 것을 더 포함하고,
    무선 통신 시스템에서 정보 블록을 전송하는 장치.
  13. 제11 항에 있어서,
    부행렬 D_BG의 대각 엘리먼트들 각각이 나타내는 Z × Z 행렬은,
    해당 Z × Z 순환 순열 행렬의 첫 행의 모든 엘리먼트가 0인,
    무선 통신 시스템에서 정보 블록을 전송하는 장치.
  14. 제11 항에 있어서,
    부행렬 A_BG 및 부행렬 C_BG는 정보 부분에 대응되고, 부행렬 B_BG, 부행렬 D_BG, 부행렬 T_BG 및 부행렬 E_BG 는 패리티 부분에 대응되고,
    부행렬 B_BG는 M × M 단위 행렬이고, M은 자연수이고,
    부행렬 E_BG는 M × M 단위 행렬이고,
    부행렬 D_BG는 M × M 행렬이고,
    부행렬 T_BG는 M × M 행렬이고,
    무선 통신 시스템에서 정보 블록을 전송하는 장치.
  15. 제11 항에 있어서,
    부행렬 A_BG 및 부행렬 C_BG는 정보 부분에 대응되고, 부행렬 B_BG, 부행렬 D_BG, 부행렬 T_BG 및 부행렬 E_BG 는 패리티 부분에 대응되고,
    부행렬 D_BG는 M1 × M1 행렬이고, M1은 자연수,
    부행렬 T_BG는 M2 × M2 행렬이고, M2는 자연수,
    부행렬 B_BG는 M2 × M1 행렬이고, 부행렬 B_BG 의 마지막 열의 마지막 행의 엘리먼트는 '1' 이고, 마지막 열의 나머지 행들의 엘리먼트들 각각은 '0' 이고, 상기 부행렬 B_BG 의 1열 부터 (M1-1)열까지의 열들의 각각에 포함되는 하나의 엘리먼트는 '1' 이고, 부행렬 B_BG 의 1열 부터 (M1-1)열까지의 열들의 각각에 포함되는 나머지 엘리먼트들은 '0' 이고,
    부행렬 E_BG는 M1 × M2 행렬이고, 부행렬 E_BG의 마지막 행의 마지막 열의 엘리먼트는 '1' 이고, 부행렬 E_BG의 마지막 행의 나머지 열들의 엘리먼트들 각각은 '0' 이고, 부행렬 E_BG의 1행부터 (M1-1)행까지의 행들의 각각에 포함되는 하나의 엘리먼트는 '1' 이고, 부행렬 E_BG의 1행부터 (M1-1)행까지의 행들의 각각에 포함되는 나머지 엘리먼트들은 '0' 인,
    무선 통신 시스템에서 정보 블록을 전송하는 장치.
  16. 무선 통신 시스템에서 저밀도 패리티 검사 (Low density parity check, LDPC) 코드에 기초하여, 정보 블록을 수신하는 장치에 있어서,
    송수신기;
    메모리; 및
    상기 송수신기 및 상기 메모리와 연결되는 적어도 하나의 프로세서를 포함하고,
    상기 메모리는, 실행될 때, 상기 적어도 하나의 프로세서가 상기 적어도 하나의 프로세서가 동작들을 수행하도록 하는 인스트럭션들을 저장하고,
    상기 동작들은,
    상기 인코딩된 정보 블록을 수신; 및
    Figure PCTKR2019017094-appb-img-000345
    를 포함하는 LDPC 베이스그래프 H_BG를 기반으로 정보 블록을 디코딩하는 것을 포함하고,
    상기 H_BG의 각 엘리먼트는 영('0') 또는 일('1')이고,
    상기 H_BG의 엘리먼트들 중 '0'인 각 엘리먼트는 Z × Z 영(zero) 행렬을 나타내고(represent),
    상기 H_BG의 엘리먼트들 중 '1'인 각 엘리먼트는 Z × Z 단위 행렬(identity matrix)을 왼쪽으로 또는 오른쪽으로 순환 시프팅하여 획득된 순환 순열 행렬(circular permutation matrix)에 기초하여 획득된 Z × Z 행렬을 나타내며,
    부행렬 (submatrix) T_BG는 이중 대각 행렬 (dual diagonal matrix)이고,
    부행렬 D_BG는 이중 대각 행렬 (dual diagonal matrix)인,
    무선 통신 시스템에서 정보 블록을 수신하는 장치.
  17. 제16 항에 있어서,
    상기 동작들은,
    상기 H_BG에 대응되는, 패리티 체크 행렬 (parity check matrix, PCM) H에 기초하여 상기 정보 블록을 디코딩하는 것을 더 포함하고,
    무선 통신 시스템에서 정보 블록을 수신하는 장치.
  18. 제16 항에 있어서,
    부행렬 D_BG의 대각 엘리먼트들 각각이 나타내는 Z × Z 행렬은,
    해당 Z × Z 순환 순열 행렬의 첫 행의 모든 엘리먼트가 0인,
    무선 통신 시스템에서 정보 블록을 수신하는 장치.
  19. 제16 항에 있어서,
    부행렬 A_BG 및 부행렬 C_BG는 정보 부분에 대응되고, 부행렬 B_BG, 부행렬 D_BG, 부행렬 T_BG 및 부행렬 E_BG 는 패리티 부분에 대응되고,
    부행렬 B_BG는 M × M 단위 행렬이고, M은 자연수이고,
    부행렬 E_BG는 M × M 단위 행렬이고,
    부행렬 D_BG는 M × M 행렬이고,
    부행렬 T_BG는 M × M 행렬이고,
    무선 통신 시스템에서 정보 블록을 수신하는 장치.
  20. 제16 항에 있어서,
    부행렬 A_BG 및 부행렬 C_BG는 정보 부분에 대응되고, 부행렬 B_BG, 부행렬 D_BG, 부행렬 T_BG 및 부행렬 E_BG 는 패리티 부분에 대응되고,
    부행렬 D_BG는 M1 × M1 행렬이고, M1은 자연수,
    부행렬 T_BG는 M2 × M2 행렬이고, M2는 자연수,
    부행렬 B_BG는 M2 × M1 행렬이고, 부행렬 B_BG 의 마지막 열의 마지막 행의 엘리먼트는 '1' 이고, 마지막 열의 나머지 행들의 엘리먼트들 각각은 '0' 이고, 부행렬 B_BG 의 1열 부터 (M1-1)열까지의 열들의 각각에 포함되는 하나의 엘리먼트는 '1' 이고, 부행렬 B_BG 의 1열 부터 (M1-1)열까지의 열들의 각각에 포함되는 나머지 엘리먼트들은 '0' 이고,
    부행렬 E_BG는 M1 × M2 행렬이고, 부행렬 E_BG의 마지막 행의 마지막 열의 엘리먼트는 '1' 이고, 부행렬 E_BG의 마지막 행의 나머지 열들의 엘리먼트들 각각은 '0' 이고, 부행렬 E_BG의 1행부터 (M1-1)행까지의 행들의 각각에 포함되는 하나의 엘리먼트는 '1' 이고, 부행렬 E_BG의 1행부터 (M1-1)행까지의 행들의 각각에 포함되는 나머지 엘리먼트들은 '0' 인,
    무선 통신 시스템에서 정보 블록을 수신하는 장치.
PCT/KR2019/017094 2019-01-07 2019-12-05 무선 통신 시스템에서 저밀도 패리티 체크 행렬을 이용한 채널 코딩을 수행하는 방법 및 장치 WO2020145516A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/421,210 US11528036B2 (en) 2019-01-07 2019-12-05 Method and device for carrying out channel coding using low density parity check matrix in wireless communication system

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20190001708 2019-01-07
KR10-2019-0001708 2019-01-07
KR20190079999 2019-07-03
KR10-2019-0079999 2019-07-03

Publications (1)

Publication Number Publication Date
WO2020145516A1 true WO2020145516A1 (ko) 2020-07-16

Family

ID=71520713

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/017094 WO2020145516A1 (ko) 2019-01-07 2019-12-05 무선 통신 시스템에서 저밀도 패리티 체크 행렬을 이용한 채널 코딩을 수행하는 방법 및 장치

Country Status (2)

Country Link
US (1) US11528036B2 (ko)
WO (1) WO2020145516A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112332859A (zh) * 2020-11-11 2021-02-05 西安电子科技大学 低复杂度的多元ldpc码校验节点单元及数字通信设备
CN113114276A (zh) * 2021-04-22 2021-07-13 深圳大学 一种基于循环移位的网络编解码方法、装置及相关组件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008092040A2 (en) * 2007-01-24 2008-07-31 Qualcomm Incorporated Ldpc encoding and decoding of packets of variable sizes
US20090210767A1 (en) * 2008-02-18 2009-08-20 Samsung Electronics Co., Ltd. Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes
US20130013973A1 (en) * 2004-10-12 2013-01-10 Michael Livshitz Low density parity check (ldpc) code
WO2018082290A1 (en) * 2016-11-03 2018-05-11 Huawei Technologies Co., Ltd. Method and apparatus for encoding and decoding ldpc codes
WO2018143743A1 (ko) * 2017-02-06 2018-08-09 엘지전자 주식회사 행-직교 구조(row-orthogonal)를 이용한 LDPC 코드 전송 방법 및 이를 위한 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101685010B1 (ko) * 2012-06-01 2016-12-13 한국전자통신연구원 지상파 클라우드 방송을 위한 ldpc 부호
US10340949B2 (en) * 2017-02-06 2019-07-02 Qualcomm Incorporated Multiple low density parity check (LDPC) base graph design
US10879927B2 (en) * 2017-05-17 2020-12-29 Futurewei Technologies, Inc. Compact low density parity check (LDPC) base graph

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130013973A1 (en) * 2004-10-12 2013-01-10 Michael Livshitz Low density parity check (ldpc) code
WO2008092040A2 (en) * 2007-01-24 2008-07-31 Qualcomm Incorporated Ldpc encoding and decoding of packets of variable sizes
US20090210767A1 (en) * 2008-02-18 2009-08-20 Samsung Electronics Co., Ltd. Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes
WO2018082290A1 (en) * 2016-11-03 2018-05-11 Huawei Technologies Co., Ltd. Method and apparatus for encoding and decoding ldpc codes
WO2018143743A1 (ko) * 2017-02-06 2018-08-09 엘지전자 주식회사 행-직교 구조(row-orthogonal)를 이용한 LDPC 코드 전송 방법 및 이를 위한 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112332859A (zh) * 2020-11-11 2021-02-05 西安电子科技大学 低复杂度的多元ldpc码校验节点单元及数字通信设备
CN112332859B (zh) * 2020-11-11 2023-04-18 西安电子科技大学 低复杂度的多元ldpc码校验节点单元及数字通信设备
CN113114276A (zh) * 2021-04-22 2021-07-13 深圳大学 一种基于循环移位的网络编解码方法、装置及相关组件
CN113114276B (zh) * 2021-04-22 2022-08-05 深圳大学 一种基于循环移位的网络编解码方法、装置及相关组件

Also Published As

Publication number Publication date
US11528036B2 (en) 2022-12-13
US20220069842A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
AU2018288906B2 (en) Method and apparatus of rate-matching for communication and broadcasting systems
WO2019098677A1 (ko) Pbch 전송 방법 및 전송 장치, 및 pbch 수신 방법 및 수신 장치
WO2019194635A1 (en) Apparatus and method for encoding and decoding using polar code in wireless communication system and broadcasting system
WO2018174569A1 (en) Apparatus and method of transmission using harq in communication or broadcasting system
WO2020231124A1 (en) Method and apparatus for data transmission in wireless communication system
WO2018164544A1 (en) Method and apparatus for nr-dmrs sequence design
WO2018236114A1 (en) METHOD AND APPARATUS FOR FLOW ADAPTATION FOR COMMUNICATION AND BROADCASTING SYSTEMS
WO2020231235A1 (en) Method and apparatus for decoding data in communication or broadcasting system
WO2018212558A1 (en) Method and apparatus for coding/decoding in a communication or broadcasting system using high-order modulation
WO2021029702A1 (ko) 무선 통신 시스템에서 채널 상태 정보를 보고하는 방법 및 이에 대한 장치
WO2017082626A1 (ko) 무선 통신 시스템에서 복호화 방법 및 장치
WO2021049888A1 (en) Method and apparatus for data decoding in communication or broadcasting system
WO2019221543A1 (ko) 하향링크 신호를 송수신하는 방법 및 이를 위한 장치
WO2020045943A1 (ko) 무선 통신 시스템에서 폴라 코딩에 기초한 채널 코딩을 수행하는 방법 및 장치
WO2018231026A1 (ko) 정보 전송 방법 및 전송 장치
WO2018174672A2 (ko) 하향링크 신호 수신 방법 및 사용자기기, 그리고 하향링크 신호 전송 방법 및 기지국
WO2021137658A1 (en) Method and apparatus for reciprocity based csi-rs transmission and reception
WO2020145516A1 (ko) 무선 통신 시스템에서 저밀도 패리티 체크 행렬을 이용한 채널 코딩을 수행하는 방법 및 장치
WO2022030920A1 (en) Transmitting method and receiving method for control information, user equipment and base station
WO2020226304A1 (en) Apparatus and method for decoding of low-density parity check codes in wireless communication system
WO2019031925A1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
WO2019031841A1 (ko) 정보 전송 방법 및 전송 장치 및 정보 수신 방법 및 수신 장치
EP3949127A1 (en) Device and method to transmit and receive signal in communication system
WO2018225885A1 (ko) Sc-ldpc 코드 부호화 방법 및 이를 위한 장치
WO2019139412A1 (ko) 정보를 전송하는 방법 및 장치, 그리고 정보를 수신하는 방법 및 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19909464

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19909464

Country of ref document: EP

Kind code of ref document: A1