JP5515688B2 - 高圧インバータのセル通信制御装置およびセル通信制御方法 - Google Patents
高圧インバータのセル通信制御装置およびセル通信制御方法 Download PDFInfo
- Publication number
- JP5515688B2 JP5515688B2 JP2009271498A JP2009271498A JP5515688B2 JP 5515688 B2 JP5515688 B2 JP 5515688B2 JP 2009271498 A JP2009271498 A JP 2009271498A JP 2009271498 A JP2009271498 A JP 2009271498A JP 5515688 B2 JP5515688 B2 JP 5515688B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- serial signal
- serial
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
30a…ゲートG1生成回路
30b…ゲートG2生成回路
40…ゲート以外のシリアル信号生成回路
50…通信制御部
51…ゲート指令入力部
51a…ゲートg1指令入力部
51b…ゲートg2指令入力部
52,62…ゲート指令状態変化検出回路
53…送信信号確定回路
54…シリアル送信周期カウンタ
55…ゲート状態変化ラッチ回路
56…ゲート遅延検出カウンタ
57…シリアル信号更新遅延減算カウンタ
58…シリアル信号更新開始信号出力回路
59…シリアル信号送信処理回路
100、100a,100b…信号再生部
101…更新後のゲート以外のシリアル信号
110…光配線
MCU…主制御部
U1〜U3、V1〜V3、W1〜W3…セル
Claims (3)
- インバータを有するセルを複数備えて構成された高圧インバータの主制御装置と、前記複数のセルとの間で信号の授受を行なう高圧インバータのセル通信制御装置であって、
前記主制御装置は、
前記インバータのゲート指令信号およびゲート以外のシリアル信号を入力とし、
前記シリアル信号の送信開始タイミングから、前記入力されたゲート指令信号の状態が変化するまでの時間を監視し遅延時間として検出する遅延監視手段と、
前記シリアル信号のフレーム送信期間終了タイミングから、前記遅延監視手段により検出された遅延時間分遅らせたタイミングを送信タイミングとして更新するシリアル信号送信タイミング更新手段と、
前記シリアル信号送信タイミング更新手段により送信タイミングが更新されたシリアル信号を、1本の光配線を介して前記セルに送信する信号送信手段とを備え、
前記各セルは、前記1本の光配線を介して送信されたシリアル信号から前記ゲート指令信号を再生する信号再生手段を備えたことを特徴とする高圧インバータのセル通信制御装置。 - 前記主制御装置は、
前記入力されたゲート指令信号の状態変化を検出するゲート指令状態変化検出回路と、
前記ゲート指令状態変化検出回路の検出出力に基づいて、前記入力されたシリアル信号の送信を確定する送信信号確定回路と、
前記シリアル信号のフレーム送信期間が設定され、シリアル信号更新開始信号の入力により起動するシリアル送信周期カウンタとを備え、
前記遅延監視手段は、
前記ゲート指令状態変化検出回路の検出出力によりセットされてから、前記シリアル送信周期カウンタのカウントアップによりリセットされるまでの期間ラッチ信号を保持するゲート状態変化ラッチ回路と、
シリアル信号更新開始信号の入力時にカウントを開始し、前記ゲート状態変化ラッチ回路のラッチ信号保持終了時にカウントを停止し、前記シリアル送信周期カウンタのカウントアップによりリセットされるゲート遅延検出カウンタとを備え、
前記シリアル信号送信タイミング更新手段は、
前記ゲート遅延検出カウンタのリセット時にカウントを開始し、該ゲート遅延検出カウンタのカウント値に相当する時間カウント動作するシリアル信号更新遅延減算カウンタと、
前記シリアル信号更新遅延減算カウンタのカウントアップ時か、又は前記ゲート遅延検出カウンタのリセット時にシリアル信号更新開始信号を出力するシリアル信号更新開始信号出力回路とを備え、
前記信号送信手段は、前記シリアル信号更新開始信号入力時に、前記送信信号確定回路により確定されたシリアル信号の送信を行なうシリアル信号送信処理回路を備えたことを特徴とする請求項1に記載の高圧インバータのセル通信制御装置。 - インバータを有するセルを複数備えて構成された高圧インバータの主制御装置と、前記複数のセルとの間で信号の授受を行なう高圧インバータのセル通信制御方法であって、
前記主制御装置は、前記インバータのゲート指令信号およびゲート以外のシリアル信号を入力とし、
前記主制御装置の遅延監視手段が、前記シリアル信号の送信開始タイミングから、前記入力されたゲート指令信号の状態が変化するまでの時間を監視し遅延時間として検出する遅延監視ステップと、
前記主制御装置のシリアル信号送信タイミング更新手段が、前記シリアル信号のフレーム送信期間終了タイミングから、前記遅延監視手段により検出された遅延時間分遅らせたタイミングを送信タイミングとして更新するシリアル信号送信タイミング更新ステップと、
前記主制御装置の信号送信手段が、前記シリアル信号送信タイミング更新手段により送信タイミングが更新されたシリアル信号を、1本の光配線を介して前記セルに送信する信号送信ステップと、
前記セルの信号再生手段が、前記1本の光配線を介して送信されたシリアル信号から前記ゲート指令信号を再生する信号再生ステップとを備えたことを特徴とする高圧インバータのセル通信制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009271498A JP5515688B2 (ja) | 2009-11-30 | 2009-11-30 | 高圧インバータのセル通信制御装置およびセル通信制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009271498A JP5515688B2 (ja) | 2009-11-30 | 2009-11-30 | 高圧インバータのセル通信制御装置およびセル通信制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011115005A JP2011115005A (ja) | 2011-06-09 |
JP5515688B2 true JP5515688B2 (ja) | 2014-06-11 |
Family
ID=44236930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009271498A Active JP5515688B2 (ja) | 2009-11-30 | 2009-11-30 | 高圧インバータのセル通信制御装置およびセル通信制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5515688B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6111031B2 (ja) * | 2012-08-22 | 2017-04-05 | 東芝三菱電機産業システム株式会社 | 自励式電力変換装置 |
JP7501446B2 (ja) | 2020-08-04 | 2024-06-18 | 株式会社明電舎 | 電力変換システムおよび電力変換システムの制御方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3506546B2 (ja) * | 1995-09-26 | 2004-03-15 | 富士通株式会社 | シリアルデータ通信におけるデータ有効期間信号生成回路 |
JP2001168849A (ja) * | 1999-12-07 | 2001-06-22 | Nec Ic Microcomput Syst Ltd | 調歩式データ・インターフェイス回路 |
JP2002345252A (ja) * | 2001-05-17 | 2002-11-29 | Meidensha Corp | 複数台の電力変換装置の運転方法とその装置 |
JP2006011495A (ja) * | 2004-06-22 | 2006-01-12 | Yokogawa Electric Corp | データ転送装置およびデータ転送方法 |
JP4665602B2 (ja) * | 2004-09-10 | 2011-04-06 | 株式会社明電舎 | 多相直列多重電力変換装置のpwm制御方法 |
JP2007295647A (ja) * | 2006-04-21 | 2007-11-08 | Meidensha Corp | インバータの同期運転方式 |
JP2008228548A (ja) * | 2007-03-16 | 2008-09-25 | Nippon Reliance Kk | インバータの並列運転を行う電力変換装置及び電力変換方法 |
-
2009
- 2009-11-30 JP JP2009271498A patent/JP5515688B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011115005A (ja) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6141818B2 (ja) | 並列インバータ制御装置 | |
KR100942978B1 (ko) | 반도체 메모리 소자 | |
JP4990315B2 (ja) | ブランク期間にクロック信号を伝送するディスプレイ装置及び方法 | |
JP5398380B2 (ja) | Pwm半導体電力変換装置システムおよびpwm半導体電力変換装置 | |
JPH11178217A (ja) | 多重系制御装置の同期方式および同期方法 | |
KR950035370A (ko) | 모니터의 전원 제어회로 | |
CN103680378A (zh) | 时序控制器、显示装置及其驱动方法 | |
JP5515688B2 (ja) | 高圧インバータのセル通信制御装置およびセル通信制御方法 | |
JP3952298B2 (ja) | 分散型電源システム及び分散型電源システムの制御プログラム | |
JP6230757B2 (ja) | 通信装置、及び電力変換装置 | |
JP5125605B2 (ja) | リセット制御を有する集積回路装置 | |
JP2014068466A (ja) | 充電装置 | |
JP5601710B2 (ja) | 異常検出システム | |
JP2000009809A (ja) | 誤設定検出機能を具備したic試験装置 | |
US8050543B2 (en) | Trigger mechanism for current acquisition used for motor control applications | |
JP7077588B2 (ja) | 信号伝播装置 | |
JP3282195B2 (ja) | 交流電源装置の位相差検出回路 | |
US6842044B1 (en) | Glitch-free receivers for bi-directional, simultaneous data bus | |
JP5726476B2 (ja) | 電力変換器用制御装置 | |
JP2000029563A (ja) | 動作タイミング制御機能を有するシステム | |
JP5592189B2 (ja) | ディジタル保護制御装置 | |
KR100446389B1 (ko) | 액정표시소자의모드자동검출회로 | |
JP2008252864A (ja) | 半導体装置及びその駆動方法 | |
JP3063291B2 (ja) | 回線監視回路 | |
JPH05128060A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130809 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5515688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |