JP2011115005A - 高圧インバータのセル通信制御装置およびセル通信制御方法 - Google Patents

Abstract

【課題】インバータを有するセルを複数備えた高圧インバータのセル通信制御装置において、ＭＣＵと各セル間の通信に必要とする光配線の本数を減らす。
【解決手段】 ＭＣＵの通信制御部５０に、シリアル信号の送信開始タイミングから、入力ゲート指令信号の状態が変化するまでの時間を遅延時間として検出するゲート状態変化ラッチ回路５５およびゲート遅延検出カウンタ５６を設け、前記検出時における送信シリアル信号の、設定されたフレーム送信期間後に送信するシリアル信号の送信開始タイミングを、前記遅延時間分遅らせて更新するシリアル信号更新遅延減算カウンタ５７およびシリアル信号更新開始信号出力回路５８を設け、前記更新されたシリアル信号を、１本の光配線１１０を介して前記セルに送信するシリアル信号送信処理回路５９を設け、前記セルに、前記送信されたシリアル信号から前記ゲート指令信号を再生する信号再生部１００を設ける。
【選択図】図１

Description

本発明は、高圧インバータの主制御装置と、絶縁された複数のセル（単相インバータ）とを通信制御する際の制御方式に関する。

現在の高圧インバータでは、光ケーブル４芯により、主制御装置（メインコントロールユニット、以下ＭＣＵと称する）と各セルユニットの通信を行なっている。具体的には、例えば図５に示すように、ＭＣＵから各セル（Ｕ１〜Ｕ３、Ｖ１〜Ｖ３、Ｗ１〜Ｗ３）に、ゲート指令（Ｇ１とＧ２は個別信号）、ゲート指令以外のセルへの指令（ＧＥ：シリアル通信）、および各セルからＭＣＵへセル状態監視用の各種信号（ＦＬＴ：シリアル通信）を４本の光配線にて通信している。

尚図５において、１１は遮断器ＶＣＢを備えた開閉器盤、１２は入力トランス盤、１３はインバータ盤、１４ａ，１４ｂは接地抵抗、１５は地絡検出器、１６_U，１６_V，１６_Wは変流器、１７は負荷としてのモータ、１８はパルスピックアップ、１９は制御盤である。

また、前記セルＵ１〜Ｕ３、Ｖ１〜Ｖ３、Ｗ１〜Ｗ３は各々図６のように構成されている。Ｄ１〜Ｄ６は三相ブリッジ接続され、順変換部を構成するダイオード、Ｃはコンデンサ、ＳＷ１〜ＳＷ４は単相ブリッジ接続され、逆変換部を構成するスイッチ素子、Ｄ７〜Ｄ１０はスイッチ素子ＳＷ１〜ＳＷ４に逆並列接続された還流ダイオードである。

図中のＧ１とＧ２はスイッチ素子ＳＷ１，ＳＷ３へのデート指令信号であり、相関性はない。反転Ｇ１（又は反転Ｇ２）はＧ１（又はＧ２）と逆の信号である。Ｇ１とＧ２の信号はスイッチ素子がオン状態のとき光をオンの状態としている。

尚、従来のシリアルデータ通信におけるデータ有効期間信号生成回路は、例えば特許文献１に記載のものが提案されていた。

また本発明で利用する、複数のゲート指令信号をフレーム送信周期内で同時変化させない技術は、例えば特許文献２に記載されている。

特開平９−９３２３６号公報 特開２００６−１０９６８８号公報

図１の装置では、Ｇ１、Ｇ２のゲート信号を送信するために、個別光配線と光モジュールが必要であり、高価である。また従来、ＭＣＵと各セルの通信は４本の光配線にて接続していたので、配線が複雑となり、高価なものとなっていた。

本発明は上記課題を解決するものであり、その目的は、ＭＣＵと各セル間の通信に必要とする光配線の本数を減らして通信の簡単化、通信装置の低廉化を図った高圧インバータのセル通信制御装置およびセル通信制御方法を提供することにある。

上記課題を解決するための本発明の高圧インバータのセル通信制御装は、インバータを有するセルを複数備えて構成された高圧インバータの主制御装置と、前記複数のセルとの間で信号の授受を行なう高圧インバータのセル通信制御装置であって、前記主制御装置は、前記インバータのゲート指令信号およびゲート以外のシリアル信号を入力とし、前記シリアル信号の送信開始タイミングから、前記入力されたゲート指令信号の状態が変化するまでの時間を監視し遅延時間として検出する遅延監視手段と、前記遅延監視手段による遅延時間検出時における送信シリアル信号の、設定されたシリアル信号のフレーム送信期間後に送信するシリアル信号の送信開始タイミングを、前記検出された遅延時間分遅らせて送信タイミングを更新するシリアル信号送信タイミング更新手段と、前記シリアル信号送信タイミング更新手段により送信タイミングが更新されたシリアル信号を、１本の光配線を介して前記セルに送信する信号送信手段とを備え、前記各セルは、前記１本の光配線を介して送信されたシリアル信号から前記ゲート指令信号を再生する信号再生手段を備えたことを特徴としている。

また、前記インバータのゲート指令信号は、前記シリアル信号送信周期未満の期間、同時変化を防止した複数の信号で構成され、前記遅延監視手段は、シリアル信号の送信開始タイミングから、前記入力された複数のゲート指令信号の論理輪の状態が変化するまでの時間を監視し遅延時間として検出し、前記セルの信号再生手段は、前記複数のゲート指令信号を再生することを特徴としている。

また、前記主制御装置は、前記入力されたゲート指令信号の状態変化を検出するゲート指令状態変化検出回路と、前記ゲート指令状態変化検出回路の検出出力に基づいて、前記入力されたシリアル信号の送信を確定する送信信号確定回路と、前記シリアル信号のフレーム送信期間が設定され、シリアル信号更新開始信号の入力により起動するシリアル送信周期カウンタとを備え、前記遅延監視手段は、前記ゲート指令状態変化検出回路の検出出力によりセットされてから、前記シリアル送信周期カウンタのカウントアップによりリセットされるまでの期間ラッチ信号を保持するゲート状態変化ラッチ回路と、シリアル信号更新開始信号の入力時にカウントを開始し、前記ゲート状態変化ラッチ回路のラッチ信号保持終了時にカウントを停止し、前記シリアル送信周期カウンタのカウントアップによりリセットされるゲート遅延検出カウンタとを備え、前記シリアル信号送信タイミング更新手段は、前記ゲート遅延検出カウンタのリセット時にカウントを開始し、該ゲート遅延検出カウンタのカウント値に相当する時間カウント動作するシリアル信号更新遅延減算カウンタと、前記シリアル信号更新遅延減算カウンタのカウントアップ時か、又は前記ゲート遅延検出カウンタのリセット時にシリアル信号更新開始信号を出力するシリアル信号更新開始信号出力回路とを備え、前記信号送信手段は、前記シリアル信号更新開始信号入力時に、前記送信信号確定回路により確定されたシリアル信号の送信を行なうシリアル信号送信処理回路を備えたことを特徴としている。

また、本発明の高圧インバータのセル通信制御方法は、インバータを有するセルを複数備えて構成された高圧インバータの主制御装置と、前記複数のセルとの間で信号の授受を行なう高圧インバータのセル通信制御方法であって、前記主制御装置は、前記インバータのゲート指令信号およびゲート以外のシリアル信号を入力とし、前記主制御装置の遅延監視手段が、前記シリアル信号の送信開始タイミングから、前記入力されたゲート指令信号の状態が変化するまでの時間を監視し遅延時間として検出する遅延監視ステップと、前記主制御装置のシリアル信号送信タイミング更新手段が、前記遅延監視手段による遅延時間検出時における送信シリアル信号の、設定されたシリアル信号のフレーム送信期間後に送信するシリアル信号の送信開始タイミングを、前記検出された遅延時間分遅らせて送信タイミングを更新するシリアル信号送信タイミング更新ステップと、前記主制御装置の信号送信手段が、前記シリアル信号送信タイミング更新手段により送信タイミングが更新されたシリアル信号を、１本の光配線を介して前記セルに送信する信号送信ステップと、前記セルの信号再生手段が、前記１本の光配線を介して送信されたシリアル信号から前記ゲート指令信号を再生する信号再生ステップとを備えたことを特徴としている。

本発明によれば、高圧インバータのセル通信において、１本の光配線によりゲート指令信号およびゲート以外のシリアル信号を伝送させることができる。このため従来４本必要であった光配線が２本（ＭＣＵからセルへ前記信号を送信するための１本と、セルからＭＣＵへのセル状態監視用の各種信号ＦＬＴを受信するための１本）で済み、配線が簡単化されるとともに、装置の低廉化を図ることができる。

また、ＭＣＵ側のゲート指令力値（源信号）とセル側で再生されたゲート信号のパルス幅を同一とすることができる。このため各セルの出力電圧指令の精度が確保され、結果として高圧インバータの出力電圧精度を維持することができる。

本発明の一実施形態例を示す構成図。 本発明の一実施形態例の通信制御方式を説明するタイミングチャート。 本発明の他の実施形態例を示す構成図。 本発明の他の実施形態例の通信制御方式を説明するタイミングチャート。 従来のＭＣＵとセル通信の一例を示す構成図。 従来のセル（単相インバータ）の一例を示す構成図。

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。

本実施形態例では、例えば図５（ａ）のように構成された装置において、ＭＣＵ（主制御装置）とセルＵ１〜Ｕ３、Ｖ１〜Ｖ３、Ｗ１〜Ｗ３を結ぶ光配線を２本で構成し、そのうち１本はゲート指令信号（Ｇ１，Ｇ２）およびゲート以外のシリアル信号（ゲート指令以外のセルへの指令：ＧＥ）の３種類信号を伝送し、他の１本はセル状態監視用の各種信号（ＦＬＴ）を伝送させるようにした。

図１は実施例１におけるＭＣＵの構成を示し、図２は実施例１の通信制御方式のタイミングチャートを示している。図１において、３０はゲート指令信号Ｇ１（又はＧ２）を生成するゲート生成回路であり、生成されたゲート指令は通信制御部５０に入力される。

４０はゲート以外のシリアル信号ＧＥを生成するゲート以外のシリアル信号生成回路であり、生成されたシリアル信号は通信制御部５０に入力される。

５１はゲート生成回路３０からのゲート指令信号（例えば図２（ｂ）の信号）を入力するゲート指令入力部、５２はゲート指令入力部５１から入力されたゲート指令信号の状態変化（オフ→オン、又はオン→オフ）を検出するゲート指令状態変化検出回路である。

５３は、前記シリアル信号生成回路４０からのシリアル信号を入力とし、ゲート指令状態変化検出回路５２の検出出力に基づいて前記シリアル信号の送信を確定する送信信号確定回路である。

５４は、前記シリアル信号のフレーム送信期間（送信周期）ｔｏが設定され、後述するシリアル信号更新開始信号出力回路５８からシリアル信号更新開始信号（ｆ）が入力されたときにカウント動作が起動されるシリアル送信周期カウンタである。

５５は、ゲート指令状態検出回路５２の検出出力によりセットされ、その後シリアル送信周期カウンタ５４のカウントアップによりリセットされるまでの期間、図２（ｃ）のようにラッチ信号を保持するゲート状態変化ラッチ回路である。

５６は、後述のシリアル信号更新開始信号（ｆ）の入力時に図２（ｄ）のようにカウントを開始し、ゲート状態変化ラッチ回路５５のラッチ信号保持終了時（ラッチ信号のエッジがダウンする時）にカウントを停止し、シリアル送信周期カウンタ５４のカウントアップ（ｔ０経過）によりリセットされるゲート遅延検出カウンタである。

５７は、ゲート遅延検出カウンタ５６がリセットされたとき（遅延時間セット）、図２（ｅ）のように初期値をマイナス値として、前記カウンタ５６のカウント値（ゲート遅延検出時間）に相当する時間カウントを行なうシリアル信号更新遅延減算カウンタである。

５８は、シリアル信号更新遅延減算カウンタ５７のカウントアップ時、又は前記ゲート遅延検出カウンタ５６のリセット時に、図２（ｆ）のようにシリアル信号更新開始信号（ｆ）を出力するシリアル信号更新開始信号出力回路である。

５９は、シリアル信号更新開始信号（ｆ）の入力時に、前記送信信号確定回路５３により確定されたシリアル信号（ＧＥ）の送信を図２（ｇ）のように行なうシリアル信号送信処理回路である。

１００は、セル側に設けられ、１本の光配線１１０を介してＭＣＵの通信制御部５０より伝送されたシリアル信号から、前記更新後のゲート指令信号（Ｇ１又はＧ２）を再生する信号再生部（本発明の信号再生手段）である。

１０１はセル側に伝送された、更新後のゲート以外のシリアル信号（ＧＥ）を示している。

尚、前記通信制御部５０内の各部は、図示省略のクロック同期回路で発生された、図２（ａ）に示すクロックパルスに基づいて各動作を行うものであり、図１中の（ｂ）〜（ｈ）は各部の動作状態が図２（ｂ）〜（ｈ）の各信号波形となることを示している。

また、セルからＭＣＵへＦＬＴ（セル状態監視用の各種信号）を送信するための１本の光配線は図示省略している。

また、前記ゲート状態変化ラッチ回路５５、ゲート遅延検出カウンタ５６およびシリアル送信周期カウンタ５４によって、本発明の遅延監視手段を構成している。

また、前記シリアル信号更新遅延減算カウンタ５７、シリアル信号更新開始信号出力回路５８およびシリアル送信周期カウンタ５４によって、本発明のシリアル信号送信タイミング更新手段を構成している。

また、前記シリアル信号送信処理回路５９によって本発明の信号送信手段を構成している。

次に上記のように構成された装置の動作を図２とともに説明する。図２の（ａ）は通信制御部５０のクロック、（ｂ）はゲート指令入力部５１に入力されるゲート指令入力、（ｃ）はゲート状態変化ラッチ回路５５における、ゲート状態が変化した場合のラッチ信号であり、現在のフレーム送信完了までラッチしている。

（ｄ）は送信を開始（或いは送信シリアル信号のフレームを更新）してからゲート状態変化（図（ｃ）の立上り）までの時間をゲート遅延検出カウンタ５６によりカウントしたもので、次のフレーム送信完了まで維持する。

（ｅ）は、（ｄ）にて検出したゲート遅延検出時間を受け取り、送信完了後から次の送信開始までの遅延動作を、シリアル信号更新遅延減算カウンタ５７によって行なう。初期値は（ｄ）のマイナス値としている。

（ｆ）はシリアル信号更新開始信号出力回路５８の出力であり、シリアル信号を更新し、かつ、送信を開始するタイミングを示している。

（ｇ）はシリアル信号送信処理回路５９における送信タイミングと、シリアル信号のフレーム概要を示している。

（ｈ）は、（ｇ）にて送信する場合の、送信しようとするゲート指令値を示しており、セル側の信号再生部１００でこのゲート指令値と同じ値の信号が再生される。

図２において、（ｅ）のｔ１〜ｔ３は、ゲート指令入力の状態変化が生じた場合のシリアル通信の今回の送信開始タイミングからの遅れ時間を示しており、今回の送信完了タイミングからその遅延時間をもって、次回の送信開始を行なう。これにより、（ｂ）からｔ０の時間だけ遅れて（ｈ）のようにゲート指令を送信することができる。

尚、その送信遅延時間中は、（ｇ）の空白時間に相当し、通常、ストップビットを送信している（図示省略）ものとする。これにより、（ｈ）に示した、送信しようとしているゲート指令のパルス（ｔｏｎ_１、ｔｏｆｆ_１）等は、通信制御部５０に入力されたゲート指令入力のパルス（ｔｏｎ_０、ｔｏｆｆ_０）と一致している。これにより、任意のゲート指令入力をシリアル通信化しても、源信号のパルス幅を維持することができる。

次に時間の流れに沿って動作の詳細を説明する。

まず時刻ｔ₀₁では、図２（ｂ），（ｃ）に示すようにゲート指令入力の状態が変化していないためゲート遅延検出カウンタ５６によるゲート遅延時間検出時間は零であり、シリアル送信周期カウンタ５４の周期ｔ０経過によって前記カウンタ５６が図２（ｄ）のようにリセットされており、これによってシリアル信号更新開始信号出力回路５８から前記更新開始信号（ｆ）が出力されたことを示している。

この更新開始信号（ｆ）によってシリアル信号送信処理回路５９は（ｇ）のようにシリアル信号の送信を開始する。

この時刻ｔ₀₁における信号（ｆ）によってゲート遅延検出カウンタ５６がカウントを開始し、次にゲート指令入力（ｂ）の状態が変化し（ｃ）のラッチ信号が立上がった時刻ｔ₀₂において、前記カウンタ５６のカウントが（ｄ）のように停止される。この時刻ｔ₀₁から時刻ｔ₀₂までの時間ｔ１がゲート遅延検出時間である。

次に前記信号（ｆ）が出力された時刻ｔ₀₁から、シリアル信号（ｇ）のフレーム送信期間（送信周期）ｔ０が経過した時刻ｔ₀₃において、（ｃ）のラッチ信号が立下がって（ｄ）のゲート遅延検出カウンタ５６がリセットされ、これによって（ｅ）のシリアル信号更新遅延減算カウンタ５７がセットされて初期値マイナス値からカウントを開始する。

次にシリアル信号更新遅延減算カウンタ５７は、ゲート遅延検出カウンタ５６で検出されたゲート遅延検出時間ｔ１に相当する時間カウントを行い（ｅ）、ゼロリミットとなった時刻ｔ₀₄において、シリアル信号更新開始信号（ｆ）が出力される。このため時刻ｔ₀₁から、シリアル信号のフレーム送信期間ｔ０に前記ゲート遅延検出時間ｔ１を加えた時間が経過した時刻ｔ₀₄において、次のシリアル信号が（ｇ）のように送信される。

またこの時刻ｔ₀₄における前記信号（ｆ）によってゲート遅延検出カウンタ５６がカウントを開始する（ｄ）。

次に時刻ｔ₀₅においてシリアル信号更新開始信号（ｆ）が出力されているが、これは、時刻ｔ₀₄から時刻ｔ₀₅の間でゲート指令入力（ｂ）の状態が変化していないためゲート遅延検出時間が零であり、ゲート遅延検出カウンタ５６がｔ０経過後にリセットされたことによるものである。

この時刻ｔ₀₅では、次のシリアル信号（ｇ）が遅延なくシリアル信号送信処理回路５９から送信され、またゲート遅延検出カウンタ５６がカウントを開始する（ｄ）。

次にゲート指令入力（ｂ）の状態が変化し（ｃ）のラッチ信号が立上がった時刻ｔ₀₆において、前記カウンタ５６のカウントが（ｄ）のように停止される。この時刻ｔ₀₅から時刻ｔ₀₆までの時間ｔ２がゲート遅延検出時間である。

次に前記信号（ｆ）が出力された時刻ｔ₀₅から、シリアル信号（ｇ）のフレーム送信期間（送信周期）ｔ０が経過した時刻ｔ₀₇において、（ｃ）のラッチ信号が立下がって（ｄ）のゲート遅延検出カウンタ５６がリセットされ、これによって（ｅ）のシリアル信号更新遅延減算カウンタ５７がセットされて初期値マイナス値からカウントを開始する。

次にシリアル信号更新遅延減算カウンタ５７は、ゲート遅延検出カウンタ５６で検出されたゲート遅延検出時間ｔ２に相当する時間カウントを行い（ｅ）、ゼロリミットとなった時刻ｔ₀₈において、シリアル信号更新開始信号（ｆ）が出力される。このため時刻ｔ₀₅から、シリアル信号のフレーム送信期間ｔ０に前記ゲート遅延検出時間ｔ２を加えた時間が経過した時刻ｔ₀₈において、次のシリアル信号が（ｇ）のように送信される。

またこの時刻ｔ₀₈における前記信号（ｆ）によってゲート遅延検出カウンタ５６がカウントを開始する（ｄ）。

次にゲート指令入力（ｂ）の状態が変化し（ｃ）のラッチ信号が立上がった時刻ｔ₀₉において、前記カウンタ５６のカウントが（ｄ）のように停止される。この時刻ｔ₀₈から時刻ｔ₀₉までの時間ｔ３がゲート遅延検出時間である。

次に前記信号（ｆ）が出力された時刻ｔ₀₈から、シリアル信号（ｇ）のフレーム送信期間（送信周期）ｔ０が経過した時刻ｔ₁₀において、（ｃ）のラッチ信号が立下がって（ｄ）のゲート遅延検出カウンタ５６がリセットされ、これによって（ｅ）のシリアル信号更新遅延減算カウンタ５７がセットされて初期値マイナス値からカウントを開始する。

次にシリアル信号更新遅延減算カウンタ５７は、ゲート遅延検出カウンタ５６で検出されたゲート遅延検出時間ｔ３に相当する時間カウントを行い（ｅ）、ゼロリミットとなった時刻ｔ₁₁において、シリアル信号更新開始信号（ｆ）が出力される。このため時刻ｔ₀₈から、シリアル信号のフレーム送信期間ｔ０に前記ゲート遅延検出時間ｔ３を加えた時間が経過した時刻ｔ₁₁において、次のシリアル信号が（ｇ）のように送信される。

またこの時刻ｔ₁₁における前記信号（ｆ）によってゲート遅延検出カウンタ５６がカウントを開始する（ｄ）。

次に時刻ｔ₁₁からフレーム送信期間（送信周期）ｔ０が経過する時刻ｔ₁₂までの期間、ゲート指令入力（ｂ）の状態が変化していないため前記時刻ｔ₀₅の場合と同様にゲート遅延検出時間は零であり、時刻ｔ₁₂においてゲート遅延検出カウンタ５６がシリアル送信周期カウンタ５４のカウントアップによりリセットされ（ｄ）、シリアル信号更新開始信号（ｆ）が出力される。

またこの時刻ｔ₁₂では、次のシリアル信号（ｇ）が遅延なく送信され（図示省略）、またゲート遅延検出カウンタ５６がカウントを開始する（ｄ）。

上記の動作によってＭＣＵ側のゲート指令入力値（図２（ｂ）に示す源信号）とセル側で再生されたゲート信号（図２（ｈ））のパルス幅を同一とすることができ、出力電圧指令の精度が確保され、高圧インバータの出力電圧精度を維持することができる。

また、１本の光配線によりゲート指令信号およびゲート以外のシリアル信号を伝送させることができる。

実施例１では、単一ゲート（例えばＧ１）について示している。しかし、実際、高圧インバータではＭＣＵから各セルにＧ１，Ｇ２及びＧＥの３つのゲート信号を送信する必要がある（各セルの出力は単相インバータであり、２相分のゲート信号を出力する）。この場合、Ｇ１或いはＧ２のどちらか一方の状態変化が生じた場合に、上記実施例１と同様にフレームデータの更新タイミングに遅延を持たす（Ｇ１，Ｇ２の状態変化検出を論理和とする）ことで、送信前のゲート指令値と同じパルス幅のゲート信号を各セルに送信できる。

図３は実施例２におけるＭＣＵの構成を示し、図４は実施例２の通信制御方式のタイミングチャートを示している。図３、図４において、図１、図２と同一部分は同一符号をもって示し、その説明は省略する。

図３において図１と異なる点は、ＭＣＵ側に、ゲート指令信号Ｇ１を生成するゲートＧ１生成回路３０ａと、ゲート指令信号Ｇ２を生成するゲートＧ２生成回路３０ｂと、前記ゲート指令信号Ｇ１とＧ２がシリアル送信周期未満の期間、同時変化することを防止するゲート同時変化防止回路６０（例えば特許文献２に記載の技術を用いた回路）を設けたことと、ＭＣＵの通信制御部５０のゲート指令入力部を、ゲート指令信号Ｇ１を入力するゲートｇ１指令入力部５１ａと、ゲート指令信号Ｇ２を入力するゲートｇ２指令入力部５１ｂとで構成し、それら入力されたゲート指令信号Ｇ１，Ｇ２の論理和の状態変化を検出するゲート指令状態変化検出回路６２を設けたことと、セル側に設けられる信号再生部を、伝送されたシリアル信号から更新後のゲートＧ１指令を再生する信号再生部１００ａと、伝送されたシリアル信号から更新後のゲートＧ２指令を再生する信号再生部１００ｂとで構成したことにある。

次に上記のように構成された装置の動作を図４とともに説明する。図４の（ｂ１）はゲートＧ１指令入力、（ｂ２）はゲートＧ２指令入力を示し、（ｃ）は、（ｂ１）、（ｂ２）の状態変化のラッチ信号（論理和）を示している。

また、（ｈ１）は送信開始時のゲートＧ１指令、（ｈ２）は送信開始時のゲートＧ２指令を示している。

図４の（ｈ１）の信号は（ｂ１）に対して、（ｈ２）の信号は（ｂ２）に対してそれぞれ時間ｔ０だけ遅れるが、パルス幅は同じである。

本実施例２では、モータサージ電圧を抑制するためにゲート同時変化防止回路６０によって、フレーム送信周期ｔ０（１０μｓ未満）以下の期間はゲート指令の同時変化を防止している（図示Ｘの時点）。よって、実施例１同様の動作によりＧ１，Ｇ２のゲート指令のパルス幅はシリアル化しても精度良く送信される。以上により、高圧インバータの出力電圧を精度良く維持できる。

次に時間の流れに沿って動作の詳細を説明する。

まず時刻ｔ₂₁では、図４（ｂ１），（ｂ２），（ｃ）に示すようにゲート指令入力の状態が変化していないためゲート遅延検出カウンタ５６によるゲート遅延時間検出時間は零であり、シリアル送信周期カウンタ５４の周期ｔ０経過によって前記カウンタ５６が図４（ｄ）のようにリセットされており、これによってシリアル信号更新開始信号出力回路５８から前記更新開始信号（ｆ）が出力されたことを示している。

この更新開始信号（ｆ）によってシリアル信号送信処理回路５９は（ｇ）のようにシリアル信号の送信を開始する。

この時刻ｔ₂₁における信号（ｆ）によってゲート遅延検出カウンタ５６がカウントを開始し、次にゲート指令入力（ｂ１）の状態が変化し（ｃ）のラッチ信号が立上がった時刻ｔ₂₂において、前記カウンタ５６のカウントが（ｄ）のように停止される。この時刻ｔ₂₁から時刻ｔ₂₂までの時間ｔ１がゲート遅延検出時間である。

次に前記信号（ｆ）が出力された時刻ｔ₂₁から、シリアル信号（ｇ）のフレーム送信期間（送信周期）ｔ０が経過した時刻ｔ₂₃において、（ｃ）のラッチ信号が立下がって（ｄ）のゲート遅延検出カウンタ５６がリセットされ、これによって（ｅ）のシリアル信号更新遅延減算カウンタ５７がセットされて初期値マイナス値からカウントを開始する。

次にシリアル信号更新遅延減算カウンタ５７は、ゲート遅延検出カウンタ５６で検出されたゲート遅延検出時間ｔ１に相当する時間カウントを行い（ｅ）、ゼロリミットとなった時刻ｔ₂₄において、シリアル信号更新開始信号（ｆ）が出力される。このため時刻ｔ₂₁から、シリアル信号のフレーム送信期間ｔ０に前記ゲート遅延検出時間ｔ１を加えた時間が経過した時刻ｔ₂₄において、次のシリアル信号が（ｇ）のように送信される。

またこの時刻ｔ₂₄における前記信号（ｆ）によってゲート遅延検出カウンタ５６がカウントを開始する（ｄ）。

次にゲート指令入力（ｂ２）の状態が変化し（ｃ）のラッチ信号が立上がった時刻ｔ₂₅において、前記カウンタ５６のカウントが（ｄ）のように停止される。この時刻ｔ₂₄から時刻ｔ₂₅までの時間ｔ４がゲート遅延検出時間である。

次に前記信号（ｆ）が出力された時刻ｔ₂₄から、シリアル信号（ｇ）のフレーム送信期間（送信周期）ｔ０が経過した時刻ｔ₂₆において、（ｃ）のラッチ信号が立下がって（ｄ）のゲート遅延検出カウンタ５６がリセットされ、これによって（ｅ）のシリアル信号更新遅延減算カウンタ５７がセットされて初期値マイナス値からカウントを開始する。

次にシリアル信号更新遅延減算カウンタ５７は、ゲート遅延検出カウンタ５６で検出されたゲート遅延検出時間ｔ４に相当する時間カウントを行い（ｅ）、ゼロリミットとなった時刻ｔ₂₇において、シリアル信号更新開始信号（ｆ）が出力される。このため時刻ｔ₂₄から、シリアル信号のフレーム送信期間ｔ０に前記ゲート遅延検出時間ｔ４を加えた時間が経過した時刻ｔ₂₇において、次のシリアル信号が（ｇ）のように送信される。

またこの時刻ｔ₂₇における前記信号（ｆ）によってゲート遅延検出カウンタ５６がカウントを開始する（ｄ）。

次にゲート指令入力（ｂ１）の状態が変化し（ｃ）のラッチ信号が立上がった時刻ｔ₂₈において、前記カウンタ５６のカウントが（ｄ）のように停止される。この時刻ｔ₂₇から時刻ｔ₂₈までの時間ｔ２がゲート遅延検出時間である。

次に前記信号（ｆ）が出力された時刻ｔ₂₇から、シリアル信号（ｇ）のフレーム送信期間（送信周期）ｔ０が経過した時刻ｔ₂₉において、（ｃ）のラッチ信号が立下がって（ｄ）のゲート遅延検出カウンタ５６がリセットされ、これによって（ｅ）のシリアル信号更新遅延減算カウンタ５７がセットされて初期値マイナス値からカウントを開始する。

次にシリアル信号更新遅延減算カウンタ５７は、ゲート遅延検出カウンタ５６で検出されたゲート遅延検出時間ｔ２に相当する時間カウントを行い（ｅ）、ゼロリミットとなった時刻ｔ₃₀において、シリアル信号更新開始信号（ｆ）が出力される。このため時刻ｔ₂₇から、シリアル信号のフレーム送信期間ｔ０に前記ゲート遅延検出時間ｔ２を加えた時間が経過した時刻ｔ₃₀において、次のシリアル信号が（ｇ）のように送信される。

またこの時刻ｔ₃₀における前記信号（ｆ）によってゲート遅延検出カウンタ５６がカウントを開始する（ｄ）。

次にゲート指令入力（ｂ１）の状態が変化し（ｃ）のラッチ信号が立上がった時刻ｔ₃₁において、前記カウンタ５６のカウントが（ｄ）のように停止される。この時刻ｔ₃₀から時刻ｔ₃₁までの時間ｔ３がゲート遅延検出時間である。

次に前記信号（ｆ）が出力された時刻ｔ₃₀から、シリアル信号（ｇ）のフレーム送信期間（送信周期）ｔ０が経過した時刻ｔ₃₂において、（ｃ）のラッチ信号が立下がって（ｄ）のゲート遅延検出カウンタ５６がリセットされ、これによって（ｅ）のシリアル信号更新遅延減算カウンタ５７がセットされて初期値マイナス値からカウントを開始する。

次にシリアル信号更新遅延減算カウンタ５７は、ゲート遅延検出カウンタ５６で検出されたゲート遅延検出時間ｔ３に相当する時間カウントを行い（ｅ）、ゼロリミットとなった時刻ｔ₃₃において、シリアル信号更新開始信号（ｆ）が出力される。このため時刻ｔ₃₀から、シリアル信号のフレーム送信期間ｔ０に前記ゲート遅延検出時間ｔ３を加えた時間が経過した時刻ｔ₃₃において、次のシリアル信号が（ｇ）のように送信される。

またこの時刻ｔ₃₃における前記信号（ｆ）によってゲート遅延検出カウンタ５６がカウントを開始する（ｄ）。

次に時刻ｔ₃₃からフレーム送信期間（送信周期）ｔ０が経過する時刻ｔ₃₄までの期間、ゲート指令入力（ｂ１），（ｂ２）の状態が変化していないため前記時刻ｔ₂₁の場合と同様にゲート遅延検出時間は零であり、時刻ｔ₃₄においてゲート遅延検出カウンタ５６がシリアル送信周期カウンタ５４のカウントアップによりリセットされ（ｄ）、シリアル信号更新開始信号（ｆ）が出力される。

上記の動作によってＭＣＵ側のゲート指令入力値（図４（ｂ１），（ｂ２）に示す源信号）とセル側で再生されたゲート信号（図４（ｈ１），（ｈ２））のパルス幅を同一とすることができ、出力電圧指令の精度が確保され、高圧インバータの出力電圧精度を維持することができる。

また、１本の光配線によりゲート指令信号およびゲート以外のシリアル信号を伝送させることができる。

また、本発明の高圧インバータのセル通信制御方法の実施形態例としては、前記実施例１、実施例２で説明した装置の各部、各回路が行なう処理を、図１〜図４で説明したように実行するものである。

３０…ゲート生成回路
３０ａ…ゲートＧ１生成回路
３０ｂ…ゲートＧ２生成回路
４０…ゲート以外のシリアル信号生成回路
５０…通信制御部
５１…ゲート指令入力部
５１ａ…ゲートｇ１指令入力部
５１ｂ…ゲートｇ２指令入力部
５２，６２…ゲート指令状態変化検出回路
５３…送信信号確定回路
５４…シリアル送信周期カウンタ
５５…ゲート状態変化ラッチ回路
５６…ゲート遅延検出カウンタ
５７…シリアル信号更新遅延減算カウンタ
５８…シリアル信号更新開始信号出力回路
５９…シリアル信号送信処理回路
１００、１００ａ，１００ｂ…信号再生部
１０１…更新後のゲート以外のシリアル信号
１１０…光配線
ＭＣＵ…主制御部
Ｕ１〜Ｕ３、Ｖ１〜Ｖ３、Ｗ１〜Ｗ３…セル

Claims (4)

1. インバータを有するセルを複数備えて構成された高圧インバータの主制御装置と、前記複数のセルとの間で信号の授受を行なう高圧インバータのセル通信制御装置であって、
   前記主制御装置は、
   前記インバータのゲート指令信号およびゲート以外のシリアル信号を入力とし、
   前記シリアル信号の送信開始タイミングから、前記入力されたゲート指令信号の状態が変化するまでの時間を監視し遅延時間として検出する遅延監視手段と、
   前記遅延監視手段による遅延時間検出時における送信シリアル信号の、設定されたシリアル信号のフレーム送信期間後に送信するシリアル信号の送信開始タイミングを、前記検出された遅延時間分遅らせて送信タイミングを更新するシリアル信号送信タイミング更新手段と、
   前記シリアル信号送信タイミング更新手段により送信タイミングが更新されたシリアル信号を、１本の光配線を介して前記セルに送信する信号送信手段とを備え、
   前記各セルは、前記１本の光配線を介して送信されたシリアル信号から前記ゲート指令信号を再生する信号再生手段を備えたことを特徴とする高圧インバータのセル通信制御装置。
2. 前記インバータのゲート指令信号は、前記シリアル信号送信周期未満の期間、同時変化を防止した複数の信号で構成され、
   前記遅延監視手段は、シリアル信号の送信開始タイミングから、前記入力された複数のゲート指令信号の論理輪の状態が変化するまでの時間を監視し遅延時間として検出し、
   前記セルの信号再生手段は、前記複数のゲート指令信号を再生することを特徴とする請求項１に記載の高圧インバータのセル通信制御装置。
3. 前記主制御装置は、
   前記入力されたゲート指令信号の状態変化を検出するゲート指令状態変化検出回路と、
   前記ゲート指令状態変化検出回路の検出出力に基づいて、前記入力されたシリアル信号の送信を確定する送信信号確定回路と、
   前記シリアル信号のフレーム送信期間が設定され、シリアル信号更新開始信号の入力により起動するシリアル送信周期カウンタとを備え、
   前記遅延監視手段は、
   前記ゲート指令状態変化検出回路の検出出力によりセットされてから、前記シリアル送信周期カウンタのカウントアップによりリセットされるまでの期間ラッチ信号を保持するゲート状態変化ラッチ回路と、
   シリアル信号更新開始信号の入力時にカウントを開始し、前記ゲート状態変化ラッチ回路のラッチ信号保持終了時にカウントを停止し、前記シリアル送信周期カウンタのカウントアップによりリセットされるゲート遅延検出カウンタとを備え、
   前記シリアル信号送信タイミング更新手段は、
   前記ゲート遅延検出カウンタのリセット時にカウントを開始し、該ゲート遅延検出カウンタのカウント値に相当する時間カウント動作するシリアル信号更新遅延減算カウンタと、
   前記シリアル信号更新遅延減算カウンタのカウントアップ時か、又は前記ゲート遅延検出カウンタのリセット時にシリアル信号更新開始信号を出力するシリアル信号更新開始信号出力回路とを備え、
   前記信号送信手段は、前記シリアル信号更新開始信号入力時に、前記送信信号確定回路により確定されたシリアル信号の送信を行なうシリアル信号送信処理回路を備えたことを特徴とする請求項１又は２に記載の高圧インバータのセル通信制御装置。
4. インバータを有するセルを複数備えて構成された高圧インバータの主制御装置と、前記複数のセルとの間で信号の授受を行なう高圧インバータのセル通信制御方法であって、
   前記主制御装置は、前記インバータのゲート指令信号およびゲート以外のシリアル信号を入力とし、
   前記主制御装置の遅延監視手段が、前記シリアル信号の送信開始タイミングから、前記入力されたゲート指令信号の状態が変化するまでの時間を監視し遅延時間として検出する遅延監視ステップと、
   前記主制御装置のシリアル信号送信タイミング更新手段が、前記遅延監視手段による遅延時間検出時における送信シリアル信号の、設定されたシリアル信号のフレーム送信期間後に送信するシリアル信号の送信開始タイミングを、前記検出された遅延時間分遅らせて送信タイミングを更新するシリアル信号送信タイミング更新ステップと、
   前記主制御装置の信号送信手段が、前記シリアル信号送信タイミング更新手段により送信タイミングが更新されたシリアル信号を、１本の光配線を介して前記セルに送信する信号送信ステップと、
   前記セルの信号再生手段が、前記１本の光配線を介して送信されたシリアル信号から前記ゲート指令信号を再生する信号再生ステップとを備えたことを特徴とする高圧インバータのセル通信制御方法。

Images