JP5726476B2 - 電力変換器用制御装置 - Google Patents

電力変換器用制御装置 Download PDF

Info

Publication number
JP5726476B2
JP5726476B2 JP2010223220A JP2010223220A JP5726476B2 JP 5726476 B2 JP5726476 B2 JP 5726476B2 JP 2010223220 A JP2010223220 A JP 2010223220A JP 2010223220 A JP2010223220 A JP 2010223220A JP 5726476 B2 JP5726476 B2 JP 5726476B2
Authority
JP
Japan
Prior art keywords
gate signal
gate
signal
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010223220A
Other languages
English (en)
Other versions
JP2012080665A (ja
Inventor
鈴木 健太郎
健太郎 鈴木
浩一 竹根
浩一 竹根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010223220A priority Critical patent/JP5726476B2/ja
Publication of JP2012080665A publication Critical patent/JP2012080665A/ja
Application granted granted Critical
Publication of JP5726476B2 publication Critical patent/JP5726476B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明の実施形態は、電力変換器用制御装置に関する。
直流電力から交流電力へ、また逆に交流電力から直流電力への変換を行う電力変換器では、IGBT等の電力用半導体素子と、それを駆動するゲート駆動回路からなる主回路部と、電力変換器を目的に応じて動作させるために、ゲート駆動回路に与えるゲート信号を生成する制御回路部とを備えている。主回路部と制御回路部の間は、ゲート信号を伝送するための信号ケーブルが電力用半導体素子数分だけ必要となる。例えば、一般的な三相フルブリッジ回路の電力変換器の場合に電力用半導体素子数は6個となり、6本の信号ケーブルが必要である。電力変換器の出力電圧を高められる方式として中性点クランプ方式の3レベル主回路構成があるが、この場合には12本の信号ケーブルが必要となる。図11に三相フルブリッジ回路の電力変換器の一例を示す。1は電圧型インバータの三相フルブリッジ回路である。3相フルブリッジ回路1の直流側端子には整流器、電池等の直流電圧源2が接続され、交流側端子にはモータ等の3相負荷3が接続される。3相フルブリッジ回路を構成する6個の電力用半導体素子の各ゲート端子にはゲート駆動回路4が出力する6個のゲート駆動信号のうちの対応する1個が入力される。制御回路部5がPWM制御等の結果として出力する6個のゲート信号はそれぞれ専用の信号ケーブル6A〜6Fを通してゲート駆動回路4に入力され、論理回路レベルから、電力用半導体素子を駆動できる電気回路レベルに増幅され、それぞれ対応するゲート駆動信号として出力される。
電力変換器の主回路部と制御回路部は、一般的に距離を置いて配置されるため、ゲート信号を伝送するための信号ケーブルの全長が大きくなる場合がある。また、主回路部と制御回路部の電気的な絶縁を保つ目的で信号ケーブルには高価な光ファイバーケーブルが用いられる場合もある。結果として、全長の大きな光ファイバーケーブルが電力用半導体素子数分だけ必要となり、電力変換器の価格を押し上げることにつながる。
この課題に対して、例えば、遠隔制御部からインバータ部へ送信する並列電気信号を、送信側で直列光信号に変換し、受信側では受信した直列光信号を並列電気信号に復元することで、光ファイバーケーブルを少数とする構成が開示されている。しかし、送信する並列電気信号がゲート信号である例は示されていない。また、単一の制御回路から複数の直流/交流変換部に対して、単一の信号伝送路を用いて制御信号を伝送する方式では、伝送する制御信号がゲート信号である例が示されているが、ゲート信号をどのようにして単一の信号伝送路で伝送するかの詳細については開示されていない。また、ゲート信号を符号化して送信するとともに、電力用半導体素子をそれぞれターンオンさせる全てのタイミングを合成したタイミング信号を送信し、受信側でゲート信号を再生する方式では、ゲート信号の伝送に必要な信号ケーブルの本数を電力半導体素子数よりは減少できるが、符号化信号とタイミング信号の合計2本の信号ケーブルが必要となる。また、ゲート信号を任意のタイミング信号に従って符号化するとともに、クロック信号を重畳して1本の信号ケーブルで送信する構成が開示されている。
特開平1−227596号公報 特開平6−165515号公報 特開平09−308249号公報 特開平11−178349号公報
しかしながら従来の電力変換装置の方式では、1本の信号ケーブルでゲート信号を伝送することは可能であるが、伝送されるゲート信号が、伝送路のノイズ等により異常なゲート信号に変化した場合に、どのようにゲート信号の異常を検出するかについては開示されていない。ゲート信号の異常は、電力変換器としての性能を劣化させるだけでなく、電力変換器の故障につながる恐れがある。
本発明が解決しようとする課題は、制御回路部から主回路部へ単一の信号ケーブルでゲート信号を伝送する電力変換器の制御装置において、伝送されるゲート信号の異常を検出することが可能な電力変換器用の制御装置を提供することにある。
実施形態の電力変換器用制御装置は、複数の電力用半導体素子と、前記複数の電力用半導体素子を駆動するゲート駆動回路とから構成される主回路部と、前記ゲート駆動回路に入力するゲート信号を生成するゲート信号生成回路と、前記ゲート信号生成回路で生成されたゲート信号を符号化する符号化回路と、を備えた制御回路部と前記符号化回路により符号化されたゲート信号を前記制御回路部から前記主回路部へ伝送する単一の信号ケーブルと、を備える。前記ゲート駆動回路は、前記符号化回路により符号化されたゲート信号を元のゲート信号に復元するゲート信号復元器と、前記ゲート信号復元器より復元された上下素子のゲート信号が入力され、各相の上下素子のゲート信号の論理積の値を演算して出力する複数のAND回路と、前記複数のAND回路のから出力された論理積の値の論理和を演算して出力するOR回路と、前記論理和の値が0の場合には、ゲート信号復元器が出力する復元ゲート信号をゲート信号として出力し、前記論理和の値が1の場合には、最後に正常に伝送されたゲート信号を保持するゲート信号記憶器が出力する信号をゲート信号として出力するゲート信号選択器と、を備える。
第1の実施形態の電力変換器の制御装置示す説明図。 第1の実施形態の制御回路部の説明図。 第1の実施形態の電力変換器のゲート駆動回路の説明図。 第1の実施形態の電力変換器の制御装置のタイミングチャート。 第1の実施形態の電力変換器のゲート信号復元回路の説明図 第2の実施形態の電力変換器の制御装置を示す説明図。 第3の実施形態の電力変換器の制御装置を示す説明図。 第3の実施形態の電力変換器のゲート信号異常検出器の説明図。 第4の実施形態の電力変換器の制御装置示す説明図。 第5の実施形態の電力変換器の制御装置示す説明図。 従来の電力変換器の構成を示す説明図。
以下、実施形態の(発明の名称のカテゴリ)を図面を参照して説明する。
(第1の実施形態)
第1の実施形態について図1乃至図5を参照し、詳細に説明する。図1において、制御回路部5がPWM制御等の結果として出力するゲート信号は出力段で符号化される。符号化されたゲート信号は単一の信号ケーブル6を通して符号伝送される。単一の信号ケーブル6を通して符号伝送されたゲート信号はゲート駆動回路4に入力される。ゲート駆動回路4では入力段で符号化されたゲート信号から6個のゲート信号を復元する。復元された6個のゲート信号は論理回路レベルから、電力用半導体素子を駆動できる電気回路レベルに増幅され、それぞれ対応する電力用半導体素子のゲート駆動信号として出力される。
図2は制御回路部5の機能ブロック図を示したものである。ゲート信号生成回路8ではある一定の周期毎にゲート信号SU、SX、SV、SY、SW、SZを生成する。ゲート信号の生成は三角波キャリア比較PWM制御方式等によって行われるが、ある一定周期毎に1組のゲート信号SU、SX、SV、SY、SW、SZを生成するものであればその手法は限定しない。生成されたゲート信号は、符号化回路9によってゲート生成周期毎に符号化ゲート信号に変換される。ゲート信号は対応する電力用半導体素子のオンかオフの状態を決めるものであり、それぞれオン状態が1、オフ状態が0の2値として表すことが可能である。したがって、ある周期における1組のゲート信号の状態が以下の場合、SU=1、SX=0、SV=1、SY=0、SW=0、SZ=1というような符号化ゲート信号として、以下の2進数に変換することができる。
「101001」は、2値ゲート信号をSU、SX、SV、SY、SW、SZの順番に並べて6ビットで符号化した一例であるが、誤り訂正符号等を付加することも可能である。符号化の方式は、ゲート生成周期毎に符号化ゲート信号を生成するものであればその手法は限定しない。生成された符号化ゲート信号は、符号伝送送信回路10によってあるゲート生成周期毎に符号伝送信号に変換され、信号ケーブル6を通してゲート駆動回路4に送信される。符号伝送の方式は、非同期伝送、同期伝送等があげられるが、ゲート生成周期毎に符号化ゲート信号を符号伝送信号に変換するものであれば、その手法は限定しない。以上より、制御回路部5はある一定周期毎にゲート信号を生成し、符号伝送信号としてゲート駆動回路4に送信することが可能となる。
図3はゲート駆動回路4の機能ブロック図を示したものである。信号ケーブル6を通してゲート生成周期毎に制御回路部5から送信される符号伝送信号は、符号伝送受信回路11で送信側に対応する符号伝送方式に従ってゲート生成周期毎に符号化ゲート信号に変換される。符号化ゲート信号はゲート信号復元回路12によって、制御回路部5の符号化方式に対応してゲート生成周期毎にゲート信号SU、SX、SV、SY、SW、SZに復元される。復元されたゲート信号SU、SX、SV、SY、SW、SZは、ゲート駆動信号増幅回路13によってゲート駆動信号に増幅され、対応する電力用半導体素子を駆動する。
図4にゲート信号伝送のタイミングチャートを示す。図4より、ゲート生成周期T毎にゲート駆動信号が更新されることがわかる。ゲート信号の生成から、ゲート駆動信号の更新まで、最短でもゲート生成周期Tだけの遅れ時間が生じるが、ゲート生成周期Tを適切に設計することにより、電力変換器の性能には影響を与えない。しかし、復元されたゲート信号に何らかの伝送異常がある場合には、電力変換器としての性能を劣化させるだけでなく、最悪の場合電力変換器の故障につながる恐れがある。そのため前記ゲート信号復元回路では、復元されたゲート信号について伝送異常が無いかどうかの判定を行い、正常であれば、今回復元したゲート信号をそのまま出力し、異常があった場合には最後に正常に伝送されたゲート信号を出力する。
図5にゲート信号復元回路の動作を説明するための図を示す。符号化ゲート信号はゲート信号復元器14によって、ゲート信号GU、GX、GV、GY、GW、GZに復元される。復元されたゲート信号はゲート信号異常検出器15によって、正常/異常の判定が行われ、正常の場合には0、異常の場合には1が出力される。ゲート信号異常検出器が出力する信号は、選択信号SELとしてゲート信号選択器17に入力される。ゲート信号選択器17では、選択信号SELが0の場合には、ゲート信号復元器14が出力する復元ゲート信号GU、GX、GV、GY、GW、GZを、ゲート信号SU、SX、SV、SY、SW、SZとして出力する。選択信号SELが1の場合には、ゲート信号記憶器16が出力するGUold、GXold、GVold、GYold、GWold、GZoldを、ゲート信号SU、SX、SV、SY、SW、SZとして出力する。ゲート信号記憶器16は、ゲート信号選択器17が出力するゲート信号を記憶しており、最後に正常に伝送されたゲート信号を保持している。結果として、ゲート信号復元回路12は、今回復元されたゲート信号が正常であった場合には、出力するゲート信号を更新し、異常であった場合には、前回のゲート信号を保持する動作を行う。
(効果)
以上の本実施形態によれば、制御回路部がある一定周期毎に生成するゲート信号を符号化し、単一の信号ケーブルにより主回路部に伝送し、元のゲート信号を復元する際に、ゲート信号の伝送異常を検出することが可能となる。ゲート信号に伝送異常があった場合には、最後に正常に伝送されたゲート信号で電力用半導体素子を駆動する。結果として、信頼性の高い電力変換器の制御装置を実現できる。
(作用)
(効果)
以上述べた少なくともひとつの実施形態の(発明の名称のカテゴリ)によれば、(実施形態に共通な特徴)により、(ニーズや課題に対応)することが可能となる。
(第2の実施形態)
第2の実施形態について図6を参照し、詳細に説明する。尚、図1乃至5と同一の構成をとるものについては、同符号を付して説明を省略する。
図6に示すように、復元ゲート信号GU、GX、GV、GY、GW、GZは、それぞれ、(GU、GX)、(GV、GY)、(GW、GZ)の組み合わせでAND回路18に入力され、論理積演算が行われる。各復元ゲート信号は0で対応する電力用半導体素子がオフ、1でオンを表す。各復元ゲート信号と電力用半導体素子の関係は、図1の3相フルブリッジ回路1の電力用半導体素子SU、SX、SV、SY、SW、SZがそれぞれ復元ゲート信号GU、GX、GV、GY、GW、GZに対応する。したがって、各AND回路の入力に相当する組み合わせ(GU、GX)、(GV、GY)、(GW、GZ)は、それぞれ各相の上下素子の組み合わせとなる。したがって、各AND回路の出力が1となる場合は、上下素子がどちらもオンとなることに相当する。3相フルブリッジ回路においては、上下素子がどちらもオンとなる状態は、直流電圧源2を電力用半導体素子で短絡することになり、電力用半導体素子の故障を起こす可能性のある異常なゲート信号であることを意味する。各AND回路の出力はOR回路19に入力され、論理和演算が行われる。各AND回路のいずれか一つでも1であった場合、つまり異常なゲート信号となっている場合には、OR回路の出力は1となる。OR回路の出力は選択信号SELとして出力される。したがって、選択信号SELが0のときゲート信号は正常、1のとき異常を表している。なお、ここでは電圧形3相フルブリッジ回路の例を示したが、電力変換回路の方式に応じて、故障を起こす可能性のあるゲート信号を検出する論理演算回路は異なる。
(効果)
本実施形態によれば、制御回路部がある一定周期毎に生成するゲート信号を符号化し、単一の信号ケーブルにより主回路部に伝送し、元のゲート信号を復元する際に、復元されたゲート信号により電力用半導体素子を駆動すると、電力用半導体素子の故障を起こすことが予想される場合には、復元されたゲート信号に伝送異常があったと判定することが可能となる。結果として、信頼性の高い電力変換器の制御装置を実現できる。
(第3の実施形態)
第3の実施形態について図を参照し、詳細に説明する。尚、図1乃至7と同一の構成をとるものについては、同符号を付して説明を省略する。
図7に示すように、ゲート信号復元器14が出力する復元ゲート信号GU、GX、GV、GY、GW、GZおよびゲート信号記憶器16が出力する前回のゲート信号GUold、GXold、GVold、GYold、GWold、GZoldはゲート信号異常検出器15に入力される。ゲート信号異常検出器15では復元ゲート信号GU、GX、GV、GY、GW、GZおよび前回のゲート信号GUold、GXold、GVold、GYold、GWold、GZoldにより、復元ゲート信号について正常/異常の判定を行い、正常の場合には0、異常の場合には1を出力する。
図8に示すように、ゲート信号異常検出器の構成の一例を示す。ゲート信号予測器20は、前回のゲート信号GUold、GXold、GVold、GYold、GWold、GZoldを元に、次回に出力される可能性のあるゲート信号の候補、Gset1、Gset2、Gset3、Gset4、Gset5、Gset6を出力する。なお、Gset1、Gset2、Gset3、Gset4、Gset5、Gset6は、それぞれSU、SX、SV、SY、SW、SZに対応する6個のゲート信号の組である。ここでは一例として、候補ゲート信号の数を6組としたが、前回のゲート信号により、候補ゲート信号の数は異なる。得られた候補ゲート信号は、ゲート信号比較器21に入力され、復元ゲート信号GU、GX、GV、GY、GW、GZとそれぞれ比較される。候補ゲート信号の中に、復元ゲート信号と一致するものが一つでも有った場合には、復元ゲート信号は想定内の変化をしているものと判断されるため、選択信号SELとして正常を表す0が出力される。一方、候補ゲート信号の中に、復元ゲート信号と一致するものが一つも無かった場合には、復元ゲート信号は想定外の変化をしているものと判断されるため、選択信号SELとして異常を表す1が出力される。
(効果)
本実施形態によれば、制御回路部がある一定周期毎に生成するゲート信号を符号化し、単一の信号ケーブルにより主回路部に伝送し、元のゲート信号を復元する際に、復元されたゲート信号が、前回伝送されたゲート信号と比較して想定外の変化をしている場合には、復元されたゲート信号に伝送異常があったと判定することが可能となる。結果として、信頼性の高い電力変換器の制御装置を実現できる。
(効果)
(第4の実施形態)
第4の実施形態について図を参照し、詳細に説明する。尚、図1乃至8と同一の構成をとるものについては、同符号を付して説明を省略する。
図9に示すように、ゲート変化検出器22は、前回のゲート信号GUold、GXold、GVold、GYold、GWold、GZoldが変化したことを検出し、リセット信号RSTを出力する。リセット信号は変化が検出された時のみ1を出力する。リセット信号RSTは、計時回路23に入力される。計時回路23はリセット信号RSTが1の時、時間を計測しているカウンタTcntを0にリセットする。リセット信号が0の時には、時間を計測するためのカウンタ動作を行う。計時回路23の出力Tcntは、比較回路25により、最小持続時間設定器24が出力するゲート信号の最小持続時間設定値Tminと比較される。比較回路25の出力CMPは、Tcnt>Tminの時にCMP=0となり、Tcnt<Tminの時にCMP=1となる。不一致検出器27は、復元ゲート信号GU、GX、GV、GY、GW、GZと、前回のゲート信号GUold、GXold、GVold、GYold、GWold、GZoldを比較し、ラッチ信号RCHを出力する。ラッチ信号RCHは、復元ゲート信号と前回ゲート信号が不一致の時にRCH=1となり、復元ゲート信号と前回ゲート信号が一致する時にRCH=0となる。ラッチ回路26はラッチ信号RCHにより、RCH=1の時に、CMPをラッチ(保持)する動作を行う。ラッチ回路26の出力は選択信号SELとして出力される。結果として、復元ゲート信号が前回のゲート信号から変化した時に、前回のゲート信号の持続時間Tcntが、最小持続時間Tminよりも小さい場合には、選択信号SEL=1となり、復元ゲート信号は異常と判定される。一方、前回のゲート信号の持続時間Tcntが、最小持続時間Tminよりも大きい場合には、選択信号SEL=0となり、復元ゲート信号は正常と判定される。
(効果)
本実施形態によれば、制御回路部がある一定周期毎に生成するゲート信号を符号化し、単一の信号ケーブルにより主回路部に伝送し、元のゲート信号を復元する際に、復元されたゲート信号が、前回伝送されたゲート信号の最小持続時間を満たしていない場合には、復元されたゲート信号に伝送異常があったと判定することが可能となる。結果として、信頼性の高い電力変換器の制御装置を実現できる。
(第5の実施形態)
第5の実施形態について図を参照し、詳細に説明する。尚、図1乃至9と同一の構成をとるものについては、同符号を付して説明を省略する。
図10に示すように、伝送故障判定回路28は、ゲート信号異常検出器15が出力する選択信号SELより、ゲート信号の伝送経路上に故障があるかどうかの判定を行う。故障があるかどうかの判定は、選択信号SEL=1がある一定時間以上継続する場合や、ある期間内に一定時間以上SEL=1となっている場合等、電力変換器の仕様に合わせて設計することができる。故障があると判定される場合には、伝送故障判定回路28の出力FLT=1となり、正常と判定される場合にはFLT=0が出力される。
(効果)本実施形態によれば、制御回路部がある一定周期毎に生成するゲート信号を符号化し、単一の信号ケーブルにより主回路部に伝送し、元のゲート信号を復元する際に、ゲート信号の伝送異常を検出し、伝送経路上に故障があるかどうかを判定することが可能となる。結果として、信頼性の高い電力変換器の制御装置を実現できる。
以下に、本願の出願当初の特許請求の範囲の記載を付記する。
[C1]
複数の電力用半導体素子と、前記複数の電力用半導体素子を駆動するゲート駆動回路とから構成される主回路部と、
前記ゲート駆動回路に入力するゲート信号を生成する制御回路部と、
前記制御回路部で生成されたゲート信号を符号化する符号化回路と、
前記符号化回路により符号化されたゲート信号を前記制御回路部から前記主回路部へ伝送する単一の信号ケーブルと、
前記符号化回路により符号化されたゲート信号を元のゲート信号に復元するゲート信号復元回路と、
前記ゲート信号復元回路より復元されたゲート信号に伝送異常があった場合には、最後に正常に伝送されたゲート信号で電力用半導体素子を駆動する電力変換器用制御装置
[C2]
ゲート信号復元回路により復元されたゲート信号により電力用半導体素子を駆動すると、前記電力用半導体素子の故障を起こすことが予想される場合には、前記復元されたゲート信号に伝送異常があったと判定する[C1]記載の電力変換器用制御装置。
[C3]
ゲート信号復元回路により復元されたゲート信号と、前記復元されたゲート信号の前に伝送されたゲート信号を比較し、予め設定される許容値以上の変化がある場合には、前記復元されたゲート信号に伝送異常があったと判定する[C1]記載の電力変換器用制御装置。
[C4]
ゲート信号復元回路により復元されたゲート信号が、前記復元されたゲート信号の前に伝送されたゲート信号の最小持続時間を満たしていない場合には、前記復元されたゲート信号に伝送異常があったと判定する[C1]記載の電力変換器用制御装置。
[C5]
ゲート信号の伝送異常を検出し、伝送経路上に故障があるかどうかを判定する手段を具備する[C1]乃至[C4]の少なくともいずれか1項記載の電力変換器用制御装置。
1、1U、1V、1W・・・3相フルブリッジ回路
2・・・直流電圧源
3・・・3相負荷
4・・・ゲート駆動回路
5・・・制御回路部
6、6A、6B、6C、6D、6E、6F・・・信号ケーブル
8・・・ゲート信号生成回路
9・・・符号化回路
10・・・符号伝送送信回路
11・・・符号伝送受信回路
12・・・ゲート信号復元回路
13・・・ゲート駆動信号増幅回路
14・・・ゲート信号復元器
15・・・ゲート信号異常検出器
16・・・ゲート信号記憶器
17・・・ゲート信号選択器
18・・・AND回路
19・・・OR回路
20・・・ゲート信号予測器
21・・・ゲート信号比較器
22・・・ゲート変化検出器
23・・・計時回路
24・・・最小持続時間設定器
25・・・比較回路
26・・・ラッチ回路
27・・・不一致検出器
28・・・伝送故障判定回路

Claims (1)

  1. 複数の電力用半導体素子と、前記複数の電力用半導体素子を駆動するゲート駆動回路とから構成される主回路部と、
    前記ゲート駆動回路に入力するゲート信号を生成するゲート信号生成回路と、前記ゲート信号生成回路で生成されたゲート信号を符号化する符号化回路と、を備えた制御回路部と
    前記符号化回路により符号化されたゲート信号を前記制御回路部から前記主回路部へ伝送する単一の信号ケーブルと、を備え、
    前記ゲート駆動回路は、
    前記符号化回路により符号化されたゲート信号を元のゲート信号に復元するゲート信号復元器と、
    前記ゲート信号復元器より復元された上下素子のゲート信号が入力され、各相の上下素子のゲート信号の論理積の値を演算して出力する複数のAND回路と、
    前記複数のAND回路のから出力された論理積の値の論理和を演算して出力するOR回路と、
    前記論理和の値が0の場合には、ゲート信号復元器が出力する復元ゲート信号をゲート信号として出力し、前記論理和の値が1の場合には、最後に正常に伝送されたゲート信号を保持するゲート信号記憶器が出力する信号をゲート信号として出力するゲート信号選択器と、を備えた電力変換器用制御装置
JP2010223220A 2010-09-30 2010-09-30 電力変換器用制御装置 Active JP5726476B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010223220A JP5726476B2 (ja) 2010-09-30 2010-09-30 電力変換器用制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010223220A JP5726476B2 (ja) 2010-09-30 2010-09-30 電力変換器用制御装置

Publications (2)

Publication Number Publication Date
JP2012080665A JP2012080665A (ja) 2012-04-19
JP5726476B2 true JP5726476B2 (ja) 2015-06-03

Family

ID=46240263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010223220A Active JP5726476B2 (ja) 2010-09-30 2010-09-30 電力変換器用制御装置

Country Status (1)

Country Link
JP (1) JP5726476B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102577878B1 (ko) * 2021-11-08 2023-09-13 주식회사 원익피앤이 정류 회로 제어용 게이트 신호 복구 장치 및 이를 이용한 전원공급장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169575A (ja) * 1992-11-27 1994-06-14 Hitachi Ltd 電力変換装置のpwmパルス発生装置
JPH0847242A (ja) * 1994-07-28 1996-02-16 Tokyo Electric Power Co Inc:The 電圧形自励式変換器の事故検出回路
JPH08168167A (ja) * 1994-12-14 1996-06-25 Hitachi Ltd インバータの保護方法
JPH11103570A (ja) * 1997-09-29 1999-04-13 Toyo Electric Mfg Co Ltd 半導体駆動回路
JP2001145362A (ja) * 1999-11-12 2001-05-25 Hitachi Ltd 電力変換器の制御装置
JP2002095266A (ja) * 2000-09-18 2002-03-29 Shibafu Engineering Corp 電力用変換器のゲート装置
JP2007006580A (ja) * 2005-06-22 2007-01-11 Fuji Electric Systems Co Ltd 電力変換装置

Also Published As

Publication number Publication date
JP2012080665A (ja) 2012-04-19

Similar Documents

Publication Publication Date Title
US10116227B2 (en) System and method for pulse driving for reducing number of optical fibers
KR101491933B1 (ko) 병렬 인버터 제어 장치
WO2012060250A1 (ja) 電力変換装置
EP2830207A2 (en) Multilevel inverter with separately fed cell modules
JP2012060793A (ja) 電力変換器制御装置
JP2011106855A (ja) 電源装置
JP2011172336A (ja) 電力変換装置
EP3352363A1 (en) Power converter control device
JP5959457B2 (ja) パワーモジュール
JP5726476B2 (ja) 電力変換器用制御装置
JP2014081669A (ja) 電力供給システム、電力供給制御装置、電力供給制御方法、及びプログラム
JP2014232770A (ja) 太陽光発電システム装置
JP2017166938A (ja) 状態監視装置
JP2015220495A (ja) 電力変換装置
WO2015136699A1 (ja) 電力変換装置の監視装置
JP5099446B2 (ja) デジタル・アナログ変換モジュール
KR101798757B1 (ko) Hvdc 시스템에서의 동기화 장치 및 그 방법
JP6528999B2 (ja) 電源装置
US10778115B2 (en) Control system
JP5379985B2 (ja) 電力変換システム
JP7150683B2 (ja) 電力変換装置
KR101381468B1 (ko) 멀티레벨 인버터 제어 시스템
JP6948105B2 (ja) 電力変換装置
JP6804266B2 (ja) パワーコンディショナ
JP7184691B2 (ja) 監視装置及び電池監視システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140801

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150401

R151 Written notification of patent or utility model registration

Ref document number: 5726476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151