KR101381468B1 - 멀티레벨 인버터 제어 시스템 - Google Patents

Abstract

본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 시스템은, 복수의 단위셀이 직렬로 연결된 멀티레벨 인버터; 상기 멀티레벨 인버터를 구동하는 전압 보다 낮은 전압으로 동작하고, 상기 단위셀을 제어하는 게이팅 신호를 포함하는 제1 신호를 출력하는 셀제어기; 상기 셀제어기에서 생성된 상기 제1 신호를 제1 광신호로 변환하는 제1 인터페이스 보드; 및 상기 제1 인터페이스 보드로부터 수신된 상기 제1 광신호를 전기적 신호인 상기 제1 신호로 변환하여, 상기 멀티레벨 인버터에 출력하는 제2 인터페이스 보드를 포함하고, 상기 제1 및 제2 인터페이스 보드는 광신호로 연결되어 상기 멀티레벨 인버터를 구동하는 고전압으로부터 상기 셀제어기를 보호하는 것을 특징으로 하고,
본 발명에 따르면 주제어기 및 셀제어기를 단위셀의 고전압으로부터 절연할 수 있는 효과가 있다.

Description

멀티레벨 인버터 제어 시스템 {System for Controlling Multi Level Inverter}

본 발명은 인버터 제어 시스템에 관한 것으로, 보다 구체적으로 멀티레벨 인버터의 제어 시스템에 관한 것이다.

멀티레벨 인버터는, 각 상(Phase)마다 복수개의 단상 인버터(이하, '셀 인버터'라 함)를 직렬로 연결하고 각 셀 인버터 내에 저전압 전력용 반도체를 사용하여 고전압을 얻을 수 있는 고전압 대용량 인버터이다.

특히, 최근에는, 계통 안정화를 위하여 전력품질을 개선하고, 공급전압을 일정하기 유지하기 위한 무효전력 보상장치의 적용 요구에 따라, 멀티레벨 인버터가 무효전력 보상 시스템에도 적용되고 있다.

이러한 멀티레벨 인버터를 제어하기 위한 제어 시스템은, 크게 집중제어 시스템과 분산제어 시스템으로 구분할 수 있다. 집중제어 시스템에서는, 각 셀 인버터 게이팅 앰프와 일부 보호회로 만이 내장되어 모든 제어 동작은 주제어기(Main Controller)에서 수행된다. 이와 같은 집중제어 시스템은 전체 시스템의 제어와 감시를 집중해서 수행하므로 일괄 제어가 간편하고, 데이터 처리나 시퀀스 처리 등이 간단한 장점이 있으나, 주제어기의 부담이 커지고 주제어기와 셀간의 많은 신호선이 필요한 단점이 있다.

도 1은 종래기술에 따른 멀티레벨 인버터 제어 시스템 중 분산제어 시스템의 일 실시예를 나타내는 도면이다.

도 1에서 알 수 있듯이, 도 1에 도시된 분산제어 시스템(10)의 경우, 전동기의 가속 및 변속을 제어하기 위한 전압 지령값을 산출하는 주제어기(11)와는 별도로, 주제어기(11)에 의해 산출된 전압 지령값에 따라 PWM 전압제어 및 위상제어를 수행하는 셀제어기(12a~12n, 13a~13n, 14a~14n)가 각 셀 인버터마다 설치되고, 셀제어기(12a~12n, 13a~13n, 14a~14n)가 게이팅 신호를 생성하거나 셀 단위의 보호 동작을 수행한다.

이와 같은 분산제어 시스템(10)은 셀제어기(12a~12n, 13a~13n, 14a~14n)와 주제어기(11) 사이에는 통신을 이용하여 전압/전류 기준 신호, 고장 신호 등의 데이터 교환만이 이루어지기 때문에 신호선의 개수가 집중제어 시스템에 비하여 적고, 주제어기의 부담이 적으며, 셀 단위의 보호 동작이 용이하므로 전체 시스템의 신뢰성을 높일 수 있다는 장점이 있다.

하지만, 이러한 멀티레벨 인버터의 분산제어 시스템(10)에서는, 고전압이 걸리는 셀 인버터와 셀제어기가 전기적으로 연결되어 있어, 셀제어기를 고전압으로부터 보호하기 위해 셀제어기의 구조가 복잡해지고, 부피가 커지는 문제가 있고, 고전압용 부품 사용에 따른 단가 상승 등의 문제가 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 주제어기 및 셀제어기를 고전압이 걸리는 단위셀의 인버터와 전기적으로 절연하여, 주제어기 및 셀제어기를 상대적으로 저전압으로 구동할 수 멀티레벨 인버터 제어 시스템 및 그 제어 방법을 제공하는 것을 그 기술적 과제로 한다.

또한, 본 발명은 단위셀의 인버터의 스위칭으로 인한 노이즈의 영향을 최소화시킬 수 있는 멀티레벨 인버터 제어 시스템 및 그 제어 방법을 제공하는 것을 다른 기술적 과제로 한다.

상술한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 시스템은, 복수의 단위셀이 직렬로 연결된 멀티레벨 인버터; 상기 멀티레벨 인버터를 구동하는 전압 보다 낮은 전압으로 동작하고, 상기 단위셀을 제어하는 게이팅 신호를 포함하는 제1 신호를 출력하는 셀제어기; 상기 셀제어기에서 생성된 상기 제1 신호를 제1 광신호로 변환하는 제1 인터페이스 보드; 및 상기 제1 인터페이스 보드로부터 수신된 상기 제1 광신호를 전기적 신호인 상기 제1 신호로 변환하여, 상기 멀티레벨 인버터에 출력하는 제2 인터페이스 보드를 포함하고, 상기 제1 및 제2 인터페이스 보드는 광신호로 연결되어 상기 멀티레벨 인버터를 구동하는 고전압으로부터 상기 셀제어기를 보호하는 것을 특징으로 한다.

본 발명에 따르면 주제어기 및 셀제어기를 단위셀의 고전압으로부터 전기적으로 분리할 수 있는 효과가 있다.

또한, 본 발명에 따르면 주제어기 및 셀제어기를 고전압으로부터 보호할 필요가 없어 시스템 구성이 용이하고, 주제어기 및 셀제어기를 저전압용 부품으로 제작할 수 있어 경제적이다.

또한, 본 발명에 따르면 주제어기 및 셀제어기를 고전압으로부터 전기적으로 절연하므로 고전압에 의한 사용자의 감전위험을 감소시킬 수 있다.

또한, 본 발명에 따르면, 광신호 사용으로 인해 고전압 대전류의 스위칭으로 인해 발생하는 노이즈에 의한 간섭을 최소화시킬 수 있고, 이로 인해 데이터의 신뢰성을 향상시킬 수 있다는 효과가 있다.

또한, 본 발명에 따르면, 복수개의 그룹으로 그룹핑되어 있는 셀제어기들을 각 그룹 별로 할당된 통신채널을 통해 주제어기에 연결함으로써 통신주기를 더욱 단축시킬 수 있다는 효과가 있다.

또한, 본 발명에 따르면 셀제어기간의 송수신 데이터 또는 주제어기와 셀제어기간의 송수신 데이터를 광 케이블을 이용하여 송수신하기 때문에 통신 거리를 증가시킬 수 있고, 이로 인해 제어 시스템의 규모를 용이하게 확장할 수 있다는 효과가 있다.

도 1은 종래기술에 따른 멀티레벨 인버터 제어 시스템 중 분산제어 시스템의 일 실시예를 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 시스템의 구성을 나타내는 도면이다.
도 3은 본 발명에 따른 멀티레벨 인버터 제어 시스템에서 주제어기의 일 실시예를 나타내는 도면이다.
도 4는 본 발명에 따른 멀티레벨 인버터 제어 시스템에서 I/O 인터페이스부의 일 실시예를 나타내는 도면이다.
도 5는 본 발명에 따른 멀티레벨 인버터 제어 시스템에서 제1 인터페이스 보드 및 제2 인터페이스 보드의 일 실시예를 나타내는 도면이다.
도 6은 본 발명에 따른 멀티레벨 인버터 제어 시스템에서 제2 인터페이스 보드의 일 실시예를 나타내는 도면이다.
도 7은 본 발명에 따른 멀티레벨 인버터 제어 시스템에서 제1 신호의 일 실시예를 나타내는 도면이다.
도 8은 본 발명의 다른 실시예에 따른 멀티레벨 인버터 제어 시스템의 구성을 나타내는 도면이다.
도 9는 본 발명에 따른 멀티레벨 인버터 제어 시스템에서 제1 인터페이스 보드 및 제2 인터페이스 보드의 다른 실시예를 나타내는 도면이다.
도 10은 본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 방법을 나타내는 순서도이다.

이하, 첨부되는 도면을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.

도 2는 본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 시스템의 구성을 나타내는 도면이고, 도 3은 본 발명에 따른 멀티레벨 인버터 제어 시스템에서 주제어기의 일 실시예를 나타내는 도면이다.

도 2 및 도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 시스템(100)은, 주제어기(110), 복수개의 셀제어기(120a~120n, 130a~130n, 140a~140n), I/O 인터페이스부(150), 복수개의 단위셀들(160a~160n, 170a~170n, 180a~180n), 리액터(190), 변압기(200), 스위치기어(210), 및 센싱보드(220)를 포함한다.

주제어기(110)는 각 상(Phase)에 멀티레벨로 연결된 단위셀들(160a~160n, 170a~170n, 180a~180n)의 전압 지령값을 계산하여 셀제어기(120a~120n, 130a~130n, 140a~140n)에 출력한다. CAN 통신부(111), I/O 입력단자(113), 통신 인터페이스부(115), 및 센싱단자(117)을 포함할 수 있다.

CAN 통신부(111)는 복수개의 셀제어기(120a~120n, 130a~130n, 140a~140n)와 통신하는 CAN 드라이버를 복수개 포함할 수 있다. 이하, 편의를 위해 CAN 통신부(111)가 두 개의 CAN 드라이버를 포함하는 것을 예로 들어 설명한다.

일 실시예에 있어서, CAN 통신부(111)는 제1 CAN 드라이버(111a) 및 제2 CAN 드라이버(111b)를 포함할 수 있다. 이에 대응하여 하나의 상에 포함된 복수의 상기 단위셀(160a 내지 160n, 170a 내지 170n, 또는 180a 내지 180n)에 I/O 인터페이스부(150)를 통해 연결되는 복수의 셀제어기(120a~120n, 130a~130n, 140a~140n)는 제1 셀그룹 및 제2 셀그룹으로 구성될 수 있다. 즉, 셀제어기(120a~120n, 130a~130n, 140a~140n)는 3개의 제1 셀그룹과 3개의 제2 셀그룹을 포함할 수 있다.

각 상의 상기 제1 셀그룹들은 상기 주제어기(110)의 제1 CAN 드라이버(111a)에 직렬로 연결되고, 각 상의 상기 제2 셀그룹들은 상기 주제어기(111)의 제2 CAN 드라이버(111b)에 직렬로 연결된다.

이를 구체적으로 설명하면, 복수의 셀제어기(120a~120n, 130a~130n, 140a~140n)는 제1 셀그룹(120a 셀제어기를 포함하는 4개의 셀제어기, 130a 셀제어기를 포함하는 4개의 셀제어기, 및 140a 셀제어기를 포함하는 4개의 셀제어기) 및 제2 셀그룹(120n 셀제어기를 포함하는 4개의 셀제어기, 130n 셀제어기를 포함하는 4개의 셀제어기, 및 140n 셀제어기를 포함하는 4개의 셀제어기)으로 구성될 수 있는데, 각 상의 상기 제1 셀그룹들은 상기 주제어기의 제1 CAN 드라이버(111a)에 직렬로 연결되고, 각 상의 상기 제2 셀그룹들은 상기 주제어기의 제2 CAN 드라이버(111b)에 직렬로 연결될 수 있다.

상술한 바와 같이, 각 상의 제1 셀그룹을 제1 CAN 드라이버(111a)를 이용하여 하나의 CAN 통신 채널로 연결하고, 제2 셀그룹을 제2 CAN 드라이버(111b)를 이용하여 하나의 CAN 통신 채널로 연결하면, 통신주기를 단축시킬 수 있음은 물론, 데이터 신뢰성을 향상시킬 수 있게 된다.

주제어기(110)는, 전력계통의 전압 크기에 따라 무효전력 제어를 수행하여 각 상 별로 전압 지령값을 산출하고, 산출된 전압 지령값을 각 상의 출력 전류 방향 지령과 함께 각 상의 셀제어기(120a~120n, 130a~130n, 140a~140n)로 전송한다. 이때, 각 상의 출력 전류 방향 지령이란 각 상의 출력 전류의 방향이 지상인지 진상인지 여부를 나타내는 지령이다.

또한, 주제어기(110)는, 각 상의 셀제어기(120a~120n, 130a~130n, 140a~140n)에 연결된 단위셀들(160a~160n, 170a~170n, 180a~180n)의 상태정보를 수신하고, 상기 상태정보에 따라 각 상의 셀제어기(120a~120n, 130a~130n, 140a~140n)의 동작을 제어하기 위한 명령을 각 상의 셀제어기(120a~120n, 130a~130n, 140a~140n)로 전달한다.

구체적으로, 주제어기(110)는 시스템(100) 보호를 위한 비상정지를 명령하는 비상정지 명령, 시스템(100) 고장에 따라 시스템(100)을 초기화하고 재기동시키기 위한 리셋 명령, 상기 3상 멀티레벨 인버터의 커패시터를 충전하는 초기충전명령, 또는 게이팅 신호 출력명령 중 적어도 하나를 각 상의 셀제어기(120a~120n, 130a~130n, 140a~140n)로 전달한다.

일 실시예에 있어서, 이러한 비상정지 명령, 리셋명령, 초기충전 명령, 및 게이팅 신호 출력명령은 상술한 각 상의 출력전압 지령값 및 출력 전류 방향 지령이 포함된 제1 프레임 내에 함께 포함되어 전달될 수 있다.

또한, 주제어기(110)는 각 상 별로 셀인버터 간의 PWM 위상을 동기화하여 셀인버터간의 순환전류를 방지하기 위해 PWM 동기화 명령을 각 상의 셀제어기(120a~120n, 130a~130n, 140a~140n)로 전송한다.

이외에도, 주제어기(110)는 각 상의 셀제어기(120a~120n, 130a~130n, 140a~140n)로 인버터의 감시 및 제어를 위한 인터페이스(HMI: Human Management Interface) 데이터의 읽기 또는 쓰기 요청을 제2 프레임에 포함시켜 전달하고, 각 상의 셀제어기(120a~120n, 130a~130n, 140a~140n)로부터 이에 대한 응답을 프레임 형태로 수신할 수 있다.

I/O 입력단자(113)는 스위치기어(210)의 온오프제어 신호, 변압기(200)의 온도 신호, 리액터(190)의 온도 신호 중 적어도 하나를 주제어기(110)에 입력한다. 주제어기(110)는 상기 스위치기어(210)의 온오프제어 신호, 변압기(200)의 온도 신호, 리액터(190)의 온도 신호를 시스템 보호를 위해 사용한다.

통신 인터페이스부(115)는 주제어기와 외부 장치와의 다양한 통신 인터페이스를 제공한다. 일 실시예에 있어서, 통신 인터페이스부(115)는 아날로그 신호를 DAC에 출력하기 위한 SPI(Serial Peripheral Interface) 통신 인터페이스부(115a), SCI(Serial Communication Interface) 통신 인터페이스(115b), 기타 장치들과 이더넷 통신을 지원하는 이더넷 통신 인터페이스(115c)를 포함할 수 있다.

이때, SPI(Serial Peripheral Interface) 통신 인터페이스부(115a)는 주제어기(110)를 모니터링하기 위한 스코프(scope)와 연결될 수 있고, SCI(Serial Communication Interface) 통신 인터페이스(115b)는 RS-232 등으로 셀인버터의 감시 및 제어를 위한 인터페이스(HMI: Human Management Interface)과 연결될 수 있고, 이더넷 통신 인터페이스(115c)는 Host computer, HMI 등과 같은 장치와 연결될 수 있다.센싱단자(117)는 전력계통의 계통전압(V1), 상기 전력계통의 부하전류(I1), 및 상기 3상 멀티레벨 인버터의 출력전류(I2) 중 적어도 하나를 측정하여 상기 주제어기로 출력하는 센싱보드(220)에서 출력한 신호를 센싱한다. 도 3에 있어서 센싱보드(220)는 주제어기(110)와 별도로 분리된 것으로 표시하였으나, 다른 실시예에 있어서 센싱보드(220)는 주제어기(110)에 포함될 수도 있다.

셀제어기(120a~120n, 130a~130n, 140a~140n)는 상기 멀티레벨 인버터를 구동하는 고전압 보다 낮은 저전압으로 동작하고, 상기 단위셀을 제어하는 게이팅 신호를 포함하는 제1 신호를 출력한다.

셀제어기(120a~120n, 130a~130n, 140a~140n)는 주제어기(110)의 상기 전압 지령값을 수신하고, 상기 단위셀(160a 내지 160n, 170a 내지 170n, 180a 내지 180n)을 제어하는 제1 신호를 출력한다.

이를 위해, 셀제어기(120a~120n, 130a~130n, 140a~140n)는 주제어기(110)와의 접속을 위한 CAN 드라이버(미도시)를 지원하는 DSP(Digital Signal Process)를 포함할 수 있다.

각 상(A, B, C)에는 포함된 복수개의 셀제어기(120a~120n, 130a~130n, 140a~140n)는 그 특징이 동일 또는 유사하므로, 이하에서는 설명의 편의를 위해, A상의 셀제어기(120a)를 기준으로 설명하기로 한다.

셀제어기(120a)는 주제어기(110)로부터 전압 지령값을 수신하고, 단위셀(160a)을 제어하는 제1 신호를 제1 인터페이스 보드(151)에 출력한다.

일 실시예에 있어서 상기 제1 신호는 제1 레그의 탑(Top) 스위칭 소자에 대한 제1 게이팅 신호, 제2 레그의 탑(Top) 스위칭 소자에 대한 제2 게이팅 신호, 게이팅 온오프 제어 신호(gon), 및 아날로그 센싱채널 선택신호(ass)를 포함하여 4비트 신호로 구성될 수 있다. 이때, 제1 레그의 탑 스위칭 소자는 상기 단위셀에 포함된 H-Bridge 인버터 중 하나의 가지(branch)에 직렬로 연결된 인버터 중 윗쪽에 연결된 스위칭 소자이고, 상기 제2 레그의 탑 스위칭 소자는 상기 H-Bridge 인버터 중 다른 하나의 가지(branch)에 직렬로 연결된 스위칭 소자 중 윗쪽에 연결된 스위칭 소자이다.

또한, 셀제어기(120a)는 I/O 인터페이스부(150)의 제1 인터페이스 보드(151)로부터 단위셀(160a)의 직류 링크 전압을 입력받을 수 있다. 이때, 직류 링크 전압은 단위셀(160a)에 포함된 인버터에 연결된 커패시터의 양단 전압이다.

이를 구체적으로 설명하면, 셀제어기(120a)는 주제어기(110)로부터의 각 셀제어기(120a)의 직류 링크 전압 및 상태정보 요청이 포함된 프레임이 수신되면, 직류 링크 전압의 평균값을 산출하여 주제어기(110)로 전달한다. 또한, 셀제어기(120a)는 셀제어기(120a)의 상태정보를 주제어기(110)로 전달한다. 이때, 셀제어기(120a)의 상태정보란 단위셀의 동작여부, 정지여부, 및 고장여부를 포함한다.

도 4는 본 발명에 따른 멀티레벨 인버터 제어 시스템에서 I/O 인터페이스부의 일 실시예를 나타내는 도면이다. 이하 I/O 인터페이스부(150)의 일 실시예를 설명하기 위해 도 2 및 도 4를 참조하여 설명한다.

I/O 인터페이스부(150)는 상기 셀제어기(120a)로부터 전송되는 제1 신호를 제1 광신호로 변환하여 상기 단위셀(160a)로 전달하고, 상기 단위셀(160a)로부터 전송되는 제2 신호를 제2 광신호로 변환하여 상기 셀제어기(120a)로 전달하여, 고전압으로 동작하는 상기 단위셀(160a)과 저전압으로 동작하는 상기 셀제어기(120a)를 전기적으로 절연한다.

이를 위해, 일 실시예에 있어서 I/O 인터페이스부(150)는 상기 셀제어기(120a)와 연결되는 제1 인터페이스 보드(151) 및 상기 단위셀(160a)과 연결되는 제2 인터페이스 보드(153)를 포함할 수 있고, 상기 제1 인터페이스 보드(151) 및 제2 인터페이스 보드(153)는 광신호로 연결된다.

제1 및 제2 인터페이스 보드는 광신호로 연결되어 상기 멀티레벨 인버터를 구동하는 고전압으로부터 상기 셀제어기를 보호한다.

제1 인터페이스 보드(151)는 상기 셀제어기(120a)와 연결되어 셀제어기(120a)에서 수신한 제1 신호를 제1 광신호로 변환한다.

일 실시예에 있어서, 제1 신호는 상기 단위셀(160a)의 인버터 구동을 위한 PWM 방식의 게이팅 신호를 포함하고, 제2 신호는 상기 단위셀(160a)에 포함된 인버터에 병렬로 연결된 커패시터의 양단 전압인 직류 링크 전압(DC link voltage) 및 상기 단위셀(160a)의 히트 싱크 온도 중 어느 하나를 포함한다.

또한, 다른 실시예에 있어서, 제1 신호는 제1 레그(leg1)의 탑(Top) 스위칭 소자(161T)에 대한 PWM 방식의 제1 게이팅 신호(gs1), 제2 레그(leg2)의 탑(Top) 스위칭 소자(162T)에 대한 PWM 방식의 제2 게이팅 신호(gs2), 상기 단위셀에 포함된 스위칭 소자의 구동 여부에 대한 게이팅 온오프 제어 신호(gon), 및 상기 직류 링크 전압과 상기 히트 싱크 온도의 선택에 대한 아날로그 센싱채널 선택신호(ass)를 포함할 수 있다.

이때, 일 실시예에 있어서, 제1 인터페이스 보드(151)는 상기 제1 신호에 포함된 제1 게이팅 신호(gs1), 제2 게이팅 신호(gs2), 게이팅 온오프 제어 신호(gon), 및 아날로그 센싱채널 선택신호(ass)를 하나의 프레임으로 구성하여 제1 광신호로 변환할 수 있다.

제1 인터페이스 보드(151)는 제2 인터페이스 보드(153)에서 커패시터(163) 양단에 걸리는 직류 링크 전압(DC link voltage, Vdc) 또는 히트 싱크 온도(H.Temp)를 광신호로 입력받아 셀제어기(120a)에 출력한다.

제2 인터페이스 보드(153)는 제1 인터페이스 보드(151)로부터 제1 광신호를 입력받아 게이트 드라이버에 단위셀(160a)의 인버터 구동 신호(gd1 내지 gd4)를 출력한다.

제1 스위칭 소자 구동 신호(gd1)는 제1 레그(leg1)의 탑(Top) 스위칭 소자 (161T)를 구동하는 구동 신호이고, 제2 스위칭 소자 구동 신호(gd2)는 제1 레그(leg1)의 바텀(Bottom) 스위칭 소자(161B)를 구동하는 구동 신호이고, 제3 스위칭 소자 구동 신호(gd3)는 제2 레그(leg2)의 탑(Top) 스위칭 소자(162T)를 구동하는 구동 신호이고, 제4 스위칭 소자 구동 신호(gd4)는 제2 레그(leg2)의 바텀(Bottom) 스위칭 소자(162B)를 구동하는 구동 신호이다.

이때, 제1 스위칭 소자 구동 신호(gd1)는 제1 레그(leg1)의 탑(Top) 스위칭 소자(161T)에 대한 PWM 방식의 게이팅 신호(gs1)를 이용하여 산출하고, 제2 스위칭 소자 구동 신호(gd2)는 제1 레그(leg1)의 탑(Top) 스위칭 소자(161T)에 대한 PWM 방식의 게이팅 신호(gs1)를 반전하여 산출한다.

마찬가지로, 제3 스위칭 소자 구동 신호(gd3)는 제2 레그(leg2)의 탑(Top) 스위칭 소자(162T)에 대한 PWM 방식의 게이팅 신호(gs2)를 이용하여 산출하고, 제4 스위칭 소자 구동 신호(gd4)는 제2 레그(leg2)의 탑(Top) 스위칭 소자(162T)에 대한 PWM 방식의 게이팅 신호(gs2)를 반전하여 산출한다.

이때, 게이트 드라이버는 제2 인터페이스 보드(153) 및 상기 단위셀(160a) 사이에 연결되어, 상기 단위셀(160a)의 인버터를 구동하고, 상기 단위셀(160a)로부터 과전류 신호를 검출할 수 있다.

게이트 드라이버는 제2 인터페이스 보드(153)와 분리되는 별도의 장치로 사용될 수 있으나, 경우에 따라서 상기 게이트 드라이버는 I/O 인터페이스부(150) 또는 제2 인터페이스 보드(153)에 포함될 수 있다.

제2 인터페이스 보드(153)는 게이트 드라이버로부터 과전류 여부를 입력받아, 과전류 발생시 인버터 구동 신호(gd1 내지 gd4)를 차단할 수 있다.

제2 인터페이스 보드(153)는 상기 단위셀(160a)과 연결되어 단위셀(160a)로부터 전송되는 제2 신호를 제2 광신호로 변환한다. 제2 신호는 상기 단위셀(160a)로부터 커패시터(163) 양단에 걸리는 직류 링크 전압(DC link voltage, Vdc) 및 히트 싱크 온도(H.Temp)이다. 제2 광신호는 아날로그 센싱채널 선택신호(ass)에 따라 선택된 상기 직류 링크 전압(Vdc) 또는 히트 싱크 온도(H.Temp)이다.

복수개의 단위셀들(160a~160n, 170a~170n, 180a~180n)은 직렬로 연결되어 3상 멀티레벨 인버터를 구성한다.

멀리레벨 인버터는, 각 상(Phase)마다 복수개의 단위셀 직렬로 연결하여 고전압을 얻을 수 있는 고전압 대용량 인버터이다. 상기 3상 단위셀(160a~160n, 170a~170n, 180a~180n)은 A상 단위셀(160a~160n), B상 단위셀(170a~170n), 및 C상 단위셀(180a~180n)을 포함한다.

일 실시예에 있어서 단위셀(160a~160n, 170a~170n, 180a~180n)은 H-Bridge 인버터(161T, 161B, 162T, 및 162B), 상기 H-Bridge 인버터(161T, 161B, 162T, 및 162B)에 병렬로 연결된 커패시터(163), 및 상기 H-Bridge 인버터(161T, 161B, 162T, 및 162B)에 연결된 바이패스 스위치(164)를 포함할 수 있다.

리액터(190)는 상기 A상 단위셀(160a~160n), B상 단위셀(170a~170n), 및 C상 단위셀(180a~180n)의 일단에는 각각 연결될 수 있고, 상기 각각의 리액터(190)의 타단은 변압기(200)에 연결된다.

변압기(200)는 스위치기어(210)에 연결되고, 스위치기어(210)의 타단은 전력계통에 병렬로 연결된다.

일 실시예에 있어서, 본 발명에 따른 멀티레벨 인버터 제어 시스템(100)은, 계통에 병렬로 접속되어 계통의 무효전력을 보상하는 STATCOM(Static Synchronous Compensator)을 구성할 수 있다.

이와 같이, 본 발명에 따른 멀티레벨 인버터 제어 시스템(100)을 이용하여 STATCOM을 구성함으로써, 계통의 무효전력을 보상함으로써 전력계통을 안정화시킬 수 있다.

이하, 제1 인터페이스 보드 및 제2 인터페이스 보드의 구성을 보다 상세하게 설명하기 위해 도 5 내지 도 7을 예로 들어 설명한다.

도 5는 본 발명에 따른 멀티레벨 인버터 제어 시스템에서 제1 인터페이스 보드 및 제2 인터페이스 보드의 일 실시예를 나타내는 도면이다.

도 5에서 알 수 있듯이, 본 발명에 따른 제1 인터페이스 보드(151)의 일 실시예는 제1 디지털 신호처리부(410), 제1 광트랜시버트랜시버(420), 제1 아날로그 신호처리부(430), 및 제2 광트랜시버(440)를 포함한다.

제1 디지털 신호처리부(410)는 상기 단위셀의 인버터 구동을 위한 PWM 방식의 제1 게이팅 신호 및 제2 게이팅 신호를 포함하는 제1 신호를 직렬 신호로 변환한다.

일 실시예에 있어서, 제1디지털 신호처리부(410)는 오실레이터, 직병렬 신호변환부를 포함할 수 있다.

직렬로 변환된 제1 신호는 PWM 제어에 의해 생성된 게이팅 제어 신호를 포함하므로, PWM 제어 정확성을 높이기 위해 신호 전송 속도를 스위칭 주파수보다 매우 높게 선정한다. 예를 들어, 직렬 전송 속도를 10~20MHz 이상으로 설정하기 위해 40MHz의 주파수를 발생시키는 오실레이터를 사용하고, 주파수 분배기 동작에 따라 10~20MHz의 직병렬 신호변환부의 클럭을 생성한다.

일 실시예에 있어서, 제1 디지털 신호처리부(410)는 제1 게이팅 신호(gs1), 제2 게이팅 신호(gs2), 게이팅 온오프 제어 신호(gon), 및 상기 직류 링크 전압과 상기 히트 싱크 온도의 선택에 대한 아날로그 센싱채널 선택신호(ass)를 포함하는 4비트의 컨트롤 데이터 이외에 로우(low)신호 2비트와 하이(high)신호 2비트를 더해 8비트의 병렬신호를 직렬신호로 변환하고 1프레임으로 구성하여 출력할 수 있다. 프레임과 프레임 사이에는 2비트 휴지기간을 두어 프레임을 구분할 뿐 아니라, 데이터 검출 오류를 줄일 수 있다.

제1 광트랜시버(420)는 제1 디지털 신호처리부(410)에서 직렬로 변환된 상기 제1 신호를 수신하고, 상기 제1 신호를 상기 제1 광신호로 변환하여 상기 제2 인터페이스 보드로 송신한다.

제1 아날로그 신호처리부(430)는 주파수 변조된 디지털 신호인 상기 제2 신호를 아날로그 전압 신호로 변환하고, 외부 노이즈에 강인하도록 저역통과필터(LPF)를 거쳐 제2 신호를 출력한다.

제2 광트랜시버(440)는 상기 제2 인터페이스 보드로부터 수신한 제2 광신호를 전기적 신호인 제2 신호로 변환하여 제1 아날로그 신호처리부로 전달한다.

도 6은 본 발명에 따른 멀티레벨 인버터 제어 시스템에서 제2 인터페이스 보드의 일 실시예를 나타내는 도면이고, 도 7은 본 발명에 따른 멀티레벨 인버터 제어 시스템에서 제1 신호의 일 실시예를 나타내는 도면이다.

도 6 및 도 7에서 알 수 있듯이, 제2 인터페이스 보드(153)는 제2 디지털 신호처리부(510), 게이트 신호처리부(520), 제3 광트랜시버(530), 제2 아날로그 신호처리부(540), 및 제4 광트랜시버(550)를 포함한다.

제2 디지털 신호처리부(510)는 전기적 신호로 변환된 상기 제1 신호를 상기 제3 광트랜시버로부터 수신하여, 시프트 레지스터를 이용하여 직렬 신호를 병렬 신호로 변환한다.

일 실시예에 있어서, 제2 디지털 신호처리부(510)가 병렬로 변환한 제1 신호는 프레임의 시작(Start)을 나타내는 2비트의 시작비트, 4비트의 제어비트, 프레임의 정지(Stop)를 나타내는 2비트의 정지비트, 및 프레임과 프레임을 구분하는 2비트의 휴지비트를 포함하는 10비트의 신호일 수 있다.

이때, 4비트의 제어비트는 제1 게이팅 신호(gs1), 제2 게이팅 신호(gs2), 게이팅 온오프 제어 신호(gon), 및 상기 직류 링크 전압과 상기 히트 싱크 온도의 선택에 대한 아날로그 센싱채널 선택신호(ass)를 포함할 수 있다.

일 실시예에 있어서, 제2 디지털 신호처리부(510)는 오실레이터(511), 엣지디텍부(513), 주파수 분배기(515), 샘플러(517), 및 직병렬 신호변환부(519)를 포함할 수 있다.

오실레이터(511)는 예를 들어 40MHz의 주파수를 발생시켜 주파수 분배기(515) 및 샘플러(517)에 제공할 수 있다.

엣지디텍부(513)는 상기 제1 신호의 Start 신호의 엣지 상승이 검출되면 시프트 레지스터의 입력 클럭을 리셋하는 신호를 생성한다. 엣지디텍부(513)는 이를 위해 라이징 엣지를 탐지할 수 있으며, 엣지디텍부(513)가 출력한 신호로 인해 주파수 분배기(515)의 출력을 리셋하여 직렬 데이터 제1 신호와 클럭을 동기화할 수 있다.

주파수 분배기(515)는 오실레이터(511)에서 받는 주파수를 예를 들어 10MHz로 분주하여 이를 엣지디텍부(513)의 엣지 신호가 없을 경우에 직병렬 신호변환부(519)에 클럭 신호로 출력한다.

샘플러(517)는 전기 신호로 변환된 상기 제1 신호를 40MHz 클럭으로 샘플링하여 직병렬 신호변환부(519)에 출력한다. 이는 주파수 분배기(515)가 엣지디텍부(513)에 의해 리셋되고 클럭을 직병렬 신호변환부(519)에 공급하기까지 지연되는 시간을 보상하기 위함이다.

직병렬 신호변환부(519)는 상기 엣지디텍부(513)에서 탐지된 엣지를 이용한 클럭 싱크 신호에 맞추어 상기 샘플러(517)에서 수신된 샘플링 신호를 병렬신호로 변환한다.

일 실시예에 있어서 직병렬 신호변환부(519)는 쉬프트 레지스터(shift Register)로 구성할 수 있다. 직병렬 신호변환부(519)에서는 D0 내지 D9의 디지털 신호를 게이트 신호처리부(520)에 전송할 수 있다.

게이트 신호처리부(520)는 전기적 신호로 변환된 상기 제1 광신호를 이용하여 상기 단위셀의 인버터 구동신호를 생성하고, 상기 단위셀로부터 과전류 신호를 검출한다.

일 실시예에 있어서, 게이트 신호처리부(520)는 제1 논리회로(521), 지연기(523), 및 제2 논리회로(525)를 포함할 수 있다.

제1 논리회로(521)는 지연기(523)의 출력인에이블을 결정하는 제어신호를 출력한다. 일 실시예에 있어서 제1 논리회로(521)는 D0, D1, D2, D3, D8, 및 D9 신호를 입력받는 앤드 게이트(AND gate) 및 로우비트인 D0 내지 D3에 각각 연결된 낫 게이트(NOT gate)를 포함할 수 있다. 상기 앤드 게이트는 D0 내지 D3가 반전된 신호 및 D8, D9 신호가 모두 "1"일 때, 지연기에 출력인에이블을 출력할 수 있다.

지연기(523)는 상기 제1 신호에서 상기 단위셀의 인버터 구동을 위한 PWM 방식의 제1 및 제2 게이팅 신호, 상기 인버터의 구동 여부에 대한 게이팅 온오프 제어 신호(gon), 및 상기 인버터에 병렬로 연결된 커패시터의 양단 전압인 직류 링크 전압(DC link voltage)과 상기 단위셀의 히트 싱크 온도 중 어느 하나를 선택하도록 하는 아날로그 센싱채널 선택신호(ass)를 입력받는다.

일 실시예에 있어서, 지연기(523)는 D-플립 플롭으로 구성할 수 있고, 지연기(523)는 컨트롤 데이터(D4 내지 D7)를 입력받아 이를 제2 논리회로(525) 및 선택부(541)에 출력할 수 있다.

제2 논리회로(525)는 제1 게이팅 신호를 이용하여 제1 레그(leg1)의 탑(Top) 스위칭 소자를 구동하는 구동 신호인 제1 인버터 구동 신호(gd1)를 생성하고, 제1 게이팅 신호를 반전하여 제1 레그(leg1)의 바텀(Bottom) 스위칭 소자를 구동하는 구동 신호인 제2 인버터 구동 신호(gd2)를 생성하고, 제2 게이팅 신호를 이용하여 제2 레그(leg2)의 탑(Top) 스위칭 소자를 구동하는 구동 신호인 제3 인버터 구동 신호(gd3)를 생성하고, 제2 게이팅 신호를 반전하여 제2 레그(leg2)의 바텀(Bottom) 스위칭 소자를 구동하는 구동 신호인 제4 인버터 구동 신호(gd4)를 생성한다.

또한, 제2 논리회로(525)는 상기 인버터의 구동 여부에 대한 게이팅 온오프 제어 신호(gon)가 온(on) 상태이고, 상기 단위셀로부터 수신된 과전류 신호를 통해 상기 단위셀에 과전류가 흐르지 않는 경우에 상기 인버터 구동신호를 출력한다.

상기 인버터의 구동 여부에 대한 게이팅 온오프 제어 신호(gon) 및 상기 단위셀로부터 입력받은 과전류 신호를 이용하여 상기 제1 인버터 구동 신호 내지 제4 인버터 구동 신호의 출력여부를 결정한다.

이를 구현하기 위한 일 실시예에 있어서, 제2 논리회로(525)는 D6 신호 및 과전류 신호(err)을 입력받는 제1 앤드게이트(G1), 제1 앤드게이트(G1)의 출력신호 및 D4 신호를 입력받는 제2 앤드게이트(G2), D4 신호를 반전하는 제1 낫게이트(NG1), 제1 낫게이트(NG1)의 출력신호 및 제1 앤드게이트(G1)의 출력신호를 입력받는 제3 앤드게이트(G3), 제1 앤드게이트(G1)의 출력신호 및 D5 신호를 입력받는 제4 앤드게이트(G4), D5 신호를 반전하는 제2 낫게이트(NG2), 및 제2 낫게이트(NG2)의 출력신호 및 제1 앤드게이트(G1)의 출력신호를 입력받는 제5 앤드게이트(G5)를 포함할 수 있다.

제1 앤드게이트(G1)는 게이팅 온오프 제어 신호(gon)인 D6 신호 및 과전류 신호(err)을 입력받아, D6 및 과전류 신호(err)가 모두 "1"인 경우에만 "1"을 출력한다. 또한, 제2 앤드게이트(G2) 내지 제5 앤드게이트(G5)는 각각 제1 인버터 구동 신호(gd1) 내지 제4 인버터 구동 신호(gd4)를 출력한다.

제2 앤드게이트(G2) 내지 제5 앤드게이트(G5)는 상기 제1 앤드게이트(G1)의 출력을 입력으로 받고 있으므로, 제1 앤드게이트(G1)는 제2 앤드게이트(G2) 내지 제5 앤드게이트(G5)의 출력을 제어할 수 있다. 즉, 게이트 온오프 제어 신호(gon) 및 과전류 신호(err) 모두에 이상이 없는 경우에만 제2 앤드게이트(G2) 내지 제5 앤드게이트(G5)가 출력될 수 있다.

이때, 상기 제1 레그의 탑 스위칭 소자 및 제1 레그의 바텀 스위칭 소자는 상기 단위셀에 포함된 H-Bridge 인버터 중 하나의 가지(branch)에 직렬로 연결된 스위칭 소자 중 위 아래에 위치한 스위칭 소자이고, 상기 제2 레그의 탑 스위칭 소자 및 제2 레그의 바텀 스위칭 소자는 상기 H-Bridge 인버터 중 다른 하나의 가지(branch)에 직렬로 연결된 스위칭 소자 중 위 아래에 위치한 스위칭 소자이다.

제3 광트랜시버(530)는 상기 제1 인터페이스 보드(151)로부터 수신한 상기 제1 광신호를 전기적 신호로 변환하여 제2 디지털 신호처리부(510)로 출력한다.

한편, 제2 인터페이스 보드(153)는 상기 단위셀에 포함된 인버터에 병렬로 연결된 커패시터의 양단 전압인 직류 링크 전압(DC link voltage) 및 상기 단위셀의 히트 싱크 온도 중 어느 하나를 포함하는 제2 신호를 제2 광신호로 변환하여 상기 제1 인터페이스 보드(151)로 출력한다.

이를 위해 제2 인터페이스 보드(153)는 제2 아날로그 신호처리부(540) 및 제4 광트랜시버(550)를 더 포함할 수 있다.

제2 아날로그 신호처리부(540)는 선택부(541) 및 아날로그 신호변환부(543)를 포함한다.

선택부(541)는 상기 제1 신호에 포함된 아날로그 센싱채널 선택신호(ass)에 따라, 상기 단위셀에 포함된 인버터에 병렬로 연결된 커패시터의 양단 전압인 직류 링크 전압(DC link voltage) 및 상기 단위셀의 히트 싱크 온도 중 어느 하나를 선택하여 제2 신호를 생성한다.

아날로그 신호변환부(543)는 상기 제2 인터페이스 보드의 아날로그 전압 신호인 제2 신호를 디지털 주파수 신호로 변환한다.

제4 광트랜시버(550)는 디지털 주파수 신호로 변환된 제2 신호를 제2 광신호로 변환하여 제1 인터페이스 보드로 출력한다.

도 8은 본 발명의 다른 실시예에 따른 멀티레벨 인버터 제어 시스템의 구성을 나타내는 도면이고, 도 9는 본 발명에 따른 멀티레벨 인버터 제어 시스템에서 제1 인터페이스 보드 및 제2 인터페이스 보드의 다른 실시예를 나타내는 도면이다.

도 8 및 도 9에서 알 수 있듯이, 본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 시스템(100)은, 주제어기(110), 복수개의 셀제어기(120a~120n, 130a~130n, 140a~140n), I/O 인터페이스부(150), 복수개의 단위셀들(160a~160n, 170a~170n, 180a~180n), 리액터(190), 변압기(200), 및 스위치기어(210)를 포함할 수 있다.

도 8의 실시예에서는 하나의 제1 인터페이스 보드가 복수의 제2 인터페이스 보드와 광신호를 주고 받는데, 이하 중복을 피하기 위하여 도 2에서 설명한 멀티레벨 인버터 제어 시스템(100)과의 차이점을 중심으로 설명하도록 한다.

I/O 인터페이스부(150)는 상기 셀제어기(120a~120n, 130a~130n, 140a~140n)와 연결되는 제1 인터페이스 보드(151) 및 상기 단위셀(160a~160n, 170a~170n, 180a~180n)과 연결되는 제2 인터페이스 보드(153a 내지 153n)를 포함하고, 상기 제1 인터페이스 보드(151)는 복수의 제2 인터페이스 보드(153a 내지 153n)와 광신호로 연결된다.

일 실시예에 있어서, 제1 인터페이스 보드(151)는 6개의 제2 인터페이스 보드(153a 내지 153n)에 광신호로 연결될 수 있다. 이 경우 하나의 셀제어기는 I/O 인터페이스부(150)를 통해 6개의 단위셀과 연결될 수 있다. 즉, 도 2의 실시예와 비교하여 동일한 수의 단위셀을 제어하는 셀제어기의 숫자가 감소된다. 이에 따라 주제어기(110)의 CAN 통신을 통해 직렬로 연결되는 셀제어기의 숫자가 감소되고, 하나의 CAN 통신 회선을 통한 단위셀의 제어신호 출력주기가 단축된다.

도 10은 본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 방법을 나타내는 순서도이다.

도 10에서 알 수있듯이, 우선, 주제어기에서 단위셀 제어를 위한 전압 지령값을 계산한다(S1100). 계통에 병렬로 연결되는 멀티레벨 인버터 제어 시스템은 무효전력을 보상하여 전력 효율을 개선시킨다. 따라서, 무효전력을 제어하기 위해 주제어기는 각 상마다 단위셀의 전압 지령값을 계산하여 셀제어기로 출력한다.

다음, 상기 단위셀의 인버터에 병렬로 연결된 커패시터의 양단 전압인 직류 링크 전압 및 상기 전압 지령값을 이용하여 상기 인버터를 구동하는 PWM 방식의 게이팅 신호를 생성하고, 상기 게이팅 신호를 포함하는 제1 신호를 상기 셀제어기에서 I/O 인터페이스부의 제1 인터페이스 보드로 출력한다(S1200).

일 실시예에 있어서, 상기 제1 신호는 제1 레그(leg1)의 탑(Top) 인버터(161T)에 대한 PWM 방식의 게이팅 신호(gs1), 제2 레그(leg2)의 탑(Top) 인버터(162T)에 대한 PWM 방식의 게이팅 신호(gs2), 게이팅 온오프 제어 신호(gon), 및 아날로그 센싱채널 선택신호(ass)를 포함하여 4비트 신호로 구성될 수 있다.

다음, 상기 제1 인터페이스 보드가 입력받은 제1 신호를 제1 광신호로 변환하여 상기 I/O 인터페이스부의 제2 인터페이스 보드로 출력한다(S1300). 제2 인터페이스 보드는 고전압을 사용하는 3상 멀티레벨 인버터에 연결되어 고전압을 사용하나 제1 인터페이스 보드는 제2 인터페이스 보드와 광신호로 연결되므로 상대적으로 저전압으로 구동될 수 있다. 따라서, 제1 인터페이스 보드에 연결된 셀제어기 및 셀제어기에 연결된 주제어기를 저전압으로 구동시킬 수 있다.

이에 따라, 주제어기 및 셀제어기를 단위셀의 고전압으로부터 전기적으로 분리할 수 있는 효과가 있고, 주제어기 및 셀제어기를 고전압으로부터 보호할 필요가 없어 시스템 구성이 용이하고, 주제어기 및 셀제어기를 저전압용 부품으로 제작할 수 있어 경제적이다.

다음, 상기 제2 인터페이스 보드가 입력받은 제1 광신호를 전기적 신호로 변환하여 상기 단위셀로 출력한다(S1400). 즉, 제2 인터페이스 보드는 제1 인터페이스 보드로부터 제1 광신호를 입력받아 게이트 드라이버에 단위셀의 인버터 구동 신호(gd1 내지 gd4)를 출력한다.

제1 인버터 구동 신호(gd1)는 제1 레그(leg1)의 탑(Top) 스위칭 소자를 구동하는 구동 신호이고, 제2 인버터 구동 신호(gd2)는 제1 레그(leg1)의 바텀(Bottom) 스위칭 소자를 구동하는 구동 신호이고, 제3 인버터 구동 신호(gd3)는 제2 레그(leg2)의 탑(Top) 스위칭 소자를 구동하는 구동 신호이고, 제4 인버터 구동 신호(gd4)는 제2 레그(leg2)의 바텀(Bottom) 스위칭 소자를 구동하는 구동 신호이다.

일 실시예에 있어서, 제1 인버터 구동 신호(gd1)는 제1 레그(leg1)의 탑(Top) 스위칭 소자에 대한 PWM 방식의 게이팅 신호(gs1)를 이용하여 산출하고, 제2 인버터 구동 신호(gd2)는 제1 레그(leg1)의 탑(Top) 스위칭 소자에 대한 PWM 방식의 게이팅 신호(gs1)를 반전하여 산출한다.

마찬가지로, 제3 인버터 구동 신호(gd3)는 제2 레그(leg2)의 탑(Top) 스위칭 소자에 대한 PWM 방식의 게이팅 신호(gs2)를 이용하여 산출하고, 제4 인버터 구동 신호(gd4)는 제2 레그(leg2)의 탑(Top) 스위칭 소자에 대한 PWM 방식의 게이팅 신호(gs2)를 반전하여 산출한다.

다음, 상기 직류 링크 전압(DC link voltage) 및 상기 단위셀의 히트 싱크 온도 중 어느 하나를 포함하는 제2 신호를 제2 광신호로 변환하여 상기 제1 인터페이스 보드로 출력한다(S1500).

일 실시예에 있어서, 상기 멀티레벨 인버터 제어 방법은 게이트 드라이버에서 상기 단위셀의 과전압이 검출되면 상기 제2 인터페이스 보드에서 출력되는 상기 게이팅 신호를 차단하는 단계를 더 포함할 수 있다.

본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100 - 멀티레벨 인버터 제어 시스템 110 - 주제어기
111- 디지털 신호처리부 113 - I/O 입력단자
115 - 통신 인터페이스부 117 - 센싱단자
120a~120n, 130a~130n, 140a~140n - 복수개의 셀제어기
150 - I/O 인터페이스부 151 - 제1 인터페이스 보드
153 - 제2 인터페이스 보드
160a~160n, 170a~170n, 180a~180n - 복수개의 단위셀
190 - 리액터 200 - 변압기
210 - 스위치기어 410 - 제1 디지털 신호처리부
420 - 제1 광트랜시버 430 - 제1 아날로그 신호처리부
440 - 제2 광트랜시버 510 - 제2 디지털 신호처리부
520 - 게이트 신호처리부 530 - 제3 광트랜시버
540 - 제2 아날로그 신호처리부 550 - 제4 광트랜시버

Claims (13)

1. 복수의 단위셀이 직렬로 연결된 멀티레벨 인버터;
   상기 멀티레벨 인버터를 구동하는 전압 보다 낮은 전압으로 동작하고, 상기 단위셀을 제어하는 게이팅 신호를 포함하는 제1 신호를 출력하는 셀제어기;
   상기 셀제어기에서 생성된 상기 제1 신호를 제1 광신호로 변환하는 제1 인터페이스 보드; 및
   상기 제1 인터페이스 보드로부터 수신된 상기 제1 광신호를 전기적 신호인 상기 제1 신호로 변환하여, 상기 멀티레벨 인버터에 출력하는 제2 인터페이스 보드를 포함하고,
   상기 제1 및 제2 인터페이스 보드는 광신호로 연결되어 상기 멀티레벨 인버터를 구동하는 전압으로부터 상기 셀제어기를 보호하고, 상기 제2 인터페이스 보드는 상기 제1 신호에 포함된 아날로그 센싱채널 선택신호(ass)에 따라, 상기 단위셀에 포함된 인버터에 병렬로 연결된 커패시터의 양단 전압인 직류 링크 전압(DC link voltage) 및 상기 단위셀의 히트 싱크 온도 중 어느 하나를 선택하여 제2 신호를 생성하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
2. 제1 항에 있어서,
   상기 제2 인터페이스 보드는 전기적 신호로 변환된 상기 제1 신호를 직렬에서 병렬로 변환하는 제2 디지털 신호처리부를 포함하고,
   상기 제2 디지털 신호처리부는,
   상기 제1 신호의 엣지 상승을 탐지하여 클럭 싱크신호를 주파수 분배기에 출력하는 엣지디텍부; 및
   상기 클럭 싱크신호에 의해 동기화된 상기 주파수 분배기의 클럭 신호에 맞추어 샘플러에서 샘플링된 상기 제1 신호를 직렬신호에서 병렬신호로 변환하는 직병렬 신호변환부를 포함하는 것을 특징으로 하는 멀티 레벨 인버터 제어 시스템.
3. 제1 항에 있어서,
   상기 제2 인터페이스 보드는 전기적 신호로 변환된 상기 제1 신호를 직렬에서 병렬로 변환하는 제2 디지털 신호처리부를 포함하고,
   병렬로 변환된 상기 제1 신호는,
   프레임의 시작(Start)을 나타내는 2비트의 시작비트;
   상기 단위셀의 인버터 구동을 위한 PWM 방식의 제1 및 제2 게이팅 신호, 상기 인버터의 구동 여부에 대한 게이팅 온오프 제어 신호(gon), 및 상기 인버터에 병렬로 연결된 커패시터의 양단 전압인 직류 링크 전압(DC link voltage)과 상기 단위셀의 히트 싱크 온도 중 어느 하나를 선택하도록 하는 아날로그 센싱채널 선택신호(ass)를 포함하는 4비트의 제어비트;
   프레임의 정지(Stop)를 나타내는 2비트의 정지비트; 및
   프레임과 프레임을 구분하는 2비트의 휴지비트를 포함하는 것을 특징으로 하는 멀티 레벨 인버터 제어 시스템.
4. 제1 항에 있어서,
   상기 제1 인터페이스 보드는,
   제1 디지털 신호처리부에서 직렬로 변환된 상기 제1 신호를 수신하고, 상기 제1 신호를 상기 제1 광신호로 변환하여 상기 제2 인터페이스 보드로 송신하는 제1 광트랜시버를 포함하는 것을 특징으로 하는 멀티 레벨 인버터 제어 시스템.
5. 제1 항에 있어서,
   상기 제1 인터페이스 보드는,
   상기 제2 인터페이스 보드로부터 수신한 제2 광신호를 전기적 신호인 제2 신호로 변환하는 제2 광트랜시버, 및
   주파수 변조된 디지털 신호인 상기 제2 신호를 아날로그 신호인 전압 신호로 변환하는 제1 아날로그 신호처리부를 포함하는 것을 특징으로 하는 멀티 레벨 인버터 제어 시스템.
6. 제1 항에 있어서,
   상기 제2 인터페이스 보드는,
   상기 제1 인터페이스 보드로부터 수신한 상기 제1 광신호를 전기적 신호로 변환하는 제3 광트랜시버, 및
   상기 제3 광트랜시버로부터 수신한 직렬 신호를 병렬 신호로 변환하는 제2 디지털 신호처리부를 포함하는 것을 특징으로 하는 멀티 레벨 인버터 제어 시스템.
7. 제1 항에 있어서,
   상기 제2 인터페이스 보드는,
   전기적 신호로 변환된 상기 제1 신호를 이용하여 상기 단위셀의 인버터 구동신호를 생성하고, 상기 단위셀로부터 과전류 신호를 검출하여 상기 인버터 구동신호의 출력여부를 결정하는 게이트 신호처리부를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
8. 제1 항에 있어서,
   상기 제2 인터페이스 보드는,
   상기 인버터의 구동 여부에 대한 게이팅 온오프 제어 신호(gon)가 온(on) 상태이고, 상기 단위셀로부터 수신된 과전류 신호를 통해 상기 단위셀에 과전류가 흐르지 않는 경우에 상기 인버터 구동신호를 출력하는 게이트 신호처리부를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
9. 제1 항에 있어서,
   상기 제2 인터페이스 보드는 게이트 신호처리부를 포함하고,
   상기 게이트 신호처리부는,
   상기 제1 신호에 포함된 제어비트를 입력받는 지연기; 및
   상기 제1 신호에 포함된 시작비트, 정지비트, 및 휴지비트를 입력받아 상기 지연기의 출력인에이블 신호를 상기 지연기에 출력하는 제1 논리회로를 포함하고,
   상기 제어비트는 상기 단위셀의 인버터 구동을 위한 PWM 방식의 제1 및 제2 게이팅 신호, 상기 인버터의 구동 여부에 대한 게이팅 온오프 제어 신호(gon), 및 상기 인버터에 병렬로 연결된 커패시터의 양단 전압인 직류 링크 전압(DC link voltage)과 상기 단위셀의 히트 싱크 온도 중 어느 하나를 선택하도록 하는 아날로그 센싱채널 선택신호(ass)를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
10. 제1 항에 있어서,
    상기 제2 인터페이스 보드는 게이트 신호처리부를 포함하고,
    상기 게이트 신호처리부는,
    제1 게이팅 신호를 이용하여 상기 단위셀에 포함된 제1 레그(leg1)의 탑(Top) 스위칭 소자를 구동하는 구동 신호인 제1 인버터 구동 신호(gd1)를 생성하고,
    제1 게이팅 신호를 반전하여 상기 제1 레그(leg1)의 바텀(Bottom) 스위칭 소자를 구동하는 구동 신호인 제2 인버터 구동 신호(gd2)를 생성하고,
    제2 게이팅 신호를 이용하여 상기 단위셀에 포함된 제2 레그(leg2)의 탑(Top) 스위칭 소자를 구동하는 구동 신호인 제3 인버터 구동 신호(gd3)를 생성하고,
    제2 게이팅 신호를 반전하여 상기 제2 레그(leg2)의 바텀(Bottom) 스위칭 소자를 구동하는 구동 신호인 제4 인버터 구동 신호(gd4)를 생성하고,
    상기 인버터의 구동 여부에 대한 게이팅 온오프 제어 신호(gon) 및 상기 단위셀로부터 입력받은 과전류 신호를 이용하여 상기 제1 인버터 구동 신호 내지 제4 인버터 구동 신호의 출력여부를 결정하는 제2 논리회로를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
11. 제10 항에 있어서,
    상기 제1 레그의 탑 스위칭 소자 및 제1 레그의 바텀 스위칭 소자는 상기 단위셀에 포함된 H-Bridge 인버터 중 하나의 가지(branch)에 직렬로 연결된 스위칭 소자 중 위 아래에 위치한 스위칭 소자이고,
    상기 제2 레그의 탑 스위칭 소자 및 제2 레그의 바텀 스위칭 소자는 상기 H-Bridge 인버터 중 다른 하나의 가지(branch)에 직렬로 연결된 스위칭 소자 중 위 아래에 위치한 스위칭 소자인 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
12. 제1 항에 있어서,
    상기 제2 인터페이스 보드는 상기 단위셀에 포함된 인버터에 병렬로 연결된 커패시터의 양단 전압인 직류 링크 전압(DC link voltage) 및 상기 단위셀의 히트 싱크 온도 중 어느 하나를 포함하는 제2 신호를 제2 광신호로 변환하여 상기 제1 인터페이스 보드로 출력하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
13. 삭제

Images