JP6230757B2 - 通信装置、及び電力変換装置 - Google Patents

通信装置、及び電力変換装置 Download PDF

Info

Publication number
JP6230757B2
JP6230757B2 JP2017520056A JP2017520056A JP6230757B2 JP 6230757 B2 JP6230757 B2 JP 6230757B2 JP 2017520056 A JP2017520056 A JP 2017520056A JP 2017520056 A JP2017520056 A JP 2017520056A JP 6230757 B2 JP6230757 B2 JP 6230757B2
Authority
JP
Japan
Prior art keywords
slave
communication unit
signal
output
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017520056A
Other languages
English (en)
Other versions
JPWO2016189578A1 (ja
Inventor
賢一 藤江
賢一 藤江
鳥取　功
功 鳥取
勝也 辻本
勝也 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2016189578A1 publication Critical patent/JPWO2016189578A1/ja
Application granted granted Critical
Publication of JP6230757B2 publication Critical patent/JP6230757B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)

Description

この発明は、ＳＰＩ（Serial Peripheral Interface）を用いるシリアル通信方式の通信装置、及びその通信装置を用いた電力変換装置に関する。
従来、ＳＰＩを用いたシリアル通信方式の通信装置は、広く用いられていると共に、種々の方式が提案されている。例えば、特許文献１には、コマンドとこのコマンドとは異なる同期識別コードとを１セットの入力データとしてシリアルに受け取る受信部と、この受信部から同期識別コードを受け取り、その同期識別コードが所定の値と一致する場合に、前述のコマンドに基づく応答処理の実行の開始を指示する判定部とを備えた通信回路が提案されており、この通信回路の構成によれば、シリアル通信用端子を３つ備えた３線式のＳＰＩ、或いはシリアル通信用端子を４つ備えた４線式のＳＰＩの何れにも適用可能であり、信頼性の高いシリアル通信回路等を実現することができるとされる。
特開２０１４−８６８７６号公報
しかし、特許文献１に開示された従来の通信装置に於いて、データバスを共通として、通信線数の低減を図る場合、スレーブ毎に通信規定に則った手順で通信を行うと、全ての通信を完了するまでに時間がかかるという課題があった。特に、処理能力の低い回路構成では処理が遅れ、要求を満たすことができないという課題があった。又、通信に時間がかかると、スレーブ毎に、通信後の処置を開始するタイミングにずれが生じ、特に電力変換装置では、複数の電力変換部をスレーブとする場合、電力変換部の動作タイミングのずれが、電力変換部の２次故障を誘発する可能性がある。
この発明は、従来の通信装置に於ける前述のような課題を解決するためになされたものであり、通信時間を短縮し、処理能力の低い回路構成でも通信処理が可能になると共に、スレーブ毎の通信後の動作タイミングのずれを低減することができる通信装置を提供することを目的とする。
又、この発明は、通信時間を短縮し、処理能力の低い回路構成でも通信処理が可能となると共に、スレーブ毎の通信後の動作タイミングのずれを低減することができる通信装置を用い、複数の電力変換部間の動作タイミングのずれを軽減することができる電力変換装置を提供することを目的とする。
この発明による通信装置は、
マスタとなるマスタ通信部と、前記マスタ通信部に対してスレーブとなる複数のスレーブ通信部とを備え、前記マスタ通信部は、前記複数のスレーブ通信部に対して同時に読み込み指令信号又は書込み指令信号を出力し、前記複数のスレーブ通信部が出力するデータ信号を前記スレーブ通信部毎に順次連続して読み込み又は前記スレーブ通信部毎に順次連続してデータ信号を書き込む、シリアル通信を行う通信装置であって、
前記マスタ通信部と前記スレーブ通信部との通信経路に設置され、入力信号に対して予め定められた論理演算を実施して出力信号を発生する論理演算部を有し、
前記論理演算部は、前記マスタ通信部が通信信号を出力する間、前記論理演算により、予め定められた優先順位に基づいて前記複数のスレーブ通信部のうちの最も優先順位の高いスレーブ通信部の通信信号のみを前記マスタ通信部へ出力する、
ことを特徴とする。
この発明による通信装置によれば、通信時間を短縮し、処理能力の低い回路構成でも通信処理が可能となることでコストが低減できると共に、スレーブごとの通信後の動作タイミングのずれを低減することができる。
又、この発明による電力変換装置によれば、通信時間の短縮と、それによって処理能力の低い回路構成でも通信処理が可能となることでコストが低減できると共に、スレーブごとの通信後の動作タイミングのずれを低減することが可能な電力変換装置を得ることができる。
この発明の実施の形態１に係る通信装置の構成を示すブロック図である。 この発明の実施の形態１に係る通信装置に於ける、論理演算部の一例を示す回路図である。 この発明の実施の形態１に係る通信装置の動作を説明するタイミングチャートである。 この発明の実施の形態２に係る通信装置の構成を示すブロック図である。 この発明の実施の形態２に係る通信装置に於ける、論理演算部の一例を示す回路図である。 この発明の実施の形態２に係る通信装置の動作を説明するタイミングチャートである。 この発明の実施の形態３に係る通信装置の構成を示すブロック図である。 この発明の実施の形態３に係る通信装置に於ける、論理演算部の一例を示す回路図である。 この発明の実施の形態３に係る通信装置の動作を説明するタイミングチャートである。 この発明の実施の形態３に係る通信装置の動作を説明する、別のタイミングチャートである。 この発明の実施の形態３に係る通信装置の動作を説明する、更に、別のタイミングチャートである。 この発明の実施の形態３に係る通信装置の動作を説明する、更に又、別のタイミングチャートである。 この発明の実施の形態４に係る通信装置の構成を示すブロック図である。 この発明の実施の形態４に係る通信装置の動作を説明するタイミングチャートである。 この発明の実施の形態５に係る電力変換装置の構成を示すブロック図である。
以下、この発明の実施の形態を図面を用いて詳述する。尚、各図に於ける同一の符号は、同一又は相当する構成を示すものとする。又、各図及びその説明に於いて、夫々の信号線又は信号端子と、対応する信号線又は信号端子により送信される信号とは、同一の符号により表示する。更に、信号線又は信号端子を、複雑化を避けるために、単に信号と称する場合もある。
実施の形態１．
図１は、この発明の実施の形態１に係る通信装置の構成を示すブロック図である。図１に示すように、通信装置１は、１つのマスタ通信部２と、２つのスレーブ通信部３１、３ｎとを有し、更に、マスタ通信部２と複数のスレーブ通信部３１、３ｎとの通信経路に挿入された論理演算部４を備える。
マスタ通信部２は、データ出力信号ＭＯＳＩを夫々のスレーブ通信部３に送信する１本のデータ出力信号線ＭＯＳＩと、論理演算部４からのデータ入力信号ＭＩＳＯが入力される１本のデータ入力信号線ＭＩＳＯと、同期クロック信号ＭＣＬＫを論理演算部４に送信する１本の同期クロック信号線ＭＣＬＫと、スレーブ通信部３１、３ｎの数２と同一の数である２個のスレーブ選択信号ＣＳ_１、ＣＳ_ｎを夫々論理演算部４に送信する２本のスレーブ選択信号線ＣＳ_１、ＣＳ_ｎを備えている。
一方、夫々のスレーブ通信部３１、３ｎは、マスタ通信部２からのデータ出力信号ＭＯＳＩが入力される各１本のデータ入力信号線ＳＤＩと、データ出力信号ＳＤＯ_１、ＳＤＯ_ｎを論理演算部４に送信する各１本のデータ出力信号線ＳＤＯ_１、ＳＤＯ_ｎと、論理演算部４からの同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎが入力される各１本の同期クロック信号線ＣＬＫと、論理演算部４からのスレーブ選択信号ＣＳが入力される各１本のスレーブ選択信号線ＣＳを有し、通信経路及び論理演算部４を介してマスタ通信部２と接続されている。
論理演算部４は、マスタ通信部２が出力する同期クロック信号ＭＣＬＫと２つのスレーブ選択信号ＣＳ_１、ＣＳ_ｎを入力とし、スレーブ通信部３、３ｎに対して同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎとスレーブ選択信号ＣＳを出力する。又、論理演算部４は、各スレーブ通信部３、３ｎが出力するデータ出力信号ＳＤＯ_１、ＳＤＯ_ｎを入力とし、マスタ通信部２に対してデータ入力信号ＭＩＳＯを送信する。
論理演算部４の具体的な回路構成としては、例えばスレーブ選択信号ＣＳ_１、ＣＳ_ｎが信号のハイレベルを有意であるとした場合、図２に示す回路構成が考えられる。尚、マスタ通信部２及びスレーブ通信部３１、３ｎの具体的な回路構成については、従来から種々のシリアル通信、ＳＰＩ通信に関する回路が提案、実現されており、それらの技術を適用できるため、ここでは説明を省略する。
図２はこの発明の実施の形態１に係る通信装置に於ける、論理演算部の一例を示す回路図である。図２に示すように、論理演算部４は、マスタ通信部２が出力する同期クロック信号ＭＣＬＫと各スレーブ選択信号ＣＳ_１、ＣＳ_ｎとを夫々入力とするＡＮＤ回路５が２つ設けられ、その出力である同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎは、各々のスレーブ通信部３１、３ｎの同期クロック信号線ＣＬＫに出力される。又、マスタ通信部２が出力する各スレーブ選択信号ＣＳ_１、ＣＳ_ｎを入力とするＯＲ回路６が１つ設けられており、その出力であるスレーブ選択信号ＣＳは分岐して各々のスレーブ通信部３１、３ｎのスレーブ選択信号線ＣＳに出力される。
一方、論理演算部４は、各スレーブ通信部３１、３ｎが出力するデータ出力信号ＳＤＯ_１、ＳＤＯ_ｎを入力する２つのスリーステートバッファ７１、７ｎを備え、各スリーステートバッファ７１、７ｎの出力同士が互いに接続された後、マスタ通信部２のデータ入力信号ＭＩＳＯへ接続される。
ここで、論理演算部４は、スリーステートバッファ７１、７ｎの出力をハイインピーダンスに切り替える制御信号Ｃ１、Ｃｎは、予め決められた２つのスレーブ通信部３１、３ｎの通信優先度に従い、スレーブ選択信号ＣＳ_１、ＣＳ_ｎを用いて論理演算処理を実施する。例えば、図２に於いて、優先度の最も高いスレーブ選択信号をスレーブ選択信号ＣＳ_１として、そのスレーブ選択信号ＣＳ_１に対応するスレーブ通信部３１のデータ出力信号ＳＤＯ_１が入力されるスリーステートバッファ７１の制御信号Ｃ１にスレーブ選択信号ＣＳ_１を接続する。そして、もう一方のスリーステートバッファ７ｎへは、スレーブ選択信号ＣＳ_１の信号レベルを反転させた信号とスレーブ選択信号ＣＳ_ｎとを入力とするＡＮＤ回路５０の出力信号である制御信号Ｃｎを接続する。
次に、この発明の実施の形態１に於ける通信装置１の動作を説明する。図３は、この発明の実施の形態１に係る通信装置の動作を説明するタイミングチャートであり、横軸は時刻、縦軸は、マスタ通信部２からのスレーブ選択信号ＣＳ_１、ＣＳ_ｎ、マスタ通信部２からの同期クロック信号ＭＣＬＫ、論理演算部４からの同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎ、マスタ通信部２からのデータ出力信号ＭＯＳＩ、論理演算部４からのスレーブ選択信号ＣＳ、論理演算部４からのデータ入力信号ＭＩＳＯを夫々示している。
図３の時刻Ｔ１では、先ず、マスタ通信部２は全てのスレーブ選択信号ＣＳ_１、ＣＳ_ｎを有意であるハイレベルに設定すると共に、同期クロック信号ＭＣＬＫ、及びデータ出力信号ＭＯＳＩを出力する。
論理演算部４では、全てのスレーブ選択信号ＣＳ_１、ＣＳ_ｎが有意であるため、スレーブ通信部３のスレーブ選択信号ＣＳを有意にすると共に、マスタ通信部２が出力する同期クロック信号ＭＣＬＫをそのまま全てのスレーブ通信部３１、３ｎへ同時に出力する。
尚、図３の時刻Ｔ１から時刻Ｔ２の期間では、マスタ通信部２のデータ出力信号ＭＯＳＩは、書き込み指令とそれを実施するアドレスのデータとして出力され、続いて書き込みデータとして出力される。この期間中、各スレーブ通信部３では、データ出力信号ＳＤＯ_１、ＳＤＯ_ｎに、スレーブ通信部３１、３ｎのフェイル等の状態を示すデータを載せて出力するので、そのデータ出力信号ＳＤＯ_１、ＳＤＯ_ｎは、論理演算部４にて、最も優先度の高いスレーブ選択信号ＣＳ_１に対応するスレーブ通信部３１のデータのみが選択され、論理演算部４からデータ入力信号ＭＩＳＯとしてマスタ通信部２に出力される。例えば、図２に示す論理演算部４の回路構成では、データ出力信号ＳＤＯ_１が選択され、データ入力信号ＭＩＳＯに接続される。
又、図３の時刻Ｔ２から時刻Ｔ３の期間では、マスタ通信部２のデータ出力信号ＭＯＳＩは、読み込み指令、及びそれを実施するアドレスのデータとして出力され、前述の時刻Ｔ１から時刻Ｔ２の期間と同様に、論理演算部４では、最も優先度の高いスレーブ選択信号ＣＳ_１に対応するスレーブ通信部３１のデータ出力信号ＳＤＯ_１のみが選択され、マスタ通信部２のデータ入力信号ＭＩＳＯに接続される。
そして、各スレーブ通信部３のデータ出力信号ＳＤＯ_１、ＳＤＯ_ｎを連続して個別に読み込むため、図３の時刻Ｔ３にて、マスタ通信部２はデータを読み込みたいスレーブ選択信号ＣＳ_１のみを有意にし、他のスレーブ選択信号ＣＳ_ｎは無意に設定する。そしてそれと同時に、マスタ通信部２のデータ出力信号ＭＯＳＩは、所定のデータビット長のローレベル又はハイレベルの固定出力となる（図３に示す例では、ローレベルの固定出力となる）。
論理演算部４では、図３の時刻Ｔ３からＴ４の期間に於いて、全てのスレーブ通信部３１、３ｎのスレーブ選択信号ＣＳを有意にしたまま、マスタ通信部２が有意に設定しているスレーブ選択信号ＣＳ_１に対応するスレーブ通信部３１にのみ同期クロック信号ＣＬＫ_１を出力し続け、無意に設定されているスレーブ選択信号ＣＳ_ｎに対応するスレーブ通信部３ｎへは同期クロック信号ＣＬＫ_ｎの出力を停止、即ち、ハイレベル又はローレベルに固定する（図３に示す例では、ローレベルの固定出力となる）。
そして、無意となっているスレーブ選択信号ＣＳ_ｎに対応するスリーステートバッファ７ｎの出力をハイインピーダンスに設定すると共に、有意となっているスレーブ選択信号ＣＳ_１に対応するスリーステートバッファ７１を介して、スレーブ通信部３１が出力するデータ出力信号ＳＤＯ_１をマスタ通信部２のデータ入力信号ＭＩＳＯに接続する。
次に、図３の時刻Ｔ４では、マスタ通信部２がそれまで有意に設定していたスレーブ選択信号ＣＳ_１を無意にすると共に、それまで無意にしていたスレーブ選択信号ＣＳ_ｎを有意に切り替える。そして図３の時刻Ｔ４からＴ５の期間に於いて、全てのスレーブ通信部３１、３ｎのスレーブ選択信号ＣＳを有意にしたまま、マスタ通信部２が有意に設定したスレーブ選択信号ＣＳ_ｎに対応するスレーブ通信部３ｎにのみ同期クロック信号ＣＬＫ_ｎを出力し続け、無意に設定されたスレーブ選択信号ＣＳ_１に対応するスレーブ通信部３１へは同期クロック信号ＣＬＫ_１の出力を停止、即ち、ハイレベル又はローレベルに固定する（図３に示す例では、ローレベルの固定出力となる）。
そして、無意となっているスレーブ選択信号ＣＳ_１に対応するスリーステートバッファ７１の出力をハイインピーダンスに設定すると共に、有意となっているスレーブ選択信号ＣＳ_ｎに対応するスリーステートバッファ７ｎを介して、スレーブ通信部３が出力するデータ出力信号ＳＤＯ_ｎをマスタ通信部２のデータ入力信号ＭＩＳＯに接続する。
尚、図３では、全てのスレーブ通信部３１、３ｎに対し、同時に同じデータを書き込む場合について説明したが、この発明による通信装置は、これに限るものではなく、データが異なる場合についても、図３の時刻Ｔ２から始まる前述のデータ読み込み時と同じ要領で行うことができる。即ち、マスタ通信部２は、全てのスレーブ選択信号ＣＳ_１、ＣＳ_ｎを有意に設定した状態で、データ出力信号ＭＯＳＩから書き込み指令のみを同時に全てのスレーブ通信部３１、３ｎに対して出力した後、スレーブ選択信号によって通信を行うスレーブ通信部を選択すると共に、スレーブ通信部３１、３ｎ毎に異なるデータを出力する。そして、論理演算部４では、マスタ通信部２のスレーブ選択信号に応じて、各スレーブ通信部３１、３ｎに対して個別に同期クロック信号を出力するので、スレーブ通信部３１、３ｎ毎に異なるデータを連続して書き込むことができる。
以上のように、この発明の実施の形態１による通信装置によれば、マスタ通信部２は、全てのスレーブ選択信号を有意に設定し、同期クロック信号ＭＣＬＫ、及びデータ出力信号ＭＯＳＩを出力するので、全てのスレーブ通信部３１、３ｎに同時に書き込み指令及び書き込みデータ、並びに読み込み指令を出力することができ、通信時間の短縮と、それによって処理能力の低い回路構成でも通信処理が可能となることでコストが低減できると共に、スレーブ毎の通信後の動作タイミングのずれを低減することができる。
又、マスタ通信部２は、全てのスレーブ通信部３１、３ｎに対して、同時に書き込み指令、又は読み込み指令を出力した後、通信を行うスレーブ通信部にのみスレーブ選択信号を有意に設定するので、論理演算部４を介して、通信を行うスレーブ通信部に対してのみ同期クロック信号が出力され、スレーブ通信部３毎に異なるデータを連続して書き込む、或いはスレーブ通信部３から個別にデータを連続して読み込むことができる。
更に、論理演算部４は、何れかのスレーブ選択信号が有意であれば、各スレーブ通信部３１、３ｎのスレーブ選択信号ＣＳを有意に設定し続けるので、前述したように、各スレーブ通信部３１、３ｎ毎に個別にデータを連続して書き込む、或いはデータを連続して読み込む間も、全てのスレーブ通信部３１、３ｎに於いて、マスタ通信部２からの指令内容を維持できる。従って、全てのスレーブ通信部３１、３ｎに対して、１回のみの指令で済み、通信時間の短縮、即ち通信効率を向上させることができる。
尚、この発明の実施の形態１による通信装置では、スレーブ通信部が２つの場合について示したが、この発明はこれに限るものではなく、スレーブ通信部の数が３つ以上であってもよい。その場合は、スレーブ通信部の数に合わせて、マスタ通信部２のスレーブ選択信号の数、及び論理演算部４の回路構成を変形することで前述と同様の動作、及び効果を得ることができる。
実施の形態２．
次に、この発明の実施の形態２による通信装置について説明する。図４は、この発明の実施の形態２に係る通信装置の構成を示すブロック図である。図４に示す実施の形態２による通信装置は、図１に示した実施の形態１による通信装置と比較すると、マスタ通信部２は、スレーブ選択信号ＣＳを送信するスレーブ選択信号線ＣＳが１本のみとなり、論理演算部４を介さず、各スレーブ通信部３１、３ｎのスレーブ選択信号線ＣＳに直接接続されている。マスタ通信部２からのデータ出力信号ＭＯＳＩは、各スレーブ通信部３１、３ｎのデータ入力信号線ＳＤＩに入力される。
又、マスタ通信部２は、２つのスレーブ通信部３１、３ｎの数と同じく２本の同期クロック信号線ＣＬＫ_１、ＣＬＫ_ｎを備え、各同期クロック信号線ＣＬＫ_１、ＣＬＫ_ｎは分岐して、論理演算部４、及び各スレーブ通信部３に接続されている。
論理演算部４は、マスタ通信部２が出力する２本の同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎ、及び各スレーブ通信部３１、３ｎが出力するデータ出力信号ＳＤＯを入力とし、論理演算を実施して、マスタ通信部２のデータ入力信号線ＭＩＳＯへ出力する。尚、論理演算部４の具体的な回路構成としては、例えば、図５に示す回路構成が考えられる。
即ち、図５はこの発明の実施の形態２に係る通信装置に於ける、論理演算部の一例を示す回路図である。図５に示すように、論理演算部４は、マスタ通信部２が出力する２つの同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎを入力としたＸＯＲ回路８が１つ設けられ、その出力、及び２つの同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎの各々を入力とする２つのＡＮＤ回路５１、５ｎが設けられている。そして、各ＡＮＤ回路５１、５ｎの出力は、夫々、２つのＲＳラッチ回路９１、９ｎのセット信号Ｓとして入力される。各ＲＳラッチ回路９１、９ｎの出力Ｑと、前述のＸＯＲ回路８の出力とを入力としたＮＯＲ回路１０が１つ設けられている。
更に、ＮＯＲ回路１０の出力、及び各ＲＳラッチ回路９１、９ｎの出力Ｑの各々を入力とするＯＲ回路６１、６ｎが２つ設けられている。そして、各ＯＲ回路６１、６ｎの出力は、図２に示しているように、各スレーブ通信部３１、３ｎから出力されるデータ出力信号ＳＤＯの干渉を防止する論理演算処理を介して、各スレーブ通信部３１、３ｎのデータ出力信号を入力としたスリーステートバッファ７１、７ｎの制御信号として入力される。スリーステートバッファ７１、７ｎの出力は、前述の図２と同様に、出力同士を接続した後、マスタ通信部２のデータ入力信号線ＭＩＳＯに接続される。
尚、各ＯＲ回路６１、６ｎ、及びＲＳラッチ回路９１、９ｎ、並びにＡＮＤ回路５１、５ｎは、その入力される同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎが接続されているスレーブ通信部３１、３ｎに対応した論理演算回路となっており、各ＯＲ回路６１、６ｎの出力は、対応するスレーブ通信部３１、３ｎの各データ出力信号ＳＤＯ_１、ＳＤＯ_ｎを入力とする各スリーステートバッファ７１、７ｎに接続されている。
又、前述の干渉防止の論理演算処理として、例えば、同期クロック信号ＣＬＫ_１が入力されるスレーブ通信部３１を最も通信優先度の高いものとして、そのデータ出力信号ＳＤＯ_１に対しては、ＯＲ回路６１の出力をそのままスリーステートバッファ７１の制御信号Ｃ１へ入力し、優先度の低いスレーブ通信部３ｎのデータ出力信号ＳＤＯ_ｎに対しては、ＮＯＲ回路１０の出力の信号レベルを反転した信号と、ＯＲ回路６ｎの出力とを入力としたＡＮＤ回路５０を設け、その出力をスリーステートバッファ７ｎの制御信号Ｃｎへ接続する構成となっている。
一方、図５に示す論理演算部４には、各同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎに基づいて所定のデータビット長分をカウントするカウンタ回路１１１、１１ｎを、スレーブ通信部３１、３ｎと同じ数だけ備えている。そして、各カウンタ回路１１１、１１ｎは、所定のデータビット長をカウントした後に、信号レベルを有意に設定して出力する。そのカウンタ回路１１１、１１ｎから出力された信号は、遅延処理を施されて各同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎに対応するＲＳラッチ回路９１、９ｎのリセット信号Ｒとして入力される。また、各ＲＳラッチ回路９１、９ｎの出力信号Ｑは、ＮＯＲ回路１０、及びＯＲ回路６１、６ｎに入力されると共に、各カウンタ回路１１１、１１ｎのリセット信号ＣＬＲとしても入力される。
次に、この発明の実施の形態２による通信装置１の動作について説明する。図６は、この発明の実施の形態２に係る通信装置の動作を説明するタイミングチャートであり、横軸は時刻、縦軸は、マスタ通信部２からのスレーブ選択信号ＣＳ、マスタ通信部２からの同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎ、ＯＲ回路６１からの制御信号Ｃ１、ＡＮＤ回路５０からの制御信号Ｃｎ、マスタ通信部２からのデータ出力信号ＭＯＳＩ、論理演算部４からのデータ入力信号ＭＩＳＯを夫々示している。
図６に於いて、時刻Ｔ１では、先ず、マスタ通信部２はスレーブ選択信号ＣＳを有意であるハイレベルに設定すると共に、各同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎを同じ信号レベルで同期して出力すると共に、データ出力信号ＭＯＳＩを各スレーブ通信部３１、３ｎに出力する。以上の動作により、前述の実施の形態１と同様に、全てのスレーブ通信部３１、３ｎに対して、同時に書き込み指令及び書き込みデータを出力することができる。
又、図６の時刻Ｔ１から時刻Ｔ２の期間中、論理演算部４では、ＸＯＲ回路８の出力がローレベルとなり、各ＲＳラッチ回路９１、９ｎの出力もローレベルとなるため、各カウンタ回路１１１、１１ｎのリセット信号ＣＬＲが有意に設定され、各カウンタ回路１１１、１１ｎはカウント動作をしない。そして、ＮＯＲ回路１０は入力信号がすべてローレベルのため、その出力はハイレベルに設定され、後段の各ＯＲ回路６１、６ｎの出力もハイレベルに設定される。更に、ＯＲ回路６１、６ｎの後段の前述の干渉防止回路によって、最も優先度の高いスレーブ通信部３１のデータ出力信号ＳＤＯ_１のみを選択し、その選択したデータ出力信号ＳＤＯ_１をマスタ通信部２のデータ入力信号ＭＩＳＯへ出力するように、各スリーステートバッファ７１、７ｎが制御される。
次に、図６の時刻Ｔ２から時刻Ｔ３の期間では、マスタ通信部２のデータ出力信号ＭＯＳＩは、読み込み指令、及びそれを実施するアドレスのデータが出力され、前述の時刻Ｔ１から時刻Ｔ２の期間と同様に、論理演算部４では、最も優先度の高いスレーブ選択信号ＣＳに対応するスレーブ通信部３１のデータのみが選択され、マスタ通信部２のデータ入力信号ＭＩＳＯへ出力される。
そして、各スレーブ通信部３１、３ｎのデータ出力信号ＳＤＯ_１、ＳＤＯ_ｎを連続して個別に読み込むため、図６の時刻Ｔ３にて、マスタ通信部２は、データを読み込みたいスレーブ通信部３１に対する同期クロック信号ＣＬＫ_１のみを出力し、他の同期クロック信号ＣＬＫ_ｎは出力を停止、即ちローレベルに固定する。そしてそれと同時に、マスタ通信部２のデータ出力信号ＭＯＳＩは、所定のデータビット長のローレベル又はハイレベル固定出力とする（図６に示す例では、ローレベルの固定出力となる）。
論理演算部４では、図６の時刻Ｔ３から時刻Ｔ４の期間に於いて、マスタ通信部２が出力している同期クロック信号ＣＬＫ_１に対応するＲＳラッチ回路９１のセット信号Ｓに同期クロック信号ＣＬＫ_１が入力され、そのＲＳラッチ回路９１の出力信号Ｑがハイレベルに設定されるので、その出力信号Ｑが接続されているカウンタ回路１１１のリセット信号ＣＬＲが無意に設定されると共に、そのカウンタ回路１１１が同期クロック信号ＣＬＫ_１に同期してカウントを始める。又、そのカウンタ回路１１１の出力信号Ｑがハイレベルに設定されるので、ＮＯＲ回路１０の出力はローレベルとなる。
一方、マスタ通信部２が出力を停止、即ちローレベルに固定している同期クロック信号ＣＬＫ_ｎに対応するＲＳラッチ回路９ｎは、出力信号Ｑもローレベルとなり、対応するカウンタ回路１１ｎのリセット信号ＣＬＲが有意に設定されるため、カウント動作をしない。そして、出力がハイレベルに設定されているＲＳラッチ回路９１に対応するＯＲ回路６１を介してスリーステートバッファ７１の制御信号Ｃ１が有意に設定され、スレーブ通信部３１のデータ出力信号ＳＤＯ_１がマスタ通信部２のデータ入力信号ＭＩＳＯへ出力される。
尚、論理演算部４に於いて、カウンタ回路１１１、１１ｎが所定のデータビット長をカウントした後、ＲＳラッチ回路９１、９ｎのリセット信号Ｒを有意に設定し、ラッチを解除すると共に、カウンタ回路１１１、１１ｎのリセット信号（ＣＬＲ）が有意に設定されるので、各ＲＳラッチ回路９１、９ｎはラッチアップすることがなく、後述の同期クロック信号の切り替えによって、マスタ通信部２へ出力するスレーブ通信部３１、３ｎのデータ出力信号を、同期クロック信号に応じて適切に選択することができる。
又、論理演算部４に於いて、カウンタ回路１１１、１１ｎからＲＳラッチ回路９１、９ｎのリセット信号Ｒの間に設けられている遅延回路Ｄｅｌａｙ_１、Ｄｅｌａｙ_ｎは、ＲＳラッチ回路９１、９ｎのセット信号Ｓとリセット信号Ｒが同時にハイレベルになることでＲＳラッチ回路９１、９ｎの出力が不定になることを避ける目的があり、遅延回路Ｄｅｌａｙ_１、Ｄｅｌａｙ_ｎによる遅延時間は、例えば、各信号の伝搬時間から設定することができる。或いは、同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎの立ち下がりエッジによってマスタ通信部２がデータを読み込むことを鑑み、遅延時間を同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎの半周期分に設定するようにしても良い。
図６の時刻Ｔ４では、マスタ通信部２が同期クロック信号を切り替えて、同様の動作が繰り返されるので、マスタ通信部２のデータ入力信号ＭＩＳＯでは、論理演算部４の論理演算処理を介して、スレーブ通信部３ｎのデータ出力信号ＳＤＯ_ｎが入力される。
尚、図６では、全てのスレーブ通信部３１、３ｎに対し、同時に同じデータを書き込む場合について説明したが、この発明はこれに限るものではなく、データが異なる場合についても、図６の時刻Ｔ２から始まるデータ読み込み時と同じ要領で行うことができる。即ち、マスタ通信部２は、各同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎを同じ信号レベルで出力すると共に、データ出力信号ＭＯＳＩから書き込み指令のみを同時に全てのスレーブ通信部３に対して出力した後、通信を行いたいスレーブ通信部３１、３ｎに接続されている同期クロック信号のみ出力すると共に、スレーブ通信部３１、３ｎ毎に異なるデータを出力する。そして、論理演算部４では、マスタ通信部２の同期クロック信号に応じて、通信を行っているスレーブ通信部３のデータ出力信号ＳＤＯのみをマスタ通信部２のデータ入力信号ＭＩＳＯへ出力するので、各スレーブ通信部３のデータ出力信号ＳＤＯが干渉することなく、マスタ通信部２は、通信を行っているスレーブ通信部３１、３ｎへデータ書き込みと同時に、フェイルなどの状態を示すデータを読み出すこともできる。
以上のように、この発明の実施の形態２による通信装置によれば、マスタ通信部２は、スレーブ選択信号ＣＳを有意に設定し、各同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎを同じ信号レベルで同時に出力すると共に、データ出力信号ＭＯＳＩを出力するので、全てのスレーブ通信部３１、３ｎに同時に書き込み指令及び書き込みデータ並びに読み込み指令を出力することができ、通信時間の短縮と、それによって処理能力の低い回路構成でも通信処理が可能となることでコストが低減できると共に、スレーブごとの通信後の動作タイミングのずれを低減することができる。
又、マスタ通信部２は、全てのスレーブ通信部３１、３ｎに対して、同時に書き込み指令を出力した後、通信を行うスレーブ通信部のみに同期クロック信号を出力すると共に、データ出力信号ＭＯＳＩから書き込みデータを出力するので、全てのスレーブ通信部３１、３ｎに対して、１回のみの指令で済み、通信時間の短縮、即ち通信効率を向上させることができる。
更に、論理演算部４は、マスタ通信部２が、全てのスレーブ通信部３１、３ｎに対して同時に書き込み指令、及び書き込みデータ、並びに読み込み指令を出力している期間中、各スレーブ通信部３１、３ｎから出力されるデータ出力信号ＳＤＯのうちの最も高い優先度のスレーブ通信部のみのデータ出力信号ＳＤＯをマスタ通信部２へ出力するので、データ出力信号ＳＤＯ同士の干渉を防止することができる。
更に、論理演算部４は、マスタ通信部２がデータを読み込みたいスレーブ通信部のみに出力する同期クロック信号に基づいて、所定のデータビット長だけ、同期クロック信号が出力されているスレーブ通信部３から出力されるデータ出力信号ＳＤＯをマスタ通信部２のデータ入力信号ＭＩＳＯへ出力するように、論理演算処理をするので、スレーブ通信部３か１、３ｎから個別にデータを連続して読み込むことができる。
尚、この発明の実施の形態２による通信装置では、スレーブ通信部が２つの場合について示したが、この発明はこれに限るものではなく、スレーブ通信部の数が３つ以上であってもよい。その場合は、スレーブ通信部の数に合わせて、マスタ通信部２の同期クロック信号の数、及び論理演算部４の回路構成を変形することで同様の動作、及び効果を得ることができる。
実施の形態３．
次に、この発明の実施の形態３による通信装置について説明する。図７は、この発明の実施の形態３に係る通信装置の構成を示すブロック図である。図１に示した実施の形態１による通信装置と比較すると、図７に示すこの発明の実施の形態３による通信装置では、マスタ通信部２は、スレーブ選択信号ＣＳが１本のみとなり、このスレーブ選択信号ＣＳは分岐して、論理演算部４、及び各スレーブ通信部３１、３ｎのスレーブ選択信号ＣＳに直接接続されている。
又、マスタ通信部２は、スレーブ通信部３１、３ｎと同じく２本のデータ出力信号線ＭＯＳＩ_１、ＭＯＳＩ_ｎを備え、各データ出力信号線は分岐して、論理演算部４、及び各スレーブ通信部３１、３ｎに接続されている。
論理演算部４は、マスタ通信部２、及び各スレーブ通信部３１、３ｎが出力する全ての信号を入力として論理演算を実施し、各スレーブ通信部３１、３ｎの同期クロック信号、及びマスタ通信部２のデータ入力信号ＭＩＳＯを出力する。尚、論理演算部４の具体的な回路構成としては、例えば、図８に示すようなものが考えられる。
即ち、図８は、この発明の実施の形態３に係る通信装置に於ける、論理演算部の一例を示す回路図である。図８に示すように、論理演算部４は、第１のカウンタ回路１２と、第２のカウンタ回路１３と、第３のカウンタ回路１４の、３つのカウンタ回路が設けられている。第１のカウンタ回路１２は、マスタ通信部２が出力する同期クロック信号ＭＣＬＫをカウントして、予め決められた所定のビット長の読み込み指令又は書き込み指令の、節目を計測する目的があり、読み込み指令信号又は書き込み指令信号の出力が終わるタイミングで、有意であるハイレベルにラッチされるラッチ信号ＳＦ、及びローレベルにラッチされるラッチ信号ＮＳＦを出力する。
又、第１のカウンタ回路１２は、指令信号の所定位置のビットの信号レベルを抽出し、その抽出した指令信号が読み込み指令信号か書き込み指令信号かを判断する回路を有しており、図８の例では、各指令信号の所定位置のビット（７ビット目）がハイレベルであれば書き込み指令であると判断して、更にハイレベルの信号をラッチし、指令検知出力ＣＭＯＳＩ_１、ＣＭＯＳＩ_ｎを論理演算部４内の他の回路するに出力する。尚、第１のカウンタ回路１２は、スレーブ選択信号ＣＳが無意のとき同期クロック信号ＭＣＬＫのカウントをリセットすると共に、ラッチ信号ＳＦ、及び指令検知出力ＣＭＯＳＩ_１、ＣＭＯＳＩ_ｎのハイレベルへのラッチを解除する構成になっている。
第２のカウンタ回路１３は、マスタ通信部２が出力する同期クロック信号ＭＣＬＫをカウントして、予め決められた所定のビット長のデータ出力信号の節目を計る目的があり、第１のカウンタ回路１２が、指令信号の出力が終わるタイミングで出力するラッチ信号ＳＦを受けて、リセットが解除されカウント動作を開始する。
第３のカウンタ回路１４は、第２のカウンタ回路１３がデータ出力信号の節目に出力するパルス信号をカウントして、マスタ通信部２が出力したデータ出力信号数を計る目的があり、スレーブ通信部３１、３ｎの数だけカウントができる構成となっており、カウントした数をデータ数カウント信号ＤＣｎｔとして、論理演算部４内の他の回路に出力する。又、スレーブ選択信号ＣＳが無意のとき、前述のパルス信号のカウントをリセットする。
一方、論理演算部４は、各スレーブ通信部３が出力するデータ出力信号ＳＤＯ_１、ＳＤＯ_ｎを、各々のスリーステートバッファ７１、７ｎへ入力し、各スリーステートバッファ７１、７ｎの出力同士を接続した後、マスタ通信部２のデータ入力信号ＭＩＳＯへ接続される。
ここで、制御信号Ｃ１、Ｃｎは、予め決められたスレーブ通信部３１、３ｎの通信優先度、及び書き込み指令を出力しているスレーブ通信部を優先するように、各スリーステートバッファ７１、７ｎの出力をハイインピーダンスに切り替え、論理演算部４は、第１のカウンタ回路１２が出力する指令検知出力ＣＭＯＳＩ_１、ＣＭＯＳＩ_ｎ、及び第３のカウンタ回路１４が出力するデータ数カウント信号ＤＣｎｔを用いて論理演算を行なうように構成されている。例えば、図８では、スレーブ通信部３１のデータ出力信号ＳＤＯ_１を優先する構成になっている。
更に、論理演算部４は、各スレーブ通信部３１、３ｎが出力するデータ出力信号ＳＤＯ_１、ＳＤＯ_ｎを個別に、連続してマスタ通信部２へ出力する目的で、第１のカウンタ回路１２が出力する指令検知出力ＣＭＯＳＩ_１、ＣＭＯＳＩ_ｎ、及びラッチ信号ＮＳＦ、並びにスリーステートバッファ７１、７ｎの制御信号Ｃ１、Ｃｎ、マスタ通信部２の同期クロック信号ＭＣＬＫを用いて、論理演算を行なう論理演算回路を構成し、各スレーブ通信部３１、３ｎの同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎを生成する。
例えば、図８では、マスタ通信部２が、読み込み指令信号、又は書き込み指令信号を出力している期間は、全てのスレーブ通信部３１、３ｎに対して、同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎを出力する。そして書き込み指令の場合は、書き込み指令信号に続いて、マスタ通信部２がデータを出力している期間は、対応するスレーブ通信部３１、３ｎに対して同期クロック信号を出力する。一方、読み込み指令の場合は、予め決められた通信優先度の高い順に同期クロック信号を出力し、各スレーブ通信部３１、３ｎが出力するデータ出力信号を個別に、連続してマスタ通信部２で読めるようにする。
次に、この発明の実施の形態３による通信装置１の動作についてタイミングチャートを用いて説明する。図９Ａはこの発明の実施の形態３に係る通信装置の動作を説明するタイミングチャート、図９Ｂはこの発明の実施の形態３に係る通信装置の動作を説明する別のタイミングチャート、図９Ｃはこの発明の実施の形態３に係る通信装置の動作を説明する更に別のタイミングチャート、図９Ｄはこの発明の実施の形態３に係る通信装置の動作を説明する更に又別のタイミングチャートである。これ等の各図に於いて、横軸は時刻、縦軸は、マスタ通信部２からのスレーブ選択信号ＣＳ、マスタ通信部２からの同期クロック信号ＭＣＬＫ、論理演算部からの同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎ、マスタ通信部２からのデータ出力信号ＭＯＳＩ_１、ＭＯＳＩ_ｎ、第１のカウンタ回路１２からの指令検知出力ＣＭＯＳＩ_１、ＣＭＯＳＩ_ｎ、第１のカウンタ回路１２からのラッチ信号ＳＦ、第３のカウンタ回路１４からのデータ数カウント信号ＤＣｎｔ、ＯＲ回路６からの制御信号Ｃ１、ＡＮＤ回路５からの制御信号Ｃｎ、論理演算部４からのデータ入力信号ＭＩＳＯを夫々示している。
図９Ａの時刻Ｔ１に於いて、先ず、マスタ通信部２は、スレーブ選択信号ＣＳを有意であるハイレベルに設定すると共に、同期クロック信号ＭＣＬＫ、及び、読み込み指令信号又は書き込み指令信号を各データ出力信号ＭＯＳＩ_１、ＭＯＳＩ_ｎに出力する。
そして、図９Ａの時刻Ｔ１から時刻Ｔ２の期間では、各データ出力信号ＭＯＳＩ_１、ＭＯＳＩ_ｎが書き込み指令であるため、論理演算部４は、第１のカウンタ回路１２が、各指令検知出力ＣＭＯＳＩ_１、ＣＭＯＳＩ_ｎとしてハイレベルの信号を出力し、マスタ通信部２が出力する同期信号クロックを、そのまま各スレーブ通信部３１、３ｎの同期クロック信号ＣＬＫ_１、ＣＬＫ_ｎを出力する。マスタ通信部２は、書き込み指令に続いて、書き込みデータを各データ出力信号ＭＯＳＩ_１、ＭＯＳＩ_ｎに出力する。時刻Ｔ１から時刻Ｔ２の期間の最後である時刻Ｔ２に於いて、マスタ通信部２は、スレーブ選択信号ＣＳを無意であるローレベルに設定し、通信を終了する。以上の動作により、前述の実施の形態１と同様に、全てのスレーブ通信部３１、３ｎに対して、同時に書き込み指令及び書き込みデータを出力することができる。
又、図９Ａの時刻Ｔ１から時刻Ｔ２の期間中、論理演算部４では、各データ出力信号ＭＯＳＩ_１、ＭＯＳＩ_ｎが書き込み指令であるため、各スレーブ通信部３１、３ｎが出力するデータ出力信号のうち、予め決められた通信優先度の高いデータ出力信号ＳＤＯ_１を選択するように各スリーステートバッファ７１、７ｎが制御信号Ｃ１、Ｃｎにより制御され、マスタ通信部２のデータ入力信号ＭＩＳＯへ出力される。
次に、図９Ｂに示す時刻Ｔ３から時刻Ｔ４の期間では、マスタ通信部２が出力する各データ出力信号ＭＯＳＩ_１、ＭＯＳＩ_ｎは、読み込み指令となっている。従って、先ず、マスタ通信部２はスレーブ選択信号ＣＳを有意であるハイレベルに設定すると共に、同期クロック信号ＭＣＬＫ、及び読み込み指令を各データ出力信号ＭＯＳＩ_１、ＭＯＳＩ_ｎに出力する。
続いて、論理演算部４は、第１のカウンタ回路１２に於いて、読み込み指令を検知して、各指令検知出力ＣＭＯＳＩ_１、ＣＭＯＳＩ_ｎをローレベルの信号を出力し、予め決められた通信優先度の高いスレーブ通信部３１から先に、マスタ通信部２が出力する同期信号クロックをスレーブ通信部３１の同期クロック信号ＣＬＫへ出力し、次にスレーブ通信部３ｎに、マスタ通信部２が出力する同期信号クロックをスレーブ通信部３ｎの同期クロック信号ＣＬＫへ出力する。図９Ｂの例では、論理演算部４の出力する同期クロック信号ＣＬＫ_１の優先度が高く設定されているため、先ず、スレーブ通信部３１に同期クロック信号ＣＬＫ_１が出力される。このとき、各スリーステートバッファ７１、７ｎの制御信号Ｃ１、Ｃｎは、優先度の高いスレーブ通信部３１のデータ出力信号ＳＤＯ_１が選択されるように制御され、マスタ通信部２のデータ入力信号ＭＩＳＯへ出力される。
そして、第２のカウンタ回路１３では、マスタ通信部２からの同期クロック信号ＭＣＬＫをカウントして、所定のデータビット長が出力された時刻、若しくはその後の同期クロック信号ＭＣＬＫの立ち下りに同期してパルス信号を第３のカウンタ回路１４へ出力する。これにより、第３のカウンタ回路１４では、データ数カウント信号ＤＣｎｔを１つ繰り上げ、それに応じて、各スリーステートバッファ７１、７ｎの制御、及び各同期クロック信号が切り替えられ、今度は、優先度の低い同期クロック信号ＣＬＫ_ｎがスレーブ通信部３ｎに出力されると共に、優先度の低いスレーブ通信部３ｎのデータ出力信号ＳＤＯ_ｎが選択されるように制御され、マスタ通信部２のデータ入力信号ＭＩＳＯへ出力される。時刻Ｔ３から時刻Ｔ４の期間の最後である時刻Ｔ４に於いて、マスタ通信部２は、スレーブ選択信号ＣＳを無意であるローレベルに設定し、通信を終了する。以上の動作により、前述の実施の形態１と同様に、全てのスレーブ通信部３１、３ｎに対して、同時に書き込み指令及び書き込みデータを出力することができる。
図９Ｃの時刻Ｔ５から時刻Ｔ６の期間、及び、図９Ｄの時刻Ｔ７から時刻Ｔ８の期間では、マスタ通信部２が出力する各データ出力信号ＭＯＳＩ_１、ＭＯＳＩ_ｎのどちらか一方が書き込み指令の場合を示している。即ち、先ず、図９Ｃの時刻Ｔ５から時刻Ｔ６の期間、及び、図９Ｄの時刻Ｔ７から時刻Ｔ８の期間の夫々の期間に於いて、マスタ通信部２はスレーブ選択信号ＣＳを有意であるハイレベルに設定すると共に、同期クロック信号ＭＣＬＫ、及び読み込み指令、又は書き込み指令信号を各データ出力信号ＭＯＳＩ_１、ＭＯＳＩ_ｎに出力する。
続いて、論理演算部４は、第１のカウンタ回路１２に於いて、読み込み指令、又は書き込み指令を検知して、各指令検知出力ＣＭＯＳＩ_１，ＣＭＯＳＩ_ｎとして、ハイレベル又はローレベルの信号を出力し、書き込み指令を通信優先度の高いスレーブ通信部として、マスタ通信部２が出力する同期信号クロックを、順番に各スレーブ通信部３１、３ｎの同期クロック信号へ出力する。
図９Ｃの時刻Ｔ５から時刻Ｔ６の期間では、指令検知出力ＣＭＯＳＩ_１が書き込み指令の場合を示しており、論理演算部４は、先ず対応する同期クロック信号ＣＬＫ_１を出力する。このとき、各スリーステートバッファ７１、７ｎの制御信号Ｃ１、Ｃｎも、書き込み指令を出されているスレーブ通信部３１のデータ出力信号ＳＤＯ_１が選択されるように制御され、スレーブ通信部３１のデータ出力信号ＳＤＯ_１はマスタ通信部２のデータ入力信号ＭＩＳＯへ出力される。
そして、第２のカウンタ回路１３では、マスタ通信部２からの同期クロック信号ＭＣＬＫをカウントして、所定のデータビット長が出力された時刻、若しくは、その後の同期クロック信号の立ち下りに同期してパルス信号を第３のカウンタ回路１４へ出力する。これにより、第３のカウンタ回路１４では、データ数カウント信号ＤＣｎｔを１つ繰り上げ、それに応じして、各スリーステートバッファ７１、７ｎの制御、及び各同期クロック信号が切り替えられ、今度は、読み込み指令が出されているほうの同期クロック信号ＣＬＫ_ｎが出力されると共に、それに対応するスレーブ通信部３ｎのデータ出力信号ＳＤＯ_ｎが選択されるように制御され、マスタ通信部２のデータ入力信号ＭＩＳＯへ出力される。時刻Ｔ５から時刻Ｔ６の期間の最後である時刻Ｔ６に於いて、マスタ通信部２はスレーブ選択信号ＣＳを無意であるローレベルに設定し、通信を終了する。
尚、図９Ｄの時刻Ｔ７から時刻Ｔ８の期間では、指令検知出力ＣＭＯＳＩ_ｎが書き込み指令の場合を示しており、論理演算部４は、先ず対応する同期クロック信号ＣＬＫ_ｎを出力する。このとき、各スリーステートバッファ７１、７ｎの制御信号Ｃ１、Ｃｎも、書き込み指令を出されているスレーブ通信部３ｎのデータ出力信号ＳＤＯ_ｎが選択されるように制御され、スレーブ通信部３ｎのデータ出力信号ＳＤＯ_ｎはマスタ通信部２のデータ入力信号ＭＩＳＯへ出力される。
そして、第２のカウンタ回路１３では、マスタ通信部２からの同期クロック信号ＭＣＬＫをカウントして、所定のデータビット長が出力された時刻、若しくは、その後の同期クロック信号の立ち下りに同期してパルス信号を第３のカウンタ回路１４へ出力する。これにより、第３のカウンタ回路１４では、データ数カウント信号ＤＣｎｔを１つ繰り上げ、それに応じして、各スリーステートバッファ７１、７ｎの制御、及び各同期クロック信号が切り替えられ、今度は、読み込み指令が出されているほうの同期クロック信号ＣＬＫ_１が出力されると共に、それに対応するスレーブ通信部３１のデータ出力信号ＳＤＯ_１が選択されるように制御され、マスタ通信部２のデータ入力信号ＭＩＳＯへ出力される。時刻Ｔ７から時刻Ｔ８の期間の最後である時刻Ｔ８に於いて、マスタ通信部２はスレーブ選択信号ＣＳを無意であるローレベルに設定し、通信を終了する。
以上述べたように、この発明の実施の形態３による通信装置によれば、マスタ通信部２は、スレーブ選択信号ＣＳを有意に設定すると共に、同期クロック信号ＭＣＬＫ、及び各データ出力信号ＭＯＳＩ_１、ＭＯＳＩ_ｎを出力するので、全てのスレーブ通信部３１、３ｎに同時に書き込み指令及び書き込みデータ並びに読み込み指令を出力することができ、通信時間の短縮と、それによって処理能力の低い回路構成でも通信処理が可能となることでコストが低減できると共に、スレーブごとの通信後の動作タイミングのずれを低減することができる。
又、マスタ通信部２は、スレーブ通信部３１、３ｎと同じ数のデータ出力信号ＭＯＳＩ_１、ＭＯＳＩ_ｎを有するので、各スレーブ通信部３１、３ｎに対し、異なる指令、及び異なるデータを同時に書き込むことができ、通信時間の短縮すなわち、通信効率を向上させることができる。
更に、論理演算部４は、マスタ通信部２が、全てのスレーブ通信部３１、３ｎに対して同時に書き込み指令及び書き込みデータ並びに読み込み指令を出力している期間中、各スレーブ通信部３１、３ｎから出力されるデータ出力信号ＳＤＯに対して、最も高い優先度のスレーブ通信部のみを、データ出力信号ＳＤＯをマスタ通信部２へ出力するので、データ出力信号同士の干渉を防止することができる。
加えて、論理演算部４は、マスタ通信部２が各スレーブ通信部３１、３ｎに対して同時に読み込み指令を出力した場合、通信優先度の高い順番に、同期クロック信号をスレーブ通信部３１、３ｎに出力すると共に、スレーブ通信部３１、３ｎから出力されるデータ出力信号ＳＤＯをマスタ通信部２のデータ入力信号ＭＩＳＯへ出力するように論理演算処理をするので、スレーブ通信部３１、３ｎから個別にデータを連続して読み込むことができる。
又、論理演算部４は、マスタ通信部２が各スレーブ通信部３１、３ｎに対して書き込み指令と読み込み指令とを同時に出力した場合、書き込み指令を出力したスレーブ通信部を優先して個別に同期クロック信号を出力して通信を行うので、データ書き込み中のスレーブ通信部から出力されるフェイルなどの状態を示すデータと、読み込み指令を受けたスレーブ通信部から出力されるデータ出力信号ＳＤＯが干渉することなく、マスタ通信部２は、それぞれ個別に連続して、各スレーブ通信部３１、３ｎからのデータを読み込むことができる。
尚、この発明の実施の形態３による通信装置では、スレーブ通信部が２つの場合について示したが、この発明はこれに限るものではなく、スレーブ通信部の数が３つ以上であってもよい。その場合は、スレーブ通信部の数に合わせて、マスタ通信部２のデータ出力信号の数および、論理演算部４の回路構成を変形することで、同様の動作および、効果を得ることができる。
実施の形態４．
次に、この発明の実施の形態４による通信装置について説明する。図１０は、この発明の実施の形態４に係る通信装置の構成を示すブロック図である。図１に示した実施の形態１による通信装置と比較すると、図１０では、論理演算部４がなく、マスタ通信部２は、スレーブ選択信号ＣＳが１本のみとなり、スレーブ通信部３１、３ｎの数と同じく２本のデータ入力信号線ＭＩＳＯ_１、ＭＩＳＯ_ｎを備え、各データ入力信号線は、夫々スレーブ通信部３１、３ｎのデータ出力信号ＳＤＯに接続されている。
次に、この発明の実施の形態４による通信装置１の動作についてタイミングチャートを用いて説明する。図１１は、この発明の実施の形態４に係る通信装置の動作を説明するタイミングチャートである。図１１に於いて、横軸は時刻、縦軸は、マスタ通信部２からのスレーブ選択信号ＣＳ、マスタ通信部２からの同期クロック信号ＣＬＫ、マスタ通信部２からのデータ出力信号ＭＯＳＩ、スレーブ通信部３１、３ｎからのデータ入力信号ＭＩＳＯ_１、ＭＩＳＯ_ｎを夫々示している。
図１１に示す時刻Ｔ１では、先ず、マスタ通信部２はスレーブ選択信号ＣＳを有意であるハイレベルに設定すると共に、同期クロック信号ＣＬＫを出力すると共に、データ出力信号ＭＯＳＩを出力する。以上の動作により、前述の実施の形態１と同様に、全てのスレーブ通信部３１、３ｎに対して、同時に書き込み指令及び書き込みデータ並びに読み込み指令を出力することができる。
又、図１１の時刻Ｔ１から時刻Ｔ２の期間中、各スレーブ通信部３１、３ｎでは、データ出力信号ＳＤＯに、スレーブ通信部３１、３ｎのフェイル等の状態を示すデータをマスタ通信部２へ出力するので、マスタ通信部２では、そのデータ出力信号を夫々、データ入力信号ＭＩＳＯ_１、ＭＩＳＯ_ｎへ同期クロック信号に同期して入力し、マスタ通信部２内に用意された、所定のデータビット長分の数を有すると共に、スレーブ通信部の数と同じビットデータ長のレジスタに蓄える。そして、図１１の時刻Ｔ２に於いて、蓄えたレジスタからデータを復元することで、各スレーブ通信部３１、３ｎの状態を読み出すことができる。
以上のように、この発明の実施の形態４による通信装置によれば、 マスタ通信部２は、スレーブ選択信号ＣＳを有意に設定すると共に、同期クロック信号ＣＬＫ、及びデータ出力信号ＭＯＳＩを出力するので、全てのスレーブ通信部３１、３ｎに同時に書き込み指令及び書き込みデータ並びに読み込み指令を出力することができ、通信時間の短縮と、それによって処理能力の低い回路構成でも通信処理が可能となることでコストが低減できると共に、スレーブごとの通信後の動作タイミングのずれを低減することができる。
又、マスタ通信部２は、スレーブ通信部３１、３ｎの数同じ数のデータ入力信号ＭＩＳＯ_１、ＭＩＳＯ_ｎを有するので、各スレーブ通信部３１、３ｎから同時にデータを読み込むことができ、通信時間の短縮すなわち、通信効率を向上させることができる。
更に、マスタ通信部２は、スレーブ通信部と同じ数のデータ入力信号（ＭＩＳＯ_１、ＭＩＳＯ_ｎを有するので、論理演算部４を不要にすることができ、回路規模の削減および、コストを低減させることができる。
実施の形態５．
次に、この発明の実施の形態５による電力変換装置について説明する。図１２は、この発明の実施の形態５に係る電力変換装置の構成を示すブロック図である。図１２に示すように、電力変換装置１５は、パワー半導体スイッチング素子１６１からなるＵ相上アームとパワー半導体スイッチング素子１６２からなるＵ相下アームとを直列接続したＵ相アームとしてのＵ相ブリッジ回路１９１を備えている。同様に、パワー半導体スイッチング素子(図示せず)からなるＶ相上アームとパワー半導体スイッチング素子（図示せず）からなるＶ相下アームとを直列接続したＶ相アームとしてのＶ相ブリッジ回路１９２と、パワー半導体スイッチング素子(図示せず)からなるＷ相上アームとパワー半導体スイッチング素子(図示せず)からなるＷ相下アームとを直列接続したＷ相アームとしてのＷ相ブリッジ回路１９３を備えている。
上記のように構成した各相のブリッジ回路からなる三相ブリッジ回路の一対の直流端子は、充放電可能な直流電源１７に接続され、各相のブリッジ回路の上アームのパワー半導体スイッチング素子１６１と下アームのパワー半導体スイッチング素子１６２の接続点は、多相回転電機１８の電機子巻線の交流端子に個別に接続されている。このように構成された電力変換装置１５は、直流電源１７と多相回転電機１８との間で、交流―直流の電力変換、或いは直流―交流電力変換を行う。図１２では、多相回転電機１８の相数が三相であるため、電力変換装置１５は、Ｕ相ブリッジ回路としての相ブリッジ回路１９１、Ｖ相ブリッジ回路としての相ブリッジ回路１９２、及びＷ相ブリッジ回路としての相ブリッジ回路１９３を備える。
そして、各相ブリッジ回路１９１、１９２、１９３は、パワー半導体スイッチング素子１６１、１６２をオン又はオフするゲート駆動部２０を有し、更にゲート駆動部２０内にＳＰＩ通信のスレーブとなるスレーブ通信部３を備えている。
又、電力変換装置１５は、多相回転電機１８の運転状態や、電力変換装置１５内のフェイル情報を含む各種情報をもとに、各相ブリッジ回路１９１、１９２、１９３を制御する制御部２１を有しており、制御部２１内には、各相ブリッジ回路１９１、１９２、１９３に指令を送る、或いは各相ブリッジ回路１９１、１９２、１９３からデータを読み込むために、ＳＰＩ通信のマスタとなるマスタ通信部２を備えている。尚、マスタ通信部２の構成に従って、前述の実施の形態１から実施の形態３で説明したように、必要に応じて論理演算部４を制御部２１内に備える。
多相回転電機１８の運転方法や、電力変換装置１５の具体的な交流―直流電力変換、或いは直流―交流電力変換を行う方法については、従来から種々の方法が提案、及び実現されており、それらの技術を適用できるため、ここでは説明を省略する。又、マスタ通信部２及びスレーブ通信部３並びに論理演算部４の通信方法についても、前述の実施の形態１から３で説明してきた内容が適用できるため、説明を省略する。
以上のように、この発明の実施の形態５による電力変換装置によれば、制御部２１内のマスタ通信部２、及び各相ブリッジ回路１９１、１９２、１９３内のスレーブ通信部３を介して、制御部２１と各相ブリッジ回路１９１、１９２、１９３とのＳＰＩ通信を行うものであり、その構成に於いて、マスタ通信部２は、全ての各相のブリッジ回路１９１、１９２、１９３内のスレーブ通信部３に同時に書き込み指令及び書き込みデータ並びに読み込み指令を出力するので、通信時間の短縮と、それによって処理能力の低い回路構成でも通信処理が可能となることでコストが低減できると共に、スレーブごとの通信後の動作タイミングのずれを低減することができる。
又、マスタ通信部２は、全てのスレーブ通信部３に同時に、書き込み指令及び書き込みデータを出力するので、電力変換装置１５に於いて、各相ブリッジ回路間で時間のばらつきなく、同時に停止させることができる。加えて、停止にかかる時間のばらつきによって生じる各相ブリッジ回路１９１、１９２、１９３の電力集中によるパワー半導体スイッチング素子１６１、１６２の２次故障を防止することができる。
更に、マスタ通信部２は、各スレーブ通信部３から同時に読み込み指令を出したのち、各スレーブ通信部３からデータを連続して個別に読み込むので、通信時間の短縮すなわち、通信効率を向上させることができる。
尚、この発明は、その発明の範囲内に於いて、実施の形態を適宜、変形、省略することが可能である。
この発明は、全二重通信方式のＳＰＩ通信を行う通信装置、特に、１つのマスタに対して、少なくとも２つ以上のスレーブを有する通信装置の分野、及び、これを使用した電力変換装置の分野に利用することが出来るに関するものである。
１ 通信装置、２ マスタ通信部、３、３１、３ｎ スレーブ通信部、４ 論理演算部、５、５１、５ｎ、５０ ＡＮＤ回路、６、６１、６ｎ ＯＲ回路、７１、７ｎ スリーステートバッファ、８ ＸＯＲ回路、９１、９ｎ ＲＳラッチ回路、１０ ＮＯＲ回路、１１１、１１ｎ カウンタ回路、１２ 第１のカウンタ回路、１３ 第２のカウンタ回路、１４ 第３のカウンタ回路、１５ 電力変換装置、１６１、１６２ パワー半導体スイッチング素子、１７ 直流電源、１８ 多相回転電機、１９１、１９２、１９３ 相ブリッジ回路、２０ ゲート駆動部、２１ 制御部。

Claims (6)

  1. マスタとなるマスタ通信部と、前記マスタ通信部に対してスレーブとなる複数のスレーブ通信部とを備え、前記マスタ通信部は、前記複数のスレーブ通信部に対して同時に読み込み指令信号又は書込み指令信号を出力し、前記複数のスレーブ通信部が出力するデータ信号を前記スレーブ通信部毎に順次連続して読み込み又は前記スレーブ通信部毎に順次連続してデータ信号を書き込む、シリアル通信を行う通信装置であって、
    前記マスタ通信部と前記スレーブ通信部との通信経路に設置され、入力信号に対して予め定められた論理演算を実施して出力信号を発生する論理演算部を有し、
    前記論理演算部は、前記マスタ通信部が通信信号を出力する間、前記論理演算により、予め定められた優先順位に基づいて前記複数のスレーブ通信部のうちの最も優先順位の高いスレーブ通信部の通信信号のみを前記マスタ通信部へ出力する、
    ことを特徴とする通信装置
  2. 前記マスタ通信部と前記スレーブ通信部との通信経路に設置され、入力信号に対して予め定められた論理演算を実施して出力信号を発生する論理演算部を備え、
    前記マスタ通信部は、前記複数のスレーブ通信部の数と同一の数のスレーブ選択信号線を有し、
    前記論理演算部に入力される前記入力信号は、前記マスタ通信部が前記スレーブ選択信号線を介して出力するスレーブ選択信号と、前記マスタ通信部が出力する同期クロック信号とを含み、
    前記論理演算部は、前記スレーブ選択信号と前記同期クロック信号に対して前記論理演算を実施し、前記論理演算に基づく同期クロック信号を前記スレーブ通信部へ出力する、
    ことを特徴とする請求項１に記載の通信装置。
  3. 前記マスタ通信部は、前記複数のスレーブ通信部の全てに接続される１本のスレーブ選択信号線と、前記複数のスレーブ通信部の数と同一の数の同期クロック信号線とを有し、前記スレーブ選択信号線により送信するスレーブ選択信号を有意にした状態で、前記複数のスレーブ通信部に個別に前記同期クロック信号線を介して同期クロック信号を出力する、
    ことを特徴とする請求項１に記載の通信装置。
  4. 前記マスタ通信部と前記スレーブ通信部との通信経路に設置され、入力信号に対して予め定められた論理演算を実施して出力信号を発生する論理演算部を備え、
    前記論理演算部は、前記マスタ通信部が出力する前記同期クロック信号と、前記スレーブ通信部が出力するデータ信号とを入力とし、前記複数のスレーブ通信部毎に個別に前記同期クロック信号が出力されている間、前記複数のスレーブ通信部のうち通信対象のスレーブ通信部のデータ信号のみを前記マスタ通信部へ出力するように前記論理演算を実施する、
    ことを特徴とする請求項３に記載の通信装置。
  5. 前記マスタ通信部は、前記複数のスレーブ通信部の数と同一の数のデータ信号線を有し、
    前記論理演算部は、前記マスタ通信部と前記スレーブ通信部が出力する全ての信号を入力とし、前記マスタ通信部が出力する指令が書き込み指令であると判断したときは、前記マスタ通信部が出力する同期クロック信号をそのまま前記複数のスレーブ通信部へ出力し、前記マスタ通信部が出力する指令が読み込み指令であると判断したときは、予め決められた優先順位に基づいて通信対象となる前記スレーブ通信部毎に前記マスタ通信部が出力する前記同期クロック信号を出力すると共に、前記スレーブ通信部が出力するデータ信号を前記マスタ通信部へ出力する、
    ことを特徴とする請求項１に記載の通信装置。
  6. マスタとなるマスタ通信部と、前記マスタ通信部に対してスレーブとなる複数のスレーブ通信部とを備え、前記マスタ通信部は、前記複数のスレーブ通信部に対して同時に読み込み指令信号を出力し、前記複数のスレーブ通信部が出力するデータ信号を前記スレーブ通信部毎に順次連続して読み込む、シリアル通信を行う通信装置であって、
    前記マスタ通信部は、前記複数のスレーブ通信部の全てに接続される１本の出力信号線と、前記複数のスレーブ通信部の数と同一の数の入力信号線を備える、
    ことを特徴とする通信装置。
JP2017520056A 2015-05-22 2015-05-22 通信装置、及び電力変換装置 Expired - Fee Related JP6230757B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/064702 WO2016189578A1 (ja) 2015-05-22 2015-05-22 通信装置、及び電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2016189578A1 JPWO2016189578A1 (ja) 2017-08-17
JP6230757B2 true JP6230757B2 (ja) 2017-11-15

Family

ID=57393799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017520056A Expired - Fee Related JP6230757B2 (ja) 2015-05-22 2015-05-22 通信装置、及び電力変換装置

Country Status (4)

Country Link
US (1) US10496576B2 (ja)
EP (1) EP3300289B1 (ja)
JP (1) JP6230757B2 (ja)
WO (1) WO2016189578A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682404B (zh) * 2018-10-12 2020-01-11 新唐科技股份有限公司 時序校正系統及其方法
US20220300019A1 (en) * 2021-03-19 2022-09-22 Maxlinear, Inc. Fault communication in voltage regulator systems
CN114138703B (zh) * 2022-02-07 2022-05-03 成都时识科技有限公司 基于串行外设接口进行通信的方法、装置及芯片

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4141373B2 (ja) * 2003-11-05 2008-08-27 株式会社日立製作所 通信システム、リアルタイム制御装置及び情報処理システム
JP4615965B2 (ja) * 2003-11-05 2011-01-19 ルネサスエレクトロニクス株式会社 通信システム、該通信システムを有する情報処理装置及び制御
US7765269B2 (en) 2003-11-05 2010-07-27 Renesas Technology Corporation Communications system, and information processing device and control device incorporating said communications system
US20060179731A1 (en) 2004-11-02 2006-08-17 Purvis Harrison G Temporary railing for a building including access opening and associated methods
US20060145131A1 (en) 2005-01-04 2006-07-06 Purvis Harrison G Guardrail system and associated methods
US20110078350A1 (en) * 2009-09-30 2011-03-31 Via Technologies, Inc. Method for generating multiple serial bus chip selects using single chip select signal and modulation of clock signal frequency
JP2012064021A (ja) * 2010-09-16 2012-03-29 Ricoh Co Ltd 通信システム、マスター装置、及びスレーブ装置、並びに通信方法
US8433838B2 (en) 2010-09-17 2013-04-30 International Business Machines Corporation Remote multiplexing devices on a serial peripheral interface bus
JP6210187B2 (ja) 2012-10-23 2017-10-11 セイコーエプソン株式会社 集積回路装置、物理量測定装置、電子機器および移動体
CN104756393B (zh) * 2012-11-01 2017-03-08 三菱电机株式会社 功率转换装置及其故障诊断方法

Also Published As

Publication number Publication date
EP3300289B1 (en) 2022-08-10
WO2016189578A1 (ja) 2016-12-01
EP3300289A1 (en) 2018-03-28
EP3300289A4 (en) 2019-01-02
US10496576B2 (en) 2019-12-03
JPWO2016189578A1 (ja) 2017-08-17
US20180267915A1 (en) 2018-09-20

Similar Documents

Publication Publication Date Title
JP3565600B2 (ja) データ通信装置およびデータ通信方法
JP6230757B2 (ja) 通信装置、及び電力変換装置
CN100480950C (zh) 控制异步时钟域以执行同步操作的装置与方法
KR102165231B1 (ko) 스큐를 보정하는 리시버 회로, 이를 포함하는 반도체 장치 및 시스템
US20180041375A1 (en) Communication device, communication method, and computer readable medium
US9208008B2 (en) Method and apparatus for multi-chip reduced pin cross triggering to enhance debug experience
US20220300019A1 (en) Fault communication in voltage regulator systems
JP2010281695A (ja) 半導体集積回路
JP5764517B2 (ja) スイッチング電源装置及びそれを用いた電源システム
JP2013190961A (ja) 選択装置、選択方法、及び情報処理装置
JP6271113B1 (ja) 時刻同期スレーブ装置及び通信制御方法
US9191002B2 (en) Data processing apparatus and method in PLC system
US7205815B2 (en) Method and integrated circuit apparatus for reducing simultaneously switching output
JP5915105B2 (ja) データ転送システム、受信回路、及び受信方法
JP4335961B1 (ja) テスト回路
EP3739463B1 (en) Circuit for asynchronous data transfer
JP3719865B2 (ja) データ高速転送システム
US20170248655A1 (en) Microcontroller and method for testing a microcontroller
JP5742334B2 (ja) データ転送システム、データ転送装置及びデータ転送方法
US20230350818A1 (en) Reduced controller loading and peripheral usage for displacement measurement device excitation
JP2010088186A (ja) モータ制御回路
JP2017501493A (ja) レシーバクロックのみを用いるＣＣＩｅレシーバ論理レジスタ書込み
JP4941470B2 (ja) 半導体集積装置及び半導体集積装置の消費電力平準化方法
JP2010286241A (ja) 半導体試験装置
JP2006139485A (ja) コンピュータ制御装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171017

R151 Written notification of patent or utility model registration

Ref document number: 6230757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees