JP5405457B2 - フレキシブルな接続によって機械的に相互接続された複数のチップからなるセットを生成する方法 - Google Patents

フレキシブルな接続によって機械的に相互接続された複数のチップからなるセットを生成する方法 Download PDF

Info

Publication number
JP5405457B2
JP5405457B2 JP2010512741A JP2010512741A JP5405457B2 JP 5405457 B2 JP5405457 B2 JP 5405457B2 JP 2010512741 A JP2010512741 A JP 2010512741A JP 2010512741 A JP2010512741 A JP 2010512741A JP 5405457 B2 JP5405457 B2 JP 5405457B2
Authority
JP
Japan
Prior art keywords
chips
chip
substrate
connecting element
temporary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010512741A
Other languages
English (en)
Other versions
JP2010530630A5 (ja
JP2010530630A (ja
Inventor
ジャン、ブラン
ブリュノ、ムーレイ
ドミニク、ビカル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of JP2010530630A publication Critical patent/JP2010530630A/ja
Publication of JP2010530630A5 publication Critical patent/JP2010530630A5/ja
Application granted granted Critical
Publication of JP5405457B2 publication Critical patent/JP5405457B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07754—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being galvanic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07786—Antenna details the antenna being of the HF type, such as a dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/4519—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8585—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Micromachines (AREA)
  • Processing And Handling Of Plastics And Other Materials For Molding In General (AREA)
  • Die Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Transmitters (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Led Device Packages (AREA)
  • Multi-Conductor Connections (AREA)

Description

本発明は、フレキシブルな接続によって機械的に相互接続された複数のチップからなるアッセンブリを生成する方法に関し、該方法は、
・各々がレシーブ領域を含む複数のチップを基板上に生成し、
・上記チップセットの上記複数のチップの上記レシーブ領域を、接続素子を用いて直列に接続し、
・上記複数のチップを切り離すことを具備する。
マイクロエレクトロニックチップが特定の機能をそれ自身で満足させることができない場合、後者のチップは、要求される機能性を得るために、１またはそれ以上の他のチップに接続されることが一般的である。現時点で多数の技術が、機械的および電気的にマイクロエレクトロニックチップを相互に接続するために存在する。従来の技術では、後者のチップが基板上に形成され、ダイシングによって切り離されると、複数のチップ間に硬い機械的な接続を形成する。そのチップは、次に、硬い支持部上に固定され、そして、保護コーティングが形成される前に電気的に接続される。硬い支持部上に接続を成すこの第１のアプローチは、チップの接続が非常に複雑な場合に典型的に用いられる。しかしながら、このアプローチの主な欠点は、柔軟な構造への集積には特に適さない硬い機械的支持部を用いている点である。
文献ＷＯ−Ａ−０２／０８４６１７に記載された第２のアプローチは、１つのデバイスを生成するために、１組の織物繊維または糸で複数のチップを集積している。このような繊維による複数のチップの集積は、埋込みによって達成され得る。異なるチップは、導電性繊維によって互いに接続され、また、繊維自体の内部に埋め込まれあるいは封止されることもできる。しかしながら、この文献は、どのように異なるチップ間に導電性材料繊維を固定するか、および、どのように繊維内への埋込みを行うかについて示唆していない。
国際公開第０２／０８４６１７号パンフレット
本発明の目的は、容易に実施でき、フレキシブルな手法で相互に機械的に接続された複数のチップのアッセンブリを生成する方法を提供することである。
この目的は、レシーブ領域が溝によって形成され、接続素子は、上記フレキシブル接続手段を成すために上記溝に埋め込まれたスレッドであるという事実によって達成される。
本発明に従った第１の実施形態の連続したステップの模式的な断面図を示す。 本発明に従った第１の実施形態の連続したステップの模式的な断面図を示す。 本発明に従った第１の実施形態の連続したステップの模式的な断面図を示す。 本発明に従った第２の実施形態の連続したステップの模式的な断面図を示す。 本発明に従った第２の実施形態の連続したステップの模式的な断面図を示す。 本発明に従った第３の実施形態の連続したステップの模式的な断面図を示す。 本発明に従った第４の実施形態の連続したステップの模式的な断面図を示す。 本発明に従った第４の実施形態の連続したステップの模式的な断面図を示す。 フォトリソグラフィ後の図８の模式的な平面図を示す。 本発明に従った第５の実施形態の連続したステップの模式的な断面図を示す。 本発明に従った第５の実施形態の連続したステップの模式的な断面図を示す。
他の利点および特徴は、添付の図面に表わされ非限定的な例示としてのみ与えられた本発明の特定の実施形態についての次の記述からより明確に明らかになるであろう。
図１に図示されているように、複数のマイクロエレクトロニックチップ２が、基板１（シリコン基板でよい）上に集積されている。複数のチップ２は、同一であってもよく、同一でなくともよい。従来のフォトリソグラフィステップが、フォトレジスト樹脂３を用いて各マイクロエレクトロニックチップ２上のレシーブ領域４を描出するように行われる。
図２に図示されているように、固定剤（接着剤５でよい）がレシーブ領域４上に置かれる。
次に、接続素子６が、複数のチップを互いに接続するために、接着剤５によって各チップ２上に固定される。接続素子６は、線形状のものである。接続素子６は、円形または四角形の断面を有し、１本のスレッドまたは複数のスレッドの組で形成され得る。接続素子６は、例えば、天然繊維または合成繊維のような絶縁材料で形成され得る。後者の場合、接続素子６は、例えば、ポリエステルまたはポリアミドのようなポリマによって形成され得る。しかしながら、接続素子６は、複数のチップ２の間に電気的接続を達成するために、例えば、金属性の導電性材料で形成されていることが有利である。この場合、接着剤５は、導電性であることが有利であり、かつ、レシーブ領域４は、チップ２の部分と電気的接続を成すコンタクト領域を含んでいてもよい。２つのレシーブ領域４（従って２つのチップ２）を接続する接続素子６の長さは、それらのその後の使用に依存する。従って、例えば、２つのレシーブ領域の間の接続素子６の長さは、分離している２つのレシーブ領域４の当初の距離よりも長い場合がある（図６参照）。例えば、接続素子６が非常に長いことは、続くチップ２の保存において、例えば、コイル状にあるいはリング状にすることを可能とするために、または、チップ２がアンテナとして接続素子を用いる場合に推奨される。この場合、接続素子６は、２つのレシーブ領域４の間にループを形成し得る。
図３に図示されているように、基板１は、次に、複数のチップ２および基板１の対応部分を互いに切り離す（release）ようにパターニングされる。次に、複数のチップ２は、接続素子６を用いてフレキシブルな機械的接続によって直列に（連続的に）接続されるだけである。複数のチップ２の切り離しは、バルク基板１の場合に、例えば、ダイシングのような従来の仕方で行われ、接続素子６をカットしないように気を付けて実行される。
接続素子６とチップ２との間の固定は、全てのチップが基板１によって形成される同一の硬い支持部に最初にしっかり固定されているので、非常に容易化される。この操作は、マイクロエレクトロニクス産業において従来から用いられている技術と似ている。
代替的な実施形態では、チップ２の間の接続は、機械的だけでなく、電気的にも行われ、異なる機能性を提供する複数のチップ２が互いに接続され得る。次に、これらのチップ２は、同一の基板１または異なる基板上に集積され、そして、単一の接続素子６によって接続される。
図４および図５に示す代替的な実施形態では、固定膜を構成する仮の支持部７が当初、チップ２を含む面の反対側の基板１の表面に堆積されている。図４に示すように、複数のチップ２は、レシーブ領域４がフォトレジスタに形成された後に、基板１のレベルで互いに切り離される。しかしながら、それらのチップ２は、仮の基板７によって互いに機械的に固定されたままである。このようなチップ２の部分的な切り離しは、任意の適切な方法、例えば、ダイシングあるいはプラズマエッチングによって達成される。
図５に示すように、次に、接続素子６は、上述の通り、チップ２の各々にレシーブ領域４上において固定される。仮の支持部７は、次に除去され、そして、複数のチップ２は、図３のように、接続素子６によって形成されたフレキシブルな機械的接続によって互いに固定されているだけである。
図６に示す他の代替的な実施形態では、複数のチップ２は、ＳＯＩ（Substrate On Insulator）上に集積される。後者のＳＯＩは、典型的には、支持基板１０上に形成された埋込み絶縁膜９上に配置されたアクティブ基板８を含む。アクティブ基板８は、基板１と同じものでもよく、一方、埋込み絶縁膜９および支持基板１０は、仮の支持部を構成する。図５と類似の仕方で、図６では、複数のチップ２は、すでにアクティブ基板８のレベルにおいて部分的に切り離されており、接続素子６は各々のチップ２に固定されている。これらのチップは、次に、例えば、埋込み絶縁膜９のウェットエッチングによって、より詳細には、フッ酸を用いて、埋込み絶縁膜９および支持基板１０によって形成されている仮の支持部から切り離される。スプリッティングによっても仮の支持部を分離することができ、そして、後者（仮の支持部）は、チップに固定されるが、もはや機械的な機能をもたらさない。前述したように、チップ２は、ただ接続素子６によって互いに接続されたままである。
代替的な実施形態（代表的ではないが）では、接続素子６は、例えば、パッドの形態のようなチップのコンタクト領域のレベルにおいて、ボンディングではなく、溶接（welding）によって各チップ２に固定される。この場合、コンタクト領域は、レシーブ領域４を構成し、フォトレジスト３の堆積ステップおよびフォトリソグラフィによってレシーブ領域を形成するステップは、省略される。接続素子６は、好ましくは、コンタクト領域上にしっかり固定され、超音波振動が溶接を行うために実行される。次に、この操作が異なる溶接を行うために各コンタクト領域に繰り返し行われる。もし、接続素子６がチップ２の間の電気的接続としての役目を果たす場合、前者の接続素子６は、導電性材料（好ましくは、金属性）で形成され、チップのコンタクト領域も導電性材料（好ましくは、金属性）で形成される。溶接は、図２に示すように、チップがダイシングされる前に実行してもよく、あるいは、図４および図６に示すように、チップが部分的にダイシングされた後、仮の支持部（７、または、９および１０）の除去が実行される前でもよい。この溶接は、例えば、充填材、プラズマ、電気分解、陰極スパッタリング等によって達成され得る。
図７から図９に示す他の代替的な実施形態では、複数のチップ２は、ＳＯＩ上に集積される。接続素子６の固定は、溶接によってでもボンディングによってでもなく実行される。チップ２は、埋込み絶縁膜９までの標準的なダイシングまたはドライエッチングによってアクティブ基板８の層のレベルにおいて互いに切り離される。次に、例えば、樹脂のような充填材１１が、このように層８に形成されたダイシングラインを充填する。図７から図８に示された例では、充填材１１は、２つのチップ２間に位置する穴空間を充填する。接続素子を成すように構成された接続材料によって形成された層１２は、次に、このように得られた複数のチップのアッセンブリ上に堆積される（図８）。接続材料１２は、導電性あるいは絶縁性でもよく、例えば、シリコン窒化膜やシリコン酸化膜から成る無機化合物のタイプでもよく、例えば、パリレン（parylene）(登録商標)から成る有機化合物のタイプでもよい。この堆積物は、例えば、フォトリソグラフィおよびプラズマエッチングによって従来の手法でパターニングされ、それにより、図９の平面図に示すように、コンタクトパッドによって形成されるレシーブ領域４のレベルにおいて複数のチップを互いに接続する接続素子６を構成する導電性または絶縁性のトラックを形成する。充填材料１１は、次に、任意の適切な方法によって除去され、チップ２は、例えば、埋込み絶縁膜９を除去することによって、それらの支持部から分離される。
図１０および図１１に示す他の実施形態では、レシーブ領域４は、好ましくは、マイクロエレクトロニック部分に隣接するチップ２内に形成された少なくとも１つの窪みによって形成される。この窪みは、例えば、溝または穴によって形成されてもよい。溝または穴の多くの形状が可能であり、より詳細には、四角形ベース、Ｖ字型、頂部が切断されたＶ字型（truncated V-shaped）あるいは円形の円弧の形状にすることができる。窪みの径および形状は、接続素子６の特徴に従って選択されることが好ましいであろう。例えば、溝の深さおよび幅は、２０から１００μｍの径を有する接続素子６のために、２０から１００μｍの範囲で変更し得る。この窪みは、例えば、ドライエッチング、ダイシングのような任意の適切な技術を用いて、あるいは、例えば、ＫＯＨ溶液を用いたウェットエッチングによって形成され得る。
図１０に示すように、スレッド形状のフレキシブルな接続素子６は、次に、図１０の四角の断面で示されている溝の各々に埋め込まれる。もし、接続素子６が導電性である場合、後者（接続素子６）は、有利なことに、基板１とのいかなる短絡をも防止するために絶縁材料１３の層で被覆されている。逆の場合、溝の電気的絶縁性は、任意の公知の方法によって実行され得る。もし、絶縁材料１３が熱硬化性ポリマである場合、埋込みを容易にし、接続素子６を溝の内側へ接合させるために熱挿入（hot insertion）が用いられることが好ましい。
チップ２は、次に、従来と同様に、支持層から分離され、そして、接続素子６を用いたフレキシブル接続によって互いに接続されているだけとなる。
図１１に示されているように、接続素子６とチップ２との間の電気的接続の追加のステップは、その外部とチップ２の電気的接続が接続素子６によってなされなければならない場合に実行される。接続素子６とチップ２のコンタクトパッドとの間の電気的接続は、公知の手段、例えば、インクジェット、スクリーンプリンティング、あるいは、導電性接着剤を用いて、導電性トラック１４の形態で形成され得る。
図示されていないが、代替的な実施形態において、この電気的接続は、例えば、溝の内部に堆積された導電層によって形成されてもよい。この電気的接続は、スレッドを埋め込むための溝が形成されるとき（その溝の底部を介して電気的接続するとき）に最上層としての役目を果たす導電層によって、あるいは、その溝が形成されるとき（その溝のエッジを介して電気的接続するとき）にエッチングされる導電層によって形成され得る。これらの全ての実施形態は、導電性であるスレッドとチップとの間に電流を流すことを目的とする。
図１０および図１１において、各チップに付随する２つの窪みおよび２つの接続素子６は、チップを２つの異なるチップに接続することができる。また、各チップが２つの溝を含み、そして２つの接続素子が各チップに接続することも可能である。このチップは、追加の溝を備える。
本実施形態は、前述の実施形態に記載されたものと類似の方法で、例えば、ＳＯＩ基板のような仮の膜を備えた基板に用いられ得る。このとき、ＳＯＩ基板の分離は、前述のように、埋込み絶縁膜をエッチングすることによって、あるいは、基板をスプリッティングすることによって達成され得る。
一般的な手法では、同一のウェハ上に形成された多数のチップ２は、１つのフレキシブル接続素子によって互いに直列に（連続的に）接続され、相互に分離され得る。それによって、チップのアッセンブリは、要求されるようなコイル状またはロール状に収納され得るようにフレキシブルなストリング形状で得られる。チップのアッセンブリは、有利なことに、外部環境からの侵害に対する防御を与えるポリマや他の材料で被覆されている。
このタイプのチップのアッセンブリは、例えば、有利なことに、ＲＦＩＤチップにアンテナを備えるために用いられ得る。複数のＲＦＩＤチップ２は、このように、フレキシブルな接続素子６によって形成および接続される。２つのチップ２を分離する接続素子６の長さは、有利なことに、アンテナとして有用な長さに等しい。次に、接続素子６の区分化が２つのチップ２の間で実行され、アンテナを備えたＲＦＩＤチップを得ることができる。
本発明は、上述の実施形態に限定されない。特に、異なる構造に由来する異なるタイプのチップは、単一の接続素子６によって接続されてもよく、それによって、複雑な機能性を得ることができる。さらに、チップのアッセンブリの生成は、異なる実施形態と関連して上述された特徴の組合せを用いることができる。
本発明は、上述の実施形態に限定されず、（示されていないが）他の実施形態を包含する。該他の実施形態では、チップのアッセンブリは、チップのアッセンブリあるいは多数のチップに接続された単一のスレッドによっては生成されない。この実施形態では、２つの連続したチップが、少なくとも１つの個別のスレッドを用いて互いに接続されている。従って、個々のスレッドは、２つのチップに接続され、チップのアッセンブリの各個別のスレッドは、アッセンブリのフレキシブルな接続を成す。このように、複数のチップは、個々のスレッドによって２つずつ接続され、チップのアッセンブリの機能性の発揮を容易にする。即ち、所望の順番でチップを繋げることによって、要求された技術的機能を得ることができる。そして、単一の溝がその各端において２つの異なる個々のスレッドを収容することができ、これらのスレッドをそれぞれ異なる導電性領域に接続することが可能である。
一般的な手法では、１つの基板からの全てのチップをグループ化した単一セット、あるいは、基板の異なるチップの明確な組織化によって有利に形成されるいくつかのセットが形成され得る。

Claims (9)

  1. フレキシブルな接続によって機械的に相互接続された複数のチップのアッセンブリを生成する方法であって、
    ・各々がレシーブ領域を含む複数のチップを基板上に生成し、
    ・前記アッセンブリの前記チップの前記レシーブ領域を、接続素子を用いて直列に接続し、
    ・前記複数のチップを分離することを具備し、
    前記レシーブ領域は溝によって形成されており、
    前記接続素子は、前記フレキシブルな接続手段を達成するために前記溝に埋め込まれたスレッドであることを特徴とする方法。
  2. 前記接続素子は導電性を有し、前記チップと電気的に接続されていることを特徴とする請求項１に記載の方法。
  3. 前記基板は、当初、仮の支持部に固定されたアクティブ基板を備えており、当該方法は、
    ・前記基板の前記アクティブ基板上に複数のチップを生成し、
    ・前記レシーブ領域を直列に接続する前に、前記基板の前記アクティブ基板のレベルにおいて前記チップを部分的にダイシングすることを具備し、前記仮の支持部は、前記チップが分離されるときに除去されることを特徴とする請求項１または請求項２に記載の方法。
  4. 前記仮の支持部は、前記チップとは反対側の前記基板の表面に形成された固定膜であることを特徴とする請求項３に記載の方法。
  5. 前記基板は、前記アクティブ基板と、埋込み絶縁膜と、支持基板とを備え、前記埋込み絶縁膜は、前記アクティブ基板と前記支持基板との間に配置され、前記チップの分離は、前記埋込み絶縁膜の除去によって行われることを特徴とする請求項３に記載の方法。
  6. 前記溝は、凹型、四角形、あるいは、円形の断面を有することを特徴とする請求項１から請求項５のいずれか一項に記載の方法。
  7. 追加の溝が前記チップ上に形成され、追加のスレッドが各チップを接続することを特徴とする請求項１から請求項６のいずれか一項に記載の方法。
  8. 前記複数のチップのアッセンブリは、コイル状またはリング状の形状で格納されることを特徴とする請求項１から請求項７のいずれか一項に記載の方法。
  9. ２つの連続したチップは、個別のスレッドによって接続されていることを特徴とする請求項１から請求項８のいずれか一項に記載の方法。
JP2010512741A 2007-06-21 2008-06-20 フレキシブルな接続によって機械的に相互接続された複数のチップからなるセットを生成する方法 Expired - Fee Related JP5405457B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0704445A FR2917895B1 (fr) 2007-06-21 2007-06-21 Procede de fabrication d'un assemblage de puces reliees mecaniquement au moyen d'une connexion souple
FR0704445 2007-06-21
PCT/FR2008/000867 WO2009013409A2 (fr) 2007-06-21 2008-06-20 Procédé de fabrication d'un assemblage de puces reliées mécaniquement au moyen d'une connexion souple

Publications (3)

Publication Number Publication Date
JP2010530630A JP2010530630A (ja) 2010-09-09
JP2010530630A5 JP2010530630A5 (ja) 2011-07-28
JP5405457B2 true JP5405457B2 (ja) 2014-02-05

Family

ID=38663147

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010512746A Active JP5385900B2 (ja) 2007-06-21 2008-06-18 無線周波数チップの組立
JP2010512741A Expired - Fee Related JP5405457B2 (ja) 2007-06-21 2008-06-20 フレキシブルな接続によって機械的に相互接続された複数のチップからなるセットを生成する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010512746A Active JP5385900B2 (ja) 2007-06-21 2008-06-18 無線周波数チップの組立

Country Status (9)

Country Link
US (2) US8471773B2 (ja)
EP (2) EP2158604B1 (ja)
JP (2) JP5385900B2 (ja)
CN (2) CN101711430B (ja)
AT (1) ATE486367T1 (ja)
DE (1) DE602008003224D1 (ja)
ES (1) ES2355180T3 (ja)
FR (1) FR2917895B1 (ja)
WO (2) WO2009004243A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11755874B2 (en) 2021-03-03 2023-09-12 Sensormatic Electronics, LLC Methods and systems for heat applied sensor tag
US11769026B2 (en) 2019-11-27 2023-09-26 Sensormatic Electronics, LLC Flexible water-resistant sensor tag
US11861440B2 (en) 2019-09-18 2024-01-02 Sensormatic Electronics, LLC Systems and methods for providing tags adapted to be incorporated with or in items
US11869324B2 (en) 2021-12-23 2024-01-09 Sensormatic Electronics, LLC Securing a security tag into an article
US11928538B2 (en) 2019-09-18 2024-03-12 Sensormatic Electronics, LLC Systems and methods for laser tuning and attaching RFID tags to products

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2937464B1 (fr) 2008-10-21 2011-02-25 Commissariat Energie Atomique Assemblage d'une puce microelectronique a rainure avec un element filaire sous forme de toron et procede d'assemblage
FR2945151B1 (fr) 2009-04-30 2011-04-29 Commissariat Energie Atomique Procede de fixation d'un composant electronique sur un produit
JP5281965B2 (ja) * 2009-06-23 2013-09-04 日立Ｇｅニュークリア・エナジー株式会社 Ｉｃタグケーブル用芯線、ｉｃタグケーブル、ｉｃタグケーブルの位置検出システム及び検出方法
TWI567945B (zh) * 2010-05-12 2017-01-21 瑪納利斯半導體公司 可伸張之網狀結構
FR2961947B1 (fr) 2010-06-24 2013-03-15 Commissariat Energie Atomique Incorporation d'elements a puce dans un fil guipe
FR2961949B1 (fr) 2010-06-24 2012-08-03 Commissariat Energie Atomique Elements a puce assembles sur des fils presentant une amorce de rupture
CN103502138A (zh) * 2010-11-22 2014-01-08 空气传感公司 用于形状记忆合金线的晶片级集成的方法
JP5820696B2 (ja) * 2011-11-07 2015-11-24 新電元工業株式会社 半導体装置の製造方法及び半導体装置の製造用治具
DE102011120250B4 (de) 2011-12-05 2023-05-04 Volkswagen Aktiengesellschaft Telefonantennenkoppelplatte für ein Fahrzeug
FR2986372B1 (fr) * 2012-01-31 2014-02-28 Commissariat Energie Atomique Procede d'assemblage d'un element a puce micro-electronique sur un element filaire, installation permettant de realiser l'assemblage
US8927338B1 (en) 2013-06-13 2015-01-06 International Business Machines Corporation Flexible, stretchable electronic devices
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
US9674949B1 (en) 2013-08-27 2017-06-06 Flextronics Ap, Llc Method of making stretchable interconnect using magnet wires
US9231327B1 (en) 2013-08-27 2016-01-05 Flextronics Ap, Llc Electronic circuit slidable interconnect
US10015880B1 (en) 2013-12-09 2018-07-03 Multek Technologies Ltd. Rip stop on flex and rigid flex circuits
US9338915B1 (en) 2013-12-09 2016-05-10 Flextronics Ap, Llc Method of attaching electronic module on fabrics by stitching plated through holes
DE102015219190A1 (de) * 2015-10-05 2017-04-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines elektronischen Bauelements und elektronisches Bauelement
FR3042203B1 (fr) 2015-10-12 2018-06-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Incorporation d'elements a puce dans un fil guipe.
FR3058579B1 (fr) * 2016-11-07 2018-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif d'emission reception radiofrequence
FR3062515B1 (fr) 2017-01-30 2019-11-01 Primo1D Procede d'insertion d'un fil dans une rainure d'une puce de semi-conducteur, et equipement pour la mise en œuvre d’un tel procede.
FR3065579B1 (fr) 2017-04-19 2019-05-03 Primo1D Dispositif d'emission reception radiofrequence
FR3065578B1 (fr) 2017-04-19 2019-05-03 Primo1D Procede d'assemblage d'une puce microelectronique sur un element filaire
RO133013B1 (ro) * 2017-06-16 2020-09-30 Promar Textil Industries S.R.L. Etichetă rfid pentru medii agresive cu cuplaj inductiv în buclă dublă
FR3069962B1 (fr) 2017-08-01 2020-09-25 Primo1D Antenne a plaque pour coupler un terminal d’emission-reception a un dispositif rfid
FR3078980B1 (fr) 2018-03-14 2021-06-11 Primo1D Fil guipe compose d’une ame principale et d’au moins un fils de couverture et comprenant au moins un element filaire conducteur relie electriquement a au moins une puce electronique
US10438895B1 (en) 2018-06-08 2019-10-08 American Semiconductor, Inc. Flexible micro-module
FR3103630B1 (fr) 2019-11-22 2022-06-03 Primo1D Puce fonctionnelle adaptee pour etre assemblee a des elements filaires, et procede de fabrication d’une telle puce
US11694057B2 (en) * 2020-01-03 2023-07-04 Sensormatic Electronics, LLC RFID tag and method of making same
CN111394854B (zh) * 2020-02-26 2022-07-12 东华大学 一种法向模螺旋偶极子电子标签纱的制作方法
EP3923195B1 (fr) * 2020-06-11 2023-08-23 Primo1D Etiquette électronique présentant un caractère souple et déformable
FR3119944B1 (fr) 2021-02-15 2023-02-10 Primo1D Dispositif d'émission-réception radiofréquence utilisant une antenne composée d’un fil textile et d’un ruban conducteur et étiquette électronique associée
FR3131253B1 (fr) 2021-12-23 2024-01-05 Primo1D Pneumatique équipée d’un dispositif d'émission-réception radiofréquence

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461247A (ja) * 1990-06-28 1992-02-27 Narumi China Corp クワッド・フラット・パッケージ
DE19908172A1 (de) * 1999-02-25 2000-08-31 Joergen Brosow Aufklebeplombe
NO311317B1 (no) * 1999-04-30 2001-11-12 Thin Film Electronics Asa Apparat omfattende elektroniske og/eller optoelektroniske kretser samt fremgangsmåte til å realisere og/eller integrerekretser av denne art i apparatet
US6743982B2 (en) * 2000-11-29 2004-06-01 Xerox Corporation Stretchable interconnects using stress gradient films
JP4433629B2 (ja) * 2001-03-13 2010-03-17 株式会社日立製作所 半導体装置及びその製造方法
GB0108950D0 (en) * 2001-04-10 2001-05-30 Leonard Philip N Personal computer systems
DE10122324A1 (de) * 2001-05-08 2002-11-14 Philips Corp Intellectual Pty Flexible integrierte monolithische Schaltung
AU2002330718A1 (en) * 2001-09-03 2003-03-18 National Microelectronic Research Centre University College Cork - National University Of Ireland Co Integrated circuit structure and a method of making an integrated circuit structure
US7309620B2 (en) * 2002-01-11 2007-12-18 The Penn State Research Foundation Use of sacrificial layers in the manufacture of high performance systems on tailored substrates
JPWO2004107262A1 (ja) * 2003-05-28 2006-07-20 株式会社日立製作所 無線認識半導体装置及びその製造方法
JP2005051144A (ja) * 2003-07-31 2005-02-24 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US7629667B2 (en) * 2003-08-28 2009-12-08 Hitachi, Ltd. Semiconductor device including an on-chip coil antenna formed on a device layer which is formed on an oxide film layer
CN1263131C (zh) * 2003-10-08 2006-07-05 复旦大学 射频标签芯片与片外天线阻抗匹配片内自动调节的电路
US7338836B2 (en) * 2003-11-05 2008-03-04 California Institute Of Technology Method for integrating pre-fabricated chip structures into functional electronic systems
JP4291209B2 (ja) * 2004-05-20 2009-07-08 エルピーダメモリ株式会社 半導体装置の製造方法
KR101197046B1 (ko) * 2005-01-26 2012-11-06 삼성디스플레이 주식회사 발광다이오드를 사용하는 2차원 광원 및 이를 이용한 액정표시 장치
US7863718B2 (en) * 2005-02-16 2011-01-04 Hitachi, Ltd. Electronic tag chip
BRPI0607472A2 (pt) * 2005-02-23 2009-09-08 Textilma Ag fio de transponder bem como seu emprego
US20060285480A1 (en) * 2005-06-21 2006-12-21 Janofsky Eric B Wireless local area network communications module and integrated chip package
JP5044984B2 (ja) * 2005-06-29 2012-10-10 大日本印刷株式会社 Ｉｃタグ、ｉｃタグの製造方法、およびｉｃタグの製造装置、並びに、インターポーザ、インターポーザの製造方法、およびインターポーザの製造装置
US7621043B2 (en) * 2005-11-02 2009-11-24 Checkpoint Systems, Inc. Device for making an in-mold circuit
EP2008303B1 (en) * 2006-04-07 2010-06-16 Koninklijke Philips Electronics N.V. Elastically deformable integrated-circuit device
WO2007141836A1 (ja) * 2006-06-02 2007-12-13 Hitachi, Ltd. Ｉｃタグ用インレットの製造方法
WO2008081699A1 (ja) * 2006-12-28 2008-07-10 Philtech Inc. 基体シート
US8154456B2 (en) * 2008-05-22 2012-04-10 Philtech Inc. RF powder-containing base

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11861440B2 (en) 2019-09-18 2024-01-02 Sensormatic Electronics, LLC Systems and methods for providing tags adapted to be incorporated with or in items
US11928538B2 (en) 2019-09-18 2024-03-12 Sensormatic Electronics, LLC Systems and methods for laser tuning and attaching RFID tags to products
US11769026B2 (en) 2019-11-27 2023-09-26 Sensormatic Electronics, LLC Flexible water-resistant sensor tag
US11755874B2 (en) 2021-03-03 2023-09-12 Sensormatic Electronics, LLC Methods and systems for heat applied sensor tag
US11869324B2 (en) 2021-12-23 2024-01-09 Sensormatic Electronics, LLC Securing a security tag into an article

Also Published As

Publication number Publication date
CN101711430B (zh) 2013-10-16
US8471773B2 (en) 2013-06-25
DE602008003224D1 (de) 2010-12-09
CN101681887A (zh) 2010-03-24
US8258011B2 (en) 2012-09-04
WO2009004243A3 (fr) 2009-05-14
JP5385900B2 (ja) 2014-01-08
JP2010530584A (ja) 2010-09-09
CN101711430A (zh) 2010-05-19
ES2355180T3 (es) 2011-03-23
US20100245182A1 (en) 2010-09-30
WO2009004243A2 (fr) 2009-01-08
WO2009013409A2 (fr) 2009-01-29
CN101681887B (zh) 2011-08-10
ATE486367T1 (de) 2010-11-15
EP2158604A2 (fr) 2010-03-03
EP2158605B1 (fr) 2010-10-27
FR2917895A1 (fr) 2008-12-26
JP2010530630A (ja) 2010-09-09
EP2158604B1 (fr) 2016-10-19
FR2917895B1 (fr) 2010-04-09
US20100136746A1 (en) 2010-06-03
WO2009013409A3 (fr) 2009-05-22
EP2158605A2 (fr) 2010-03-03
WO2009004243A4 (fr) 2009-07-23

Similar Documents

Publication Publication Date Title
JP5405457B2 (ja) フレキシブルな接続によって機械的に相互接続された複数のチップからなるセットを生成する方法
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
CN100530581C (zh) 一种利用互连结构制造半导体模块的方法
US8093617B2 (en) Bare microelectronic chip provided with a recess forming a housing for a wire element constituting a flexible mechanical support, fabrication process and microstructure
JP5829047B2 (ja) ワイヤ挿入溝を有するチップ要素の製造方法
JP4848638B2 (ja) 半導体素子の形成方法および半導体素子のマウント方法
CN109616465A (zh) 封装结构
US8502367B2 (en) Wafer-level packaging method using composite material as a base
US8900993B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
US6914327B2 (en) Semiconductor device and manufacturing method thereof
JP4819320B2 (ja) 半導体装置の製造方法
WO2011151961A1 (ja) 半導体装置及びその製造方法
JP2016152260A (ja) 電子装置
CN103021888B (zh) 用于制造包括高可靠性晶粒底填充的集成电路系统的方法
JP5330115B2 (ja) 積層配線基板
JP5475001B2 (ja) リボンで機械的に接続された高周波送受信装置を用いたチップによるアセンブリの製造方法
JP2010205921A (ja) 半導体装置および半導体装置の製造方法
JP2014082359A (ja) 半導体基板、半導体装置、および固体撮像装置、並びに半導体基板の製造方法
WO2002009194A1 (en) Method and system for bonding a semiconductor chip onto a carrier using micro-pins
JP2004343088A (ja) 半導体装置及びその製造方法
JP2006100666A (ja) 半導体装置及びその製造方法
JP2008028336A (ja) 電子部品の製造方法
CN103280438B (zh) 具有准确芯片附着层的大功率介电载体
TW201431128A (zh) 發光元件及其製作方法
KR100928901B1 (ko) 프로브 카드 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131030

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees