CN103280438B - 具有准确芯片附着层的大功率介电载体 - Google Patents

具有准确芯片附着层的大功率介电载体 Download PDF

Info

Publication number
CN103280438B
CN103280438B CN201310184570.6A CN201310184570A CN103280438B CN 103280438 B CN103280438 B CN 103280438B CN 201310184570 A CN201310184570 A CN 201310184570A CN 103280438 B CN103280438 B CN 103280438B
Authority
CN
China
Prior art keywords
chip
area
wettability
jointing material
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310184570.6A
Other languages
English (en)
Other versions
CN103280438A (zh
Inventor
任宇行
高子阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Kong Applied Science and Technology Research Institute ASTRI
Original Assignee
Hong Kong Applied Science and Technology Research Institute ASTRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hong Kong Applied Science and Technology Research Institute ASTRI filed Critical Hong Kong Applied Science and Technology Research Institute ASTRI
Priority to CN201310184570.6A priority Critical patent/CN103280438B/zh
Publication of CN103280438A publication Critical patent/CN103280438A/zh
Application granted granted Critical
Publication of CN103280438B publication Critical patent/CN103280438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

本发明公开了一种具有准确芯片附着层的大功率介电载体以及将芯片键合到具有双侧导电层芯片陶瓷电介质大功率介电载体的系统。在该系统中，上导电层具有第一区域，该第一区域的表面具有第一浸润性。至少部分地围绕第一区域的第二区域具有一表面，该表面具有比第一浸润性大的第二浸润性。在键合期间，将芯片键合到基板的粘合材料通过施加在芯片上的向下的力在第一区域之间展开。由于浸润性的不同，粘合材料随后通过第二区域表面的较大的第二浸润性产生的张力而在第二区域之间展开，使得向下拉引芯片，直到到达预定位置。该预定位置可以由基板突起或基板腔决定。

Description

具有准确芯片附着层的大功率介电载体
技术领域
本发明涉及电子产品封装领域，更具体地，涉及利用厚度沿着整个芯片一致和准确的键合线将大功率芯片附着到基板上的系统。
背景技术
大功率和高开关频率的电子设备中的各种进展已经应用在了运输系统、电气、能源系统以及电机控制中的电源应用中。这些应用需要百万瓦特级的功率，并且工作温度大约为200℃。示例性的大功率设备是绝缘栅双极晶体管(IGBT)，其是具有四层交替层的半导体器件并且具有金属氧化物半导体栅结构。由于这些器件的工作条件，在器件封装时需要基板具有高介电击穿电压和高导热性。常规的基板是陶瓷敷铜板。这些基板的键合线大约为1.4mil至3mil。
由于这些设备的大功率运行，重要的是键合线在键合的芯片的整个区域中可靠的均匀分布。然而，这种可靠的均匀的键合线已经被证实难以实现，这是由于导致热循环的大功率开关，薄和/或不均匀的键合线厚度会导致开裂，导致非弹性蠕变应变和裂纹增长。这部分地或完全地导致了芯片从基板上脱落。
因此，本领域需要改进的键合系统，其将保持大功率和高功率设备应用所需的高介电击穿电压和高导热性。
发明内容
本发明涉及一种利用双侧导电层将芯片键合到诸如陶瓷电介质的大功率介电载体的系统。在该系统中，上导电层具有第一区域，该第一区域的表面具有第一浸润性。至少部分地围绕第一区域的第二区域具有一表面，该表面具有比第一浸润性大的第二浸润性。在键合期间，将芯片键合到基板上的粘合材料通过施加在芯片上的向下的力在第一区域之间展开。由于浸润性的不同，粘合材料随后通过第二区域表面的较大的第二浸润性产生的张力而在第二区域之间展开，使得向下拉引芯片，直到到达预定位置。
在一种实施方式中，该预定位置由基板中的突起确定，该突起用作安放芯片的限位件。在其他配置中，蚀刻的腔限定了粘合材料的流动范围。在示例性实施方式中，粘合材料包括金属焊接剂。
附图说明
图1A-1D分别示出了传统芯片键合系统的问题。
图2A-2D分别示出了根据本发明的芯片键合系统。
图3A-3C分别示出了本发明的替代芯片键合系统。
图4A-4B分别示出了本发明的键合系统的键合可靠性增加。
图5示出了本发明的电子封装方面。
图6A-6E分别示出了腔和突起的形成。
图7A-7G分别示出了突起/柱样式。
图8A-8D分别示出了对齐结构样式。
具体实施方式
现在详细参考附图，图1A-1D示出了在创造本发明的过程中确定的传统芯片键合系统的问题。在图1A的传统系统中，首先安放芯片10，芯片10将通过键合/粘合介质(例如焊接剂30或其他类型的键合/粘合材料)键合到基板20(例如陶瓷敷铜板)上。在图1B中，施加压力，试图在整个芯片区域中形成均匀的键合。在图1C中，压力被释放。然而，在键合永久地固化之前，如图1D所示出现粘合剂回流。本发明的发明人确定出现的回流是由于键合材料到基板的低浸润性而导致的，从而键合材料的表面张力导致形成了不均匀的键合线厚度。
为了防止图1D中示出的粘合剂回流，创造了图2A-2D的系统。在图2A-2D的系统中，芯片安放区域包括具有不同浸润性的区域。“浸润性”涉及液体接触固体表面的能力的程度，并且通常以液体和固体之间的接触角的方式表示，其中，较小的接触角表示液体更容易湿润固体表面。当界面张力(粘合剂/基板)大于基板表面张力时，粘合剂趋向于呈具有高接触角的球状。相比之下，当界面张力(粘合剂/基板)小于基板表面张力时，粘合剂趋向于由于小接触角而在基板表面上展开。
注意到浸润性的程度不仅由涉及的材料确定，还由将要湿润的表面的表面形态确定。例如，对于相同成分的材料来说，粗糙表面促进湿润。可以故意地微加工(化学地、机械地或通过化学-机械技术)表面以包括不同的浸润性特点。具有高浸润性的表面有助于液体展开，这对于形成连续层来说是重要的。相比之下，具有低浸润性的表面会使液体“呈球状”(由于界面张力大体上高于基板表面张力)而形成中断。
如图2A所示，安放芯片，基板20包括具有第一浸润性的第一区域22和具有比第一区域22高的浸润性的第二区域24。在图2A的实施方式中，第一浸润性区域22包括表面突起26，其在芯片10键合到基板20上时作为其自对准特征。尽管图2A示出了区域22中的突起26，但应该理解，根据整体期望的键合配置，突起可以形成在基板/介电载体导电层的其他区域中。
在图2B中，施加压力直到粘合剂到达区域24，粘合材料30由于从芯片10上施加的压力而展开。随着粘合材料30朝着具有较高浸润性的第二区域24展开，如图2C所示，通过粘合剂展开而向下拉引芯片，芯片10由于张力而被向下拉引，移除压力。在图2D中，芯片已经被向下拉到与突起26接触，从而通过张力和突起形成了均匀且预定的键合线，不会发生回弹。
第一区域22和第二区域24均具有不同的浸润性，根据期望的浸润性大小的对比，其可以由于两种不同水平的浸润性的不同材料，或者可以由于两种相同材料的形成不同浸润性的不同表面形态(或者不同材料和不同形态的组合)。区域22和区域24之间的选定的浸润性大小的差异由诸如芯片大小、最终键合线的期望厚度、期望的导热性以及最终设备的工作参数的因素确定。通常，浸润性差异被选定为大约大100％至400％的范围内(对于不同浸润性的表面上的相同粘合材料而言，是较大接触角和较小接触角之间的比例)，具体地为大300％-400％。表面形态变化范围可以在从区域24的粗糙表面和区域22的相对较平滑的表面到微机械表面之间，该微机械表面具有微米级(除了较大了表面突起26之外)的表面结构特征为微杆或微柱的表面。
当为区域22和24选择不同的材料时，示例性的材料组合包括：(22/24:Cu/Cu,Cu/Au,Cu/Ag,Ni/Au,Ni/Ag)。基于用于键合区域的材料选择粘合材料30。常规的粘合材料、区域22和24的组合包括粘合剂：(SnAg,SAC,SnPb),22:Cu，24：(Cu,Au,Ag))。然而，应该理解，只要组合满足上文列出的条件，就可以使用材料的任意组合。
根据本发明，可以形成各种其他配置，尤其是辅助形成可靠和均匀键合线以及为键合到基板的芯片辅助创建自对准特征的额外结构。如图3A-3C所示，各种腔结构和不同浸润性区域的组合可以用于限制粘合材料并创建均匀和可靠的键合线。在图3A中，表示出外周区域具有更佳浸润性的蚀刻腔，在包括突起26的浸润性较小的材料22中限定了腔40。在腔40的侧壁42上形成有浸润性较大的材料24。如图2A-2D的实施方式中所示，芯片10通过张力被向下接引，接触突起26。
在图3B中，表示出具有更佳浸润性表面并且由障碍物围绕的键合区域，浸润性较大的区域24形成在具有突起26的中心腔中,该突起26也由相同的浸润性较大的材料24形成。为了辅助将粘合材料30限制在腔中，浸润性较小的侧壁22用于限制粘合材料30。随着材料流向浸润性较小的侧壁22，接触角增加，并且材料仍然位于腔40内。
在图3C中示出了本发明的一种变体，其中，内部区域具有更佳浸润性表面的蚀刻腔，整个腔(包括突起26)由与表面浸润性大的的材料24相同的材料形成。在该实施方式中，腔和突起的配置允许在芯片10和基板20之间形成均匀的键合线。为达该实施方式的目的，浸润性大的材料24被限定为粘合材料30与材料24形成的接触角小于大约30度的材料。
图4A-4B示出了由于本发明的键合系统而产生的各种模拟机械性能的改善。在图4A中，示出了对于高度为8mil的突起/柱来说，非弹性的蠕变应变降低了38％。在图4B中，对于厚度为250微米的均匀键合线而言，疲劳寿命增加了3倍。
本发明的芯片附着系统在通过导电部分形成芯片10和输入-输出点之间的内部电气路径方面具有进一步的应用，不需要额外的引线。参考图5，输入-输出点50由绝缘焊接掩模60限定。焊接掩模靠近芯片10，而芯片10设置在由浸润性大的材料区域24围绕的突起26上。经由输入-输出点50在基板20上的导电部分之间构建一个或多个电互连。这是由于下述事实：键合的芯片10电接触突起26，从而在芯片和输入-输出点50之间通过形成在基板表面上的导电部分创建电气路径。输入-输出点通常通过焊球连接到其他元件。额外的引线键合的省去大体上降低了整个封装的成本并且还提升了性能、产量和可靠性。
图6A-6E示出了用于本发明的键合系统的腔和突起的形成，包括了可选的对准特征/限位件。在图6A中，腔40通过半蚀刻形成到基板20的金属表面。同时，突起/微柱26被限定在腔中。在图6B中，沉积浸润性大的材料层24。在图6C中，对准特征70以它们部分地悬于腔40的边缘之上的方式键合。在图6D中，键合材料30位于腔40内。在图6E中，芯片10在对准特征70的引导下放置和压缩，并且键合线固化。
图7A-7G示出了各种各样的突起/柱26样式，其可以形成在具有或不具有可选对准限位件70的实施方式中。图7B描述了角样式，图7C描述了矩阵样式，图7D描述了矩阵星号样式，图7E描述了面心样式，图7F描述了星号样式，图7G描述了十字样式。注意到，这些仅仅是可以形成的多种样式中的一些示例；可以基于芯片大小、粘合材料和浸润性材料的考虑以及基于其他制造的考虑选择特定样式。
图8A-8D描述了用于对准特征/限位件70的各种布置。图8B是对准特征70的边缘-中心布置；图8C是对准特征70的对角线布置；图8D是对准特征70的外周布置。
根据本发明，与陶瓷覆铜板工艺兼容的微结构增加键合线可靠性并且维持高的介电击穿电压和高的导热性。可选地，在铜上进行湿润增强表面处理以实现图中描述的新结构。尽管已经结合各种实施方式描述了上述发明，但这些实施方式不是限制性的。本领域常规技术人员将理解众多变体和改进。这些变体和改进被认为包括在随附权利要求的范围内。

Claims (18)

1.一种大功率介电载体，包括介电层和至少一个上导电层，所述上导电层包括：
第一区域，该第一区域的表面具有第一浸润性，
至少部分地围绕所述第一区域的第二区域，该第二区域的表面具有比第一浸润性大的第二浸润性，从而当芯片利用粘合材料键合到所述上导电层时，所述粘合材料由于施加在所述芯片上的向下的力而在所述第一区域中展开，并且随后由于所述第二区域表面较大的所述第二浸润性而产生的湿润力作用于粘合材料上，使得压力移除后，所述粘合材料持续在第二区域中展开，从而使得所述芯片被持续向下拉引，直到到达预定位置；以及
位于所述上导电层上的一个或多个突起，用于设定所述预定位置，当通过所述第二区域表面的所述第二浸润性而产生的作用于所述粘合材料上的张力持续向下拉引芯片时，所述突起控制芯片停止在所述预定位置上，由此当芯片通过粘合材料键合到所述大功率介电载体的上导电层上时，不会出现回弹，并且在芯片和所述大功率介电载体之间形成均匀的键合线。
2.如权利要求1所述的大功率介电载体，其特征在于，所述上导电层还包括：
包含所述第一区域或/和所述第二区域的腔，所述一个或多个突起形成于所述腔中。
3.如权利要求2所述的大功率介电载体，其特征在于，所述第一区域和所述第二区域具有相同的成分，并且第一区域和第二区域的浸润性的差异由第一区域和第二区域中的不同表面形态导致。
4.如权利要求2所述的大功率介电载体，其特征在于，所述上导电层还包括一个或多个具有预定样式的对准结构，对准结构位于腔的外围上以定位芯片。
5.如权利要求2所述的大功率介电载体，其特征在于，所述上导电层被分为多个彼此之间相互分离并且电气隔离的导电部分，其中，所述腔形成在所述多个导电部分的一个中，并且所述上导电层还包括：
绝缘掩模，其覆盖所述多个导电部分的表面并且暴露一个或多个用于互连的I/O点；以及
经由I/O点在所述多个导电部分之间构建的一个或多个电互联，用于形成目标电气元件；
其中，所述键合的芯片与所述突起之间接触并导电，即可通过在导电部分的内部形成与芯片和I/O点之间电耦合的内部电气路径，而不需要额外的引线。
6.如权利要求1所述的大功率介电载体，其特征在于，还包括一个或多个位于上导电层上并且至少部分地围绕第二区域的屏障。
7.如权利要求1所述的大功率介电载体，其特征在于，介电基板包括陶瓷层，并且下导电层位于介电基板的下表面上。
8.一种用于将芯片键合到如权利要求1所述的大功率介电载体的方法，包括：
将粘合材料放置于第一区域中，并且使粘合材料高于所述一个或多个突起；
将芯片放置于粘合材料上，在芯片上施加所述向下的力从而使得粘合材料在所述第一区域中展开，直到到达所述第二区域；
通过所述第二区域表面的高浸润性而产生的作用于所述粘合材料上的张力，向下拉引芯片，直到所述芯片到达一个或多个突起，由此当芯片通过粘合材料键合到所述大功率介电载体的上导电层上时，不会出现回弹，并且在芯片和载体之间形成均匀的键合线。
9.如权利要求8所述的方法，其特征在于，介电基板包括陶瓷层，并且下导电层位于介电基板的下表面上。
10.一种制造如权利要求1所述的大功率介电载体的方法，其特征在于，形成上导电层包括：
蚀刻腔和一个或多个突起；以及
定义第一和第二浸润性区域。
11.如权利要求10所述的方法，其特征在于，还包括将高浸润性材料沉积在腔的一个或多个外周区域处。
12.如权利要求10所述的方法，其特征在于，腔形成在高浸润性材料中，并且在腔的一个或多个外周区域处形成有低浸润性材料。
13.一种用于大功率介电载体和芯片的键合系统，该大功率介电载体包括介电基板和至少一个上导电层，所述上导电层包括：
形成在所述上导电层中的腔；
形成在所述腔中的一个或多个突起；
位于所述腔内的具有高浸润性的材料，该高浸润性的材料将使得腔内的高浸润性材料层和粘合材料之间的接触角小于30度；
放置于所述腔内的粘合材料，用于将芯片键合并定位在所述腔之上并接触所述突起，该粘合材料主要包含在所述腔内并且在芯片键合定位之后在所述芯片与载体之间形成均匀的键合线。
14.如权利要求13所述的键合系统，其特征在于，介电基板包括陶瓷层，并且下导电层位于介电基板的下表面上。
15.如权利要求13所述的键合系统，其特征在于，还包括位于腔附近的对准结构，用于将芯片对齐在预定位置上。
16.如权利要求13所述的键合系统，其特征在于，还包括部分位于导电表面上并且部分位于腔上的对准结构，用于将芯片对齐在预定位置上。
17.如权利要求13所述的键合系统，其特征在于，所述上导电层是高浸润性材料。
18.一种用于将芯片键合到如权利要求1所述的大功率介电载体的方法，包括：
将粘合材料放置于所述第一区域中；
将芯片放置在粘合材料上，在芯片上施加一个向下的力以使粘合材料在第一区域中展开，直到到达所述第二区域；
由于所述第二区域表面的高浸润性而产生的作用于粘合材料上的张力，从而向下拉引芯片，直到到达腔边缘表面，由此当芯片通过粘合材料键合到大功率介电载体的上导电层上后，不出现回弹，并且在芯片和载体之间形成均匀的键合线。
CN201310184570.6A 2013-05-17 2013-05-17 具有准确芯片附着层的大功率介电载体 Active CN103280438B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310184570.6A CN103280438B (zh) 2013-05-17 2013-05-17 具有准确芯片附着层的大功率介电载体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310184570.6A CN103280438B (zh) 2013-05-17 2013-05-17 具有准确芯片附着层的大功率介电载体

Publications (2)

Publication Number Publication Date
CN103280438A CN103280438A (zh) 2013-09-04
CN103280438B true CN103280438B (zh) 2016-04-06

Family

ID=49062924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310184570.6A Active CN103280438B (zh) 2013-05-17 2013-05-17 具有准确芯片附着层的大功率介电载体

Country Status (1)

Country Link
CN (1) CN103280438B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500716A (zh) * 2013-10-08 2014-01-08 华进半导体封装先导技术研发中心有限公司 一种芯片键合对准方法
CN111250185B (zh) * 2020-02-21 2022-11-04 京东方科技集团股份有限公司 微流控芯片的制备方法及制备装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6446940A (en) * 1987-08-17 1989-02-21 Fujitsu Ltd Semiconductor package
JP2001298033A (ja) * 2000-04-12 2001-10-26 Hitachi Ltd 半導体装置
JP4702196B2 (ja) * 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
JP2010245161A (ja) * 2009-04-02 2010-10-28 Denso Corp 電子装置およびその製造方法

Also Published As

Publication number Publication date
CN103280438A (zh) 2013-09-04

Similar Documents

Publication Publication Date Title
US6239496B1 (en) Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
KR102126586B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI502654B (zh) 半導體裝置及包括研磨步驟之半導體裝置的製造方法
TWI437647B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體
US8835228B2 (en) Substrate-less stackable package with wire-bond interconnect
CN102034718B (zh) 半导体器件和在tsv转接板中形成开口腔以在wlcsmp中容纳半导体裸片的方法
CN102237281B (zh) 半导体器件及其制造方法
TWI528437B (zh) 半導體裝置及形成犧牲保護層以於單一化過程中保護半導體晶粒邊緣之方法
CN203312276U (zh) 控制半导体封装中的翘曲的半导体器件
CN104051377A (zh) 功率覆盖结构及其制作方法
TW201044499A (en) Semiconductor die and method of forming through organic vias having varying width in peripheral region of the die
TW200924237A (en) Substrate removal during LED formation
JP2009514237A (ja) 金属立方形半導体デバイスおよび方法
US9029199B2 (en) Method for manufacturing semiconductor device
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
CN103280438B (zh) 具有准确芯片附着层的大功率介电载体
US9196602B2 (en) High power dielectric carrier with accurate die attach layer
KR20100080352A (ko) 금속 범프를 가진 반도체 패키지 기판
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
JP4950012B2 (ja) シリコンスルーホールを有する半導体チップ装置及びその製造方法
CN109065515B (zh) 高导电低阻值的芯片封装结构及其制备方法
JP5995579B2 (ja) 半導体発光装置及びその製造方法
TWI472272B (zh) 以感光材料形成介電層半導體結構及其製造方法
JP2013254984A (ja) 半導体装置
KR100919080B1 (ko) 반도체 디바이스 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant