JP5402050B2

JP5402050B2 - 電動パワーステアリング装置

Info

Publication number: JP5402050B2
Application number: JP2009030275A
Authority: JP
Inventors: 淑樹二宮; 裕司秋山
Original assignee: NSK Ltd
Current assignee: NSK Ltd
Priority date: 2009-02-12
Filing date: 2009-02-12
Publication date: 2014-01-29
Anticipated expiration: 2029-02-12
Also published as: JP2010184608A

Description

本発明は、電動パワーステアリング装置に関するものであり、特に、電動パワーステアリング装置における駆動制御に必要なデータを記憶しメモリに異常が発生した場合においても操舵補助処理を継続することが可能な電動パワーステアリング装置に関する。

乗用車やトラック等の車両の操舵力を軽減するため、操舵補助モータによって操舵を補助する、いわゆる電動パワーステアリング（ＥＰＳ：Electric Power Steering）装置がある。ＥＰＳ装置では、操舵補助モータの駆動力を、減速機を介してギヤまたはベルト等の伝送機構により、ステアリングシャフトまたはラック軸に補助力を付与（アシスト制御）するようになっている。

ＥＰＳ装置においては、駆動制御において必要となるデータや、駆動制御において発生するデータなどの種々のデータを必要に応じてＥＰＳ装置に備えたＲＡＭ（Random Access Memory）に記憶し、これらのデータを用いて駆動制御を実施している。従来、ＥＰＳ装置では、ＲＡＭに異常が発生した場合には、アシスト制御を停止して危険を回避する方策が採られている。しかしながら、急コーナーなどを走行中にＲＡＭの異常によりアシスト制御を停止した場合には、急激なハンドル戻りが生じ、危険な状態に陥る可能性がある。

機器の制御において、メモリの故障に対応する技術として、例えばプロセスコントローラに備える制御用メモリの制御データの診断処理手段によって、制御データのエラーチェックを実行し、エラーが検出された場合には、制御データを記憶するトラッキング用メモリのデータを使用して、制御用メモリの制御データを書き換えて修復し、制御処理を継続する技術が提案されている（たとえば、特許文献１参照）。

特開２００６−３９２９号公報

しかしながら、上記従来の技術によれば、制御用メモリにおいて制御データを記憶する領域が壊れるなどハード的な異常が発生した場合にはデータを修復して制御処理を継続することはできない、という問題がある。また、制御データを書き換えて修復するために時間を要するため、上記の技術をアシスト制御に用いた場合には車両の走行中においてアシスト制御が途切れて急激なハンドル戻りが生じる可能性がある。

本発明は、上記に鑑みてなされたものであって、駆動制御に使用するデータを記憶した記憶手段に異常が発生した場合においても、正常な駆動制御の継続が可能な信頼性の高い電動パワーステアリング装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる電動パワーステアリング装置は、車両のステアリング系に発生する操舵トルクに基づいて演算した操舵補助指令に基づき操舵補助用の電動モータを駆動制御することにより、前記車両の操舵を補助する電動パワーステアリング装置において、前記操舵制御において発生する同一のデータが所定の周期に略同一のタイミングで記憶される運用系および予備系のデータ記憶領域を有する記憶手段と、前記データ記憶領域が正常であるか異常であるかを個別に診断する診断手段と、前記データ記憶領域にアクセスして前記データを取得し、取得した前記データを用いて前記操舵制御を行う制御手段と、を備え、前記制御手段は、前記診断手段により前記運用系のデータ記憶領域および前記予備系のデータ記憶領域が正常であると診断された場合には前記データを前記運用系のデータ記憶領域および前記予備系のデータ記憶領域に記憶させ、前記診断手段により前記運用系のデータ記憶領域が正常であると診断された場合には前記運用系のデータ記憶領域にアクセスして前記データを取得し、前記診断手段により前記運用系のデータ記憶領域が異常であると診断された場合には、アクセスする前記データ記憶領域を前記運用系のデータ記憶領域から前記予備系のデータ記憶領域に切り替え、前記予備系のデータ記憶領域から前記データを取得すること、を特徴とする。

また、本発明の好ましい態様によれば、前記診断手段は、前記運用系のデータ記憶領域が異常であると診断した場合は、さらに前記予備系のデータ記憶領域が正常であるか異常であるかを診断し、前記制御手段は、前記診断手段により前記運用系のデータ記憶領域が異常であると診断され、且つ前記予備系のデータ記憶領域が正常であると診断された場合に前記予備系のデータ記憶領域から前記データを取得すること、が望ましい。

また、本発明にかかる電動パワーステアリング装置は、車両のステアリング系に発生する操舵トルクに基づいて演算した操舵補助指令に基づき操舵補助用の電動モータを駆動制御することにより、前記車両の操舵を補助する電動パワーステアリング装置において、前記操舵制御において発生する同一のデータが所定の周期に略同一のタイミングで記憶される運用系および予備系のデータ記憶領域をそれぞれ有する運用系および予備系のバンクを備える記憶手段と、前記電動パワーステアリング装置の起動時に前記バンクが正常であるか異常であるかを個別に診断し、さらに正常であると判断した前記バンクの前記データ記憶領域が正常であるか異常であるかを個別に診断する診断手段と、前記診断手段により前記運用系のデータ記憶領域および前記予備系のデータ記憶領域が正常であると診断された場合には前記データを前記運用系のデータ記憶領域および前記予備系のデータ記憶領域に記憶させ、前記診断手段により前記運用系のデータ記憶領域が正常であると診断された場合には前記運用系のデータ記憶領域にアクセスして前記データを取得し、前記診断手段により前記運用系のデータ記憶領域が異常であると診断された場合には、アクセスする前記データ記憶領域を前記運用系のデータ記憶領域から前記予備系のデータ記憶領域に切り替え、前記予備系のデータ記憶領域から前記データを取得し、取得した前記データを用いて前記操舵制御を行う制御手段と、を備え、前記制御手段は、前記運用系のバンクが正常であると診断された場合には前記運用系のバンクの前記運用系または予備系の前記データ記憶領域にアクセスして前記データを取得し、前記診断手段により前記運用系のバンクが異常であると診断された場合にはアクセスする前記バンクを前記運用系のバンクから前記予備系のバンクに切り替えて前記予備系のバンクの前記運用系または予備系の前記データ記憶領域にアクセスして前記データを取得すること、を特徴とする。

また、本発明にかかる電動パワーステアリング装置は、車両のステアリング系に発生する操舵トルクに基づいて演算した操舵補助指令に基づき操舵補助用の電動モータを駆動制御することにより、前記車両の操舵を補助する電動パワーステアリング装置において、前記操舵制御において発生する同一のデータが所定の周期に略同一のタイミングで記憶されるデータ記憶領域を設定可能な運用系および予備系のバンクを備える記憶手段と、前記電動パワーステアリング装置の起動時に前記運用系および予備系のバンクが正常であるか異常であるかを診断し、また前記データ記憶領域が正常であるか異常であるかを診断する診断手段と、前記診断手段により前記運用系および予備系のバンクがともに正常であると診断された場合に、前記記憶手段に前記運用系および予備系の双方のバンクの容量を用いて運用系および予備系の前記データ記憶領域を設定し、設定した前記運用系のデータ記憶領域および設定した前記予備系のデータ記憶領域が前記診断手段により正常であると診断された場合には前記データを前記運用系のデータ記憶領域および前記予備系のデータ記憶領域に記憶させ、設定した前記運用系のデータ記憶領域が前記診断手段により正常であると診断された場合には前記運用系のデータ記憶領域にアクセスして前記データを取得し、設定した前記運用系のデータ記憶領域が前記診断手段により異常であると診断された場合には、アクセスする前記データ記憶領域を前記運用系のデータ記憶領域から前記予備系のデータ記憶領域に切り替えて前記予備系のデータ記憶領域から前記データを取得し、取得した前記データを用いて前記操舵制御を行う制御手段と、備えることを特徴とする。

この発明によれば、操舵制御に使用する同一のデータが略同一のタイミングで運用系のデータ記憶領域と予備系のデータ記憶領域とに記憶され、運用系のデータ記憶領域に異常が発生した場合においても、制御手段がアクセスするデータ記憶領域を運用系のデータ記憶領域から予備系のデータ記憶領域に切り替えて予備系のデータ記憶領域からデータを取得することができるため、正常な操舵制御の継続が可能であり、信頼性の高いＥＰＳ装置を提供することができる、という効果を奏する。

図１は、本発明の実施例１にかかる電動パワーステアリング（ＥＰＳ）装置の構成を示す図である。図２は、本発明の実施例１にかかる電動パワーステアリング（ＥＰＳ）装置のコントロールユニットのハードウェア構成を示す図である。図３は、本発明の実施例１にかかる電動パワーステアリング（ＥＰＳ）装置のＲＡＭにおけるデータ記憶領域の構成および、ＲＡＭ（１）正常時にＣＰＵがアクセスするＲＡＭのポインタ（アドレスオフセット）を説明する図である。図４は、本発明の実施例１にかかる電動パワーステアリング（ＥＰＳ）装置のＲＡＭにおけるデータ記憶領域の構成および、ＲＡＭ（１）異常時にＣＰＵがアクセスするＲＡＭのポインタ（アドレスオフセット）を説明する図である。図５は、本発明の実施例１にかかる電動パワーステアリング（ＥＰＳ）装置におけるアシスト制御処理を説明するためのフローチャートである。図６は、本発明の実施例２にかかる電動パワーステアリング（ＥＰＳ）装置のＲＡＭの構成、およびバンク（１）正常時にＣＰＵがアクセスするＲＡＭのポインタ（アドレスオフセット）を説明する図である。図７は、本発明の実施例２にかかる電動パワーステアリング（ＥＰＳ）装置のＲＡＭの構成、およびバンク（１）異常時にＣＰＵがアクセスするＲＡＭのポインタ（アドレスオフセット）を説明する図である。図８は、本発明の実施例２にかかる電動パワーステアリング（ＥＰＳ）装置においてバンク（１）Ｂ１正常時にＣＰＵがアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）を説明する図である。図９は、本発明の実施例２にかかる電動パワーステアリング（ＥＰＳ）装置におけるアシスト制御処理を説明するためのフローチャートである。図１０は、本発明の実施例３にかかる電動パワーステアリング（ＥＰＳ）装置におけるアシスト制御処理を説明するためのフローチャートである。図１１は、本発明の実施例３にかかる電動パワーステアリング（ＥＰＳ）装置においてバンク（１）およびバンク（２）の正常時にＣＰＵがアクセスするＲＡＭのポインタ（アドレスオフセット）を説明する図である。

以下に、本発明にかかる電動パワーステアリング装置の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。

図１は、本発明の実施例１にかかる電動パワーステアリング（ＥＰＳ）装置１００の構成を示す図である。図１において、操向ハンドル１のコラム軸２は減速ギア３、ユニバーサルジョイント４ａおよび４ｂ、ピニオンラック機構５を経て操向車輪のタイロッド６に連結されている。コラム軸２には、操向ハンドル１の操舵トルクＴを検出するトルクセンサ１０が設けられており、操向ハンドル１の操舵力を補助する操舵補助モータ２０が、減速ギア３を介してコラム軸２に連結されている。ここで、操舵補助モータ２０は、例えば、ブラシレスモータやブラシモータである。電動パワーステアリング装置を制御するエレクトロニックコントロールユニット（ＥＣＵ）３０（以下、コントロールユニット３０と呼ぶ）には、バッテリ１４から内蔵の電源リレー１３を経て電力が供給され、イグニションキー１１からイグニション信号が供給される。また、コントロールユニット３０は、トルクセンサ１０で検出された操舵トルクＴと車速センサ１２で検出された車両速度（車速）Ｖとに基づいて、操舵補助モータ２０の電流指令値を演算し、操舵補助モータ２０の電流検出値と電流指令値とに基づいて、操舵補助モータ２０の電流検出値が電流指令値に追従するように操舵補助モータ２０を駆動制御する。

図２は、図１のコントロールユニット３０のハードウェア構成を示す図である。コントロールユニット３０は、図２に示すように、電源リレー１３と、ＭＣＵ（マイクロコントロールユニット）１１０と、モータ駆動回路１０８と、電流検出回路１２０と、位置検出回路１３０等を備えている。

ＭＣＵ１１０は、ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３、ＥＥＰＲＯＭ（不揮発性メモリ）１０４、インターフェース（Ｉ／Ｆ）１０５、Ａ／Ｄ変換器１０６、ＰＷＭコントローラ１０７などを備え、これらがバス接続されている。ＣＰＵ１０１は、ＲＯＭ１０２に格納された各種プログラムを実行して電動パワーステアリング装置を制御する。

ＲＯＭ１０２は操舵補助モータ２０の制御プログラムおよびフェールセーフ機能のプログラムを記憶するためのメモリとして使用され、ＲＡＭ１０３は当該プログラムを動作させるためのワークメモリとして使用される。また、ＲＡＭ１０３には、電動パワーステアリング装置の駆動制御（以下、アシスト制御と呼ぶ）において必要となるデータや、アシスト制御において発生するデータなどのデータ類が必要に応じて記憶される。

ＥＥＰＲＯＭ１０４は、電源遮断後においても記憶内容を保持可能な不揮発性メモリであり、ＣＰＵ１０１が、電動パワーステアリング装置の制御で使用する制御データや電動パワーステアリング装置に発生した故障の故障記録データ、故障診断結果等が格納される。なお、ここでは、不揮発性メモリとして、ＥＥＰＲＯＭを使用することとしたが、本発明はこれに限られるものではなく、ＦＬＡＳＨ−ＲＯＭ、ＳＤＲＡＭ等の他の不揮発性メモリを使用することにしてもよい。

Ａ／Ｄ変換器１０６は、トルクセンサ１０からの操舵トルクＴ、電流検出回路１２０からの操舵補助モータ２０の電流検出値Ｉｍ、および位置検出回路１３０からのモータ回転角信号θ等を入力し、デジタル信号に変換する。インターフェース１０５は、ＣＡＮなどの車載ネットワークに接続されており、車速センサ１２からの車速信号Ｖ（車速パルス）が入力されるとともに、警報ランプ６０に対し故障を表示する信号を送る。

ＰＷＭコントローラ１０７は操舵補助モータ２０の電流指令値に基づきＵＶＷ各相のＰＷＭ制御信号を出力する。モータ駆動回路１０８は、インバータ回路などにより構成され、ＰＷＭコントローラ１０７から出力された信号に基づき操舵補助モータ２０を駆動する。電流検出回路１２０は操舵補助モータ２０の電流値を検出し、電流検出値ＩｍをＡ／Ｄ変換器１０６に出力する。位置検出回路１３０は、レゾルバなどの位置センサ２５からの出力信号をモータ回転角信号θとして、Ａ／Ｄ変換器１０６に出力する。

図３に示すように、ＲＡＭ１０３には第１のデータ記憶領域２０１−１（以下、ＲＡＭ（１）２０１−１と呼ぶ）と第２のデータ記憶領域２０１−２（以下、ＲＡＭ（２）２０１−２と呼ぶ）との２つのデータ記憶領域を有する。ＲＡＭ（１）２０１−１とＲＡＭ（２）２０１−２とのメモリ容量は、略同じ容量とされる。なお、ＲＡＭ１０３は、ＣＰＵ１０１がプログラムを動作させる際にワークメモリとして使用されるワーク領域を有するが、本発明とは直接関係がないため、ここでは説明は省略する。図３は、ＲＡＭ１０３においてデータを記憶する領域であるデータ記憶領域２０１の構成および、ＲＡＭ（１）２０１−１の正常時にＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）を説明する図である。

ＲＡＭ（１）２０１−１およびＲＡＭ（２）２０１−２には、ＥＰＳ装置１００の起動時に、ＥＥＰＲＯＭ１０４に記憶されたデータのうちアシスト制御用のプログラムの実行に必要な所定の同一データがＣＰＵ１０１により略同一のタイミングで記憶される。また、ＥＰＳ装置１００の起動後は、ＲＡＭ（１）２０１−１およびＲＡＭ（２）２０１−２には、アシスト制御において発生する所定の項目の実データが、常時、所定の周期でＣＰＵ１０１により記憶される。すなわち、ＲＡＭ（１）２０１−１およびＲＡＭ（２）２０１−２には、同一実データが略同一のタイミングで記憶される。このように本実施例にかかるＥＰＳ装置１００においては、データ記憶領域２０１が２重化されており、ＲＡＭ（１）２０１−１およびＲＡＭ（２）２０１−２には、常に同じデータが記憶される。

ＣＰＵ１０１は、ＲＯＭ１０２に格納された各種のアシスト制御プログラム（操舵補助モータ２０の制御プログラムおよびフェールセーフ機能のプログラム）を実行する際に、該プログラムに従って必要に応じてＲＡＭ１０３にアクセスし、ＲＡＭ１０３に記憶されたデータを用いて、アシスト制御を行う。

通常、ＲＯＭ１０２に格納されたアシスト制御プログラムにおいては、データ記憶領域２０１として該アシスト制御プログラムに従ってＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）が、図３に示すようにＲＡＭ（１）２０１−１に設定されている。すなわち、通常は、ＲＡＭ（１）２０１−１が運用系のデータ記憶領域２０１とされている。また、ＲＡＭ（２）２０１−２が予備系のデータ記憶領域２０１とされている。

また、ＲＯＭ１０２に格納されたアシスト制御プログラムにおいては、ＲＡＭ（１）２０１−１に異常が認められ故障であると判断された場合には、図４に示すように該アシスト制御プログラムに従ってＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）をＲＡＭ（１）２０１−１からＲＡＭ（２）２０１−２に切り換えるように設定されている。図４は、ＲＡＭ１０３においてデータを記憶する領域であるデータ記憶領域２０１の構成、およびＲＡＭ（１）２０１−１異常時にＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）を説明する図である。

また、ＣＰＵ１０１は、常時ＲＡＭ１０３の診断を実施し、ＲＡＭ１０３が正常であるか否かを判断する。そして、ＲＡＭ（１）２０１−１が正常である場合（正常時）には、ＣＰＵ１０１はアシスト制御プログラムの実行時にＲＡＭ（１）２０１−１にアクセスし、所望のデータを取得してアシスト制御を行う。

一方、ＲＡＭ（１）２０１−１に異常が発生した場合（異常時）には、ＣＰＵ１０１はアシスト制御プログラムに従ってアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）をＲＡＭ（２）２０１−２に切り換える。そして、その後、ＣＰＵ１０１はＲＡＭ（２）２０１−２にアクセスし、所望のデータを直接取得してアシスト制御を行う。

このように、本実施例にかかるＥＰＳ装置１００においては、ＲＡＭ（１）２０１−１とＲＡＭ（２）２０１−２とを備えることでデータ記憶領域２０１が２重化されており、必要に応じてＣＰＵ１０１のアクセス先を切り換え可能とされている。そして、ＲＡＭ（１）２０１−１が正常である場合（正常時）には、ＣＰＵ１０１はＲＡＭ（１）２０１−１にアクセスして所望のデータを取得してアシスト制御を行う。

そして、ＲＡＭ（１）２０１−１に異常が発生した場合（異常時）には、ＣＰＵ１０１はデータ記憶領域２０１におけるアクセス先をＲＡＭ（１）２０１−１からＲＡＭ（２）２０１−２に瞬時に切り換え、ＲＡＭ（２）２０１−２に記憶されているデータをデータＲＡＭ（２）２０１−２から直接取得し、該データを用いてアシスト制御を継続することが可能である。

例えば、従来技術である上記の特許文献１の方法では、制御用メモリにおいて制御データを記憶する領域が壊れるなどハード的な異常が発生した場合にはデータを修復することはできないため、制御を継続することができない、という問題がある。

しかしながら、本実施例にかかるＥＰＳ装置１００においては、ＣＰＵ１０１のアクセス先、すなわち実データの取得先をＲＡＭ（１）２０１−１からＲＡＭ（２）２０１−２に瞬時に切り換えるため、ＲＡＭ（１）２０１−１の異常の種別によらず、ＲＡＭ（２）２０１−２から実データを直接取得してアシスト制御を停止することなくそのまま継続することが可能である。

また、上記の特許文献１の方法では、制御データを書き換えて修復するために時間を要し、また、制御データが修復不可能であると判断して制御を停止するまでにも時間を要するため、制御が途切れる可能性がある。しかしながら、本実施例にかかるＥＰＳ装置１００においては、ＲＡＭ（１）２０１−１の異常時には、実データの取得先をＲＡＭ（１）２０１−１からＲＡＭ（２）２０１−２に切り換えるだけでよく、データを書き換えて修復する等の時間が不要である。したがって、ＲＡＭ（１）２０１−１に異常が発生した場合には、即座に異常部であるＲＡＭ（１）２０１−１を制御系から切り離し、正常なＲＡＭ（２）２０１−２を使用するため、アシスト制御が途切れることがなく、信頼性の高いシステムが構成されている。

つぎに、本実施例にかかるＥＰＳ装置１００におけるアシスト制御処理について、図５を参照して説明する。図５は、実施例１にかかるＥＰＳ装置１００におけるアシスト制御処理を説明するためのフローチャートである。

まず、車のイグニッションがＯＮにされてＥＰＳ装置１００が起動されると、ＣＰＵ１０１はＲＯＭ１０２のプログラムに従ってＲＡＭ１０３にアクセスし、ＲＡＭ（１）２０１−１の異常フラグがＯＮに設定されているか否かを判断する（ステップＳ１１０）。ＲＡＭ（１）２０１−１の異常フラグがＯＮに設定されていない場合は（ステップＳ１１０否定）、ＣＰＵ１０１はＲＯＭ１０２のプログラムに従ってＲＡＭ（１）２０１−１の診断を実施し（ステップＳ１２０）、ＲＡＭ（１）２０１−１に異常が発生しているか否かを判断する（ステップＳ１３０）。

ここで、ＲＡＭ（１）２０１−１に異常が発生していない場合は（ステップＳ１３０否定）、ＣＰＵ１０１はＲＯＭ１０２のプログラムに従って、ＥＥＰＲＯＭ１０４に記憶されたデータのうちアシスト制御用のプログラムの実行に必要な所定のデータをＲＡＭ（１）２０１−１およびＲＡＭ（２）２０１−２に記憶し、その後、必要に応じてＲＡＭ（１）２０１−１にアクセスして所望のデータを取得してアシスト制御処理を開始する。（ステップＳ１４０）。また、ＣＰＵ１０１は、アシスト制御処理において発生する実データのうち所定のデータを必要に応じてＲＡＭ（１）２０１−１およびＲＡＭ（２）２０１−２に記憶する（ステップＳ１５０）。このとき、ＲＡＭ（１）２０１−１およびＲＡＭ（２）２０１−２には、アシスト制御処理において発生する所定の項目の実データが、常時、所定の周期でＣＰＵ１０１により略同一のタイミングで記憶される。

そして、ＣＰＵ１０１は、必要に応じてＲＡＭ（１）２０１−１にアクセスし、これらのデータを取得してアシスト制御処理を継続する。その後はステップＳ１２０に戻り、ＣＰＵ１０１は所定の周期で常時、ＲＡＭ（１）２０１−１の診断を繰り返しながらアシスト制御処理を継続する。

ステップＳ１３０に戻って、ＲＡＭ（１）２０１−１に異常が発生している場合は（ステップＳ１３０肯定）、ＣＰＵ１０１はＲＡＭ（１）２０１−１の異常フラグをＯＮに設定する（ステップＳ１６０）。そして、ＣＰＵ１０１はＲＯＭ１０２のプログラムに従ってＲＡＭ（２）２０１−２の診断を実施し（ステップＳ１７０）、ＲＡＭ（２）２０１−２に異常が発生しているか否かを判断する（ステップＳ１８０）。

また、ステップＳ１１０に戻って、ＲＡＭ（１）２０１−１の異常フラグがＯＮに設定されている場合は（ステップＳ１１０肯定）、ＣＰＵ１０１はＲＯＭ１０２のプログラムに従ってＲＡＭ（２）２０１−２の診断を実施し（ステップＳ１７０）、ＲＡＭ（２）２０１−２に異常が発生しているか否かを判断する（ステップＳ１８０）。

ここで、ＲＡＭ（２）２０１−２に異常が発生していない場合は（ステップＳ１８０否定）、ＣＰＵ１０１はＲＯＭ１０２のアシスト制御プログラムに従って、自ＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）をＲＡＭ（１）２０１−１からＲＡＭ（２）２０１−２に瞬時に切り換え、自ＣＰＵ１０１がアクセスしてデータを取得するＲＡＭ１０３の領域を切り替える（ステップＳ１９０）。

そして、ＣＰＵ１０１は、必要に応じてデータＲＡＭ（２）２０１−２にアクセスし、所望の実データを直接データＲＡＭ（２）２０１−２から取得してアシスト制御処理を継続する（ステップＳ２００）。その後はステップＳ１７０に戻り、ＣＰＵ１０１は所定の周期で常時、ＲＡＭ（２）２０１−２の診断を繰り返しながらアシスト制御処理を継続する。

ステップＳ１８０に戻って、ＲＡＭ（２）２０１−２に異常が発生している場合は（ステップＳ１８０肯定）、ＣＰＵ１０１はＲＡＭ（２）２０１−２の故障フラグをＯＮに設定するとともに（ステップＳ２１０）、アシスト制御処理を停止する（ステップＳ２２０）。

上述したように、実施例１にかかるＥＰＳ装置１００においては、ＲＡＭ（１）２０１−１とＲＡＭ（２）２０１−２とを備えることでデータ記憶領域２０１が２重化されており、必要に応じてＣＰＵ１０１のアクセス先を切り換え可能とされている。これにより、ＲＡＭ（１）２０１−１に異常が発生した場合においても、ＣＰＵ１０１のアクセス先を瞬時に切り換えて必要なデータをＲＡＭ１０３から取得することが可能であり、アシスト制御を継続することが可能である。したがって、ＲＡＭ（１）２０１−１に異常が発生した場合においてもアシスト制御が途切れることがなく、安全性および信頼性の高いＥＰＳ装置１００が実現されている。なお、ＲＡＭ（２）２０１−２は、ＲＡＭ（１）２０１−１と同様に、常に異常診断していてもよい。

実施例２では、ＲＡＭ（１）２０１−１とＲＡＭ（２）２０１−２とをＲＡＭ１０３の管理単位であるバンク別に設ける場合について説明する。実施例２にかかるＲＡＭ１０３は、図６に示すようにバンク（１）Ｂ１とバンク（２）Ｂ２とを有して構成されている。図６は、実施例２にかかるＥＰＳ装置１００のＲＡＭ１０３の構成、およびバンク（１）Ｂ１正常時にＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）を説明する図である。なお、実施例２にかかるＥＰＳ装置１００のＲＡＭ１０３以外の構成は実施例１にかかるＥＰＳ装置１００と同じであるため、図１および図２を参照することとして詳細な説明は省略する。

通常、ＲＯＭ１０２に格納されたアシスト制御プログラムにおいては、ＲＡＭ１０３においてデータを記憶する領域であるデータ記憶領域２０１として該アシスト制御プログラムに従ってＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）が、図６に示すようにバンク（１）Ｂ１に設定されている。また、ＲＯＭ１０２に格納されたアシスト制御プログラムにおいては、バンク（１）Ｂ１に異常が認められ故障であると判断された場合には、図７に示すように該アシスト制御プログラムに従ってＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）をバンク（１）Ｂ１からバンク（２）Ｂ２に切り換えるように設定されている。図７は、実施例２にかかるＥＰＳ装置１００のＲＡＭ１０３の構成、およびバンク（１）Ｂ１異常時にＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）を説明する図である。

そして、図８に示すように、バンク（１）Ｂ１内にはデータを記憶する領域であるデータ記憶領域２０１としてＲＡＭ（１）２０１−１（Ｂ１）とＲＡＭ（２）２０１−２（Ｂ１）とが確保されている。また、バンク（２）Ｂ２内にはデータを記憶する領域であるデータ記憶領域２０１としてＲＡＭ（１）２０１−１（Ｂ２）とＲＡＭ（２）２０１−２（Ｂ２）とが確保されている。図８は、実施例２にかかるＥＰＳ装置１００においてバンク（１）Ｂ１正常時にＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）を説明する図である。

ＣＰＵ１０１は、ＥＰＳ装置１００の起動時に、バンクＢ毎にＲＡＭ１０３の診断を実施し、ＲＡＭ１０３が正常であるか否かを判断する。そして、バンク（１）Ｂ１が正常である場合（正常時）には、バンク（１）Ｂ１内に確保されているＲＡＭ（１）２０１−１（Ｂ１）とＲＡＭ（２）２０１−２（Ｂ１）とをデータ記憶領域２０１として使用する。そしてＣＰＵ１０１は、アシスト制御プログラムの実行時にバンクＢ１内に確保されているＲＡＭ（１）２０１−１（Ｂ１）またはＲＡＭ（２）２０１−２（Ｂ１）にアクセスし、所望の実データを取得してアシスト制御処理を行う。なお、ＲＡＭ（１）２０１−１（Ｂ１）とＲＡＭ（２）２０１−２（Ｂ１）の機能等は、それぞれ実施例１のＲＡＭ（１）２０１−１とＲＡＭ（２）２０１−２と同様であるため、詳細な説明は省略する。

また、ＣＰＵ１０１は、バンク（１）Ｂ１が異常である場合（異常時）には、バンク（２）Ｂ２内に確保されているＲＡＭ（１）２０１−１（Ｂ２）とＲＡＭ（２）２０１−２（Ｂ２）とをデータ記憶領域２０１として使用する。そしてＣＰＵ１０１は、アシスト制御プログラムの実行時にバンクＢ２内に確保されているＲＡＭ（１）２０１−１（Ｂ２）またはＲＡＭ（２）２０１−２（Ｂ２）にアクセスし、所望の実データを取得してアシスト制御処理を行う。なお、ＲＡＭ（１）２０１−１（Ｂ２）とＲＡＭ（２）２０１−２（Ｂ２）の機能等は、それぞれ実施例１のＲＡＭ（１）２０１−１とＲＡＭ（２）２０１−２と同様であるため、詳細な説明は省略する。

つぎに、本実施例にかかるＥＰＳ装置１００におけるアシスト制御処理について、図９を参照して説明する。図９は、実施例２にかかるＥＰＳ装置１００におけるアシスト制御処理を説明するためのフローチャートである。

まず、車のイグニッションがＯＮにされてＥＰＳ装置１００が起動されると、ＣＰＵ１０１はＲＯＭ１０２のプログラムに従ってＲＡＭ１０３にアクセスし、バンク（１）Ｂ１の異常フラグがＯＮに設定されているか否かを判断する（ステップＳ３１０）。バンク（１）Ｂ１の異常フラグがＯＮに設定されていない場合は（ステップＳ３１０否定）、ＣＰＵ１０１はＲＯＭ１０２のプログラムに従ってバンク（１）Ｂ１の診断を実施し（ステップＳ３２０）、バンク（１）Ｂ１に異常が発生しているか否かを判断する（ステップＳ３３０）。

ここで、バンク（１）Ｂ１に異常が発生していない場合は（ステップＳ３３０否定）、ＣＰＵ１０１はＲＯＭ１０２のプログラムに従って、自ＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）をバンク（１）Ｂ１のＲＡＭ（１）２０１−１（Ｂ１）に設定する（ステップＳ３９０）。そして、実施例１において図５を用いて説明したフロー（ステップＳ１１０〜ステップＳ２２０）に従って、アシスト制御処理を実施する。

ステップＳ３３０に戻って、バンク（１）Ｂ１に異常が発生している場合は（ステップＳ３３０肯定）、ＣＰＵ１０１はバンク（１）Ｂ１の異常フラグをＯＮに設定する（ステップＳ３４０）。そして、ＣＰＵ１０１はＲＯＭ１０２のプログラムに従ってバンク（２）Ｂ２の診断を実施し（ステップＳ３５０）、バンク（２）Ｂ２に異常が発生しているか否かを判断する（ステップＳ３６０）。

また、ステップＳ３１０に戻って、バンク（１）Ｂ１の異常フラグがＯＮに設定されている場合は（ステップＳ３１０肯定）、ＣＰＵ１０１はＲＯＭ１０２のプログラムに従ってバンク（２）Ｂ２の診断を実施し（ステップＳ３５０）、バンク（２）Ｂ２に異常が発生しているか否かを判断する（ステップＳ３６０）。

ここで、バンク（２）Ｂ２に異常が発生していない場合は（ステップＳ３６０否定）、ＣＰＵ１０１はＲＯＭ１０２のプログラムに従って、自ＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）をバンク（２）Ｂ２のＲＡＭ（１）２０１−１（Ｂ２）に設定する（ステップＳ４００）。そして、実施例１において図５を用いて説明したフロー（ステップＳ１１０〜ステップＳ２２０）に従って、アシスト制御処理を実施する。

ステップＳ３６０に戻って、バンク（２）Ｂ２に異常が発生している場合は（ステップＳ３６０肯定）、ＣＰＵ１０１はバンク（２）Ｂ２の故障フラグをＯＮに設定するとともに（ステップＳ３７０）、アシスト制御処理を停止する（ステップＳ３８０）。

上述したように、実施例２にかかるＥＰＳ装置１００においては、データ記憶領域２０１としてバンク（１）Ｂ１内にＲＡＭ（１）２０１−１（Ｂ１）とＲＡＭ（２）２０１−２（Ｂ１）とが確保されている。また、データ記憶領域２０１としてバンク（２）Ｂ２内にはＲＡＭ（１）２０１−１（Ｂ２）とＲＡＭ（２）２０１−２（Ｂ２）とが確保されている。これにより、実施例１の場合と同様にデータ記憶領域２０１が２重化されており、必要に応じてＣＰＵ１０１のアクセス先を切り換え可能とされ、一方のデータ記憶領域２０１（ＲＡＭ（１）２０１−１（Ｂ１）またはＲＡＭ（１）２０１−１（Ｂ２））に異常が発生した場合においても、他方のデータ記憶領域２０１（ＲＡＭ（２）２０１−２（Ｂ１）またはＲＡＭ（２）２０１−２（Ｂ２））にＣＰＵ１０１のアクセス先を瞬時に切り換えて必要なデータをＲＡＭ１０３から取得することが可能であり、アシスト制御を継続することが可能である。したがって、一方のデータ記憶領域２０１（ＲＡＭ（１）２０１−１（Ｂ１）またはＲＡＭ（１）２０１−１（Ｂ２））に異常が発生した場合においてもアシスト制御が途切れることがなく、安全性および信頼性の高いＥＰＳ装置１００が実現されている。

また、実施例２にかかるＥＰＳ装置１００においては、ＲＡＭ１０３をバンク（１）Ｂ１とバンク（２）Ｂ２とのバンク別に管理し、それぞれに２重化したデータ記憶領域２０１を備えることで、必要に応じてＣＰＵ１０１のアクセス先となるバンクを切り換え可能とされている。これにより、ＥＰＳ装置１００の起動時における各バンク全体の安全性を確認した上でアシスト制御処理を開始することができ、より安全性および信頼性の高いＥＰＳ装置１００が実現されている。

実施例３は実施例２の変形例であり、ＲＡＭ１０３をバンク（１）Ｂ１とバンク（２）Ｂ２とのバンク別に管理し、ＥＰＳ装置１００の起動時において両方のバンクが正常である場合には、両方のバンクを用いてデータ記憶領域２０１を２重化する場合について説明する。

実施例３にかかるＥＰＳ装置１００のＲＡＭ１０３は、実施例２にかかるＥＰＳ装置１００と同様の構成を有する。すなわち実施例３にかかるＲＡＭ１０３は、図６に示すようにバンク（１）Ｂ１とバンク（２）Ｂ２とを有して構成されている。なお、実施例３にかかるＥＰＳ装置１００におけるＲＡＭ１０３以外の構成は実施例１にかかるＥＰＳ装置１００と同じであるため、図１および図２を参照することとして詳細な説明は省略する。

通常、ＲＯＭ１０２に格納されたアシスト制御プログラムにおいては、ＲＡＭ１０３においてデータを記憶する領域であるデータ記憶領域２０１として、該アシスト制御プログラムに従ってＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）が、図６に示すようにバンク（１）Ｂ１に設定されている。また、ＲＯＭ１０２に格納されたアシスト制御プログラムにおいては、バンク（１）Ｂ１に異常が認められ故障であると判断された場合には、図７に示すように該アシスト制御プログラムに従ってＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）をバンク（１）Ｂ１からバンク（２）Ｂ２に切り換えるように設定されている。

実施例３にかかるＥＰＳ装置１００が実施例２にかかるＥＰＳ装置１００と異なる点は、ＥＰＳ装置１００の起動時においてバンク（１）Ｂ１およびバンク（２）Ｂ２の両方のバンクが正常である場合には、両方のバンクを用いてデータ記憶領域２０１を２重化することである。

以下、本実施例にかかるＥＰＳ装置１００におけるアシスト制御処理について、図１０を参照して説明する。図１０は、実施例３にかかるＥＰＳ装置１００におけるアシスト制御処理を説明するためのフローチャートである。また、図１０のフローチャートにおいて図９と同じフロー（ステップＳ３１０〜ステップＳ３８０およびステップＳ４００のフロー）については同じステップ番号を付すことで説明を省略し、実施例２の場合と異なるフローについて説明する。

ステップＳ３３０において、バンク（１）Ｂ１に異常が発生していない場合は（ステップＳ３３０否定）、ＣＰＵ１０１はＲＯＭ１０２のプログラムに従ってバンク（２）Ｂ２の診断を実施し（ステップＳ５１０）、バンク（２）Ｂ２に異常が発生しているか否かを判断する（ステップＳ５２０）。

ここで、バンク（２）Ｂ２に異常が発生していない場合は（ステップＳ５２０否定）、ＣＰＵ１０１はＲＯＭ１０２のプログラムに従って、バンク（１）Ｂ１およびバンク（２）Ｂ２の両方のバンクを使用してデータ記憶領域２０１の２重化を行う。すなわち、バンク（１）Ｂ１およびバンク（２）Ｂ２の両方のバンクが正常である場合には、ＣＰＵ１０１はＲＯＭ１０２のプログラムに従って、バンク（１）Ｂ１およびバンク（２）Ｂ２の両方のバンクの容量を用いて、運用系であるＲＡＭ（１）２０１−１（Ｂ１、２）と予備系であるＲＡＭ（２）２０１−２（Ｂ１、２）とをＲＡＭ１０３に設定する。そして、ＣＰＵ１０１はＲＯＭ１０２のプログラムに従って、自ＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）を例えば図１１に示すようにバンク（１）Ｂ１に設定したＲＡＭ（１）２０１−１（Ｂ１、２）に設定する（ステップＳ５３０）。図１１は、実施例３にかかるＥＰＳ装置１００においてバンク（１）Ｂ１およびバンク（２）Ｂ２の正常時にＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）を説明する図である。このようにバンク（１）Ｂ１およびバンク（２）Ｂ２の両方のバンクを用いてデータ記憶領域２０１を２重化することにより、ＲＡＭ（１）２０１−１（Ｂ１、２）の容量を実施例１のＲＡＭ（１）２０１−１および実施例２のＲＡＭ（１）２０１−１（Ｂ１）よりも大きくすることができる。

その後は、実施例１において図５を用いて説明したフロー（ステップＳ１１０〜ステップＳ２２０）に従って、アシスト制御処理を実施する。なお、以降の処理においては、図１１に示すようにバンク（１）Ｂ１に設定したＲＡＭ（１）２０１−１（Ｂ１、２）が実施例１のＲＡＭ（１）２０１−１に対応し、バンク（２）Ｂ２に設定したＲＡＭ（２）２０１−２（Ｂ１、２）が実施例２のＲＡＭ（２）２０１−２に対応する。

ステップＳ５２０に戻って、バンク（２）Ｂ２に異常が発生している場合は（ステップＳ５２０肯定）、ＣＰＵ１０１はバンク（２）Ｂ２の故障フラグをＯＮに設定するとともに（ステップＳ５４０）、図８に示すように自ＣＰＵ１０１がアクセスするＲＡＭ１０３のポインタ（アドレスオフセット）をバンク（１）Ｂ１のＲＡＭ（１）２０１−１（Ｂ１）に設定する（ステップＳ５５０）。その後は、実施例１において図５を用いて説明したフロー（ステップＳ１１０〜ステップＳ２２０）に従って、アシスト制御処理を実施する。この場合は、実施例２のステップＳ３９０の場合と同様に、データ記憶領域２０１としてバンク（１）Ｂ１内に確保されているＲＡＭ（１）２０１−１（Ｂ１）とＲＡＭ（２）２０１−２（Ｂ１）とを用いる。

上述したように、実施例３にかかるＥＰＳ装置１００においては、データ記憶領域２０１としてバンク（１）Ｂ１内にＲＡＭ（１）２０１−１（Ｂ１）とＲＡＭ（２）２０１−２（Ｂ１）とが確保されている。また、データ記憶領域２０１としてバンク（２）Ｂ２内にはＲＡＭ（１）２０１−１（Ｂ２）とＲＡＭ（２）２０１−２（Ｂ２）とが確保されている。これにより、実施例１の場合と同様にデータ記憶領域２０１が２重化されており、必要に応じてＣＰＵ１０１のアクセス先を切り換え可能とされ、一方のデータ記憶領域２０１（ＲＡＭ（１）２０１−１（Ｂ１）またはＲＡＭ（１）２０１−１（Ｂ２））に異常が発生した場合においても、他方のデータ記憶領域２０１（ＲＡＭ（２）２０１−２（Ｂ１）またはＲＡＭ（２）２０１−２（Ｂ２））にＣＰＵ１０１のアクセス先を瞬時に切り換えて必要なデータをＲＡＭ１０３から取得することが可能であり、アシスト制御を継続することが可能である。したがって、一方のデータ記憶領域２０１（ＲＡＭ（１）２０１−１（Ｂ１）またはＲＡＭ（１）２０１−１（Ｂ２））に異常が発生した場合においてもアシスト制御が途切れることがなく、安全性および信頼性の高いＥＰＳ装置１００が実現されている。

また、実施例３にかかるＥＰＳ装置１００においては、実施例２の場合と同様にＲＡＭ１０３をバンク（１）Ｂ１とバンク（２）Ｂ２とのバンク別に管理し、それぞれに２重化したデータ記憶領域２０１を備えることで、必要に応じてＣＰＵ１０１のアクセス先となるバンクを切り換え可能とされている。これにより、ＥＰＳ装置１００の起動時における各バンク全体の安全性を確認した上でアシスト制御処理を開始することができ、より安全性および信頼性の高いＥＰＳ装置１００が実現されている。

そして、実施例３にかかるＥＰＳ装置１００においては、バンク（１）Ｂ１およびバンク（２）Ｂ２の両方のバンクが正常である場合には、バンク（１）Ｂ１およびバンク（２）Ｂ２の両方のバンクを用いてデータ記憶領域２０１を２重化することにより、ＲＡＭ（１）２０１−１（Ｂ１、２）の容量を実施例１のＲＡＭ（１）２０１−１および実施例２のＲＡＭ（１）２０１−１（Ｂ１）よりも大きくすることができる。これにより、十分な記憶容量を確保することが可能となり、またＲＡＭ１０３を有効に活用することができる。

なお、上記の実施例においては、ＲＡＭ１０３においてデータを記憶する領域であるデータ記憶領域２０１を２重化した場合について説明したが、データ記憶領域２０１を３重化した構成とすることも可能である。また、上記の実施例においてはバンクが２つである場合を例に説明したが、バンクの数は２つに限定されるものではなく、３つ以上でも良い。なお、バンク（２）Ｂ２は、バンク（１）Ｂ１と同様に、常に異常診断していてもよい。

以上のように、本発明にかかる電動パワーステアリング装置は、駆動制御に使用するデータを記憶した記憶手段に異常が発生した場合に有用である。

１操向ハンドル
２コラム軸
３減速ギア
４ａ、４ｂユニバーサルジョイント
５ピニオンラック機構
６タイロッド
１０トルクセンサ
１１イグニションキー
１２車速センサ
１３電源リレー
１４バッテリ
２０操舵補助モータ
２５位置センサ
３０コントロールユニット
６０警報ランプ
１００ＥＰＳ装置
１０１ＣＰＵ
１０２ＲＯＭ
１０３ＲＡＭ
１０４ＥＥＰＲＯＭ
１０５インターフェース
１０６Ａ／Ｄ変換器
１０７ＰＷＭコントローラ
１０８モータ駆動回路
１１０ＭＣＵ
１２０電流検出回路
１３０位置検出回路
２０１−１第１のデータ記憶領域（ＲＡＭ（１））
２０１−２第２のデータ記憶領域（ＲＡＭ（２））
Ｂ１バンク（１）
Ｂ２バンク（２）

Claims

車両のステアリング系に発生する操舵トルクに基づいて演算した操舵補助指令に基づき操舵補助用の電動モータを駆動制御することにより、前記車両の操舵を補助する電動パワーステアリング装置において、
前記操舵制御において発生する同一のデータが所定の周期に略同一のタイミングで記憶される運用系および予備系のデータ記憶領域を有する記憶手段と、
前記データ記憶領域が正常であるか異常であるかを個別に診断する診断手段と、
前記データ記憶領域にアクセスして前記データを取得し、取得した前記データを用いて前記操舵制御を行う制御手段と、
を備え、
前記制御手段は、前記診断手段により前記運用系のデータ記憶領域および前記予備系のデータ記憶領域が正常であると診断された場合には前記データを前記運用系のデータ記憶領域および前記予備系のデータ記憶領域に記憶させ、前記診断手段により前記運用系のデータ記憶領域が正常であると診断された場合には前記運用系のデータ記憶領域にアクセスして前記データを取得し、前記診断手段により前記運用系のデータ記憶領域が異常であると診断された場合には、アクセスする前記データ記憶領域を前記運用系のデータ記憶領域から前記予備系のデータ記憶領域に切り替え、前記予備系のデータ記憶領域から前記データを取得すること、
を特徴とする電動パワーステアリング装置。
前記診断手段は、前記運用系のデータ記憶領域が異常であると診断した場合は、さらに前記予備系のデータ記憶領域が正常であるか異常であるかを診断し、
前記制御手段は、前記診断手段により前記運用系のデータ記憶領域が異常であると診断され、且つ前記予備系のデータ記憶領域が正常であると診断された場合に前記予備系のデータ記憶領域から前記データを取得すること、
を特徴とする請求項１に記載の電動パワーステアリング装置。
車両のステアリング系に発生する操舵トルクに基づいて演算した操舵補助指令に基づき操舵補助用の電動モータを駆動制御することにより、前記車両の操舵を補助する電動パワーステアリング装置において、
前記操舵制御において発生する同一のデータが所定の周期に略同一のタイミングで記憶される運用系および予備系のデータ記憶領域をそれぞれ有する運用系および予備系のバンクを備える記憶手段と、
前記電動パワーステアリング装置の起動時に前記バンクが正常であるか異常であるかを個別に診断し、さらに正常であると判断した前記バンクの前記データ記憶領域が正常であるか異常であるかを個別に診断する診断手段と、
前記診断手段により前記運用系のデータ記憶領域および前記予備系のデータ記憶領域が正常であると診断された場合には前記データを前記運用系のデータ記憶領域および前記予備系のデータ記憶領域に記憶させ、前記診断手段により前記運用系のデータ記憶領域が正常であると診断された場合には前記運用系のデータ記憶領域にアクセスして前記データを取得し、前記診断手段により前記運用系のデータ記憶領域が異常であると診断された場合には、アクセスする前記データ記憶領域を前記運用系のデータ記憶領域から前記予備系のデータ記憶領域に切り替え、前記予備系のデータ記憶領域から前記データを取得し、取得した前記データを用いて前記操舵制御を行う制御手段と、
を備え、
前記制御手段は、前記運用系のバンクが正常であると診断された場合には前記運用系のバンクの前記運用系または予備系の前記データ記憶領域にアクセスして前記データを取得し、前記診断手段により前記運用系のバンクが異常であると診断された場合にはアクセスする前記バンクを前記運用系のバンクから前記予備系のバンクに切り替えて前記予備系のバンクの前記運用系または予備系の前記データ記憶領域にアクセスして前記データを取得すること、
を特徴とする電動パワーステアリング装置。
前記診断手段は、前記運用系のデータ記憶領域が異常であると診断した場合は、さらに前記予備系のデータ記憶領域が正常であるか異常であるかを診断し、
前記制御手段は、前記診断手段により前記運用系のデータ記憶領域が異常であると診断され、且つ前記予備系のデータ記憶領域が正常であると診断された場合に前記予備系のデータ記憶領域から前記データを取得すること、
を特徴とする請求項３に記載の電動パワーステアリング装置。
車両のステアリング系に発生する操舵トルクに基づいて演算した操舵補助指令に基づき操舵補助用の電動モータを駆動制御することにより、前記車両の操舵を補助する電動パワーステアリング装置において、
前記操舵制御において発生する同一のデータが所定の周期に略同一のタイミングで記憶されるデータ記憶領域を設定可能な運用系および予備系のバンクを備える記憶手段と、
前記電動パワーステアリング装置の起動時に前記運用系および予備系のバンクが正常であるか異常であるかを診断し、また前記データ記憶領域が正常であるか異常であるかを診断する診断手段と、
前記診断手段により前記運用系および予備系のバンクがともに正常であると診断された場合に、前記記憶手段に前記運用系および予備系の双方のバンクの容量を用いて運用系および予備系の前記データ記憶領域を設定し、設定した前記運用系のデータ記憶領域および設定した前記予備系のデータ記憶領域が前記診断手段により正常であると診断された場合には前記データを前記運用系のデータ記憶領域および前記予備系のデータ記憶領域に記憶させ、設定した前記運用系のデータ記憶領域が前記診断手段により正常であると診断された場合には前記運用系のデータ記憶領域にアクセスして前記データを取得し、設定した前記運用系のデータ記憶領域が前記診断手段により異常であると診断された場合には、アクセスする前記データ記憶領域を前記運用系のデータ記憶領域から前記予備系のデータ記憶領域に切り替えて前記予備系のデータ記憶領域から前記データを取得し、取得した前記データを用いて前記操舵制御を行う制御手段と、
備えることを特徴とする電動パワーステアリング装置。
前記診断手段は、前記運用系のデータ記憶領域が異常であると診断した場合は、さらに前記予備系のデータ記憶領域が正常であるか異常であるかを診断し、
前記制御手段は、前記診断手段により前記運用系のデータ記憶領域が異常であると診断され、且つ前記予備系のデータ記憶領域が正常であると診断された場合に前記予備系のデータ記憶領域から前記データを取得すること、
を特徴とする請求項５に記載の電動パワーステアリング装置。