JP5346719B2 - 液晶表示装置 - Google Patents

Description

この発明は、液晶表示装置及び二つの安定状態を有するメモリ性液晶パネルの駆動回路に関するものであり、特にメモリ性液晶の二つの安定状態によるメモリ性効果を利用することによって低電圧動作を可能にし、消費電力を低減するようにした液晶表示装置に関する。

最近注目されている電子書籍や電子新聞などに用いる表示画面を頻繁に切り替えないような携帯情報端末の表示装置として、メモリ性を有する液晶を用いたメモリ性液晶パネルが注目されている。メモリ性を有するということは、すなわち電力消費が無くてもパネルに表示内容を保持することができる。

この特徴を利用することによって液晶表示装置全体の消費電力を低減することが可能になる。メモリ性液晶パネルに用いられる液晶材料としては、強誘電性液晶やコレステリック液晶等が知られている。
このようなメモリ性液晶パネルは、対向面に各々走査電極と信号電極を有する一対の基板（ガラス基板）間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持している。

図５はその走査電極と信号電極の一部を拡大し、液晶パネルの基板面に垂直な方向から見た平面図であり、ＴＰ１〜ＴＰ４は走査電極、ＳＧ１〜ＳＧ４は信号電極である。この走査電極と信号電極の間にメモリ性液晶が介在しており、走査電極ＴＰ１〜ＴＰ４と信号電極ＳＧ１〜ＳＧ４とがメモリ性液晶を挟んで対向する部分（図５において走査電極ＴＰ１〜ＴＰ４と信号電極ＳＧ１〜ＳＧ４とが重なっている部分）でそれぞれ画素Ｐｉｘ（ｘ，ｙ）を形成している。

図６は、強誘電性液晶と一対の偏光板（図示しない）とを配置したときに、液晶パネルの印加電圧とその透過率および強誘電性液晶の２つの安定状態との関係を示している。
強誘電性液晶は２つの安定状態を持ち、その２つの安定状態は、ある閾値＋Ｖｔ又は−Ｖｔを超えた正又は負の電圧を印加することによって切り替わり、その印加電圧の極性によって第１の強誘電状態（ＯＮ状態）あるいは第２の強誘電状態（ＯＦＦ状態）を選択することができる。

すなわち、電圧無印加時には、第１あるいは第２の強誘電状態の２つの安定状態が存在することになるが、例えば第２の強誘電状態（透過率が低い黒表示状態）で安定しているときに、印加電圧が正側の閾値＋Ｖｔを超えると、第１の強誘電状態（透過率が高い白表示状態）になる。その状態から印加電圧を徐々に下げ電圧無印加（０Ｖ）になっても第１の強誘電状態を保持する。

しかし、第１の強誘電状態（透過率が高い白表示状態）で安定しているときに、印加電圧が負側の閾値−Ｖｔを超えると、第２の強誘電状態（透過率が低い黒表示状態）になる。その状態から印加電圧を徐々に上げ電圧無印加（０Ｖ）になっても第２の強誘電状態を保持する。
この図で明らかなように、強誘電性液晶を用いた液晶パネルは、電圧無印加時すなわち電力消費が無くても、その透過率つまり表示状態を保持できる。この特性がメモリ性を有することである。

ところで、図５に示したようにマトリクス状に画素Ｐｉｘ（ｘ，ｙ）を形成した液晶パネルは、通常、時分割駆動方法によって画面書き換えを行っている。
すなわち、走査電極ＴＰ１〜ＴＰ４を１ライン毎に例えばＴＰ１、ＴＰ２、・・・へと、走査電極駆動回路（図示せず）から走査電圧が順次出力され、それに同期した信号電圧が信号電極駆動回路（図示せず）から各信号電極ＳＧ１〜ＳＧ４に並列に出力される。なお、信号電圧は各画素Ｐｉｘ（ｘ，ｙ）に表示される画像データに応じた電圧波形となる。

そして、前述したＯＮ状態のときに白表示、ＯＦＦ状態のときに黒表示になるように、液晶パネルの外側に一対の偏光板（図示しない）を、それぞれの吸収軸がクロスニコルになるように配置する。

次に、このような強誘電性液晶パネルの画素を白表示あるいは黒表示にするための従来の駆動方法について、図１４を用いて説明する。図１４は、図５における１行１列の画素Ｐｉｘ（１，１）を白表示ＯＮ（Ｗ）及び黒表示ＯＦＦ（Ｂ）にする場合の一般的な強誘電性液晶パネルの駆動電圧波形と透過率曲線を示したものである。図１４中のＴＰ１は、走査電極ＴＰ１に印加される走査電圧の波形であり、ＳＧ１は、信号電極ＳＧ１に印加される信号電圧の波形である。

図５に示した、１行１列の画素Ｐｉｘ（１，１）を白表示にするには、一画面を表示する期間Ｆ１において、最初の部分にリセット期間ＲＳ、次に表示状態を決定する選択期間ＳＥ、表示状態を維持する非選択期間ＮＳＥをそれぞれ設定する。
先ず、リセット期間ＲＳでは、駆動回路が走査電極ＴＰ１に、走査電圧として電圧値＋ＶＲＴ、−ＶＲＴの双極性パルスを出力し、信号電極ＳＧ１に信号電圧として、電圧値−ＶＲＳ、＋ＶＲＳの双極性パルスを出力する。

それによって、リセット期間ＲＳにおいて、信号電圧に走査電圧を加えた合成電圧が印加されることになり、したがって、合成電圧波形ＴＳ（１，１）に示すように、電圧値が（ＶＲＴ＋ＶＲＳ）および−（ＶＲＴ＋ＶＲＳ）のリセットパルスが、画素Ｐｉｘ（１，１）に印加される。

その透過率はＴＶ（１，１）に示すように、リセット期間ＲＳの前半部において、リセットパルスは、図６で説明した正側の閾値Ｖｔを超える正電圧であるため、画素Ｐｉｘ（１，１）は第１の強誘電状態、すなわち透過率が高い白表示となり、リセット期間ＲＳの後半部においては負側の閾値−Ｖｔを超える負電圧であるため、第２の強誘電状態、すなわち透過率が低い黒表示となる。

次に、選択期間ＳＥでは、駆動回路が走査電極ＴＰ１に、走査電圧として電圧値０Ｖと−ＶＳ、＋ＶＳの双極性パルスを出力し、信号電極ＳＧ１に、信号電圧として電圧値０Ｖと＋ＶＤ、−ＶＤの双極性パルスを出力する。
それによって、選択期間ＳＥにおいて、信号電圧に走査電圧を加えた合成電圧が印加されることになり、したがって合成電圧波形ＴＳ（１，１）に示すように、電圧値が０Ｖと−(ＶＳ＋ＶＤ)および＋(ＶＳ＋ＶＤ)の選択パルスとなり、その電圧が画素Ｐｉｘ（１，１）に印加される。

その透過率はＴＶ（１，１）に示すように、選択期間ＳＥの後半部において、選択パルスとして、図６で説明した正側の閾値＋Ｖｔを超える正電圧であるため、第２の強誘電状態から第１の強誘電状態すなわち透過率が高い白表示となる。
さらに、非選択期間ＮＳＥでは、駆動回路が走査電極ＴＰ１に走査電圧として電圧値０Ｖを出力し、信号電極ＳＧ１に、信号電圧として電圧値０Ｖまたは−ＶＤ、＋ＶＤの双極性パルスを出力する。

それによって、非選択期間ＮＳＥにおいて、信号電圧に走査電圧を加えた合成電圧が走査電極ＴＰ１と信号電極ＳＧ１との間に印加されることになる。したがって、合成電圧波形ＴＳ（１，１）は、電圧値が０Ｖあるいは−ＶＤ、＋ＶＤの双極性の信号パルスとなり、その電圧が画素Ｐｉｘ（１，１）に印加される。

その透過率はＴＶ（１，１）に示すように、非選択期間ＮＳＥにおいて、信号パルスは、図６で説明した閾値＋Ｖｔあるいは−Ｖｔより絶対値が小さい電圧であるため、選択期間ＳＥで決定された第１の強誘電状態すなわち透過率が高い白表示を保持する。
なお、図１４における信号電極ＳＧ１に印加される電圧波形で、非選択期間ＮＳＥにおいて四角で示したパルスは、＋ＶＤ、−ＶＤあるいは−ＶＤ、＋ＶＤの何れかの双極性パルスを表わしている。

このように従来の駆動方法では、走査電極と信号電極の間に印加する電圧はリセットパルスと選択パルスと信号パルスとからなり、一画面を表示する期間において、直流成分が残らないようにして、画質の劣化を防止している。しかし、その駆動電圧は９レベル値（０Ｖ、±ＶＳ、±ＶＤ、±ＶＲＳ、±ＶＲＴ）を必要としていた。さらに、双極性パルスであるためピーク−ピーク値（図１4では±（ＶＲＴ＋ＶＲＳ））は液晶が反応する電圧の２倍必要であった。

このように従来の駆動方式では、メモリ性液晶パネルを駆動するためには、多数の電圧値と高電圧値が必要とされるため、走査電圧を出力する走査電極駆動回路（ロウドライバＩＣ）と信号電圧を出力する信号電極駆動回路（カラムドライバＩＣ）の構成が複雑でさらに高耐電圧プロセスのＩＣが必要となり、液晶表示装置がコスト高になっていた。

そこで、本発明者は先に、特許文献１に示す液晶表示装置及びメモリ性液晶パネルの駆動回路を発明した。
その発明によれば、メモリ性液晶パネルを駆動して画像データを画素に表示させる駆動回路によって、メモリ性液晶パネルの走査電極と信号電極のいずれにも、電圧値０Ｖと正または負の単一極性の電圧（図１５は正極性で示す）で構成される駆動波形の電圧（図１５では走査電極ＴＰ１，ＴＰ２と信号電極ＳＧ１に印加される電圧の波形を示す）を印加するようにした。

そして、各画素に表示する画像データを複数の走査期間Ｆ１，Ｆ２で表示するようにし、その複数の走査期間において、合成電圧波形（ＴＰ１−ＳＧ１）、（ＴＰ２−ＳＧ１）を図１５に示すように、信号電圧に走査電圧を加えた合成電圧が、画素ＴＳ（１，１）、ＴＳ（２，１）に印加されることで交流化が成されるようにした。

それによって、メモリ性液晶パネルを駆動するために駆動回路が出力する走査電圧と信号電圧の各駆動波形は正又は負の単一極性となり、その各駆動波形を構成する電圧のレベル数すなわち電圧値の種類を、走査電圧と信号電圧の両方を含めても３値もしくは４値とすることができ、且つその各駆動波形を単純な回路で実現できる。
また、走査電極駆動回路（ロウドライバＩＣ）および信号電極駆動回路（カラムドライバＩＣ）を小型化でき、且つ安価に製作することができる。そのため、メモリ性液晶パネルを備えた液晶表示装置を安価に提供することが可能になった。

特開２００６−３０９６４号公報

この特許文献１に記載の液晶表示装置及びメモリ性液晶パネルの駆動回路は、図１５によって上述したように、メモリ性液晶パネルの各画素に表示する画像データを複数の走査期間、すなわち最初の走査期間Ｆ１とその後の走査期間Ｆ２とで表示するようにし、その複数の走査期間（Ｆ１とＦ２）において、画素を構成する部分の走査電極と信号電極との電極間に印加する電圧が交流化されるようにした。

その走査期間Ｆ１は、各画素のメモリ性液晶を第１の安定状態にするリセット期間ＲＳと、第１の安定状態あるいは第２の安定状態にする選択期間ＳＥ１，ＳＥ２と、その後の安定状態を保持する非選択期間ＮＳＥ１とからなり、走査期間Ｆ２では、走査期間Ｆ１で保持された安定状態をそのまま維持する。

ここで、画素を白表示または黒表示のどちらにする場合でも、リセット期間における信号電極に印加する信号電圧のパルス波形と、選択期間における走査電極に印加する走査電圧のパルス波形とを、パルス幅とパルス電圧値が同じ波形にすることで、リセット期間と選択期間で、走査電極と信号電極との間に印加する合成電圧の極性を反転することができる。

しかし、黒表示を選択した場合の合成電圧波形（ＴＰ２−ＳＧ１）では、負のリセットパルスの絶対値より、正の選択パルスの絶対値の方が小さくなる。そのため、この部分についても適正に交流化を行うために、走査期間Ｆ１の後に走査期間Ｆ２を設けている。
さらに、走査電圧と信号電圧の両方の駆動波形において、走査期間Ｆ１と走査期間Ｆ２とで基準となる電位（基準電位）を異ならせ、２つの走査期間内で完全な交流駆動を補償していた。

このように画像データに応じてメモリ性液晶の画素の安定状態を選択する選択期間を最初の走査期間Ｆ１に配置すると、その後の走査期間Ｆ２で、正または負の片方の極性で構成された電圧値ＶＤの信号パルスがずっと印加されることになる。
たとえ、このような小さいパルスであっても、継続的に印加されると、液晶層のメモリ性が低下し、表示が変化してしまうという問題が生じた。また、走査期間ごとに基準電位を変更する駆動波形を用いていたので、駆動回路が複雑になっていた。

この発明は、このような背景に鑑みてなされたものであり、特許文献１に記載の発明と同様に、メモリ性液晶パネルを駆動する駆動回路（ドライバＩＣ）が出力する駆動電圧を単一極性にするとともに、高耐電圧素子を使用せずに済むようにして、簡易な駆動回路を用いてコスト低減を図るとともに、表示品質の向上を図ることを目的とする。

この発明による液晶表示装置は、対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つ強誘電性液晶等のメモリ性液晶を挟持し、上記走査電極と信号電極とが上記メモリ性液晶を挟んで対向する部分で画素を形成するメモリ性液晶パネルと、そのメモリ性液晶パネルを駆動して画像データを画素に表示させる駆動回路とからなる液晶表示装置であって、上記の目的を達成するため、次のように構成したことを特徴とする。

上記駆動回路によって、上記メモリ性液晶パネルの上記走査電極には、電圧値０Ｖと正または負の一方だけの単一極性の電圧値で構成される電圧波形の走査電圧が、複数の走査期間に亘って一貫して印加され、かつ上記信号電極にも、電圧値０Ｖと走査電圧と同極性の単一極性の電圧値で構成される電圧波形の信号電圧が複数の走査期間に亘って一貫して印加される。
そして、上記画素に表示される画像データは上記複数の走査期間で表示され、その複数の走査期間において、画素を構成する部分の走査電極と信号電極との電極間に印加される電圧が交流化されるようにした。

さらに、その複数の走査期間のうち、一つの走査期間が、画素に表示させるために上記電極間にセレクトパルスを印加する選択期間を有し、該選択期間を有する走査期間の前に配置される走査期間は、画素の状態をリセットするために上記電極間にリセットパルスを印加するリセット期間を有し、該リセット期間を有する走査期間の前に配置される走査期間は、上記交流化のための補正用パルスを印加する補正期間を有する。

上記駆動回路が出力する上記走査電圧の電圧波形と上記信号電圧の電圧波形の合成波形を、画素を構成する部分の走査電極と信号電極間に印加される合成電圧の波形とするとよい。その場合、上記複数の走査期間のうち、上記補正期間では画素におけるメモリ性液晶を二つの安定状態のうち一方の安定状態にし、上記リセット期間ではそのメモリ性液晶を他方の安定状態にし、上記選択期間ではそのメモリ性液晶を上記一方あるいは他方の安定状態にするとよい。

上記合成電圧の波形は、上記補正期間において補正用パルスを有し、上記リセット期間においてリセットパルスを有し、上記選択期間においてセレクトパルスを有する。
そして、上記補正用パルスは、主として上記走査電圧の電圧波形により構成され、上記リセットパルスは、上記走査電圧を電圧値０Ｖとして上記信号電圧の電圧波形により構成され、上記セレクトパルスは、上記信号電圧の電圧波形と上記走査電圧の電圧波形とにより構成されるようにするとよい。

上記リセットパルスは、上記セレクトパルスと少なくとも同等の実質的なパルス幅を有するようにするとよい。上記補正期間、リセット期間、および選択期間には、１ラインごとに上記各パルスを生成する電圧波形の走査電圧および信号電圧が、上記走査電極と信号電極にそれぞれ印加されるようにするのが望ましい。

上記駆動回路が出力する上記走査電圧の電圧波形と信号電圧の電圧波形を、いずれも、上記メモリ性液晶の安定状態が変化する閾値よりも絶対値において大きい正又は負の第１の電圧値（ＶＳ）、その第１の電圧値と同じ極性で上記閾値よりも絶対値において小さい第２の電圧値（ＶＤ）、この第２の電圧値と同じ極性で第２の電圧値よりも絶対値において小さい第３の電圧値（ＶＨ）、および電圧値０Ｖの４値で構成するのが望ましい。

上記第２の電圧値（ＶＤ）は上記第１の電圧値（ＶＳ）の１／２とし、上記第３の電圧値（ＶＨ）は上記第１の電圧値（ＶＳ）の１／４にするとよい。
上記選択期間においては、上記走査電圧の電圧波形は上記セレクトパルスだけが上記第１の電圧値（ＶＳ）で、それ以外の期間は第３の電圧値（ＶＨ）と電圧値０Ｖとで構成するとよい。

上記補正期間、リセット期間、および選択期間において、上記駆動回路が出力する走査電圧と信号電圧の基準電位は常に０Ｖにすることができる。上記補正期間、リセット期間、および選択期間は、いずれも上記メモリ性液晶パネルの画面全体を１回書き換える１走査期間にすることができる。

上記補正期間には上記走査電極と信号電極との電極間に上記補正用パルスを印加し、上記リセット期間には上記電極間に上記リセットパルスを印加し、その補正用パルスとリセットパルスはそれぞれ全ての上記走査電極と信号電極に同時に印加するようにすれば、画面の更新時間を短縮することができる。

上記選択期間には、上記セレクトパルスが印加された直後には、上記走査電極と上記信号電極のいずれにも電圧値０Ｖを印加する休止期間を設けることにより、誤表示が生じるのを防ぐことができる。その休止期間の長さは、上記セレクトパルスの１パルスの幅と同等以上であるのが望ましい。

上記いずれかの液晶表示装置において、上記駆動回路は、上記走査電極に走査電圧を印加するための走査電極駆動回路と、上記信号電極に信号電圧を印加するための信号電極駆動回路とを備え、その走査電極駆動回路と信号電極駆動回路とは回路構成が同一で、それぞれ互換性を備えているのが望ましい。

この発明によれば、メモリ性液晶パネルを駆動するために駆動回路が出力する走査電圧と信号電圧の各電圧波形を正又は負の単一極性とし、その各電圧波形を構成する電圧のレベル数すなわち電圧値の種類を、両方含めても４値とすることができ、且つその各電圧波形を単純な波形にすることができる。

また、メモリ性液晶に印加する電圧波形の完全な交流化を実現させながらも、走査電圧や信号電圧の基準電位を変更する必要がないので、走査電極駆動回路および信号電極駆動回路（ドライバＩＣ）を小型化でき、且つ安価に製作することができる。それによって、メモリ性液晶パネルを備えた液晶表示装置を安価に提供することが可能になる。

さらに、画像データに応じてメモリ性液晶の画素の安定状態を選択する選択期間の後の走査期間において、合成電圧は、セレクトパルスより充分小さく、かつ正および負の両方の極性で構成される電圧値ＶＤのパルス波形が印加される。このように、片方の極性で構成されるパルスが継続的に印加されることがないので、長期間に亘って高い表示品質を保つことができる。

この発明による液晶表示装置の一実施形態を示すブロック構成図である。 図１におけるメモリ性液晶パネルの構成を示す模式的な断面図である。 図１に示した液晶表示装置におけるメモリ性液晶パネルに印加する駆動電圧波形と透過率との関係を示す波形図である。 図１における駆動回路を構成する走査電極駆動回路及び信号電極駆動回路の具体例を示すブロック回路図である。 マトリクス状に画素を形成したメモリ性液晶パネルの走査電極と信号電極の一部を拡大して液晶パネルの基板面に直交する方向から見た平面図である。 強誘電性液晶と一対の偏光板とを配置したときの液晶パネルの印加電圧と透過率および強誘電性液晶の２つの安定状態との関係を示す図である。

この発明による液晶表示装置の補正期間におけるメモリ性液晶パネルの画面の変化を示す説明図である。 同じくリセット期間におけるメモリ性液晶パネルの画面の変化を示す説明図である。 同じく選択期間におけるメモリ性液晶パネルの画面の変化を示す説明図である。 図３に示した駆動電圧波形を一部変更した駆動電圧波形の一例を示す波形図である。 図３に示した駆動電圧波形を一部変更した駆動電圧波形の他の例を示す波形図である。

この発明の他の実施形態におけるメモリ性液晶パネルに印加する駆動電圧波形を示す波形図である。 この発明のさらに他の実施形態におけるメモリ性液晶パネルに印加する駆動電圧波形を示す波形図である。 従来の液晶表示装置におけるメモリ性液晶パネルに印加する駆動電圧波形と透過率との関係を示す波形図である。 先に発明した液晶表示装置におけるメモリ性液晶パネルに印加する駆動電圧波形と透過率との関係を示す波形図である。

以下、添付図面を参照して、この発明による液晶表示装置の実施形態を詳細に説明する。そこで、この発明の実施形態について、図１乃至図４と図７乃至図１３、および前述した図５及び図６も使用して説明する。

図１は、この発明による液晶表示装置の一実施形態を示すブロック構成図であり、図２は、そのメモリ性液晶パネルの構成を示す模式的な断面図である。なお、図２はパネルの厚さ方向の寸法を大幅に拡大して示しており、その各部の厚さの比率も正確なものではない。図３は、図１に示した液晶表示装置におけるメモリ性液晶パネルに印加する駆動電圧波形と透過率との関係を示す波形図であり、図４は、図１における駆動回路を構成する走査電極駆動回路及び信号電極駆動回路の具体例を示すブロック回路図である。

図１に示す液晶表示装置は、駆動用電圧発生回路１０、制御用信号発生回路２０、信号電極駆動回路３１と走査電極駆動回路３２とからなる駆動回路３０、及びメモリ性液晶パネル４０によって構成されている。
駆動用電圧発生回路１０は、同一極性でレベルが異なる４値の電圧すなわち電圧値０Ｖ、ＶＨ、ＶＤ、ＶＳを発生して、その各電圧を駆動回路３０の信号電極駆動回路３１と走査電極駆動回路３２にそれぞれ供給する。

制御用信号発生回路２０は、画像データに応じた信号側制御信号ＣＳａと走査側制御信号ＣＳｂを発生して、信号側制御信号ＣＳａは信号電極駆動回路３１の制御端子に、走査側制御信号ＣＳｂは走査電極駆動回路３２の制御端子にそれぞれ入力させる。
駆動用電圧発生回路１０が発生する４値の電圧のうち、第１の電圧値ＶＳは、図６で説明したようにメモリ性液晶の安定状態が変化する閾値−Ｖｔ又は＋Ｖｔより絶対値において大きい正又は負の電圧値であり、第２の電圧値ＶＤは第１の電圧値ＶＳと同じ極性で閾値−Ｖｔ又は＋Ｖｔより絶対値において小さい電圧値であり、第３の電圧値ＶＨは第２の電圧値ＶＤと同じ極性で第２の電圧値ＶＤより絶対値において小さい電圧値である。

図３によって後述する例では、第２の電圧値ＶＤは第１の電圧値ＶＳの１／２（＝２／４）であり、第３の電圧値ＶＨは前記第１の電圧値ＶＳの１／４である。
図１の駆動回路３０における信号電極駆動回路３１は、信号側制御信号ＣＳａに制御されて、駆動用電圧発生回路１０から出力される電圧値０Ｖ、ＶＨ、ＶＤ、ＶＳの中から必要な電圧を選択して、図３によって後述する電圧波形の信号電圧ＳＧＶを信号側駆動信号としてメモリ性液晶パネル４０の多数の信号電極（例えば１６０本）に並列に印加する。

一方、走査電極駆動回路３２は、走査側制御信号ＣＳｂに制御されて、駆動用電圧発生回路１０から出力される電圧値０Ｖ、ＶＨ、ＶＤ、ＶＳの中から必要な電圧を選択して、図３によって後述する電圧波形の走査電圧ＴＰＶを走査側駆動信号としてメモリ性液晶パネル４０の多数の走査電極（例えば１２８本）に順次印加する。

そして、駆動回路３０が信号電圧ＳＧＶと走査電圧ＴＰＶとを同期させることによりメモリ性液晶パネル４０を駆動して、画像データを各画素に表示させる。
この信号電極駆動回路３１と走査電極駆動回路３２は同じ構成にでき、出力部の論理回路の違いだけで各回路を構成できるので、設計が容易で低コストになる。その具体例については後述する。

そのメモリ性液晶パネル４０は図２に示すように構成されている。これは一般的なメモリ性液晶パネルと同様な構成であり、約２μｍの厚さのメモリ性液晶層４２を挟持した一対のガラス基板４３ａ、４３ｂを一定の間隔（約２μｍ）を保ってシール剤４７で接着している。その一対のガラス基板４３ａ、４３ｂの対向面には、多数の画素をドットマトリクス状に形成するように、それぞれ複数のストライプ状の透明電極（ＩＴＯ）による走査電極４４ａと信号電極４４ｂが互いに直交する方向に並んで形成されており、その上にそれぞれ配向膜４５ａ、４５ｂが形成されて配向処理が成されている。

この走査電極４４ａと信号電極４４ｂとがメモリ性液晶層４２を挟んで対向する部分、すなわち走査電極４４ａと信号電極４４ｂとが図５に示したように平面的に重なっている部分で、それぞれ画素Ｐｉｘを形成している。なお、図５では走査電極の一部をＴＰ１〜ＴＰ４で、信号電極の一部をＳＧ１〜ＳＧ４で示している。
メモリ性液晶層４２に使用する液晶としては、強誘電性液晶、コレステリック液晶などを採用することができる。

さらに、一方のガラス基板４３ａの外側には、第１の偏光板４１ａが設置されている。他方のガラス基板４３ｂの外側には、第１の偏光板４１ａと偏光軸が９０°異なる（直交する）ようにして第２の偏光板４１ｂが設置されている。この第２の偏光板４１ｂの外側には、反射板４６が配置されている。
第１の偏光板４１ａ及び第２の偏光板４１ｂは、偏光方向が吸収軸に平行な直線偏光は吸収し、偏光方向が吸収軸と直交する偏光軸（透過軸）に平行な直線偏光は透過する吸収型偏光板である。

しかし、第２の偏光板４１ｂと反射板４６の代わりに、偏光機能を備えた反射型偏光板を設置してもよい。その反射型偏光板は、互いに直交する透過軸（偏光軸）と反射軸を有し、偏光方向が透過軸に平行な直線偏光は透過し、反射軸に平行な直線偏光は反射する特性を持つ。また、反射板４６を半透過反射板として、第２の偏光板４１ｂの内側に配置してもよい。

ここで、メモリ性液晶層４２に強誘電性液晶を用いた場合のメモリ性液晶パネル４０の具体的な駆動方法について図３および図５から図９を用いて説明する。
図３において、（ａ）は図５の走査電極ＴＰ１に印加される走査電圧の波形、（ｂ）は同じく走査電極ＴＰ２に印加される走査電圧の波形、（ｃ），（ｄ）は図５の信号電極ＳＧ１、ＳＧ２にそれぞれ印加される信号電圧の波形を示す。

さらに、（ｅ）は、図５の画素Ｐｉｘ（１，１）に印加される駆動電圧波形、すなわち走査電極ＴＰ１と信号電極ＳＧ１の間に印加される電圧波形（ＴＰ１−ＳＧ１）であり、走査電極ＴＰ１に印加される走査電圧の電圧波形と信号電極ＳＧ１に印加される信号電圧の電圧波形との合成電圧の波形である。
また、（ｆ）は、図５の画素Ｐｉｘ（１，２）に印加される駆動電圧波形、すなわち走査電極ＴＰ１と信号電極ＳＧ２の間に印加される電圧波形（ＴＰ１−ＳＧ２）であり、走査電極ＴＰ１に印加される走査電圧の電圧波形と信号電極ＳＧ２に印加される信号電圧の電圧波形との合成電圧の波形である。

そして、（ｇ）は図５の画素Ｐｉｘ（１，１）における透過率波形、（ｈ）は同図の画素Ｐｉｘ（１，２）における透過率波形である。
なお、（ｇ），（ｈ）の透過率波形は、（ｅ），（ｆ）に示す合成電圧波形の駆動電圧を、強誘電性液晶パネルの画素Ｐｉｘ（１，１）及びＰｉｘ（１，２）を形成する走査電極と信号電極の間にそれぞれ印加したときの光の透過率を、フォトディテクタ等で検出したときの波形である。

各画素に表示される画像データは複数の走査期間で表示される。その複数の走査期間は、画素に画像データを表示させるために走査電極と信号電極との電極間にセレクトパルスＳＰを印加する選択期間であるフレームＦ２と、そのフレームＦ２より前に画素の状態をリセットするために上記電極間にリセットパルスＲＰを印加するリセット期間であるフレームＦ１と、そのフレームＦ１の前に配置され、交流化を補正するための補正用パルスＣＰを印加する補正期間であるフレームＦ０とで構成されている。

すなわち、この実施形態では、画素に表示される画像データは３走査期間で表示され、メモリ性液晶パネル４０の表示内容が書き換えられる。なお、１走査期間は、メモリ性液晶パネルの画面全体を１回走査する期間であり、全ての走査電極、つまり１本目の走査電極から最後の走査電極までに電圧が印加される期間である。
図１に示した駆動回路３０が出力する走査電圧ＴＰＶの電圧波形と信号電圧ＳＧＶの電圧波形が、それぞれ走査電極と信号電極に印加される。図３（ｅ），（ｆ）はその合成電圧の波形を示している。

この実施形態では、リセット期間であるフレームＦ１では、画素におけるメモリ性液晶を図６で説明した２つの安定状態のうち一方の第２の安定状態（ＯＦＦ）にし、補正期間であるフレームＦ０では、そのメモリ性液晶を他方の第１の安定状態（ＯＮ）にする。また、選択期間であるフレームＦ２では、そのメモリ性液晶を画像データに応じて第１の安定状態（ＯＮ）あるいは第２の安定状態（ＯＦＦ）にした後、その選択した安定状態をそのまま保持する。

そのため、上記合成電圧の波形は、リセット期間（フレームＦ１）においてはリセットパルスＲＰを有し、選択期間（フレームＦ２）においてはセレクトパルスＳＰを有し、補正期間（フレームＦ０）においては補正用パルスＣＰを有する。
また、図３に示すように、リセットパルスＲＰは、走査電極ＴＰ１，ＴＰ２，・・・に印加される電圧を０Ｖとして、信号電極ＳＧ１，ＳＧ２，・・・に印加される電圧波形により構成される。セレクトパルスＳＰｗ，ＳＰｂは、信号電極ＳＧ１，ＳＧ２，・・・に印加される電圧波形と走査電極ＴＰ１，ＴＰ２，・・・に印加される電圧波形とにより構成される。そして、補正用パルスＣＰ１，ＣＰ２，・・・は、主として走査電極ＴＰ１，ＴＰ２，・・・に印加される電圧波形により構成される。

そして、上記補正期間（フレームＦ０）、リセット期間（フレームＦ１）、および選択期間（フレームＦ２）のいずれにおいても、図１に示した駆動回路３０が出力する走査電圧と信号電圧の基準電位は常に０Ｖである。
ここで、メモリ性液晶パネル４０の図５に示した走査電極ＴＰ１、ＴＰ２に印加される各走査電圧および信号電極ＳＧ１、ＳＧ２にそれぞれ印加される各信号電圧の波形について、具体例を説明する。

上述したように、走査電圧と信号電圧の基準電位は常に０Ｖであり、各電圧値ＶＳ，ＶＤ，ＶＨは全て同一極性であり、その絶対値は、ＶＤ＝１／２＊ＶＳ（＝２／４＊ＶＳ）、ＶＨ＝１／４＊ＶＳである。
この例では、信号電極が１６０本、走査電極が１２８本で、１６０×１２８＝２０４８０画素を構成するメモリ性液晶パネルを駆動するものとして説明する。

まず、最初に補正期間であるフレームＦ０における駆動波形について説明する。図３の（ａ）および（ｂ）に図示するように、フレームＦ０では、走査電極ＴＰ１、走査電極ＴＰ２に対して、電圧値ＶＤと電圧値ＶＳの２パルスが順次印加されている。このように、全ての走査電極に対して、この２パルスが順次印加される。

また、フレームＦ０では、図３の（ｃ）および（ｄ）に図示するように、信号電極ＳＧ１、信号電極ＳＧ２に対して、電圧値ＶＨのパルスが印加されている。図から分かるように、実質的には、全ての信号電極に対して、電圧値ＶＨと電圧値０Ｖの２パルスが順次印加されている。
よって、本実施形態では、信号電極の本数の方が、走査電極の本数よりも多いので、この補正期間であるフレームＦ０の期間の長さは、（２パルスの時間）と（信号電極の本数）とを掛け合わせたものに相当する。

次に、これらのパルスについて詳細に説明する。
先ず、図３に示す補正期間（フレームＦ０）について説明する。図３の（ａ）に走査電極ＴＰ１に印加される電圧波形が示されている。そこで、前述したロウドライバＩＣは、最初に電圧値ＶＤと電圧値ＶＳの２パルスを続けて出力し、その後の残りの期間では、電圧値０Ｖを出力する。

図３の（ｂ）に次の走査電極ＴＰ２に印加される電圧波形が示されている。上記ロウドライバＩＣは最初の２パルス分の期間では電圧値０Ｖを出力し、次に、補正用の電圧値ＶＤと電圧値ＶＳの２パルスを続けて出力する。その後上記ロウドライバＩＣはそのフレームの残りの期間は電圧値０Ｖを出力する。
このように、１２８本の走査電極に対する各走査電圧波形はロウドライバＩＣによって作られる。そこで、そのロウドライバＩＣは、１本目の走査電極から順次補正用のパルス電圧として、いずれも正極性の電圧値ＶＤのパルスと電圧値ＶＳのパルスを続けて出力する。

したがって、１本目から１２８本目までの走査電極に２パルスずつがタイミングを遅らせて、順次印加される。それによって、電圧値ＶＤのパルスと電圧値ＶＳのパルスとからなる補正用のパルス電圧が各走査電極に順次印加されることになる。
一方、図３の（ｃ）に信号電極ＳＧ１に印加される信号電圧波形が示されている。そこで、前述したカラムドライバＩＣは、走査電極に印加された２パルスの前半で補正用の電圧値ＶＨのパルスを出力し、その後、そのフレームの残りの期間は電圧値０Ｖを出力する。

図３の（ｄ）に次の信号電極ＳＧ２に印加される信号電圧波形が示されている。上記カラムドライバＩＣは、上記２パルスに相当する期間では電圧値０Ｖを出力し、次の２パルスの前半で補正用の電圧値ＶＨのパルスを出力し、その後、残りのフレームの期間は電圧値０Ｖを出力する。
同様に生成される各信号電圧波形が、１６０本の信号電極に対して、電圧値ＶＨの補正用のパルス電圧が、２パルスの期間ずつずらして順次印加されることになる。

したがって、メモリ性液晶パネル４０の図５に示した画素Ｐｉｘ（１，１）を１本目の走査電極上の第１画素とすると、その画素を構成する部分の走査電極ＴＰ１と信号電極ＳＧ１との間に、図３の（ａ）に示した走査電圧波形と図３の（ｃ）に示した信号電圧波形との合成電圧波形である図３の（ｅ）に示す波形が印加される。

補正期間（フレームＦ０）の補正用パルスＣＰ１は、２パルスの前半では走査電圧がＶＤで信号電圧がＶＨであるから、その差の電圧値である（＋ＶＤ−ＶＨ）＝＋ＶＨのパルスとなり、２パルスの後半では走査電圧がＶＳで信号電圧が０Ｖであるから、その差の電圧値である（＋ＶＳ−０）＝＋ＶＳのパルスとなる。

図５に示した画素Ｐｉｘ（１，２）は、画素Ｐｉｘ（１，１）と同じ走査電極上の画素であるから、その画素を構成する部分の走査電極ＴＰ１と信号電極ＳＧ２との間に、図３の（ａ）に示した走査電圧波形と図３の（ｄ）に示した信号電圧波形との合成電圧波形、つまり図３の（ｆ）に示す波形を有する電圧が印加され、補正期間（フレームＦ０）には補正用パルスＣＰ２が印加される。

この補正用パルスＣＰ２は、最初の２パルスの前半では、図３の（ａ）に図示するように、走査電極ＴＰ１に印加される電圧値がＶＤで、図３の（ｄ）に図示するように、信号電極ＳＧ２に印加される電圧が０Ｖであるから、画素Ｐｉｘ（１，２）に印加される合成電圧値は、図３の（ｆ）の合成電圧波形に示すように、(＋ＶＤ−０)＝＋ＶＤのパルスとなり、補正用パルスＣＰ２の後半では走査電極ＴＰ１に印加される電圧値がＶＳで、信号電極ＳＧ２に印加される電圧値が０Ｖであるから、図３の（ｆ）に示すように、（＋ＶＳ−０）＝＋ＶＳのパルスとなる。

さらに、次の２パルスの前半で走査電極ＴＰ１に印加される電圧値が０Ｖに、信号電極ＳＧ２に印加される電圧値がＶＨになるため、補正用パルスＣＰ２は、図３の（ｆ）に示すように（０−ＶＨ）＝−ＶＨのパルスになる。
このように、補正用パルスＣＰ２は、電圧値＋ＶＤと＋ＶＳの２つの正パルスと電圧値−ＶＨの１つの負パルスとで構成されるが、その−ＶＨの負パルスによって、＋ＶＤの正パルスの電圧の半分が相殺され、＋ＶＨの正パルスと同等になる。そのため、電圧値＋ＶＨと＋ＶＳの２つの正パルスで構成される補正用パルスＣＰ１と同等である。

２本目の走査電極では、第２画素においてのみ補正用パルスＣＰ１が印加され、他の画素においては補正用パルスＣＰ２又はその電圧値−ＶＨのパルスの発生タイミングが順次遅れた補正用パルスが印加される。３本目から１２８本目においても、補正用パルスＣＰ２は印加される画素が順次ずれていくだけである。したがって、このフレームＦ０においては、全ての画素において、補正用パルスＣＰ１又はそれと実質的に同等な補正用パルスＣＰ２等が印加される。

そして、その補正機能については後述するが、これらの補正用パルスＣＰ１，ＣＰ２等は、いずれも図６で説明したメモリ性液晶の安定状態が変化する閾値＋Ｖｔより大きい電圧値＋ＶＳのパルスを有している。そのため、これらの補正用パルスは図３の（ｇ），（ｈ）に示すように、各画素を全て白（ＯＮ）状態にするプレリセットの機能もなす。
したがって、このフレームＦ０においては、図７に示すように、メモリ性液晶パネルの画面４８が画像表示状態から、１本目の走査電極から１２８本目の走査電極まで矢示Ａ方向に順次白（ＯＮ）表示状態にプレリセットされる。

次に、図３に示すリセット期間であるフレームＦ１について説明する。このフレームＦ１では、図３の（ａ），（ｂ）に示す走査電極ＴＰ１、ＴＰ２に印加される電圧波形は、全ての走査電極ＴＰ１〜ＴＰ１２８において、フレーム期間中に亘って電圧値０Ｖのままである。また、図３の（ｃ）および（ｄ）に図示するように、フレームＦ１では、信号電極ＳＧ１、信号電極ＳＧ２に対して、電圧値ＶＳの２パルスが印加されている。そして、全ての信号電極に対して、この２パルスが順次印加される。

よって、本実施形態では、信号電極の本数の方が、走査電極の本数よりも多いので、このリセット期間であるフレームＦ１の期間の長さは、（２パルスの時間）と（信号電極の本数）とを掛け合わせたものに相当する。よって、前述したフレームＦ０とフレームＦ１の期間の長さは同じである。

次に、これらのパルスについて詳細に説明する。図３の（ｃ）に示す信号電極ＳＧ１に印加される電圧波形として、最初に電圧値ＶＳのパルスが連続して２パルス出力され、その後の残りのフレームは電圧値０Ｖである。
図３の（ｄ）に示す次の信号電極ＳＧ２に印加される電圧波形は、最初の２パルス分の期間では電圧値０Ｖであり、次に電圧値ＶＳのパルスが連続して２パルスあり、その後残りのフレームは電圧値０Ｖである。このように、各信号電極ＳＧ１〜ＳＧ１６０には２パルスずつずらして、リセット用パルス電圧として電圧値ＶＳのパルスが連続して２パルス順次印加される。

ここで、メモリ性液晶パネル４０の図５に示した画素Ｐｉｘ（１，１）と画素Ｐｉｘ（１，２）を、１本目の走査電極上の第１画素と第２画素とすると、その各画素を構成する部分の走査電極ＴＰ１と信号電極ＳＧ１、ＳＧ２との間に、図３の（ａ）に示した走査電圧波形と図３の（ｃ）に示した信号電圧波形又は図３の（ｄ）に示した信号電圧波形との合成電圧波形、すなわち図３の（ｅ）に示す合成電圧波形又は図３の（ｆ）に示す合成電圧波形におけるリセットパルスＲＰが順次印加される。そのリセットパルスＲＰはいずれも、電圧値が（０−ＶＳ）＝−ＶＳの連続した２パルスである。

このようにして、図５における信号電極ＳＧ１に沿う１列の１２８画素には同時にリセットパルスＲＰが印加され、その後、信号電極ＳＧ２〜ＳＧ１６０に沿う各列の１２８画素ずつにも順次リセットパルスＲＰが印加される。
これらのリセットパルスＲＰは、いずれも図６で説明したメモリ性液晶の安定状態が変化する閾値−Ｖｔより絶対値において大きい電圧値−ＶＳの連続した２パルスからなるので、図３の（ｇ），（ｈ）における透過率曲線に示すように、各画素を全て黒（ＯＦＦ）状態にするリセット機能を果たす。

したがって、このフレームＦ１において、図７のメモリ性液晶パネルの画面４８が全て白（ＯＮ）表示のプレリセット状態から、図８に示すように、１本目の信号電極から１６０本目の信号電極まで矢示Ｂ方向に順次黒（ＯＦＦ）表示状態にリセットされる。
そのリセットパルスＲＰは、前述したように電圧値−ＶＳの連続した２パルスであり、後述するセレクトパルスＳＰの少なくとも２倍の実質的なパルス幅を有する。

この例では、駆動回路（ドライバＩＣ）から出力されるパルス信号のパルス幅を全て同じにするため、リセットパルスＲＰとしてセレクトパルスＳＰと同じパルス幅のパルスを連続して２個形成するようにしている。このようにして、リセットを確実に行うとともに、充分大きな電圧を印加することで、画素間の液晶分子もリセットできるようにする。

また、フレームＦ０とフレームＦ１では、走査電極に対しても、信号電極に対しても、同様にパルスを順次印加する駆動方法を採用しているので、各電極に対するドライバＩＣによる駆動電流も少なくでき、ドライバＩＣ内のトランジスタサイズを小型化することができる。さらに、信号電極駆動回路と走査電極駆動回路とを同等な方式で制御できるので、それぞれの駆動回路について、同一な回路で構成でき、設計が容易になる。

次に、図３に示す選択期間であるフレームＦ２について説明する。このフレームＦ２では、図３の（ａ）に示す走査電極ＴＰ１に印加される電圧波形は、最初にセレクト用のパルスとして電圧値ＶＨのパルスと電圧値ＶＳの２パルスを続けて出力する。その後、電圧値ＶＨのパルスを順次出力する。
図３の（ｂ）に示す次の走査電極ＴＰ２に印加される電圧波形として、最初に電圧値ＶＨのパルスが続けて２パルス出力され、次にセレクト用のパルスとして電圧値ＶＨのパルスと電圧値ＶＳのパルスが続けて２パルス出力される。その後、電圧値ＶＨのパルスが出力される。

このように、１２８本の走査電極ＴＰ１〜ＴＰ１２８には、１本目の走査電極から順次２パルス分遅れたタイミングで、セレクト用のパルスとして電圧値ＶＨのパルスと電圧値ＶＳのパルスが続けて印加される。それ以外はすべて、各走査電極に電圧値ＶＨのパルスが印加される。この電圧波形が、１本目から１２８本目までの走査電極に順次印加されることになる。

一方、図３の（ｃ），（ｄ）に示す信号電極ＳＧ１，ＳＧ２に印加される電圧波形として、２パルス分のタイミングで、画像データに応じて、白表示（ＯＮ）ならば、２パルス分の前半の期間に電圧値ＶＤのパルスが出力され、２パルス分の後半の期間では電圧値が０Ｖになる。
その電圧波形は、黒表示（ＯＦＦ）ならば前半では電圧値が０Ｖになり、後半では電圧値ＶＤのパルスが出力される。図示していない信号電極ＳＧ３〜ＳＧ１６０に印加する駆動波形も同様である。この各信号電圧波形は１６０本の信号電極に同時に並列に印加される。

図３の（ｃ）に示す信号電極ＳＧ１に印加される電圧波形は、第１列の各画素を１番目から順次白、黒、黒、白、黒・・・に表示させるためのセレクト用のパルス電圧の例を示している。図３の（ｄ）に示す信号電極ＳＧ２に印加される電圧波形は、第２列の各画素を１番目から順次黒、黒、黒、白、黒・・・に表示させるためのセレクト用のパルス電圧の例を示している。

したがって、各走査電極に走査電圧として電圧値ＶＨのパルスと電圧値ＶＳのパルスによるセレクトパルスが印加されたときに、信号電極に電圧値ＶＤの後に０Ｖの信号電圧が印加されている画素には、図３の（ｅ）に示すように、電圧値−ＶＨのパルスとそれに続く電圧値＋ＶＳのパルスからなるセレクトパルスＳＰｗが印加される。
また、信号電極に電圧値０Ｖの後に電圧値ＶＤの信号電圧が印加されている画素には、図３の（ｆ）に示すように、電圧値＋ＶＨのパルスとそれに続く電圧値＋ＶＤのパルスからなるセレクトパルスＳＰｂが印加される。

例えば、図５に示した画素Ｐｉｘ（１，１）と画素Ｐｉｘ（１，２）を１本目の走査電極上の第１画素と第２画素とすると、その画素を構成する部分の走査電極ＴＰ１と信号電極ＳＧ１、ＳＧ２との間に、図３の（ａ）に示した走査電圧波形と図３の（ｃ）に示した信号電圧波形又は図３の（ｄ）に示した信号電圧波形との合成電圧波形、つまり図３（ｅ）、又は（ｆ）に示す波形の電圧が印加され、フレームＦ２では、セレクトパルスＳＰｗ、ＳＰｂがそれぞれ印加される。

つまり、このフレームＦ２の期間の長さは、（２パルスの時間）と（走査電極の本数）とを掛け合わせたものに相当する。よって、前述したフレーム０とフレーム１の期間の長さよりも短くなっている。
セレクトパルスＳＰｗは、図６で説明したメモリ性液晶の安定状態が変化する閾値＋Ｖｔより大きい電圧値＋ＶＳのパルスを有しているので、図３の（ｇ）に示すように、黒（ＯＦＦ）状態にリセットされていた画素を白（ＯＮ）状態にする。

一方、セレクトパルスＳＰｂは、図６で説明したメモリ性液晶の安定状態が変化する閾値＋Ｖｔよりいずれも小さい電圧値＋ＶＨと電圧値＋ＶＤのパルスしか有していないので、図３の（ｈ）に示すように、黒（ＯＦＦ）状態にリセットされていた画素はそのままの状態を保持し、黒（ＯＦＦ）状態のままである。
したがって、このフレームＦ２においては、図９に示すように、メモリ性液晶パネルの画面４８が全て黒（ＯＦＦ）表示のリセット状態から、画像データに応じて１行目から１２８行目まで、矢示Ｃ方向に順次白（ＯＮ）又は黒（ＯＦＦ）の画像表示状態に書き換えられる。

このように、選択期間における走査電極に印加するパルス電圧と信号電極に印加するパルス電圧との組み合わせによって、任意の画素に任意の色（白あるいは黒）を表示することができる。また、セレクトパルスＳＰｗとＳＰｂのレベル差をＶＳ／２と大きく取っているので、白と黒のマージンが大きいため液晶の状態変化特性が急峻でない場合でも、表示選択を確実に行うことができる。

なお、画像データが変化したときのメモリ性液晶パネル４０の画面４８の表示書き換えには３フレームを要するが、メモリ性液晶パネルは、表示状態を保持することが可能なため、表示書き換え頻度が少なく問題はない。
また、上述した実施例では、リセット期間（フレームＦ１）におけるリセットパルスを連続する２パルスとしたが、図１０に示す例のように１パルスにしても、あるいは図１１に示す例のように３パルスなどに変えても同様な効果を期待できる。

なお、リセットパルスを１パルスにした場合は、補正期間（フレームＦ０）で電圧値ＶＳを印加していたパルスが無くなり、３パルスにした場合は、フレームＦ０で電圧値ＶＳを印加していたパルスが連続する２パルスに変わる。

これらの実施形態では、図１に示した駆動回路３０によって、メモリ性液晶パネル４０の各走査電極ＴＰ１〜ＴＰ１２８には電圧値０Ｖと正の単一極性の電圧値で構成される電圧波形の走査電圧が、複数の走査期間Ｆ０，Ｆ１，Ｆ２に亘って一貫して印加され、かつ信号電極ＳＧ１〜ＳＧ１６０にも電圧値０Ｖと走査電圧と同極性である正の単一極性の電圧値で構成される電圧波形の信号電圧が複数の走査期間Ｆ０，Ｆ１，Ｆ２に亘って一貫して印加される。

そして、各画素に表示される画像データは複数の走査期間Ｆ０，Ｆ１，Ｆ２で表示され、その複数の走査期間において、各画素を構成する部分の走査電極と信号電極との電極間に印加される合成電圧は交流化される。
上記走査電圧と信号電圧の電圧波形を、いずれも電圧値０Ｖと負の単一極性の電圧値で構成してもよい。すなわち、上記走査電圧と信号電圧の電圧波形を電圧値０Ｖと正又は負の一方だけの単一極性で同極性の電圧値で構成すればよい。

ところで、図３のフレームＦ０からＦ２の３フレーム間で、図３の（ｅ）に示した画素Ｐｉｘ（１，１）に相当する部分の電極間に印加される電圧波形は、補正用パルスＣＰ１の後半の電圧値＋ＶＳのパルスとセレクトパルスＳＰｗの後半の電圧値＋ＶＳのパルスとが、電圧値−ＶＳの２パルスからなるリセットパルスＲＰと正負の極性が同等であり、また、補正用パルスＣＰ１の前半の電圧値＋ＶＨのパルスとセレクトパルスＳＰｗの前半の電圧値−ＶＨのパルスと正負の極性が同等であり、セレクトパルスＳＰｗの後の電圧波形は正負均等である。したがって、完全に交流化され、直流成分は全く残らない。

同様に、図３のフレームＦ０からＦ２の３フレーム間で、図３の（ｆ）に示した画素Ｐｉｘ（１，２）に相当する部分の電極間に印加される電圧波形も、補正用パルスＣＰ２の１番目の電圧値ＶＤのパルスと２番目の電圧値＋ＶＳのパルスとセレクトパルスＳＰｂの後半の電圧値＋ＶＤのパルスとが、電圧値−ＶＳの２パルスからなるリセットパルスＲＰと正負の極性が同等であり、また、補正用パルスＣＰ２の３番目の電圧値−ＶＨのパルスはセレクトパルスＳＰｂの前半の電圧値＋ＶＨのパルスと正負の極性が同等であり、セレクトパルスＳＰｂの後の電圧波形は正負均等である。したがって、完全に交流化され、直流成分は全く残らない。

他の画素に相当する部分の電極間に印加される電圧波形も同様に、すべてフレームＦ０からＦ２の３フレーム間での正電圧成分と負電圧成分とが等しくなり、完全に交流化される。
このように、異なる波形の補正パルスＣＰ１，ＣＰ２（３番目の負のパルスの発生時期が異なるものも総称する）と、異なる波形のセレクトパルスＳＰｗ，ＳＰｂの組み合わせに係わりなく、フレームＦ０からＦ２の３フレーム間での正電圧成分と負電圧成分とが等しくなるように補正できる。

すなわち、補正パルスＣＰ１又はＣＰ２によって、その後の画素の表示が白であっても黒であっても、電極間に印加する電圧波形を完全に交流化するように補正することができる。そして、画素の表示状態を選択した後に補正電圧を印加したり、基準電圧を変更したりすることがないので、表示品質が低下することがなく、表示の高品質化を実現できる。図１０及び図１１に示した例においても同じ効果が得られる。

また上記補正期間、リセット期間、および選択期間には、メモリ性液晶パネルの走査電極と信号電極に１ラインごとに上記各パルスを生成する電圧波形の走査電圧および信号電圧がそれぞれ印加される。

ここで図４によって、上述した信号電圧を出力する信号電極駆動回路（カラムドライバＩＣ）３１及び走査電圧を出力する走査電極駆動回路（ロウドライバＩＣ）３２の具体例を説明する。この信号電極駆動回路３１と走査電極駆動回路３２は、回路構成が同一のドライバＩＣで、それぞれ互換性を備えている。そのため、図４は信号電極駆動回路３１と走査電極駆動回路３２とを兼用している。

そして、その各駆動回路は、駆動電圧波形制御回路３５と、それぞれセレクタ回路をなすアナログスイッチＡＳ１〜ＡＳｎとによって構成されている。アナログスイッチＡＳ１〜ＡＳｎは、図２に示したメモリ性液晶パネル４０の信号電極４４ｂ又は走査電極４４ａの数をｎ本とすると、その数ｎに対応する個数だけ設けられる。

その各アナログスイッチＡＳ１〜ＡＳｎには、図１に示した駆動用電圧発生回路１０から出力される電圧値０Ｖ、ＶＨ、ＶＤ、ＶＳがそれぞれ印加されている。そして、図１に示した制御用信号発生回路２０からの信号側制御信号ＣＳａ又は走査側制御信号ＣＳｂに制御されて、駆動電圧波形制御回路３５が出力する各セレクト信号に応じて必要な電圧を順次選択して、図２に示した各信号電極４４ｂに印加する信号電圧あるいは各走査電極４４ａに印加する走査電圧を各出力ＯＵＴ０〜ＯＵＴｎとする。

この実施形態によれば、メモリ性液晶パネル４０を駆動するために駆動回路３０が出力する走査電圧と信号電圧の各電圧波形を正又は負の単一極性とし、その各電圧波形を構成する電圧のレベル値すなわち電圧値の種類を、両方含めても４値（０Ｖ，ＶＨ，ＶＤ，ＶＳ）とすることができ、且つその各電圧波形を図３に示したように単純な波形にすることができる。

したがって、走査電極駆動回路３２および信号電極駆動回路３１の各ドライバＩＣを小型化でき、且つ安価に製作することができる。それによって、メモリ性液晶パネル４０を備えた液晶表示装置を安価に提供することが可能になる。
さらに、走査電極駆動回路３２と信号電極駆動回路３１の回路構成を同じにして互換性をもたせ、兼用できるようにすることもできる。パルス用電圧は全て同極性であるので、各電圧を発生する昇圧回路も容易に作製でき、システム全体の消費電力も低減することができる。

次に、この発明の他の実施形態を図１２によって説明する。図１２はメモリ性液晶パネルに印加する駆動電圧波形を示す図３と同様な波形図である。
この実施形態では、補正期間（フレームＦ０）には全ての走査電極と信号電極（図５参照）との電極間に補正用パルスＣＰを同時に印加し、リセット期間（フレームＦ１）には全ての走査電極と信号電極との電極間にリセットパルスＲＰを同時に印加する。それによって、画面表示のプレリセットとリセットに要する時間を大幅に短縮し、画面の更新時間を短縮することができる。以下に、その詳細を説明する。

図１２に示す補正期間であるフレームＦ０では、走査電極ＴＰ１，ＴＰ２に対して、電圧値ＶＤ（＝２／４＊ＶＳ）と電圧値ＶＳの連続した２パルスを同時に出力する。すなわち、１２８本の全ての走査電極に対して、この連続した２パルスからなる走査電圧を同時に印加する。
また、フレームＦ０では、電圧値ＶＨ（＝１／４＊ＶＳ）のパルスと電圧値０Ｖを信号電極ＳＧ１，ＳＧ２に対して同時に出力する。すなわち、１６０本の全ての信号電極に対して、電圧値ＶＨのパルスと電圧値０Ｖとからなる信号電圧を同時に印加する。

したがって、メモリ性液晶パネルの全ての画素に対して、走査電極と信号電極との電極間に、走査電圧と信号電圧との合成電圧（＋ＶＤ−ＶＨ）＝＋ＶＨと（＋ＶＳ−０）＝＋ＶＳの２パルスからなる補正用パルスＣＰが印加されることになる。その補正用パルスＣＰの後半の電圧値＋ＶＳは、メモリ性液晶の安定状態が変化する閾値＋Ｖｔより大きいため、フレームＦ０では画面表示が瞬間的に白（ＯＮ）表示状態にプレリセットされる。

図１２に示すリセット期間であるフレームＦ１では、走査電極ＴＰ１，ＴＰ２に対しては、いずれも電圧値０Ｖとする。すなわち、１２８本の全ての走査電極に対して、電圧値０Ｖの走査電圧を同時に印加する。
また、フレームＦ１では、前述したカラムドライバＩＣが、信号電極ＳＧ１，ＳＧ２に対して、電圧値ＶＳの連続した２パルスを同時に出力する。すなわち、１６０本の全ての信号電極に対して、この連続した２パルスからなる信号電圧を同時に印加する。

したがって、メモリ性液晶パネルの全ての画素に対して、走査電極と信号電極との電極間に、走査電圧と信号電圧との合成電圧（０−ＶＳ）＝−ＶＳの連続する２パルスからなるリセットパルスＲＰが印加されることになる。そのリセットパルスＲＰの電圧値−ＶＳは、メモリ性液晶の安定状態が変化する閾値−Ｖｔより小さい（絶対値において大きい）ため、フレームＦ１では画面表示が瞬間的に黒（ＯＦＦ）表示状態にリセットされる。

前述した実施形態では、図７および図８によって説明したように、画面書き換えは、走査電極あるいは信号電極を１ラインごとに行なっていたため、順次白表示の後に、順次黒表示になっていた。しかし、この実施形態では、全ての画素の電極に対して同時に、補正用パルスやリセットパルスが印加されるので、プレリセットで瞬時に全画面が白表示となり、リセットで瞬時に全画面が黒表示になる。
選択期間であるフレームＦ２における各走査電極及び信号電極に対する走査電圧及び信号電圧の印加と、それによる各画素の電極間へのセレクトパルスＳＰｗ又はＳＰｂの印加等の動作は図３によって説明した前述の実施形態と同じである。

上述の方法により、走査電極および信号電極が多数になった場合においても、補正期間とリセット期間においては、全ての走査電極および全ての信号電極に同時に電圧を印加できる。そのため、補正期間（フレームＦ０）とリセット期間（フレームＦ１）を短くでき、画面の更新に費やしていた時間を大幅に削減できる。
また、常温駆動時においては、フレームＦ０とフレームＦ１の時間幅は約３msecであるので、プレリセットの白表示およびリセットの黒表示の切り替えが一瞬となり、表示品質が向上する。また当然ながら、前述の実施形態の場合と同様に、走査電極と信号電極との間に印加される電圧は交流化される。

次に、この発明のさらに他の実施形態を図１３によって説明する。図１３はメモリ性液晶パネルに印加する駆動電圧波形を示す図３と同様な電圧波形図である。
この実施形態では、前述の各実施形態の場合と同様に、選択期間であるフレームＦ２においては、セレクトパルスを生成する電圧波形の走査電圧および信号電圧が、それぞれ走査電極と信号電極に１ラインごとに順次印加される。しかし、その各電圧印加期間の間に走査電極と信号電極のいずれにも電圧値０Ｖを印加する休止期間ｔ２を設ける。

図１３に示す補正期間であるフレームＦ０及びリセット期間であるフレームＦ１における動作は、図３によって説明した実施形態の場合と殆ど同じである。ただし、フレームＦ０においては、走査電極毎の補正用パルスの間に休止期間ｔ０を設けている。
また、フレームＦ１においては、信号電極毎のリセットパルスの間に休止期間ｔ１を設けている。しかし、これらの休止期間ｔ０と休止期間ｔ１は設けなくてもよい。

選択期間であるフレームＦ２では、走査電極ＴＰ１に対して前述したロウドライバＩＣによって、電圧値ＶＨ（＝１／４＊ＶＳ）と電圧値ＶＳの連続した２パルスが出力され、その後休止期間ｔ２（電圧値０Ｖ）が設定される。走査電極ＴＰ２にも、上記ロウドライバＩＣから同様のパルスが順次出力される。それ以外はすべて、電圧値ＶＨのパルスが出力される。すなわち、１２８本の全ての走査電極に対して、電圧値ＶＨと電圧値ＶＳの連続した２パルスからなる走査電圧を休止期間ｔ２の間隔を置いて順次印加する。

さらに、そのカラムドライバＩＣがこの２パルスの走査電圧の出力に同期して、信号電極ＳＧ１，ＳＧ２に、画像データに応じた信号電圧を出力する。すなわち、白表示（ＯＮ）ならば、そのカラムドライバＩＣが２パルスの前半期間に電圧値ＶＤのパルスが出力し、２パルスの後半期間では電圧値０Ｖを出力する。黒表示（ＯＦＦ）ならば、そのカラムドライバＩＣが２パルスの前半期間に電圧値０Ｖを出力し、２パルスの後半期間では電圧値ＶＤのパルスが出力する。

図示していない信号電極ＳＧ３〜ＳＧ１６０にも、そのカラムドライバＩＣによって同様な信号電圧が出力される。すなわち、１ラインごとの各走査電極ＴＰ１〜ＴＰ１２８に対する２パルスの走査電圧の順次出力に同期して、１６０本の信号電極ＳＧ１〜ＳＧ１６０に同時に並列に１ラインの各画素の画像データに応じた信号電圧を出力する。しかし、その各走査電極及び信号電極への電圧印加期間の間に、走査電圧と信号電圧のいずれにも電圧値０Ｖの休止期間ｔ２を設けている。

それによって、例えば、図５に示した画素Ｐｉｘ（１，１）と画素Ｐｉｘ（１，２）を１本目の走査電極上の第１画素と第２画素とすると、その各画素を構成する部分の走査電極ＴＰ１と信号電極ＳＧ１、ＳＧ２との間に、図１３のフレームＦ２における期間ＳＥＬ０では、合成電圧波形（ＴＰ１−ＳＧ１）および合成電圧波形（ＴＰ１−ＳＧ２）のセレクトパルスＳＰｗ、ＳＰｂがそれぞれ印加される。

この例では、−ＶＨのパルスと＋ＶＳのパルスからなるセレクトパルスＳＰｗが印加された画素Ｐｉｘ（１，１）は白表示になり、＋ＶＨのパルスと＋ＶＤのパルスからなるセレクトパルスＳＰｂが印加された画素Ｐｉｘ（１，２）は黒表示になる。
この期間ＳＥＬ０には、走査電極の第１ラインと全ての信号電極との間に、つまり画素Ｐｉｘ（１，１）〜Ｐｉｘ（１，１６０）に、セレクトパルスＳＰｗあるいはＳＰｂのいずれかが印加されて白か黒の表示になる。

次の期間ＳＥＬ１には、走査電極の第２ラインと全ての信号電極との間、つまり画素Ｐｉｘ（２，１）〜Ｐｉｘ（２，１６０）に、セレクトパルスＳＰｗあるいはＳＰｂのいずれかが印加されて白か黒の表示になる。
このようにして、走査電極の最後のラインと全ての信号電極との間、つまり画素Ｐｉｘ（１２８，１）〜Ｐｉｘ（１２８，１６０）に、１ラインごとに順次セレクトパルスＳＰｗあるいはＳＰｂのいずれかが印加され、画面全体の表示が書き換えられる。そのセレクトパルスと次のセレクトパルスの間に全て休止期間ｔ２が設けられることになる。

このように休止期間ｔ２を設けるのは誤表示の発生を確実に防止するためである。
セレクトパルスを生成する電圧波形の走査電圧および信号電圧が、それぞれ走査電極と信号電極に休止期間なしに順次印加されると、画素データによっては、例えば黒表示の次が白表示の場合、信号電圧は、電圧値ＶＤの連続した２パルスになり、信号電極に印加することとなる。電圧値ＶＤの時間幅が２倍になることは、電圧値ＶＤの電圧幅が２倍であるＶＳに近くなるために、誤表示が生じる可能性がある。

しかし、この実施形態のように、セレクトパルスが印加された後に、走査電極と信号電極のいずれにも電圧値０Ｖを印加する休止期間ｔ２を設けることにより、信号電極に印加する電圧値ＶＤのパルスが連続した２パルスになることがなくなるため、誤表示する恐れがなくなる。

この休止期間ｔ２は、あまり短いと誤表示を防ぐ効果が不十分になるので、セレクトパルスの１パルスの幅（走査電極及び信号電極に印加する各電圧波形の１パルスの幅と同じ）と同等以上の期間にするのが望ましい。
しかし、休止期間ｔ２が長すぎると、フレームＦ２の期間が長くなり、画面の書き換えが遅くなるので適切な長さに設定する。例えば、セレクトパルスの１パルスの幅が１．５msec野場合、休止期間ｔ２を２msec〜１０msec程度に設定すればよい。

ところで、このように選択期間中に休止期間ｔ２を設ける場合、駆動回路（ドライバＩＣ）の設計上、図１３に示したように補正期間（フレームＦ０）中にも休止期間ｔ０を、リセット期間（フレームＦ１）中にも休止期間ｔ１をそれぞれ設けた方がよい場合がある。その場合の休止期間ｔ０，ｔ１は、選択期間中の休止期間ｔ２よりも短くてよく、なるべく短くした方がよい。それによって、フレームＦ０とＦ１の期間をフレームＦ２の期間よりも短くし、誤表示の低減を図るために選択期間中に休止期間を設けた場合でも、画面の更新時間があまり長くならないようにすることができる。

また、当然ながら、補正期間（フレームＦ０）における補正パルスとリセット期間（フレームＦ１）におけるリセットパルスは、図１２によって説明した実施形態のように、全走査電極と全信号電極に同時に印加するようにしてもよい。その場合には、画面の更新時間をさらに短縮することができる。

上述の各実施形態では、メモリ性液晶パネルのメモリ性液晶層に強誘電性液晶を使用する場合について説明したが、コレステリック液晶等の他のメモリ性液晶を使用してもよい。その場合には、使用するメモリ性液晶の安定状態が変化する閾値電圧を考慮して、前述した電圧値ＶＨ，ＶＤおよびＶＳの絶対値を設定すればよい。

この発明による液晶表示装置は、書き換え頻度の少ない静的な画像を表示する各種の装置に利用でき、携帯情報端末の表示装置などに有用である。特に、電子ブックや電子辞書など電池で駆動したときにも長時間使い続ける必要がある端末装置に適している。また、頻繁に画面書き換えが行われないので、画面のちらつきがない良好な表示媒体を実現できる。

１０：駆動用電圧発生回路 ２０：制御用信号発生回路
３０：駆動回路 ３１：信号電極駆動回路
３２：走査電極駆動回路 ３５：駆動電圧波形制御回路
４０：メモリ性液晶パネル ４１ａ，４１ｂ：偏光板
４２：メモリ性液晶層 ４３ａ，４３ｂ：ガラス基板
４４ａ：走査電極 ４４ｂ：信号電極
４５ａ，４５ｂ：配向膜 ４６：反射板 ４７：シール剤
４８：メモリ性液晶パネルの画面
ＴＰ１〜ＴＰ４：走査電極 ＳＧ１〜ＳＧ４：信号電極
Ｐｉｘ（１，１）：１行１列の画素
Ｐｉｘ（１，２）：１行２列の画素

Claims (15)

1. 対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持し、前記走査電極と前記信号電極とが前記メモリ性液晶を挟んで対向する部分で画素を形成するメモリ性液晶パネルと、該メモリ性液晶パネルを駆動して画像データを前記画素に表示させる駆動回路とを備えた液晶表示装置であって、
   前記駆動回路によって、前記メモリ性液晶パネルの前記走査電極には電圧値０Ｖと正または負の一方だけの単一極性の電圧値で構成される電圧波形の走査電圧が、複数の走査期間に亘って一貫して印加され、かつ前記信号電極にも電圧値０Ｖと前記走査電圧と同極性の単一極性の電圧値で構成される電圧波形の信号電圧が複数の走査期間に亘って一貫して印加され、
   前記画素に表示される画像データは前記複数の走査期間で表示され、該複数の走査期間において、前記画素を構成する部分の前記走査電極と信号電極との電極間に印加される電圧が交流化され、
   前記複数の走査期間のうち、一つの走査期間が、画素に表示させるために前記電極間にセレクトパルスを印加する選択期間を有し、該選択期間を有する走査期間の前に配置される走査期間は、画素の状態をリセットするために前記電極間にリセットパルスを印加するリセット期間を有し、該リセット期間を有する走査期間の前に配置される走査期間は、前記交流化のための補正用パルスを印加する補正期間を有することを特徴とする液晶表示装置。
2. 前記駆動回路が出力する前記走査電圧の電圧波形と前記信号電圧の電圧波形の合成波形が、前記画素を構成する部分の前記走査電極と信号電極間に印加される合成電圧の波形であり、
   前記複数の走査期間のうち、前記補正期間では前記画素における前記メモリ性液晶を二つの安定状態のうち一方の安定状態にし、前記リセット期間では該メモリ性液晶を他方の安定状態にし、前記選択期間では該メモリ性液晶を前記一方あるいは他方の安定状態にすることを特徴とする請求項１に記載の液晶表示装置。
3. 前記合成電圧の波形は、前記補正期間において補正用パルスを有し、前記リセット期間においてリセットパルスを有し、前記選択期間においてセレクトパルスを有し、
   前記補正用パルスは、主として前記走査電圧の電圧波形により構成され、
   前記リセットパルスは、前記走査電圧を電圧値０Ｖとして前記信号電圧の電圧波形により構成され、
   前記セレクトパルスは、前記信号電圧の電圧波形と前記走査電圧の電圧波形とにより構成されることを特徴とする請求項２に記載の液晶表示装置。
4. 前記リセットパルスは、前記セレクトパルスと少なくとも同等の実質的なパルス幅を有することを特徴とする請求項１から３のいずれか一項に記載の液晶表示装置。
5. 前記補正期間、前記リセット期間、および前記選択期間には、１ラインごとに前記各パルスを生成する電圧波形の前記走査電圧および前記信号電圧が、前記走査電極と前記信号電極にそれぞれ印加されることを特徴とする請求項１から４のいずれか一項に記載の液晶表示装置。
6. 前記駆動回路が出力する前記走査電圧の電圧波形と前記信号電圧の電圧波形は、いずれも、前記メモリ性液晶の安定状態が変化する閾値よりも絶対値において大きい正又は負の第１の電圧値（ＶＳ）、該第１の電圧値と同じ極性で前記閾値よりも絶対値において小さい第２の電圧値（ＶＤ）、該第２の電圧値と同じ極性で該第２の電圧値よりも絶対値において小さい第３の電圧値（ＶＨ）、および電圧値０Ｖの４値で構成されていることを特徴とする請求項１から５のいずれか一項に記載の液晶表示装置。
7. 前記第２の電圧値（ＶＤ）は前記第１の電圧値（ＶＳ）の１／２であり、前記第３の電圧値（ＶＨ）は前記第１の電圧値（ＶＳ）の１／４であることを特徴とする請求項６に記載の液晶表示装置。
8. 前記選択期間においては、前記信号電圧の電圧波形は前記第２の電圧値（ＶＤ）と電圧値０Ｖとで構成されていることを特徴とする請求項６又は７に記載の液晶表示装置。
9. 前記選択期間においては、前記走査電圧の電圧波形は前記セレクトパルスだけが前記第１の電圧値（ＶＳ）で、それ以外の期間は前記第３の電圧値（ＶＨ）と電圧値０Ｖとで構成されていることを特徴とする請求項８に記載の液晶表示装置。
10. 前記補正期間、前記リセット期間、および前記選択期間において、前記駆動回路が出力する前記走査電圧と前記信号電圧の基準電位は常に０Ｖであることを特徴とする請求項６から９のいずれか一項に記載の液晶表示装置。
11. 前記補正期間、前記リセット期間、および前記選択期間は、いずれも前記メモリ性液晶パネルの画面全体を１回書き換える１走査期間であることを特徴とする請求項１から１０のいずれか一項に記載の液晶表示装置。
12. 前記補正期間には前記走査電極と信号電極との電極間に前記補正用パルスを印加し、前記リセット期間には前記電極間に前記リセットパルスを印加し、前記補正用パルスと前記リセットパルスはそれぞれ全ての前記走査電極及び前記信号電極に同時に印加されることを特徴とする請求項１から１１のいずれか一項に記載の液晶表示装置。
13. 前記選択期間に前記セレクトパルスが印加された直後には、前記走査電極と前記信号電極のいずれにも電圧値０Ｖを印加する休止期間を設けることを特徴とする請求項１から１２のいずれか一項に記載の液晶表示装置。
14. 前記休止期間が前記セレクトパルスの１パルスの幅と同等以上の期間であることを特徴とする請求項１３に記載の液晶表示装置。
15. 前記駆動回路は、前記走査電極に走査電圧を印加するための走査電極駆動回路と、前記信号電極に信号電圧を印加するための信号電極駆動回路とを備え、前記走査電極駆動回路と前記信号電極駆動回路とは回路構成が同一で、それぞれ互換性を有していることを特徴とする請求項１から１４のいずれか一項に記載の液晶表示装置。
    
    

Images