JP2010039484A5

JP2010039484A5 -

Info

Publication number: JP2010039484A5
Application number: JP2009162816A
Authority: JP
Filing date: 2009-07-09
Publication date: 2012-07-26
Anticipated expiration: 2029-07-09

Description

図５はその走査電極と信号電極の一部を拡大し、液晶パネルの基板面に垂直な方向から見た平面図であり、ＴＰ１〜ＴＰ４は走査電極、ＳＧ１〜ＳＧ４は信号電極である。この走査電極と信号電極の間にメモリ性液晶が介在しており、走査電極ＴＰ１〜ＴＰ４と信号電極ＳＧ１〜ＳＧ４とがメモリ性液晶を挟んで対向する部分（図５において走査電極ＴＰ１〜ＴＰ４と信号電極ＳＧ１〜ＳＧ４とが重なっている部分）でそれぞれ画素Ｐｉｘ（ｘ，ｙ）を形成している。

ところで、図５に示したようにマトリクス状に画素Ｐｉｘ（ｘ，ｙ）を形成した液晶パネルは、通常、時分割駆動方法によって画面書き換えを行っている。
すなわち、走査電極ＴＰ１〜ＴＰ４を１ライン毎に例えばＴＰ１、ＴＰ２、・・・へと、走査電極駆動回路（図示せず）から走査電圧が順次出力され、それに同期した信号電圧が信号電極駆動回路（図示せず）から各信号電極ＳＧ１〜ＳＧ４に並列に出力される。なお、信号電圧は各画素Ｐｉｘ（ｘ，ｙ）に表示される画像データに応じた電圧波形となる。

それによって、リセット期間ＲＳにおいて、信号電圧に走査電圧を加えた合成電圧が印加されることになり、したがって、合成電圧波形ＴＳ（１，１）に示すように、電圧値が（ＶＲＴ＋ＶＲＳ）および−（ＶＲＴ＋ＶＲＳ）のリセットパルスが、画素Ｐｉｘ（１，１）に印加される。

その透過率はＴＶ（１，１）に示すように、選択期間ＳＥの後半部において、選択パルスとして、図６で説明した正側の閾値＋Ｖｔを超える正電圧であるため、第２の強誘電状態から第１の強誘電状態すなわち透過率が高い白表示となる。
さらに、非選択期間ＮＳＥでは、駆動回路が走査電極ＴＰ１に走査電圧として電圧値０Ｖを出力し、信号電極ＳＧ１に、信号電圧として電圧値０Ｖまたは−ＶＤ、＋ＶＤの双極性パルスを出力する。

そして、各画素に表示する画像データを複数の走査期間Ｆ１，Ｆ２で表示するようにし、その複数の走査期間において、合成電圧波形（ＴＰ１−ＳＧ１）、（ＴＰ２−ＳＧ１）を図１５に示すように、信号電圧に走査電圧を加えた合成電圧が、画素ＴＳ（１，１）、ＴＳ（２，１）に印加されることで交流化が成されるようにした。

特開２００６−３０９６４号公報

その走査期間Ｆ１は、各画素のメモリ性液晶を第１の安定状態にするリセット期間ＲＳと、第１の安定状態あるいは第２の安定状態にする選択期間ＳＥ１，ＳＥ２と、その後の安定状態を保持する非選択期間ＮＳＥ１とからなり、走査期間Ｆ２では、走査期間Ｆ１で保持された安定状態をそのまま維持する。

さらに、その複数の走査期間のうち、一つの走査期間が、画素に表示させるために上記電極間にセレクトパルスを印加する選択期間を有し、該選択期間を有する走査期間の前に配置される走査期間は、画素の状態をリセットするために上記電極間にリセットパルスを印加するリセット期間を有し、該リセット期間を有する走査期間の前に配置される走査期間は、上記交流化のための補正用パルスを印加する補正期間を有する。

上記駆動回路が出力する上記走査電圧の電圧波形と上記信号電圧の電圧波形の合成波形を、画素を構成する部分の走査電極と信号電極間に印加される合成電圧の波形とするとよい。その場合、上記複数の走査期間のうち、上記補正期間では画素におけるメモリ性液晶を二つの安定状態のうち一方の安定状態にし、上記リセット期間ではそのメモリ性液晶を他方の安定状態にし、上記選択期間ではそのメモリ性液晶を上記一方あるいは他方の安定状態にするとよい。

上記合成電圧の波形は、上記補正期間において補正用パルスを有し、上記リセット期間においてリセットパルスを有し、上記選択期間においてセレクトパルスを有する。
そして、上記補正用パルスは、主として上記走査電圧の電圧波形により構成され、上記リセットパルスは、上記走査電圧を電圧値０Ｖとして上記信号電圧の電圧波形により構成され、上記セレクトパルスは、上記信号電圧の電圧波形と上記走査電圧の電圧波形とにより構成されるようにするとよい。

上記駆動回路が出力する上記走査電圧の電圧波形と信号電圧の電圧波形を、いずれも、上記メモリ性液晶の安定状態が変化する閾値よりも絶対値において大きい正又は負の第１の電圧値（ＶＳ）、その第１の電圧値と同じ極性で上記閾値よりも絶対値において小さい第２の電圧値（ＶＤ）、この第２の電圧値と同じ極性で第２の電圧値よりも絶対値において小さい第３の電圧値（ＶＨ）、および電圧値０Ｖの４値で構成するのが望ましい。

上記第２の電圧値（ＶＤ）は上記第１の電圧値（ＶＳ）の１／２とし、上記第３の電圧値（ＶＨ）は上記第１の電圧値（ＶＳ）の１／４にするとよい。
上記選択期間においては、上記走査電圧の電圧波形は上記セレクトパルスだけが上記第１の電圧値（ＶＳ）で、それ以外の期間は第３の電圧値（ＶＨ）と電圧値０Ｖとで構成するとよい。

上記補正期間、リセット期間、および選択期間において、上記駆動回路が出力する走査電圧と信号電圧の基準電位は常に０Ｖにすることができる。上記補正期間、リセット期間、および選択期間は、いずれも上記メモリ性液晶パネルの画面全体を１回書き換える１走査期間にすることができる。

上記補正期間には上記走査電極と信号電極との電極間に上記補正用パルスを印加し、上記リセット期間には上記電極間に上記リセットパルスを印加し、その補正用パルスとリセットパルスはそれぞれ全ての上記走査電極と信号電極に同時に印加するようにすれば、画面の更新時間を短縮することができる。

上記選択期間には、上記セレクトパルスが印加された直後には、上記走査電極と上記信号電極のいずれにも電圧値０Ｖを印加する休止期間を設けることにより、誤表示が生じるのを防ぐことができる。その休止期間の長さは、上記セレクトパルスの１パルスの幅と同等以上であるのが望ましい。

図１は、この発明による液晶表示装置の一実施形態を示すブロック構成図であり、図２は、そのメモリ性液晶パネルの構成を示す模式的な断面図である。なお、図２はパネルの厚さ方向の寸法を大幅に拡大して示しており、その各部の厚さの比率も正確なものではない。図３は、図１に示した液晶表示装置におけるメモリ性液晶パネルに印加する駆動電圧波形と透過率との関係を示す波形図であり、図４は、図１における駆動回路を構成する走査電極駆動回路及び信号電極駆動回路の具体例を示すブロック回路図である。

そのメモリ性液晶パネル４０は図２に示すように構成されている。これは一般的なメモリ性液晶パネルと同様な構成であり、約２μｍの厚さのメモリ性液晶層４２を挟持した一対のガラス基板４３ａ、４３ｂを一定の間隔（約２μｍ）を保ってシール剤４７で接着している。その一対のガラス基板４３ａ、４３ｂの対向面には、多数の画素をドットマトリクス状に形成するように、それぞれ複数のストライプ状の透明電極（ＩＴＯ）による走査電極４４ａと信号電極４４ｂが互いに直交する方向に並んで形成されており、その上にそれぞれ配向膜４５ａ、４５ｂが形成されて配向処理が成されている。

したがって、１本目から１２８本目までの走査電極に２パルスずつがタイミングを遅らせて、順次印加される。それによって、電圧値ＶＤのパルスと電圧値ＶＳのパルスとからなる補正用のパルス電圧が各走査電極に順次印加されることになる。
一方、図３の（ｃ）に信号電極ＳＧ１に印加される信号電圧波形が示されている。そこで、前述したカラムドライバＩＣは、走査電極に印加された２パルスの前半で補正用の電圧値ＶＨのパルスを出力し、その後、そのフレームの残りの期間は電圧値０Ｖを出力する。

図５に示した画素Ｐｉｘ（１，２）は、画素Ｐｉｘ（１，１）と同じ走査電極上の画素であるから、その画素を構成する部分の走査電極ＴＰ１と信号電極ＳＧ２との間に、図３の（ａ）に示した走査電圧波形と図３の（ｄ）に示した信号電圧波形との合成電圧波形、つまり図３の（ｆ）に示す波形を有する電圧が印加され、補正期間（フレームＦ０）には補正用パルスＣＰ２が印加される。

次に、これらのパルスについて詳細に説明する。図３の（ｃ）に示す信号電極ＳＧ１に印加される電圧波形として、最初に電圧値ＶＳのパルスが連続して２パルス出力され、その後の残りのフレームは電圧値０Ｖである。
図３の（ｄ）に示す次の信号電極ＳＧ２に印加される電圧波形は、最初の２パルス分の期間では電圧値０Ｖであり、次に電圧値ＶＳのパルスが連続して２パルスあり、その後残りのフレームは電圧値０Ｖである。このように、各信号電極ＳＧ１〜ＳＧ１６０には２パルスずつずらして、リセット用パルス電圧として電圧値ＶＳのパルスが連続して２パルス順次印加される。

図３の（ｃ）に示す信号電極ＳＧ１に印加される電圧波形は、第１列の各画素を１番目から順次白、黒、黒、白、黒・・・に表示させるためのセレクト用のパルス電圧の例を示している。図３の（ｄ）に示す信号電極ＳＧ２に印加される電圧波形は、第２列の各画素を１番目から順次黒、黒、黒、白、黒・・・に表示させるためのセレクト用のパルス電圧の例を示している。

一方、セレクトパルスＳＰｂは、図６で説明したメモリ性液晶の安定状態が変化する閾値＋Ｖｔよりいずれも小さい電圧値＋ＶＨと電圧値＋ＶＤのパルスしか有していないので、図３の（ｈ）に示すように、黒（ＯＦＦ）状態にリセットされていた画素はそのままの状態を保持し、黒（ＯＦＦ）状態のままである。
したがって、このフレームＦ２においては、図９に示すように、メモリ性液晶パネルの画面４８が全て黒（ＯＦＦ）表示のリセット状態から、画像データに応じて１行目から１２８行目まで、矢示Ｃ方向に順次白（ＯＮ）又は黒（ＯＦＦ）の画像表示状態に書き換えられる。

これらの実施形態では、図１に示した駆動回路３０によって、メモリ性液晶パネル４０の各走査電極ＴＰ１〜ＴＰ１２８には電圧値０Ｖと正の単一極性の電圧値で構成される電圧波形の走査電圧が、複数の走査期間Ｆ０，Ｆ１，Ｆ２に亘って一貫して印加され、かつ信号電極ＳＧ１〜ＳＧ１６０にも電圧値０Ｖと走査電圧と同極性である正の単一極性の電圧値で構成される電圧波形の信号電圧が複数の走査期間Ｆ０，Ｆ１，Ｆ２に亘って一貫して印加される。

ところで、図３のフレームＦ０からＦ２の３フレーム間で、図３の（ｅ）に示した画素Ｐｉｘ（１，１）に相当する部分の電極間に印加される電圧波形は、補正用パルスＣＰ１の後半の電圧値＋ＶＳのパルスとセレクトパルスＳＰｗの後半の電圧値＋ＶＳのパルスとが、電圧値−ＶＳの２パルスからなるリセットパルスＲＰと正負の極性が同等であり、また、補正用パルスＣＰ１の前半の電圧値＋ＶＨのパルスとセレクトパルスＳＰｗの前半の電圧値−ＶＨのパルスと正負の極性が同等であり、セレクトパルスＳＰｗの後の電圧波形は正負均等である。したがって、完全に交流化され、直流成分は全く残らない。

同様に、図３のフレームＦ０からＦ２の３フレーム間で、図３の（ｆ）に示した画素Ｐｉｘ（１，２）に相当する部分の電極間に印加される電圧波形も、補正用パルスＣＰ２の１番目の電圧値ＶＤのパルスと２番目の電圧値＋ＶＳのパルスとセレクトパルスＳＰｂの後半の電圧値＋ＶＤのパルスとが、電圧値−ＶＳの２パルスからなるリセットパルスＲＰと正負の極性が同等であり、また、補正用パルスＣＰ２の３番目の電圧値−ＶＨのパルスはセレクトパルスＳＰｂの前半の電圧値＋ＶＨのパルスと正負の極性が同等であり、セレクトパルスＳＰｂの後の電圧波形は正負均等である。したがって、完全に交流化され、直流成分は全く残らない。

図１２に示す補正期間であるフレームＦ０では、走査電極ＴＰ１，ＴＰ２に対して、電圧値ＶＤ（＝２／４＊ＶＳ）と電圧値ＶＳの連続した２パルスを同時に出力する。すなわち、１２８本の全ての走査電極に対して、この連続した２パルスからなる走査電圧を同時に印加する。
また、フレームＦ０では、電圧値ＶＨ（＝１／４＊ＶＳ）のパルスと電圧値０Ｖを信号電極ＳＧ１，ＳＧ２に対して同時に出力する。すなわち、１６０本の全ての信号電極に対して、電圧値ＶＨのパルスと電圧値０Ｖとからなる信号電圧を同時に印加する。

図示していない信号電極ＳＧ３〜ＳＧ１６０にも、そのカラムドライバＩＣによって同様な信号電圧が出力される。すなわち、１ラインごとの各走査電極ＴＰ１〜ＴＰ１２８に対する２パルスの走査電圧の順次出力に同期して、１６０本の信号電極ＳＧ１〜ＳＧ１６０に同時に並列に１ラインの各画素の画像データに応じた信号電圧を出力する。しかし、その各走査電極及び信号電極への電圧印加期間の間に、走査電圧と信号電圧のいずれにも電圧値０Ｖの休止期間ｔ２を設けている。

この休止期間ｔ２は、あまり短いと誤表示を防ぐ効果が不十分になるので、セレクトパルスの１パルスの幅（走査電極及び信号電極に印加する各電圧波形の１パルスの幅と同じ）と同等以上の期間にするのが望ましい。
しかし、休止期間ｔ２が長すぎると、フレームＦ２の期間が長くなり、画面の書き換えが遅くなるので適切な長さに設定する。例えば、セレクトパルスの１パルスの幅が１．５msec野場合、休止期間ｔ２を２msec〜１０msec程度に設定すればよい。

Claims

前記駆動回路が出力する前記走査電圧の電圧波形と前記信号電圧の電圧波形の合成波形が、前記画素を構成する部分の前記走査電極と信号電極間に印加される合成電圧の波形であり、
前記複数の走査期間のうち、前記補正期間では前記画素における前記メモリ性液晶を二つの安定状態のうち一方の安定状態にし、前記リセット期間では該メモリ性液晶を他方の安定状態にし、前記選択期間では該メモリ性液晶を前記一方あるいは他方の安定状態にすることを特徴とする請求項１に記載の液晶表示装置。
前記駆動回路が出力する前記走査電圧の電圧波形と前記信号電圧の電圧波形は、いずれも、前記メモリ性液晶の安定状態が変化する閾値よりも絶対値において大きい正又は負の第１の電圧値（ＶＳ）、該第１の電圧値と同じ極性で前記閾値よりも絶対値において小さい第２の電圧値（ＶＤ）、該第２の電圧値と同じ極性で該第２の電圧値よりも絶対値において小さい第３の電圧値（ＶＨ）、および電圧値０Ｖの４値で構成されていることを特徴とする請求項１から５のいずれか一項に記載の液晶表示装置。
前記選択期間においては、前記信号電圧の電圧波形は前記第２の電圧値（ＶＤ）と電圧値０Ｖとで構成されていることを特徴とする請求項６又は７に記載の液晶表示装置。