JP4705494B2 - メモリ性液晶パネル - Google Patents

Description

本発明は、メモリ性液晶パネルに関するものであり、特に液晶の二つの安定状態によるメモリ性効果を利用することで低電圧動作を可能とし、液晶パネルの消費電力を低減するような液晶パネルに関する。

最近注目されている電子書籍や電子新聞などにおいて、表示画面を頻繁に切り替えないような携帯情報端末の表示装置として、メモリ性を有する液晶が注目されている。メモリ性を有するということは、すなわち電圧が無印加時においても表示状態を維持することができる。この特徴を用いることで液晶表示装置の消費電力を低減することが可能になる。メモリ性を有する液晶パネルに用いられる液晶材料としては、強誘電性液晶、コレステリック液晶等が知られている。

ここで、従来の液晶パネルを駆動する方法について、メモリ液晶として強誘電性液晶を用いて説明する。図４は、一般的な液晶パネルの構成を示す断面図である。図４に示すように、液晶パネル４０は、約２ｕｍの厚さの液晶層４２を挟持した一対のガラス基板４３ａ、４３ｂと、これら２枚のガラス基板４３ａ、４３ｂを接着するシール剤４７とで構成されている。ガラス基板４３ａ、４３ｂのそれぞれの対向面には、複数の画素をドットマトリクス状に配置するように透明電極（ＩＴＯ）４４ａ、４４ｂが形成されており、その上に配向膜４５ａ、４５ｂが配置され、配向処理が成されている。

さらに、一方のガラス基板（以下、第１のガラス基板とする）４３ａの外側には、第１の偏光板４１ａが設置されている。他方のガラス基板（以下、第２のガラス基板とする）４３ｂの外側には、第１の偏光板４１ａと偏光軸が９０°異なるようにして第２の偏光板４１ｂが設置されている。この第２の偏光板４１ｂの外側には、反射板４６が配置されている。また、第２の偏光板４１ｂと反射板４６の代わりに、偏光機能を備えた反射型偏光板を設置してもより。また、反射板４６を半透過反射板として第２の偏光板４１ｂの内側に配置してもよい。

次に、強誘電性液晶の電気光学効果について説明する。図３は強誘電性液晶の透過率と電圧の特性図である。強誘電性液晶は２つの安定状態を持ち、その２つの安定状態はある閾値を超えた電圧を印加することによって状態が切り替わり、印加電圧の極性によって第１の強誘電状態（ＯＮ状態）あるいは第２の強誘電状態（ＯＦＦ状態）を選択することができる。すなわち初期（電圧無印加）時には、第１あるいは第２の強誘電状態で安定して存在するが、電圧がＶ１を超えてＶ２まで印加されると、第１の強誘電状態になる。その状態から印加電圧を徐々に下げても第１の強誘電状態を維持する。さらに電圧をＶ３からＶ４を超えて印加することで液晶分子は第２の強誘電状態に切り替わる。その状態から印加電圧を徐々に上げても第２の強誘電状態を維持する。この特性図で明らかなように強誘電性液晶を用いた液晶ディスプレイは、電圧が無印加時すなわち消費電力がゼロの時においても、その透過率、つまり表示状態を維持（メモリ性）できる。

図２は強誘電性液晶をマトリクス型の画素（例えば４×４）に形成したときの液晶パネルの平面図である。図２に示すようなマトリクス型の液晶パネルは、通常、時分割駆動方法によって表示を行っている。すなわち、走査電極群ＣＯＭ〜ＣＯＭ４を１ライン毎に例えばＣＯＭ１、ＣＯＭ２、・・・へと、走査電極駆動回路（図示せず）から走査側電圧波形として電圧が順次印加され、それに同期した信号側電圧波形が、同様に信号電極駆動回路（図示せず）から信号電極群ＳＥＧ１〜ＳＥＧ４へと並列に印加される。なお、信号側
電圧は画素に表示される内容に応じた信号波形が出力する。

このとき、ＯＮ状態のときに白表示、ＯＦＦ状態のときに黒表示になるように、液晶パネルの外側に配置した一対の偏光板（図示しない）については、それぞれの吸収軸がクロスニコルになるように配置する。

次に、このような図２に示す強誘電性液晶パネルの１行１列の画素Ｐｉｘ（１，１）を白表示、２行１列の画素Ｐｉｘ（２，１）を黒表示とする駆動方法について図５を用いて説明する。図５は、一般的な強誘電性液晶パネルを駆動するための走査側電圧波形と信号側電圧波形、および画素に印加する合成電圧波形と強誘電性液晶の透過率曲線を示したものである。

白表示（ＯＮ（Ｗ））の場合には、リセット期間ＲＳにおいて、全ての走査電極に走査側電圧波形ＴＰ１で示すようなリセット電圧±ＶＲＴの双極性パルスが印加される。同時に、全ての信号電極に信号側電圧波形ＳＧ１で示すような信号電圧±ＶＲＳの双極性パルスが印加される。これにより、リセット期間ＲＳの後半部では、リセット電圧と信号電圧の差分の電圧−（ＶＲＴ＋ＶＲＳ）が全ての画素に印加され、全ての画素は、図３の閾値電圧Ｖ４を超え、第二の強誘電状態すなわち黒表示となる。

選択期間ＳＥでは、走査電極ＴＰ１に、選択電圧±ＶＳの双極性パルスが印加され、信号電極ＳＧ１に、信号電圧±ＶＤの双極性パルスが印加される。これにより、選択期間ＳＥの後半部では、選択電圧と信号電圧の差分の電圧＋（ＶＳ＋ＶＤ）が画素Ｐｉｘ（１，１）に印加され、図３の閾値電圧Ｖ２を超え、第一の強誘電状態すなわち白表示となる。

保持期間ＮＳＥでは、走査電極ＴＰ１に、電圧ゼロが印加され、信号電極ＳＧ１に表示内容に応じた信号電圧±ＶＤの双極性パルスが印加される。図中四角で示したパルスは、＋ＶＤ、−ＶＤによって構成される任意のパルス列である。例えば、一方の表示内容では、リセット電圧と同様に、＋ＶＤ、−ＶＤの順に印加され、他方の表示内容では、−ＶＤ、＋ＶＤの順に印加される。合成電圧波形ＴＳ（１，１）で示す通り、保持期間ＮＳＥでは、信号側電圧波形ＳＧ１がそのまま反映され、±ＶＤの電圧がＰｉｘ（１，１）に印加されるが図３の閾値電圧Ｖ３を超えないので、選択期間ＳＥで決定された透過率を維持し、白表示が持続される。

一方、黒表示（ＯＦＦ（Ｂ））では、選択期間ＳＥにおいて、走査電極ＴＰ１に、選択電圧±ＶＳの双極性パルスが印加され、信号電極ＳＧ１に、信号電圧±ＶＤの双極性パルスが印加される。これにより、選択期間ＳＥの後半部では、選択電圧と信号電圧の差分の電圧＋（ＶＳ−ＶＤ）が画素Ｐｉｘに印加されるが図３の閾値電圧Ｖ１を超えないので、リセット期間ＲＳで決定された透過率を維持し、黒表示が持続される。

保持期間ＮＳＥでは、走査電極ＴＰ１に、電圧ゼロが印加され、信号電極ＳＥＧ１に表示内容に応じた信号電圧±ＶＤの双極性パルスが印加される。図中四角で示したパルスは、＋ＶＤ、−ＶＤによって構成される任意のパルス列である。例えば、一方の表示内容では、リセット電圧と同様に、＋ＶＤ、−ＶＤの順に印加され、他方の表示内容では、−ＶＤ、＋ＶＤの順に印加される。合成電圧波形ＴＳ（１，１）で示す通り、保持期間ＮＳＥでは、信号側電圧波形ＳＧ１がそのまま反映され、±ＶＤの電圧がＰｉｘに印加されるが図３の閾値電圧Ｖ１を超えないので、リセット期間ＲＳで決定された透過率を維持し、黒表示が持続される。

このように従来の駆動方法では、双極性のリセットパルスと双極性の選択パルスと保持パルスからなり、駆動電圧は７レベル値以上（ゼロ、±ＶＳ、±ＶＤ、±ＶＲＴ、±ＶＲ
Ｓ）を必要としていた。さらに双極性パルスであるため、ピーク−ピーク値（図５ではＶＲＴ＋ＶＲＳの２倍）は液晶が反応する電圧の２倍必要であった。

このように従来は、メモリ性液晶を駆動するためには、多値のパルス電圧が必要とされ、走査側電圧波形を出力する走査電極駆動回路（ドライバＩＣ）の負担を軽減するため、走査電極駆動回路（ドライバＩＣ）とは別に、独立した電圧変換手段を備え、液晶へ印加する駆動電圧を変動可能にする方法が提案されている（たとえば、特許文献１参照）。この特許文献１に開示されているメモリ性液晶素子は液晶材料にコレステリック液晶やカイラルネマティック液晶を使用し、縦方向に三層の表示層が重なった構造が採用されている液晶パネルである。

特開２００１−４２８１２号公報（第３−４頁、第２−３図）

メモリ性の動作モードを有する強誘電性液晶を用いて、走査電極と信号電極とを備えたマトリクス型の液晶パネルを作製し、線順次駆動方法によって強誘電性液晶にデータ表示を行なう場合、走査側電圧波形には、多値の電圧（理想は５種類の電圧）が必要であり、信号側電圧波形にも、多値の電圧（理想は５種類の電圧）が必要であった。このため、多値の電圧発生手段の回路は、構成の複雑化による部品点数の増加や実装面積の拡大といった問題点が判明した。

さらに、走査側電圧波形の双極性パルスのピーク−ピーク値は液晶が反応する電圧の２倍必要となった。このため、走査側電圧波形を出力するドライバＩＣは高耐圧プロセスで製作する必要があり、チップサイズの大型化による高コストといった問題点も生じた。

上述した課題を解決し目的を達成するために本発明は以下の構成を採用する。対向面に走査電極と信号電極とを有する一対の基板間に少なくとも二つの安定状態を持つメモリ性液晶を挟持した複数の画素を備えるメモリ性液晶パネルにおいて、走査電極に印加される走査側電圧波形と信号電極に印加される信号側電圧波形とは、同極性の単一極性の波形であり、一画面を構成するためのフレーム期間は、少なくとも第一のフィールド期間と第二のフィールド期間とを有する複数のフィールド期間で構成され、メモリ性液晶パネルに印加する駆動電圧の正側実効値と負側実効値とが、一画面を構成するフレーム期間において等しく、かつ、第一のフィールド期間における正側実効値と負側実効値との合成値と、第二フィールド期間以降の正側実効値と負側実効値との合成値が等しく、第一のフィールド期間と第二のフィールド期間以降の時間幅が異なることを特徴とする。

そして、第一のフィールド期間の時間幅が、第二のフィールド期間以降における各々のフィールド期間の時間幅より長いことを特徴とする。

また、第一のフィールド期間において、走査電極に印加される走査側電圧波形と信号電極に印加される信号側電圧波形とは、リセット期間と選択期間と保持期間から構成され、第二のフィールド期間以降のフィールド期間では、走査側電圧波形と信号側電圧波形とは選択期間と保持期間から構成されることを特徴とする。さらに、リセット期間には、メモリ性液晶をどちらか一方の安定状態へリセットするリセットパルスが印加され、選択期間では、メモリ性液晶をどちらか一方の安定状態に選択する選択パルスが印加され、第一のフィールド期間におけるリセットパルスは信号電極側から印加し、第一のフィールド期間における選択パルスは走査電極側から画素に印加することを特徴とする。

また、信号電極側から印加するリセットパルスと走査電極側からの印加する選択パルス
とは、パルス幅及びパルス電圧値が等しいことを特徴とする。さらに、第二のフィールド期間以降のフィールド期間における走査側電圧波形の基準電位は、第一のフィールド期間における保持期間での信号電極に印加される信号電圧値と等しいことを特徴とする。

走査側電圧波形と信号側電圧波形の合成電圧波形は、第一のフィールド期間における保持期間と、第二のフィールド期間以降の保持期間とでは、極性が反転していることを特徴とする。

本発明によれば、双極性パルスを不要とし、液晶が反応する程度の電圧で走査側電圧波形を出力するための走査電極側ドライバＩＣと、信号側電圧波形を出力するための信号電極側ドライバＩＣとを構成できるので、ＩＣの耐圧を低く設定でき、小型化、低コストが実現できる。

また、正電圧（あるいは負電圧）出力のみのドライバＩＣを採用することで、走査電極側ドライバＩＣと信号電極側ドライバＩＣとを同一仕様でできる。さらに、駆動電圧のレベル値を低減し、電源用の昇圧回路を容易に作製できる。なお、両電極の印加電圧波形は、各々ドライバＩＣの入力波形で制御可能である。

以下に添付図面を参照して、この発明にかかるメモリ性液晶パネルの実施の形態を詳細に説明する。本発明のメモリ性液晶としては、強誘電性液晶、コレステリック液晶などを採用することができる。

本実施例ではメモリ性液晶パネルに強誘電性液晶を用いた。本実施例では先に説明した図２の電極構成および図４の液晶パネル構成を採用し、印加電圧と液晶パネルの透過率の関係は図３の特性を示した。以下、本発明の液晶パネルの具体的な駆動方法について図１および図２を用いて説明する。

図２に示す強誘電性液晶パネルの１行１列の画素Ｐｉｘ（１，１）を白、２行１列の画素Ｐｉｘ（２，１）を黒に表示する場合を示す。ここで、走査側電圧波形と信号側電圧波形の基準電位は０Ｖとする。

一画面を構成するための期間をフレーム期間とすると、一フレーム期間は複数のフィールド期間から構成されている。図１では一つのフレーム期間は、第一のフィールド期間Ｆ１と第二にフィールド期間Ｆ２と第三のフィールド期間Ｆ３と第四のフィールドＦ４（図示せず）とで構成されている。

図２に示す強誘電性液晶パネルの１行１列の画素Ｐｉｘ（１，１）を白表示とするには、第一のフィールド期間Ｆ１において、先ず、一画面を表示する走査期間の最初の部分にリセット期間ＲＳを設け、その期間に全ての信号電極ＳＧ１〜ＳＧ４はリセットパルス＋ＶＳを出力する。次の選択期間ＳＥ１に走査電極ＴＰ１は選択パルス＋ＶＳを出力し、保持期間ＮＳＥ１に保持電圧０Ｖを出力する。選択期間ＳＥ１に信号電極ＳＧ１はデータ電圧０Ｖが出力する。このように、リセットパルスと選択パルスとは、パルス幅及びパルス電圧値を等しくしている。

画素Ｐｉｘ（１，１）に印加する駆動電圧は、走査電極側の電位０Ｖを基準とするとＴＳ（１，１）のようになる。リセット期間ＲＳでリセット電圧（−ＶＳ）が印加されると図３でいうところの閾値Ｖ３を超え第２の強誘電状態すなわち黒表示となる。次に、選択
期間ＳＥ１で選択電圧（＋ＶＳ）が印加されると図３でいうところの閾値Ｖ１を超え第１の強誘電状態すなわち白表示となる。なお保持期間ＮＳＥ１では走査側電極波形は一定出力であるために、信号側電極波形と同等の電圧波形（−ＶＤ）あるいは０Ｖが印加されるが図３でいうところの閾値Ｖ３を超えないので、第１の強誘電状態すなわち白表示を維持する。

第二のフィールド期間Ｆ２においては、リセット期間を設けず、選択期間ＳＥと保持期間ＮＳＥを設けている。ここで液晶の劣化を防止するために交流化した印可電圧で駆動する必要がある。そのため第二のフィールド期間Ｆ２以降では、走査側電圧波形と信号側電圧波形の両方の基準となる電位、つまり基準電位を信号電極の信号電圧値ＶＤと等しくし、各画素データに対応する信号電極波形を第一のフィールド期間Ｆ１における保持期間と反転して出力する。さらに、第二のフィールド期間Ｆ２以降の周期、つまり時間幅を短くし、一つのフレーム期間、つまり複数のフィールド期間で構成した実効電圧値は、第一のフィールド期間Ｆ１の実効電圧値と０Ｖを基準に対称にする。

よって、一つのフレーム期間に注目すると、正側に印加された駆動電圧の実効値（正側実効値）と負側に印加された駆動電圧の実効値（負側実効値）は等しくなる。また、第１のフィールド期間での正側実効値と負側実効値の合成値は、第２のフィールド期間以降の合成値と等しくしている。さらに、走査側電圧波形と信号電圧波形との合成電圧波形ＴＳ（１，１）またはＴＳ（２，１）に注目すると、第一のフィールド期間における保持期間と、第二のフィールド期間以降の保持期間とでの極性が反転している。

すなわち、第一のフィールド期間Ｆ１の選択期間ＳＥ１で信号電極からデータ電圧０Ｖが出力していた場合、例えば第二のフィールド期間Ｆ２を第一のフィールド期間Ｆ１のほぼ１／３の周期、時間幅とする。それにより第二のフィールド期間における選択期間ＳＥ１に相当する期間も１／３となり、信号電圧値（データ電圧）としてＶＤを出力する。同様に第三のフィールド期間Ｆ３および第四のフィールド期間Ｆ４も第一の期間Ｆ１のほぼ１／３の周期つまりフレーム時間とし、選択期間ＳＥ１に相当する時間幅を１／３、データ電圧ＶＤを出力する。これにより第一の期間Ｆ１から第四のフィールド期間Ｆ４において交流化を実現する。

なお第二のフィールド期間Ｆ２以降のフィールド期間では、信号側電極波形と極性反転の電圧波形（ＶＤ）あるいは０Ｖが印加されるが、図３でいうところの閾値Ｖ３を超えないので、第１の強誘電状態すなわち白表示を維持する。

図２に示す強誘電性液晶パネルの２行１列の画素Ｐｉｘ（２，１）が黒表示とするには、第一のフィールド期間Ｆ１において、先ず、一画面を表示する走査期間の最初の部分にリセット期間ＲＳを設け、その期間に全ての信号電極ＳＧ１〜ＳＧ４はリセットパルス＋ＶＳを出力する。次の選択期間ＳＥ２に走査電極ＴＰ２は選択パルス＋ＶＳを出力し、保持期間ＮＳＥ２に保持電圧０Ｖを出力する。選択期間ＳＥ２に信号電極ＳＧ１は信号電圧値（データ電圧）ＶＤが出力する。

画素Ｐｉｘ（２，１）に印加する駆動電圧は、走査電極側の電位０Ｖを基準とするとＴＳ（２，１）のようになる。リセット期間ＲＳでリセットパルス（−ＶＳ）が印加されると図３でいうところの閾値Ｖ３を超え第２の強誘電状態すなわち黒表示となる。次に、選択期間ＳＥ２で選択電圧（＋ＶＳ−ＶＤ）が印加されると図３でいうところの閾値Ｖ１を超えないので、第２の強誘電状態すなわち黒表示のままである。なお保持期間ＮＳＥ２では走査側電極波形は一定出力であるために、信号側電極波形と同等の電圧波形（−ＶＤ）あるいは０Ｖが印加されるが、図３でいうところの閾値Ｖ３を超えないので、第２の強誘電状態すなわち黒表示を維持する。

ここで液晶の劣化を防止するために交流化した印可電圧で駆動する必要がある。そのために走査電極側と信号電極側の両方の基準となる電位を第二のフィールド期間Ｆ２以降では、信号電極の信号電圧値ＶＤと等しくし、各画素データに対応する信号電極波形を第一のフィールド期間Ｆ１と反転して出力する。さらに、第二のフィールド期間Ｆ２以降の時間幅、つまり周期を短くし、複数のフレームで構成した実効電圧値は第一のフィールド期間Ｆ１の実効電圧値と０Ｖを基準に対称にする。

すなわち、第一のフィールド期間Ｆ１の選択期間ＳＥ２において、信号電極から信号電圧値（データ電圧）ＶＤが出力していた場合、例えば第二のフィールド期間Ｆ２を第一の期間Ｆ１のほぼ１／３のフレーム時間とする。それにより選択期間ＳＥ１に相当する期間も１／３となり、データ電圧は０Ｖを出力する。同様に第三の期間Ｆ３および第四の期間Ｆ４も第一の期間Ｆ１のほぼ１／３のフレーム時間とし、選択期間ＳＥ１に相当する期間を１／３、データ電圧０Ｖを出力する。これにより第一の期間Ｆ１から第四の期間Ｆ４において交流化を実現する。

なお第二のフィールド期間以降では、信号側電極波形と極性反転の電圧波形（ＶＤ）あるいは０Ｖが印加されるが図３でいうところの閾値Ｖ３を超えないので、第２の強誘電状態すなわち黒表示を維持する。

ここで、本実施例は走査側電圧波形及び信号側電圧波形について、正側電圧による駆動方法を記述しているが、０Ｖについて対称にした負側電圧による駆動方法も容易に実現できる。

また、回路での貫通電流削減や、液晶表示でのクロストーク低減のために各電圧印加の切り替わり時に０Ｖを挿入した駆動方法になっているが、切り替え時に０Ｖを挿入しない駆動方法でもよい。

なお、透過率波形ＴＶ（１，１）やＴＶ（２，１）は上述した波形を強誘電性液晶パネルに印加したときの光学特性をフォトディテクタ等で検出したときのものである。

このように、リセット期間における信号電極からのパルス電圧と選択期間における走査電極からのパルス電圧との組み合わせによって任意の画素に任意の色（白あるいは黒）を表示することが可能になる。そのため、各電極の波形印加に液晶駆動用ドライバＩＣを用いる場合、正電圧（あるいは負電圧）の一方の極性電圧で各ドライバＩＣを動作できる。したがって、各ドライバＩＣの耐圧は低く抑えることができるので、ＩＣのチップサイズを小さくすることができる。また、各ＩＣの構成も同一にできる。さらに、パルス用電圧は全て同極性であるので、各電圧を発生する昇圧回路も容易に作製でき、システム全体の消費電力も低減することができる。

また、交流化駆動も複数フレームで行なうことにより、各フレームでは周波数が高くなるので液晶に印可する電圧も瞬間的になり、交流化のための補正パルスによる表示品質の低下が無くなる。

さらに、リセット期間、選択期間、保持期間の全ての期間において、強誘電性液晶に印加する電圧は正側と負側とで時間平均が等しくできるので、直流電圧印加による液晶の劣化も生じない。

以上のように、本発明にかかるメモリ性液晶パネルは、携帯情報端末の表示媒体に有用
であり、特に電子ブックや電子辞書など電池で駆動したときにも長時間使い続ける必要がある端末に適している。また、画面書き換えが行われていないので、画面ちらつきのない良好な表示が実現できる。

本発明のメモリ性液晶における駆動波形と光学応答と関係を示す特性図である。 液晶パネルをマトリクス型の画素（例えば４×４）に形成したときの電極配置を示した平面図である。 強誘電性液晶における印加電圧と透過率との関係を示す特性図である。 本発明の液晶表示パネルの構成を示す断面図である。 従来のメモリ性液晶における駆動波形と光学応答と関係を示す特性図である。

符号の説明

ＴＰ１ １行目の走査電極
ＴＰ２ ２行目の走査電極
ＳＧ１ １列目の信号電極
ＴＳ（１，１） １行１列の画素に印加する合成電圧波形
ＴＳ（２，１） ２行１列の画素に印加する合成電圧波形
ＴＶ（１，１） １行１列の画素の透過率特性波形
ＴＶ（２，１） ２行１列の画素に透過率特性波形
４０ 液晶パネル
４１ａ、４１ｂ 偏光板
４２ 液晶層
４３ａ、４３ｂ ガラス基板
４４ａ、４４ｂ 透明電極
４５ａ、４５ｂ 配向膜
４６ 反射板
４７ シール剤

Claims (7)

1. 対向面に走査電極と信号電極とを有する一対の基板間に少なくとも二つの安定状態を持つメモリ性液晶を挟持した複数の画素を備えるメモリ性液晶パネルにおいて、
   前記走査電極に印加される走査側電圧波形と前記信号電極に印加される信号側電圧波形とは、同極性の単一極性の波形であり、
   一画面を構成するためのフレーム期間は、少なくとも第一のフィールド期間と第二のフィールド期間とを有する複数のフィールド期間で構成され、
   前記メモリ性液晶パネルに印加する駆動電圧の正側実効値と負側実効値とが、前記一画面を構成する前記フレーム期間において等しく、
   かつ、前記第一のフィールド期間における正側実効値と負側実効値との合成値と、前記第二フィールド期間以降の正側実効値と負側実効値との合成値が等しく、
   前記第一のフィールド期間と前記第二のフィールド期間以降の時間幅が異なることを特徴とするメモリ性液晶パネル。
2. 前記第一のフィールド期間の時間幅が、前記第二のフィールド期間以降における各々のフィールド期間の時間幅より長いことを特徴とする請求項１に記載のメモリ性液晶パネル。
3. 前記第一のフィールド期間において、前記走査電極に印加される走査側電圧波形と前記信号電極に印加される信号側電圧波形とは、リセット期間と選択期間と保持期間から構成され、前記第二のフィールド期間以降のフィールド期間では、前記走査側電圧波形と前記信号側電圧波形とは、選択期間と保持期間から構成されることを特徴とする請求項１または２に記載のメモリ性液晶パネル。
4. 前記リセット期間には、前記メモリ性液晶をどちらか一方の安定状態へリセットするリセットパルスが印加され、前記選択期間では、前記メモリ性液晶をどちらか一方の安定状態に選択する選択パルスが印加され、前記第一のフィールド期間における前記リセットパルスは前記信号電極側から印加し、前記第一のフィールド期間における前記選択パルスは前記走査電極側から画素に印加することを特徴とする請求項３に記載のメモリ性液晶パネル。
5. 前記信号電極側から印加する前記リセットパルスと前記走査電極側から印加する前記選択パルスとは、パルス幅及びパルス電圧値が等しいことを特徴とする請求項４に記載のメモリ性液晶パネル。
6. 前記第二のフィールド期間以降における前記走査側電圧波形の基準電位は、前記第一のフィールド期間における前記保持期間での前記信号電極に印加される信号電圧値と等しいことを特徴とする請求項３から５の何れか一項に記載のメモリ性液晶パネル。
7. 前記走査側電圧波形と前記信号側電圧波形の合成電圧波形は、前記第一のフィールド期間における前記保持期間と、前記第二のフィールド期間以降の保持期間とで、極性が反転していることを特徴とする請求項３から６の何れか一項に記載のメモリ性液晶パネル。

Images