JP2006154078A - メモリ性液晶パネル - Google Patents

メモリ性液晶パネル Download PDF

Info

Publication number
JP2006154078A
JP2006154078A JP2004342177A JP2004342177A JP2006154078A JP 2006154078 A JP2006154078 A JP 2006154078A JP 2004342177 A JP2004342177 A JP 2004342177A JP 2004342177 A JP2004342177 A JP 2004342177A JP 2006154078 A JP2006154078 A JP 2006154078A
Authority
JP
Japan
Prior art keywords
voltage
pulse
liquid crystal
signal
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004342177A
Other languages
English (en)
Inventor
Akira Suguro
彰 勝呂
Original Assignee
Citizen Watch Co Ltd
シチズン時計株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd, シチズン時計株式会社 filed Critical Citizen Watch Co Ltd
Priority to JP2004342177A priority Critical patent/JP2006154078A/ja
Publication of JP2006154078A publication Critical patent/JP2006154078A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 低耐圧の液晶ドライバICによる低出力電圧の駆動方法においても、メモリ性液晶パネルにデータ表示を良好に行う。
【解決手段】 対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持し、画素を備えるメモリ性液晶パネルにおいて、走査電極には、低電圧の双極性リセットパルスと高電圧の正または負の単一極性選択パルスと基準電圧とで構成する走査側電圧波形が印加され、かつ信号電極には、低電圧の双極性信号パルスと前記走査側電圧波形と同極性の単一極性リセットパルスと基準電圧とで構成する信号側電圧波形が印加されることを特徴とする。
【選択図】 図1

Description

本発明は、メモリ性液晶パネルに関するものであり、特に液晶の二つの安定状態によるメモリ性効果を利用することで低電圧動作を可能とし、液晶パネルの消費電力を低減するような液晶パネルに関する。
最近注目されている電子書籍や電子新聞などにおいて、表示画面を頻繁に切り替えないような携帯情報端末の表示装置として、メモリ性を有する液晶が注目されている。メモリ性を有するということは、すなわち電圧が無印加時においても表示状態を維持することができる。この特徴を用いることで液晶表示装置の消費電力を低減することが可能になる。メモリ性を有する液晶パネルに用いられる液晶材料としては、強誘電性液晶、コレステリック液晶等が知られている。
ここで、従来の液晶パネルを駆動する方法について、メモリ液晶として強誘電性液晶を用いて説明する。図4は、一般的な液晶パネルの構成を示す断面図である。図4に示すように、液晶パネル40は、約2umの厚さの液晶層42を挟持した一対のガラス基板43a、43bと、これら2枚のガラス基板43a、43bを接着するシール剤47とで構成されている。ガラス基板43a、43bのそれぞれの対向面には、複数の画素をドットマトリクス状に配置するように透明電極(ITO)44a、44bが形成されており、その上に配向膜45a、45bが配置され、配向処理が成されている。
さらに、一方のガラス基板(以下、第1のガラス基板とする)43aの外側には、第1の偏光板41aが設置されている。他方のガラス基板(以下、第2のガラス基板とする)43bの外側には、第1の偏光板41aと偏光軸が90°異なるようにして第2の偏光板41bが設置されている。この第2の偏光板41bの外側には、反射板46が配置されている。また、第2の偏光板41bと反射板46の代わりに、偏光機能を備えた反射型偏光板を設置してもより。また、反射板46を半透過反射板として第2の偏光板41bの内側に配置してもよい。
次に、強誘電性液晶の電気光学効果について説明する。図3は強誘電性液晶の透過率と電圧の特性図である。強誘電性液晶は2つの安定状態を持ち、その2つの安定状態はある閾値を超えた電圧を印加することによって状態が切り替わり、印加電圧の極性によって第1の強誘電状態(ON状態)あるいは第2の強誘電状態(OFF状態)を選択することができる。すなわち初期(電圧無印加)時には、第1あるいは第2の強誘電状態で安定して存在するが、電圧がV1を超えてV2まで印加されると、第1の強誘電状態になる。その状態から印加電圧を徐々に下げても第1の強誘電状態を維持する。さらに電圧をV3からV4を超えて印加することで液晶分子は第2の強誘電状態に切り替わる。その状態から印加電圧を徐々に上げても第2の強誘電状態を維持する。この特性図で明らかなように強誘電性液晶を用いた液晶ディスプレイは、電圧が無印加時すなわち消費電力がゼロの時においても、その透過率、つまり表示状態を維持(メモリ性)できる。
図2は強誘電性液晶をマトリクス型の画素(例えば4×4)に形成したときの液晶パネルの平面図である。図2に示すようなマトリクス型の液晶パネルは、通常、時分割駆動方法によって表示を行っている。すなわち、走査電極COM1〜COM4を1ライン毎に例えばCOM1、COM2、・・・へと、走査電極駆動回路(図示せず)から走査側電圧波形として電圧が順次印加され、それに同期した信号側電圧波形が、同様に信号電極駆動回路(図示せず)から信号電極SEG1〜SEG4へと並列に印加される。なお、信号側電
圧は画素に表示される内容に応じた信号波形が出力する。
このとき、ON状態のときに白表示、OFF状態のときに黒表示になるように、液晶パネルの外側に配置した一対の偏光板(図示しない)については、それぞれの吸収軸がクロスニコルになるように配置する。
次に、このような図2に示す強誘電性液晶パネルの画素を白表示、あるいは黒表示とする駆動方法について図5を用いて説明する。図5は図2の画素Pix(1,1)を白表示、画素Pix(2,1)を黒表示した一般的な強誘電性液晶パネルの駆動波形と透過率曲線を示したものである。図2に示した、1行1列の画素Pix(1,1)を白表示とするには、一画面を表示する走査期間(1フレーム=1F)において、最初の部分にリセット期間RS、次に表示状態を決定する選択期間SE1、表示状態を維持する非選択期間NSE1をそれぞれ設定する。
リセット期間RSでは、走査電極COM1に走査側電圧波形TP1で示すようなリセット電圧±VRTの双極性パルスが印加される。また、信号電極SEG1に信号側電圧波形SG1で示すような信号電圧±VDの双極性パルスが印加される。よって、画素Pix(1,1)はリセット期間RSにおいて、信号側電圧波形と走査側電圧波形を合成した合成電圧波形が印加されることになり、合成電圧波形TS(1,1)は(VRT+VD)および−(VRT+VD)のリセットパルスが印加され、その透過率はTV(1,1)のように、リセット期間の前半部に図3でいうところの閾値V2を超え、透過率が高くなって白表示、リセット期間の後半部に図3でいうところの閾値V3を超え、第2の強誘電状態すなわち黒表示が実行される。
次に選択期間SE1では、走査電極COM1に、中間電圧VMおよび選択電圧±VSの双極性パルスが印加され、信号電極SEG1に、中間電圧VMおよび信号電圧±VDの双極性パルスが印加される。よって、合成電圧波形TS(1,1)はVM、−(VS+VD)、(VS+VD)の電圧が選択パルスとして印加され、その透過率は図3でいうところの閾値V2を越え、その透過率はTV(1,1)のように、透過率が上昇して白表示が選択される。
次に非選択期間NSE1では、走査電極COM1に、中間電圧VMの走査電極波形TP1が印加され、信号電極SEG1に表示内容に応じた信号電圧±VDの双極性パルスあるいは中間電圧VMが印加される。図中四角で示したパルスは、+VD、−VDによって構成される任意のパルス列である。例えば、リセット電圧と同様に、VM、+VD、−VDの順に印加してもよいし、順序を変えてVM、−VD、+VDと印加してもよい。合成電圧波形TS(1,1)で示す通り、非選択期間NSE1では、信号側電圧波形SG1がそのまま反映され、VM、+VD、−VDの電圧が保持パルスとしてPix(1,1)に印加されるが図3の閾値電圧V3を超えないので、選択期間SE1で決定された透過率を維持し、白表示が持続される。
一方、選択期間SE2では、走査電極COM2に、中間電圧VMおよび選択電圧±VSの双極性パルスが印加され、信号電極SEG1に、中間電圧VMおよび信号電圧±VDの双極性パルスが印加される。よって、合成電圧波形TS(2,1)はVM、−(VS−VD)、(VS−VD)の電圧が選択パルスとして印加され、その透過率は図3でいうところの閾値V1を越えないので、その透過率はTV(2,1)のように、リセット期間RSで決定された透過率を維持し、黒表示が持続される。
次に非選択期間NSE2では、走査電極COM2に、中間電圧VMの走査電極波形TP2が印加され、信号電極SEG1に表示内容に応じた信号電圧±VDの双極性パルスある
いは中間電圧VMが印加される。合成電圧波形TS(2,1)で示す通り、非選択期間NSE2では、信号側電圧波形SG1がそのまま反映され、VMあるいは±VDの電圧がPix(2,1)に印加されるが図3の閾値電圧V1を超えないので、リセット期間RSで決定された透過率を維持し、黒表示が持続される。
このように従来の駆動方法では、双極性のリセットパルスと双極性の選択パルスと保持パルスからなり、駆動電圧は7レベル値(VM、±VS、±VD、±VRT)を必要としていた。さらに双極性パルスであるため、ピーク−ピーク値(図5ではVRTの2倍)は液晶が反応する電圧の2倍必要であった。
このように従来は、メモリ性液晶を駆動するためには、多値のパルス電圧が必要とされ、走査側電圧波形を出力する走査電極駆動回路(ドライバIC)の負担を軽減するため、走査電極駆動回路(ドライバIC)とは別に、独立した電圧変換手段を備え、液晶へ印加する駆動電圧を変動可能にする方法が提案されている(例えば、特許文献1参照。)。この特許文献1に開示されているメモリ性液晶素子は液晶材料にコレステリック液晶やカイラルネマティック液晶を使用し、縦方向に三層の表示層が重なった構造が採用されている液晶パネルである。
特開2001−42812号公報
メモリ性の動作モードを有する強誘電性液晶を用いて、走査電極と信号電極とを備えたマトリクス型の液晶パネルを作製し、表示データを線順次駆動方法によって、1走査電極毎、つまり1ライン毎に液晶に電圧を印加し、液晶パネルに表示データを表示する際には、一走査期間(1フレーム)内における走査側電圧波形は、双極性のリセットパルスと双極性の選択パルスと保持パルスとからなり、駆動電圧は多くのレベル値(理想は5レベル値)が必要であった。さらに、双極性パルスであるため、ピーク−ピーク値は液晶が反応する電圧の2倍必要となり、走査電極を駆動するためのドライバICは高耐圧プロセスで製作する必要があり、ICのチップサイズが大型化するといった問題点があった。
上述した課題を解決し目的を達成するために本発明は以下の構成を採用する。
対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持し、画素を備えるメモリ性液晶パネルにおいて、走査電極には、低電圧の双極性リセットパルスと高電圧の正または負の単一極性選択パルスと基準電圧とで構成する走査側電圧波形が印加され、かつ信号電極には、低電圧の双極性信号パルスと前記走査側電圧波形と同極性の単一極性リセットパルスと基準電圧とで構成する信号側電圧波形が印加されることを特徴とする。
また、走査側電圧波形と信号側電圧波形の合成波形が、画素に印加される合成電圧波形であり、一走査期間内には、画素におけるメモリ性液晶を第一の安定状態にするリセット期間と、メモリ性液晶を第一の安定状態または第二の安定状態にする選択期間と、メモリ性液晶の状態を維持する非選択期間とを備え、合成電圧波形はリセット期間において、リセットパルスを備え、選択期間において選択パルスを備え、非選択期間においては保持パルスを備え、リセットパルスは走査電極に印加される双極性リセットパルスと信号電極に印加される単一極性リセットパルスとから構成され、選択パルスは走査電極に印加される単一極性選択パルスと信号電極に印加される双極性信号パルスとから構成され、保持パルスは走査電極に印加される基準電圧で構成されることを特徴とする。
また、リセット期間は少なくとも二つの期間からなり、信号電極には第一のリセット期間で基準電圧が印加され、第二のリセット期間で単一極性リセットパルスが印加され、かつ選択期間は少なくとも二つの期間からなり、走査電極に第一の選択期間で基準電位が印加され、第二の選択期間で単一極性リセットパルスと同極性の単一極性選択パルスが印加され、非選択期間では、走査電極に基準電圧が印加されることを特徴とする。
また、単一極性リセットパルスと単一極性選択パルスとは、パルス幅及びパルス電圧値が等しいことを特徴とする。
また、双極性リセットパルスと双極性信号パルスとは、パルス幅及びパルス電圧値が等しいことを特徴とする。
また、第二のリセット期間における双極性リセットパルスの極性は、単一極性リセットパルスの極性と異なることを特徴とする。
本発明によれば、低電圧の双極性リセットパルスと高電圧の正または負の単一極性選択パルスと基準電圧とで構成する走査側電圧波形が走査電極側ドライバICから、低電圧の双極性信号パルスと前記走査側電圧波形と同極性の単一極性リセットパルスと基準電圧とで構成する信号側電圧波形が信号電極側ドライバICから、各々画素に印加される。よって、それぞれのドライバICを同レベルにすることが可能となり、駆動電圧のレベル値を低減し、電源用の昇圧回路が容易に作製できる。
また、走査電極側と信号電極側と同一仕様のドライバICで構成できる。さらに、駆動電圧のレベル値を低減することができるため、ドライバICの耐圧を低く設定でき、高耐圧プロセスで製作する必要がなくなり、ドライバICの小型化が可能となる。なお、各々電極の印加電圧波形は、各々ドライバICの入力波形で制御可能である。
以下に添付図面を参照して、この発明にかかるメモリ性液晶パネルの実施の形態を詳細に説明する。本発明のメモリ性液晶としては、強誘電性液晶、コレステリック液晶などを採用することができる。
本実施例ではメモリ性液晶パネルに強誘電性液晶を用いた。本実施例では先に説明した図2の電極構成および図4の液晶パネル構成を採用し、印加電圧と液晶パネルの透過率の関係は図3の特性を示した。以下、本発明の液晶パネルの具体的な駆動方法について図1および図2を用いて説明する。
図2に示す強誘電性液晶パネルの1行1列の画素Pix(1,1)を白、2行1列の画素Pix(2,1)を黒に表示する場合を図1を基に説明する。図1は図2の画素Pix(1,1)を白表示、画素Pix(2,1)を黒表示した強誘電性液晶パネルの駆動波形と透過率曲線を示したものである。図2に示した、1行1列の画素Pix(1,1)を白表示とするには、一画面を表示する走査期間(1フレーム=1F)において、最初の部分にリセット期間RS、次に表示状態を決定する選択期間SE1、表示状態を維持する非選択期間NSE1をそれぞれ設定する。また、2行1列の画素Pix(2,1)を黒表示とするには、一画面を表示する走査期間(1フレーム=1F)において、最初の部分にリセット期間RS、次に表示状態を決定する選択期間SE2、表示状態を維持する非選択期間NSE2をそれぞれ設定する。
画素Pix(1,1)に印加される駆動電圧は、走査電極COM1に印加される走査側電圧波形TP1と、信号電極SEG1に印加される信号側電圧波形SG1との合成電圧波形TS(1,1)となる。また、画素Pix(2,1)に印加される駆動電圧は、走査電極COM2に印加される走査側電圧波形TP2と、信号電極SEG1に印加される信号側電圧波形SG1との合成電圧波形TS(2,1)となる。尚、説明を容易にするために、走査側電圧波形TP1、TP2と信号側電圧波形SG1の基準電圧VMはゼロとする。
リセット期間RSでは、全ての走査電極COM1〜COM4に走査側電圧波形TP1で示すようなリセット電圧±VDの低電圧の双極性リセットパルスが印加される。また、全ての信号電極SEG1〜SEG4に信号側電圧波形SG1で示すようなリセット電圧+VSの単一極性リセットパルスが印加される。リセット期間RSは二つの期間からなり、第一のリセット期間である前半部RSFにおいて、全ての走査電極COM1〜COM4に走査側電圧波形TP1に示す電圧+VDを印加し、全ての信号電極SEG1〜SEG4に信号側電圧波形SG1に示す基準電圧VM、即ち電圧ゼロを印加する。リセット期間RSの第二のリセット期間である後半部RSBにおいて、全ての走査電極COM1〜COM4に電圧−VDを印加し、全ての信号電極SEG1〜SEG4に電圧+VSを印加する。これにより画素Pix(1,1)と画素Pix(2,1)に印加される合成電圧波形TS(1,1)、TS(2,1)は、リセット期間の後半部RSBにおいて、電圧−(VS+VD)のリセットパルスが印加され、その透過率はTV(1,1)、TV(2,1)のように、図3における閾値電圧V4を超え第二の強誘電状態、すなわち黒表示となる。
次に画素Pix(1,1)に白を表示するために、選択期間SE1では、走査電極COM1に走査側電圧波形TP1で示すような電圧+VSの単一極性選択パルスが印加される。また、信号電極SEG1に信号側電圧波形SG1で示すような双極性信号パルスが印加される。選択期間SE1は二つの期間からなり、第一の選択期間である前半部SE1Fにおいて、走査電極COM1に走査側電圧波形TP1で示す基準電圧VM、即ち電圧ゼロを印加し、信号電極SEG1に信号側電圧波形SG1で示す電圧+VDを印加する。また、選択期間SE1の第二の選択期間である後半部SE1Bにおいて、走査電極COM1に走査側電圧波形TP1で示す電圧+VSの単一極性リセットパルスと同極性の単一極性選択パルスを印加し、信号電極SEG1に信号側電圧波形SG1で示す電圧−VDを印加する。これにより画素Pix(1,1)に印加される合成電圧波形TS(1,1)は、選択期間の後半部SE1Bにおいて、電圧+(VS+VD)の選択パルスが印加され、その透過率はTV(1,1)のように、図3の閾値電圧V2を超え、第一の強誘電状態すなわち白表示となる。
非選択期間NS1では、走査電極COM1に走査側電圧波形TP1で示すように基準電圧VM、即ち電圧ゼロを印加する。また、信号電極SEG1〜SEG4には信号側電圧波形SG1で示すような表示データに対応したデータ電圧+VDまたは−VDが印加される。これにより、合成電圧波形TS(1,1)として、画素Pix(1,1)には電圧+VDまたは−VDの保持パルスが印加されて、図3における閾値V3を超えず、第一の強誘電状態すなわち白表示を維持する。
次に、図2に示す強誘電液晶パネルの2行1列画素Pix(2,1)に黒を表示するために、選択期間SE2では、走査電極COM2に走査側電圧波形TP2で示すような電圧+VSの単一極性選択パルスが印加される。また、信号電極SEG1に信号側電圧波形SG1で示すような双極性信号パルスが印加される。選択期間SE2は二つの期間からなり、第一の選択期間である前半部SE2Fにおいて、走査電極COM2に走査側電圧波形TP2で示す基準電圧VM、即ち電圧ゼロを印加し、信号電極SEG1に信号側電圧波形SG1で示す電圧−VDを印加する。また、選択期間SE2の第二の選択期間である後半部
SE2Bにおいて、走査電極COM2に走査側電圧波形TP2で示す電圧+VSの単一極性リセットパルスと同極性の単一極性選択パルスを印加し、信号電極SEG1に信号側電圧波形SG1で示す電圧+VDを印加する。これにより画素Pix(2,1)に印加される合成電圧波形TS(2,1)は、選択期間の後半部SE2Bにおいて、電圧+(VS−VD)の選択パルスが印加され、その透過率は透過率波形TV(2,1)に示すように、図3における閾値V1を超えず、第二の強誘電状態すなわち黒表示を維持する。
非選択期間NS2では、走査電極COM2に走査側電圧波形TP2で示すように基準電圧VM、即ち電圧ゼロを印加する。また、信号電極SEG1〜SEG4には信号側電圧波形SG1で示すような表示データに対応したデータ電圧+VDまたは−VDが印加される。これにより、合成電圧波形TS(2,1)として、画素Pix(2,1)には電圧+VDまたは−VDの保持パルスが印加されて、図3における閾値V1を超えず、第二の強誘電状態すなわち黒表示を維持する。
なお、本実施例は基準電圧VMをゼロにした駆動方法を記述しているが、基準電圧VMを−VDとすることで、全ての電圧を正側にした駆動方法も容易に実現できる。
また、回路での貫通電流削減や、液晶表示でのクロストーク低減のために各電圧印加の切り替わり時に基準電圧VMを挿入した駆動方法でもよい。
なお、透過率波形TV(1,1)やTV(2,1)は上述した波形を強誘電性液晶パネルに印加したときの光学特性をフォトディテクタ等で検出したときのものである。
このように、リセット期間と選択期間における走査電極と信号電極の両パルス電圧の組み合わせによって任意の画素に任意の色(白あるいは黒)を表示することが可能になり、同時に交流化駆動を行うことができる。リセット電圧及び選択電圧に比べ信号電圧は十分低いので、各電極の波形印加に液晶駆動用ドライバICを用いる場合、そのIC耐圧はほぼリセット電圧及び選択電圧と同程度で作製することができる。IC耐圧が低く抑えることができるので、チップサイズを小さくでき、低価格化が可能になる。さらに、各ICは同一構成の仕様で実現できる。
また、リセット期間、選択期間、非選択期間において、強誘電性液晶に印加する電圧は正側と負側とで時間平均が等しくできるので、直流電圧印加による液晶の劣化も生じない。
以上のように、本発明にかかるメモリ性液晶パネルは、携帯情報端末の表示媒体に有用であり、特に電子ブックや電子辞書など電池で駆動したときにも長時間使い続ける必要がある端末に適している。また、画面書き換えが行われていないので、画面ちらつきのない良好な表示が実現できる。
本発明のメモリ性液晶における駆動波形と光学応答と関係を示す特性図である。 液晶パネルをマトリクス型の画素(例えば4×4)に形成したときの電極配置を示した平面図である。 強誘電性液晶における印加電圧と透過率との関係を示す特性図である。 本発明の液晶表示パネルの構成を示す断面図である。 従来のメモリ性液晶における駆動波形と光学応答と関係を示す特性図である。
符号の説明
TP1 1行目の走査電極波形
TP2 2行目の走査電極波形
SG1 1列目の信号電極波形
TS(1,1) 1行1列の画素に印加する合成電圧波形
TS(2,1) 2行1列の画素に印加する合成電圧波形
TV(1,1) 1行1列の画素の透過率波形
TV(2,1) 2行1列の画素に透過率波形
COM1〜COM4 走査電極
SEG1〜SEG4 信号電極
40 液晶パネル
41a、41b 偏光板
42 液晶層
43a、43b ガラス基板
44a、44b 透明電極
45a、45b 配向膜
46 反射板
47 シール剤

Claims (6)

  1. 対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持し、画素を備えるメモリ性液晶パネルにおいて、
    前記走査電極には、低電圧の双極性リセットパルスと高電圧の正または負の単一極性選択パルスと基準電圧とで構成する走査側電圧波形が印加され、かつ前記信号電極には、低電圧の双極性信号パルスと、記走査側電圧波形と同極性の単一極性リセットパルスと、基準電圧とで構成する信号側電圧波形が印加されることを特徴とするメモリ性液晶パネル。
  2. 前記走査側電圧波形と前記信号側電圧波形の合成波形が、前記画素に印加される合成電圧波形であり、一走査期間内には、前記画素における前記メモリ性液晶を第一の安定状態にするリセット期間と、前記メモリ性液晶を第一の安定状態または第二の安定状態にする選択期間と、前記メモリ性液晶の状態を維持する非選択期間とを備え、前記合成電圧波形は前記リセット期間において、リセットパルスを備え、前記選択期間において選択パルスを備え、前記非選択期間においては保持パルスを備え、前記リセットパルスは前記走査電極に印加される前記双極性リセットパルスと前記信号電極に印加される単一極性リセットパルスとから構成され、前記選択パルスは前記走査電極に印加される単一極性選択パルスと前記信号電極に印加される前記双極性信号パルスとから構成されることを特徴とする請求項1に記載のメモリ性液晶パネル。
  3. 前記リセット期間は少なくとも二つの期間からなり、前記信号電極には第一のリセット期間で基準電圧が印加され、第二のリセット期間で前記単一極性リセットパルスが印加され、かつ前記選択期間は少なくとも二つの期間からなり、前記走査電極に第一の選択期間で前記基準電位が印加され、第二の選択期間で前記単一極性リセットパルスと同極性の単一極性選択パルスが印加され、前記非選択期間には、走査電極に基準電圧が印加されることを特徴とする請求項2に記載のメモリ性液晶パネル。
  4. 前記単一極性リセットパルスと前記単一極性選択パルスとは、パルス幅及びパルス電圧値が等しいことを特徴とする請求項1から請求項3のいずれか1項に記載のメモリ性液晶パネル。
  5. 前記双極性リセットパルスと前記双極性信号パルスとは、パルス幅及びパルス電圧値が等しいことを特徴とする請求項1から請求項3のいずれか1項に記載のメモリ性液晶パネル。
  6. 前記第二のリセット期間における前記双極性リセットパルスの極性は、前記単一極性リセットパルスの極性と異なることを特徴とする請求項3記載のメモリ性液晶パネル。
JP2004342177A 2004-11-26 2004-11-26 メモリ性液晶パネル Pending JP2006154078A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004342177A JP2006154078A (ja) 2004-11-26 2004-11-26 メモリ性液晶パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004342177A JP2006154078A (ja) 2004-11-26 2004-11-26 メモリ性液晶パネル

Publications (1)

Publication Number Publication Date
JP2006154078A true JP2006154078A (ja) 2006-06-15

Family

ID=36632494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004342177A Pending JP2006154078A (ja) 2004-11-26 2004-11-26 メモリ性液晶パネル

Country Status (1)

Country Link
JP (1) JP2006154078A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007139213A1 (ja) 2006-06-01 2007-12-06 The Furukawa Electric Co., Ltd. 銅合金線材の製造方法および銅合金線材
JP2008242033A (ja) * 2007-03-27 2008-10-09 Citizen Holdings Co Ltd メモリ性液晶表示装置
JP2010039484A (ja) * 2008-07-09 2010-02-18 Citizen Holdings Co Ltd 液晶表示装置
WO2010021206A1 (ja) * 2008-08-19 2010-02-25 セイコーインスツル株式会社 双安定ネマチックのドットマトリクス液晶ディスプレイの駆動方法および駆動デバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007139213A1 (ja) 2006-06-01 2007-12-06 The Furukawa Electric Co., Ltd. 銅合金線材の製造方法および銅合金線材
JP2008242033A (ja) * 2007-03-27 2008-10-09 Citizen Holdings Co Ltd メモリ性液晶表示装置
JP2010039484A (ja) * 2008-07-09 2010-02-18 Citizen Holdings Co Ltd 液晶表示装置
WO2010021206A1 (ja) * 2008-08-19 2010-02-25 セイコーインスツル株式会社 双安定ネマチックのドットマトリクス液晶ディスプレイの駆動方法および駆動デバイス

Similar Documents

Publication Publication Date Title
JP4772057B2 (ja) 液晶表示装置及び表示方法
JP4654070B2 (ja) 液晶表示装置及びメモリ性液晶パネルの駆動回路
JPH0980488A (ja) 液晶表示装置
JPWO2005081053A1 (ja) 液晶表示装置
JP2004264325A (ja) 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法
JP2006154078A (ja) メモリ性液晶パネル
JP4705494B2 (ja) メモリ性液晶パネル
JP2006171497A (ja) メモリ性液晶パネル
JP2009181106A (ja) ドットマトリクス型表示装置および画像書込み方法
JP2007047350A (ja) 電気光学装置、駆動方法および電子機器
JP2008216893A (ja) 平面表示装置及びその表示方法
JP5346719B2 (ja) 液晶表示装置
JP2005265869A (ja) 液晶表示装置
JP2008261944A (ja) 液晶表示装置
JPH08136898A (ja) 液晶表示装置
JP2004309732A (ja) 液晶表示装置の駆動方法
JP4746502B2 (ja) メモリ性液晶表示装置
JP4963997B2 (ja) メモリ性液晶表示装置
JP4695476B2 (ja) メモリ性液晶表示装置
WO2006035798A1 (ja) 液晶駆動回路およびそれを備えた液晶表示装置
JP2009223091A (ja) メモリ性液晶表示装置
JP2575196B2 (ja) 表示装置の駆動法
TWI284879B (en) Liquid crystal display apparatus and driving method thereof
JP2004198808A (ja) 液晶表示装置
JP4474954B2 (ja) 電気光学装置、電気光学装置の駆動回路、電気光学装置の駆動方法および電子機器