JP4654070B2 - 液晶表示装置及びメモリ性液晶パネルの駆動回路 - Google Patents

液晶表示装置及びメモリ性液晶パネルの駆動回路 Download PDF

Info

Publication number
JP4654070B2
JP4654070B2 JP2005158130A JP2005158130A JP4654070B2 JP 4654070 B2 JP4654070 B2 JP 4654070B2 JP 2005158130 A JP2005158130 A JP 2005158130A JP 2005158130 A JP2005158130 A JP 2005158130A JP 4654070 B2 JP4654070 B2 JP 4654070B2
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
signal
value
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005158130A
Other languages
English (en)
Other versions
JP2006030964A (ja
JP2006030964A5 (ja
Inventor
彰 勝呂
Original Assignee
シチズンホールディングス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004179041 priority Critical
Application filed by シチズンホールディングス株式会社 filed Critical シチズンホールディングス株式会社
Priority to JP2005158130A priority patent/JP4654070B2/ja
Publication of JP2006030964A publication Critical patent/JP2006030964A/ja
Publication of JP2006030964A5 publication Critical patent/JP2006030964A5/ja
Application granted granted Critical
Publication of JP4654070B2 publication Critical patent/JP4654070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0469Details of the physics of pixel operation
    • G09G2300/0478Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0482Use of memory effects in nematic liquid crystals
    • G09G2300/0486Cholesteric liquid crystals, including chiral-nematic liquid crystals, with transitions between focal conic, planar, and homeotropic states
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3681Details of drivers for scan electrodes suitable for passive matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3692Details of drivers for data electrodes suitable for passive matrices only

Description

この発明は、液晶表示装置及びメモリ性液晶パネルの駆動回路に関するものであり、特にメモリ性液晶の二つの安定状態によるメモリ性効果を利用することによって低電圧動作を可能にし、消費電力を低減するようにした液晶表示装置及びそのメモリ性液晶パネルの駆動回路に関する。
最近注目されている電子書籍や電子新聞などに用いる表示画面を頻繁に切り替えないような携帯情報端末の表示装置として、メモリ性を有する液晶を用いたメモリ性液晶パネルが注目されている。メモリ性を有するということは、すなわち電圧無印加時においても表示状態を維持することができることになる。この特徴を利用することによって液晶表示装置の消費電力を低減することが可能になる。メモリ性液晶パネルに用いられる液晶材料としては、強誘電性液晶やコレステリック液晶等が知られている。
このようなメモリ性液晶パネルは、対向面に各々走査電極と信号電極を有する一対の基板(ガラス基板)間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持している。
図7はその走査電極と信号電極の一部を液晶パネルの基板面に垂直な方向から見た平面図であり、TP1〜TP4は走査電極、SG1〜SG4は信号電極である。この走査電極と信号電極の間にメモリ性液晶が介在しており、走査電極TP1〜TP4と信号電極SG1〜SG4とがメモリ性液晶を挟んで対向する部分(図7において走査電極TP1〜TP4と信号電極SG1〜SG4とが重なっている部分)でそれぞれ画素Pixを形成している。
ここで、メモリ性液晶として用いられる強誘電性液晶の電気光学効果について説明する。図8および図9は、強誘電性液晶の分子長軸方向と電界との関係を示す説明図である。これらの図は、液晶パネル1を、視認者側から見た場合の液晶分子を模式的に示しており、これらの図によって強誘電性液晶の平均的な分子長軸方向について説明する。
たとえば、図8に示すように電界Eが図の紙面に垂直な方向で表側から裏側へ向って発生している場合には、液晶分子LCMが第1の強誘電状態にあり、そのときの平均的な分子長軸方向Mは、配向膜の配向軸OAに対して反時計回りに角度θ1だけ傾いて安定している。一方、図9に示すように電界Eが図の紙面の裏側から表側に向って発生している場合には、液晶分子LCMは第2の強誘電状態にあり、そのときの平均的な分子長軸方向Mは配向軸OAに対して時計回りに角度θ2だけ傾いて安定している。
すなわち、液晶分子LCMは、分子長軸方向Mを動直線として描くコーン形状の側面上を転移している。また角度θ1と角度θ2の和(θ1+θ2)が第1の強誘電状態にある液晶の平均的な分子長軸方向と、第2の強誘電状態にある液晶の平均的な分子長軸方向との間の角度、つまり円錐(コーン)の中心角(すなわちコーン角度)θとなる。
図10は、強誘電性液晶の分子長軸方向とその液晶を挟持する一対の基板の外側に配置する一対の偏光板の吸収軸との関係を示す説明図である。この図に示すように、通常、強誘電性液晶を使用する場合には、第1の偏光板の偏光軸P1と第2の偏光板偏光軸P2とが略90°の角度をなす(直交する)ように配置する。そして、いずれか一方の偏光軸を強誘電性液晶が第1または第2の強誘電状態のときの分子長軸方向Mと一致させる(図10に示す例では、分子長軸方向Mを偏光軸P1と一致させている)。
このように偏光軸と一致させた強誘電状態では、透過率が低くなり黒表示をすることができる。電界Eの向きが逆になると、液晶分子LCMが配向軸OAを対称軸として移動して透過率が高くなり白表示をすることができる。
ここで使用する偏光板は、偏光方向が吸収軸に平行な直線偏光は吸収し、偏光方向が吸収軸と直交する偏光軸(透過軸)に平行な直線偏光は透過する吸収型偏光板である。
図11は、このように強誘電性液晶と一対の偏光板とを配置した液晶パネルの印加電圧と透過率および強誘電性液晶の2つの安定状態との関係を示す特性図である。
強誘電性液晶は2つの安定状態を持ち、その2つの安定状態は、ある閾値+Vt又は−Vtを超えた正又は負の電圧を印加することによって切り替わり、その印加電圧の極性によって第1の強誘電状態(ON状態)あるいは第2の強誘電状態(OFF状態)を選択することができる。すなわち、初期(電圧無印加)時には、第1あるいは第2の強誘電状態で安定して存在するが、例えば第2の強誘電状態(透過率が低い黒表示状態)で安定しているときに、印加電圧が正側の閾値+Vtを超えると、第1の強誘電状態(透過率が高い白表示状態)になる。その状態から印加電圧を徐々に下げても第1の強誘電状態を維持する。
しかし、その印加電圧が負側の閾値−Vtを超えると液晶分子は第2の強誘電状態(透過率が低い黒表示状態)になる。その状態から印加電圧を徐々に上げても第2の強誘電状態を維持する。この特性図で明らかなように、強誘電性液晶を用いた液晶パネルは、電圧無印加時すなわち消費電力がゼロの時においても、その透過率つまり表示状態を維持できる。この特性がメモリ性を有することである。
ところで、図7に示したようにマトリクス状に画素Pixを形成した液晶パネルは、通常、時分割駆動方法によって表示を行っている。すなわち、走査電極TP1〜TP4を1ライン毎に例えばTP1、TP2、・・・へと、走査電極駆動回路(図示せず)から走査電圧が順次印加され、それに同期した信号電圧が信号電極駆動回路(図示せず)から各信号電極SG1〜SG4に並列に印加される。なお、信号電圧は各画素Pixに表示される表示データに対応した波形で出力される。
そして、前述したON状態のときに白表示、OFF状態のときに黒表示になるように、液晶パネルの外側に一対の偏光板(図示しない)を、それぞれの吸収軸がクロスニコルになるように配置する。
次に、このような強誘電性液晶パネルの画素を白表示あるいは黒表示にするための従来の駆動方法について、図12を用いて説明する。図12は、図7における1行1列の画素Pix(1,1)を白表示ON(W)及び黒表示OFF(B)にする場合の一般的な強誘電性液晶パネルの駆動電圧波形と透過率曲線を示したものである。図7に示した、1行1列の画素Pix(1,1)を白表示にするには、一画面を表示する走査期間(1フレーム=F1)において、最初の部分にリセット期間RS、次に表示状態を決定する選択期間SE、表示状態を維持する非選択期間NSEをそれぞれ設定する。
リセット期間RSでは、走査電極TP1には走査電圧として、電圧値±VRTの双極性パルスが出力される。また、全ての信号電極SG1〜SG4には信号電圧として、電圧値±VRSの双極性パルスを出力する。それによって、画素Pix(1,1)にはリセット期間RSにおいて、信号電圧波形と走査電圧波形を合成した合成電圧波形の電圧が印加されることになり、合成電圧TS(1,1)としては電圧値(VRT+VRS)および−(VRT+VRS)のリセットパルスが印加され、その透過率はTV(1,1)に示すように、リセット期間RSの前半部で図11で説明した正側の閾値+Vtを超える正電圧が印加されるために第1の強誘電状態すなわち透過率が高い白表示となり、リセット期間RSの後半部では負側の閾値−Vtを超える負電圧が印加されるために第2の強誘電状態すなわち透過率が低い黒表示となる。
次に、選択期間SEでは、走査電極TP1には、ゼロおよび−VS、+VSの双極性パルスが走査電圧として印加され、信号電極SG1には、ゼロおよびデータ電圧値である+VDと−VDの双極性パルスが信号電圧として印加される。それによって、合成電圧TS(1,1)としては電圧値がゼロ、−(VS+VD)、(VS+VD)の電圧が選択パルスとして走査電極TP1と信号電極SG1の間に印加され、最後の電圧値(VS+VD)が図11で説明した正側の閾値+Vtを越えるため第2の強誘電状態から第1の強誘電状態に変化し、TV(1,1)に示す透過率が上昇して白表示が選択される。
非選択期間NSEでは、走査電極TP1に印加される走査電圧の電圧値はゼロとなり、信号電極SG1には、電圧値ゼロとデータ電圧値である+VD、−VDによって構成されるパルス波形の信号電圧が印加される。図中四角で示したパルスは、電圧値ゼロ、+VD、−VDによって構成されるパルスで、ここでは、3つのパルスによって構成されている。これを例えばリセット電圧と同様に、電圧値ゼロ、+VRS、−VRSの3つのパルスとしてもよいし、その順序を変えて印加してもよい。
非選択期間NSEでは、合成電圧TS(1,1)は信号電圧がそのまま反映され、電圧値ゼロ、−VD、+VDの電圧が保持パルスとして走査電極TP1と信号電極SG1の間に印加され、その電圧値の絶対値はいずれも閾値+Vt又は−Vtより小さいため、選択期間SEで決定された強誘電状態すなわち透過率を維持し、白表示が持続される。
このように従来の駆動方法では、双極性のリセットパルスと双極性の選択パルスと保持パルスからなり、駆動電圧は9レベル値(ゼロ、±VS、±VD、±VRS、±VRT)を必要としていた。さらに、双極性パルスであるためピーク−ピーク値(図12では±(VRT+VRS))は液晶が反応する電圧の2倍必要であった。
このように従来は、メモリ性液晶パネルを駆動するためには、多値のパルス電圧が必要とされるため、走査電圧を出力する走査電極駆動回路と信号電圧を出力する信号電極駆動回路(それぞれドライバIC)の構成が複雑でコスト高になっていた。
そこで、この走査電極駆動回路および信号電極駆動回路(ドライバIC)の負担を軽減するために、たとえば特許文献1に見られるように、これらの駆動回路とは別にそれぞれ独立した電圧変換手段を設け、液晶パネルの走査電極と信号電極へ印加する駆動電圧をそれぞれ変動可能にする方法が提案されている。この特許文献1に開示されているメモリ性液晶素子は、液晶材料にコレステリック液晶やカイラルネマティック液晶を使用し、厚さ方向に三層の表示層が重なった構造が採用されている。
また、例えば特許文献2に見られるように、走査電極駆動回路および信号電極駆動回路(ドライバIC)が出力する駆動電圧の電圧レベル値の種類を少なくし、且つ走査電圧波形も信号(データ)電圧波形も単極性にした液晶表示装置も提案されている。
特開2001−42812号公報 特開昭63−212921号公報
前述のように、メモリ性の動作モードを有する強誘電性液晶を用い、走査電極と信号電極とを備えたマトリクス型の液晶パネルを、時分割駆動して表示データを表示するには、一走査期間(1フレーム)内において、走査電極に印加する走査電圧は双極性のリセットパルスと選択パルスとからなり、信号電極に印加する信号電圧も双極性のリセットパルスと選択パルスと保持パルスからなるため、駆動電圧には多くの電圧レベル値が必要であった。さらに双極性パルスであるため、ピーク−ピーク値は液晶が反応する電圧の2倍必要となり、特に走査電極を駆動するためのドライバICは高耐圧のものが必要であり、ICのチップサイズが大きくなるとともに高価になるという問題点があった。
また、前述した特許文献1に記載されている液晶表示装置も、走査電圧および信号(データ)電圧を多数の異なるレベル値の正負の電圧を組み合わせて形成しており、そのために駆動回路(ドライバIC)とは別にそれぞれ独立した電圧変換手段を設けたり、駆動電圧の切り換えに高耐圧スイッチを使用したりするため、コスト高になっていた。
前述した特許文献2に記載されている液晶表示装置は、走査電極駆動回路および信号電極駆動回路(ドライバIC)が出力する駆動電圧波形は単極性であり、必要な電圧レベル値の種類も少なくなってはいるが、それでも0、V、1/2V、3/4V、1/4Vの5値の電圧レベルが必要であり、走査電圧および信号電圧の波形がいずれも複雑になっており、やはりコスト高になっていた。
この発明は、このような背景に鑑みてなされたものであり、メモリ性液晶パネルとその駆動回路とからなる液晶表示装置において、駆動回路である走査電極駆動回路および信号電極駆動回路(ドライバIC)が出力する駆動電圧のレベル値を最少限にするとともに、高耐圧素子を使用せずに済むようにし、さらには、走査電極駆動回路と信号電極駆動回路を共通の構成にすることも可能にして、コスト低減を図ることを目的とする。
この発明は、対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持し、上記走査電極と信号電極とが上記メモリ性液晶を挟んで対向する部分で画素を形成するメモリ性液晶パネルと、そのメモリ性液晶パネルを駆動して表示データを画素に表示させる駆動回路とからなる液晶表示装置であって、上記の目的を達成するため、次のように構成したことを特徴とする。
上記駆動回路によって、上記メモリ性液晶パネルの上記走査電極には、電圧値ゼロと正または負の単一極性の電圧値で構成される電圧波形の走査電圧が印加され、かつ上記信号電極にも、電圧値ゼロと走査電圧と同極性の単一極性の電圧値で構成される電圧波形の信号電圧が印加され、上記画素を構成する部分の上記走査電極と信号電極間に印加される電圧波形を、該部分における上記走査電圧と信号電圧の合成電圧波形とする。
そして、上記画素に表示される表示データは連続する2つのフレームで表示され、その2つのフレームのうち、最初のフレームで印加された上記合成電圧波形の極性の偏りをその後のフレームで補償し、上記合成電圧波形がその2つのフレーム内で交流化されるようにした。
上記駆動回路によって出力される上記最初のフレームにおける走査電圧の基準電位と、上記後のフレームにおける走査電圧の基準電位とが異なるようにしてもよい。
また、上記駆動回路によって出力される上記最初のフレームにおける信号電圧の基準電位と、上記その後の走査期間における信号電圧の基準電位とが異なるようにしてもよい。
さらに、上記駆動回路によって出力される上記走査電圧の電圧波形と信号電圧の電圧波形の合成波形が、画素を構成する部分の走査電極と信号電極間に印加される上記合成電圧波形であり、上記最初のフレーム内には、画素におけるメモリ性液晶を第一の安定状態にするリセット期間と、メモリ性液晶を第一の安定状態あるいは第二の安定状態にする選択期間とを備えているようにするとよい。
そして、上記合成電圧波形は、上記リセット期間においてリセットパルスを有し、上記選択期間において選択パルスを有する。そのリセットパルスは、走査電圧をゼロとして信号電圧の電圧波形により構成し、選択パルスは、信号電圧をゼロ又は走査電圧より小さい電圧とし、その信号電圧と上記走査電圧との合成電圧の波形により構成するとよい。
上記駆動回路によって出力される上記走査電圧の電圧波形と上記信号電圧の電圧波形は、いずれも電圧値ゼロ、メモリ性液晶の安定状態が変化する閾値より絶対値が小さい正又は負の第1の電圧値(VD)、その第1の電圧値と同じ極性で上記閾値より絶対値が大きい第2の電圧値(VS)の3値で構成することができる。
また、上記リセットパルスは、走査電圧をメモリ性液晶の安定状態が変化する閾値より絶対値が小さい正又は負の第1の電圧値(VD)とし、信号電圧をその第1の電圧値と該第1の電圧値と同じ極性で上記閾値より絶対値が大きい第2の電圧値(VS)とを加算した第3の電圧値(VD+VS)として構成し、上記選択パルスは、走査電圧を上記第2の電圧値(VS)とし、信号電圧をゼロまたは上記第1の電圧値(VD)として構成するようにしてもよい。
上記駆動回路によって出力される上記走査電圧の電圧波形と信号電圧の電圧波形は、いずれも電圧値ゼロ、上記第1の電圧値(VD)、上記第2の電圧値(VS)、および上記第3の電圧値(VD+VS)の4値で構成することができる。
上記最初のフレームにおける走査電圧の基準電位と、上記後のフレームにおける走査電圧の基準電位とが異なり、それぞれの基準電位は上記電圧値ゼロまたは第1の電圧値(VD)であってもよい。
上記メモリ性液晶パネルにおけるメモリ性液晶は、強誘電性液晶であるとよい。
この発明は前述の目的を達成するため、上述したメモリ性液晶パネルを駆動する駆動回路も提供する。
その駆動回路は、上記走査電極に走査電圧を印加するための走査電極駆動回路と、上記信号電極に信号電圧を印加するための信号電極駆動回路を備え、その走査電極駆動回路は、電圧値ゼロと正または負の単一極性の電圧値で構成される電圧波形の走査電圧を出力し、信号電極駆動回路は、電圧値ゼロと走査電圧と同極性の単一極性の電圧値で構成される電圧波形の信号電圧を出力する。
さらに、連続する2つのフレームに出力される上記走査電圧と信号電圧との合成電圧を画素を構成する部分の走査電極と信号電極間に印加することによって該画素に表示データを表示させ、その2つのフレームのうち最初のフレームで印加された上記合成電圧の極性の偏りをその後のフレームで補償し、上記合成電圧がその2つのフレーム内で交流化されるようにした。
上記走査電極駆動回路が上記最初のフレームにおいて出力する走査電圧の基準電位と、後の走査期間において出力する走査電圧の基準電位とを、異なる電圧値にすることができる。
また、上記信号電極駆動回路によって出力される上記最初のフレームにおける信号電圧の基準電位と、上記後のフレームにおける信号電圧の基準電位とが異なるようにしてもよい。
上記走査電圧の電圧波形と信号電圧の電圧波形の合成波形が、画素を構成する部分の走査電極と信号電極間に印加される合成電圧波形であり、上記最初のフレーム内には、画素におけるメモリ性液晶を第一の安定状態にするリセット期間と、メモリ性液晶を第一の安定状態あるいは第二の安定状態にする選択期間とを備えている。
そのリセット期間においては、上記走査電極駆動回路は走査電圧を電圧値ゼロにし、上記信号電極駆動回路は信号電圧をメモリ性液晶の上記安定状態が変化する閾値より絶対値が大きい電圧値(VS)にするとよい。
また、上記選択期間においては、上記走査電極駆動回路は走査電圧をメモリ性液晶の上記安定状態が変化する閾値より絶対値が大きい電圧値(VS)にし、上記信号電極駆動回路は信号電圧を電圧値ゼロ又は上記メモリ性液晶の安定状態が変化する閾値より絶対値が小さい電圧値(VD)にするとよい。
上記リセット期間に上記信号電極駆動回路が出力する信号電圧の電圧値と、上記選択期間に上記走査電極駆動回路が出力する走査電圧の電圧値とを等しくすることができる。
上記走査電極駆動回路と信号電極駆動回路とがそれぞれ出力する電圧値は、電圧値ゼロ、メモリ性液晶の安定状態が変化する閾値より絶対値が小さい電圧値(VD)、メモリ性液晶の安定状態が変化する閾値より絶対値が大きい電圧値(VS)の3値であるとよい。
上記走査電圧の電圧波形と信号電圧の電圧波形の合成波形が、画素を構成する部分の走査電極と信号電極間に印加される合成電圧の波形であり、上記最初のフレーム内には、画素におけるメモリ性液晶を第一の安定状態にするリセット期間と、メモリ性液晶を第一の安定状態あるいは第二の安定状態にする選択期間とを備え、上記リセット期間においては、上記走査電極駆動回路は走査電圧をメモリ性液晶の安定状態が変化する閾値より絶対値が小さい第1の電圧値(VD)とし、上記信号電極駆動回路は信号電圧をメモリ性液晶の安定状態が変化する閾値より絶対値が大きい第2の電圧値(VS)と上記第1の電圧値(VD)との和である第3の電圧値(VD+VS)とし、上記選択期間においては、上記走査電極駆動回路は走査電圧を上記第2の電圧値(VS)とし、上記信号電極駆動回路は信号電圧を電圧値ゼロまたは上記第1の電圧値(VD)とするようにしてもよい。
また、上記走査電極駆動回路と信号電極駆動回路が出力する電圧値は、電圧値ゼロ、上記第1の電圧値(VD)、上記第2の電圧値(VS)、上記第3の電圧値(VD+VS)の4値とすることができる。
上記走査電極駆動回路と信号電極駆動回路とが出力する電圧の上記最初のフレームにおける基準電位と、その後の走査期間における基準電位とが異なり、それぞれの基準電位は電圧値ゼロまたは上記第1の電圧値(VD)であるとよい。
また、上記駆動回路によって出力される上記最初のフレームにおける信号電圧の基準電位と、上記後の走査期間における信号電圧の基準電位とが異なるようにしてもよい。
上記走査電極駆動回路と信号電極駆動回路とは、回路構成が同一で、それぞれ互換性を備えているとよい。
この発明によれば、メモリ性液晶パネルを駆動するために駆動回路が出力する走査電圧と信号電圧の各電圧波形を正又は負の単極性とし、その各電圧波形を構成する電圧のレベル値すなわち電圧値の種類を、両方含めても3値もしくは4値とすることができ、且つその各電圧波形を単純な波形にすることができるので、走査電極駆動回路および信号電極駆動回路(ドライバIC)を小型化でき、且つ安価に製作することができる。それによって、メモリ性液晶パネルを備えた液晶表示装置を安価に提供することが可能になる。さらに、走査電極駆動回路と信号電極駆動回路の回路構成を同じにして互換性をもたせ、兼用できるようにすることもできるので、一層のコスト低減を図ることも可能になる。
以下、添付図面を参照して、この発明による液晶表示装置及びそのメモリ性液晶パネルの駆動回路の実施形態を詳細に説明する。
〔第1の実施形態〕
この発明の第1の実施形態について、図1乃至図4と前述した図7及び図11も使用して説明する。
図1は、この発明による液晶表示装置の第1の実施形態を示すブロック構成図であり、図2は、そのメモリ性液晶表示パネルの構成を示す模式的な断面図である。なお、図2はパネルの厚さ方向の寸法を大幅に拡大して示しており、その各部の厚さの比率も正確なものではない。図3は、図1に示した液晶表示装置におけるメモリ性液晶パネルに印加する駆動電圧波形と透過率との関係を示す波形図であり、図4は、図1における駆動回路を構成する走査電極駆動回路及び信号電極駆動回路の具体例を示すブロック回路図である。
図1に示す液晶表示装置は、駆動用電圧発生回路10、制御用信号発生回路20、信号電極駆動回路31と走査電極駆動回路32とからなる駆動回路30、及びメモリ性液晶パネル40によって構成されている。
駆動用電圧発生回路10は、同一極性でレベルが異なる3値の電圧すなわち電圧値ゼロ(0)、VD、VSを発生して、その各電圧を駆動回路30の信号電極駆動回路31と走査電極駆動回路32にそれぞれ供給する。制御用信号発生回路20は、表示データに応じた信号側制御信号CSaと走査側制御信号CSbを発生して、信号側制御信号CSaは信号電極駆動回路31の制御端子に、走査側制御信号CSbは走査電極駆動回路32の制御端子にそれぞれ入力させる。
駆動回路30の信号電極駆動回路31は、信号側制御信号CSaに制御されて電圧値0、VD、VSの中から必要な電圧を順次選択して、図3によって後述する電圧波形の信号電圧SGVを信号側駆動信号としてメモリ性液晶パネル40の多数の信号電極に並列に印加する。一方、走査電極駆動回路32は、走査側制御信号CSbに制御されて電圧値0、VD、VSの中から必要な電圧を順次選択して、図3によって後述する電圧波形の走査電圧TPVを走査側駆動信号としてメモリ性液晶パネル40の多数の走査電極に順次印加する。このように、駆動回路30が信号電圧SGVと走査電圧TPVとを同期させることによりメモリ性液晶パネル40を駆動して、表示データを各画素に表示させる。
そのメモリ性液晶パネル40は図2に示すように構成されている。これは一般的なメモリ性液晶パネルと同様な構成であり、約2μmの厚さのメモリ性液晶層42を挟持した一対のガラス基板43a、43bを一定の間隔(約2μm)を保ってシール剤47で接着している。その一対のガラス基板43a、43bの対向面には、多数の画素をドットマトリクス状に形成するように、それぞれ複数のストライブ状の透明電極(ITO)による走査電極44aと信号電極44bが互いに直交する方向に並んで形成されており、その上にそれぞれ配向膜45a、45bが形成されて配向処理が成されている
この走査電極44aと信号電極44bとがメモリ性液晶層42を挟んで対向する部分、すなわち走査電極44aと信号電極44bとが図7に示したように平面的に重なっている部分で、それぞれ画素Pixを形成している。なお、図7では走査電極をTP1〜TP4で、信号電極をSG1〜SG4で示している。
メモリ性液晶層42に使用する液晶としては、強誘電性液晶、コレステリック液晶などを採用することができる。
さらに、一方のガラス基板(以下、第1のガラス基板とする)43aの外側には、第1の偏光板41aが設置されている。他方のガラス基板(以下、第2のガラス基板とする)43bの外側には、第1の偏光板41aと偏光軸が90°異なる(直交する)ようにして第2の偏光板41bが設置されている。この第2の偏光板41bの外側には、反射板46が配置されている。
第1の偏光板41a及び第2の偏光板41bは、偏光方向が吸収軸に平行な直線偏光は吸収し、偏光方向が吸収軸と直交する偏光軸(透過軸)に平行な直線偏光は透過する吸収型偏光板である。
しかし、第2の偏光板41bと反射板46の代わりに、偏光機能を備えた反射型偏光板を設置してもよい。その反射型偏光板は、互いに直交する透過軸(偏光軸)と反射軸を有し、偏光方向が透過軸に平行な直線偏光は透過し、反射軸に平行な直線偏光は反射する特性を持つ。また、反射板46を半透過反射板として、第2の偏光板41bの内側に配置してもよい。
ここで、メモリ性液晶層42に強誘電性液晶を用いた場合のメモリ性液晶パネル40の具体的な駆動方法について図3および図7と図11を用いて説明する。
図3において、TP1は図7の走査電極TP1に印加される走査電圧の波形、TP2は同じく走査電極TP2に印加される走査電圧の波形、SG1は図7の信号電極SG1に印加される信号電圧の波形を示す。
さらに、TS(1,1)は、図7の画素Pix(1,1)に印加される駆動電圧、すなわち走査電極TP1と信号電極SG1の間に印加される電圧(TP1−SG1)であり、走査電極TP1に印加される走査電圧の電圧波形と信号電極SG1に印加される信号電圧の電圧波形との合成電圧の波形である。
また、TS(2,1)は、図7の画素Pix(2,1)に印加される駆動電圧、すなわち走査電極TP2と信号電極SG1の間に印加される電圧(TP2−SG1)であり、走査電極TP2に印加される走査電圧の電圧波形と信号電極SG1に印加される信号電圧の電圧波形との合成電圧の波形である。
そして、TV(1,1)は図7の画素Pix(1,1)における透過率波形、TV(2,1)は図7の画素Pix(2,1)における透過率波形である。
各画素に表示される表示データは連続する2つのフレーム(走査期間)で表示される。この例では最初の走査期間であるフレームF1とその後の走査期間であるフレームF2とで一つの表示データの表示を実行する。フレームF1は、各画素のメモリ性液晶を第一の安定状態にするリセット期間RSと、第一の安定状態あるいは第二の安定状態にする選択期間SEと、その後の安定状態を保持する保持期間NSEからなる。フレームF2では、フレームF1で保持された安定状態をそのまま維持する。
フレームF1において、走査電極TP1に印加される走査電圧の波形は電位VMを基準とし、電位VMをゼロとすると、リセット期間RSでは走査電圧は電位VMでゼロとなる。また、全ての信号電極SG1〜SG4に印加される信号電圧の波形は電位VMを基準とし、電位VMをゼロとすると、リセット期間RSでは信号電圧の波形は電位VMのゼロと電位+VSのパルス電圧となる。よって、画素Pix(1,1)に印加される合成電圧の波形TS(1,1)は、リセット期間RSの後半で、電圧−VSのリセットパルスとなり、この電圧−VSの絶対値を図11における閾値−Vtの絶対値より大きく設定しておけば、画素Pix(1,1)におけるメモリ性液晶層は第2の強誘電状態(第一の安定状態)になり、透過率波形TV(1,1)に示すように透過率が低下して黒表示となる。
次に、フレームF1の選択期間SEでは、走査電極TP1に電圧+VSが印加され、信号電極の信号電圧は電位VM、すなわちゼロとする。よって、合成電圧波形TS(1,1)は選択パルスとして電圧+VSが印加されることになり、この電圧+VSの絶対値を図11における閾値+Vtの絶対値より大きく設定しておけば、画素Pix(1,1)におけるメモリ性液晶層は第1の強誘電状態(第二の安定状態)になり、透過率波形TV(1,1)に示すように透過率が上昇して白表示となる。
フレームF1の保持期間NSEでは、走査電圧は電位VM(ゼロ)の一定出力とし、信号電圧はデータ電圧値+VDあるいは電位VM(ゼロ)となるため、合成電圧波形TS(1,1)として、画素Pix(1,1)には、基準VMのゼロまたはデータ電圧値−VDの保持パルスが印加されるが、この電圧値−VDの絶対値を図11における閾値−Vtの絶対値より小さく設定しておけば、画素Pix(1,1)におけるメモリ性液晶層は第1の強誘電状態(第二の安定状態)すなわち白表示を維持する。
次に、図7に示したメモリ性液晶パネルの2行1列の画素Pix(2,1)を黒表示にする場合について説明する。画素Pix(2,1)には、走査電極TP2に印加される走査電圧の電圧波形と、信号電極SG1に印加される信号電圧の電圧波形との合成電圧波形TS(2,1)が、駆動電圧として印加される。
最初の走査期間であるフレームF1において、リセット期間RSでは、走査電極TP2に印加される走査電圧は電位VMでゼロとなる。また、全ての信号電極SG1〜SG4には、電位VMのゼロと電圧+VSの信号電圧が印加される。よって、リセット期間RSにおいて、画素Pix(2,1)を形成する走査電極TP2と信号電極SG1の間に印加される合成電圧波形TS(2,1)は電圧値ゼロと−VSのリセットパルスとなり、その電圧値−VSの絶対値を図11における閾値−Vtの絶対値より大きく設定しておけば、画素Pix(2,1)におけるメモリ性液晶層は第2の強誘電状態(第一の安定状態)となり、透過率波形TV(2,1)に示すように透過率が低下して黒表示となる。
次の選択期間SEでは、走査電極TP2には走査電圧として電圧+VSが印加され、信号電極SG1には、信号電圧としてデータ電圧+VDが印加される。よって、合成電圧波形TS(2,1)による選択パルスは電圧(VS−VD)となり、この電圧の絶対値が図11における閾値+Vtの絶対値より小さくなるようにすれば、画素Pix(2,1)におけるメモリ性液晶層は第2の強誘電状態(第一の安定状態)のままとなり、黒表示を維持する。
保持期間NSEでは、走査電圧として電位VM(ゼロ)が一定出力され、信号電圧はデータ電圧値+VDあるいは電位VM(ゼロ)になるため、合成電圧波形TS(2,1)により、画素Pix(2,1)には基準VMのゼロまたは電圧値−VDの保持パルスが印加される。しかし、この電圧値−VDの絶対値は図11における閾値−Vtの絶対値より小さいので、画素Pix(2,1)におけるメモリ性液晶層は第2の強誘電状態(第一の安定状態)のままになり、黒表示を維持する。
フレームF2においては、いずれの走査電極TP1,TP2にも全ての期間で電圧値+VDの一定値の走査電圧が印加され、信号電極SG1にはデータ電圧値+VDあるいは電位VM(ゼロ)の信号電圧が印加される。そのため、合成電圧波形TS(1,1)およびTS(2,1)は、いずれも基準VMのゼロまたは電圧値+VDの保持パルスとなる。しかし、この電圧値+VDの絶対値は図11における閾値+Vtの絶対値より小さいので、画素Pix(1,1)及びPix(2,1)におけるメモリ性液晶層は、いずれもフレームF1の保持期間における強誘電状態(安定状態)を維持し、画素Pix(1,1)は白表示、画素Pix(2,1)は黒表示をそれぞれ維持する。
ここで、画素を白表示または黒表示のどちらにする場合でも、リセット期間RSにおける信号電圧のパルス波形と、選択期間における走査電圧のパルス波形とを、パルス幅とパルス電圧値が同じ同一パルス波形とした。このように設定することによって、合成電圧波形TS(1,1)およびTS(2,1)のように、リセット期間と選択期間との期間内で、印加電圧の極性反転を実施することができる。
ただし、黒表示を選択した場合の合成電圧波形TS(2,1)では、厳密にいえば、負のリセットパルスの絶対値より、正の選択パルスの絶対値の方が小さくなっている。よって、この部分についても適正に極性反転を行うために、この実施例では、画素に表示される表示データは、連続する2つのフレームで表示するようにし、その2つのフレームで、印加電圧の極性反転(交流化)を行った。
すなわち、最初の走査期間であるフレームF1とその後の走査期間であるフレームF2とで、画素を構成する部分の走査電極と信号電極間に印加される合成電圧波形TS(1,1)およびTS(2,1)の極性が反転するようにしている。
図3に示したように、画素に表示される表示データは連続する2つのフレーム(図3では2つの走査期間であるフレームF1,F2)で表示し、リセットパルスと選択パルスは2つの走査期間のうち、最初の走査期間であるフレームF1で印加した。さらに、走査電圧と信号電圧の両方の電圧波形において、基準となる基準電位を、2番目の走査期間であるフレームF2では、最初の走査期間であるフレームF1で信号電圧として印加されたデータ電圧値+VDと等しくした。
具体的には、2番目の走査期間であるフレームF2では、走査電圧の基準電圧を電圧値+VDとし、+VD一定の電圧を走査電極に印加した。信号電圧においても、基準電圧を電圧値+VDとしたが、最初の走査期間であるフレームF1で印加されたリセットパルスを除いたときの信号電圧波形に対して、電圧値+VDを基準として、反転した波形の信号電圧を信号電極に印加した。
すなわち、最初の走査期間であるフレームF1の選択期間SEで信号側電圧波形としてデータ電位VM(ゼロ)が出力していた場合、2番目の走査期間であるフレームF2では、選択期間SEと同タイミング時にデータ電圧+VDを出力する。同様に、最初の走査期間であるフレームF1の選択期間SE2で信号側電圧波形としてデータ電圧+VDが出力していた場合、2番目の走査期間であるフレームF2では、選択期間SEと同タイミング時に、電位VM(ゼロ)が出力する。このように設定することによって、合成電圧波形において、連続するつのフレーム内で交流化駆動を行うことができる。それによって、フレームF1で印加された合成電圧波形の極性の偏りをフレームF2で補償することができる。
なお、透過率波形TV(1,1)、TV(2,1)は、上述した合成電圧波形の駆動電圧を強誘電性液晶パネルの画素Pix(1,1)、Pix(2,1)を形成する走査電極と信号電極の間に印加したときの光の透過率をフォトディテクタ等で検出したときの波形である。
このように、リセット期間における信号電極に印加するパルス電圧と、選択期間における走査電極に印加するパルス電圧との組み合わせによって、任意の画素に任意の色(白あるいは黒)を表示することが可能になり、同時に交流化駆動を行うことができる。そのため、各信号電極と走査電極に駆動電圧を印加するために液晶駆動用ドライバICを用いる場合、正電圧(あるいは負電圧)の一方の極性の電圧だけで各ドライバICを動作できる。したがって、各ドライバICの耐圧は低く抑えることができるので、ICのチップサイズを小さくすることができる。また、各ICの構成も同一にできる。さらに、パルス用電圧は全て同極性であるので、各電圧を発生する昇圧回路も容易に作製でき、システム全体の消費電力も低減することができる。
この実施形態では、図1に示した駆動回路30の走査電極駆動回路32が出力する走査電圧TPVの電圧波形と、信号電極駆動回路31が出力する信号電圧SGVの電圧波形は、いずれも電圧値ゼロ(0)と、メモリ性液晶である強誘電性液晶の安定状態が変化する閾値+Vt及び−Vtより絶対値が小さい正又は負の第1の電圧値VDと、その第1の電圧値VDと同じ極性で上記閾値+Vt及び−Vtより絶対値が大きい第2の電圧値VSの3値で構成されている。そして、|VS−VD|<|Vt|であり、|VS|>|VD|である。
ここで図4によって、上述した信号電圧を出力する信号電極駆動回路31及び走査電圧を出力する走査電極駆動回路32の具体例を説明する。この信号電極駆動回路31と走査電極駆動回路32は、回路構成が同一のドライバICで、それぞれ互換性を備えている。そして、駆動電圧波形制御回路35と、それぞれセレクタ回路をなすアナログスイッチAS1〜ASnとによって構成されている。アナログスイッチAS1〜ASnは、図2に示したメモリ性液晶パネル40の信号電極44b又は走査電極44aの数をn本とすると、その数nに対応する個数だけ設けられる。
その各アナログスイッチAS1〜ASnには、図1に示した駆動用電圧発生回路10から出力される電圧値ゼロ(0)、VD、VSがそれぞれ印加されており、図1に示した制御用信号発生回路20からの信号側制御信号SCa又は走査側制御信号SCbに制御されて駆動電圧波形制御回路35が出力する各セレクト信号に応じて、必要な電圧を順次選択して、各信号電極44bに印加する信号電圧、あるいは各走査電極44aに印加する走査電圧の各出力OUT1〜OUTnとする。
この実施形態によれば、メモリ性液晶パネル40を駆動するために駆動回路30が出力する走査電圧と信号電圧の各電圧波形を正又は負の単極性とし、その各電圧波形を構成する電圧のレベル値すなわち電圧値の種類を、両方含めても3値(0,VD,VS)とすることができ、且つその各電圧波形を図3に示したように単純な波形にすることができる。
したがって、走査電極駆動回路32および信号電極駆動回路31の各ドライバICを小型化でき、且つ安価に製作することができる。それによって、メモリ性液晶パネル40を備えた液晶表示装置を安価に提供することが可能になる。さらに、走査電極駆動回路32と信号電極駆動回路31の回路構成を同じにして互換性をもたせ、兼用できるようにすることもできるので、一層のコスト低減を図ることも可能になる。
〔第2の実施形態〕
この発明の第2の実施形態について、図5及び図6によって説明する。
図5は、この発明による液晶表示装置の第2の実施形態を示すブロック構成図であり、図6は、図5に示した液晶表示装置におけるメモリ性液晶パネルに印加する駆動電圧波形と透過率との関係を示す図3と同様な波形図である。
図5において図1に示した第1の実施形態と相違するのは、駆動用電圧発生回路50と駆動回路60の信号電極駆動回路61だけであり、その他の部分は図1の第1の実施形態と同じであるから、図1と同じ符号を付してあり、それらの説明は省略する。
駆動用電圧発生回路50は、同一極性でレベルが異なる4値の電圧すなわち電圧値ゼロ(0)、第1の電圧値(データ電圧)VD、第2の電圧値VSと、第2の電圧値VSと第1の電圧値VDとを加算した第3の電圧値VS+VDを発生して、その電圧値ゼロ(0)と第1の電圧値VDと第2の電圧値VSを走査電極駆動回路32に供給し、電圧値ゼロ(0)と第1の電圧値VDと第3の電圧値VS+VDを信号電極駆動回路61に供給する。
駆動回路60の信号電極駆動回路61は、信号側制御信号CSaに制御されて電圧値0、VD、VS+VDの中からリセット電圧、データ電圧、基準電圧にそれぞれ必要な電圧を順次選択して、図6によって後述する電圧波形の信号電圧SGVを信号側駆動信号としてメモリ性液晶パネル40の多数の信号電極に並列に印加する。信号電圧SGV一定の周期で変化させると信号電圧波形となる。
一方、走査電極駆動回路32は第1の実施形態と同様に、走査側制御信号CSbに制御されて電圧値0、VD、VSの中から選択電圧、データ電圧、基準電圧に必要な電圧を順次選択して、図6によって後述する電圧波形の走査電圧TPVを走査側駆動信号としてメモリ性液晶パネル40の多数の走査電極に順次印加する。走査電圧TPV一定の周期で変化させると走査電圧波形となる。
このように、駆動回路60が信号電圧SGVと走査電圧TPVによりメモリ性液晶パネル40を駆動して、表示データを各画素に表示させる。
信号電極駆動回路61及び走査電極駆動回路32の具体的な回路例も図4に示した回路と同じである。但し、信号電極駆動回路61の場合は、第2の電圧値VSに代えて第3の電圧値VS+VDを入力して各アナログスイッチAS1〜ASnに印加する。
ここで、この第2の実施形態による強誘電性液晶を用いたメモリ性液晶パネルの具体的な駆動方法について図6によって説明する。
図6におけるTP1,TP2,SG1,TS(1,1),TS(2,1),TV(1,1),TV(2,1)の各波形の意味は、図3の場合と同じである。
この実施形態においても、各画素に表示される表示データは連続する2つのフレーム(走査期間)で表示される。この例では最初の走査期間であるフレームF1とその後の走査期間であるフレームF2とで一つの表示データの表示を実行する。フレームF1は、各画素のメモリ性液晶を第一の安定状態にするリセット期間RSと、第一の安定状態あるいは第二の安定状態にする選択期間SEと、その後の安定状態を保持する保持期間NSEとを備え、フレームF2では、フレームF1で保持された安定状態をそのまま維持する。
この図6に示す例では、最初の走査期間であるフレームF1において、リセット期間(RS)における信号電極SGn側のリセットパルスの電圧値VS+VDと選択期間SEにおける走査電極TPn側の選択パルスの電圧値VSとが異なる。
この場合も交流化駆動するために、最初走査期間であるフレームF1では基準電圧値を第1の電圧値(データ電圧)VDとし、その後の走査期間であるフレームF2では基準電圧値をゼロ(0)にして異ならせている。さらに、フレームF2において、走査電極に電圧値VDのリセットパルスが印加される。
その他の動作は、図3によって説明した第1の実施形態の場合と同様であるので、説明を省略する。
第1の電圧値VD、第2の電圧値VSと、図11における強誘電性液晶の安定状態が変化する閾値+Vt及び−Vtとの絶対値の大小関係は、前述した第1の実施形態の場合と同じである。すなわち、|VS|>|Vt|、|VS−VD|<|Vt|、|VS|>|VD|、|VD|<|Vt|である。
この実施形態によっても、メモリ性液晶パネル40を駆動するために駆動回路60が出力する走査電圧と信号電圧の各電圧波形を構成する電圧のレベル値すなわち電圧値の種類が、両方含めると4値(0,VD,VS,VS+VD)となる他は、第1の実施形態の場合と同様な効果が得られる。この場合でも、従来のこの種の液晶表示装置における走査電圧と信号電圧の各電圧波形を構成する電圧値の種類に比べれば、その種類を少なくすることができ、且つその各電圧波形を図6に示したように単純な波形にすることができる。
したがって、走査電極駆動回路32および信号電極駆動回路61の各ドライバICを小型化でき、且つ安価に製作することができる。それによって、メモリ性液晶パネル40を備えた液晶表示装置を安価に提供することが可能になる。さらに、走査電極駆動回路32と信号電極駆動回路61の回路構成を同じにして互換性をもたせ、兼用できるようにすることもできるので、一層のコスト低減を図ることも可能になる。
上述の各実施形態では、メモリ性液晶パネルのメモリ性液晶層に強誘電性液晶を使用する場合について説明したが、コレステリック液晶等の他のメモリ性液晶を使用してもよい。その場合には、使用するメモリ性液晶の安定状態が変化する閾値電圧を考慮して、前述した第1の電圧値VDおよび第2の電圧値VSの絶対値を設定すればよい。
この発明による液晶表示装置及びそのメモリ性液晶パネルの駆動回路は、変化の少ない静的な画像を表示する各種の装置に利用できるが、携帯情報端末の表示装置などに特に有用であり、特に電子ブックや電子辞書など電池で駆動したときにも長時間使い続ける必要がある端末装置に適している。また、頻繁に画面書き換えが行われないので、画面のちらつきがない良好な表示を実現できる。
この発明による液晶表示装置の第1の実施形態を示すブロック構成図である。 図1におけるメモリ性液晶パネルの構成を示す模式的な断面図である。 図1に示した液晶表示装置におけるメモリ性液晶パネルに印加する駆動電圧波形と透過率との関係を示す波形図である。 図1における駆動回路を構成する走査電極駆動回路及び信号電極駆動回路の具体例を示すブロック回路図である。 この発明による液晶表示装置の第2の実施形態を示すブロック構成図である。 図5に示した液晶表示装置におけるメモリ性液晶パネルに印加する駆動電圧波形と透過率との関係を示す波形図である。
マトリクス状に画素を形成したメモリ性液晶パネルの走査電極と信号電極の一部を液晶パネルの基板面に直交する方向から見た平面図である。 強誘電性液晶の分子長軸方向と電界との関係を示す説明図である。 電界の方向を図8と反対向きにした場合の強誘電性液晶の分子長軸方向と電界との関係を示す説明図である。 強誘電性液晶の分子長軸方向とその液晶を挟持する一対の基板の外側に配置する一対の偏光板の偏光軸との関係を示す説明図である。 強誘電性液晶と一対の偏光板とを配置した液晶パネルの印加電圧と透過率および強誘電性液晶の2つの安定状態との関係を示す特性図である。 従来の液晶表示装置におけるメモリ性液晶パネルに印加する駆動電圧波形と透過率との関係を示す波形図である。
10,50:駆動用電圧発生回路 20:制御用信号発生回路
30,60:駆動回路 31,61:信号電極駆動回路
32:走査電極駆動回路 35:駆動電圧波形制御回路
40:メモリ性液晶パネル 41a,41b:偏光板
42:メモリ性液晶層 43a,43b:ガラス基板 44a:走査電極
44b:信号電極 45a,45b:配向膜
46:反射板 47:シール剤
TP1〜TP4:走査電極 SG1〜SG4:信号電極
Pix(1,1):1行1列の画素
Pix(2,1):2行1列の画素
TS(1,1):1行1列の画素に印加する合成電圧波形
TS(2,1):2行1列の画素に印加する合成電圧波形
TV(1,1):1行1列の画素の透過率特性波形
TV(2,1):2行1列の画素に透過率特性波形

Claims (19)

  1. 対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持し、前記走査電極と信号電極とが前記メモリ性液晶を挟んで対向する部分で画素を形成するメモリ性液晶パネルと、該メモリ性液晶パネルを駆動して表示データを前記画素に表示させる駆動回路とを備えた液晶表示装置であって、
    前記駆動回路によって、前記メモリ性液晶パネルの前記走査電極には電圧値ゼロと正または負の単一極性の電圧値で構成される電圧波形の走査電圧が印加され、かつ前記信号電極にも電圧値ゼロと前記走査電圧と同極性の単一極性の電圧値で構成される電圧波形の信号電圧が印加され、前記画素を構成する部分の前記走査電極と信号電極間に印加される電圧波形を、該部分における前記走査電圧と前記信号電圧の合成電圧波形とし、
    前記画素に表示される表示データは連続する2つのフレームで表示され、該2つのフレームのうち、最初のフレームで印加された前記合成電圧波形の極性の偏りをその後のフレームで補償し、前記合成電圧波形が該2つのフレーム内で交流化されることを特徴とする液晶表示装置。
  2. 前記駆動回路が出力する前記最初のフレームにおける前記走査電圧の基準電位と、前記後のフレームにおける前記走査電圧の基準電位とが異なることを特徴とする請求項1に記載の液晶表示装置。
  3. 前記駆動回路が出力する前記最初のフレームにおける前記信号電圧の基準電位と、前記後のフレームにおける前記信号電圧の基準電位とが異なることを特徴とする請求項1または請求項2に記載の液晶表示装置。
  4. 前記駆動回路が出力する前記走査電圧の電圧波形と前記信号電圧の電圧波形の合成波形が、前記画素を構成する部分の前記走査電極と信号電極間に印加される前記合成電圧波形であり、
    前記最初のフレーム内には、前記画素における前記メモリ性液晶を第一の安定状態にするリセット期間と、前記メモリ性液晶を第一の安定状態あるいは第二の安定状態にする選択期間とを備え、
    前記合成電圧波形は、前記リセット期間においてリセットパルスを有し、前記選択期間において選択パルスを有し、
    前記リセットパルスは、前記走査電圧をゼロとして前記信号電圧の電圧波形により構成され、
    前記選択パルスは、前記信号電圧をゼロ又は前記走査電圧より小さい電圧として、該信号電圧と前記走査電圧との合成電圧の波形により構成されることを特徴とする請求項1に記載の液晶表示装置。
  5. 前記駆動回路が出力する前記走査電圧の電圧波形と前記信号電圧の電圧波形は、いずれも電圧値ゼロ、前記メモリ性液晶の安定状態が変化する閾値より絶対値が小さい正又は負の第1の電圧値(VD)、該第1の電圧値と同じ極性で前記閾値より絶対値が大きい第2の電圧値(VS)の3値で構成されていることを特徴とする請求項4に記載の液晶表示装置。
  6. 前記駆動回路が出力する前記走査電圧の電圧波形と前記信号電圧の電圧波形の合成波形が、前記画素を構成する部分の前記走査電極と信号電極間に印加される前記合成電圧波形であり、
    前記最初のフレーム内には、前記画素における前記メモリ性液晶を第一の安定状態にするリセット期間と、前記メモリ性液晶を第一の安定状態あるいは第二の安定状態にする選択期間とを備え、
    前記合成電圧波形は、前記リセット期間においてリセットパルスを有し、前記選択期間において選択パルスを有し、
    前記リセットパルスは、前記走査電圧を前記メモリ性液晶の安定状態が変化する閾値より絶対値が小さい正又は負の第1の電圧値(VD)とし、前記信号電圧を前記第1の電圧値と該第1の電圧値と同じ極性で前記閾値より絶対値が大きい第2の電圧値(VS)とを加算した第3の電圧値(VD+VS)として構成され、
    前記選択パルスは、前記走査電圧を前記第2の電圧値(VS)とし、前記信号電圧をゼロまたは前記第1の電圧値(VD)として構成されることを特徴とする請求項1に記載の液晶表示装置。
  7. 前記駆動回路が出力する前記走査電圧の電圧波形と前記信号電圧の電圧波形は、いずれも電圧値ゼロ、前記第1の電圧値(VD)、前記第2の電圧値(VS)、および前記第3の電圧値(VD+VS)の4値で構成されていることを特徴とする請求項に記載の液晶表示装置。
  8. 前記駆動回路が出力する前記最初のフレームにおける前記走査電圧の基準電位と、前記後のフレームにおける前記走査電圧の基準電位とが異なり、それぞれの前記基準電位は前記電圧値ゼロまたは前記第1の電圧値(VD)であることを特徴とする請求項または請求項7に記載の液晶表示装置。
  9. 前記メモリ性液晶は強誘電性液晶であることを特徴とする請求項1乃至のいずれか一項に記載の液晶表示装置。
  10. 対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持し、前記走査電極と信号電極とが前記メモリ性液晶を挟んで対向する部分で画素を形成するメモリ性液晶パネルの駆動回路であって、
    前記走査電極に走査電圧を印加するための走査電極駆動回路と、前記信号電極に信号電圧を印加するための信号電極駆動回路とを備え、
    前記走査電極駆動回路は、電圧値ゼロと正または負の単一極性の電圧値で構成される電圧波形の走査電圧を出力し、
    前記信号電極駆動回路は、電圧値ゼロと前記走査電圧と同極性の単一極性の電圧値で構成される電圧波形の信号電圧を出力し、
    連続する2つのフレームに出力される前記走査電圧と前記信号電圧との合成電圧を前記画素を構成する部分の前記走査電極と信号電極間に印加することによって該画素に表示データを表示させ、
    前記2つのフレームのうち最初のフレームで印加された前記合成電圧の極性の偏りをその後のフレームで補償し、前記合成電圧が該2つのフレーム内で交流化されるようにしたことを特徴とするメモリ性液晶パネルの駆動回路。
  11. 前記走査電極駆動回路が前記最初のフレームにおいて出力する前記走査電圧の基準電位と、前記後のフレームにおいて出力する前記走査電圧の基準電位とが、異なる電圧値であることを特徴とする請求項10に記載のメモリ性液晶パネルの駆動回路。
  12. 前記信号電極駆動回路が出力する前記最初のフレームにおける前記信号電圧の基準電位と、前記後のフレームにおける前記信号電圧の基準電位とが異なることを特徴とする請求項11に記載の液晶表示装置。
  13. 前記走査電圧の電圧波形と前記信号電圧の電圧波形の合成波形が、前記画素を構成する部分の前記走査電極と信号電極間に印加される合成電圧波形であり、
    前記最初のフレーム内には、前記画素における前記メモリ性液晶を第一の安定状態にするリセット期間と、前記メモリ性液晶を第一の安定状態あるいは第二の安定状態にする選択期間とを備え、
    前記リセット期間においては、前記走査電極駆動回路は前記走査電圧を電圧値ゼロにし、前記信号電極駆動回路は前記信号電圧を前記メモリ性液晶の前記安定状態が変化する閾値より絶対値が大きい電圧値(VS)にし、
    前記選択期間においては、前記走査電極駆動回路は前記走査電圧を前記メモリ性液晶の前記安定状態が変化する閾値より絶対値が大きい電圧値(VS)にし、前記信号電極駆動回路は前記信号電圧を電圧値ゼロ又は前記メモリ性液晶の安定状態が変化する閾値より絶対値が小さい電圧値(VD)にすることを特徴とする請求項10に記載のメモリ性液晶パネルの駆動回路。
  14. 前記リセット期間に前記信号電極駆動回路が出力する前記信号電圧の電圧値と、前記選択期間に前記走査電極駆動回路が出力する前記走査電圧の電圧値とが等しいことを特徴とする請求項13に記載のメモリ性液晶パネルの駆動回路。
  15. 前記走査電極駆動回路と前記信号電極駆動回路とがそれぞれ出力する電圧値は、電圧値ゼロ、前記メモリ性液晶の前記安定状態が変化する閾値より絶対値が小さい電圧値(VD)、前記メモリ性液晶の前記安定状態が変化する閾値より絶対値が大きい電圧値(VS)の3値であることを特徴とする請求項13に記載のメモリ性液晶パネルの駆動回路。
  16. 前記走査電圧の電圧波形と前記信号電圧の電圧波形の合成波形が、前記画素を構成する部分の前記走査電極と信号電極間に印加される合成電圧波形であり、
    前記最初のフレーム内には、前記画素における前記メモリ性液晶を第一の安定状態にするリセット期間と、前記メモリ性液晶を第一の安定状態あるいは第二の安定状態にする選択期間とを備え、
    前記リセット期間においては、前記走査電極駆動回路は前記走査電圧を前記メモリ性液晶の安定状態が変化する閾値より絶対値が小さい第1の電圧値(VD)とし、前記信号電極駆動回路は前記信号電圧を前記メモリ性液晶の安定状態が変化する閾値より絶対値が大きい第2の電圧値(VS)と前記第1の電圧値(VD)との和である第3の電圧値(VD+VS)とし、
    前記選択期間においては、前記走査電極駆動回路は前記走査電圧を前記第2の電圧値(VS)とし、前記信号電極駆動回路は前記信号電圧を電圧値ゼロまたは前記第1の電圧値(VD)とすることを特徴とする請求項11に記載のメモリ性液晶パネルの駆動回路。
  17. 前記走査電極駆動回路と前記信号電極駆動回路が出力する電圧値は、電圧値ゼロ、前記第1の電圧値(VD)、前記第2の電圧値(VS)、前記第3の電圧値(VD+VS)の4値であることを特徴とする請求項16に記載のメモリ性液晶パネルの駆動回路。
  18. 前記走査電極駆動回路と前記信号電極駆動回路とが出力する電圧の前記最初のフレームにおける基準電位と、前記後のフレームにおける基準電位とが異なり、それぞれの前記基準電位は電圧値ゼロまたは前記第1の電圧値(VD)であることを特徴とする請求項16または17に記載のメモリ性液晶パネルの駆動回路。
  19. 前記走査電極駆動回路と前記信号電極駆動回路とは、回路構成が同一で、それぞれ互換性を備えていることを特徴とする請求項10乃至18のいずれか一項に記載のメモリ性液晶パネルの駆動回路。
JP2005158130A 2004-06-17 2005-05-30 液晶表示装置及びメモリ性液晶パネルの駆動回路 Active JP4654070B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004179041 2004-06-17
JP2005158130A JP4654070B2 (ja) 2004-06-17 2005-05-30 液晶表示装置及びメモリ性液晶パネルの駆動回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005158130A JP4654070B2 (ja) 2004-06-17 2005-05-30 液晶表示装置及びメモリ性液晶パネルの駆動回路
US11/153,895 US7817128B2 (en) 2004-06-17 2005-06-16 Liquid crystal display device and driving circuit for liquid crystal panel with a memory effect

Publications (3)

Publication Number Publication Date
JP2006030964A JP2006030964A (ja) 2006-02-02
JP2006030964A5 JP2006030964A5 (ja) 2008-08-21
JP4654070B2 true JP4654070B2 (ja) 2011-03-16

Family

ID=35598951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005158130A Active JP4654070B2 (ja) 2004-06-17 2005-05-30 液晶表示装置及びメモリ性液晶パネルの駆動回路

Country Status (2)

Country Link
US (1) US7817128B2 (ja)
JP (1) JP4654070B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4705494B2 (ja) * 2006-03-23 2011-06-22 シチズンホールディングス株式会社 メモリ性液晶パネル
JP4959211B2 (ja) * 2006-03-29 2012-06-20 シチズンホールディングス株式会社 昇圧回路及び昇圧回路を用いたメモリ性液晶表示装置
JP4963997B2 (ja) * 2007-03-27 2012-06-27 シチズンホールディングス株式会社 メモリ性液晶表示装置
JP5076593B2 (ja) * 2007-03-29 2012-11-21 富士ゼロックス株式会社 光記録装置、光記録方法、及び画像表示装置
US8400387B2 (en) 2008-07-09 2013-03-19 Citizen Holdings Co., Ltd. Liquid crystal display device
EP2340185B1 (en) * 2008-10-08 2018-07-04 Delphi Technologies, Inc. Integrated radar-camera sensor
US8154273B2 (en) * 2008-10-10 2012-04-10 Beckman Coulter, Inc. Detecting and handling coincidence in particle analysis
TWI404011B (zh) 2009-03-18 2013-08-01 Pervasive Display Co Ltd 非揮發性顯示模組及非揮發性顯示裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001282203A (ja) * 2000-03-31 2001-10-12 Minolta Co Ltd 表示装置、その駆動方法、携帯情報端末及び携帯通信端末

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725003B2 (ja) 1987-03-02 1998-03-09 富士通株式会社 液晶表示装置の駆動方法
JP2954429B2 (ja) * 1992-08-25 1999-09-27 シャープ株式会社 アクティブマトリクス方式駆動装置
DE69317640T2 (de) * 1992-12-28 1998-07-30 Canon Kk Verfahren und Einrichtung für eine Flüssigkristallanzeige
DE69633429D1 (de) * 1995-04-25 2004-10-28 Citizen Watch Co Ltd Verfahren und apparat zur ansteuerung einer antiferroelektrischen flüssigkristallanzeigevorrichtung
EP0770898A4 (en) * 1995-05-11 1998-08-05 Citizen Watch Co Ltd METHOD FOR CONTROLLING AN ANTIFERROELECTRIC LIQUID CRYSTAL DISPLAY DEVICE AND APPARATUS APPARATUS FOR IT
US6163360A (en) * 1996-06-24 2000-12-19 Casio Computer Co., Ltd. Liquid crystal display apparatus
EP0919849A4 (en) * 1997-06-20 2000-09-13 Citizen Watch Co Ltd ANTIFERROMAGNETIC LIQUID CRYSTAL DISPLAY AND METHOD FOR CONTROLLING THE SAME
JP2001042812A (ja) 1999-08-03 2001-02-16 Minolta Co Ltd 液晶表示装置
JP2003050397A (ja) * 2001-06-01 2003-02-21 Citizen Watch Co Ltd 配向膜を備えた基板とその製造方法
KR100751311B1 (ko) * 2001-09-29 2007-08-22 삼성에스디아이 주식회사 반강유전성 액정 디스플레이 패널의 투과도를 균일하게하는 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001282203A (ja) * 2000-03-31 2001-10-12 Minolta Co Ltd 表示装置、その駆動方法、携帯情報端末及び携帯通信端末

Also Published As

Publication number Publication date
US7817128B2 (en) 2010-10-19
US20060012591A1 (en) 2006-01-19
JP2006030964A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
JP4654070B2 (ja) 液晶表示装置及びメモリ性液晶パネルの駆動回路
US8466861B2 (en) Liquid crystal display device and display method
JPWO2005106576A1 (ja) 液晶表示装置
KR20050029692A (ko) 액정표시장치의 구동방법 및 액정표시장치
US7969403B2 (en) Driving circuit, driving method, and liquid crystal display using same
WO1996034311A1 (fr) Procede et appareil de commande d'un afficheur a cristaux liquides antiferroelectriques
TW200839691A (en) Liquid crystal panel
JP2006154078A (ja) メモリ性液晶パネル
JP4705494B2 (ja) メモリ性液晶パネル
JP2008216893A (ja) 平面表示装置及びその表示方法
JP5346719B2 (ja) 液晶表示装置
JP2006171497A (ja) メモリ性液晶パネル
JPH0764056A (ja) 反強誘電性液晶表示素子及び反強誘電性液晶表示素子の駆動方法
JP2005265869A (ja) 液晶表示装置
JP2008261944A (ja) 液晶表示装置
JPH08136898A (ja) 液晶表示装置
JP4695476B2 (ja) メモリ性液晶表示装置
JP4963997B2 (ja) メモリ性液晶表示装置
JP4746502B2 (ja) メモリ性液晶表示装置
JPWO2005122126A1 (ja) 液晶表示装置及びその駆動方法
JP2006023479A (ja) メモリ性液晶表示装置
JP2006284823A (ja) 液晶表示装置及びその駆動方法
JP2008070424A (ja) 液晶表示装置
JP2009223091A (ja) メモリ性液晶表示装置
KR100854992B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101220

R150 Certificate of patent or registration of utility model

Ref document number: 4654070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250