JP2001042812A

JP2001042812A - 液晶表示装置

Info

Publication number: JP2001042812A
Application number: JP11219433A
Authority: JP
Inventors: Naoki Masazumi; 直樹将積; Eiji Yamakawa; 英二山川
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1999-08-03
Filing date: 1999-08-03
Publication date: 2001-02-16

Abstract

(57)【要約】【課題】メモリ性を有する液晶を用いて構成した液晶
表示素子を、簡単な構成で多値の駆動パルス電圧を得て
駆動可能とすること。【解決手段】メモリ性液晶を用いて構成された液晶表
示素子を、走査ドライバ回路３０４から電圧値Ｖ１のリ
セットパルスを印加してホメオトロピック状態にリセッ
トすると共に、電圧値Ｖ２のリセットパルスを印加して
フォーカルコニック状態にリセットし、さらに電圧値Ｖ
３の選択パルスを印加して所望の画素をプレーナ状態に
セットする。このような駆動はＣＰＵ３００から出力さ
れる電圧値データに基づいてアナログスイッチ３０１を
切り換えて所定の電圧値を得ることによって行われる。

Description

【発明の詳細な説明】

【０００１】本発明は、液晶表示装置、特に、メモリ性
液晶を用いて構成された液晶表示素子を備えた液晶表示
装置に関する。

【０００２】

【従来の技術と課題】従来知られている室温でコレステ
リック相を示す液晶、例えば、コレステリック液晶又は
カイラルネマティック液晶を２枚の基板間に狭持した液
晶表示素子では、液晶の状態をプレーナ状態とフォーカ
ルコニック状態に切り換えて表示を行うことができる。

【０００３】この種の液晶はメモリ性を有し、表示装置
の軽量化、薄型化、省エネルギー化、駆動の簡易化等の
利点によって注目されている。しかし、この種の液晶は
固有のヒステリシス現象を有していることが知られてい
る。

【０００４】前記ヒステリシス現象を消すためには、そ
の駆動に際して、まず、液晶にエネルギーの大きなリセ
ットパルスを印加してホメオトロピック状態にリセット
する必要がある。このため、各画素に画像データに基い
て選択パルスを印加して画像を書き込もうとすると、通
常、複数種類（より詳しくは３種類以上）の電圧値のパ
ルス信号が必要となり、多値出力のドライバＩＣを必要
とし、コストアップを招来するという問題点を有してい
た。

【０００５】そこで、本発明の目的は、簡単な構成で多
値出力を得られるようにした駆動回路を備えた液晶表示
装置を提供することにある。

【０００６】

【発明の構成、作用及び効果】以上の目的を達成するた
め、本発明に係る液晶表示装置は、メモリ性液晶を用い
て構成された液晶表示素子と、この液晶表示素子に駆動
電圧を印加する走査ドライバ及びデータドライバとで構
成された制御部と、を備え、制御部は、走査ドライバに
入力する駆動電圧を走査ドライバとは独立した電圧変動
手段によって変動可能であることを特徴とする。

【０００７】前記電圧変動手段は、Ｄ／Ａコンバータと
アンプとで構成したり、アナログスイッチで構成するこ
とができる。

【０００８】さらに、本発明に係る液晶表示装置におい
ては、前記走査ドライバのグランドレベルを走査ドライ
バグランドレベル変動手段によって変動可能としたり、
前記データドライバのグランドレベルをデータドライバ
グランドレベル変動手段によって変動可能としてもよ
い。

【０００９】即ち、本発明においては、走査ドライバに
入力する駆動電圧を走査ドライバとは独立した電圧変動
手段によって変動可能にしたため、走査ドライバ自体に
出力電圧値を多値に切り換える構成を必要とせず、電源
部ひいては駆動回路を簡単、安価に製作することができ
る。

【００１０】

【発明の実施形態】以下、本発明に係る液晶表示装置の
実施形態について、添付図面を参照して説明する。

【００１１】（液晶表示素子の構成）まず、本発明に係
る液晶表示装置を構成する反射型液晶表示素子の一例を
図１に示す。この液晶表示素子１０は光吸収層１９の上
に、赤色の選択反射と透明状態の切り換えにより表示を
行う赤色表示層１１Ｒを配し、その上に緑色の選択反射
と透明状態の切り換えにより表示を行う緑色表示層１１
Ｇを積層し、さらに、その上に青色の選択反射と透明状
態の切り換えにより表示を行う青色表示層１１Ｂを積層
したものである。

【００１２】各表示層１１Ｒ，１１Ｇ，１１Ｂは、それ
ぞれ透明電極１３，１４を形成した透明基板１２の間に
樹脂製柱状構造物１５、図示しないセル厚制御用スペー
サ及び各色の選択反射を示す液晶１６を挟持したもので
ある。また、透明電極１３，１４上には図示しない配向
制御膜あるいは絶縁膜を設けたり、スペーサ粒子を散布
してもよい。

【００１３】液晶１６としては、室温でコレステリック
相を示すコレステリック液晶、カイラルネマティック液
晶を使用することができる。カイラルネマティック液晶
はネマティック液晶にカイラル材を添加することによっ
て得られる。カイラル材は、ネマティック液晶に添加さ
れた場合にネマティック液晶の分子をねじる作用を有
し、添加量を調整することで液晶の選択反射波長が制御
される。

【００１４】この液晶表示素子１０において、各表示層
１１Ｒ，１１Ｇ，１１Ｂの透明電極１３，１４はそれぞ
れ駆動回路２０に接続されており、駆動回路２０によ
り、各透明電極１３，１４の間にそれぞれ所定のパルス
電圧が印加される。この印加電圧に応答して、各液晶１
６が可視光を透過する透明状態（フォーカルコニック状
態）、可視光を選択的に反射する選択反射状態（プレー
ナ状態）、及びそれらの中間状態の間で表示が切り換え
られる。

【００１５】透明電極１３，１４は、それぞれ微細な間
隔を保って平行に並べられた複数の帯状電極よりなり、
その帯状に並ぶ向きが互いに直角方向となるように対向
させてある。即ち、各液晶１６に対してマトリクス状に
順次電圧が印加されて表示が行われる。このようなマト
リクス駆動を各色表示層１１Ｒ，１１Ｇ，１１Ｂごとに
順次又は同時に行うことにより、液晶表示素子１０にフ
ルカラー画像の表示を行う。

【００１６】光吸収層１９を観察する方向（矢印Ａ方
向）に対して最下層に設けることにより、各表示層１１
Ｒ，１１Ｇ，１１Ｂを透過した光は全て光吸収層１９に
よって吸収される。即ち、各表示層の全てが透明状態な
らば黒色の表示となる。このような光吸収層１９として
は、例えば、黒色のフィルムを用いることができる。ま
た、表示素子１０の最下面に黒色インク等の黒色塗料を
塗布して光吸収層１９としてもよい。

【００１７】図１では、赤色表示層１１Ｒはプレーナ状
態、緑色表示層１１Ｇはフォーカルコニック状態、青色
表示層１１Ｂはプレーナ状態とフォーカルコニック状態
の両方が混在する状態を示している。液晶表示素子１０
における各表示層１１Ｒ、１１Ｇ、１１Ｂの積層順につ
いては図１に示す以外の場合も可能である。

【００１８】（第１実施形態、図２及び図３参照）前記
液晶表示素子１０の各表示層における画素構成は単純マ
トリクスであり、図２に示す駆動回路２０Ａ（第１実施
形態）によって駆動される。この駆動回路２０Ａは、Ｃ
ＰＵ１００、アンプ１０２、走査ドライバ回路１０５、
データドライバ回路１０９からなる。

【００１９】走査ドライバ回路１０５は、駆動電圧を切
り換えるための高耐圧スイッチ１０３と走査波形を制御
するためのロジック回路１０４とからなる。データドラ
イバ回路１０９は、駆動電圧を切り換えるための高耐圧
スイッチ１０７とデータ波形を制御するためのロジック
回路１０８からなる。データドライバ回路１０９の高耐
圧側の入力端子にはＶ４の電圧値が入力されるが、この
Ｖ４の電圧を発生する電源は、データドライバ回路１０
９のグランドに対して出力されるように構成されてい
る。

【００２０】前記液晶表示素子１０の各液晶を駆動する
には、まず、液晶のヒステリシス現象を消すために、液
晶をホメオトロピック状態にリセットした後、フォーカ
ルコニック状態にリセットし、さらに、所望の画素をプ
レーナ状態にセットする。以下、前記電極１３，１４の
一方を走査電極（ライン）、他方をデータ電極（ライ
ン）と称する。

【００２１】図３に、走査ドライバ回路１０５から走査
電極に出力される走査波形を示す。リセット期間２００
は全走査ライン上のカイラルネマティック液晶をホメオ
トロピック状態にするための期間で、リセットパルスは
十分高い電圧値Ｖ１が必要となる。休止期間２０１はカ
イラルネマティック液晶に電圧が印加されない期間であ
る。リセット期間２０２は全走査ライン上のカイラルネ
マティック液晶をフォーカルコニック状態にするための
期間で、リセットパルスは電圧値Ｖ１よりも小さい電圧
値Ｖ２であり、パルス幅もリセット期間２００のパルス
よりも長くなる（例えば、リセット期間２００のパルス
幅が数ｍｓ〜数十ｍｓであるのに対して、リセット期間
２０２のパルス幅が１００ｍｓ）。休止期間２０３はカ
イラルネマティック液晶に電圧が印加されない期間であ
る。

【００２２】さらに、選択期間２０４は第１番目の走査
ラインのカイラルネマティック液晶の表示状態を決定す
るために、電圧値Ｖ１とＶ２との間の電圧値Ｖ３の選択
パルスが印加される期間である（パルス幅は例えば約３
ｍｓ）。選択期間２０５は第２番目の走査ラインのカイ
ラルネマティック液晶の表示状態を決定する期間で、以
下、最終の走査ラインまで同様に走査される。

【００２３】まず、リセット期間２００において、ＣＰ
Ｕ１００はＤ／Ａコンバータ１０１に８ビットの電圧値
データを出力する。Ｄ／Ａコンバータ１０１の出力はア
ンプ１０２で増幅され、電圧値Ｖ１となる。この電圧が
走査ドライバ回路１０５の高圧入力端子に入力される。
ここで、ＣＰＵ１００はロジック回路１０４に走査制御
信号を出力する。この走査制御信号により、全走査ライ
ンは電圧値Ｖ１のリセットパルスを出力する。

【００２４】次に、休止期間２０１において、ＣＰＵ１
００はロジック回路１０４に、全走査ラインがグランド
レベルを出力するように走査制御信号を出力する。これ
を受けて、走査ドライバ回路１０５の全走査ラインはグ
ランドレベルを出力する。

【００２５】次に、リセット期間２０２において、ＣＰ
Ｕ１００はＤ／Ａコンバータ１０１に８ビットの電圧値
データを出力する。Ｄ／Ａコンバータ１０１の出力はア
ンプ１０２で増幅され、電圧値Ｖ２となる。この電圧が
走査ドライバ回路１０５の高圧入力端子に入力される。
ここで、ＣＰＵ１００はロジック回路１０４に走査制御
信号を出力する。この走査制御信号により、全走査ライ
ンは電圧値Ｖ２のリセットパルスを出力する。

【００２６】次に、休止期間２０３において、ＣＰＵ１
００はロジック回路１０４に、全走査ラインがグランド
レベルを出力するように走査制御信号を出力する。これ
を受けて、走査ドライバ回路１０５の全走査ラインはグ
ランドレベルを出力する。

【００２７】以上のリセット期間２００、休止期間２０
１、リセット期間２０２、休止期間２０３において、デ
ータドライバ回路１０９は常にグランドレベルを出力し
ている。

【００２８】次に、選択期間２０４において、ＣＰＵ１
００はＤ／Ａコンバータ１０１に８ビットの電圧値デー
タを出力する。Ｄ／Ａコンバータ１０１の出力はアンプ
１０２で増幅され、電圧値Ｖ３となる。この電圧が走査
ドライバ回路１０５の高圧入力端子に入力される。ここ
で、ＣＰＵ１００はロジック回路１０４に走査制御信号
を出力する。この走査制御信号により、第１番目の走査
ラインに電圧値Ｖ３の選択パルスを出力する。それ以外
の走査ラインにはグランドレベルを出力する。

【００２９】以下、選択期間２０５，２０６，…と順番
に走査ラインに電圧値Ｖ３の選択パルスが印加される。
この選択期間２０４，２０５，２０６…において、デー
タドライバ回路１０９は、画像データに応じてパルス幅
変調されたデータパルスが印加される。

【００３０】以上のように、本第１実施形態の駆動回路
を用いると、２値出力の走査ドライバ回路１０５を使用
して、カイラルネマティック液晶に必要な複数の走査駆
動電圧Ｖ１，Ｖ２，Ｖ３を出力することが可能になる。

【００３１】（第２実施形態、図４参照）前記第１実施
形態では走査ドライバ回路１０５の外部にＤ／Ａコンバ
ータ１０１とアンプ１０２からなる駆動電圧変動手段を
用いていたが、これは３接点のアナログスイッチで置き
換えることができる。そのような駆動回路２０Ｂを第２
実施形態として図４に示す。

【００３２】この駆動回路２０Ｂは、ＣＰＵ３００、３
接点のアナログスイッチ３０１、走査ドライバ回路３０
４、データドライバ回路３０８からなる。走査ドライバ
回路３０４は、駆動電圧を切り換えるための高耐圧スイ
ッチ３０２と走査波形を制御するためのロジック回路３
０３からなる。データドライバ回路３０８は、駆動電圧
を切り換えるための高耐圧スイッチ３０６とデータ波形
を制御するためのロジック回路３０７からなる。

【００３３】３接点のアナログスイッチ３０１には、Ｖ
１，Ｖ２，Ｖ３の電圧が入力される。ＣＰＵ３００が前
記第１実施形態においてＤ／Ａコンバータ１０１を制御
したのと同じタイミングでアナログスイッチ３０１を制
御することにより、図３に示したのと同じ走査波形を出
力することが可能になる。アナログスイッチを用いるこ
とにより、先の実施形態に比べて高速応答性に優れ、ま
た、電圧値の精度を向上することができる。

【００３４】（第３実施形態、図５及び図６参照）カイ
ラルネマティック液晶は、前記第１及び第２実施形態の
ように一方の電極にパルス電圧を印加するだけでも駆動
が可能であるが、液晶内部に溶け込んだ不純物の影響を
軽減し、長寿命化を達成するために交流駆動することが
好ましい。本題３実施形態では駆動波形を交流化するた
めの駆動回路について説明する。

【００３５】図５に交流化のための駆動回路２０Ｃを示
す。この駆動回路２０Ｃは、ＣＰＵ４００、Ｄ／Ａコン
バータ４０１、４０３、アンプ４０２，４０４、フォト
カプラ４０５、走査ドライバ回路４０８、データドライ
バ回路４１２からなる。

【００３６】走査ドライバ回路４０８は、駆動電圧を切
り換えるための高耐圧スイッチ４０６と走査波形を制御
するためのロジック回路４０７からなる。データドライ
バ回路４１２は、駆動電圧を切り換えるための高耐圧ス
イッチ４１０とデータ波形を制御するためのロジック回
路４１１からなる。

【００３７】図６に走査波形とデータ波形を示す。これ
らの駆動波形は期間５００〜５０９に分かれている。以
下の第１表にこれらの期間にアンプ４０２，４０４が出
力する電圧値を示す。以下、第１表に従って駆動の説明
を行う。

【００３８】

【表１】

【００３９】リセット期間５００において、ＣＰＵ４０
０はＤ／Ａコンバータ４０１，４０３に８ビットの電圧
値データを出力する。Ｄ／Ａコンバータ４０１の出力は
アンプ４０２で増幅され、電圧値Ｖ１となる。Ｄ／Ａコ
ンバータ４０３の出力はアンプ４０４で増幅され、電圧
値ゼロを出力する。ＣＰＵ４００は同時にフォトカプラ
４０５に走査制御信号を出力する。フォトカプラ４０５
はこれを受けて、ロジック回路４０７に走査制御信号を
レベル変換して出力する。走査ドライバ回路４０８はこ
の走査制御信号により、電圧値Ｖ１のパルスを出力す
る。また、ＣＰＵ４００はロジック回路４１１にデータ
制御信号を出力する。データドライバ回路４１２はこの
データ制御信号によりゼロの電圧を出力する。

【００４０】次に、リセット期間５０１において、ＣＰ
Ｕ４００はＤ／Ａコンバータ４０１，４０３に８ビット
の電圧値データを出力する。Ｄ／Ａコンバータ４０１は
アンプ４０２を介して電圧値ゼロを出力する。Ｄ／Ａコ
ンバータ４０３の出力はアンプ４０４で増幅され、電圧
値−Ｖ１となる。ＣＰＵ４００は同時にフォトカプラ４
０５に走査制御信号を出力する。フォトカプラ４０５は
これを受けて、ロジック回路４０７に走査制御信号をレ
ベル変換して出力する。走査ドライバ回路４０８はこの
走査制御信号により、電圧値−Ｖ１のパルスを出力す
る。また、ＣＰＵ４００はロジック回路４１１にデータ
制御信号を出力する。データドライバ回路４１２はこの
データ制御信号によりゼロの電圧を出力する。

【００４１】次に、休止期間５０２において、ＣＰＵ４
００はＤ／Ａコンバータ４０１，４０３に８ビットの電
圧値データを出力する。Ｄ／Ａコンバータ４０１の出力
はアンプ４０２で増幅され、電圧値Ｖ２となる。Ｄ／Ａ
コンバータ４０３はアンプ４０４を介して電圧値ゼロを
出力する。ＣＰＵ４００は同時にフォトカプラ４０５に
走査制御信号を出力する。フォトカプラ４０５はこれを
受けて、ロジック回路４０７に走査制御信号をレベル変
換して出力する。走査ドライバ回路４０８はこの走査制
御信号によりゼロの電圧を出力する。また、ＣＰＵ４０
０はロジック回路４１１にデータ制御信号を出力する。
データドライバ回路４１２はこのデータ制御信号により
ゼロの電圧を出力する。

【００４２】リセット期間５０３において、ＣＰＵ４０
０はＤ／Ａコンバータ４０１，４０３に８ビットの電圧
値データを出力する。Ｄ／Ａコンバータ４０１の出力は
アンプ４０２で増幅され、電圧値Ｖ２となる。Ｄ／Ａコ
ンバータ４０３はアンプ４０４を介して電圧値ゼロを出
力する。ＣＰＵ４００は同時にフォトカプラ４０５に走
査制御信号を出力する。フォトカプラ４０５はこれを受
けて、ロジック回路４０７に走査制御信号をレベル変換
して出力する。走査ドライバ回路４０８はこの走査制御
信号により、電圧値Ｖ２のパルスを出力する。また、Ｃ
ＰＵ４００はロジック回路４１１にデータ制御信号を出
力する。データドライバ回路４１２はこのデータ制御信
号によりゼロの電圧を出力する。

【００４３】次に、リセット期間５０４において、ＣＰ
Ｕ４００はＤ／Ａコンバータ４０１，４０３に８ビット
の電圧値データを出力する。Ｄ／Ａコンバータ４０１は
アンプ４０２を介して電圧値ゼロを出力する。Ｄ／Ａコ
ンバータ４０３の出力はアンプ４０４で増幅され、電圧
値−Ｖ２となる。ＣＰＵ４００は同時にフォトカプラ４
０５に走査制御信号を出力する。フォトカプラ４０５は
これを受けて、ロジック回路４０７に走査制御信号をレ
ベル変換して出力する。走査ドライバ回路４０８はこの
走査制御信号により、電圧値−Ｖ２のパルスを出力す
る。また、ＣＰＵ４００はロジック回路４１１にデータ
制御信号を出力する。データドライバ回路４１２はこの
データ制御信号によりゼロの電圧を出力する。

【００４４】次に、休止期間５０５において、ＣＰＵ４
００はＤ／Ａコンバータ４０１，４０３に８ビットの電
圧値データを出力する。Ｄ／Ａコンバータ４０１の出力
はアンプ４０２で増幅され、電圧値Ｖ３＋Ｖ４／２とな
る。Ｄ／Ａコンバータ４０３はアンプ４０４を介して電
圧値ゼロを出力する。ＣＰＵ４００は同時にフォトカプ
ラ４０５に走査制御信号を出力する。フォトカプラ４０
５はこれを受けて、ロジック回路４０７に走査制御信号
をレベル変換して出力する。走査ドライバ回路４０８は
この走査制御信号によりゼロの電圧を出力する。また、
ＣＰＵ４００はロジック回路４１１にデータ制御信号を
出力する。データドライバ回路４１２はこのデータ制御
信号によりゼロの電圧を出力する。

【００４５】選択期間５０６において、ＣＰＵ４００は
Ｄ／Ａコンバータ４０１，４０３に８ビットの電圧値デ
ータを出力する。Ｄ／Ａコンバータ４０１の出力はアン
プ４０２で増幅され、電圧値Ｖ３＋Ｖ４／２となる。Ｄ
／Ａコンバータ４０３の出力はアンプ４０４で増幅さ
れ、電圧値Ｖ４／２となる。ＣＰＵ４００は同時にフォ
トカプラ４０５に走査制御信号を出力する。フォトカプ
ラ４０５はこれを受けて、ロジック回路４０７に走査制
御信号をレベル変換して出力する。走査ドライバ回路４
０８はこの走査制御信号により、電圧値Ｖ３＋Ｖ４／２
のパルスを出力する。また、ＣＰＵ４００はロジック回
路４１１にデータ制御信号を出力する。データドライバ
回路４１２はこのデータ制御信号により、ゼロ、もしく
はＶ４の電圧値を持つ、パルス幅変調されたパルスを出
力する。

【００４６】選択期間５０７において、ＣＰＵ４００は
Ｄ／Ａコンバータ４０１，４０３に８ビットの電圧値デ
ータを出力する。Ｄ／Ａコンバータ４０１の出力はアン
プ４０２で増幅され、電圧値Ｖ４／２となる。Ｄ／Ａコ
ンバータ４０３の出力はアンプ４０４で増幅され、電圧
値−Ｖ３＋Ｖ４／２となる。ＣＰＵ４００は同時にフォ
トカプラ４０５に走査制御信号を出力する。フォトカプ
ラ４０５はこれを受けて、ロジック回路４０７に走査制
御信号をレベル変換して出力する。走査ドライバ回路４
０８はこの走査制御信号により、電圧値−Ｖ３＋Ｖ４／
２のパルスを出力する。また、ＣＰＵ４００はロジック
回路４１１にデータ制御信号を出力する。データドライ
バ回路４１２はこのデータ制御信号により、ゼロ、もし
くはＶ４の電圧値を持つ、パルス幅変調されたパルスを
出力する。

【００４７】選択期間５０８において、ＣＰＵ４００は
Ｄ／Ａコンバータ４０１，４０３に８ビットの電圧値デ
ータを出力する。Ｄ／Ａコンバータ４０１の出力はアン
プ４０２で増幅され、電圧値Ｖ３＋Ｖ４／２となる。Ｄ
／Ａコンバータ４０３の出力はアンプ４０４で増幅さ
れ、電圧値Ｖ４／２となる。ＣＰＵ４００は同時にフォ
トカプラ４０５に走査制御信号を出力する。フォトカプ
ラ４０５はこれを受けて、ロジック回路４０７に走査制
御信号をレベル変換して出力する。走査ドライバ回路４
０８はこの走査制御信号により、電圧値Ｖ４／２のパル
スを出力する。また、ＣＰＵ４００はロジック回路４１
１にデータ制御信号を出力する。データドライバ回路４
１２はこのデータ制御信号により、ゼロ、もしくはＶ４
の電圧値を持つ、パルス幅変調されたパルスを出力す
る。

【００４８】選択期間５０９において、ＣＰＵ４００は
Ｄ／Ａコンバータ４０１，４０３に８ビットの電圧値デ
ータを出力する。Ｄ／Ａコンバータ４０１の出力はアン
プ４０２で増幅され、電圧値Ｖ４／２となる。Ｄ／Ａコ
ンバータ４０３の出力はアンプ４０４で増幅され、電圧
値−Ｖ３＋Ｖ４／２となる。ＣＰＵ４００は同時にフォ
トカプラ４０５に走査制御信号を出力する。フォトカプ
ラ４０５はこれを受けて、ロジック回路４０７に走査制
御信号をレベル変換して出力する。走査ドライバ回路４
０８はこの走査制御信号により、電圧値Ｖ４／２のパル
スを出力する。また、ＣＰＵ４００はロジック回路４１
１にデータ制御信号を出力する。データドライバ回路４
１２はこのデータ制御信号により、ゼロ、もしくはＶ４
の電圧値を持つ、パルス幅変調されたパルスを出力す
る。

【００４９】以下、本第３実施形態では、このようにし
て順番に走査を行うことにより、交流駆動を行う。

【００５０】（第４実施形態、図７及び図８参照）アナ
ログスイッチを用いて交流駆動する場合、本第４実施形
態のような構成を取ることで、用いる電圧の種類を５種
類にすることができる。第４実施形態としての駆動回路
２０Ｄを図７に示す。この駆動回路２０Ｄは、ＣＰＵ７
００、アナログスイッチ７０１，７０２、走査ドライバ
回路７０５、データドライバ回路７０９、フォトカプラ
７１０からなる。

【００５１】走査ドライバ回路７０５は、駆動電圧を切
り換えるための高耐圧スイッチ７０３と走査波形を制御
するためのロジック回路７０４からなる。データドライ
バ回路７０９は、駆動電圧を切り換えるための高耐圧ス
イッチ７０７とデータ波形を制御するためのロジック回
路７０８からなる。データドライバ回路７０９の高耐圧
側の入力端子には、電圧値Ｖ４の電圧が入力されるが、
この電圧を発生する電源は、データドライバ回路７０９
のグランドに対して出力されるように構成されている。

【００５２】図８に走査波形とデータ波形を示す。これ
らの駆動波形は期間８００〜８０９に分かれている。以
下の第２表に各期間にアナログスイッチ７０１，７０２
が出力する電圧値と、走査ドライバ回路７０５とデータ
ドライバ回路７０９が出力する電圧値を示す。

【００５３】

【表２】

【００５４】本第４実施形態においても、前記第３実施
形態で示したのと同様に、図８に示すタイミングでアナ
ログスイッチ７０１，７０２を制御することで、交流駆
動が可能になる。

【００５５】（第５実施形態、図９参照）図９に第５実
施形態として示す駆動回路２０Ｅは、第２実施形態とし
て図４に示した駆動回路２０Ｂに、走査ドライバ回路３
０４のグランドレベル変動手段として３接点アナログス
イッチ３０５を使用して交流駆動するようにしたもので
ある。他の構成は図４に示す各部品と同じであり、ま
た、フォトカプラ４０５は第３実施形態として図５に示
したものと同じ機能を奏する。

【００５６】（第６実施形態、図１０参照）図１０に第
６実施形態として示す駆動回路２０Ｆは、第３実施形態
として図５に示した駆動回路２０ＣのＤ／Ａコンバータ
４０３、アンプ４０４及びフォトカプラ４０５をデータ
ドライバ回路４１２のグランドレベル変動手段として使
用して交流駆動するようにしたものである。他の構成は
図５に示す各部品と同じであり、駆動方法は図７、図８
に示した第４実施形態と同様である。

【００５７】（他の実施形態）なお、本発明に係る液晶
表示装置は前記実施形態に限定するものではなく、その
要旨の範囲内で種々に変更することができる。

【００５８】特に、液晶の種類、液晶表示素子の構成や
その駆動回路は任意である。また、前記リセットパルス
や選択パルスは、各実施形態に示した電圧波形以外にも
種々の波形を使用することができる。

【図面の簡単な説明】

【図１】本発明に係る液晶表示装置を構成する液晶表示
素子の一例を示す断面図。

【図２】本発明の第１実施形態である駆動回路を示すブ
ロック図。

【図３】前記第１実施形態で液晶に印加される駆動パル
ス波形を示すチャート図。

【図４】本発明の第２実施形態である駆動回路を示すブ
ロック図。

【図５】本発明の第３実施形態である駆動回路を示すブ
ロック図。

【図６】前記第３実施形態で液晶に印加される駆動パル
ス波形を示すチャート図。

【図７】本発明の第４実施形態である駆動回路を示すブ
ロック図。

【図８】前記第４実施形態で液晶に印加される駆動パル
ス波形を示すチャート図。

【図９】本発明の第５実施形態である駆動回路を示すブ
ロック図。

【図１０】本発明の第６実施形態である駆動回路を示す
ブロック図。

【符号の説明】

１０…液晶表示素子１１Ｒ，１１Ｇ，１１Ｂ…表示層１３，１４…電極１６…液晶２０Ａ〜２０Ｆ…駆動回路１００，３００，４００，７００…ＣＰＵ１０１，４０１，４０３…Ｄ／Ａコンバータ１０２，４０２，４０４…アンプ１０５，３０４，４０８，７０５…走査ドライブ回路１０９，３０８，４１２，７０９…データドライブ回路３０１，７０１，７０２…アナログスイッチ

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H093 NA11 NB09 NB13 NC03 NC09 NC21 ND35 ND49 ND54 NF14 5C006 AA16 AC21 AC26 AF45 AF83 BB11 BC16 BF15 BF26 FA41 5C080 AA10 BB05 DD22 EE25 EE29 FF09 JJ02 JJ04

Claims

【特許請求の範囲】

【請求項１】メモリ性液晶を用いて構成された液晶表
示素子と、前記液晶表示素子に駆動電圧を印加する走査ドライバ及
びデータドライバとで構成された制御部と、を備え、前記制御部は、走査ドライバに入力する駆動電圧を走査
ドライバとは独立した電圧変動手段によって変動可能で
あること、を特徴とする液晶表示装置。
【請求項２】前記電圧変動手段はＤ／Ａコンバータと
アンプとからなることを特徴とする請求項１記載の液晶
表示装置。
【請求項３】前記電圧変動手段はアナログスイッチか
らなることを特徴とする請求項１記載の液晶表示装置。
【請求項４】前記走査ドライバのグランドレベルが走
査ドライバグランドレベル変動手段によって変動可能で
あることを特徴とする請求項１記載の液晶表示装置。
【請求項５】前記走査ドライバグランドレベル変動手
段はＤ／Ａコンバータとアンプとからなることを特徴と
する請求項４記載の液晶表示装置。
【請求項６】前記走査ドライバグランドレベル変動手
段はアナログスイッチからなることを特徴とする請求項
４記載の液晶表示装置。
【請求項７】前記データドライバのグランドレベルが
データドライバグランドレベル変動手段によって変動可
能であることを特徴とする請求項１記載の液晶表示装
置。
【請求項８】前記データドライバグランドレベル変動
手段はＤ／Ａコンバータとアンプとからなることを特徴
とする請求項７記載の液晶表示装置。
【請求項９】前記データドライバグランドレベル変動
手段はアナログスイッチからなることを特徴とする請求
項７記載の液晶表示装置。