JP5237431B2 - スマートカードおよび識別装置のための検出システム - Google Patents

Description

本発明は、概括的には電子装置の製造に関し、より詳細には電子装置の製造中にスマートカードを形成するために用いられる検査用チップに関する。

「スマートカード」は可搬性が高く、デジタル形式で情報を格納することができる新しいタイプのデバイスである。スマートカードは、数センチメートル×数センチメートルの寸法と、１ミリメートル未満の厚さで形成することができる。それらは、たとえば従来のクレジットカードのサイズにすることができる。「リーダ」と呼ばれる装置の近くに保持するとき、スマートカードはコンピュータシステムと情報を交換することができる。

スマートカードには数多くの応用形態がある。スマートカードの一例は、ビルディングのセキュリティシステムに関連して用いられる身分証明（ＩＤ）カードである。ＩＤカードは、そのビルディングを利用する各個人に対して発行され、その個人に固有のセキュリティコードを格納する。リーダはそのビルディングの施錠されたドア付近に配置することができる。ＩＤカードがリーダ付近に保持されるとき、リーダはスマートカード上のセキュリティコードにアクセスすることができる。その際、どの個人がその施錠されたドアを通過することを求めているかをセキュリティシステムが認識し、その個人が許可される場合にのみドアを開錠することができる。

国によっては、標準的なクレジットあるいはデビットカードの代わりにスマートカードが用いられている場合もある。許可されたカードユーザについての識別情報を格納することに加えて、そのカードは取引あるいは勘定残高についてのデータを格納することもできる。他には、個々の動物の活動を追跡できるように、群れの中にいる家畜にスマートカードが取り付けられている。他には、定価表示および在庫管理のために、店舗において販売する商品にＩＤカードあるいは「タグ」を取り付けることが提案されている。本明細書において、用語「スマートカード」は、上記のような、チップが埋め込まれたクレジットカード、ＩＤカードおよびタグのような装置を全般的に記述するために用いられる。しかしながら、スマートカードが数多くの形態をとることは理解されたい。

スマートカード技術のための数多くの応用形態があるが、それが幅広く用いられるか否かは、そのような装置が比較的低コストで、信頼性が高いか否かに依存する。したがって、検査を含むスマートカードのための製造工程が低コストであり、信頼性の高い製品をもたらすことが強く望まれる。ＩＤカードあるいはタグのために用いられるスマートカードの場合には、コストが低いことが特に重要である。

スマートカードによっては、スマートカード内部のチップが、リーダとの直接的接続により通信するものもある。しかしながら、スマートカードの中には、カードとリーダが直接的に接触することなく、ＲＦＩＤインターフェースを通してリーダと通信するものもある。スマートカード内部の集積回路チップは、ＲＦＩＤインターフェースを通して通信するとともに、動作するための電力を受信する。リーダはＲＦキャリア（搬送波）信号を生成する。スマートカードには導電性ループが埋め込まれ、それは集積回路チップの端子に取り付けられる。ＲＦ信号はこのループを通して集積回路チップに結合する。集積回路チップ内の回路は、受信された搬送波信号を整流し、チップ全体を動作させるために必要とされる電力を抽出する。

またＲＦ搬送波信号は、リーダと集積回路チップとの間で情報を搬送するために用いられる。リーダからスマートカードに情報を送信するために、リーダは搬送波信号を変調する。チップは搬送波を復調し、情報を取り出すことができる。情報を送り返すために、スマートカード内の集積回路チップは、導電性ループに接続される端子におけるインピーダンスを変更する。トランスの一方の側の負荷を変更することにより、トランスの他方の側の信号を変更するのと概ね同じようにして、スマートカード上のチップの端子におけるインピーダンスの変化によって、リーダ内の信号に対して測定可能な効果（影響）を引き起こす。その端子においてインピーダンスを調節することにより、スマートカードはリーダにおいて検出することができる信号を変調し、それによりリーダに情報を送信することができる。

一般に、集積回路チップは製造中に自動テスト（検査）装置を用いて検査される。この装置は数多くのチップを短時間で検査するように設計される。なぜなら、一般には、製造工程のスループットを向上させることがコストの削減となるためである。Ｔｅｒａｄｙｎｅ社から販売されるＩｎｔｇｒａＪ７５０は、半導体デバイスの検査コストを削減するのに適した検査システムの一例であり、同時に数多くのデバイスを並行して検査することができる。

しかしながら、そのようなテスタは、スマートカードチップの検査にそのまま適用することができない。１つの問題は、特にＲＦＩＤインターフェースで用いことが意図されるチップの場合に、検査するためにチップにアクセスすることが難しいことである。チップがカード内に実装される前にチップを検査することが望ましいが、カード内に実装されるまで、チップは電力を供給し、かつチップと通信する導電性ループに接続されない。この問題を解決した１つの方法は、専用の検査装置を用いることによる。

別の問題点は、低コストでデジタル信号を検査するために設計された既存の自動検査装置はＲＦ信号を復調する手段を備えていないことである。Ｔｅｒａｄｙｎｅ社から販売されるＣａｔａｌｙｓｔのようないくつかのテスタは、ＲＦ信号を復調することができる手段を備えているが、そのようなテスタは、数多くの小型で低コストのデバイスを短時間で検査するのにあまり適していない。この問題を解決した１つの方法は、チップを変更して、検査ポートを収容し、そのＩ／Ｏ端子においてチップによってかけられる負荷を測定できるようにした。しかしながら、検査ポートを収容するためにチップのサイズを大きくすることは、それがチップの全体コストを上昇させるので望ましくない。さらに、従来の検査システムは、パラメトリック測定ユニット（ＰＭＵ）を用いて、負荷をｄｃ測定値として測定する。ＰＭＵを利用することは、検査に時間がかかるために望ましくない。さらに、検査ポートを通して検査が行われるとき、ＲＦＩＤインターフェースはその検査には含まれず、ＲＦＩＤに不具合があるチップが、良品として検査に合格する可能性がある。

別の問題点は、数多くのデバイスを同時に検査して、スマートカードを製造するコスト全体を削減することが望ましいが、現在の自動検査装置はこの目的を果たすのに適していないことである。なぜなら、各チップがコマンドに応答する時間が異なる場合があるためである。

さらに別の問題点は、あるスマートカードチップは、端子間の抵抗を変更することにより、そのＩ／Ｏ端子における負荷が変化し、他のスマートカードチップはキャパシタンスを変更することにより負荷が変化することである。搬送波信号における変調は、かけられる負荷の種類に応じて異なる形をとるであろう。スマートカードチップを検査するために、汎用のテスタが用いられるとしたなら、そのチップが搬送波を抵抗性負荷で変調したか、容量性負荷で変調したかに関係なく、全てのタイプのスマートカードチップにおいて汎用のテスタが有効に機能することができれば、それは非常に望ましいことであろう。

上記の背景を鑑みて、本発明の目的は、スマートカードにおいて用いることを意図した集積回路チップを低コストで検査できるようにすることである。

上記の目的および他の目的は、ＲＦインターフェースを通してチップとのインターフェースを可能とする回路を有する自動検査システムにおいて達成される。
本発明の１つの特徴は、自動検査システムが、デジタル信号を生成し、測定することができるテスタ内の回路に同期したデータを用いてＲＦ搬送波信号を変調するための回路を有することである。

発明の別の特徴は、自動検査システムがＲＦ搬送波信号を復調するための回路を有することである。

さらに発明の別の特徴は、自動検査システムが複数のチップの応答を同期させ、複数のチップの結果を簡単に、並行して評価できることである。
本発明は、以下に記載されるさらに詳細な説明および添付の図面を参照することによりさらに理解することができるであろう。

本発明を組み込む検査システムを示す図である。 図１のスマートカード検査ボードをさらに詳細に示す図である。 図２のＲＦＩＤインターフェースをさらに詳細に示す図である。 図２の同期ユニットをさらに詳細に示す図である。 本発明に関して有用な復調方式を示す略図である。

図１は、スマートカードにおいて用いるためのチップを短時間で効率的に検査することができる自動検査システムを示す。従来の自動検査システムの場合のように、コントローラとしてワークステーション１１２が用いられる。コントローラ１１２はテスタ１１０内部の種々のボードと通信する。一般に、ワークステーション１１２は、作業者とテスタ１１０とのインターフェースを提供する。ワークステーション１１２は、テスタ１１０内のハードウエアをセットアップし、その後、特定の検査を実行するためにハードウエアの動作を実行する検査プログラムを含む。検査が完了するとき、ワークステーション１１２は結果を受信し、その結果を作業者に提示するか、そうでなければ別の態様で検査によるデータを処理する。

従来のテスタの場合のように、テスタ１１０はテスタクロック１１６を含む。通常の低コスト検査システムでは、クロックは１００〜２００ＭＨｚの周波数を有するであろう。テスタクロックは、サブシステムの動作の時間を調整するために、テスタ１１０内の種々の電子サブシステムに供給される。

またテスタ１１０はデジタルチャネルボード１１８も包含している。デジタルチャネルボード１１８は、他のテスタにおいて見られるような従来のデジタルチャネルボードである。そのチャネルボードは、１つあるいは複数のデジタルチャネルのための回路を含む。従来のテスタでは、１つのボード当たり、おそらく８〜６４チャネルのための回路を含むことになるが、１チャネルのための回路のみが示される。また、テスタ１１０が一度に数百の検査信号を生成でき、いくつかのチップが一度に検査されるように、検査システムはおそらくいくつかのチャネルボードを含むであろう。

デジタルチャネルボード１１８は、被検査デバイスのリードに接続することができるドライバ／コンパレータ回路１２６を含んでいる。ドライバ／コンパレータ回路１２６は、テスタクロック１１６のサイクル毎に、特定のデジタル値を生成し、被検査デバイスのリードにそのデジタル値を供給するようにプログラムされることができる。別法では、ドライバ／コンパレータ回路１２６は、各テスタサイクルについて、被検査デバイスによって生成される値を測定し、その値を予想される値と照合するようにプログラムされることができる。

各サイクル中にドライバ／コンパレータ回路１２６によって実行される特定の動作はパターン発生器１２０によって制御される。テスタにおいて、「パターン」は、被検査デバイスに加えられるデジタル値、あるいはデバイスから予想されるデジタル値を指定するプログラムのように機能する。そのパターンは、データ値と、そのデータ値が生成あるいは予想されることになる時間（時点）とを含む。いくつかのテスタでは、パターンは、デジタル１あるいは０を表すために用いられる信号の形式についての情報を含むこともできる。これを達成するために、パターン発生器１２０はメモリおよびシーケンサロジックを含む。

ドライバ／コンパレータ回路１２６によって生成されることになる信号のタイミングについての情報は、タイミング発生器１２２に送信される。一般に、デジタル信号のタイミングは、信号レベルの遷移（変化）によって指定される。特定の信号の形式（フォーマット）に応じて、これらの遷移はある特定の時間で生じるか、あるいはテスタクロックの周期の開始に対するある特定の時間窓において生じるであろう。タイミング発生器１２２は、システムクロックの周期の開始に対してプログラムされた時間において、「エッジ」と呼ばれる場合もある一連の信号を生成する。これらのエッジはドライバ／コンパレータ回路１２６に供給され、ドライバ／コンパレータ回路１２６を起動し、その駆動状態を変更するか、あるいは測定を開始または終了するための制御入力の働きをする。これらのタイミング信号の作用は、パターン発生器１２０からドライバ／コンパレータ回路１２６に供給されるパターンデータに依存する。従来のテスタでは、これらのタイミング信号は、テスタクロックの整数倍ではない時間において生じるようにプログラムされることができる。しかしながら、エッジ信号の時間は、プログラムされた時間に最も近いテスタクロック周期の開始を指定し、その後、要求される時間まで精細な遅延を生成することにより導出される。

したがって、これらのエッジ信号のタイミングはテスタクロックと相関がある。被検査デバイスからの応答を測定するとき、一般にはこのように相関があることが望ましい。被検査デバイスに刺激を与える信号も、テスタクロックと相関がある時間において与えられる。大部分の被検査デバイスの場合に、その応答は刺激後の所定の時間において生じることになるので、同じくテスタクロックと相関がある時間においてデバイスからの応答を測定することが有効である。

ドライバ／コンパレータ回路１２６を用いて応答を測定するとき、その出力は障害プロセッサ１２４に与えられる。駆動信号に関しては、パターン発生器１２０がタイミング発生器１２２に情報を与え、比較プロセスのタイミングを制御するエッジの情報を制御する。またパターン発生器１２０は、予想される値を障害プロセッサ１２４に与える。障害プロセッサ１２４は、ドライバ／コンパレータ１２６によって測定される実際の値と、予想される値とを比較する。テスタの精密な設計に基づいて、障害プロセッサは多数の異なるタイプの動作を実行することができる。簡単な形態では、障害プロセッサ１２４は、予期（予想）される結果が実際の結果と一致しない場合に、被検査デバイスが故障していることを指示することができる。障害プロセッサが実行し得る他の機能には、故障があるときに、実際の値と予想される値とを格納することが含まれる。障害プロセッサは、パターン発生器とともに、被検査デバイスをテスタに同期させるように動作する場合もある。たとえば、パターン発生器は、被検査デバイスの出力がある特定の予想される値と一致することを示す信号を障害プロセッサが生成するまで、あるパターンにおいて同じステップを繰り返す場合もある。

図１は単一のデジタルチャネルを示す。市販のテスタでは、１つのデジタルチャネルボード内に多数のドライバ／コンパレータ回路が存在するであろう。パターン発生器１２０は、全てのチャネルのためのパターンデータを生成するであろう。同様に、障害プロセッサ１２４は全てのチャネルのための障害情報を格納し、タイミング発生器１２２は全てのチャネルによって用いられるタイミング情報を生成するであろう。

デジタルチャネル回路の機能のうちの多くは、スマートカードチップを検査するためにも必要とされる。しかしながら、スマートカードチップを効率的に検査するためには、さらに別の機能が必要とされる。図１は、テスタ１１０がスマートカードチップ検査ボード１３０を含むことも示す。スマートカードチップ検査ボード１３０は、複数の被検査デバイス（ＤＵＴ：ｄｅｖｉｃｅ ｕｎｄｅｒ ｔｅｓｔ）１１４Ａ．．．１１４Ｄに接続されるものとして示される。図１では、そのボードは４つのデバイスに接続されるように示される。好ましい実施形態では、１つのボードが１６個のＤＵＴに接続されることになるが、簡略化するために図１には４つのＤＵＴのみが示される。

各ＤＵＴ１１４Ａ．．．１１４Ｄは、スマートカードチップ検査ボード１３０に接続される２つのパッド１３２および１３４を有する。パッド１３２および１３４は、スマートカードチップ１１４のＲＦＩＤインターフェースがスマートカード内の誘導性ループに接続されることになるポイント（位置）を表す。当分野において知られているように、検査システムは、「プローバ」と呼ばれるデバイスを用いて、パッケージされる前の半導体チップと接続されることができる。そのようなデバイスは、複数のデバイスを検査システムに短時間で接続するための自動化された方法を提供する。しかしながら、被検査チップを検査システム１００に接続するために他の機構を用いることもできる。

ここで図２を参照すると、スマートカードチップ検査ボード１３０のさらに細部が示される。ボード１３０はデジタルチャネル２１８を含む。デジタルチャネル２１８は、従来のデジタルチャネルボード１１８上に存在するものとして、先に記載された回路を表す。上記のように、各デジタルチャネルは、被検査デバイスのリードに接続される検査信号を生成あるいは測定する。検査信号は、ある特定の種類のチップを検査するために検査システムのユーザによってプログラムされるパターンにしたがって生成される。従来のチップを検査する場合のように、スマートカードチップは、刺激データと、予想される応答データとを指定するパターンを用いて検査される。

デジタルチャネル２１８は、複数のスマートカード検査チップを同時に検査するだけの十分な回路を含む。上記のように、各スマートカードチップ検査ボード１３０は、１６個のスマートカードチップまでを同時に検査することができる。したがって、好ましい実施形態では、デジタルチャネル２１８は１６デジタルチャネルのための回路を含む。

しかし、各チップが同じ刺激データを受信し、予想される応答が各チップの場合に同じであるので、いくつかの簡略化がなされ得ることは理解されよう。したがって、検査中の各チップに送信される信号、および検査中の各チップから受信される信号が同期している場合には、１つのパターン発生器が全てのデジタルチャネルを動作させ得る。これを可能にするための同期回路２２４が以下に記載される。

被検査スマートカードチップに加えられることになる刺激データは、デジタルチャネル２１８によってミクサ２１４に与えられる。スマートカードチップの場合、入力データは、ＲＦ搬送波信号を変調することにより与えられる。デジタルチャネル２１８からのデータは、ＲＦ搬送波信号を変調するためのデータを与える。ＲＦ搬送波信号は搬送波ＤＤＳ２１０によって与えられる。

搬送波ＤＤＳ２１０は、所望の搬送波周波数の信号を生成する回路である。好ましい実施形態では、搬送波信号は、直接デジタル合成（ｄｉｒｅｃｔ ｄｉｇｉｔａｌ ｓｙｎｔｈｅｓｉｓ）、すなわちＤＤＳと呼ばれる技法を用いて生成される。ＤＤＳは周知の技法である。この機能を実行するチップは市販品として入手可能か、あるいはこの機能を実行する回路は特定用途向けＩＣ（ＡＳＩＣ）において実装することができる。

ＤＤＳは出力周波数がプログラム可能であるという利点を有する。したがって、ユーザは、チップが動作するように設計された搬送波周波数に無関係に、検査システム１１０をプログラムし、スマートカードチップを検査することができる。ＤＤＳを用いることに関するさらに別の利点は、生成される信号が入力クロックに同期することである。例示される実施形態では、搬送波ＤＤＳ２１０は、搬送波波形がテスタクロック１１６に同期するように、テスタクロック１１６に接続される。

合成された搬送波は変調器、例えばミクサ２１４に与えられ、ミクサにおいて、デジタルチャネル２１８からの刺激データと混合される。その後、変調された搬送波信号が増幅器２１４に与えられる。

増幅器２１５は搬送波信号を増幅し、搬送波信号が複数のＲＦインターフェース回路２１６Ａ．．．２１６Ｎに加えられるようにする。好ましい実施形態では、同時に検査されることになる各スマートカードチップ対して１つのＲＦインターフェース回路２１６Ａ．．．２１６Ｎが存在するであろう。

ＲＦインターフェース回路２１６Ａ．．．２１６Ｎを代表する、ＲＦインターフェース回路２１６の細部が図３に関連して以下に示される。ここでは、ＲＦインターフェース２１６は、それを通してＲＦ搬送波信号が被検査スマートカードチップのパッド１３２および１３４に接続される検査出力ポートを有すると言えば十分である。また各ＲＦインターフェース回路２１６は、搬送波信号を、スマートカードチップ検査ボード１３０上の測定回路にも接続する。

その測定回路によって、スマートカードチップ検査ボード１３０は、被検査チップからの応答を測定できるようになる。その応答は、デジタルチャネル２１８に渡され、これまでデジタルチャネル１１８において応答信号が処理されたのと同じようして処理される。たとえば、デジタルチャネル２１８内の障害プロセッサは、被検査スマートカードチップからの測定された応答信号が予想される応答に一致しないか否かを判定し、それにより被検査チップ内の障害を指示することができる。

好ましい実施形態の測定回路は、アナログーデジタル（Ａ／Ｄ）コンバータ２２０Ａ．．．２２０Ｎと、ストローブ回路２２２と、デジタルシグナルプロセッサ２２６Ａ．．．２２６Ｎと、同期回路２２４とを含む。上記のように、スマートカードチップからの応答は通常、搬送波の変調によって指示される。測定回路は、搬送波を復調することにより、その応答を引き出すように設計される。さらに、好ましい実施形態では、測定回路は、検査中の複数のチップからの応答に同期し、その応答が同期したデータストリームとしてデジタルチャネル２１８に与えられるようにする。

各チップが応答する時間が広範囲に変動する可能性があるので、スマートカードチップ検査ボード１３０において同期が用いられる。その応答は、パターン発生器によって生成された予想される応答と同期しなければならない。例示される実施形態では、複数のスマートカード検査チップを検査するために１つのパターン発生器を用いることができる。その応答とパターン発生器とを同期させることに加えて、種々のチップからの応答が互いに同期しなければならない。

図２は、各被検査チップに接続されるＲＦ搬送波がアナログ／デジタルコンバータ２２０Ａ．．．２２０Ｎによってデジタル化されることを示す。Ａ／Ｄコンバータ２２０Ａ．．．２２０Ｎはそれぞれ、ストローブ回路２２２によって生成される信号によって刻時（クロック）される。上記の実施形態はスマートカードチップを検査することを目的としており、被検査チップは、そのチップに加えられたのと同じＲＦ搬送波を変調することにより応答を指示する。この場合には、ストローブ回路が、同様にテスタクロック１１６によってクロックされる別のＤＤＳ回路である。このようにして、搬送波ＤＤＳ２１０およびストローブＤＤＳ２２２の出力は同期する。しかしながら、ストローブＤＤＳ２２２は、搬送波ＤＤＳ２１０が動作する周波数の２倍の周波数でパルスを生成するように設定される。したがって、Ａ／Ｄ２２０Ａ．．．２２０Ｎはそれぞれ、搬送波信号のサイクル当たり２つのサンプルを取得する。

各被検査チップからのサンプルは、デジタル信号処理回路２２６Ａ．．．２２６Ｎのうちの１つに渡される。上記のように、被検査デバイスからの応答は、搬送波信号上での変調によって表される。被検査チップが、負荷の抵抗を変更することにより搬送波を変調する場合には、その変調は搬送波の振幅に現れるであろう。被検査チップが、負荷のキャパシタンスを変更することにより搬送波を変調する場合には、その変調は搬送波の位相に現れるであろう。デジタル信号処理回路２２６Ａ．．．２２６Ｎは、変調の形態に関係なく、変調を検波できることが好ましい。

搬送波上の変調を検波することにより、ＤＳＰ回路２２６Ａ．．．２２６Ｎは、被検査チップからの応答を表すデジタル値のストリームを出力することができる。そのデジタル値のストリームは１および０の形をとり、その搬送波が所与の時点で変調されているか、変調されていないかを指示することができる。従来のテスタでは、コンパレータの出力は複数のビットで表され、測定された信号が上側（上方）閾値より高いこと、下側（下方）閾値より低いこと、あるいは上側閾値と下側閾値との間のあるレベルにあることを指示することができる。上側閾値と下側閾値との間にある値は通常は許容されない状態を表しており、デバイスの不正確な動作を識別できるようになるので、複数のビットを用いることにより、検査の精度が高められる。ＤＳＰ回路２２６Ａ．．．２２６Ｎは、所望により、変調の量が上側閾値より高いか、下側閾値より低いか、両閾値間にあるかを指示するために、複数ビットの情報を出力するようにプログラムすることができる。

ＤＳＰ２２６Ａ．．．２２６Ｎの動作を、図５に関連して以下に記載する。ＤＳＰチップは市販品として購入することができ、種々のデジタル信号処理動作を実行するようにプログラムすることができる。したがって、それらのＤＳＰは搬送波上の変調の有無を検出するか、あるいは変調のレベルを検出するようにプログラムすることができる。別法では、ＤＳＰ回路は、周知の設計技法を用いて、ＡＳＩＣ内に実装することができる。ＤＳＰの特定の実装形態は本発明において重要ではない。

ＤＳＰ２２６Ａ．．．２２６Ｎの出力は、被検査チップからの応答信号を表しており、同期回路２２４に渡される。同期回路２２４は、図５に関連して以下に記載する。回路２２４は、各被検査チップからの応答が互いに同期するようにし、さらにその応答が、デジタルチャネルから予想される応答信号と同期するようにしてデジタルチャネルに与えられるようにする。このようにして、デジタルチャネル２１８は応答データを処理し、応答データが従来のチップ検査の場合に処理されるのと同じようにして、故障したチップを検出することができる。

ここで図３を参照すると、ＲＦインターフェース回路２１６のさらに細部が示される。ＲＦインターフェース回路２１６への入力は増幅器２１５から導出される。上記のように、その入力は変調されたＲＦ搬送波信号を表す。この信号は増幅器３０９に加えられ、増幅器は、その信号の差動形態の信号を与える。動作時に、端子１３２および１３４は、アンテナのように機能するループの両端に接続されるであろう。したがって、それらの端子上の信号が反対の位相であることが好ましく、それは差動増幅器３０９を用いる結果として生じる。

差動信号の成分は増幅器３１０および３１２に加えられる。これらの増幅器は電圧―電流変換器として作用する。これらの増幅器の出力は、実際の動作時にデバイスの端子１３２および１３４に接続されるアンテナループにおいて誘導されることになる電流をシミュレートする。これらの増幅器の電流の範囲は、実際の動作時にスマートカードに誘導され得る電流のレベルに一致する。好ましい実施形態では、１００ｍＡまでの範囲の電流が用いられる。

増幅器３１０および３１２の出力は、種々の設計のスマートカードチップに対するインターフェースに応じて数多くのタイプの結合を与えるように、あるいは種々のインターフェース条件下でチップの検査が実行されるようにプログラムされるプログラマブル結合回路網に加えられる。

その信号は次に抵抗３１４および３１６に結合される。これらの抵抗は、ワークステーション１１２を用いてユーザによってプログラムされるコマンドによって変更することができる。より高い抵抗を選択することにより、減衰が大きくなる。抵抗３１４および３１６の値は、スマートカードとスマートカードリーダとの間の距離のような、動作条件の範囲をシミュレートするように変更されることができる。

結合回路網内の次の素子はコンデンサ３１８および３２０である。これらのコンデンサはスイッチ３２２および３２４でバイパスすることができる。スイッチ３２２および３２４を閉じてコンデンサをバイパスすることにより、被検査デバイスに信号が直接結合されるようになる。対照的に、スイッチを開いておくことにより、被検査デバイスにＡＣ結合のみが与えられる。当分野において知られているように、検査によって、ＡＣ結合で実施されることが好ましいものもあれば、ＤＣ結合で行われることが好ましいものもある。たとえば、被検査スマートカードチップがリーダへの直接接続を通して動作することが意図される場合には、ＤＣ結合で検査が行われ得る。検査システム内の他の制御の場合のように、スイッチ３２２および３２４は、ワークステーション１１２において入力されるコマンドをプログラムすることにより設定することができる。

その後、ＲＦインターフェース２１６の出力は、被検査デバイス１１４に与えられる。これらの出力は、実際の使用時にアンテナが接続されることになる端子である、被検査デバイスの端子１３２および１３４に与えられる。

ＲＦインターフェース２１６はさらに、スイッチ３２８を閉じることにより端子１３２と１３４との間に接続することができるコイル３２６を含む。コイル３２６を接続し、端子１３２と１３４との間の容量性負荷と組み合わせることにより、並列共振回路が形成される。知られているように、共振回路の特性は、その回路内のインダクタンスとキャパシタンスの大きさによって決定される。コイル３２６の値はわかっているので、共振回路のパラメータを測定することにより、被検査デバイス内のキャパシタンスが測定されるようになる。

行われ得る測定の一例として、搬送波ＤＤＳ２１０は、生成される搬送波信号の周波数を高くするようにプログラムされ得る。その際、ＤＳＰ２２６は、ピーク値が観測されるまで出力をモニタし得る。この値は並列共振回路の共振周波数に達したことを示すであろう。この周波数と、コイル３２６の値とを用いて、端子１３２と１３４との間の容量性負荷を計算することができる。

また図３は、応答信号を測定するためにＡ／Ｄコンバータ２２０に接続されるポイント３５０および３５２をも示す。被検査デバイス１１４によって与えられる負荷が変動するとき、ポイント３５０と３５２との間の信号が変化することになり、それにより、測定することができる応答信号が生成される。

ここで図４を参照すると、同期回路のさらに細部が示される。図４は、複数の経路（パス）４１０（１）．．．４１０（Ｎ）が存在することを示す。被検査デバイスそれぞれに対して１つの経路が存在する。各経路に対する入力はＤＳＰ２２６から出力される。各経路４１０（１）．．．４１０（Ｎ）の出力は、デジタルチャネル２１８のうちの１つに接続される。

同期回路２２４は、全ての経路４１０（１）．．．４１０（Ｎ）によって共有されるいくつかの回路を含む。開始条件４１２は、被検査デバイスからの応答の開始条件を表すデータビット列でプログラムすることができるレジスタである。たとえば、開始条件は単にローあるいはハイ状態の場合がある。その開始条件はレジスタ内４１２にプログラムされる。

レジスタ４１２はコンパレータ回路４１８への入力として与えられる。コンパレータ４１８への第２の入力はＤＳＰ２２６からの復調されたデータストリームである。コンパレータ回路は、開始条件によって表される値あるいは一連の値が、復調されたデータストリームにおいて検出されるときに、論理ハイ値を出力する回路である。データストリーム内の特定のパターンを検出するための回路は当分野においてよく知られており、その目的を果たすために任意の従来の回路を用いることができる。

同期回路２２４はバッファ回路４２１を含む。カウンタ４１４は、ストローブＤＤＳクロック２２２から導出される信号によってクロックされる。上記のように、タイミング発生器１２２が周期的にタイミング信号を生成する。従来のテスタでは、この周期は一般的に、被検査チップの動作速度と一致するようにプログラムされるであろう。ここでは、カウンタ４１４をクロックするために用いられるタイミング信号は、被検査デバイスによって応答ビットが生成される速度に一致するようにプログラムされることになる。カウンタ４１４は、応答信号が予想される前にリセットされる。

カウンタ４１４は回路内の３箇所に接続される。第１に、カウンタ４１４はデュアルポートＲＡＭ４２４に書込みアドレスを与える。デュアルポートＲＡＭ４２４へのデータ入力はＤＳＰ２２６から出力される。こうして、復調された信号の連続した値が同期回路２２４に渡され、デュアルポートＲＡＭ４２４の連続したアドレスに書き込まれる。

ここで、デュアルポートＲＡＭ４２４はバッファの働きをしている。スマートカードチップは通常は刺激に対して瞬時には応答しない。ある応答が受信されるまでに何サイクルかが経過するであろう。しかしながら、そのサイクル数は予めわからないため、復調された全ての信号が格納される。関連するデータビットのみがメモリから読み出され、さらに処理するために渡される。

第２に、カウンタ４１４はラッチ４２０への入力として与えられる。ラッチ４２０は、コンパレータ４１８が論理ハイを出力ときに、カウンタ４１４の値を格納する。こうして、マッチロケーション４２０が、応答データストリーム内の最初のビットが格納されるデュアルポートＲＡＭ４２４内のアドレスをラッチする。

第３に、カウンタ４１４の出力は、演算回路、例えば読出しアドレスを計算する加算器４２２への入力として与えられる。加算器４２２への他の２つの入力は、ラッチ４２０からのマッチロケーション値と、サイズレジスタ４１６内の値である。
サイズレジスタ４１６は、開始条件４１２を検出するためにカウンタ４１４の最大サイクル数を示す値でプログラムされる。通常、最大値として２５６を用いることができる。例示される実施形態では、サイズレジスタ４１６内の値は、デュアルポートＲＡＭ４２４に適用される読出しアドレスへのオフセットとして用いられる。

サイズレジスタ４１６内の値は、同期回路内のレイテンシ（待ち時間）も決定する。その待ち時間の後、各経路４１０（１）．．．４１０（Ｎ）の出力は互いに同期することになる。パターンがデジタルチャネル２１８内にプログラムされるとき、その待ち時間は、予想される応答データのプログラミングに含まれる。詳細には、デジタルチャネル２１８は、刺激が加えられた後の待ち時間に、被検査スマートカードチップからの応答を予想するようにプログラムされる。このようにして、各経路４１０（１）．．．４１０（Ｎ）からの応答は互いに、かつ予想データと同期するであろう。

当然、パターンデータ内の予想信号の時間をプログラミングする際に他の待ち時間が考慮に入れられることになる場合には、ある特定の応答の予想される時間を求める際に、待ち時間の発生源の全てが組み合わせられなければならない。その場合には、サイズレジスタ４１６内の値は、予想される時間を計算する際に考慮される要因のうちの１つにすぎないであろう。

動作時に、同期回路は、被検査デバイスからの応答を予想できるようになるときに、データをデュアルポートＲＡＭ４２４に格納し始める。イネーブル回路は示されないが、自動検査装置を含む、従来どおりのデジタル回路内にある。カウンタ４１４は各データ値に対してインクリメントし、それゆえ各データ値が連続したメモリロケーションに格納される。

一致条件が生じていることをコンパレータ４１８が指示するとき、その一致が生じたアドレスがマッチロケーションレジスタ４２０に格納される。この値は、デュアルポートＲＡＭ４２４内の有効データの開始アドレスを表す。

ＲＡＭ４２４からの読出しは、カウンタ４１４がサイズレジスタ４１６内の値に等しくなるまでイネーブルされない。読出しアドレスは、カウンタの値とマッチロケーションとを加算し、サイズレジスタ４１６内の値を減算することにより計算される。カウンタ４１４内の値がサイズレジスタ内の値に等しいときに、データの読出しが開始される場合には、この計算の結果は、最初の読出しアドレスのためのマッチロケーションレジスタ４２０内の値になるであろう。上記のように、マッチロケーションレジスタは、最初の有効なデータのＲＡＭ４２４内のアドレスを保持する。

こうして、サイズレジスタ４１６内の値によって設定された待ち時間の後、最初の有効な応答データがＲＡＭ４２４から読み出されるであろう。カウンタ４１４が連続してインクリメントするとき、応答における連続したデータ値がＲＡＭ４２４から読み出されるであろう。このようにして、応答データが生じる時間にかかわらず、応答データは、予想される応答と比較するために、予測可能な時間において出力されるであろう。

図４では、ＲＡＭ４２４の出力が２入力マルチプレクサ４２６に与えられる。マルチプレクサ４２６に対する他の入力は、非同期の応答データである。データストリームにおいて開始条件が生じた場合には、サイズレジスタ４１６内のクロックサイクル数に達した後に、マルチプレクサ４２６は非同期データから同期データに切り替わる。マルチプレクサ４２６によって、所望により、同期プロセス中に応答データを観測できるようになるが、この機能が必要とされない場合には、オプションとして省略できる。

図４は、同期回路の論理設計を表すことは理解されたい。当分野において知られているように、この論理設計を実装するために、多数の物理的な設計を用いることができる。たとえば、その全ての構成要素がＦＰＧＡチップ内に実装される場合がある。あるいは、サイズレジスタ４１６および開始条件レジスタ４１２には、デュアルポートＲＡＭ４２４も設けるように構成されるメモリチップ内のメモリロケーションを用いることができる。

ここで図５を参照すると、被検査スマートカードチップによってかけられる搬送波上の変調を検出するために用いることができる１つの可能なアルゴリズムの細部が示される。上記のように、ＤＳＰ２２６を用いて、被検査デバイスによってかけられるＲＦ搬送波の変調が検出され、任意所与の時点で、その変調信号が論理１であるか、論理０であるかが判定される。知られているように、ＤＳＰは、数多くの異なる信号処理アルゴリズムを実行するようにプログラムすることができる。

図５Ａは、搬送波ＤＤＳ２１０によって生成されるようなＲＦ搬送波５１０を示す。例示される実施形態では、ストローブＤＤＳ２２２（図２）が、Ａ／Ｄコンバータ２２０Ａ．．．２２０ＮがＲＦ搬送波のサイクル当たり２つのサンプルをとるようにプログラムされる。図５Ａはサンプリング点５１４を示しており、それらは均等な間隔で配置される。

波形５１０の左側では、連続したサンプル間の振幅の差がＡ１によって示される。しかしながら、領域５１２では、ＲＦ搬送波５１０の振幅が低下し、搬送波において振幅変調が行われていることを示す。連続したサンプル間の振幅の差はＡ２に変化する。領域５１２は論理１のデータ値を表し得る。したがって、ＤＳＰ４２６は、連続したサンプル間の振幅差の変化を検出することにより、論理１あるいは論理０を認識するようにプログラムすることができる。

図５Ａは、搬送波を変調するために、被検査スマートカードチップが抵抗性負荷を変更するときのＲＦ搬送波５１０上の変調を示す。図５Ｂは、ＲＦ搬送波を変調するために、被検査スマートカードチップが容量性負荷を変更するときの変調波形５１０’を示す。領域５１２’は、ＲＦ搬送波５１０’が位相偏移（シフト）している領域を示しており、それは論理１を表し得る。サンプリング間隔は搬送波と同期しているので、位相偏移の結果として、連続したサンプル間の振幅差が変化する。こうして、ＤＳＰ２２６が連続したサンプル間の振幅の変化を検出するようにプログラムする技法は、被検査スマートカードチップが抵抗性負荷を変更することにより搬送波を変調するか、容量性負荷を変更することにより搬送波を変調するかにかかわらず、正確な結果を生成する。

ＤＳＰ２２６は、連続したサンプル間の振幅差に基づいて、搬送波上で変調された論理１および論理０を検出するようにプログラムすることができる。好ましい実施形態では、ＤＳＰ２２６は２ビットを用いて変調信号の状態を表す。連続したパルス間の差がある上側閾値を超える場合には、ＤＳＰ２２６はそのビットのうちの１つを１に設定し得る。その差がある下側閾値未満に降下するとき、ＤＳＰ２２６はそのビットを０に設定し得る。ＤＳＰ２２６がある中間範囲内の差を検出するとき、検出された変調が１にも０にも対応しない領域内に入ることを指示するために、第２のビットを論理１に設定し得る。

被検査デバイスに関する情報に基づいて、特定のレベルが予め決定されたレベルに設定され得る。別法では、その特定の閾値レベルは、被検査デバイスの測定値に基づいて設定され得る。適当な閾値を設定することができる値の範囲を求めるために、変化が統計的に処理され得る。

１つの実施形態を記載したが、多数の代替の実施形態あるいは変形形態が実施され得る。たとえば、好ましい実施形態がプログラム可能な種々の機構で実装されることを理解されたい。被検査デバイスについての情報が予めわかっている場合、このプログラミングを可能にする自由度のうちのある部分は、コストを削減するために省略され得る。

別の例として、デジタルチャネルが１つのボード上に存在することとして記載した。テスタによっては、パターン発生器１２０がデジタルチャネルボードから分離されるものもある。また事例によっては、タイミング発生器は、デジタルチャネルボードとは個別の汎用の構成要素を有する場合がある。したがって、回路素子の回路ボードへ区分は、本発明の本質的な特徴ではないことを理解されたい。

別の変形例として、同じクロックによって駆動されるＤＤＳ回路を用いて、搬送波信号とストローブ信号とが同期することとして記載した。同様の結果は、要求されるストローブ周波数でクロックを供給することにより得ることができる。ストローブクロックの周波数は２分割（分周）され、その結果生成されたクロックを用いて、搬送波信号を生成することができる。別法では、ＰＬＬのような他の技法を用いて、必要とされる周波数を有し、同期したクロックを生成することができる。

また、本明細書に記載される概念は、刺激ＲＦ波形の同期および応答信号のためのサンプリングが必要とされる応用形態に限定されないことは理解されたい。たとえば、応答信号がＲＦ搬送波よりも高い周波数でサンプリングされる場合には、異なる信号処理アルゴリズムがＤＳＰ２２６内にプログラムされ、同期したサンプリングを基にしない応答信号を検出することができる。そのような条件は、搬送波ＤＤＳ２１０がＲＦ搬送波を生成した周波数より高い周波数で、ストローブＤＤＳ２２２がサンプリングクロックを生成する場合に生じ得る。別法では、入力として与えられるＲＦ搬送波を変調することにより、全てのスマートカードが応答信号を生成するとは限らない。スマートカードによっては、応答データで変調された、より低い周波数の搬送波を生成することにより応答を指示するものもある。低周波数の信号は生成するための電力が少ないが、被検査デバイスからのＲＦ搬送波は、入力ＲＦ信号にも、互いに対しても同期しない。しかしながら、そのような場合には、応答ビットが被検査デバイスから予想されるのと同じ速度で、ＤＳＰ２２６がデータ値を生成し、その応答値がＲＡＭ４２４内の連続したロケーションに適切に格納できるようにしなければならない。このような動作が望まれる場合には、異なるＤＳＰプログラミングおよびバッファリング技法を用いることができる。

また、テスタ１１０が、従来のデジタルチャネルボード１１８と、スマートカードチップ検査ボード１３０とを有することが記載されてきた。検査システムによっては、スマートカードチップ検査ボードだけで構成されることもできる。しかしながら、従来のデジタルチャネルボードとスマートカード検査ボードとの両方を用いて、スマートカードチップを検査することが可能である。たとえば、被検査デバイスへの接続はＩ／Ｏパッドには限定されない。チップ上に、検査中にプローブと接触することができる他のパッドが存在する場合がある。その場合には、デジタルチャネルボード上に従来から見られるＰＭＵを用いて、被検査チップ上の種々のプローブ点において電圧が測定され得る。同様に、従来のデジタルチャネルを用いて、もし存在するなら、他のプローブ点においてデジタル信号を測定することができる。

別の例として、Ａ／Ｄ２２０およびＤＳＰ２２６の組み合わせによって復調回路が形成されることは理解されよう。この実装形態は好ましいが、復調器がデジタル処理で実施されること、あるいはＤＳＰ回路が復調のための用いられることは不可欠ではない。

さらに別の例として、ＲＦ搬送波信号が、抵抗を含むとともに、スイッチングによってコンデンサを含む回路網を通して被検査デバイスに接続されることが記載される。結合はトランスを用いて達成することもできる。しかしながら、トランスはその回路網より大きく、動作する周波数範囲が狭いので、現時点では好ましくない。

また、被検査デバイス当たり１つのＤＳＰが存在することが記載される。単一のＤＳＰであっても、複数の被検査デバイスからの信号を処理するほど十分に速い場合があることは理解されよう。したがって、ＤＵＴ当たり１つのＤＳＰを備える必要はない場合がある。

さらに、上記の回路において種々の付加回路（ｅｍｂｅｌｌｉｓｈｍｅｎｔ）が追加され得る。たとえば、同期回路２２４は、「サイズ」が超過する前に開始条件の誤った状態
が検出されなかったことを指示することになる回路を含むことができる。

別の変形形態として、好ましい実施形態は、種々の設計のスマートカードチップを検査するか、あるいは種々の動作条件下でチップを検査する際により大きな自由度が得られるようにプログラムすることができるいくつかのパラメータを含むことに留意されたい。本発明は、そのような自由度を含まずに構成することもできる。たとえば、図４は、プログラムすることができるサイズレジスタ４１６を示す。サイズ値がプログラム可能であることは不可欠ではない。たとえば、最大限の取り得る遅延を、同期回路内にハードワイヤードで実装することができる。

別の例として、全ての応答データがデュアルポートＲＡＭ４２４に格納されることを記載した。その回路は、一致が検出され、有効な応答が検出されたことを示すまで記憶機能を使用禁止にすることにより機能することもできる。別の取り得る付加機能は、カウンタ４１４がサイズレジスタ４１６内の値を超える前に、コンパレータ４１８によって一致が検出されない場合には、おそらく誤りが発生しているものとすることである。そのような誤りが発生したことをデジタルチャネル２１８内の障害プロセッサに通知するために、回路を追加することができる。

さらに、図４は、ハイあるいはロー状態のような開始条件を格納するためのレジスタ４１２を示す。スマートカードチップは、ハイおよびローの特定のパターン、１つの状態から別の状態への遷移のような、さらに複雑な開始条件を用いることもできる。開始条件４１２は、データ伝送の開始を通知するためにスマートカードによってどのような状態あるいは一連の状態が用いられるかに関する表現を格納するようにプログラムすることもできる。

また、好ましい実施形態は、データ信号の周期の数を追跡するカウンタ４１４をクロックするために、ストローブＤＤＳ２２２を用いた。この構成は、ストローブクロックがデータストリームと同期するときには最も有用である。ＲＦ搬送波とストローブクロックとが同じ基準クロックから生成されるので、好ましい実施形態ではそのような状況が生じる。この条件が当てはまらない場合には、カウンタは、デジタルチャネルからのタイミング信号のような別のクロック源によって、あるいは場合によっては、被検査デバイスからのデータストリームから再生されるクロックによってクロックされ得る。データストリームからクロックを再生するためのデジタル信号処理技法は知られている。ＤＳＰ２２６は、所望により、クロックを再生するようにプログラムすることもできる。

さらに、図５は信号を復調するために用いられ得る汎用のアルゴリズムを示す。数多くの付加機能が追加される場合がある。たとえば、フィルタリング技法の平均化を用いて、雑音の影響を低減することもできる。

さらに、ＲＦＩＤインターフェースのみを用いて、被検査スマートカードチップが検査されることを記載した。タグあるいはＩＤカードにおいて用いられるような非常に簡単なスマートカードチップは、データ処理回路をほとんど、あるいは全く含まず、コマンドに応答してデータを格納あるいは出力するメモリのみを含む。そのようなチップはＲＦＩＤインターフェースを通して完全に検査され得る。より複雑な回路を含む他のチップは、検査用パッドを通して検査され、その完全な機能を短時間で検査できるようにすることができる。単にそのＲＦＩＤインターフェースだけが、スマートカードチップ検査ボード１３０を用いて検査されるであろう。しかしながら、上記のテスタは数多くの異なる様式の検査に対応するだけの自由度を有する。

それゆえ、本発明は、併記の特許請求の範囲の精神および範囲によってのみ限定されるべきである。

Claims (9)

1. 被検査デバイスに印加される刺激パターンおよび前記被検査デバイスからの予期される応答を表す予期パターンを生成するためのパターン発生器とを含むデジタルチャンネルボードと、スマートカードチップ検査ボードとを有するタイプの自動検査システムにおいて、スマートカードチップを検査するために用いられる該スマートカードチップ検査ボードは同期回路と、ＲＦ搬送波信号を生成するＤＤＳ回路（２１０）と、少なくとも１つのＲＦインターフェース回路（２１６）を含み、前記同期回路は、
   ａ）被検査デバイス（１１４Ａ．．．１１４Ｄ）からのデータ値のストリームを受信する少なくとも１つの入力（４０１）と、
   ｂ）前記少なくとも１つの入力に結合され、前記被検査デバイスからの前記データ値のストリームにおいて開始条件が検出された時点を指示する１つの出力を有するコンパレータ（４１８）と、
   ｃ）前記被検査デバイスから前記データ値のストリームを受信し、データ値の出力ストリームを提供するバッファ回路（４２１）であって、該データ値の出力ストリームは前記被検査デバイスからの前記データ値のストリームの一部であり、前記一部は前記コンパレータからの前記開始条件の指示に基づいて選択され、前記被検査デバイスからの前記データ値のストリームに対して所定の量だけ遅延される、バッファ回路とを有し、
   ｄ）前記バッファ回路の前記出力ストリームはデジタルチャンネル（２１８）に結合されて、前記被検査デバイスが前記予期される応答を生成したか否かを判定する、
   ことを特徴とする自動検査システム。
2. 請求項１に記載の自動検査システムにおいて、前記同期回路は、異なる被検査デバイスからのデータ値のストリームを受信するように適応される複数の経路（４１０（１）．．．４１０（Ｎ））を含み、各経路はコンパレータとバッファ回路とを含むことを特徴とする自動検査システム。
3. 請求項１に記載の自動検査システムにおいて、前記被検査デバイスと前記同期回路との間に結合される少なくとも１つのＤＳＰ回路をさらに含み、該ＤＳＰは前記被検査デバイスからの変調された出力信号を受信し、前記同期回路への前記少なくとも１つの入力に、復調されたデータストリームを提供する自動検査システム。
4. 請求項１に記載の自動検査システムにおいて、
   前記ＲＦ搬送波信号に結合される第１の入力と、前記検査パターンを受信する第２の入力と、前記被検査デバイスに結合される出力とを有する変調器と、
   をさらに含む自動検査システム。
5. 請求項４に記載の自動検査システムにおいて、前記ＲＦインターフェース回路は前記変調器と前記被検査デバイスとの間の前記信号経路内に接続される自動検査システム。
6. 請求項５に記載の自動検査システムにおいて、前記ＲＦインターフェース回路は可変抵抗を含み、それにより信号の減衰が制御される自動検査システム。
7. 請求項５に記載の自動検査システムにおいて、前記ＲＦインターフェース回路は差動増幅器を含み、それにより差動出力が提供される自動検査システム。
8. 請求項１に記載の自動検査システムにおいて、前記バッファ回路はメモリを含む自動検査システム。
9. 請求項８に記載の自動検査システムにおいて、前記バッファ回路は、さらに、
   ａ）カウンタ（４１４）と、
   ｂ）前記カウンタに結合され、開始アドレスを格納するラッチ（４２０）と、
   ｃ）前記カウンタと前記ラッチとに結合され、前記開始アドレスだけオフセットされたカウンタ値を提供する演算回路（４２２）と、
   を含む自動検査システム。

Images