CN111983436B - 一种复杂数字模块应力损伤监测预警装置和方法 - Google Patents

一种复杂数字模块应力损伤监测预警装置和方法 Download PDF

Info

Publication number
CN111983436B
CN111983436B CN202010768520.2A CN202010768520A CN111983436B CN 111983436 B CN111983436 B CN 111983436B CN 202010768520 A CN202010768520 A CN 202010768520A CN 111983436 B CN111983436 B CN 111983436B
Authority
CN
China
Prior art keywords
pin
read
counter
write
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010768520.2A
Other languages
English (en)
Other versions
CN111983436A (zh
Inventor
吕永乐
罗京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 14 Research Institute
Original Assignee
CETC 14 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 14 Research Institute filed Critical CETC 14 Research Institute
Priority to CN202010768520.2A priority Critical patent/CN111983436B/zh
Publication of CN111983436A publication Critical patent/CN111983436A/zh
Application granted granted Critical
Publication of CN111983436B publication Critical patent/CN111983436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

本发明提出一种复杂数字模块应力损伤监测预警装置包括自测试电路模块、读写端口和故障监测IP核；自测试电路模块包括外部电容和接地，外部电容一端分别与第一管脚和第二管脚连接，另一端连接接地；读写端口包括两个相同的读写逻辑模块；每个读写逻辑模块包括写逻辑、读逻辑、输入端口和输出端口；故障监测IP核包括高频时基信号源、门限控制器、第一计数器、第二计数器、第一锁存器、第二锁存器和读写控制器。本发明中采用的装置和方法可以降低器件测试对自动测试设备的依赖程度，可以在线实时监测焊点的阻抗并量化，通过较高的量化精度和对应力损伤进行持续跟踪来给出可信度较高的预测。

Description

一种复杂数字模块应力损伤监测预警装置和方法
技术领域
本发明涉及电子系统检测技术领域，尤其涉及一种复杂数字模块应力损伤监测预警装置和方法。
背景技术
外界应力包括振动、压力、温度变化、印制板弯曲等长时间积累是引起数字模块焊点网络失效的主要原因，然而目前缺乏对电路板受应力退化的健康信息采集和状态监测的有效技术手段。焊点在长时间使用过程中受应力失效，严重时会造成整个系统的死机，所以在使用过程中对焊接失效潜在风险进行在线监测和早期预防，可以避免系统直接瘫痪所带来的经济损失。因此，针对数字模块的焊点应力损伤和故障预警的内建自测试设计非常有必要。
数字电路中“0”和“1”是通过具有一定容差范围的高低电平来表示的，所以数字器件抗干扰能力较强。正因为存在这种容差范围，数字器件焊点的阻抗在一定的范围内升高，可能并不会影响数字器件的正确读写。所以，以电阻值作为指标来评估或者监测数字模块焊点的可靠性的传统方法，既没有很好地结合器件的特点，又不能得到直观的结论。例如，利用电阻电桥监测数字电路的焊点，其阻抗测量灵敏度可以达到mΩ量级；另外，由于电压比较器的响应速度足够快，也可能探测到阻值在几微秒内的突变。但是，用焊点阻抗来反映数字电路信号的完整性不是很直观，而且搭建的监测电路还需要占用较大的PCB的空间。所以对数字器件的焊点进行可靠性评估时，最好是有针对性的，并结合器件本身的特点来设计测试电路，这样才能给出合理的评价。
数字电路焊点的信号完整性问题是指由受损焊点或者不良焊点引起的信号时序、信号波形等发生变化，使得信号通过焊点后，接收端看到的波形与时序和信号发送端发送的波形没有在容许的误差范围内保持一致。从而产生不正确数据、地址和控制信号造成系统误工作，甚至导致系统崩溃。焊点受损后，电阻以及寄生电容、电感会发生变化，数字信号的边沿速率减小，上升时间变长，有可能使得信号的建立以及保持时间不足，从而就会引起接收信号的触发器处于亚稳态。也可能使得信号延时，导致时序错误。另外，更严重的情况是，当焊点中存在断裂面，当它受到外界循环往复的应力作用，接触面时大时小，以及污染、断面氧化等因素，使电阻值产生上下波动和突变。而且此种波动的时间一般很短，是一种间歇性故障，可以引起数字电路的读写错误。这种错误引起的原因就是焊点电阻或者阻抗的升高，使得通过焊点的数字信号的高电平或者低电平达不到逻辑电平门限，从而导致信号传输错误。受损焊点按一定的间隔时间振动，其中的断裂面会时而接触时而分离，使得焊点的电阻时而降低时而上升。当信号中的某个时间段的高电平正好碰到断面分离时，其电平值被削低，这在后续电路中有可能被处为低电平。
焊点内建自测试(Solder-Joint Built-In-Self-Test,SJ BIST)的测试思路在于，焊点状态测试信号和响应检测由电路内部某些结构自动产生，而不是要求外部施加焊点状态测试信号确定所得到的测试结果是否正确。被测电路(测试电路)一般是嵌入在可编程器件中的IP核，外界通过获取IP核的监测信息来对焊点的健康状态进行评估。目前，关于描述内建自测试用于焊点故障检测的文献很多，但并没有给出详细的理论解释，更是实际进行复杂数字模块焊点测试的盲点。焊点在长时间使用过程中受应力失效，严重时会造成整个系统的死机，所以在使用过程中对焊接失效潜在风险进行在线监测和早期预防，可以避免系统直接瘫痪所带来的损失。因此，针对数字模块的焊点应力损伤和故障预警的内建自测试设计非常有必要。
发明内容
本发明提供了本发明提出了一种数字模块焊点受外界应力导致损伤和故障的预警装置以及相应的方法。
具体而言本发明提供了一种复杂数字模块应力损伤监测预警装置，其特征在于，所述监测预警装置包括自测试电路模块、读写端口和故障监测IP核；
所述自测试电路模块与可编程器件角落位置相邻的第一管脚和第二管脚连接，自测试电路模块所述包括外部电容和接地，所述外部电容一端分别与所述第一管脚和第二管脚连接，另一端连接接地；
所述读写端口包括两个相同的读写逻辑模块；所述读写逻辑模块用于对所述第一管脚或第二管脚中一个管脚进行读写操作；
所述故障监测IP核包括高频时基信号源、门限控制器、第一计数器、第二计数器、第一锁存器、第二锁存器和读写控制器；
所述高频时基信号源与所述第一计数器、第二计数器和可变门限控制器连接，用于为所述第一计数器、第二计数器和可变门限控制器提供时序基准；所述门限控制器分别连接第一计数器、第二计数器和读写控制器，用于控制所述第一计数器和第二计数器的计数使能，同时输出状态信号控制所述读写控制器的读写状态；所述读写控制器与所述读逻辑和写逻辑连接，控制所述写逻辑的输出，并接收所述读逻辑的输入，第一计数器与第一锁存器连接，用于锁存第一计数器的计数值，第二计数器与第二锁存器连接，用于锁存第二计数器的计数值。
更进一步地，所述读写逻辑模块包括写逻辑、读逻辑、输入端口和输出端口；
其中，所述读写逻辑分别与所述输出端口和故障监测IP核连接，所述输出端口与其对应的所述第一管脚或第二管脚中一个管脚连接；所述读逻辑分别与所述输入端口和故障监测IP核连接，所述输入端口与其对应的所述第一管脚或第二管脚中一个管脚连接。
更进一步地，所述故障监测IP核通过所述读写端口为所述自测试电路模块注入激励；
所述注入激励的过程中包括4个阶段。
阶段1：阶段信号由阶段4触发，所述读写控制器控制所述第一管脚输出使能并输出高电平信号，控制所述第二管脚输入使能并处于高阻态。所述第二计数器清零，所述第一计数器根据时基信号的节拍进行计数。当所述第二计数器读到高电平信号时，所述第一计数器停止计数并通过所述第一锁存器将计数值进行锁存。所述阶段1结束，触发阶段2。
阶段2：阶段信号由所述阶段1触发，所述读写控制器控制所述第一管脚和第二管脚输出使能并输出低电平对所述外部电容进行放电。所述第一锁存器的锁存值继续保持，所述阶段2结束，触发阶段3。
阶段3：阶段信号由所述阶段2触发，所述读写控制模块控制所述第二管脚输出使能并输出高电平信号，控制所述第一管脚输入使能并处于高阻态。所述第一计数器清零，所述第二计数器根据时基信号的节拍进行计数。当所述第一管脚读到高电平信号时，所述第二计数器停止计数并通过所述第二锁存器将计数值进行锁存。所述阶段3结束，触发所述阶段4。
阶段4：阶段信号由所述阶段3触发，所述读写控制器控制所述第一管脚和第二管脚输出使能并输出低电平对所述外部电容进行放电。读取所述第二锁存器的锁存值继续保持，所述阶段4结束，触发所述阶段1。
更进一步地，所述故障监测IP核对所述外部电容进行充电时，所述可编程器件管脚的焊点阻抗、所述外部电容的电容值、充电时间及输入输出电平之间的关系为：
Figure GDA0003601976930000041
其中，Ut是外部电容电压值，U0是外部电容初始电压，UI是外部电容输入电压，R是焊点阻抗值，C是外部电容电容值，t是充电时间；
充电时间与外部电容电容值、焊点阻抗值、管脚输出高电平和管脚输入高电平之间关系为：
Figure GDA0003601976930000051
Figure GDA0003601976930000052
其中，D是精度系数，VIH是管脚输入高电平，VOH是管脚输出高电平；
焊点阻抗与计数值的关系为：
Figure GDA0003601976930000053
其中，fx是时基频率，N是计数值。
更进一步地，所述计数值依据各阈值进行分类，并依据所述分类结果发出预警信息包括以下情况；
当所述故障监测IP核获取的全部所述计数值均低于10时，所述可编程器件焊接球完好；
当所述故障监测IP核获取的一个或多个所述计数值在一段时间处于上升趋势，所述可编程器件焊接球受应力退化，所述故障监测IP核发出退化预警；
当所述故障监测IP核获取的一个或多个所述计数值超过100时，所述可编程器件焊接球间歇性失效，所述故障监测IP核发出间歇性失效预警；
当所述故障监测IP核获取的一个或多个所述计数值超过1023时，所述可编程器件焊接球已经断裂，所述故障监测IP核发出焊接球断裂预警。
还提供了一种复杂数字模块应力损伤监测预警方法，其特征在于，所述监测预警方法包括以下步骤：
步骤S1：在可编程器件封装四个角落的管脚部署自测试电路模块，在可编程器件内建立故障监测IP核和读写端口，并将所述故障监测IP核、读写端口与自测试电路模块依次连接；
步骤S2：通过所述故障监测IP核对与所述可编程器件管脚连接的所述自测试电路模块注入激励，进行持续监测并获取计数值；
步骤S3：通过对所述计数值依据各阈值进行分类，并依据所述分类结果发出预警信息。
更进一步地，在步骤S1中，所述自测试电路模块与可编程器件角落位置相邻的第一管脚和第二管脚连接，自测试电路模块所述包括外部电容和接地，所述外部电容一端分别与所述第一管脚和第二管脚连接，另一端连接接地；
所述读写端口包括两个相同的读写逻辑模块；所述读写逻辑模块用于对所述第一管脚或第二管脚中一个管脚进行读写操作；
所述故障监测IP核包括高频时基信号源、门限控制器、第一计数器、第二计数器、第一锁存器、第二锁存器和读写控制器；
所述高频时基信号源与所述第一计数器、第二计数器和可变门限控制器连接，用于为所述第一计数器、第二计数器和可变门限控制器提供时序基准；所述门限控制器分别连接第一计数器、第二计数器和读写控制器，用于控制所述第一计数器和第二计数器的计数使能，同时输出状态信号控制所述读写控制器的读写状态；所述读写控制器与所述读逻辑和写逻辑连接，控制所述写逻辑的输出，并接收所述读逻辑的输入，第一计数器与第一锁存器连接，用于锁存第一计数器的计数值，第二计数器与第二锁存器连接，用于锁存第二计数器的计数值。
更进一步地，在步骤S1中，所述读写逻辑模块包括写逻辑、读逻辑、输入端口和输出端口；
其中，所述读写逻辑分别与所述输出端口和故障监测IP核连接，所述输出端口与其对应的所述第一管脚或第二管脚中一个管脚连接；所述读逻辑分别与所述输入端口和故障监测IP核连接，所述输入端口与其对应的所述第一管脚或第二管脚中一个管脚连接。
更进一步地，在步骤S2中，所述注入激励包括四个阶段；
阶段1：阶段信号由阶段4触发，所述读写控制器控制所述第一管脚输出使能并输出高电平信号，控制所述第二管脚输入使能并处于高阻态。所述第二计数器清零，所述第一计数器根据时基信号的节拍进行计数。当所述第二计数器读到高电平信号时，所述第一计数器停止计数并通过所述第一锁存器将计数值进行锁存。所述阶段1结束，触发阶段2。
阶段2：阶段信号由所述阶段1触发，所述读写控制器控制所述第一管脚和第二管脚输出使能并输出低电平对所述外部电容进行放电。所述第一锁存器的锁存值继续保持，所述阶段2结束，触发阶段3。
阶段3：阶段信号由所述阶段2触发，所述读写控制模块控制所述第二管脚输出使能并输出高电平信号，控制所述第一管脚输入使能并处于高阻态。所述第一计数器清零，所述第二计数器根据时基信号的节拍进行计数。当所述第一管脚读到高电平信号时，所述第二计数器停止计数并通过所述第二锁存器将计数值进行锁存。所述阶段3结束，触发所述阶段4。
阶段4：阶段信号由所述阶段3触发，所述读写控制器控制所述第一管脚和第二管脚输出使能并输出低电平对所述外部电容进行放电。读取所述第二锁存器的锁存值继续保持，所述阶段4结束，触发所述阶段1。
更进一步地，在步骤S3中，所述计数值依据各阈值进行分类，并依据所述分类结果发出预警信息包括以下情况；
当所述故障监测IP核获取的全部所述计数值均低于10时，所述可编程器件焊接球完好；
当所述故障监测IP核获取的一个或多个所述计数值在一段时间处于上升趋势，所述可编程器件焊接球受应力退化，所述故障监测IP核发出退化预警；
当所述故障监测IP核获取的一个或多个所述计数值超过100时，所述可编程器件焊接球间歇性失效，所述故障监测IP核发出间歇性失效预警；
当所述故障监测IP核获取的一个或多个所述计数值超过1023时，所述可编程器件焊接球已经断裂，所述故障监测IP核发出焊接球断裂预警。
本发明的有益效果是：
本发明相比现有技术，本发明中采用的装置和方法可以降低器件测试对自动测试设备的依赖程度，可以在线实时监测焊点的阻抗并量化，通过较高的量化精度和对应力损伤进行持续跟踪来给出可信度较高的预测；与现有技术中焊点阻抗监测电桥搭建需占用较大的PCB空间相比，本发明内建自测试方法遵循资源占用尽量少的原则，具有功耗低、对原电路改动小、占用逻辑资源少等优点。
附图说明
图1是本发明实施例提供的一种复杂数字模块应力损伤监测预警装置的结构示意图；
图2是本发明实施例提供的一种复杂数字模块应力损伤监测预警装置中故障监测IP核和读写端口的框图示意图；
图3是本发明实施例提供的一种复杂数字模块应力损伤监测预警装置中故障监测IP核注入激励的时序示意图；
图4是本发明实施例提供的一种复杂数字模块应力损伤监测预警装置故障诊断方案的结构示意图；
图5是本发明实施例提供的一种复杂数字模块应力损伤监测预警装置中计数值拟合阻抗和实验测试阻抗对比示意图；
图6是本发明实施例提供的一种复杂数字模块应力损伤监测预警方法的流程示意图。
具体实施方式
下面通过实施例，并结合附图1-6，对本发明的技术方案作进一步具体的说明。
如附图1所示，本发明提供一种复杂数字模块应力损伤监测预警装置，该监测预警装置包括自测试电路模块、读写端口和故障监测IP核。
其中，自测试电路模块包括外部电容和接地，自测试电路模块是将分布在可编程器件四个角落中相邻的两个管脚短接起来，并接到外部电容的一端，电容的另一端接信号地。整个可编程器件每个角落部署至少1个自测试电路模块。最接近可编程器件封装4个角落的管脚承受着最大的热应力和机械应力，多数可编程器件的角落管脚焊点或者不被使用，或者接地。因此，这些可编程器件封装外边缘最接近4个角落的管脚最易首先发生失效，是检测的最好位置。
在一种实施例中，自测试电路模块需要在可编程器件封装的一角尽可能相近的管脚连接到同一个小容值的电容上，该电容一般选用表贴封装的无极性陶瓷电容。根据电容充放电原理，当焊点健康状态良好即焊点阻抗值近似为0时，外部电容和管脚相连的一端的电压阶跃上升速度很快，表现为方波信号；当焊点健康状态较差即焊点阻抗值较大时，外部电容和管脚相连的一端的电压阶跃上升速度较慢甚至无法达到输入端口的输入高电平要求，表现为失真的方波信号。
读写端口包括两个相同的读写逻辑模块组成，每个管脚分别与一个读写逻辑模块连接；每个读写逻辑模块是由写逻辑、读逻辑、输入端口和输出端口组成；其中，写逻辑分别与输出端口和故障监测IP核连接，输出端口与管脚连接；读逻辑分别与输入端口和故障监测IP核连接，输入端口与管脚连接。
故障监测IP核是由PLL或DCM产生的高频时基信号源、可变门限控制器、第一计数器、第二计数器、第一锁存器、第二锁存器和读写控制器组成。PLL或DCM产生的高频时基信号源与第一计数器、第二计数器和可变门限控制器连接，用于为第一计数器、第二计数器和可变门限控制器提供时序基准；可变门限控制器分别连接第一计数器、第二计数器和读写控制器，用于控制第一计数器和第二计数器的计数使能，同时输出状态信号控制读写控制器的读写状态；读写控制器与读写端口中的读逻辑和写逻辑连接，控制写逻辑的输出，并接收读逻辑的输入，读写控制器分别与第一计数器和第二计数器连接，用于控制计数器的清零端；第一计数器与第一锁存器连接，用于锁存第一计数器的计数值，第二计数器与第二锁存器连接，用于锁存第二计数器的计数值。
如附图2所示，故障监测IP核和读写端口框图输入输出接口包括clk、rst_n、IOA、IOB、RA、RB、RA CNT和RB CNT；其中，clk为时钟信号，rst_n为IP核配置的低复位信号，IOA为输入输出口(inout)，连接到可编程器件的第一管脚，IOB为输入输出口(inout)，连接到可编程器件的第二管脚；RA、RB、RA CNT和RB CNT均通过BIT总线与上位机连接，RA输出第一管脚焊接点电阻大小值，RB输出第二管脚焊接点电阻大小值，RA CNT为第一管脚焊接点故障计数值，即在焊点测试过程中焊点阻抗大于规定的故障阻值的计数值，RB CNT为第二管脚焊接点故障计数值，即在焊点测试过程中焊点阻抗大于规定的故障阻值的计数值。
如附图3所示，故障监测IP核通过读写端口为自测试电路模块注入激励的过程中包括4个阶段。
阶段1：阶段信号由阶段4触发，读写控制器控制第一管脚输出使能并输出高电平信号，控制第二管脚输入使能并处于高阻态。第二计数器清零，第一计数器根据时基信号的节拍进行计数。当第二计数器读到高电平信号时，第二计数器停止计数并通过第一锁存器将计数值进行锁存。阶段1结束，触发阶段2。
阶段2：阶段信号由阶段1触发，读写控制器控制第一管脚和第二管脚输出使能并输出低电平对电容进行放电。第一锁存器的锁存值继续保持，阶段2结束，触发阶段3。
阶段3：阶段信号由阶段2触发，读写控制器控制第二管脚输出使能并输出高电平信号，控制第一管脚输入使能并处于高阻态。第一计数器清零，第二计数器根据时基信号的节拍进行计数。当第一管脚读到高电平信号时，第二计数器停止计数并通过第二锁存器将计数值进行锁存。阶段3结束，触发阶段4。
阶段4：阶段信号由阶段3触发，读写控制器控制第一管脚和第二管脚输出使能并输出低电平对电容进行放电。读取第二锁存器的锁存值继续保持，阶段4结束，触发阶段1。
如附图4所示，本发明中故障诊断方案设计，由于处在角落或拐角处的焊球比其他位置的焊球承受了更高的应力，所以更容易失效。从故障预警的原则看，可编程器件的四个角落的焊点在环境应力作用下会最容易先失效，因此可以将角落区域划定为敏感应力区域。处于四个角落的故障IP核将获取的数据送入硬件模块BIT，BIT总线以固定节拍将数据送到上位机。上位机将各IP核信息存储到数据库，并根据量化关系转换成焊点阻抗，以对整个芯片的焊点网络进行故障预警。
通过计数值推导管脚焊点阻抗过程如下：
故障监测IP核对外部电容进行充电时，可编程器件管脚的焊点阻抗、外部电容的电容值、充电时间及输入输出电平之间的关系为：
Figure GDA0003601976930000111
其中，Ut是外部电容电压值，U0是外部电容初始电压，UI是外部电容输入电压，R是焊点阻抗值，C是外部电容电容值，t是充电时间。
充电时间与外部电容电容值、焊点阻抗值、管脚输出高电平和管脚输入高电平之间关系为：
Figure GDA0003601976930000112
Figure GDA0003601976930000113
其中，D是精度系数，VIH是管脚输入高电平，VOH是管脚输出高电平。
焊点阻抗与计数值的关系为：
Figure GDA0003601976930000114
其中，fx是时基频率，N是计数值。
在一种实施例中，以Zynq7000芯片3.3V LVCMOS电平为例，其电平标准如下：
输出高电平VOH>＝3.2V,输出低电平VOL<＝0.1V,输入高电平VIH>＝2.0V,输入低电平VIL<＝0.7V。
故障监测IP核对外部电容进行充电时，可编程器件管脚的焊点阻抗、外部电容的电容值、充电时间及输入输出电平之间的关系为：
Figure GDA0003601976930000115
其中，Ut是外部电容电压值，U0是外部电容初始电压，UI是外部电容输入电压，R是焊点阻抗值，C是外部电容电容值，t是充电时间。
充电时间与外部电容电容值、焊点阻抗值、管脚输出高电平和管脚输入高电平之间关系为：
Figure GDA0003601976930000116
Figure GDA0003601976930000117
其中，D是精度系数，VIH是管脚输入高电平，VOH是管脚输出高电平。
焊点阻抗与计数值的关系为：
Figure GDA0003601976930000121
其中，fx是时基频率，N是计数值。
电阻测量分辨率为：
Figure GDA0003601976930000122
其中，ΔR是电阻测量分辨率。
在一种实施例中，电路设计时自测试电路模块选取电容值3900Pf的电容，故障监测IP核的时基频率100MHz。由于电阻器本身的标称值与实际值存在一定的系统误差，以及在实际电路工作中温度、寄生电容的影响造成实验的实际阻抗和理论计算值有一定的偏差，需要通过电路修正量对理论计算值进行修正；可以得到本电路焊点阻抗关系式：
R＝2.58N+B
其中，B为电路修正量。
实验数据如下表：
阻抗(Ω) 计数值 阻抗(Ω) 计数值 阻抗(Ω) 计数值
101 56 260 117 406 177
121 65 270 122 433 188
141 72 280 125 448 193
165 81 290 128 463 200
186 90 300 132 483 209
202 96 320 140 499 217
220 102 340 149
230 106 362 159
240 110 379 165
250 113 400 174
如附图5所示，将其中一个管脚焊点注入一定的阻抗故障，则信号达到高电平会出现一段延迟；当注入焊点阻抗越大，信号延迟也就越大。故障监测IP核则可以通过精确测量这段延迟以获取焊点的阻抗信息。计数值与焊点阻抗呈近似线性关系。实验数据与理论拟合曲线对比结果如下，实验表明，本方法可以通过计数值来精确获取焊点阻抗值，从而能够对焊点的损伤程度进行量化评价和预警。
具体的，故障监测IP核连接可编程器件的四个角处设置的读写端口，各读写端口分别连接自测试电路模块；自测试电路模块中第一管脚和第二管脚连接电容器容值为3900pF。处于四个角落的故障IP核将获取的数据送入硬件模块BIT，BIT总线以固定节拍将数据送到上位机。上位机将各IP核信息存储到数据库，并根据量化关系转换成焊点阻抗，以对整个芯片的焊点网络进行故障预警。
当可编程器件中故障监测IP核获取的所有自测试电路模块的计数值低于10时，可以确定焊点阻抗很小可忽略不计，焊接球无受应力退化趋势，并且可编程器件焊接球完好；
当可编程器件中故障监测IP核获取的一个或多个自测试电路模块的计数值在一段时间处于上升趋势，则说明焊点阻抗处于上升趋势，可以预测焊接球在受应力退化，故障监测IP核向上位机发出器件焊接球受应力退化预警。
当可编程器件中故障监测IP核获取的一个或多个自测试电路模块的计数值超过100时，则说明焊接球达到失效标准，计数值超过100的管脚出现间歇性失效，若继续在该状态下使用器件则其他管脚也存在间歇性失效的风险，故障监测IP核向上位机发出可编程器件间歇性失效预警。
当可编程器件中故障监测IP核获取的一个或多个自测试电路模块的计数值超过1023时，则说明管脚发出的高电平没有被另一个管脚接收到；则可以确定接收管脚的焊接球已经断裂，若继续在该状态下使用器件则其他管脚也存在断裂的风险，故障监测IP核向上位机发出可编程器件部分管脚焊接球断裂预警。
在一种实施方式中，每个角落部署两组监测点，每组监测点配置的二个电容容值不一样，分别为大容值电容和小容值电容；大容值的监测点测量敏感度高，但电阻测量范围较小；小容值的监测点测量敏感度低，但电阻测量范围大。采用这种“多测尺”的方式来兼顾不同阻抗范围的测量需求。故障监测IP核连接有8个读写端口，可编程器件的四个角分别设有2个读写端口，每个读写端口连接2个管脚；第一管脚A1和第二管脚A2连接电容器容值为3900pF，第三管脚B1和第四管脚B2连接电容器容值为10nF。第一管脚A1，第二管脚A2和第三管脚B1，第四管脚B2对应的读写端口分别将计数器的计数值实时送入硬件模块BIT，BIT总线以固定节拍将数据送到上位机，上位机将各IP核信息存储到数据库。
如附图6所示，本发明还提供一种复杂数字模块应力损伤监测预警方法，包括以下步骤：
步骤S1：在可编程器件封装4个角落的管脚部署自测试电路模块，在可编程器件内建立故障监测IP核和读写端口，并将故障监测IP核、读写端口与自测试电路模块依次连接；
步骤S2：通过故障监测IP核对与可编程器件管脚连接的自测试电路模块注入激励，进行持续监测并获取计数值；
步骤S3：通过对计数值依据各阈值进行分类，并依据分类结果发出预警信息。
在步骤S1中，自测试电路模块包括外部电容和接地，自测试电路模块是将分布在可编程器件角落中紧邻的一对管脚短接起来，并接到外部电容的一端，电容的另一端接信号地。最接近可编程器件封装角落的管脚承受着最大的热应力和机械应力，多数可编程器件的角落管脚焊点或者不被使用，或者接地。因此，这些可编程器件封装外边缘最接近4个角落的管脚最易首先发生失效，是检测的最好位置。
读写端口包括两个相同的模块组成，每个管脚分别与一个模块连接；每个模块是由写逻辑、读逻辑、输入端口和输出端口组成；其中，写逻辑分别与输出端口和故障监测IP核连接，输出端口与管脚连接；读逻辑分别与输入端口和故障监测IP核连接，输入端口与管脚连接。
故障监测IP核是由PLL或DCM产生的高频时基信号源、可变门限控制器、第一计数器、第二计数器、第一锁存器、第二锁存器和读写控制器组成。PLL或DCM产生的高频时基信号源与第一计数器、第二计数器和可变门限控制器连接，用于为第一计数器、第二计数器和可变门限控制器提供时序基准；可变门限控制器分别连接第一计数器、第二计数器和读写控制器，用于控制第一计数器和第二计数器的计数使能，同时输出状态信号控制读写控制器的读写状态；读写控制器与读写端口中的读逻辑和写逻辑连接，控制写逻辑的输出，并接收读逻辑的输入，读写控制器分别与第一计数器和第二计数器连接，用于控制计数器的清零端；第一计数器与第一锁存器连接，用于锁存第一计数器的计数值，第二计数器与第二锁存器连接，用于锁存第二计数器的计数值。
在步骤S2中，故障监测IP核通过读写端口为每个自测试电路模块注入激励的过程中包括4个阶段。
阶段1：阶段信号由阶段4触发，读写控制器控制第一管脚输出使能并输出高电平信号，控制第二管脚输入使能并处于高阻态。第二计数器清零，第一计数器根据时基信号的节拍进行计数。当第二计数器读到高电平信号时，第二计数器停止计数并通过第一锁存器将计数值进行锁存。阶段1结束，触发阶段2。
阶段2：阶段信号由阶段1触发，读写控制器控制第一管脚和第二管脚输出使能并输出低电平对电容进行放电。第一锁存器的锁存值继续保持，阶段2结束，触发阶段3。
阶段3：阶段信号由阶段2触发，读写控制器控制第二管脚输出使能并输出高电平信号，控制第一管脚输入使能并处于高阻态。第一计数器清零，第二计数器根据时基信号的节拍进行计数。当第一管脚读到高电平信号时，第二计数器停止计数并通过第二锁存器将计数值进行锁存。阶段3结束，触发阶段4。
阶段4：阶段信号由阶段3触发，读写控制器控制第一管脚和第二管脚输出使能并输出低电平对电容进行放电。读取第二锁存器的锁存值继续保持，阶段4结束，触发阶段1。
通过阶段1-4一个循环故障监测IP核分别获取各自测试电路模块中第一管脚和第二管脚该循环中的计数值；并经过持续的检测获取多次的各自测试电路模块中第一管脚和第二管脚的计数值。
通过计数值推导管脚焊点阻抗过程如下：
故障监测IP核对外部电容进行充电时，可编程器件管脚的焊点阻抗、外部电容的电容值、充电时间及输入输出电平之间的关系为：
Figure GDA0003601976930000151
其中，Ut是外部电容电压值，U0是外部电容初始电压，UI是外部电容输入电压，R是焊点阻抗值，C是外部电容电容值，t是充电时间。
充电时间与外部电容电容值、焊点阻抗值、管脚输出高电平和管脚输入高电平之间关系为：
Figure GDA0003601976930000161
Figure GDA0003601976930000162
其中，D是精度系数，VIH是管脚输入高电平，VOH是管脚输出高电平。
焊点阻抗与计数值的关系为：
Figure GDA0003601976930000163
其中，fx是时基频率，N是计数值。
在步骤S3中，通过对各自测试电路模块中第一管脚和第二管脚的计数值依据各阈值进行分类，包括以下几种情况；
当可编程器件中故障监测IP核获取的所有自测试电路模块的计数值低于10时，可以确定焊点阻抗很小可忽略不计，焊接球无受应力退化趋势，并且可编程器件焊接球完好；
当可编程器件中故障监测IP核获取的一个或多个自测试电路模块的计数值在一段时间处于上升趋势，则说明焊点阻抗处于上升趋势，可以预测焊接球在受应力退化，故障监测IP核向上位机发出器件焊接球受应力退化预警。
当可编程器件中故障监测IP核获取的一个或多个自测试电路模块的计数值超过100时，则说明焊接球达到失效标准，计数值超过100的管脚出现间歇性失效，若继续在该状态下使用器件则其他管脚也存在间歇性失效的风险，故障监测IP核向上位机发出可编程器件间歇性失效预警。
当可编程器件中故障监测IP核获取的一个或多个自测试电路模块的计数值超过1023时，则说明管脚发出的高电平没有被另一个管脚接收到；则可以确定接收管脚的焊接球已经断裂，若继续在该状态下使用器件则其他管脚也存在断裂的风险，故障监测IP核向上位机发出可编程器件部分管脚焊接球断裂预警。
虽然本发明已经以较佳实施例公开如上，但实施例并不是用来限定本发明的。在不脱离本发明之精神和范围内，所做的任何等效变化或润饰，同样属于本发明之保护范围。因此本发明的保护范围应当以本申请的权利要求所界定的内容为标准。

Claims (9)

1.一种复杂数字模块应力损伤监测预警装置，其特征在于，所述监测预警装置包括自测试电路模块、读写端口和故障监测IP核；
所述自测试电路模块与可编程器件角落位置相邻的第一管脚和第二管脚连接，自测试电路模块包括外部电容和接地，所述外部电容一端分别与所述第一管脚和第二管脚连接，另一端连接接地；
所述读写端口包括两个相同的读写逻辑模块；所述读写逻辑模块包括写逻辑和读逻辑，用于对所述第一管脚或第二管脚中一个管脚进行读写操作；
所述故障监测IP核包括高频时基信号源、可变门限控制器、第一计数器、第二计数器、第一锁存器、第二锁存器和读写控制器；
所述高频时基信号源与所述第一计数器、第二计数器和可变门限控制器连接，用于为所述第一计数器、第二计数器和可变门限控制器提供时序基准；所述可变门限控制器分别连接第一计数器、第二计数器和读写控制器，用于控制所述第一计数器和第二计数器的计数使能，同时输出状态信号控制所述读写控制器的读写状态；所述读写控制器与所述读逻辑和写逻辑连接，控制所述写逻辑的输出，并接收所述读逻辑的输入，第一计数器与第一锁存器连接，用于锁存第一计数器的计数值，第二计数器与第二锁存器连接，用于锁存第二计数器的计数值。
2.根据权利要求1所述监测预警装置，其特征在于，所述读写逻辑模块包括输入端口和输出端口；
其中，所述写逻辑分别与所述输出端口和故障监测IP核连接，所述输出端口与其对应的所述第一管脚或第二管脚中一个管脚连接；所述读逻辑分别与所述输入端口和故障监测IP核连接，所述输入端口与其对应的所述第一管脚或第二管脚中一个管脚连接。
3.根据权利要求1所述监测预警装置，其特征在于，所述故障监测IP核通过所述读写端口为所述自测试电路模块注入激励；
所述注入激励的过程中包括4个阶段；
阶段1：阶段信号由阶段4触发，所述读写控制器控制所述第一管脚输出使能并输出高电平信号，控制所述第二管脚输入使能并处于高阻态；所述第二计数器清零，所述第一计数器根据时基信号的节拍进行计数；当所述第二计数器读到高电平信号时，所述第一计数器停止计数并通过所述第一锁存器将计数值进行锁存；所述阶段1结束，触发阶段2；
阶段2：阶段信号由所述阶段1触发，所述读写控制器控制所述第一管脚和第二管脚输出使能并输出低电平对所述外部电容进行放电；所述第一锁存器的锁存值继续保持，所述阶段2结束，触发阶段3；
阶段3：阶段信号由所述阶段2触发，所述读写控制器控制所述第二管脚输出使能并输出高电平信号，控制所述第一管脚输入使能并处于高阻态；所述第一计数器清零，所述第二计数器根据时基信号的节拍进行计数；当所述第一管脚读到高电平信号时，所述第二计数器停止计数并通过所述第二锁存器将计数值进行锁存；所述阶段3结束，触发所述阶段4；
阶段4：阶段信号由所述阶段3触发，所述读写控制器控制所述第一管脚和第二管脚输出使能并输出低电平对所述外部电容进行放电；读取所述第二锁存器的锁存值继续保持，所述阶段4结束，触发所述阶段1。
4.根据权利要求1所述监测预警装置，其特征在于，所述故障监测IP核对所述外部电容进行充电时，所述可编程器件管脚的焊点阻抗、所述外部电容的电容值、充电时间及输入输出电平之间的关系为：
Figure 106610DEST_PATH_IMAGE002
其中，
Figure DEST_PATH_IMAGE003
是外部电容电压值，U0 是外部电容初始电压，
Figure 86067DEST_PATH_IMAGE004
是外部电容输入电压，
Figure DEST_PATH_IMAGE005
是焊点阻抗值，
Figure 724859DEST_PATH_IMAGE006
是外部电容电容值，
Figure DEST_PATH_IMAGE007
是充电时间；
充电时间与外部电容电容值、焊点阻抗值、管脚输出高电平和管脚输入高电平之间关系为：
Figure DEST_PATH_IMAGE009
Figure DEST_PATH_IMAGE011
其中，D是精度系数，
Figure 510281DEST_PATH_IMAGE012
是管脚输入高电平，
Figure DEST_PATH_IMAGE013
是管脚输出高电平；
焊点阻抗与计数值的关系为：
Figure DEST_PATH_IMAGE015
其中，
Figure 652549DEST_PATH_IMAGE016
是时基频率，N是计数值。
5.根据权利要求3所述监测预警装置，其特征在于，所述计数值依据各阈值进行分类，并依据分类结果发出预警信息包括以下情况；
当所述故障监测IP核获取的全部所述计数值均低于10时，所述可编程器件焊接球完好；
当所述故障监测IP核获取的一个或多个所述计数值在一段时间处于上升趋势，所述可编程器件焊接球受应力退化，所述故障监测IP核发出退化预警；
当所述故障监测IP核获取的一个或多个所述计数值超过100时，所述可编程器件焊接球间歇性失效，所述故障监测IP核发出间歇性失效预警；
当所述故障监测IP核获取的一个或多个所述计数值超过1023时，所述可编程器件焊接球已经断裂，所述故障监测IP核发出焊接球断裂预警。
6.一种复杂数字模块应力损伤监测预警方法，其特征在于，所述监测预警方法包括以下步骤：
步骤S1：在可编程器件封装四个角落的管脚部署自测试电路模块，在可编程器件内建立故障监测IP核和读写端口，并将所述故障监测IP核、读写端口与自测试电路模块依次连接；
步骤S2：通过所述故障监测IP核对与所述可编程器件管脚连接的所述自测试电路模块注入激励，进行持续监测并获取计数值；
步骤S3：通过对所述计数值依据各阈值进行分类，并依据分类结果发出预警信息；
在步骤S1中，所述自测试电路模块与可编程器件角落位置相邻的第一管脚和第二管脚连接，自测试电路模块包括外部电容和接地，所述外部电容一端分别与所述第一管脚和第二管脚连接，另一端连接接地；
所述读写端口包括两个相同的读写逻辑模块；所述读写逻辑模块，包括写逻辑和读逻辑，用于对所述第一管脚或第二管脚中一个管脚进行读写操作；
所述故障监测IP核包括高频时基信号源、可变门限控制器、第一计数器、第二计数器、第一锁存器、第二锁存器和读写控制器；
所述高频时基信号源与所述第一计数器、第二计数器和可变门限控制器连接，用于为所述第一计数器、第二计数器和可变门限控制器提供时序基准；所述可变门限控制器分别连接第一计数器、第二计数器和读写控制器，用于控制所述第一计数器和第二计数器的计数使能，同时输出状态信号控制所述读写控制器的读写状态；所述读写控制器与所述读逻辑和写逻辑连接，控制所述写逻辑的输出，并接收所述读逻辑的输入，第一计数器与第一锁存器连接，用于锁存第一计数器的计数值，第二计数器与第二锁存器连接，用于锁存第二计数器的计数值。
7.根据权利要求6所述监测预警方法，其特征在于，在步骤S1中，所述读写逻辑模块包括输入端口和输出端口；
其中，所述写逻辑分别与所述输出端口和故障监测IP核连接，所述输出端口与其对应的所述第一管脚或第二管脚中一个管脚连接；所述读逻辑分别与所述输入端口和故障监测IP核连接，所述输入端口与其对应的所述第一管脚或第二管脚中一个管脚连接。
8.根据权利要求6所述监测预警方法，其特征在于，在步骤S2中，所述注入激励包括四个阶段；
阶段1：阶段信号由阶段4触发，所述读写控制器控制所述第一管脚输出使能并输出高电平信号，控制所述第二管脚输入使能并处于高阻态；所述第二计数器清零，所述第一计数器根据时基信号的节拍进行计数；当所述第二计数器读到高电平信号时，所述第一计数器停止计数并通过所述第一锁存器将计数值进行锁存；所述阶段1结束，触发阶段2；
阶段2：阶段信号由所述阶段1触发，所述读写控制器控制所述第一管脚和第二管脚输出使能并输出低电平对所述外部电容进行放电；所述第一锁存器的锁存值继续保持，所述阶段2结束，触发阶段3；
阶段3：阶段信号由所述阶段2触发，所述读写控制器控制所述第二管脚输出使能并输出高电平信号，控制所述第一管脚输入使能并处于高阻态；所述第一计数器清零，所述第二计数器根据时基信号的节拍进行计数；当所述第一管脚读到高电平信号时，所述第二计数器停止计数并通过所述第二锁存器将计数值进行锁存；所述阶段3结束，触发所述阶段4；
阶段4：阶段信号由所述阶段3触发，所述读写控制器控制所述第一管脚和第二管脚输出使能并输出低电平对所述外部电容进行放电；读取所述第二锁存器的锁存值继续保持，所述阶段4结束，触发所述阶段1。
9.根据权利要求8所述监测预警方法，其特征在于，在步骤S3中，所述计数值依据各阈值进行分类，并依据分类结果发出预警信息包括以下情况；
当所述故障监测IP核获取的全部所述计数值均低于10时，所述可编程器件焊接球完好；
当所述故障监测IP核获取的一个或多个所述计数值在一段时间处于上升趋势，所述可编程器件焊接球受应力退化，所述故障监测IP核发出退化预警；
当所述故障监测IP核获取的一个或多个所述计数值超过100时，所述可编程器件焊接球间歇性失效，所述故障监测IP核发出间歇性失效预警；
当所述故障监测IP核获取的一个或多个所述计数值超过1023时，所述可编程器件焊接球已经断裂，所述故障监测IP核发出焊接球断裂预警。
CN202010768520.2A 2020-08-03 2020-08-03 一种复杂数字模块应力损伤监测预警装置和方法 Active CN111983436B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010768520.2A CN111983436B (zh) 2020-08-03 2020-08-03 一种复杂数字模块应力损伤监测预警装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010768520.2A CN111983436B (zh) 2020-08-03 2020-08-03 一种复杂数字模块应力损伤监测预警装置和方法

Publications (2)

Publication Number Publication Date
CN111983436A CN111983436A (zh) 2020-11-24
CN111983436B true CN111983436B (zh) 2022-06-17

Family

ID=73445661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010768520.2A Active CN111983436B (zh) 2020-08-03 2020-08-03 一种复杂数字模块应力损伤监测预警装置和方法

Country Status (1)

Country Link
CN (1) CN111983436B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447922A (zh) * 2000-08-14 2003-10-08 泰拉丁公司 智能卡和识别设备等的测试系统
CN104698366A (zh) * 2015-03-26 2015-06-10 中国人民解放军空军工程大学 Bga封装焊点连接失效故障监测方法
CN106354692A (zh) * 2016-08-30 2017-01-25 工业和信息化部电子第五研究所 面向SoC的片上TDDB退化监测及失效预警电路
CN109932640A (zh) * 2019-03-29 2019-06-25 北京唯实兴邦科技有限公司 一种高精度fpga焊点故障实时诊断方法及诊断装置
CN109932639A (zh) * 2019-03-29 2019-06-25 北京唯实兴邦科技有限公司 基于单电容的fpga焊点故障诊断方法及诊断装置
CN111141794A (zh) * 2020-01-15 2020-05-12 合肥工业大学 一种fpga焊接点故障在线状态监测方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8943377B2 (en) * 2012-08-15 2015-01-27 International Business Machines Corporation On-chip detection of types of operations tested by an LBIST

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447922A (zh) * 2000-08-14 2003-10-08 泰拉丁公司 智能卡和识别设备等的测试系统
CN104698366A (zh) * 2015-03-26 2015-06-10 中国人民解放军空军工程大学 Bga封装焊点连接失效故障监测方法
CN106354692A (zh) * 2016-08-30 2017-01-25 工业和信息化部电子第五研究所 面向SoC的片上TDDB退化监测及失效预警电路
CN109932640A (zh) * 2019-03-29 2019-06-25 北京唯实兴邦科技有限公司 一种高精度fpga焊点故障实时诊断方法及诊断装置
CN109932639A (zh) * 2019-03-29 2019-06-25 北京唯实兴邦科技有限公司 基于单电容的fpga焊点故障诊断方法及诊断装置
CN111141794A (zh) * 2020-01-15 2020-05-12 合肥工业大学 一种fpga焊接点故障在线状态监测方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于FPGA的BGA焊点健康管理原理与实现;田园 等;《计算机测量与控制》;20151231;第23卷(第10期);第3310-3312页 *

Also Published As

Publication number Publication date
CN111983436A (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
US8471567B2 (en) Circuit for detection of failed solder-joints on array packages
CN113474668A (zh) 集成电路i/o完整性和退化监测
EP1853931A2 (en) Method and circuit for the detection of solder-joint failures in a digital electronic package
US20120161885A1 (en) Aging diagnostic device, aging diagnostic method
TWI660183B (zh) Component inspection method, probe card, interposer and inspection device
US6807507B2 (en) Electrical over stress (EOS) monitor
Wolf et al. Capacitively coupled transmission line pulsing CC-TLP–A traceable and reproducible stress method in the CDM-domain
EP2128635B1 (en) Semiconductor integrated circuit, control method, and information processing apparatus
US7479777B2 (en) Circuitry and method to measure a duty cycle of a clock signal
CN111983436B (zh) 一种复杂数字模块应力损伤监测预警装置和方法
US20100072977A1 (en) Electronic device and test method of electronic device
US9797945B2 (en) Semiconductor device having circuitry for detecting abnormalities in a power supply wiring network
CN116665747A (zh) 用于系统调试的内部数据可用性
Hofmeister et al. Real-time detection of solder-joint faults in operational field programmable gate arrays
US6924658B2 (en) Device and method for checking signal transmission quality of circuit board
CN109144024B (zh) 集成电路芯片及其检查方法
JP6843543B2 (ja) マイクロプロセッサ、マイクロプロセッサにおける外部回路の検査方法、及びプログラム
CN111161788A (zh) 一种存储器的老炼测试装置
CN114355161A (zh) 互联状态在线监测电路及方法
US12078677B1 (en) Measuring input receiver thresholds using automated test equipment digital pins in a single shot manner
He et al. Reliability Testing Technology and Equiment for Interconnection between PCB and Chips
CN118280428B (zh) 内存检测方法及其检测系统
US11131711B1 (en) Testing system and method for in chip decoupling capacitor circuits
Shekhar et al. Data interface buffer compensation scheme for fast calibration
US20210351595A1 (en) Constant current charging capacitor test

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant