CN111141794A - 一种fpga焊接点故障在线状态监测方法 - Google Patents
一种fpga焊接点故障在线状态监测方法 Download PDFInfo
- Publication number
- CN111141794A CN111141794A CN202010040563.9A CN202010040563A CN111141794A CN 111141794 A CN111141794 A CN 111141794A CN 202010040563 A CN202010040563 A CN 202010040563A CN 111141794 A CN111141794 A CN 111141794A
- Authority
- CN
- China
- Prior art keywords
- welding point
- welding
- fpga
- sample
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
- G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
- G01N27/20—Investigating the presence of flaws
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/08—Monitoring manufacture of assemblages
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Electrochemistry (AREA)
- Biochemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Analytical Chemistry (AREA)
- General Engineering & Computer Science (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Operations Research (AREA)
- Manufacturing & Machinery (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
本发明涉及一种FPGA焊接点故障在线状态监测方法,包括:建立SJ BIST故障诊断模型,在测试端口外接小电容,通过测量外接小电容的充放电时间,得到焊接点的阻抗值;对得到的电阻值和电阻值对应的焊接点的健康状态的数据进行分析得到焊接点健康状态的样本数据;使用遗传算法进行参数寻优,得到β和γ两个参数的最优组合;使用最小二乘支持向量机方法对焊接点健康状态的样本数据进行训练,得到焊接点健康状态的故障等级分类。本发明使用单刀多掷开关进行切换电路,当前一个焊接点的数据传递到PC机后保存,然后清除BIST测试电路的测试数据,为进行下一次的测量做准备,实现了快速、准确的测量大量的数据。
Description
技术领域
本发明涉及制造业可靠性与产品全线全周期测试技术领域,尤其是一种FPGA焊接点故障在线状态监测方法。
背景技术
集成电路技术发展越来越快,BGA封装型FPGA(现场可编程门阵列)凭借着其功能强大、开发周期短、体积不大等优点越来越多的应用到空间技术领域、移动通信领域、雷达电子领域等领域。因为FPGA的焊盘和PCB板的焊接点的失效在热应力和机械应力的作用下是随机产生的,并且在细间距的BGA封装中,存在有数以千计的1.0毫米间距和0.60毫米球直径的焊接球,焊接球的连接稳定极为重要,对系统中的关键设备的正常运行起着重要的作用。
目前,在对FPGA的焊接点的研究很少,大多是提供一个焊点的阻抗值作为一个临界点,大于或小于这个临界点则为故障态和正常态,在实际测试中很难提供更多准确的焊点信息。
国内外对FPGA焊接点失效方面的研究都是集中在对BGA封装型FPGA焊接点的失效机理的分析上。国内有研究人员在不改变外接电容的情况下对已损坏的焊接点电阻50Ω~500Ω范围内的阻抗信息进行监测,得到焊接点的健康信息,但却是对已经损坏的焊接点的测试,得到的样本数据少,起不到预测的作用。也有研究员利用一种SJ BIST传感器用于焊点网络的在线测试,只是初步实现,技术不成熟,难以大范围的使用。
发明内容
本发明的目的在于提供一种能够快速、准确的测量大量的数据,提高了预测焊接点的故障准确度,增强了模型的实用性的FPGA焊接点故障在线状态监测方法。
为实现上述目的,本发明采用了以下技术方案:一种FPGA焊接点故障在线状态监测方法,该方法包括下列顺序的步骤:
(1)建立SJ BIST故障诊断模型,在测试端口外接小电容,通过测量外接小电容的充放电时间,得到焊接点的阻抗值;
(2)通过测量大量的焊接点,得到焊接点信息,对得到的电阻值和电阻值对应的焊接点的健康状态的数据进行分析得到焊接点健康状态的样本数据;
(3)使用遗传算法进行参数寻优,得到β和γ两个参数的最优组合;
(4)使用最小二乘支持向量机方法对焊接点健康状态的样本数据进行训练,得到焊接点健康状态的故障等级分类。
所述步骤(1)具体是指:每两个焊点外接一个小电容,通过测量各个小电容的充放电时间,转换成各个焊点的阻值;
电容的充放电公式为:
或者
式中,V0为电容上的初始电压值;V1为电容最终可充到或放到的电压值,也就是BGA封装的FPGA所能提供的最大电压值;Vt为t时刻电容上的电压值;t为充电时间;R为测量焊接点的阻抗值;C为外接小电容的电容值;
设电容的初始电压V0=0,BGA封装的供电电压为3.3V,式(2)可写成:
当测量出t时刻电容的电压值Vt即可快速计算出焊接点的阻抗值;
焊接点阻抗值的公式为:
所述步骤(2)具体是指:
用外接小电容对焊点的健康信息进行诊断,通过观察外接电容的充放电时间以及BIST读取的电容电压信号来对焊接点的健康信息进行预测诊断;SJ BIST模型中包含输入输出缓冲电路和输出驱动电路,多次重复焊接点的测量位置做测试实验得到大量的数据,对数据进行分析得到焊接点健康信息的二维的样本数据如下:
Xi,j i∈[1,n],j∈[1,3]
其中,Xi,j为第i个焊接点的电阻值第j种健康状态;
把所得到的二维数据,其中一部分作为训练样本,另一部分作为测试样本。
所述步骤(3)具体包括以下步骤:
(1)使用格雷码编码方式对训练样本进行编码;
(2)种群的规模生成:生成80组染色体,含有β核函数参数和γ正则化参数两个参数,一个染色体上含有β和γ两个基因,这两个基因的初始值范围取在[0,100];
(3)以个体适应度的值来评定各个个体的优劣程度;
(4)将适应度的值从小到大进行排列,采用轮盘赌法选择个体遗传到下一个群体中;轮盘赌法就是把对应所有适应度函数值加起来,再用各自的适应度函数值去除以这个适应度函数值之和,然后再随机生成一个0~1的概率值p,选择的个体的概率值p1≥p,则选择概率值为p1的这个个体;
(5)设置交叉概率Pc=0.6,选择单点交叉;
(6)设置变异概率Pm=0.15,采用基本位变异的方法进行变异运算,产生新个体;
(7)选择迭代300次,迭代次数小于300时,返回第(4)步,直到达到迭代次数上限300次,选择最大适应度的值的染色体个体作为基于改进的最小二乘支持向量机的最优参数。
所述步骤(4)具体是指:
利用最小二乘支持向量机对焊接点故障的样本数据进行训练,根据以上的测试实验结果的数据以及支持向量机的训练结果,预测焊接球电阻值在0~10Ω之间焊接点是处于健康状态,焊接球电阻值在10~400Ω之间焊接点是处于裂缝且FPGA可以继续工作,焊接球电阻值大于400Ω的时候焊接点断裂,焊接球与FPGA和PCB板不再接触,焊接点失效,FPGA处于异常,可能会停止工作;
由此得到FPGA焊接点的故障预测分类等级:分别是健康、故障态、芯片失效,对应的焊接点的阻抗值分别为0~10Ω,10~400Ω,大于400Ω;故障态是指焊接球出现裂缝或部分断裂,芯片失效是指焊接球完全断裂;采用标签1、2、3分别表示FPGA焊接点失效故障的健康、故障态、芯片失效三个等级;
利用遗传算法得到的正则化参数γ和核参数β的最优组合,构建最小二乘支持向量机的分类决策函数,最小二乘支持向量机的分类决策函数的输出为FPGA焊接点的故障的等级,最小二乘支持向量机分类决策函数的输出为1、2或3,1、2、3分别表示FPGA焊接点故障的健康、故障态、芯片失效三个等级;
最小二乘支持向量机分类决策函数的输入为工作频率和外接小电容的电容值确定时测得的FPGA焊接点的电阻值;
给定样本训练集,该样本训练集为样本数据集合,其中样本训练集为{(x1,y1),…(xn,yn)},n为训练样本容量,xi∈Rn表示第i个样本输入,yi∈{1,2,…,n}表示第i个样本的期望输出,即类标;
当作为训练样本集中xi的二维数据的电阻值在0~10Ω时,训练样本的期望输出yi等于1;
当作为训练样本xi的二维数据的电阻值在10~400Ω时,训练样本的期望输出yi等于2;当作为训练样本xi的二维数据的电阻值在大于400Ω,训练样本的期望输出yi等于3;
利用遗传算法得到的正则化参数γ和核参数β的最优组合,构建最小二乘支持向量机的分类决策函数为:
对于最小二乘支持向量机,引入松弛变量ξi和错分样本的正则化参数γ,最小二乘支持向量机的约束条件是:
由上述技术方案可知,本发明的有益效果为:第一,本发明创新的选择一个角落里利用一个BIST测试电路对多个焊接点同时进行过测量,使用单刀多掷开关进行切换电路,当前一个焊接点的数据传递到PC机后保存,然后清除BIST测试电路的测试数据,为进行下一次的测量做准备,实现了快速、准确的测量大量的数据;同时对测量的数据进行分析后把FPGA焊接球的故障按照焊接点的阻值大小分为三个等级,分别是健康、故障态(焊接球出现裂缝或部分断裂)、芯片失效(焊接球完全断裂),提高预测焊接点故障准确度和增强模型实用性的目的。第二,本发明应用改进的最小二乘支持向量机方法精准训练预测反应焊接点电阻的故障信息,通过不断的数据训练,数据测试得到焊接点电阻值等级临界值,利用这些训练的数据,通过遗传算法寻找最佳适应度值和不断的迭代寻优,达到精准预测焊点故障的状态信息。这种方法使得LS-SVM的故障等级分类的准确率更高,同时提高了模型的预测准确度和增强模型的实用性。
附图说明
图1为焊接球所处位置结构图及焊接球裂缝示意图;
图2为焊接球断裂示意图;
图3为FPGA的引脚图;
图4为FPGA单个角落里焊接点的测试方法
图5为PGFA焊接点预测流程图。
具体实施方式
如图5所示,一种FPGA焊接点故障在线状态监测方法,该方法包括下列顺序的步骤:
(1)建立SJ BIST故障诊断模型,即内建自测试故障诊断模型,在测试端口外接小电容,通过测量外接小电容的充放电时间,得到焊接点的阻抗值;
(2)通过测量大量的焊接点,得到焊接点信息,对得到的电阻值和电阻值对应的焊接点的健康状态的数据进行分析得到焊接点健康状态的样本数据;
(3)使用遗传算法进行参数寻优,得到β和γ两个参数的最优组合;
(4)使用最小二乘支持向量机方法对焊接点健康状态的样本数据进行训练,得到焊接点健康状态的故障等级分类。
所述步骤(1)具体是指:每两个焊点外接一个小电容,通过测量各个小电容的充放电时间,转换成各个焊点的阻值;
电容的充放电公式为:
或者
式中,V0为电容上的初始电压值;V1为电容最终可充到或放到的电压值,也就是BGA封装的FPGA所能提供的最大电压值;Vt为t时刻电容上的电压值;t为充电时间;R为测量焊接点的阻抗值;C为外接小电容的电容值;
设电容的初始电压V0=0,BGA封装的供电电压为3.3V,式(2)可写成:
当测量出t时刻电容的电压值Vt即可快速计算出焊接点的阻抗值;
焊接点阻抗值的公式为:
所述步骤(2)具体是指:
用外接小电容对焊点的健康信息进行诊断,通过观察外接电容的充放电时间以及BIST读取的电容电压信号来对焊接点的健康信息进行预测诊断;SJ BIST模型中包含输入输出缓冲电路和输出驱动电路,多次重复焊接点的测量位置做测试实验得到大量的数据,对数据进行分析得到焊接点健康信息的二维的样本数据如下:
Xi,j i∈[1,n],j∈[1,3]
其中,Xi,j为第i个焊接点的电阻值第j种健康状态;
把所得到的二维数据,其中一部分作为训练样本,另一部分作为测试样本。
所述步骤(3)具体包括以下步骤:
(1)使用格雷码编码方式对训练样本进行编码;
(2)种群的规模生成:生成80组染色体,含有β核函数参数和γ正则化参数两个参数,一个染色体上含有β和γ两个基因,这两个基因的初始值范围取在[0,100];
(3)以个体适应度的值来评定各个个体的优劣程度;
(4)将适应度的值从小到大进行排列,采用轮盘赌法选择个体遗传到下一个群体中;轮盘赌法就是把对应所有适应度函数值加起来,再用各自的适应度函数值去除以这个适应度函数值之和,然后再随机生成一个0~1的概率值p,选择的个体的概率值p1≥p,则选择概率值为p1的这个个体;
(5)设置交叉概率Pc=0.6,选择单点交叉;
(6)设置变异概率Pm=0.15,采用基本位变异的方法进行变异运算,产生新个体;
(7)选择迭代300次,迭代次数小于300时,返回第(4)步,直到达到迭代次数上限300次,选择最大适应度的值的染色体个体作为基于改进的最小二乘支持向量机的最优参数。
所述步骤(4)具体是指:
利用最小二乘支持向量机对焊接点故障的样本数据进行训练,根据以上的测试实验结果的数据以及支持向量机的训练结果,预测焊接球电阻值在0~10Ω之间焊接点是处于健康状态,焊接球电阻值在10~400Ω之间焊接点是处于裂缝且FPGA可以继续工作,焊接球电阻值大于400Ω的时候焊接点断裂,焊接球与FPGA和PCB板不再接触,焊接点失效,FPGA处于异常,可能会停止工作;
由此得到FPGA焊接点的故障预测分类等级:分别是健康、故障态、芯片失效,对应的焊接点的阻抗值分别为0~10Ω,10~400Ω,大于400Ω;故障态是指焊接球出现裂缝或部分断裂,芯片失效是指焊接球完全断裂。采用标签1、2、3分别表示FPGA焊接点失效故障的健康、故障态、芯片失效三个等级;
利用遗传算法得到的正则化参数γ和核参数β的最优组合,构建最小二乘支持向量机的分类决策函数,最小二乘支持向量机的分类决策函数的输出为FPGA焊接点的故障的等级,最小二乘支持向量机分类决策函数的输出为1、2或3,1、2、3分别表示FPGA焊接点故障的健康、故障态、芯片失效三个等级;
最小二乘支持向量机分类决策函数的输入为工作频率和外接小电容的电容值确定时测得的FPGA焊接点的电阻值;
给定样本训练集,该样本训练集为样本数据集合,其中样本训练集为{(x1,y1),…(xn,yn)},n为训练样本容量,xi∈Rn表示第i个样本输入,yi∈{1,2,…,n}表示第i个样本的期望输出,即类标;
当作为训练样本集中xi的二维数据的电阻值在0~10Ω时,训练样本的期望输出yi等于1;
当作为训练样本xi的二维数据的电阻值在10~400Ω时,训练样本的期望输出yi等于2;当作为训练样本xi的二维数据的电阻值在大于400Ω,训练样本的期望输出yi等于3;
利用遗传算法得到的正则化参数γ和核参数β的最优组合,构建最小二乘支持向量机的分类决策函数为:
对于最小二乘支持向量机,引入松弛变量ξi和错分样本的正则化参数γ,最小二乘支持向量机的约束条件是:
如图1所示是FPGA与PCB板之间焊接球的大致状态,中间的圆则是焊接球。裂缝会造成焊接球与BGA封装器件或PCB板的部分分开。
图2是图1一个焊接球的放大模型,是一种典型的裂缝在PCB和焊接球之间的结构图,焊接部位由于累积应力的损伤而产生裂缝,裂缝会造成焊接球与BGA封装器件或PC板的部分分开。
图3是XilinxFG1156FPGA的引脚图,本发明选择最接近FPGA角落的IO引脚进行测试,FPGA端角的椭圆区域是实时监测焊接点失效时最容易发生失效的位置。
图4是SJ BIST测试模型,ATPG(自动测试矢量生成电路)、ORA(输出响应分析电路)和测试控制电路,使用单刀多掷开关,使用一个测试电路进行多个焊接点的测量,加快测试实验进度
图5是实施过程流程图,首先建立SJ BIST测试模型,测试生成焊接点健康信息的样本数据,利用遗传算法对这些样本数据进行优化,得出正则化参数γ和核参数β的最优组合,从而得到LS-SVM的分类决策函数,再对样本数据进行分类训练,使得分类等级更准确,最后实现对FPGA焊接点故障的在线监测。
综上所述,本发明创新的选择一个角落里利用一个BIST测试电路对多个焊接点同时进行过测量,使用单刀多掷开关进行切换电路,当前一个焊接点的数据传递到PC机后保存,然后清除BIST测试电路的测试数据,为进行下一次的测量做准备,实现了快速、准确的测量大量的数据;同时对测量的数据进行分析后把FPGA焊接球的故障按照焊接点的阻值大小分为三个等级,分别是健康、故障态(焊接球出现裂缝或部分断裂)、芯片失效(焊接球完全断裂),提高预测焊接点故障准确度和增强模型实用性的目的。
Claims (5)
1.一种FPGA焊接点故障在线状态监测方法,其特征在于:该方法包括下列顺序的步骤:
(1)建立SJ BIST故障诊断模型,在测试端口外接小电容,通过测量外接小电容的充放电时间,得到焊接点的阻抗值;
(2)通过测量大量的焊接点,得到焊接点信息,对得到的电阻值和电阻值对应的焊接点的健康状态的数据进行分析得到焊接点健康状态的样本数据;
(3)使用遗传算法进行参数寻优,得到β和γ两个参数的最优组合;
(4)使用最小二乘支持向量机方法对焊接点健康状态的样本数据进行训练,得到焊接点健康状态的故障等级分类。
3.根据权利要求1所述的FPGA焊接点故障在线状态监测方法,其特征在于:所述步骤(2)具体是指:
用外接小电容对焊点的健康信息进行诊断,通过观察外接电容的充放电时间以及BIST读取的电容电压信号来对焊接点的健康信息进行预测诊断;SJ BIST模型中包含输入输出缓冲电路和输出驱动电路,多次重复焊接点的测量位置做测试实验得到大量的数据,对数据进行分析得到焊接点健康信息的二维的样本数据如下:
Xi,j i∈[1,n],j∈[1,3]
其中,Xi,j为第i个焊接点的电阻值第j种健康状态;
把所得到的二维数据,其中一部分作为训练样本,另一部分作为测试样本。
4.根据权利要求1所述的FPGA焊接点故障在线状态监测方法,其特征在于:所述步骤(3)具体包括以下步骤:
(1)使用格雷码编码方式对训练样本进行编码;
(2)种群的规模生成:生成80组染色体,含有β核函数参数和γ正则化参数两个参数,一个染色体上含有β和γ两个基因,这两个基因的初始值范围取在[0,100];
(3)以个体适应度的值来评定各个个体的优劣程度;
(4)将适应度的值从小到大进行排列,采用轮盘赌法选择个体遗传到下一个群体中;轮盘赌法就是把对应所有适应度函数值加起来,再用各自的适应度函数值去除以这个适应度函数值之和,然后再随机生成一个0~1的概率值p,选择的个体的概率值p1≥p,则选择概率值为p1的这个个体;
(5)设置交叉概率Pc=0.6,选择单点交叉;
(6)设置变异概率Pm=0.15,采用基本位变异的方法进行变异运算,产生新个体;
(7)选择迭代300次,迭代次数小于300时,返回第(4)步,直到达到迭代次数上限300次,选择最大适应度的值的染色体个体作为基于改进的最小二乘支持向量机的最优参数。
5.根据权利要求1所述的FPGA焊接点故障在线状态监测方法,其特征在于:所述步骤(4)具体是指:
利用最小二乘支持向量机对焊接点故障的样本数据进行训练,根据以上的测试实验结果的数据以及支持向量机的训练结果,预测焊接球电阻值在0~10Ω之间焊接点是处于健康状态,焊接球电阻值在10~400Ω之间焊接点是处于裂缝且FPGA可以继续工作,焊接球电阻值大于400Ω的时候焊接点断裂,焊接球与FPGA和PCB板不再接触,焊接点失效,FPGA处于异常,可能会停止工作;
由此得到FPGA焊接点的故障预测分类等级:分别是健康、故障态、芯片失效,对应的焊接点的阻抗值分别为0~10Ω,10~400Ω,大于400Ω;故障态是指焊接球出现裂缝或部分断裂,芯片失效是指焊接球完全断裂;采用标签1、2、3分别表示FPGA焊接点失效故障的健康、故障态、芯片失效三个等级;
利用遗传算法得到的正则化参数γ和核参数β的最优组合,构建最小二乘支持向量机的分类决策函数,最小二乘支持向量机的分类决策函数的输出为FPGA焊接点的故障的等级,最小二乘支持向量机分类决策函数的输出为1、2或3,1、2、3分别表示FPGA焊接点故障的健康、故障态、芯片失效三个等级;
最小二乘支持向量机分类决策函数的输入为工作频率和外接小电容的电容值确定时测得的FPGA焊接点的电阻值;
给定样本训练集,该样本训练集为样本数据集合,其中样本训练集为{(x1,y1),…(xn,yn)},n为训练样本容量,xi∈Rn表示第i个样本输入,yi∈{1,2,…,n}表示第i个样本的期望输出,即类标;
当作为训练样本集中xi的二维数据的电阻值在0~10Ω时,训练样本的期望输出yi等于1;
当作为训练样本xi的二维数据的电阻值在10~400Ω时,训练样本的期望输出yi等于2;当作为训练样本xi的二维数据的电阻值在大于400Ω,训练样本的期望输出yi等于3;
利用遗传算法得到的正则化参数γ和核参数β的最优组合,构建最小二乘支持向量机的分类决策函数为:
对于最小二乘支持向量机,引入松弛变量ξi和错分样本的正则化参数γ,最小二乘支持向量机的约束条件是:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010040563.9A CN111141794A (zh) | 2020-01-15 | 2020-01-15 | 一种fpga焊接点故障在线状态监测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010040563.9A CN111141794A (zh) | 2020-01-15 | 2020-01-15 | 一种fpga焊接点故障在线状态监测方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111141794A true CN111141794A (zh) | 2020-05-12 |
Family
ID=70525030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010040563.9A Pending CN111141794A (zh) | 2020-01-15 | 2020-01-15 | 一种fpga焊接点故障在线状态监测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111141794A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111983436A (zh) * | 2020-08-03 | 2020-11-24 | 中国电子科技集团公司第十四研究所 | 一种复杂数字模块应力损伤监测预警装置和方法 |
CN112541310A (zh) * | 2020-12-18 | 2021-03-23 | 广东高云半导体科技股份有限公司 | 逻辑综合控制方法及装置 |
CN113884833A (zh) * | 2021-10-21 | 2022-01-04 | 迈普通信技术股份有限公司 | 检测电容焊接质量的系统及方法 |
CN116087692A (zh) * | 2023-04-12 | 2023-05-09 | 国网四川省电力公司电力科学研究院 | 一种配电网树线放电故障识别方法、系统、终端及介质 |
CN117451513A (zh) * | 2023-12-26 | 2024-01-26 | 江苏祥和电子科技有限公司 | 车规级封装焊点抗开裂可靠性测试方法和系统 |
DE102022212722A1 (de) | 2022-11-28 | 2024-05-29 | Robert Bosch Gesellschaft mit beschränkter Haftung | Integriertes elektronisches Bauelement mit Montageerkennung |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060125622A1 (en) * | 2004-12-01 | 2006-06-15 | Hubbell Incorporated | Self testing ground fault circuit interrupter (GFCI) |
CN104698366A (zh) * | 2015-03-26 | 2015-06-10 | 中国人民解放军空军工程大学 | Bga封装焊点连接失效故障监测方法 |
CN107526027A (zh) * | 2017-09-04 | 2017-12-29 | 中国航空工业集团公司洛阳电光设备研究所 | 一种pcba板bga芯片焊点问题快速诊断方法 |
CN110221189A (zh) * | 2019-06-05 | 2019-09-10 | 合肥工业大学 | 一种igbt模块键合线在线状态监测的方法 |
-
2020
- 2020-01-15 CN CN202010040563.9A patent/CN111141794A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060125622A1 (en) * | 2004-12-01 | 2006-06-15 | Hubbell Incorporated | Self testing ground fault circuit interrupter (GFCI) |
CN104698366A (zh) * | 2015-03-26 | 2015-06-10 | 中国人民解放军空军工程大学 | Bga封装焊点连接失效故障监测方法 |
CN107526027A (zh) * | 2017-09-04 | 2017-12-29 | 中国航空工业集团公司洛阳电光设备研究所 | 一种pcba板bga芯片焊点问题快速诊断方法 |
CN110221189A (zh) * | 2019-06-05 | 2019-09-10 | 合肥工业大学 | 一种igbt模块键合线在线状态监测的方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111983436A (zh) * | 2020-08-03 | 2020-11-24 | 中国电子科技集团公司第十四研究所 | 一种复杂数字模块应力损伤监测预警装置和方法 |
CN111983436B (zh) * | 2020-08-03 | 2022-06-17 | 中国电子科技集团公司第十四研究所 | 一种复杂数字模块应力损伤监测预警装置和方法 |
CN112541310A (zh) * | 2020-12-18 | 2021-03-23 | 广东高云半导体科技股份有限公司 | 逻辑综合控制方法及装置 |
CN112541310B (zh) * | 2020-12-18 | 2021-10-29 | 广东高云半导体科技股份有限公司 | 逻辑综合控制方法及装置 |
CN113884833A (zh) * | 2021-10-21 | 2022-01-04 | 迈普通信技术股份有限公司 | 检测电容焊接质量的系统及方法 |
CN113884833B (zh) * | 2021-10-21 | 2023-08-18 | 迈普通信技术股份有限公司 | 检测电容焊接质量的系统及方法 |
DE102022212722A1 (de) | 2022-11-28 | 2024-05-29 | Robert Bosch Gesellschaft mit beschränkter Haftung | Integriertes elektronisches Bauelement mit Montageerkennung |
CN116087692A (zh) * | 2023-04-12 | 2023-05-09 | 国网四川省电力公司电力科学研究院 | 一种配电网树线放电故障识别方法、系统、终端及介质 |
CN117451513A (zh) * | 2023-12-26 | 2024-01-26 | 江苏祥和电子科技有限公司 | 车规级封装焊点抗开裂可靠性测试方法和系统 |
CN117451513B (zh) * | 2023-12-26 | 2024-03-29 | 江苏祥和电子科技有限公司 | 车规级封装焊点抗开裂可靠性测试方法和系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111141794A (zh) | 一种fpga焊接点故障在线状态监测方法 | |
CN110221189B (zh) | 一种igbt模块键合线在线状态监测的方法 | |
Waicukauski et al. | Failure diagnosis of structured VLSI | |
US8030943B2 (en) | Circuit for the detection of solder-joint failures in a digital electronic package | |
US8504975B2 (en) | Reliability evaluation and system fail warning methods using on chip parametric monitors | |
US20200011927A1 (en) | Inspection system and malfunction analysis/prediction method for inspection system | |
Li et al. | The mathematical model and novel final test system for wafer-level packaging | |
US7514941B2 (en) | Method and apparatus for predicting the reliability of electronic systems | |
CN115962797A (zh) | 一种基于温度应力下的传感器可靠性测试方法及系统 | |
US20210389754A1 (en) | System for Optimizing Semiconductor Yield and enabling Product Traceability throughout Product Life | |
CN112560328B (zh) | 基于表面微应变信号的igbt键合引线故障诊断方法 | |
CN1738020B (zh) | 有选通数据和时钟的自定时的可靠性和产品载体 | |
CN111983435B (zh) | 一种用于混合集成电路寿命预计试验的测试芯片及应用 | |
Huang et al. | Parametric fault testing and performance characterization of post-bond interposer wires in 2.5-D ICs | |
EP2347310B1 (en) | Method for an improved checking of repeatability and reproducibility of a measuring chain for the quality control by means of a semiconductor device testing | |
JPH06342600A (ja) | 半導体テスト装置、半導体テスト回路チップ及びプローブカード | |
JP2000046905A (ja) | 電子機器の信頼性評価方法、その信頼性評価装置およびその信頼性評価プログラムを記録した媒体 | |
JP2000214206A (ja) | 回路基板検査方法および回路基板検査装置 | |
CN104880402A (zh) | 一种用于PoP芯片加速寿命预测的试验方法 | |
WO2014003792A1 (en) | Pulsed testing of through-body-vias | |
Chillarige et al. | Improving diagnosis resolution and performance at high compression ratios | |
Ma et al. | On the JEDEC board level drop test simulation of array of BGA packages | |
He et al. | Reliability Testing Technology and Equiment for Interconnection between PCB and Chips | |
Wunderlich | From embedded test to embedded diagnosis | |
Pandey et al. | High Speed IO Access for Test forms the foundation for Silicon Lifecycle Management |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200512 |