JP5214414B2 - 半導体製造装置用接続部及び半導体製造装置用接続部の形成方法 - Google Patents

Description

本発明は、半導体の製造や検査工程で使用される静電チャックやセラミックヒータ等において、板状のセラミック基体内部に形成された導電層に外部から電力を供給するための棒状電極端子を接続する際等に使用される半導体製造装置用接続部、及びそのような半導体製造装置用接続部の形成方法に関する。

板状のセラミック基体の内部に形成された導電層と、この導電層に外部から電力を供給するための棒状の電極端子とを接続する接続構造を用いるものとして、半導体の製造や検査工程において使用される静電チャックやセラミックヒータ等がある。

静電チャックは、板状のセラミック基体内に静電気を発生させるための内部電極（静電電極）を埋設し、この静電電極に外部から電圧を印加することによって、セラミック基体表面に静電気を発生させ、この静電気により半導体ウエハを保持固定するものである。また、セラミックヒータは、板状のセラミック基体内に発熱抵抗体を埋設し、この発熱抵抗体に外部から電力を供給することにより発熱させ、セラミック基体を加熱するものである。なお、静電チャックにも、保持固定した半導体ウエハを加熱するため、発熱抵抗体を埋設したものがある。

これらの静電チャックやセラミックヒータにおいては、静電電極あるいは発熱抵抗体に外部から電圧や電力を供給する必要がある。このため、従来より、静電電極あるいは発熱抵抗体と給電用部材との様々な接続構造が提案されており、その１つに、給電用の棒状の電極端子を静電電極（または静電電極にビア等を介して接続された受電電極）あるいは発熱抵抗体にろう材で接続するようにしたものがある（例えば、特許文献１参照。）。

図３は、その一例を示したもので、内部に導電層（静電電極、受電電極、発熱抵抗体等）１を形成したセラミック基体２に、導電層１の一部をその底面に露出させる凹部３を形成しておき、この凹部３内に棒状の電極端子４を挿入し、その先端を導電層１にろう材５により接合した構造となっている。セラミック基体２は、導電層１や凹部３となる穴が予め形成されたセラミックグリーンシートを複数枚積層した後、この積層体を焼成して形成される。

しかし、このような従来の接続構造においては、凹部３がセラミック基体２を焼成する前に形成されているため、焼成時の収縮等により位置ずれを生じやすく、その結果、凹部３に位置決め用治具を挿入し、凹部３内周を基準に位置決めして接合される棒状電極端子４の位置精度が不良となる問題があった。なお、凹部３をセラミック基体２の焼成前に形成するのは、焼成後では、厚さの薄い導電層１を適正に凹部３の底面に露出させることが難しく、導電層１の露出が不十分になったり、逆に導電層１を損傷するおそれがあるからである。

また、位置決め用治具によってろう材５の流れが妨げられる結果、ろう材５のメニスカス先端５ａに応力が集中して、その近傍のセラミック基体２にクラックＣ１が入るおそれがあった。さらに、導電層１がセラミック基体２内部に入り込んでいるため、セラミック基体２を焼成する際や棒状電極端子４をろう付けする際に、凹部３の底角部（底面外周部）に応力が集中しやすく、この部分にもセラミック基体２にクラックＣ２が入るおそれがあった。これらのクラックＣ１、Ｃ２の発生は、セラミック基体２の割れや強度不足の原因となる。
特開平１１−２２００１１号公報

上述したように、従来の、内部に導電層を形成したセラミック基体に、導電層の一部をその底面に露出させる凹部を形成し、この凹部内に棒状の電極端子を挿入し、その先端を導電層にろう材により接合した構造の半導体製造装置用接続部においては、棒状電極端子の位置精度が不良で、また、セラミック基体にクラックが入りやすいという問題があった。

本発明は、上記従来技術の課題に対処してなされたものであり、棒状電極端子の位置精度が高く、かつ焼成時やろう付け時の応力の集中に起因するセラミック基体のクラックの発生を抑制することができる半導体製造装置用接続部、及びそのような半導体製造装置用接続部の形成方法を提供することを目的とする。

（１）本発明の半導体製造装置用接続部は、板状のセラミックからなる基体と、この基体の一主面に開口する凹部と、前記基体内に配置され、前記凹部の底面より前記凹部内に露出する受電電極と、この受電電極に接続された内部電極とを有する導電層と、前記凹部内に配置され、前記受電電極にろう材を介して接合された棒状電極端子とを備える半導体製造装置用接続部であって、前記凹部は開口側の大径部とそれに続く小径部からなり、前記受電電極は前記小径部の底面より前記小径部内に露出し、前記大径部および小径部のうち前記大径部のみセラミック基体焼成後の加工によって形成されたものであり、かつ前記小径部の深さが前記受電電極の前記小径部底面からの露出厚より大きいことを特徴とする。

本発明では、大径部に位置決め用治具を挿入し、大径部内周を基準に位置決めして棒状電極端子を接合することにより、棒状電極端子の位置精度の高い接合が可能になり、棒状
電極端子の位置精度を向上させることができる。

本発明では、位置決め用治具は大径部に挿入され、その奥の小径部に挿入する必要がないため、位置決め用治具によってろう材の流れが阻害されることはなくなる。このため、ろう材のメニスカス先端に応力が集中することによるクラックの発生を抑制することができる。

本発明では、大径部がセラミック基板焼成後の加工によって形成されているため、大径部は高い位置精度を有する。このため、この大径部に位置決め用治具を挿入し、大径部内周を基準に位置決めして棒状電極端子を接合することにより、棒状電極端子の位置精度の高い接合が可能になり、棒状電極端子の位置精度を向上させることができる。また、このように、位置決め用治具は大径部に挿入され、その奥の小径部に挿入する必要がないため、位置決め用治具によってろう材の流れが阻害されることはなくなる。このため、ろう材のメニスカス先端に応力が集中することによるクラックの発生を抑制することができる。

（２）本発明の半導体製造装置用接続部において、前記小径部底面より露出する受電電極の外周と前記小径部側面との距離が、１００μｍ以上であることを特徴とする。

本発明は、小径部底面に露出する導電層の外周の好ましい位置を示したものである。小径部底面に露出する導電層の外周の小径部側面からの距離を、１００μｍ以上とすることで、前述したようなセラミック基体の焼成時や棒状電極端子のろう付け時の応力の集中によるクラックの発生をより確実に防止することが可能になる。

加えて、セラミックグリーンシートを積層し焼成する際の導電層成分による焼成への影響を低減することができ、良好な焼結体を得ることができるという利点も有する。すなわち、小径部底面に露出する導電層の外周と小径部側面との距離が１００μｍに満たないと、導電層に近い凹部用の穴が形成されたセラミックグリーンシートが導電層成分の影響を受け、その焼結性が低下するおそれがある。小径部底面に露出する導電層の外周と小径部側面との距離を１００μｍ以上とすることで、かかる焼結性への影響を抑制することができる。

（３）本発明の半導体製造装置用接続部において、前記基体は、アルミナまたはイットリアを主体とするセラミックからなることを特徴とする。

本発明は、好ましい基体材料を例示したものである。基体材料をアルミナまたはイットリアを主体とするセラミックとすることで、棒状電極端子の位置精度をより向上させることができ、かつ応力の集中によるクラックの発生をより確実に抑制することができる。

（４）本発明の半導体製造装置用接続部の形成方法は、板状のセラミックからなる基体と、この基体の一主面に開口する凹部と、前記基体内に配置され、前記凹部の底面より前記凹部内に露出する受電電極と、この受電電極に接続された内部電極とを有する導電層と、前記凹部内に配置され、前記受電電極にろう材を介して接合された棒状電極端子とを備え、前記凹部は開口側の大径部とそれに続く小径部からなり、前記受電電極は前記小径部の底面より前記小径部内に露出しており、かつ前記小径部の深さが前記受電電極の前記小径部底面からの露出厚より大きい半導体製造装置用接続部の形成方法であって、前記板状のセラミックからなる基体の焼成後に、前記大径部を形成することを特徴とする。

本発明では、板状のセラミックからなる基体の焼成後に大径部を形成するので、位置精度の高い大径部を形成することができる。したがって、この大径部に位置決め用治具を挿入し、大径部内周を基準に位置決めして棒状電極端子を接合することにより、棒状電極端子の位置精度の高い接合が可能になり、位置精度の高い棒状電極端子を有する半導体製造装置用接続部を得ることができる。また、このように位置決め用治具は小径部に挿入する必要がないため、位置決め用治具によってろう材の流れが阻害され、その結果、ろう材のメニスカス先端に応力が集中することもなくなるため、クラックのない高品質、高信頼性の半導体製造装置用接続部を得ることができる。

本発明によれば、棒状電極端子の位置精度が高く、かつ焼成時やろう付け時の応力の集中に起因するセラミック基体のクラックの発生を抑制することができる半導体製造装置用接続部を提供できる。

以下、本発明に係る実施の形態について説明する。なお、説明は図面に基づいて行うが、それらの図面は単に図解のために提供されるものであって、本発明はそれらの図面により何ら限定されるものではない。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なることに留意すべきである。さらに、以下の説明において、同一もしくは略同一の機能及び構成を有する構成要素については、同一符号を付し、重複する説明は省略する。

図１は、本発明の半導体製造装置用接続部を、静電チャックを備えた静電チャック装置に適用した場合の実施の形態の一例を示す一部破断断面図であり、図２はその要部を拡大して示す断面図である。

図１及び図２に示すように、本実施形態における静電チャック１０は、一定厚さの円板状のセラミック基体１１と、その内部に埋設された静電電極１２、静電電極１２にビア１３を介して電気的に接続された受電電極１４とを備えている。そして、セラミック基体１１の裏面を、例えばアルミニウム、アルミニウム合金等からなる金属製のベース板２０の表面に接合して、静電チャック装置が構成されている。

セラミック基体１１は、アルミナ（Ａｌ_２Ｏ_３）、イットリア（Ｙ_２Ｏ_３）等を主成分とするセラミックの積層構造の焼結体から構成されている。積層構造の焼結体は、例えばアルミナ、イットリア等を主成分とするセラミックグリーンシートを積層圧着し、一体に焼成することにより形成される。このセラミック基体１１は、例えば、厚さが３ｍｍで、直径が１００ｍｍ、１１０ｍｍ、１５０ｍｍ、２００ｍｍまたは３００ｍｍとされる。そして、このセラミック基体１１は、表面が半導体ウエハ等の被吸着物（図示無し）を吸着固定する吸着面（チャック面）１５とされている。

また、このようなセラミック基体１１に埋設されている静電電極１２は、吸着面１５に被吸着物を静電力によって吸着するためのものである。本実施形態では、外部に配置された電極（図示無し）との間で電圧を印加することで静電力を発生させる単極型のものが例示されているが、１対の電極を埋設し、その電極間に電圧を印加することで静電力を発生させる双極型のものであってもよい。なお、単極型及び双極型ともに、電極数あるいは電極対数は複数であってもよい。

さらに、受電電極１４は、このような静電電極１２に電圧を印加するためのもので、静電電極１２に対応して形成されている。この受電電極１４に後述する棒状の電極端子１６がろう付けされ、さらに、この棒状の電極端子１６に外部端子（図示なし）が接合され、静電電極１２に電圧が印加される。

静電電極１２、ビア１３及び受電電極１４は、例えばタングステン、モリブデン等の高融点金属の粉末や白金等の貴金属粉末を主成分として含むメタライズペーストを、セラミック基体１１となるセラミックグリーンシートに所定のパターンに印刷塗布しておき、同セラミックグリーンシートを積層圧着後、同時焼成することにより形成される。

そして、本実施形態においては、セラミック基体１１の裏面に、受電電極１４に到達し、その底面に受電電極１４を露出させる凹部１７が形成されている。この凹部１７は、開口側の大径部１７ａとそれに続く小径部１７ｂからなり、受電電極１４はその小径部１７ｂの底面略中央に、外周が小径部１７ｂ側面より内側に位置するように露出している。凹部１７には、また棒状の電極端子１６が、大径部１７ａに挿入した位置決め用治具によって大径部１７ａに同軸的に挿入され、その端面を小径部１７ｂの底面に露出した受電電極１４に当接させ、銀ろう等のろう材１８によって接合することにより、受電電極１４に機械的かつ電気的に接続されている。静電電極１２へは、外部から、この棒状の電極端子１６を介し、さらには、受電電極１４及びビア１３を経て、電圧が印加される。なお、ベース板２０には、セラミック基体１１の大径部１７ａに対応する位置に貫通孔２１が設けられており、棒状の電極端子１６は、この貫通孔２１を介して凹部１７内に挿入される。

次に、本実施形態における静電チャック１０の製造方法の一例を説明する。なお、ここではセラミック基体１１を、アルミナ（Ａｌ_２Ｏ_３）を主成分とするセラミックの積層構造の焼結体で構成し、静電電極１２、ビア１３及び受電電極１４の材料としてタングステン粉末を用いた静電チャック１０を製造する場合を説明する。

（１）アルミナ粉末：９２質量％、ＭｇＯ：１質量％、ＣａＯ：１質量％およびＳｉＯ₂：６質量％をボールミルでトルエンとエタノール（重量比１：１）を溶媒として湿式粉砕した後、この粉末に（粉末に対する割合として）、バインダ（ブチラール樹脂）：１０質量％、可塑剤：４質量％を加え、ボールミルで混合して、流動性のあるスラリーとし、このスラリーから、ドクターブレード法により、厚さ０．６ｍｍのアルミナグリーンシートを得る。

（２）また、タングステン粉末とアルミナ粉末を体積比で１：１となるように秤量し、分散剤、バインダ（エチルセルロース）及びターピネオールとともに混合し、３本ロールで混練してメタライズペーストを調製する。

（３）アルミナグリーンシートを複数枚、例えば１０枚積層し、５０℃、１０ＭＰａの条件で圧着し、この圧着したアルミナグリーンシートを直径１２０ｍｍの円形状に切断する。各アルミナグリーンシートには、予め必要に応じて、静電電極１２のパターン、受電電極１４のパターン、これらを接続するためのビア１３用のスルーホール、さらには、凹部１７用の貫通孔を形成しておく。凹部１７用の貫通孔は、焼成によって小径部１７ｂとなるような大きさに形成する。なお、静電電極１２のパターン及び受電電極１４のパターンは、メタライズペーストを用いて、スクリーン印刷法により印刷する。ビア用のスルーホールにもメタライズペーストを印刷する。

（４）次に、この積層体を、大気中、５００℃で脱脂した後、還元雰囲気中、１５５０℃で焼成を行い、さらに、還元雰囲気中、１５００℃で反りの修正を行い、セラミック焼結体を得る。

（５）得られたセラミック焼結体に、平行研削加工及び外周加工を行うとともに、裏面の所要の位置にエンドミル等を用いて大径部１７ａとなる凹部を形成し、大径部１７ａ及び小径部１７ｂからなる凹部１７を形成する。

（６）この凹部１７を形成したセラミック焼結体において、棒状の電極端子１６を凹部１７に挿入し、その端面を凹部１７（小径部１７ｂ）の底面に露出した受電電極１４に銀ろう等によってろう付けする。その際、棒状の電極端子１６を位置決め用治具とともに大径部１７ａに挿入し、ろう付けを行う。受電電極１４には、必要に応じて予めニッケルメッキを施しておく。その後、予め貫通孔２１を形成しておいた金属製のベース板２０の表面に、例えばシリコーン系接着剤を用いて接合する。その際、貫通孔２１に対し棒状の電極端子１６を合わせる。これにより、図１及び図２に示すような静電チャック１０を備えた静電チャック装置が完成する。

このようにして得られた静電チャック装置は、例えば半導体製造の各種プロセスを行う処理装置内に取り付けられ、その使用に供される。すなわち、棒状の電極端子１６を介して静電電極１２に電圧を印加することで、静電力を発生させて半導体ウエハ等の被吸着物を吸着面１５に吸着固定して所望の処理が行われる。

上記静電チャック装置においては、セラミック基体１１に設けられた凹部１７の大径部１７ａは、セラミック基体１１の焼結後に形成されているため、その位置や形状において、セラミック基体１１の焼成時の収縮の影響を受けることはない。そして、棒状電極端子１６は、このような大径部１７ａを基準にして受電電極１４に接合されるため、高い位置精度を持って接合することができる。

また、位置決め用治具は大径部１７ａに挿入され、その奥の小径部１７ｂに挿入されることがないため、従来のように、位置決め用治具によってろう材１８の流れが阻害されることはなくなる。このため、ろう材１８のメニスカス先端に応力が集中することによるセラミック基体１１のクラックの発生を抑制することができる。

さらに、小径部１７ｂ底面に露出する受電電極１４が、小径部１７ｂの側面より内側に位置している（つまり、引き下げられている）ので、セラミック基体１１の焼成時や棒状電極端子１６をろう付けする際の、セラミック基体１１と受電電極１４、ろう材１８、電極端子１６の収縮、膨張差に起因する小径部１７ｂ底角部（底面外周部）に生じる応力に対し、底角部自体の材料強度が向上しているため、かかる応力の集中によるクラックの発生を抑制することができる。なお、受電電極１４の外周の小径部１７ｂ側面からの距離（引き下がり距離）ｄは、１００μｍ以上とすることが好ましく、クラックの発生をより確実に抑制することができる。また、この引き下がり距離ｄを、１００μｍ以上とした場合には、セラミックグリーンシートを積層し焼成する際の受電電極１４の構成成分による焼成への影響を低減することができ、良好な焼結体を得ることができるという利点も有する。ただし、引き下がり距離ｄがあまり大きいと、棒状電極端子１６のろう付け面積が小さくなり、十分な接合強度が得られなくなるおそれがあることから、引き下がり距離ｄは、１００μｍ以上、５０００μｍ以下とすることがより好ましい。

次に、本実施形態の効果を確認するために行った実験および実験結果について説明する。

前述した製造方法に従い、セラミック基体の外径が１００ｍｍで、その裏面の６箇所に直径１０ｍｍ、深さ１ｍｍの大径部と直径５ｍｍ、深さ０．３ｍｍの小径部からなる段付き円柱状の凹部が設けられ、これらの各凹部の小径部の底面に、小径部側面からの引き下がり距離が５００μｍで、直径４ｍｍの円板状の受電電極が露出し、これらの各受電電極に直径２ｍｍの棒状電極端子がろう付けされた静電チャック装置を製造した（実施例１）。また、直径４ｍｍの円板状の受電電極に代えて、直径８ｍｍの円板状の受電電極を設け、その一部が小径部の底面に露出するようにした以外は実施例１と同様にして、受電電極の小径部側面からの引き下がりのない静電チャック装置を製造した（実施例２）。さらに、比較のために、大径部の加工工程を行わなかった以外は実施例１と同様にして、大径部のない静電チャック装置を製造した（比較例１）。

さらに、上記実施例１、２及び比較例１のそれぞれの場合において、直径１２０ｍｍの円形状に切断したアルミナグリーンシートに代えて、直径１３２ｍｍ、直径１８０ｍｍ及び直径２４０ｍｍの円形状に切断したアルミナグリーンシートを用いて、表１に示すような静電チャック装置を製造した（実施例３〜８、比較例２〜４）。

上記各実施例および各比較例で得られた静電チャック装置について、セラミック基体におけるクラックの発生率（ろう付けを行った６箇所中、クラックの発生が認められた箇所の数）、棒状電極端子の位置ずれの発生率（ろう付けを行った６箇所中、位置ずれが認められた箇所の数）を調べるとともに、棒状電極端子の各ろう付け部における引張強度を（株）島津製作所製強度試験機を用いて測定し、その最大値、最小値及び平均値を求めた。これらの結果を表１に併せ示す。

表１から明らかなように、大径部が形成された実施例１〜８では、いずれも高い位置精度を持って棒状電極端子が接合されていたのに対し、大径部が形成されていない比較例では位置ずれが発生し、その発生率はセラミック基体の外径が大きくなるほど高くなることが確認された。また、大径部が形成され、かつ受電電極が引下げられた実施例１、３、５、７では、クラックの発生も全く認められなかったのに対し、大径部が形成されていない比較例では、受電電極が引下げられているにもかかわらずクラックが発生した。この比較例におけるクラックは、ろう材のメニスカスの先端に応力が集中した結果、発生したものと推定される。なお、実施例２、４、６、８でも、クラックの発生が認められたが、これは、受電電極の引下げを行わなかった結果、小径部の底角部近傍で発生したものと推定され、このことから、クラックの発生を防止するためには、大径部を形成し、かつ受電電極の引き下げを行うことが好ましいことがわかる。

本発明は以上説明した実施の形態の記載内容に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の態様で実施し得ることはいうまでもない。例えば、上記実施形態において、大径部１７ａおよび小径部１７ｂは、側面が傾斜面で形成されていてもよく、また、断面形状も円形に限らず、楕円状や多角形状等であってもよい。さらに、凹部１７の角部には、Ｃ面取加工やＲ面取加工が施されていてもよい。

本発明を静電チャック装置に適用した場合の実施の形態の一例を示す一部破断断面図である。 図１の要部を拡大して示す断面図である。 従来の半導体製造装置用接続部の一例の要部構成を示す断面図である。

符号の説明

１０…静電チャック、１１…セラミック基体、１２…静電電極、１４…受電電極、１６…棒状電極端子、１７…凹部、１７ａ…大径部、１７ｂ…小径部、１８…ろう材。

Claims (4)

1. 板状のセラミックからなる基体と、この基体の一主面に開口する凹部と、前記基体内に配置され、前記凹部の底面より前記凹部内に露出する受電電極と、この受電電極に接続された内部電極とを有する導電層と、前記凹部内に配置され、前記受電電極にろう材を介して接合された棒状電極端子とを備える半導体製造装置用接続部であって、
   前記凹部は開口側の大径部とそれに続く小径部からなり、前記受電電極は前記小径部の底面より前記小径部内に露出し、前記大径部および小径部のうち前記大径部のみセラミック基体焼成後の加工によって形成されたものであり、かつ前記小径部の深さが前記受電電極の前記小径部底面からの露出厚より大きいことを特徴とする半導体製造装置用接続部。
2. 前記小径部底面より露出する受電電極の外周と前記小径部側面との距離が、１００μｍ以上であることを特徴とする請求項１記載の半導体製造装置用接続部。
3. 前記基体は、アルミナまたはイットリアを主体とするセラミックからなることを特徴とする請求項１または２記載の半導体製造装置用接続部。
4. 板状のセラミックからなる基体と、この基体の一主面に開口する凹部と、前記基体内に配置され、前記凹部の底面より前記凹部内に露出する受電電極と、この受電電極に接続された内部電極とを有する導電層と、前記凹部内に配置され、前記受電電極にろう材を介して接合された棒状電極端子とを備え、前記凹部は開口側の大径部とそれに続く小径部からなり、前記受電電極は前記小径部の底面より前記小径部内に露出しており、かつ前記小径部の深さが前記受電電極の前記小径部底面からの露出厚より大きい半導体製造装置用接続部の形成方法であって、
   前記板状のセラミックからなる基体の焼成後に、前記大径部を形成することを特徴とする半導体製造装置用接続部の形成方法。

Images