JP5195747B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5195747B2
JP5195747B2 JP2009506176A JP2009506176A JP5195747B2 JP 5195747 B2 JP5195747 B2 JP 5195747B2 JP 2009506176 A JP2009506176 A JP 2009506176A JP 2009506176 A JP2009506176 A JP 2009506176A JP 5195747 B2 JP5195747 B2 JP 5195747B2
Authority
JP
Japan
Prior art keywords
amorphous silicon
gate electrode
semiconductor device
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009506176A
Other languages
English (en)
Other versions
JPWO2008117464A1 (ja
Inventor
秀暢 福留
裕之 大田
貢 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2008117464A1 publication Critical patent/JPWO2008117464A1/ja
Application granted granted Critical
Publication of JP5195747B2 publication Critical patent/JP5195747B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、広くは半導体装置とその製造方法に関し、特に、ゲート電極からチャネル領域に応力を印加してキャリア移動度を向上させたＭＯＳ型半導体装置と、その製造方法に関する。
ＣＭＯＳデバイスを含む半導体装置の微細化の著しい進行により、ＭＯＳＦＥＴ動作は物理的限界に近づきつつある。このように微細化が進んで行くと、単純なゲート長を含めたデバイスディメンジョンのスケーリングだけでは、ＣＭＯＳデバイス特性や回路特性を向上することは困難である。そこで、微細化とはまた別のトランジスタ特性向上技術として、歪シリコン技術がさかんに研究されている。歪みシリコン技術は、ＣＭＯＳトランジスタのチャネル領域に歪を印加することで、キャリアの移動度を高めて、トランジスタ特性を向上させる技術である。チャネル領域への歪印加方法としては、一般に、トランジスタ形成後にストレス膜で被覆する手法や、ソース・ドレイン領域にシリコンと格子定数の異なる物質を埋め込む手法が知られており、実際に製品へと適用され始めている。
また、ゲートの体積膨張を利用してチャネルに応力を与える技術も提案されている（たとえば、特許文献１参照）。この文献では、ゲートをポリシリコンで形成し、比較的質量数の大きい不純物を注入してアモルファス（非晶質）化する。形状を整えた後、約１０００℃で熱処理して再結晶化する。このとき、ゲート電極内に強い圧縮応力が残ることを利用して、その下のチャネル領域に引張り応力を印加して、ｎＭＯＳトランジスタのキャリア移動度を高めようとするものである。
特開２００４−１７２３８９号公報
しかしながら、上記の文献では、単層のアモルファスシリコンでゲート電極を構成しており、ゲート電極に生じる圧縮応力がゲート電極の上方へ逃げやすく、ゲート電極直下のチャネル領域に効率的に応力を印加することができない。これを解決するために、たとえば、ゲート電極上にキャップ膜を設けることが考えられるが、キャップ膜の存在により、単層ゲート電極内の不純物がゲート絶縁膜を抜けて、基板の表面領域で横方向に拡散するという問題が生じる。この場合、不純物分布が劣化してトランジスタ特性が劣化する。
そこで、本発明は、ゲート電極の効率的な体積膨張を実現して、チャネル領域に対して効率的に応力を印加できる半導体装置の構造と、その製造方法を提供することを課題とする。
上記課題を解決するために、本発明の第１の側面では、半導体装置のゲート電極を、２層以上の多結晶シリコン膜の積層で構成し、ｎＭＯＳ領域に形成されるｎＭＯＳゲート電極の最下層の多結晶シリコン膜の粒径を、上層のゲート電極膜の粒径よりも大きくする。粒径増大により、ｎＭＯＳゲート電極底部で体積膨張が生じ、ゲート電極直下のｎチャネル領域（ＣＨ）に対して鉛直方向に応力を印加することができる。
例えば、上記の半導体装置は、ｎＭＯＳ領域に形成されるｎＭＯＳゲート電極と、ｐＭＯＳ領域に形成されるｐＭＯＳゲート電極を含み、ｎＭＯＳゲート電極の最下層の粒径は、ｐＭＯＳゲート電極の最下層の粒径よりも大きい。また、前記ｎＭＯＳゲート電極の最下層の多結晶シリコン膜の粒径は、当該ｎＭＯＳゲート電極の上層の多結晶シリコン膜の粒径よりも大きい。
第２の側面では、半導体装置の製造方法を提供する。この方法は、
（ａ）半導体基板上に第１の非晶質シリコン膜を形成し、
（ｂ）前記第１の非晶質シリコン膜のｎＭＯＳ領域に、Ｐ、Ｇｅ、Ｓｉから選択される少なくとも１の不純物イオンを注入し、
（ｃ）前記第１の非晶質シリコン膜上に、第２の非晶質シリコン膜を積層し、
（ｄ）前記第１および第２の非晶質シリコン膜をゲート電極パタンに加工し、
（ｅ）前記ゲート電極パタンの形成よりも後の工程で、熱処理を施すことによって、前記ｎＭＯＳ領域の第１の非晶質シリコン膜を多結晶化する
ステップを含む。
前記熱処理は、例えば、ソース・ドレイン注入後の活性化アニールで行う。あるいは、ソース・ドレイン注入後の活性化アニールとは別途独立して熱処理を行ってもよい。あるいは、ゲート電極パタン形成後の選択エピタキシャル成長時の熱を利用して熱処理を行ってもよい。あるいは、ゲート電極の側壁へのサイドウォールスペーサの形成時の熱で熱処理を行ってもよい。
ゲート電極加工後の熱処理工程を経ることによって、ｎＭＯＳ領域でゲート電極の最下層の多結晶シリコン膜の粒径が増大し、体積膨張して、ゲート直下のチャネル領域に効果的に応力をかけることができる。
上述した構成および方法により、チャネル領域への効率的な応力印加が実現される。また、ゲート電極の空乏化を抑制することができる。その結果、微細トランジスタの駆動力を向上することができる。
実施形態の半導体装置の基本構造を説明するための図である。 第１実施形態の半導体装置の製造工程図である。 第１実施形態の半導体装置の製造工程図である。 第１実施形態の半導体装置の製造工程図である。 第１実施形態の半導体装置の製造工程図である。 第１実施形態の半導体装置の製造工程図である。 第１実施形態の半導体装置の製造工程図である。 第１実施形態の半導体装置の製造工程図である。 第１実施形態の半導体装置の製造工程図である。 第１実施形態の半導体装置の製造工程図である。 第１実施形態の半導体装置の製造工程図である。 第１実施形態の半導体装置の製造工程図である。 第２実施形態の半導体装置の製造工程図である。 第２実施形態の半導体装置の製造工程図である。 第２実施形態の半導体装置の製造工程図である。 第３実施形態の半導体装置の製造工程図である。 第３実施形態の半導体装置の製造工程図である。 第３実施形態の半導体装置の製造工程図である。 第４実施形態の半導体装置の製造工程図である。 第４実施形態の半導体装置の製造工程図である。 第４実施形態の半導体装置の製造工程図である。
符号の説明
２、３２ 大粒径の下層ポリシリコン層
７，２５ サイドウォールスペーサ
８、３２ｂ、３３ａ、３３ｂ 小粒径のポリシリコン層
９、２０ ゲート電極
１０ 半導体装置
１１ 半導体基板
１２ 素子分離領域
１３ ゲート絶縁膜
１７、２７ サイドウォールスペーサ
２１ エクステンション
２２ ポケット
２６ ソース・ドレイン
４１ ＳｉＧｅ歪み生成層
以下、図面を参照して、本発明の良好な実施の形態について説明する。図１は、実施形態に係る半導体装置の基本構造を説明するための図である。図１（ａ）の構造に熱処理することにより、図１（ｂ）の構成が得られる。図１（ａ）において、ゲート電極パタン４は２層構造を有し、不純物が注入された非晶質シリコンの下層１と、下層１の上に位置する非晶質シリコンの上層３とで構成される。下層１への不純物の注入は、ゲート電極パタン４のパタニングの前に行われている。ドープする不純物は、例えば、ｎＭＯＳ領域ではリン（Ｐ）であり、ｐＭＯＳ領域ではボロン（Ｂ）である。このようなゲート電極パタン４は、その後の熱処理で、図１（ｂ）に示すように、ｎＭＯＳ領域の下層のグレインが巨大化した大粒径の下層ポリシリコン層２を有するゲート電極９となる。
ｎＭＯＳのゲート電極パタン４の下層１に注入されているリン（Ｐ）の原子半径は比較的大きく、格子定数も大きいことから、熱処理による体積膨張によって図１（ｂ）のように内部応力が発生する。このとき、下層２の上部には上層ポリシリコン８が位置し、両側にはサイドウォールスペーサ７が位置するので、応力は、もっぱら下方の半導体基板１１のチャネル領域ＣＨに対して印加される。その結果、Ｎチャネル領域でソース・ドレイン方向に引っ張り応力が発生し、トランジスタの駆動力を増大させることができる。なお、Ｎチャネル領域に最も近いゲート最下層に大粒径のグレインが含まれれば、Ｎチャネルに対する効率的な応力印加効果は達成できるので、ゲート電極を３層以上の積層構造としてもよい。その場合は、少なくとも最下層のポリシリコン層が、それより上の層よりも大きな粒径のグレインを含むような構成とする。
一方、ｐＭＯＳのゲート電極９の下層２に存在するボロン（Ｂ）の粒径は、熱処理後であってもｎＭＯＳ側に比較して小さいので、Ｐチャネル領域ＣＨに加わる応力は、相対的に小さい。したがって、Ｐチャネル領域への引張り応力の印加は抑制され、キャリアの移動度の低下を防止できる。また、ｐＭＯＳゲート電極９の下層２に不純物が導入されているので、ポリシリコンよりも薄いＴinv（反転ゲート容量から決まる見かけ膜厚）を実現できる。
熱処理は、図１（ａ）のように、不純物が注入された下層１と、非晶質シリコンの上層３の積層膜をゲート電極パタン４の形状に加工した後の任意の熱処理工程である。たとえば、ソース・ドレインのアニーリング時でもよいし、サイドウォールスペーサ７を成膜する際の熱処理であってもよい。
熱処理により、ｐＭＯＳ領域とｎＭＯＳ領域の双方において、下層１に注入された不純物は上層の非晶質シリコン層３へ拡散するので、チャネル領域への不純物の注入抜けを防止できると同時に、非晶質シリコンゲートの空乏化を防止するという効果も得られる。
このように、ゲート電極９の上方にキャップ層を設けなくても、効率的にＮチャネル領域ＣＨに引張り応力を発生させることができる。それとともに、チャネル領域での不純物分布の劣化を防止し、ゲート電極の空乏化を防止することができる。
以下で、このような半導体装置１０の製造方法を説明する。
（第１実施形態）
図２Ａから図２Ｋは、第１実施形態の半導体装置の製造工程図である。まず、図２Ａに示すように、通常のＣＭＯＳプロセスにより素子分離（ＳＴＩ）１２、ゲート絶縁膜１３を形成する。ゲート絶縁膜１３上に、ゲート電極を構成することになる第１の層として非晶質シリコン膜１４を１０ｎｍ〜５０ｎｍ堆積する。
次に、図２Ｂに示すように、全面にレジストを塗布した後、リソグラフィ工程にてｎＭＯＳ領域にのみ開口するパタンを有するレジストマスク１５を形成し、ｐＭＯＳ領域はレジストマスク１５で被覆する。この例では、ｎＭＯＳ領域を先に開口しているが、ｐＭＯＳ領域を先に開口しても差し支えない。この状態で、ｎＭＯＳ領域の非晶質シリコン膜１４に、イオン注入によりリン（Ｐ）を導入して、下層（第１層）の非晶質シリコン膜１４ａを得る。注入濃度は、たとえば、１Ｅ１４〜３Ｅ１６ｃｍ-2である。また必要に応じて、Ａｓ、Ｓｂ、N、Ｇｅ、Ｓｉなどを追加注入してもよい。ｎＭＯＳ領域の第１層の非晶質シリコン膜１４ａに不純物を導入することで、後述するように、後工程の熱処理で、非晶質シリコンは大粒径の多結晶シリコン化するとともに、同時に、ゲート電極の空乏化を抑制する効果を生じさせる。
次に、図２Ｃに示すように、レジストマスク１５を剥離して、新たにレジストを全面に塗布し、リソグラフィ工程を経てｐＭＯＳ領域のみが開口するパタンのレジストマスク１６を形成する。ｐＭＯＳ領域の非晶質シリコン膜１４中に、イオン注入によりＢ、ＢＦ2、Ｇｅ、Ｎ、Ｆなどの不純物を導入して、下層（第１層）の非晶質シリコン膜１４ｂを得る。ｐＭＯＳ領域の第１層目の非晶質シリコン膜１４ｂに不純物を導入することで、後述するように、ゲート電極の空乏化を抑制する効果を生じさせるとともに、ポリシリコンと比較してＴinvを薄くすることができる。
次に、図２Ｄに示すように、レジストマスク１６を剥離した後、ゲート電極の第２層として、非晶質シリコン膜１８を５０ｎｍ〜１００ｎｍ堆積する。また、必要に応じて自然酸化膜程度の酸化膜上に第２層を堆積してもよい。
次に、図２Ｅに示すように、全面にレジストを塗布し、リソグラフィ工程によりｐＭＯＳ領域のみ開口するパタンのレジストマスク１９を形成し、ｎＭＯＳ領域をレジストマスクで被覆する。この状態で、ｐＭＯＳ領域の非晶質シリコン中にイオン注入によりＢ、ＢＦ2、Ｇｅ、Ｎ、Ｆなどの不純物を導入して、第２層非晶質シリコン膜１８ｂを得る。このイオン注入を行うことで、ドライエッチングによるｐＭＯＳのゲート電極の加工が容易になり、矩形形状のゲート電極を作製できる。もっとも、ドライエッチングの条件によっては、図２Ｅの工程を省略してもよい。また、必要に応じてｎＭＯＳ領域の第２層非晶質シリコン層１８ａにイオン注入を行ってもよい。
次に、図２Ｆに示すように、必要に応じて、非晶質シリコンが結晶化しない程度低温（例えば５３０度以下）でシリコン酸化物、或いは、シリコンチッ化物を堆積した後、リソグラフィ工程でハードマスク（不図示）を形成し、ドライエッチングによりゲート電極パタン２０Ｎ、２０Ｐを形成する。
次に、図２Ｇに示すように、リソグラフィ工程を経て、ｎＭＯＳ領域のみ開口し、ｐＭＯＳ領域はレジスト（不図示）でカバーする。この例では、ｎＭＯＳ領域を先に開口するが、ｐＭＯＳ領域を先に開口しても差し支えない。開口部からｎＭＯＳのポケット不純物であるＢを、ティルト角０°〜４５°で注入して、ポケット領域２２を形成する。ポケット不純物としては、Ｉｎ、ＢＦ2などを用いてもよい。必要に応じて、窒素、フッ素、炭素、Ｇｅなどを追加注入する。さらに、エクステンション不純物であるＡｓを注入して、エクステンション２１を形成する。エクステンション不純物としては、Ａｓの他にＰ、Ｓｂが考えられる。
続いてレジストを剥離した後、リソグラフィ工程を経てｐＭＯＳ領域のみ開口し、ｎＭＯＳ領域はレジスト（不図示）でカバーする。開口から、ｐＭＯＳのポケット不純物であるＰをティルト角０°〜４５°で注入してポケット領域２２を形成する。ポケット不純物として、ＡｓやＳｂを用いてもよい。必要に応じて、窒素、フッ素、炭素、Ｇｅなどを追加注入する。さらに、エクステンション不純物であるＢを注入してエクステンション２１を形成する。エクステンションの注入イオン種にＢＦ2を用いてもよい。その後、レジストを剥離する。
次に、図２Ｈに示すように、非晶質シリコンが結晶化しない程度の低温で、オフセット・スペーサとする絶縁膜（低温絶縁膜）２４を堆積する。例えば、５３０度以下の温度で化学気相堆積（ＣＶＤ）により、シリコン酸化膜を５〜２０ｎｍ程度成膜する。
次に、図２Ｉに示すように、低温絶縁膜２４を異方性エッチングして、ゲート電極２０に側壁構造（サイドウォールスペーサ）２５を形成する。なお、図２Ｈ、２Ｉの例では、サイドウォールスペーサ２５を形成する絶縁膜としてシリコン酸化膜を用いたが、これに限定されず、シリコンチッ化膜など、非晶質シリコンが結晶化しないのに十分な低温で堆積できる絶縁膜であれば任意の絶縁膜を用いてもよい。また、絶縁膜層２４は単層に限らず、複数の絶縁膜の積層構造でもよい。また、膜厚についても、適宜調整してよい。
次に、図２Ｊに示すように、ｎＭＯＳ領域とｐＭＯＳ領域を順次開口し、側壁越しに不純物をイオン注入して、ソース・ドレイン２６を形成する。
次に、図２Ｋに示すように、活性化アニールを行う。この活性化アニールにより、ソース・ドレイン２６の不純物を活性化するとともに、ゲート電極２０を構成する非晶質シリコン膜は多結晶化する。その際、ｎＭＯＳ領域のゲート電極第１層のみで結晶粒径が大きくなり、大粒径のポリシリコン膜３２が得られる。それ以外の非晶質シリコン膜は、結晶粒がそれほど増大せずに多結晶化し、ｎＭＯＳ領域のゲート電極第２層のポリシリコン膜３３ａ、ｐＭＯＳ領域のゲート電極第１層および第２層のポリシリコン膜３２ｂ、３３ｂが得られる。これにより、ｎＭＯＳ領域のゲート電極の底面近傍の第１層３２のみが体積膨張して、選択的にｎＭＯＳゲート電極２０Ｎの直下に、鉛直方向の圧縮応力を印加できる。
（第２実施形態）
次に、図３Ａ〜図３Ｃを参照して、第２実施形態の半導体装置の製造工程を説明する。上述した第１実施形態では、ソース・ドレイン形成後に活性化アニールを行うことで、非晶質シリコンを多結晶化していた。第２実施形態では、活性化アニールとは独立に、別途熱処理を行うことで多結晶化する。
第１実施形態の図２Ｈまでの工程は、第２実施形態においても同様である。すなわち、図３Ａに示すように、下層の非晶質シリコン膜１４にｐＭＯＳ領域とｎＭＯＳ領域で異なる不純物を注入し、その上に上層の非晶質シリコン膜１８を堆積し、２層構造のゲート電極パタン２０Ｎ、２０Ｐに加工する。そして、図３Ｂに示すように、低温で絶縁膜２４を全面に形成する。
図３Ｃにおいて、サイドウォールスペーサ２５を形成した後に、熱処理により、非晶質シリコン膜１４、１８を多結晶化する。このときの熱処理は、多結晶化が実現されるのであれば、ファーネスアニール、ＲＴＡ等、任意の方法を用いてよい。多結晶化の際に、ｎＭＯＳ領域のゲート電極パタン２０Ｎの下層１４ａのグレインの粒径が増大して、大粒径のポリシリコン膜３２が得られる。一方、ｐＭＯＳ領域での粒径の増大は顕著ではなく、体積膨張が抑制されたポリシリコン膜３２ｂが得られる。また、この熱処理により下層の不純物が上層に拡散して、上層ポリシリコン膜３３ａ、３３ｂが得られる。
なお、この熱処理は、サイドウォールスペーサ２５を形成した後の任意の段階で行うことができる。
（第３実施形態）
次に、図４Ａ〜図４Ｃを参照して、第３実施形態の半導体装置の製造工程を説明する。第１実施形態では、活性化アニールを行うことで非晶質シリコンを多結晶化していたが、第３実施形態では、活性化アニールではなく選択エピタキシャル成長時の熱により多結晶化する。
第１実施形態の図２Ｈまでの工程は、第３実施形態においても同様である。すなわち、図４Ａに示すように、下層の非晶質シリコン膜１４にｐＭＯＳ領域とｎＭＯＳ領域で異なる不純物を注入し、その上に上層の非晶質シリコン膜１８を堆積し、２層構造のゲート電極パタン２０Ｎ、２０Ｐに加工する。そして、図４に示すように、低温で絶縁膜２４を全面に形成する。
次に、図４Ｃに示すように、例えばリソグラフィおよびエッチング工程を経て、ｐＭＯＳ領域のみを開口し、ｎＭＯＳ領域は、絶縁膜２４で被覆したままにする。ドライエッチングにより、ｐＭＯＳ領域のソース・ドレイン領域のシリコン基板１１を掘り込む。ドライエッチング以外に、ＴＭＡＨ等を用いたウェット処理で掘り込みを行ってもよい。選択エピタキシャル成長により、掘り込み部分に、例えば成長温度６００℃でＳｉＧｅを成長してＳｉＧｅ歪生成層４１とする。ＳｉＧｅ歪生成層４１は、ｐＭＯＳ領域のチャネル領域に、ソースおよびドレイン側から水平方向の圧縮応力を印加して、キャリアの移動度を高める。
ＳｉＧｅ成長時の熱により、ゲート電極パタンの非晶質シリコンは多結晶化する。その際に、ｎＭＯＳ領域のゲート電極パタンの下層のみで結晶粒径が大きくなり、大粒径のポリシリコン膜３２が得られる。この下層ポリシリコン膜３２の粒径増大にともなってｎＭＯＳゲート電極２０Ｎの下層３２が体積膨張するので、選択的にｎＭＯＳ側のゲート電極直下に鉛直方向の圧縮応力を印加できる。この鉛直方向の圧縮応力は、ｎＭＯＳチャネル領域での水平方向の引張り応力の発生に寄与する。
その後、通常のＣＭＯＳプロセスにより、サイドウォールスペーサ２５を形成し、ソース・ドレイン注入を行い、活性化アニール、シリサイド形成等を行う。
図４では、ＳｉＧｅ−ＳＤを例としてあげたが、エレベーテッドＳＤなど、他の選択エピタキシャル成長の熱を利用してもよい。
（第４実施形態）
次に、図５Ａ〜５Ｃを参照して、第４実施形態の半導体装置の製造工程を説明する。第１実施形態では、活性化アニールを行うことで非晶質シリコンを多結晶化していたが、第４実施形態では、活性化アニールではなく、サイドウォールスペーサ形成時の熱により多結晶化する。
第１実施形態の図２Ｉまでの工程は、第４実施形態においても同様である。すなわち、図４Ａに示すように、下層の非晶質シリコン膜１４にｐＭＯＳ領域とｎＭＯＳ領域で異なる不純物を注入し、その上に上層の非晶質シリコン膜１８を堆積し、２層構造のゲート電極パタン２０Ｎ、２０Ｐに加工する。そして、図３Ｂに示すように、低温で絶縁膜２４を全面に形成する。
次に、図４Ｂに示すように、非晶質シリコンが結晶化しない程度の低温で、オフセット・スペーサとする第１の絶縁膜５１を堆積する。例えば、５３０℃以下の温度で、化学気相堆積（ＣＶＤ）によりシリコン酸化膜を５ｎｍ〜２０ｎｍ程度成膜する。さらに、不純物の拡散が生じず、かつ非晶質シリコンが結晶化する程度の温度で、第２の絶縁膜５２を堆積する。第２の絶縁膜５２は、例えば、５５０℃程度の温度で、ＣＶＤによりシリコン窒化膜を２０ｎｍ〜５０ｎｍ程度成膜することで形成される。この第２絶縁膜５２の成膜により、ｎＭＯＳ領域のゲート電極下層の粒径が増大して、体積膨張するとともに、ゲート電極２０のシリコンを多結晶化する。したがって、ｎＭＯＳゲート電極４０Ｎの下層では大粒径のポリシリコン膜３２が得られ、それ以外のゲート電極部分で、ｎＭＯＳゲート電極２０Ｎの上層ポリシリコン膜３３ａ、ｐＭＯＳゲート電極２０Ｐの下層ポリシリコン膜３２ｂ、および上層ポリシリコン膜３３ｂが得られる。
次に、図４Ｃに示すように、異方性エッチングによりゲート電極２０Ｎ、２０Ｐにサイドウォールスペーサ５３を形成する。このサイドウォールスペーサ５３は、第１絶縁膜（たとえばシリコン酸化膜）５１と、第２絶縁膜（たとえばシリコン窒化膜）５２の二重構造である。サイドゥオールスペーサ５３により、ｎＭＯＳゲート電極下層の大粒径ポリシリコン膜３２の体積膨張によりシリコン基板１１へ印加した応力による格子歪みを、保持することができる。
その後、必要に応じて、サイドウォールスペーサ５３越しにソース・ドレイン領域に不純物イオンを注入し、活性化アニール、シリサイド形成等を行う。
図５の例では、側壁構造を形成する絶縁膜としてシリコン酸化膜５１とシリコン窒化膜５２の積層構造を用いたが、これに限定されず、非晶質シリコンが結晶化しないのに十分な低温で堆積できる絶縁膜であればよい。また、絶縁膜層は２種類の異なる絶縁材料の二層に限定されず、成膜温度の異なる単一種類の絶縁材料を積層してもよい。膜厚についても、適宜調整可能である。
以上のように、いずれの実施形態においても、ゲート電極材料膜をゲート電極形状にパタニングする段階では、２層以上の非晶質シリコンの積層構造とし、最下層に不純物を注入しておく。ゲート電極の側壁絶縁膜堆積後の熱処理工程により、ｎＭＯＳゲート電極の下層では、大粒径グレインを含むポリシリコン層となる。一方、ｎＭＯＳゲート電極の上層と、ｐＭＯＳゲート電極では、それよりも粒径の小さなポリシリコン層となる。
ｎＭＯＳ電極の底部での体積膨張により、ｎチャネル領域に対して鉛直方向の応力を効率的に印加することができる。一方、ゲート電極加工前にｐＭＯＳ電極底部へ不純物を導入しておくことにより、注入抜けを防止し、ポリシリコンよりも薄い見かけ膜厚Ｔinvを実現することができる。
また、ｎＭＯＳとｐＭＯＳの双方で、注入された不純物が熱処理でゲート電極上層に拡散するので、チャネル領域の不純物プロファイルに影響を与えずに、ゲート空乏化を抑制することができる。その結果、微細トランジスタの駆動力が向上する。

Claims (9)

  1. 半導体基板上に第１の非晶質シリコン膜を形成し、
    前記第１の非晶質シリコン膜のｎＭＯＳ領域に、Ｐ、Ｇｅ、Ｓｉから選択される少なくとも１の不純物イオンを注入し、
    前記不純物イオンが注入された前記第１の非晶質シリコン膜上に、第２の非晶質シリコン膜を積層し、
    前記第１および第２の非晶質シリコン膜をゲート電極パタンに加工し、
    前記ゲート電極パタンの形成よりも後の工程で、熱処理を施すことによって、前記ｎＭＯＳ領域の第１の非晶質シリコン膜を、第１の粒径を有する第１多結晶シリコン膜とするとともに、前記第２の非晶質シリコン膜を、前記第１の粒径よりも小さい第２の粒径を有する第２多結晶シリコン膜とする、
    ステップを含むことを特徴とする半導体装置の製造方法。
  2. 前記第１の非晶質シリコン膜のｐＭＯＳ領域に、Ｂ、ＢＦ2、Ｎ、Ｆから選択される少なくとも１の不純物イオンを注入する、
    ステップをさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記熱処理は、ソース・ドレイン注入後の活性化アニールで行うことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記熱処理は、ソース・ドレイン注入後の活性化アニールとは別途独立して行うことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  5. 前記熱処理を、選択エピタキシャル成長時の熱を利用して行うことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  6. 前記熱処理を、ゲート電極の側壁へのサイドウォールスペーサの形成時の熱で行うことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  7. 前記ゲート電極パタン形成後に、ｐＭＯＳ領域のソース・ドレイン領域を掘り込む、
    ステップをさらに含み、前記熱処理は、前記掘り込み部分に、選択エピタキシャル成長でＳｉＧｅ層を形成する際の熱を利用して行うことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  8. 前記サイドウォールスペーサの形成は、前記ゲート電極パタンを覆う第１の絶縁膜を形成する工程と、前記第１絶縁膜上の第２の絶縁膜を形成する工程を含み、
    前記熱処理は、前記第２の絶縁膜形成時の熱を利用して行うことを特徴とする請求項６に記載の半導体装置の製造方法。
  9. 前記第１の絶縁膜は、非晶質シリコンが結晶化しない温度で形成し、前記第２の絶縁膜は、不純物の拡散が生じず、かつ前記非晶質シリコンが結晶化する温度で形成する、
    ことを特徴とする請求項８に記載の半導体装置の製造方法。
JP2009506176A 2007-03-27 2007-03-27 半導体装置の製造方法 Expired - Fee Related JP5195747B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/056458 WO2008117464A1 (ja) 2007-03-27 2007-03-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008117464A1 JPWO2008117464A1 (ja) 2010-07-08
JP5195747B2 true JP5195747B2 (ja) 2013-05-15

Family

ID=39788207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009506176A Expired - Fee Related JP5195747B2 (ja) 2007-03-27 2007-03-27 半導体装置の製造方法

Country Status (3)

Country Link
US (3) US9786565B2 (ja)
JP (1) JP5195747B2 (ja)
WO (1) WO2008117464A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048750B2 (en) * 2008-03-10 2011-11-01 Texas Instruments Incorporated Method to enhance channel stress in CMOS processes
US8999861B1 (en) * 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
KR101993321B1 (ko) * 2013-11-11 2019-06-26 에스케이하이닉스 주식회사 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치
KR102133490B1 (ko) * 2013-11-11 2020-07-13 에스케이하이닉스 주식회사 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치
WO2016110990A1 (ja) * 2015-01-09 2016-07-14 株式会社日立製作所 パワー半導体素子、パワーモジュール、および電力変換装置
KR102618607B1 (ko) 2016-09-06 2023-12-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6935596B2 (ja) 2017-09-08 2021-09-15 ジェイ・ツー マテリアルズ, エル・エル・シーJ2 Materials, Llc ダイヤモンドおよびダイヤモンドのヘテロエピタキシャル形成法
US11018229B2 (en) 2018-09-05 2021-05-25 Micron Technology, Inc. Methods of forming semiconductor structures
US10790145B2 (en) 2018-09-05 2020-09-29 Micron Technology, Inc. Methods of forming crystallized materials from amorphous materials
US10707298B2 (en) 2018-09-05 2020-07-07 Micron Technology, Inc. Methods of forming semiconductor structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197380A (ja) * 1997-07-14 1999-04-09 Lucent Technol Inc デバイスの製造方法
JP2004172389A (ja) * 2002-11-20 2004-06-17 Renesas Technology Corp 半導体装置およびその製造方法
JP2004356431A (ja) * 2003-05-29 2004-12-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005251801A (ja) * 2004-03-01 2005-09-15 Nec Electronics Corp 半導体装置
WO2005112089A1 (ja) * 2004-05-17 2005-11-24 Fujitsu Limited 半導体装置及びその製造方法
JP2006253318A (ja) * 2005-03-09 2006-09-21 Fujitsu Ltd ｐチャネルＭＯＳトランジスタおよびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150882A (ja) * 1998-09-04 2000-05-30 Toshiba Corp Ｍｉｓ型半導体装置及びその製造方法
JP2001244436A (ja) * 2000-03-01 2001-09-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002198368A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
JP4173658B2 (ja) * 2001-11-26 2008-10-29 株式会社ルネサステクノロジ 半導体装置及びその製造方法
TWI252565B (en) * 2002-06-24 2006-04-01 Hitachi Ltd Semiconductor device and manufacturing method thereof
US8008724B2 (en) * 2003-10-30 2011-08-30 International Business Machines Corporation Structure and method to enhance both nFET and pFET performance using different kinds of stressed layers
JP2005340327A (ja) * 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法
JP4375619B2 (ja) * 2004-05-26 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7462524B1 (en) * 2005-08-16 2008-12-09 Advanced Micro Devices, Inc. Methods for fabricating a stressed MOS device
JP2007157924A (ja) * 2005-12-02 2007-06-21 Fujitsu Ltd 半導体装置および半導体装置の製造方法
US7538387B2 (en) * 2006-12-29 2009-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Stack SiGe for short channel improvement
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197380A (ja) * 1997-07-14 1999-04-09 Lucent Technol Inc デバイスの製造方法
JP2004172389A (ja) * 2002-11-20 2004-06-17 Renesas Technology Corp 半導体装置およびその製造方法
JP2004356431A (ja) * 2003-05-29 2004-12-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005251801A (ja) * 2004-03-01 2005-09-15 Nec Electronics Corp 半導体装置
WO2005112089A1 (ja) * 2004-05-17 2005-11-24 Fujitsu Limited 半導体装置及びその製造方法
JP2006253318A (ja) * 2005-03-09 2006-09-21 Fujitsu Ltd ｐチャネルＭＯＳトランジスタおよびその製造方法

Also Published As

Publication number Publication date
US20170365528A1 (en) 2017-12-21
US9786565B2 (en) 2017-10-10
JPWO2008117464A1 (ja) 2010-07-08
US20100078729A1 (en) 2010-04-01
WO2008117464A1 (ja) 2008-10-02
US20180294195A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
JP5195747B2 (ja) 半導体装置の製造方法
JP4847152B2 (ja) 半導体装置とその製造方法
JP4493536B2 (ja) 半導体装置及びその製造方法
JP4630728B2 (ja) 半導体装置及びその製造方法
TWI446453B (zh) 受應力之場效電晶體以及其製造方法
US7786518B2 (en) Growth of unfaceted SiGe in MOS transistor fabrication
US7122435B2 (en) Methods, systems and structures for forming improved transistors
TWI254355B (en) Strained transistor with hybrid-strain inducing layer
TWI247386B (en) Slim spacer device and manufacturing method
KR100905807B1 (ko) 반도체 장치 및 그 제조 방법
JP2010062529A (ja) 半導体装置の製造方法
JP2009054705A (ja) 半導体基板、半導体装置およびその製造方法
JP2008172234A (ja) 高性能ｃｍｏｓ技術のための低コストの歪みｓｏｉ基板
TW200910467A (en) Strained channel transistor
US8450171B2 (en) Strained semiconductor device and method of making same
US20090065807A1 (en) Semiconductor device and fabrication method for the same
US20090170270A1 (en) Integration schemes to avoid faceted sige
US8153537B1 (en) Method for fabricating semiconductor devices using stress engineering
JP2007214208A (ja) 半導体装置及びその製造方法
CN106711215B (zh) 半导体元件及其制作方法
US20110254015A1 (en) METHOD FOR IMPROVING DEVICE PERFORMANCE USING EPITAXIALLY GROWN SILICON CARBON (SiC) OR SILICON-GERMANIUM (SiGe)
JP2009076605A (ja) 半導体装置の製造方法
US20070066023A1 (en) Method to form a device on a soi substrate
JP2008263114A (ja) 半導体装置の製造方法および半導体装置
JP5034332B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5195747

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees