JP5119948B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5119948B2
JP5119948B2 JP2008013851A JP2008013851A JP5119948B2 JP 5119948 B2 JP5119948 B2 JP 5119948B2 JP 2008013851 A JP2008013851 A JP 2008013851A JP 2008013851 A JP2008013851 A JP 2008013851A JP 5119948 B2 JP5119948 B2 JP 5119948B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
bumps
horn
bump
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008013851A
Other languages
English (en)
Other versions
JP2009176938A (ja
Inventor
昌明 田中
君治 粥川
隆重 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008013851A priority Critical patent/JP5119948B2/ja
Publication of JP2009176938A publication Critical patent/JP2009176938A/ja
Application granted granted Critical
Publication of JP5119948B2 publication Critical patent/JP5119948B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401Structure
    • H01L2224/1403Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、複数個のバンプを介して2枚の半導体チップを超音波接合してなる半導体装置の製造方法に関する。
従来より、この種の製造方法としては、複数個のバンプが一面側に平面的に配置された第1の半導体チップと、第1の半導体チップのバンプに対応する複数個のバンプが一面側に平面的に配置された第2の半導体チップとを用意し、第1の半導体チップの他面にホーンを当てて当該両半導体チップの一面を対向させた状態で、各バンプ同士を接触させ、ホーンによって第1の半導体チップのバンプに超音波を印加することにより、両半導体チップの各バンプ同士を接合する方法が提案されている(たとえば、特許文献1参照)。
特開2007−35918号公報
しかしながら、このように複数のバンプを一括して接合する場合、個々のバンプに対して超音波エネルギーを調整することができず、また、複数のバンプの接合順序はランダムなものとなる。そのため、最後に接合を始めたバンプには、超音波エネルギーが伝達されにくく、当該バンプの接合率が低下することから、全体として個々のバンプの接合状態が不均一になる問題があった。
本発明は、上記問題に鑑みてなされたものであり、複数のバンプを一括して超音波接合するにときに、各バンプの接合状態を均一化するのに適した製造方法を提供することを目的とする。
上記目的を達成するため、本発明者は鋭意検討を行った。その結果、両半導体チップの複数個のバンプ同士の接合状態は、超音波が印加される第1の半導体チップのうち超音波により第1の半導体が振動する方向において当該第1の半導体チップの一面の中央部に位置するバンプでは、接合状態が良好であるのに対し、当該一面の周辺部に位置するバンプでは、接合状態が悪い傾向にあることがわかった。
すなわち、請求項1に記載の発明では、ホーン(100)からの超音波により第1の半導体チップ(10)が振動する方向を振動方向としたとき、第1の半導体チップ(10)の複数個のバンプ(31)のうち第1の半導体チップ(10)の一面の振動方向における中央部に位置するバンプよりも当該一面の振動方向における周辺部に位置するバンプの方が、印加される超音波エネルギーが大きくなるように、超音波の印加を行うことを特徴とする。
それによれば、ホーン(100)から直接超音波が印加される第1の半導体チップ(10)の複数個のバンプ(31)のうち当該振動方向の中央部に位置するバンプに比べて接合されにくい周辺部に位置するバンプに印加される超音波エネルギーが、従来よりも十分に確保され、当該周辺部のバンプの接合状態を向上させることができる。そのため、複数のバンプ(31、32)を一括接合するにときに各バンプ(31、32)の接合状態を均一化するのに適した製造方法を提供することができる。
ここで、請求項に記載の発明のように、第1の半導体チップ(10)の一面の振動方向における中央部に位置するバンプよりも当該一面の振動方向における周辺部に位置するバンプの方が、印加される超音波エネルギーが大きくなるように、超音波の印加を行うことは、当該中央部に位置するバンプよりも当該周辺部に位置するバンプの方が、第2の半導体チップ(20)側のバンプ(32)との接触圧を大きくすることにより行えばよい。
そして、請求項1に記載の発明では、上記接触圧を大きくすることは、ホーン(100)を、第1の半導体チップ(10)の他面の全体に接触させた状態で超音波の印加を行いつつ、ホーン(100)のうち中央部に位置するバンプに正対する部位よりも周辺部に位置するバンプに正対する部位の方が、質量が大きくなるように、ホーン(100)の質量を部分的に異ならせることにより行っている
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1(a)は、本発明の第1実施形態に係る半導体装置S1の概略断面図、図1(b)は同半導体装置S1における第1の半導体チップ10の一面側の概略平面図、図1(c)は同半導体装置S1における第2の半導体チップ20の一面側の概略平面図である。
ここでは、両半導体チップ10、20は板状をなすものである。第1の半導体チップ10は、加速度や角速度、圧力、湿度、ガス、光などのセンシングを行うセンサ素子であり、第2の半導体チップ20は、このセンサ素子からの信号を出力するなどの機能を果たす回路素子である。
第1の半導体チップ10は、たとえばシリコン半導体基板に圧力検出用のダイアフラムや、加速度あるいは角速度検出用の櫛歯状の電極などを形成したものである。また、第2の半導体チップ20は、たとえばシリコン半導体基板にトランジスタ素子などによる回路部を形成したものである。これら両チップ10、20は一般的な半導体プロセスにより形成される。
第1の半導体チップ10と第2の半導体チップ20とは、互いの一面を対向させて配置されており、バンプ31、32を介して電気的および機械的に接合されている。バンプ31は第1の半導体チップ10の一面に平面的に配置され、バンプ32は第2の半導体チップ20の一面に平面的に配置されている。
第1の半導体チップ10のバンプ31および第2の半導体チップ20のバンプ32は、互いに正対する位置に形成されており、ここでは、図1(b)、(c)に示されるように、矩形をなす各半導体チップ10、20の各一面において、対向する辺部に沿って配列されている。
これらバンプ31、32は、この種の一般的なバンプであり、たとえば、ワイヤボンディング装置を用いて形成されるスタッドバンプや、メッキにより形成されるバンプである。その材質は、金や銅などである。
そして、半導体装置S1においては、第1の半導体チップ10のバンプ31の突出先端部と第2の半導体チップ20のバンプ32の突出先端部とが、後述する超音波接合により固相接合されている。それにより、両半導体チップ10、20は固定され、互いに電気的に接続されている。
次に、図2を参照して、本半導体装置S1の製造方法を述べる。図2は、本製造方法における両半導体チップ10、20の接合工程をワーク断面にて示す工程図である。
本製造方法では、まず、複数個のバンプ31が一面側に平面的に配置された第1の半導体チップ10と、複数個のバンプ32が一面側に平面的に配置された第2の半導体チップ20とを用意する。
次に、図2(a)に示されるように、第1の半導体チップ10の一面と第2の半導体チップ20の一面とを対向させる。そして図2(b)に示されるように、第1の半導体チップ10における他面に、超音波を発振するホーン100を当てて、当該両半導体チップ10、20の各バンプ31、32同士を接触させる。このとき、第1の半導体チップ10の他面はホーン100に真空吸着などにより固定されており、第2の半導体チップ20の他面側はステージ200にて支持されている。
ここで、ホーン100やステージ200は、この種の一般的な超音波接合装置のものと同様である。たとえば、ホーン100は、炭素鋼などの鉄系金属の超硬材であり、図2(b)中の第1の半導体チップ10を覆う矩形板状をなす。
そして、ホーン100は、図2(b)中の矢印X方向に超音波を発振するものであり、このホーン100からの超音波によって、第1の半導体チップ10は、当該矢印X方向を振動方向として振動する。なお、この振動方向Xは、図1(b)にも示されている。
このように、ホーン100によって第1の半導体チップ10のバンプ31に超音波を印加することにより、両半導体チップ10、20の各バンプ31、32同士が固相接合され、本半導体装置S1ができあがる。
ここで、本実施形態では、図2(a)に示されるように、用意される第1の半導体チップ10において一面に設けられる複数個のバンプ31の高さを異ならせている。具体的には、第1の半導体チップ10の一面のうち上記振動方向Xの中央部に位置するバンプ31よりも上記振動方向Xの周辺部に位置するバンプ31の方が、第1の半導体チップ10の一面からの突出高さが大きくなっている。
このことについて、上記図1(b)を参照して述べると、矩形状をなす第1の半導体チップ10の一面のうち振動方向Xに沿う2個の辺部に沿って、複数個のバンプ31が配置されているが、これらバンプ31のうち当該辺部の振動方向Xに沿った両端に近いバンプほど、突出高さが大きく、当該両端から中央部に近いバンプほど、突出高さが小さくなっている。
このような突出高さの分布を第1の半導体チップ10のバンプ31に持たせることにより、振動方向Xにおいて第1の半導体チップ10の一面の中央部に位置するバンプ31よりも当該一面の周辺部に位置するバンプ31の方が、第2の半導体チップ20側のバンプ32との接触圧が大きくなる。
接触圧の大きな方が、超音波エネルギーの接合部への伝達がなされやすいため、ホーン100による超音波の印加のときに、第1の半導体チップ10の複数個のバンプ31のうち上記中央部に位置するバンプ31よりも上記周辺部に位置するバンプ31の方が、印加される超音波エネルギーが大きくなる。
このように、本実施形態の製造方法によれば、第1の半導体チップ10の複数個のバンプ31のうち従来では接合されやすい中央部に位置するバンプ31に比べて接合されにくい周辺部に位置するバンプ31に印加される超音波エネルギーが、従来よりも十分に確保される。
そのため、当該周辺部のバンプ31の接合状態を従来よりも向上させることが可能となる。こうして、本実施形態によれば、複数個のバンプ31、32を介して2枚の半導体チップ10、20を超音波接合するにあたって、複数のバンプ31、32を一括接合するにときに各バンプ31、32の接合状態を均一化するのに適した製造方法が提供される。
ここで、第1の半導体チップ10の一面における複数個のバンプ31の突出高さを異ならせることは、たとえば、ワイヤボンディング装置を用いたバンプ形成方法においては、ワイヤを接続、切断するキャピラリの押しつけのストロークを、個々のバンプ31毎に変えることにより、行える。
また、次のように、複数個のバンプ31を一括加工する方法でもよい。図3は、複数個のバンプ31を一括加工して突出高さを異ならせる工程を示す工程図である。この場合、まず、一般的な方法で第1の半導体チップ10の一面に、従来と同様に複数個のバンプ31を形成しておく(図3(a)参照)。
次に、このバンプ形成方法では、凸面310を有する凸面部材300を用意する。ここで、凸面310は、図3(b)に示されるように、複数個のバンプ31の突出高さの分布に対応して中央部が頂部であり周辺部が低くなっている。この凸面部材300は、たとえば鉄系金属などのバンプ31よりも硬く変形しにくい金属などにより構成する。
そして、図3(b)に示されるように、この凸面部材300の凸面310に、荷重を加えるなどにより、第1の半導体チップ10の一面における複数個のバンプ31を押しつけて、当該複数個のバンプ31を変形させる。このようにして、本方法によれば、第1の半導体チップ10の一面の複数個のバンプ31の突出高さを異ならせることを、当該複数個のバンプ31に対して一括して行える。
(第2実施形態)
図4は、本発明の第2実施形態に係る半導体装置の製造方法における両半導体チップ10、20の接合工程をワーク断面にて示す工程図である。上記第1実施形態との相違点を中心に述べる。
上記第1実施形態では、上記したような突出高さの分布を第1の半導体チップ10のバンプ31に持たせることにより、振動方向Xにおいて第1の半導体チップ10の一面の中央部に位置するバンプ31よりも当該一面の周辺部に位置するバンプ31の方が、第2の半導体チップ20側のバンプ32との接触圧が大きくなるようにしていた。
それに対して、本実施形態の接合工程では、上記接触圧を大きくすることは、ホーン100のうち上記第1の半導体チップ10の一面の中央部に位置するバンプ31に正対する部位よりも当該一面の周辺部に位置するバンプ31に正対する部位の方が、質量が大きくなるように、ホーン100の質量を部分的に異ならせることにより行っている。
図4に示される例では、ホーン100のうち上記中央部に位置するバンプ31に正対する部位と、上記周辺部に位置するバンプ31に正対する部位とで、材質を変え、前者を後者よりも比重の大きな材質にて構成することにより、ホーン100の質量を部分的に異ならせている。
ここで、ホーン100のうち上記周辺部に位置するバンプ31に正対する部位を、ホーン周辺部110ということにする。具体的にホーン周辺部110とは、上記図1(b)中の左右の2個の破線四角形で囲まれた領域に対応するホーン110の部分である。
そして、ホーン100は上述のように炭素鋼などにより構成されるが、図4に示される例では、たとえば、ホーン周辺部110をそれ以外のホーン100の部位に比べて、鉄成分が多い組成として比重を大きくすればよい。
これにより、第1の半導体チップ10の一面の上記中央部に位置するバンプ31よりも上記周辺部に位置するバンプ31の方が、ホーン100から大きな荷重を受けるため、第2の半導体チップ20側のバンプ32との接触圧が大きくなる。
そのため、本実施形態においても、超音波印加時に、第1の半導体チップ10の上記中央部に位置するバンプ31よりも上記周辺部に位置するバンプ31の方が、印加される超音波エネルギーが大きくなる。それゆえ、上記実施形態と同様に、当該周辺部のバンプ31の接合状態を従来よりも向上させることが可能となり、複数のバンプ31、32を一括接合するにときに各バンプ31、32の接合状態を均一化するのに適した製造方法が提供される。
なお、ホーン100の質量を部分的に異ならせることは、上記図4に示される例に限定されるものではなく、次の図5や図6に示されるように、ホーン100の形状を部分的に変えることにより行ってもよい。
図5に示される例では、ホーン100において、ホーン周辺部110に突起120を設けることにより、ホーン周辺部110をそれ以外のホーン100の部位よりも体積の大きなものとしている。それにより、上記同様に、ホーン100の質量を部分的に異ならせ、ホーン周辺部110が部分的に重いものになっている。
図6に示される例では、ホーン100において、ホーン周辺部110とホーン周辺部110との間に、切り欠き部130を設けることにより、ホーン周辺部110をそれ以外のホーン100の部位よりも体積の大きなものとしている。この場合も、上記同様に、ホーン100の質量を部分的に異ならせ、ホーン周辺部110が部分的に重いものになっている。
(他の実施形態)
上記各実施形態では、ホーン100に当たる第1の半導体チップ10はセンサ素子であり、第2の半導体チップ20は回路素子であったが、これら両半導体チップ10、20はその一面に平面的に配置された複数個のバンプ31、32を有するものであればよく、たとえば、ホーン100に当たる第1の半導体チップ10が回路素子、第2の半導体チップ20が回路素子でもよいし、さらには両半導体チップ10、20ともにセンサ素子でもよいし、両半導体チップ10、20ともに回路素子でもよい。
(a)は、本発明の第1実施形態に係る半導体装置の概略断面図、(b)は同半導体装置における第1の半導体チップの一面側の概略平面図、(c)は同半導体装置における第2の半導体チップの一面側の概略平面図である。 第1実施形態に係る半導体装置の製造方法における半導体チップの接合工程を示す工程図である。 複数個のバンプを一括加工して突出高さを異ならせる工程を示す工程図である。 本発明の第2実施形態に係る半導体装置の製造方法における半導体チップの接合工程を示す工程図である。 第2実施形態の他の例を示す概略断面図である。 第2実施形態のもう一つの他の例を示す概略断面図である。
符号の説明
10 第1の半導体チップ
20 第2の半導体チップ
31 第1の半導体チップのバンプ
32 第2の半導体チップのバンプ
100 ホーン
300 凸面部材
310 凸面

Claims (1)

  1. 複数個のバンプ(31)が一面側に平面的に配置された第1の半導体チップ(10)と、前記第1の半導体チップ(10)の前記バンプ(31)に対応する複数個のバンプ(32)が一面側に平面的に配置された第2の半導体チップ(20)とを用意し、
    前記第1の半導体チップ(10)における前記一面とは反対側の他面に、超音波を発振するホーン(100)を当てて、前記第1の半導体チップ(10)の前記一面と前記第2の半導体チップ(20)の前記一面とを対向させた状態で、当該両半導体チップ(10、20)の前記各バンプ(31、32)同士を接触させ、前記ホーン(100)によって前記第1の半導体チップ(10)の前記バンプ(31)に超音波を印加することにより、当該両半導体チップ(10、20)の前記各バンプ(31、32)同士を接合する半導体装置の製造方法において、
    前記第1の半導体チップ(10)の前記複数個のバンプ(31)のうち前記第1の半導体チップ(10)の前記一面の前記超音波により前記第1の半導体チップ(10)が振動する振動方向における中央部に位置するバンプよりも当該一面の前記振動方向における周辺部に位置するバンプの方が、前記第2の半導体チップ(20)側の前記バンプ(32)との接触圧を大きくすることにより、
    前記中央部に位置するバンプよりも前記周辺部に位置するバンプの方が、印加される超音波エネルギーが大きくなるように、前記超音波の印加を行うものであり、
    前記ホーン(100)を、前記第1の半導体チップ(10)の前記他面の全体に接触させた状態で前記超音波の印加を行いつつ、前記ホーン(100)のうち前記中央部に位置するバンプに正対する部位よりも前記周辺部に位置するバンプに正対する部位の方が、質量が大きくなるように、前記ホーン(100)の質量を部分的に異ならせることにより、前記接触圧を大きくすることを特徴とする半導体装置の製造方法。
JP2008013851A 2008-01-24 2008-01-24 半導体装置の製造方法 Expired - Fee Related JP5119948B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008013851A JP5119948B2 (ja) 2008-01-24 2008-01-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008013851A JP5119948B2 (ja) 2008-01-24 2008-01-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009176938A JP2009176938A (ja) 2009-08-06
JP5119948B2 true JP5119948B2 (ja) 2013-01-16

Family

ID=41031726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008013851A Expired - Fee Related JP5119948B2 (ja) 2008-01-24 2008-01-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5119948B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210789A (ja) * 2010-03-29 2011-10-20 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55145360A (en) * 1979-04-27 1980-11-12 Mitsubishi Electric Corp Semiconductor device
JP3409689B2 (ja) * 1998-04-21 2003-05-26 松下電器産業株式会社 電子部品のボンディングツールおよびボンディング装置
JP2001015553A (ja) * 1999-06-29 2001-01-19 Rohm Co Ltd 半導体装置の製造方法
WO2002093638A1 (en) * 2001-05-16 2002-11-21 Fujitsu Limited Mounting structure and mounting method for semiconductor chip

Also Published As

Publication number Publication date
JP2009176938A (ja) 2009-08-06

Similar Documents

Publication Publication Date Title
US10312216B2 (en) Systems and methods for bonding semiconductor elements
JP4264388B2 (ja) 半導体チップの接合方法および接合装置
JP5119948B2 (ja) 半導体装置の製造方法
JP5476891B2 (ja) 超音波フリップチップ実装方法および超音波実装装置
US7150388B2 (en) Method of bonding and bonding apparatus for a semiconductor chip
JP3522906B2 (ja) 超音波接合方法および装置
JP2010258302A (ja) 超音波フリップチップ実装方法およびそれに用いられる基板
JP4491321B2 (ja) 超音波実装方法およびこれに用いる超音波実装装置
JP6707052B2 (ja) 半導体装置の製造方法
JP4385878B2 (ja) 実装方法
JP2007281182A (ja) 樹脂封止型半導体装置
JP4893814B2 (ja) 半導体チップの接合方法および接合装置
JP2002368036A (ja) ワイアボンディング装置
JP2002324798A (ja) 電極構造
JP2005026630A (ja) 半導体装置及びその製造方法
JP2003273148A (ja) フリップチップ実装方法
JP2007324386A (ja) 半導体装置、およびその製造方法
JP3408443B2 (ja) 超音波複合振動を用いた半導体チップの基板への実装方法
JP2013141043A (ja) 超音波接合方法
JP2013007651A (ja) センサ装置およびその製造方法
JP2009070930A (ja) 半導体装置とその製造方法
JP2006324577A (ja) 半導体装置およびその製造方法
JP2007311637A (ja) バンプ状接続部材の形成方法
JP2005093581A (ja) 超音波フリップチップ実装方法
JP2010147450A (ja) 超音波ボンディング方法及び超音波ボンディング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees