JP5112289B2 - ウエハーボンディングの方法 - Google Patents

ウエハーボンディングの方法 Download PDF

Info

Publication number
JP5112289B2
JP5112289B2 JP2008501454A JP2008501454A JP5112289B2 JP 5112289 B2 JP5112289 B2 JP 5112289B2 JP 2008501454 A JP2008501454 A JP 2008501454A JP 2008501454 A JP2008501454 A JP 2008501454A JP 5112289 B2 JP5112289 B2 JP 5112289B2
Authority
JP
Japan
Prior art keywords
hidden
wafer
wafers
asif
microcrystals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008501454A
Other languages
English (en)
Other versions
JP2008537844A5 (ja
JP2008537844A (ja
Inventor
カレム，セレフ
Original Assignee
トゥビタク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トゥビタク filed Critical トゥビタク
Publication of JP2008537844A publication Critical patent/JP2008537844A/ja
Publication of JP2008537844A5 publication Critical patent/JP2008537844A5/ja
Application granted granted Critical
Publication of JP5112289B2 publication Critical patent/JP5112289B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、次世代集積回路や次世代デバイスと組み合わせて使用できる低誘電率の隠微結晶に関する。これらの隠微結晶の成長は、ケイ素表面を酸混合物の蒸気に曝露することからなる化学気相堆積（CVP）法により行われていた［S.Kalam and O.Yavuz, OPTICS EXPRESS 6, 7 (2000)］。隠微結晶とは、極めて微細な粒状になっているために、光学顕微鏡では明確な粒子が識別できない物質を表わしている。微細な結晶と共にこのように配置されている物質の状態は隠微晶質又は隠微晶質粒状と呼ばれている。このタイプの結晶は、種々の分野で利用可能な驚くべき誘電特性を示す可能性がある。
本発明は、隠微結晶、特にフッ化ケイ素アンモニウム(ASiF)に関する。本物質は最新技術のウエハーから得られ、一般式(NH 4 ) 2 XF 6 (式中、X = Si, Ge, またはC)を有する‘ア
ンモニウムX-フルオライド’と呼ばれている)。
光学品質を有する上記の誘電性アンモニウムX-フルオライド隠微結晶（X＝ケイ素、ゲルマニウム、ダイヤモンド）に関して、文献による報告はない。
フッ化ケイ素アンモニウム(ASiF)物質は、フッ化アンモニウムNH4FとSiとをシリコンウエハー表面上で反応させた時にシリコンウエハー上に生成する、ということが示されている[M.Niwano, K.Kurita, Y.Takeda and N.Miyamoto, Applied Physics Letters 62, 1003
(1993)]。
他の文献中に説明されているように、フッ化ケイ素アンモニウムは、プラズマによる半導体洗浄時および蒸着プロセシング時に、真空チャンバーの壁面上及び真空排気ラインにおいて見出されている[S.Munley, I.McNaught, D.Mrotek and C.Y.Lin, Semiconductor International, 10/1(2001)]。
また、HF/HNO3を使用することによって、多孔質ケイ素からフッ化ケイ素アンモニウムの発光粉末が得られることも示されている[M.Saadoun, B.Bessais, N.Mliki, M.Ferid, H.Ezzaouria and R.Bennaceur, Applied Surface Science 210, 240 (2003)]。
同様に、[H.Ogawa, T.Arai, M.Yanagisawa, T.Ichiki and Y.Horiike, Jpn.J. Applied Physics 41, 5349 (2002)]には、シリコンウエハー表面上で、残留自然酸化物が高温アンモニウム(NH3)およびフッ化窒素(NF3)と反応すると、シリコンウエハー上にフッ化ケイ素アンモニウムが生成する、ということが示されている。
さらに、HFガスとNH3ガスを高真空下SiO2上で反応させると、フッ化ケイ素アンモニウムが生成する、ということも報告されている[P.D.Agnello, IBM J.of Research and Development 46, Number 2/3, 2002]。
上記の文献中には、利用可能な品質を有する隠微晶質の構造物は説明されていない。さらに、これらの文献においては、フッ化ケイ素アンモニウムは、想定外の、不規則で無秩序な、汚染された副生物として得られている。
アンモニウムX-フルオライド・マイクロワイヤとアンモニウムX-フルオライド・ナノワイヤ(X=ケイ素、ゲルマニウム、またはダイヤモンド)に関して、文献による報告はない。
アンモニウムX-フルオライド隠微結晶の誘電率を大規模に調整することができ、隠微結晶を絶縁体として使用することができる、という事実は報告されていない。
マイクロエレクトロニクスとナノエレクトロニクスは、本発明を応用する上での最も重要な分野である。International Road Map for Semiconductors (ITRS)[C.Case, Solid State Technology, Jan.,47(2004)] [P.Zeitzoff, R.W.Murto, H.R.Huff, Solid State Technology, 71(2002)]によれば、半導体産業は、高性能の相互連結が得られるよう、k=3.0未満の誘電率を有する低誘電率(k)インターメタル絶縁体(intermetal insulators)を必要としている。したがって、今後の集積回路(IC)の製造に対して適合した低k誘電体を開発することが極めて重要である。他方、50ナノメートルのファブリケーション・ノード(fabrication node)に対して1ナノメートル未満にてCMOSゲートの絶縁を得るための高k誘電体を見いだすべく不断の努力がなされている。我々の発明はさらに、その誘電率を拡散によって所望の値に設定できる隠微結晶層を用いて、高kを得るという課題に対する解決策を提供する。
歴史的に有名なムーアの法則[G.E.Moore, Electronics 38, 114 (1965)] [G.E.Moore, IEDM Technical Digest, Washington DC, 11 (1975)]によれば、CMOS技術においては小型化が引き続き進む。多くの能動素子の信号積分に対応するためには、マルチレベル・メタライゼーションが必要とされる。これらの金属インターコネクトにおける電気抵抗と寄生キャパシタンスが、次世代システムのIC性能を制限する重要なファクターとなっている。このため産業界は、アルミニウム/SiO2から銅/低kの構成へと移行している。銅がライン抵抗を減少させるにつれて、低k誘電体は金属線間の寄生キャパシタンスを減少させる。
トランジスタ寸法の小型化という難題を克服するためには、単位面積当たりのキャパシタンスを一定に保持しなければならない。したがって、高k値の誘電体が必要とされている。これらの誘電体は、Al2O3、ZrO3、およびHFO2等の酸化物やケイ酸塩であってよい。C.J.Parker, G.Lucovsky and J.R.Hauser, IEEE Electron. Device Lett. (1998); Y.Wu and G.Lucovsky, IEEE Electron. Device Lett. (1998); およびH.Yang and G.Lucovsky, IEDM Digest, (1999)は、これらの物質の使用による解決策を提案した。しかしながら、経済的なコストと多くの界面欠陥に関して克服すべき極めて困難な課題がある。我々の隠微結晶技術は、この分野において有望な解決策を提供することができる。例えば、自然ゲート酸化物(native gate oxide)の利点を保持しつつ、隠微結晶を使用して高k誘電体を形成させることができる。
集積回路における金属線は、誘電性絶縁体によって電気的に互いに絶縁される。ICのサイズが小さくなるにつれて、金属線間の距離が減少し、したがってキャパシタンスが増大する。これにより、RC遅延、電力損失、容量的に誘起される信号、またはクロストークが引き起こされる。SiO2の代わりに、低誘電率の絶縁層が求められている。
SiO2の誘電率より低い誘電率を有するポリマーがインターコネクト絶縁体として使用されている。しかしながら、ポリマーの強度が弱いという事実は、ポリマーの重大な欠点である。
炭素をドープした酸化物は、低k誘電体に対する1つの解答となりうる。3.0より小さい
誘電率を有する酸化物を得ることができる。しかしながら、それらは、耐久性に関して大きな欠点を有する。
ICの製造において能動回路素子を小型化することによって得られる性能特性は、インターコネクトと実装素子において失われることがある。この場合は、トランジスタの速度ではなくインターコネクトにおけるRC遅延が重要になる。さらに、寸法が減少していくにつれて、より深い金属線が必要とされ、したがってインターメタルキャパシタンス(intermetal capacitance)がインターレベルキャパシタンス(interlevel capacitance)より重要となる。これらの難題を克服するためには、優れた低k誘電体と新たな製造法が必要とされ
る。最新の低k誘電体は、酸化物とポリマーからなる。隠微結晶は有望な解決策となりうる。したがって、隣接した電気回路間のクロストークを防止することによって、高性能のICを実現することができる。
1つのアプローチは、キャパシタンスを低下させるのにエアギャップを使用するという方法である[B.Shieh et.al., IEEE Electron Device Letters, 19, No.1, p.16-18 (1998)] [D.L.Wollesen, Low capacitance interconnection, 1999年5月4日付で付与された米
国特許第5,900,668号]。これらのアプローチにおいては、SiO2がインターレベル誘電体およびインターメタル誘電体として使用されている。米国特許第5,470,802号、第5,494,858号、第5,504,042号、および第5,523,615号は、エアギャップを使用することによって容量を低下させることのできる可能性に関するものである。しかしながら、これらの方法では、エアギャップを形成させるために、刺激の強い化学薬品を使用しなければならない。隠微結晶の技術は、エアギャップを形成させるための、より簡単で損傷のない、低コストの解決策を提供することができる。
本発明は、その誘電率を幾つかの方法によって調整することができ、SiウエハーやSiベースのウエハー上に合成することができるASiF隠微結晶に関する。拡散によって、ASiF隠微結晶の誘電率を、最小値である1.5からはるかに高い値(所望の値)にまで調整すること
ができる。したがって、隠微結晶によって強誘電性や光学的発光等の他の特性がもたらされる可能性がある。
本発明は、低コストで高性能の低k技術に代わる重要な技術を提供する。なぜなら、本
発明の製品は、潜在的な集積回路ウエハーから作られ、2.00より小さい誘電率を有するからである。この値は、ITRSにより2007年以降に対して予測される値より小さい。
本発明は、SiCMOS技術とGaAs技術において重要な用途〔すなわち、ヘテロ結合バイポーラトランジスタ(HBT)、高密度の情報記憶、および情報セキュリティーの性能の向上;マイクロエレクトロニクスの実装;光通信部品の製造;ICシステムの冷却;技術の集積;およびセンサーの製造〕を有する。
以下の図面は、隠微結晶の特性、隠微結晶層の製造法、および隠微結晶層を使用することができるデバイスに関する。
図1 隠微結晶製造装置は、テフロン（登録商標）で作られていて、液体収容チャンバ
ーと隠微結晶調製サンプル曝露用オリフィス、サンプルホルダー、蒸気排出チャンネル及びヒーターからなる。
図2 ウエハーが設置されるサンプルホルダーの概略図。
図3 上記の装置を使用して成長させた隠微結晶層の表面画像(偏光光学顕微鏡により撮影)。
図4 走査型電子顕微鏡(SEM)を使用して倍率3000にて撮影した、隠微結晶層の断面の顕微鏡写真。図3と比較して、隠微結晶構造の詳細がより良好に見える。この隠微結晶層の
厚さは21μmである。
図5 SEMを使用して倍率7500にて撮影した、隠微結晶とウエハーとの界面。表面の品質とウエハーからの隠微結晶の誘導が明確に示されている。界面は比較的滑らかであり、隠微結晶層がウエハーにしっかりと付着している。
図6 X線回折分析により、層が(NH4)2SiF6であって、結晶が空間群Fm3mを有する正48面体等軸晶系に属していることがわかる[W.L.Robert, G.R.Rapp and T.J.Cambell, Enc. of Minerals, 第2版, Kluwer Academic Publishers, Dordrecht, 1990]。
図7 アニーリング後のASiF表面において起こる変化および誘電体構造物の挙動が示されている。アニーリング時に表面は保護されていないけれども、200℃後の表面にまだ一部がくっついている。さらに、種々の寸法のバルク結晶が表面上に形成されている。
図8 ウエハー表面上に選択的に書き込みを行って、フォトリソグラフィを使用せずにリソグラフ構造物を形成させることができる。この図面は、隠微結晶法を使用した選択的書き込みの結果を示している。
図9 隠微結晶の他の重要な特徴は、マイクロワイヤとナノワイヤに変換させることができるという点である。図面に示すように、数ナノメートルから最大で1000nmまでの範囲の寸法を有するストレートなワイヤを形成させることが可能である。この方法を使用すると、最大で100nmの長さを有するストレートワイヤを製造することができる。
図10 (NH4)2SiF6グルーピングの振動モードの存在を介してのFTIR分析によってX線回折分析の結果が確認された。この分析から、480cm-1、725cm-1、1433cm-1、および3327cm-1において観察される振動モードがN-H結合およびSi-F結合に帰属する、ということがわかる。
図12 この図面は、ベース-コレクターとソース-コレクターとの間のキャパシタンスを、隠微結晶法を使用してどのように減少させることができるか、を示している。
図13 乱数を生成させるための隠微結晶チップ(crypto chip)。隠微結晶層がウインドウを形成していて、レーザーキャビティまたはLEDキャビティの直前に配置されている。
図14 隠微結晶層を通してのレーザー散乱、および隠微結晶チップを使用した物理的な一方向性関数の生成。
図面中の数字とそれらの対応物を以下に記す。
1.ウエハーまたは基板
2.ガス排出チャンネル
3.テフロン（登録商標）容器
4.蒸気チャンバー
5.化学薬品混合物
6.温度計
7.pHメーター
8.テフロン（登録商標）ブロック
9.液体抜き取り弁
10.窒素フラッシング弁
11.プロセスチャンバーオリフィス
12.ASiF隠微結晶
13.ウエハーと隠微結晶との界面
14.(111)主要な回折ピーク
15.ASiF単結晶
16.Si上に選択的に形成される隠微結晶ドット
17.ASiFマイクロワイヤとASiFナノワイヤ
18.N-H振動モード
19.Si-O振動モード
20.Si-F振動モード
21.変角モード(deformation mode)
22.トランジスタゲート金属
23.トランジスタソース金属
24.ソース
25.ドレイン金属
26.ドレイン
27.ゲート酸化物層(SiO2)
28.HBTコレクター
29.隠微結晶HBTソース領域
30.隠微結晶HBTドレイン領域
31.ヘテロバイポーラトランジスタ(HBT)ベース領域
32.VECSEL活性領域
33.保護層
34.絶縁体
35.上部のブラッグ反射器
36.下部のブラッグ反射器
37.隠微結晶透明ウインドウ
38.隠微結晶を通してのHe-Neレーザー散乱
ケイ素(Si)ウエハーおよびSiベースウエハー上にフッ化ケイ素アンモニウム(ASiF)を合成するための方法を開発した。この方法において、我々は、我々が既に開発していた気相成長手法を使用した[S.Kalem and O.Yavuz, OPTICS EXPRESS 6, 7 (2000)]。この方法を
使用して、我々は、フッ化水素酸(HF)と硝酸(HNO3)の蒸気をウエハー表面上で反応させることによって隠微結晶層を成長させた。白色の粒状カラー(white granular color)を有する隠微結晶層が、1μm/時の成長速度にてウエハー上に合成された。
この手法の利点は、i)電気接点が不要であること; ii)表面上に選択的に書き込みがで
きること; iii)層が均一であること; iv)厚さを調節できること; v)エッチングプロセス
において拡散バリヤーを形成できること; vi)他の従来の手法と比較してコスト効率が良
いこと; およびvii)隠微晶質の特性を有すること; である。
従来の化学薬品の混合物の蒸気をウエハー上で反応させると、最新技術により得られるウエハー上にフッ化ケイ素アンモニウムの隠微結晶層(NH4)2SiF6(ASiF)が形成される。この方法は化学気相堆積法(CVP)と呼ばれ、下記の工程を含む:
a) テフロン（登録商標）成長チャンバーの準備と超音波洗浄プロセス;
b) 25〜50%のフッ化水素酸(HF)と55〜75%の硝酸(HNO 3 )をHF:HNO 3 =(4〜10):(1〜8)の比で含有する化学薬品混合物を調製する;
c) 化学薬品混合物を窒素でフラッシングし、化学薬品混合物を一片のウエハーに10秒間プライミングする;
d) 処理しようとするウエハーでオリフィスを完全に閉じる;
e) 排出チャンネルを介して、反応生成物をチャンバーから確実に抜き取る;
f) pHと温度を調節する;
g) ウエハー上でのHF化学種とHNO3化学種との間のケイ素媒介カップリング反応によって、下記の式にしたがって隠微結晶層が形成される;
X+6HF+2HNO3→(NH4)2XF6+3O2
上記式中、XはSi、Ge、またはCであってよい;
h) ウエハーを、1μmの速度にて隠微結晶層に変換させる;
i) 隠微結晶層をアニールして、強度と密度を増大させることができる;
j) 窒素雰囲気下にて50℃以上で、隠微結晶をナノ構造物に、特に、マイクロワイヤおよびナノワイヤに変換させる。
隠微結晶層の製造において使用されるウエハーの特性は下記のとおりである:
1. 抵抗率が5〜10オームcm;
2. p型、ホウ素がドーピングされている、(100)および(111)配向したSi;
3. n型、リンがドーピングされている、(100)および(111)配向したSi;
4. ケイ素SiO2/Si上のケイ素自然酸化物(熱酸化による酸化物);
5. ケイ素上の化学量論Si3N4(Si/Si3N4);
6. Si1-xGex、ｘ＜0.3(Si上Si1-xGex)。
隠微結晶製造装置は、基板(1)、反応副生物用ガス排出チャンネル(2)、テフロン（登録商標）容器(3)、蒸気プロセシングチャンバー(4)、化学薬品液体混合物(5)、pHメーター(7)、化学薬品液体抜き取りゲート(9)、ヒーターブロック(8)、温度制御器(6)、オリフィスとサンプルホルダー(11)、および窒素フラッシング(10)からなる。
隠微結晶層は、偏光光学顕微鏡によって、そしてさらには走査型電子顕微鏡(SEM)によって示されるように、識別できない粒子(12)で形成されている。隠微結晶層はさらに、平滑なインターフェース(13)を有しており、SEMによる界面研究で示されるように、ウエハーによく集積されている。
X線回折分析は、隠微結晶が＜111＞方向に優先的に成長していることを示している(14)。回折ピークとそれらの相対的な強度を表1に示す。
表1: ASiFの隠微結晶において観察される回折ピークをまとめたX線回折データ。表中のteta、d、およびI/I1は、それぞれ回折角、面間距離、および正規化された回折強度である。
白色カラーを有する隠微結晶は、規則的な薄層の形でウエハー(1)上に形成される。アニーリング実験は、ASiFが、最高で約150℃の温度まで表面上に留まっていることを示している。この温度を超えると、分解が起こる。
アニーリング温度に応じて、ASiFのバルク結晶(15)が表面上に形成される。これらの結晶の寸法は、最大で15μm×30μmであってよい。
隠微結晶は、ウエハー上にドット(16)として選択的に実現することができる。
数ナノメートルから最大で1マイクロメートルまでの範囲の寸法および最大で50μmの長さを有するナノナイヤ(17)が得られた。さらに、種々のナノメートル構造物(特にナノブランチ)が得られた。
ASiF隠微結晶の室温光学特性は、表2に記載のような振動ピークを示す。周波数は、ASiF中のN-Hモード(18)、Si-Oモード(19)、およびSi-Fモード(20)の種々の結合構造の振動と関連している。Si-O振動は、境界面における自然酸化物層の存在と関係している。
表2 ASiF隠微結晶に対するFTIRデータの要約。表において、VSは極めて強い(Very Str
ong)であり、Sは強い(Strong)であり、Mは中程度(Medium)であり、Wは弱い(Weak)であり、VWは極めて弱い(Very Weak)である。
FTIR分析は、ASiFが、3μm(18)、7μm(18)、13.6μm(20)、および20.8m(21)、において強い吸収ノッチを有すること、したがって光学的な用途において使用できることを示している。
本発明の他の応用においては、キャパシタンスを減少させるために、したがってHBTの高周波性能を高めるために、(ヘテロバイポーラトランジスタ、HBT)におけるソース(23)コレクター(28)とドレイン(25)-コレクター(28)との間に隠微結晶層を配置する。上記のキャパシタンスは、III-V化合物半導体をベースとする(GaAs/AlGaAs bazl1)HBT [M.Mochizuki, T.Nakamura, T.Tanoue and H.Masuda, Solid State Electronics 38, 1619 (1995)]およびSiGeをベースとするHBT [U.Konig and H.Dambkes, Solid State Electronics 38, 1595 (1995)]において重要な役割を果たす。このようなデバイスにおいては、ソース領域(29)とドレイン領域(30)の下のベース領域(31)の両側に隠微結晶層が配置される。本構造物においては、トランジスタ構造を形成させた後に、上記の方法を使用して、ベースの両側を低誘電率の隠微結晶領域に変換した。
超高密度と高速の用途に対する需要が増大していることから、新たな高性能情報記憶システムに対する関心が高まっている[H.Coufal and G.W.Burr, International Trends in Optics, 2002][米国特許第6,846,434号]。本発明の他の応用において、我々は、高性能情報記憶の課題を解決するための別の解決策を提供する。隠微結晶を使用することで、ウエハー上に超高密度メモリセル(20)を得ることができる。この応用においては、隠微結晶セル(16)を形成させることによって、ケイ素ベースのウエハー上に選択的に書き込みすることができる。隠微結晶が、比較的低い温度にて相変化(16)を行うことができるという事実は、消去と書き換えが行える可能性をもたらす。したがって、低温で速やかに相変化を起
こすという特性は、速やかな書き込みという用途を可能にする。さらに、ASiF隠微結晶のユニットセル寸法が8.5 nmであると、Tb/cm2のオーダーの情報記憶密度が可能となる。隠微結晶技術によってもたらされるこの分野における新規な点は、i)フォトリソグラフィーを利用せずに超小型電子ウエハー上に書き込みができること; ii)Tb/cm2の範囲にて高密
度情報記憶を提供すること; およびiii)高速の消去と書き換えができること; である。
情報セキュリティへの応用の場合には、隠微結晶は、垂直キャビティレーザー又はLED
において[A.C.Tpper, H.D.Foreman, A.Garnache, K.G.Wilcox, S.H.Hoogland, J. Phys. D: Appl. Phys. 37, R75 (2004)]、活性領域(32)及び隠微結晶ウインドウ(37)を形成する上側のブラッグ反射器(35)の真上で使用される。したがって、レーザー又はLEDを発光する表面は、透明なウインドウに変換されている。このときASiFはキャップ層(33)によって保護しなければならない。このようなレーザー/LEDチップを使用することで、物理的な一方向性関数を得ることができる。ASiF(38)からのHe-Neレーザーの散乱から、実施可能であることがわかる。散乱は、ランダム構造が存在することを示している。このことは、情報セキュリティにおける安全キーを生成させる上で隠微結晶を使用することができる、ということを実証している。この方法は、よりコスト効率が良く、CMOS用途と比較して[A.Fort, F.Cortigiani, S.Rocchi and V.Vignoli, Analog Integrated Circuits and Signal
Processing 34, 97 (2003)]、および受動素子を使用する他の光学的用途と比較して[R.Pappu, B.Recht, J.Taylor and N.Gershenfeld, Science 297, 2026 (2002)]、ICにより良好に集積することができる。
本発明は、2つのウエハーを結合するために使用することができる。この方法は、両方のウエハーの表面上にCVPによって隠微結晶層を形成させること、および2つのウエハーを、H2O雰囲気下、窒素雰囲気下、もしくは水素(H2)雰囲気下において高温でプレスすることを含む。
図1 隠微結晶製造装置は、テフロン（登録商標）で作られていて、液体収容チャンバーと隠微結晶調製サンプル曝露用オリフィス、サンプルホルダー、蒸気排出チャンネル及びヒーターからなる。 ウエハーが設置されるサンプルホルダーの概略図。 上記の装置を使用して成長させた隠微結晶層の表面画像(偏光光学顕微鏡により撮影)。 走査型電子顕微鏡(SEM)を使用して倍率3000にて撮影した、隠微結晶層の断面の顕微鏡写真。図3と比較して、隠微結晶構造の詳細がより良好に見える。この隠微結晶層の厚さは21μmである。 SEMを使用して倍率7500にて撮影した、隠微結晶とウエハーとの界面。表面の品質とウエハーからの隠微結晶の誘導が明確に示されている。界面は比較的滑らかであり、隠微結晶層がウエハーにしっかりと付着している。 X線回折分析により、層が(NH4)2SiF6であって、結晶が空間群Fm3mを有する正48面体等軸晶系に属していることがわかる[W.L.Robert, G.R.Rapp and T.J.Cambell, Enc. of Minerals, 第2版, Kluwer Academic Publishers, Dordrecht, 1990]。 アニーリング後のASiF表面において起こる変化および誘電体構造物の挙動が示されている。アニーリング時に表面は保護されていないけれども、200℃後の表面にまだ一部がくっついている。さらに、種々の寸法のバルク結晶が表面上に形成されている。 ウエハー表面上に選択的に書き込みを行って、フォトリソグラフィを使用せずにリソグラフ構造物を形成させることができる。この図面は、隠微結晶法を使用した選択的書き込みの結果を示している。 隠微結晶の他の重要な特徴は、マイクロワイヤとナノワイヤに変換させることができるという点である。図面に示すように、数ナノメートルから最大で1000nmまでの範囲の寸法を有するストレートなワイヤを形成させることが可能である。この方法を使用すると、最大で100nmの長さを有するストレートワイヤを製造することができる。 (NH4)2SiF6グルーピングの振動モードの存在を介してのFTIR分析によってX線回折分析の結果が確認された。この分析から、480cm-1、725cm-1、1433cm-1、および3327cm-1において観察される振動モードがN-H結合およびSi-F結合に帰属する、ということがわかる。 この図面は、ベース-コレクターとソース-コレクターとの間のキャパシタンスを、隠微結晶法を使用してどのように減少させることができるか、を示している。 乱数を生成させるための隠微結晶チップ(crypto chip)。隠微結晶層がウインドウを形成していて、レーザーキャビティまたはLEDキャビティの直前に配置されている。 隠微結晶層を通してのレーザー散乱、および隠微結晶チップを使用した物理的な一方向性関数の生成。

Claims (3)

  1. ウエハーボンディングの方法であって、
    a) HF、HNO 3 及びH 2 Oの化学薬品混合物を用意する工程;
    b) Si、Ge及びCの少なくとも１つから構成されるウエハーの１つの表面を、ウエハーの温度を10〜50℃に調整しながら、HF、HNO 3 及びH 2 Oの蒸気に曝して、ウエハー上に式(NH 4 ) 2 XF 6 (式中、X = Si、GeまたはC)で表されるアンモニウムヘキサフルオライドを形成する工程;
    c) 工程(b)で得られた２つのウエハーを、工程(b)において前記フルオライド形成法が施された各々の表面の側を向き合わせて、一組のウエハーを形成する工程；
    d) 二つのウエハーをボンディングするために前記一組のウエハーをプレスする工程;
    を含む方法。
  2. 50〜150℃の温度で二つのウエハーをアニーリングしながら前記プレスする工程が行われる、請求項１に記載の方法。
  3. アニーリングが、熱による加熱、赤外線照射及び紫外線照射の少なくとも１つによって達成される、請求項２に記載の方法。
JP2008501454A 2005-03-16 2006-02-08 ウエハーボンディングの方法 Active JP5112289B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TR2005/00923A TR200500923A2 (tr) 2005-03-16 2005-03-16 İleri Teknoloji Uygulamaları için Küçük Dielektrik Sabitli K
TR2005/00923 2005-03-16
PCT/IB2006/050406 WO2006097858A2 (en) 2005-03-16 2006-02-08 Low-dielectric constant cryptocrystal layers and nanostructures

Publications (3)

Publication Number Publication Date
JP2008537844A JP2008537844A (ja) 2008-09-25
JP2008537844A5 JP2008537844A5 (ja) 2008-11-06
JP5112289B2 true JP5112289B2 (ja) 2013-01-09

Family

ID=36992107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008501454A Active JP5112289B2 (ja) 2005-03-16 2006-02-08 ウエハーボンディングの方法

Country Status (9)

Country Link
US (1) US20080191218A1 (ja)
EP (1) EP1878043B1 (ja)
JP (1) JP5112289B2 (ja)
KR (1) KR20070112410A (ja)
CN (1) CN101176189B (ja)
CA (1) CA2602365C (ja)
EA (1) EA013649B1 (ja)
TR (1) TR200500923A2 (ja)
WO (1) WO2006097858A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007197302A (ja) * 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法および製造装置
US20130009128A1 (en) * 2010-03-31 2013-01-10 Gilberto Ribeiro Nanoscale switching device
CN102184873B (zh) * 2011-04-21 2012-10-10 北京科技大学 一种快速制备金刚石-碳化硅电子封装材料的方法
EP2845273B1 (en) 2012-04-30 2016-06-08 Tubitak Methods for producing new silicon light source and devices
DE102017109423A1 (de) * 2017-05-03 2018-11-08 Osram Gmbh Verschlüsselung von Baken
US11605668B2 (en) * 2018-05-21 2023-03-14 Intel Corporation Pixel architectures for low power micro light-emitting diode displays
US11605760B2 (en) * 2018-05-21 2023-03-14 Intel Corporation Micro light-emitting diode displays having nanophosphors
CN109813760A (zh) * 2019-02-28 2019-05-28 江苏理工学院 一种氧化锌纳米线气体传感器及其制备方法
KR102581119B1 (ko) 2020-06-16 2023-09-20 고려대학교 세종산학협력단 인화게르마늄 나노시트 및 이의 제조방법
KR102602180B1 (ko) 2020-08-07 2023-11-13 고려대학교 세종산학협력단 비소화규소 나노시트 및 이의 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1955821A (en) * 1929-06-14 1934-04-24 Ac Spark Plug Co Ceramic process
JPH0810672B2 (ja) * 1987-07-03 1996-01-31 富士通株式会社 平板の接着方法
JP2766992B2 (ja) * 1989-07-14 1998-06-18 富士通株式会社 半導体装置の製造方法
JPH06340416A (ja) * 1990-08-29 1994-12-13 Rhone Poulenc Chim シリカ及び場合によっては四価元素の酸化物を基材とするゼオライトの製造法
JPH07283381A (ja) * 1994-04-08 1995-10-27 Canon Inc 貼合わせ半導体基体の製造方法
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
JP3753805B2 (ja) * 1996-09-19 2006-03-08 株式会社東芝 半導体試料の分解装置および試料分解方法
JPH10158010A (ja) * 1996-11-26 1998-06-16 Matsushita Electric Works Ltd 酸化珪素被膜の製造方法
US6468927B1 (en) * 2000-05-19 2002-10-22 Applied Materials, Inc. Method of depositing a nitrogen-doped FSG layer
JP2002039927A (ja) * 2000-07-19 2002-02-06 Toshiba Ceramics Co Ltd シリコンウェーハ表層の部分分析方法
JP2004123484A (ja) * 2002-10-04 2004-04-22 Crystal System:Kk 金属酸化物膜およびその用途
JP4310415B2 (ja) * 2003-04-28 2009-08-12 財団法人新産業創造研究機構 液相析出法によるマイクロパターニング方法
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding

Also Published As

Publication number Publication date
EA013649B1 (ru) 2010-06-30
CN101176189A (zh) 2008-05-07
TR200500923A2 (tr) 2010-02-22
CA2602365C (en) 2017-05-09
CN101176189B (zh) 2011-05-11
CA2602365A1 (en) 2006-09-21
US20080191218A1 (en) 2008-08-14
WO2006097858A2 (en) 2006-09-21
EP1878043A2 (en) 2008-01-16
EP1878043B1 (en) 2021-11-03
WO2006097858A3 (en) 2007-07-19
EA200701725A1 (ru) 2008-08-29
JP2008537844A (ja) 2008-09-25
KR20070112410A (ko) 2007-11-23

Similar Documents

Publication Publication Date Title
JP5112289B2 (ja) ウエハーボンディングの方法
JP2008537844A5 (ja)
RU2342315C2 (ru) Вертикальные структуры полупроводниковых устройств с использованием нанотрубок и способы их формирования
US7772059B2 (en) Method for fabricating graphene transistors on a silicon or SOI substrate
Okamoto et al. Synthesis and modification of silicon nanosheets and other silicon nanomaterials
KR100645410B1 (ko) 탄소 나노튜브의 안정된 합성을 촉진하기 위한 방법 및 구조
CN107004707B (zh) 利用半导体器件的牺牲性阻挡层的选择性沉积
US7618880B1 (en) Apparatus and method for transformation of substrate
CN110718447A (zh) 绝缘体-金属结构中的铪基或锆基氧化物的快速再结晶
CN106796883A (zh) 用于三维nand硬膜应用的纳米结晶金刚石碳膜
TW202016985A (zh) 形成二維材料層的方法、場效電晶體及其製造方法
US11227788B2 (en) Method of forming isolation layer
EP2845273B1 (en) Methods for producing new silicon light source and devices
CN106340456B (zh) 半导体装置及其制造方法
US20200105532A1 (en) High-K Metal Gate Process and Device
CN112750685A (zh) 氮化硼层、包括其的装置以及制造氮化硼层的方法
Zhu Semiconductor nanowire MOSFETs and applications
Ruzyllo Semiconductor Glossary: A Resource For Semiconductor Community
Kim et al. Synthesis of 2D semiconducting single crystalline Bi 2 S 3 for high performance electronics
CN102290333A (zh) 一种适用于石墨烯基器件的栅氧介质的形成方法
CN109860054A (zh) 一种半导体结构及其形成方法
Sun et al. Unexpected phosphorus doping routine of planar silicon nanowires for integrating CMOS logics
EP2186119B1 (en) High-k heterostructure
Shanygin et al. Relaxation-induced self-organization of a silicon crystal surface under microwave plasma micromachining
WO2023233910A1 (ja) 半導体装置、その用途、およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110913

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110927

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111027

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5112289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250