KR20070112410A - 저 유전상수 미세정층 및 나노구조 - Google Patents

저 유전상수 미세정층 및 나노구조 Download PDF

Info

Publication number
KR20070112410A
KR20070112410A KR1020077023517A KR20077023517A KR20070112410A KR 20070112410 A KR20070112410 A KR 20070112410A KR 1020077023517 A KR1020077023517 A KR 1020077023517A KR 20077023517 A KR20077023517 A KR 20077023517A KR 20070112410 A KR20070112410 A KR 20070112410A
Authority
KR
South Korea
Prior art keywords
dielectric constant
nanostructures
wafer
microcrystals
silicon
Prior art date
Application number
KR1020077023517A
Other languages
English (en)
Inventor
세레프 카렘
Original Assignee
티유비아이티에이케이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티유비아이티에이케이 filed Critical 티유비아이티에이케이
Publication of KR20070112410A publication Critical patent/KR20070112410A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Abstract

본 발명은 종래의 반도체 웨이퍼 상에 응용성 품질의 저 유전상수(저-k) 미세정층을 제조하고 미세정으로부터 조직화된(organized) 나노구조를 제조하는 방법과, 이러한 물질로부터 얻을 수 있는 광학적 및 전자적 장치에 관한 것이다. 본 명세서에 개시된 결과는, 화학 기상 처리(CVP)를 사용한 단결정 매트릭스의 구조 및 화학 조성의 변경이 결국 균질하며 반도체 웨이퍼와는 매끈한 계면을 형성하는 고품질 미세정층을 가져온다는 것을 보여준다. 이러한 방법으로, 유전체 미세정층의 형성에 대해 1 ㎛/시간 만큼 높은 성장 속도가 실현될 수 있다. 또한 본 발명은 미세정을 조직화된 시스템으로 변형시킴으로써 마이크로 및 나노 와이어를 제조하는 방법을 제공한다. 이러한 방법으로, 수 나노미터로부터 1000 나노미터까지 범위의 치수와 50 마이크로미터까지의 길이를 갖는 나노 와이어가 제조될 수 있다. 미세정, 나노와이어 및 조직화된 구조는 미래의 배선 구조에서 층간 및 금속간 유전체로서 사용될 수 있고, 초고밀도 메모리 셀의 제조시 사용될 수 있고, 정보 보안에서의 키 생성기(key generator)로서 사용될 수 있으며, 포토닉 소자의 제조시 사용될 수 있고, 고급 마이크로 및 나노 전자 패키징 및 센서에서의 냉각 채널의 제조시에 사용될 수 있다.

Description

저 유전상수 미세정층 및 나노구조{LOW-DIELECTRIC CONSTANT CRYPTOCRYSTAL LAYERS AND NANOSTRUCTURES}
본 발명은 차세대 집적회로 및 소자와 관련하여 사용될 수 있는 저(低) 유전상수 미세정(cryptocrystal)에 관한 것이다.
미세정은 매우 미세하게 결정립이 형성되어 광학 현미경 및 전자 현미경으로도 명확한 입자가 식별되지 않는 물질을 나타낸다. 이러한 방식으로 매우 미소한 결정으로 배열된 물질의 상태를 미세정이라 한다. 이러한 형태의 결정은 다양한 분야에서 이용될 수 있는 비상한 유전 특성을 보일 수 있다.
본 발명은 미세정에 관한 것으로, 특히 종래의 웨이퍼(state-of-the-art wafer)로부터 유도되고 '암모늄 X-플루오라이드'라 불리는 일반식 (NH4)2XF6 (X=Si, Ge, C)를 갖는 암모늄 실리콘 플루오라이드(Ammonium Silicon Fluoride: ASIF)에 관한 것이다.
상술한 광학 품질 유전체 암모늄 X-플루오라이드 미세정에 관한 문헌에서의 보고는 없다.
암모늄 실리콘 플루오라이드(ASiF) 물질은 실리콘 웨이퍼 표면 상에서 암모늄 플루오라이드 NH4F가 Si과 반응할 때 그 실리콘 웨이퍼 상에 형성되는 것으로 보였다 [M.Niwano, K. Kurita, Y. Takeda 및 N.Miyamoto, Applied Physics Letters 62, 1003(1993)].
다른 논문에 설명된 바와 같이, 암모늄 실리콘 플루오라이드는 플라즈마 보조(plazma assisted) 반도체 세정 및 증착 공정 동안에 진공 챔버의 벽 상에서 그리고 진공 배기 라인 내에서 발견되었다 [S.Munley, I.McNaught, D.Mrotek, 및 C.Y.Lin, Semiconductor International, 10/1, (2001)].
또한, HF/HNO3를 사용하여 다공성 실리콘으로부터 암모늄 실리콘 플루오라이드의 발광 분말이 유도될 수 있다는 것이 발견되었다 [M.Saadoun, B.Bessais, N.Mliki, M.Ferid, H.Ezzaouia, 및 R.Bennaceur, Applied Surface Science 210, 240(2003)].
마찬가지로, [H.Ogawa, T.Arai, M.Yanagisawa, T.Ichiki 및 Y.Horiike, Jpn. J. Applied Physics 41,5349(2002)]는 잔류 자연 산화물이 실리콘 웨이퍼 표면 상 에서 고온 암모늄(NH3) 및 불화질소(NF3)와 반응할 때 암모늄 실리콘 플루오라이드가 실리콘 웨이퍼 상에 형성되었음을 보였다.
또한, HF 및 NH3 가스가 진공에서 SiO2 상에서 반응할 때 암모늄 실리콘 플루오라이드가 형성되었다는 것이 보고되었다 [P.D.Agnello, Research and Develpment 46의 IBM J. Number 2/3, 2002)].
상술한 논문들에는 양질의 미세정 구조의 응용에 대한 내용이 없다. 더욱이, 이러한 논문들에서 암모늄 실리콘 플루오라이드는 비고의적이고 불규칙적이며 난잡하고 오염된 부산물로서 얻어진 것이다.
암모늄 X-플루오라이드 마이크로 및 나노와이어 (X = 실리콘, 게르마늄, 다이아몬드)에 관한 문헌상의 보고는 없다.
암모늄 X-플루오라이드 미세정의 유전상수가 대규모로 조절될 수 있고 절연체로 사용될 수 있다는 사실에 관한 보고는 없다.
마이크로 및 나노 전자공학은 본 발명의 가장 중요한 응용분야이다. International Road Map for Semicondictors (ITRS)에 따르면 [C.Case, Solid State Technology, Jan., 47(2004)][P.Zeitzoff, R.W.Murto, H.R.Huff, Solid State Technology, 71(2002)], 반도체 산업은 고성능 배선(hi-performance interconnection)을 위해 k=3.0 보다 충분히 낮은 저 유전상수(k)를 갖는 금속간 절연체를 필요로 한다. 따라서, 미래의 집적회로(IC) 제조에 양립할 수 있는 저 유전상수 유전체를 개발하는 것은 매우 중요하다. 그 반면에, 50 나노미터 제조 노드(fabrication node)를 위해 1 나노미터 미만의 CMOS 게이트 절연을 위한 고(高) 유전상수의 유전체를 찾아내기 위한 지속적인 노력이 있다. 본 발명은 또한, 유전상수가 확산에 의해 원하는 값으로 될 수 있는 미세정층으로 고 유전상수 문제에 대한 해결책을 제공한다.
역사상 무어의 법칙(Moore law)[G.E.Moore, Electronics 38, 114(1965)][G.E.Moore, IEDM Technical Digest, Washington DC, 11(1975)]에 따르면, 다운스케일링(down-scaling)은 CMOS 기술에서 계속된다. 다층 금속화(Multi-level metallisation)는 다수의 능동 소자의 신호 집적을 도모하기 위해 요구된다. 이러한 금속 배선에서의 전기 저항과 기생 커패시턴스는 차세대 시스템에서 IC 성능을 제한하는 중요한 요인이 된다. 이것은 반도체 산업을 알루미늄/SiO2로부터 구리/저 유전상수 구성으로 이동시킨다. 구리가 라인의 저항을 감소시키는데, 저 유전상수는 금속 라인들 간의 기생 커패시턴스를 감소시킨다.
트랜지스터 치수의 다운스케일링에 있어서의 어려움을 극복하기 위하여, 단위면적당 커패시턴스는 일정하게 유지되어야 한다. 따라서, 고 유전상수 값의 유전체가 필요하다. 이러한 유전체는 Al2O3, ZrO2, HFO2 등의 산화물과 실리케이트일 수 있다. C.J.Parker, G.Lucovsky 및 J.R.Hauser, IEEE Electron. Device Lett.(1998); Y.Wu 및 G.Lucovsky, IEEE Electron. Device Lett.(1988); 및 H.Yang 및 G.Lucovsky, IEDM Digest,(1999)는, 이러한 물질을 사용하는 데에 있어서 해결책을 제안하였다. 그러나, 경제적인 비용과 많은 계면 결함에 대하여 극복해야할 매우 힘든 도전이 있다. 본 발명자의 미세정 기술은 이 분야에 있어서 가능한 해결책을 제공할 수 있다. 예를 들어, 자연 게이트 산화막(native gate oxide)의 장점을 유지하면서도, 미세정을 사용하여 고 유전상수의 유전체가 형성될 수 있다.
집적 회로 내의 금속 라인들은 유전체 또는 절연체에 의해 전기적으로 서로 절연되어 있다. IC의 사이즈가 작으면 작을수록, 금속 라인들 간의 거리는 감소되어, 커패시턴스가 증가하게 된다. 이것은 RC 지연, 전력 손실, 용량성 유도 신호(capacitively induced signals) 또는 크로스토크(cross-talks)를 초래한다. SiO2 대신에 저 유전상수 절연층에 대한 필요가 있다.
SiO2의 유전상수보다 낮은 유전상수를 갖는 폴리머(polymers)가 배선 절연체로 사용된다. 그러나, 폴리머가 강하지 않다는 사실은, 중요한 단점이다.
탄소로 도핑된 산화물이 저 유전상수 유전체에 대한 해결책이 될 수 있다. 3.0보다 작은 유전상수를 갖는 산화물을 얻는 것이 가능하다. 그러나, 이것은 내구성에 관하여 큰 단점을 나타낸다.
IC 제조에서 능동 회로소자를 다운사이징함으로써 얻어지는 성능 특성은 배선 및 소자 패키징에서 손실될 수 있다. 이 경우, 트랜지스터의 속도가 아니라 배선에서의 RC 지연이 중요하게 된다. 더욱이, 치수가 감소할수록 더 깊은 금속 라인이 요구되어, 금속간 커패시턴(intermetal capacitance)가 층간 커패시턴스(interlevel capacitance)보다 더 중요하게 된다. 이러한 어려운 점을 극복하기 위해, 우수한 저 유전상수 유전체 및 새로운 제조방법이 요구된다. 현재의 저 유전상수 유전체는 산화물과 폴리머로 구성된다. 미세정(cryptocrystals)은 가능한 해결책이 될 수 있다. 이에 따라, 인접한 전기회로 간의 크로스토크를 피함으로써 고성능 IC가 실현될 수 있다.
접근방법의 하나로서, 더 낮은 커패시턴스로 에어 갭(air gap)을 사용하는 방법이 있다[B.Shieh et. al., IEEE Electron Device Letters, 19, no.1, p.16-18(1998)][D.L. Wollesen의 Low capacitance interconnection, 1999년 5월 4일에 특허된 미국특허 제5,900,668호]. 이러한 접근방법에서는 층간 및 금속간 유전체로 서 SiO2가 사용되었다. 미국특허 제5,470,802호, 미국특허 제5,494,858호, 미국특허 제5,504,042호 및 미국특허 제5,523,615호 특허는 에어 갭을 사용함으로써 정전용량을 감소시키는 가능성에 관한 것이다. 그러나, 이러한 방법들에서는, 에어 갭을 형성하기 위해 거친 화학물질이 사용되어야 한다. 미세정 기술은 에어 갭을 제조하는 데에 있어서 더 쉽고, 손상이 없으며, 비용이 적은 해결책을 제공할 수 있다.
본 발명은 유전체 값이 몇가지 방법에 의해 조정될 수 있고 Si 및 Si계 웨이퍼 상에서 합성될 수 있는 ASiF 미세정에 관한 것이다. 확산에 의하여, ASiF 미세정의 유전상수는 1.50의 최소값으로부터 더 높은 (원하는) 값으로 조정될 수 있다. 따라서, 미세정은 강유전성 및 광 방출 등의 다른 특성을 가질 수 있다.
본 발명은 저비용의 고성능 저 유전상수 기술에 대한 중요한 대안을 제공한다. 왜냐하면, 그것은 가능한 집적회로 웨이퍼로부터 얻어지고 2.00 미만의 유전상수를 갖기때문이다. 이 값은 2007년과 그 이후에 대해 ITRS에 의해 예측되는 것보다 작은 값이다.
본 발명은 Si CMOS 기술과 GaAs 기술에서 중요한 용도를 갖고, 이종접합 바이폴라 트랜지스터(HBT: heterojunction bipolar transistor)의 성능 증가, 고밀도 정보 저장 및 정보 보안, 마이크로 전자 패키징(microelectronic packaging), 포토닉 소자 제조, IC 시스템 냉각, 기술 집적 및 센서 제조에 있어서 중요한 용도를 갖는다.
다음의 도면들은 미세정 특성, 미세정층 제조방법 및 미세정층이 사용될 수 있는 장치에 관한 것이다.
도 1은 테플론으로 만들어지고 액체 수용 챔버(liquid containing chamber) 및 미세정 제조 홀더(cryptocrystal preparation holder)로 구성된 미세정 제조 장치를 나타낸 도면.
도 2는 웨이퍼가 배치되는 샘플 홀더의 상세도.
도 3은 상기 장치로 성장된 미세정층의 표면 이미지로서 편광 광학 현미경(polarization optical microscope)하에서 찍은 이미지. 이 이미지는 다공성의 복잡하고 식별하기 어려운 입상 구조(granular structure)를 나타낸다.
도 4는 미세정층의 단면을 나타낸 현미경 사진으로서 주사 전자 현미경(Scanning Electron Microscope(SEM))으로 3000 배율로 찍은 사진. 도 3에 비하여 미세정 구조의 세부 사항이 더 잘 나타난다. 이 미세정층의 두께는 21㎛이다.
도 5는 비세정과 웨이퍼 간의 계면을 7500 배율로 나타낸 SEM 사진. 표면 특성과 웨이퍼로부터의 미세정의 유도가 명확히 나타난다. 비교적 매끄러운 계면이 존재하고 미세정층이 웨이퍼에 잘 부착되어 있다.
도 6은 X선 회절 분석을 나타내는 것으로서 이 분석은 해당 미세정층이 (NH4)2SiF6이고 Fm3m 공간군(space group)을 갖는 등적 헥스옥타헤드랄 시스템(isometric hexoctahedral system)에 속한다는 것을 보여준다[W.L.Roberts, G.R.Rapp 및 T.J. Cambell, Enc. of Minerals, 2nd Ed., Kluwer Academic Publishers, Dordrecht, 1990].
도 7은 FTIR 분석에 의해 (NH4)2SiF6 그룹핑의 진동 모드의 존재를 통해 X선 회절 분석 결과가 확인되었음을 보여준다. 상기 분석은 480cm-1, 725cm-1, 1433cm-1 및 3327cm-1에서 관찰된 진동 모드가 N-H 및 Si-F 결합에 속한다는 점을 나타낸다.
도 8은 어닐링 후의 유전체 구조의 거동 및 ASIF 표면에서 발생한 변화를 나타내는 도면. 상기 표면이 어닐링 동안에 보호되지 않더라도, 일부가 200℃ 후에 표면에 아직 부착되어 있다. 더욱이, 다양한 치수의 벌크 결정(bulk crystal)이 표면 상에 형성된다.
도 9는 포토리소그래피의 사용 없이도 웨이퍼 표면 상에서 선택적으로 써서(write) 석판 구조(lithographic structures)를 형성하는 것이 가능함을 보여준다. 이 도면은 미세정 방법을 사용한 선택적인 쓰기(writing)의 결과를 나타낸다.
도 10은 미세정의 또하나의 중요한 특징으로서, 마이크로 및 나노 와이어로 변형될 수 있음을 나타낸다. 도면에 도시된 바와 같이, 수 나노미터로부터 1000nm까지 범위의 치수를 갖는 직선형 와이어를 형성하는 것이 가능하다. 이 방법으로, 100nm까지 이르는 길이를 갖는 직선형 와이어가 제조될 수 있다.
도 11은 전계 효과 트랜지스터에서 절연층으로서 미세정을 사용한 것을 보여준다. 소스와 드레인 영역은 제1 표면에 위치하고 미세정은 2 영역들 사이에 있다. 미세정은 직접 자연 게이트 산화막에 집적되고 그 유전상수는 확산에 의해 원하는 값으로 조정된다. 제2 형태에서, 미세정과 기판 사이에 자연 산화막(native oxide)이 있다.
도 12는 미세정 방법을 사용하여 베이스-콜렉터 및 소스-콜렉터 사이의 커패시턴스가 어떻게 감소될 수 있는지를 보여준다.
도 13은 난수(random number)를 생성하기 위한 미세정 칩을 나타내는 도면이다. 미세정층은 윈도우(window)를 형성하고, 레이저 또는 LED 캐비티 바로 앞에 위치한다.
도 14는 미세정층을 통한 레이저 산란과 미세정 칩(cryptocrystal chip)을 사용한 물리적 일방향 함수(physical one-way function)의 형성을 나타내는 도면이다.
도면 부호의 간단한 설명은 아래와 같음:
1. 웨이퍼 또는 기판
2. 가스 배기 채널
3. 테플론 용기(Taflon container)
4. 기상 챔버(Vapor chamber)
5. 화학 혼합물(Chemical mixture)
6. 온도계
7. Ph 미터(Ph meter)
8. 테플론 블록(Taflon block)
9. 액체 추출 밸브(Liquid extraction valve)
10. 질소 플래싱 밸브(Nitrogen flashing valve)
11. 공정 챔버 오리피스(Process chamber orifice)
12. ASiF 미세정
13. 웨이퍼 및 미세정 계면
14. (111) 주 회절 피크((111) major diffraction peak)
15. ASiF 단결정(Single ASiF crystals)
16. Si 상에 선택적으로 형성된 미세정 도트
17. ASiF 마이크로 및 나노 와이어(ASiF micro- and nano-wires)
18. N-H 진동 모드(N-H vibrational modes)
19. Si-O 진동 모드
20. Si-F 진동 모드
21. 변형 모드(Deformation mode)
22. 트랜지스터 게이트 금속
23. 트랜지스터 소스 금속
24. 소스
25. 드레인 금속
26. 드레인
27. 게이트 산화막(SiO2)
28. HBT 콜렉터
29. 미세정 HBT 소스 영역
30. 미세정 HBT 드레인 영역
31. 이종접합 바이폴라 트랜지스터(HBT) 베이스 영역
32. VECSEL 활성 영역
33. 보호층
34. 절연체
35. 상부 브래그 반사기(Top Bragg reflector)
36. 하부 브래그 반사기(Bottom Bragg reflector)
37. 미세정 투명 윈도우
38. 미세정을 통한 He-Ne 레이저 산란
실리콘(Si) 및 Si계 웨이퍼 상에서 암모늄 실리콘 플루오라이드(ASiF)를 합성하는 방법을 개발하였다. 이 방법에서, 우리는 이미 우리가 개발한 기상 성장 기술(vapor phase growth)을 사용하였다[S. Kalem 및 O. Yavuz, OPTICS EXPRESS 6, 7(2000)]. 이 방법으로, 우리는 불화수소산(HF) 및 질산(HNO3)의 증기를 웨이퍼 표 면 상에서 반응시킴으로써 미세정층을 성장시켰다. 백색의 입상 색상(white granular color)을 갖는 미세정층이 1 ㎛/시간의 성장 속도로 웨이퍼 상에서 합성되었다.
이 방법의 이점들은: ⅰ) 전기적 콘택(electrical contacts)이 요구되지 않고, ⅱ) 표면 상에서 선택적으로 쓸(writing) 수 있고, ⅲ) 층들이 균질하고, ⅳ) 두께가 제어될 수 있고, ⅴ) 식각 공정에서 확산 장벽(diffusion barrier)을 형성할 수 있고, ⅵ) 다른 종래 기술에 비하여 비용 효과가 높고, ⅶ) 미세정 특성을 갖는다는 것이다.
미세정 암모늄 실리콘 플루오라이드층(NH4)2SiF6 (ASiF)은 종래 화학물질들의 기상 혼합물이 종래 웨이퍼(state-of-the-art-wafers) 상에서 반응할 때 웨이퍼 상에서 형성된다. 이 방법은 화학 기상 처리(Chemical Vapor Processing: CVP)라고 부르며 다음의 단계들을 포함한다.
a) 테플론 성장 챔버의 준비 및 초음파 세정 공정(ultrasound cleaning processes);
b) 25-50%의 불화수소산(HF)과 55-75%의 질산(NHO3)을 (4-10):(1-8)의 HF:HNO3 비율로 포함하는 화학 혼합물의 준비;
c) 질소로 상기 혼합물을 플래싱하고(falshing) 물로 10초동안 상기 혼합물 을 프라이밍하기(priming);
d) 처리될 웨이퍼로 상기 오리피스를 완전히 닫음;
e) 반응 생성물이 상기 챔버로부터 배기 채널을 통해 배출되도록 함;
f) Ph 및 온도 제어;
g) 하기의 화학 반응식에 따라 웨이퍼 상에서 HF와 HNO3 화학종 사이에 실리콘 매개 결합 반응(Silicon mediated coupling reaction)에 의해 미세정층이 웨이퍼 상에 형성됨.
X + 6HF + 2HNO3 → (NH4)2XF6 + 3O2
상기 반응식에서 X는 Si, Ge 또는 C임.
h) 웨이퍼가 1㎛의 속도로 미세정층으로 변형됨;
i) 미세정층이 어닐링되고 그 강도 및 밀도가 증가될 수 있음;
j) 미세정의 나노구조로의 변형, 특히 질소 분위기 하에서 50℃를 넘는 온도에서 마이크로 및 나노 와이어로의 변형.
아래 기재된 것은 미세정층 제조에 사용된 웨이퍼들의 특성들이다.
1. 5-10 Ohm-cm 사이의 저항율
2. p-형이고, 붕소 도핑된 (100) 및 (111) 방향의 Si
3. n-형이고, 인 도핑된 (100) 및 (111) 방향의 Si
4. 실리콘 상의 실리콘 자연 산화막(열산화막) SiO2/Si
5. 실리콘 상의 화학양론적 Si3N4 (Si/Si3N4)
6. Si1-xGex, x＜0.3 (Si 상의 Si1-xGex)
미세정 제조 장치는 기판(1), 반응 부산물에 대한 가스 배기 채널(2), 테플론 용기(3), 기상 공정 챔버(4), 화학 액체 혼합물(5), Ph 미터(7), 화학 액체 추출 게이트(9), 히터 블록(8) 및 온도 콘트롤러(6), 오리피스 및 샘플 홀더(11) 및 질소 플래싱(10)으로 구성된다.
미세정층은, 광학적 편광 현미경에 의해 보이는 바와 같이 그리고 주사 전자 현미경(SEM)에 의해 보이는 바와 같이 식별하기 어려운 입자들(12)로 형성된다. 이에 더하여, 미세정층은 매끈한 표면(13)을 갖고 SEM 계면 연구에 의해 드러난 바와 같이 웨이퍼에 잘 집적된다.
X선 회절 분석은 상기 미세정층이 <111> 방향(14)으로 우선하여 성장한다는 것을 보여준다. 회절 피크 및 그의 상대 강도는 표 1에 요약되어 있다.
표 1은 ASiF의 미세정에서 관찰된 회절 피크들을 요약한 X선 회절 데이터를 나타낸다. 이 표에서 세타, d 및 Ⅰ/Ⅰ1은 각각 회절각, 면간 거리 및 정규화된 회절 강도이다.
피크 번호 2세타(도) d(옹스트롬=10-8 cm) Ⅰ/Ⅰ1
1 18.3401 4.83355 100
2 21.2009 4.18734 19
3 30.1452 2.96221 15
4 35.4952 2.52703 7
5 37.1360 2.41906 39
6 43.1362 2.09545 43
7 57.0333 1.61348 22
8 62.6247 1.48219 9
9 65.8394 1.41739 7
백색을 갖는 미세정(12)은, 고른 박층의 형태로 웨이퍼(1) 상에 형성된다. 어닐링 실험은 ASiF가 약 150℃까지 표면 상에 머물러 있음을 보여준다. 이 온도를 넘어서는 미세정은 분해된다.
어닐링 온도에 따라, ASiF의 벌크 결정(15)이 표면 상에 형성된다. 이러한 결정의 치수는 15㎛×30㎛에 이를 수 있다.
미세정은 웨이퍼 상에서 도트(dots: 16)의 형태로 선택적으로 구현될 수 있다.
수 나노미터로부터 1 마이크로미터까지 범위의 치수와 50㎛까지의 길이를 갖는 나노와이어(17)가 제조되었다. 더욱이, 다양한 나노미터 구조와 특히 나노가지(nanobranches)가 제조되었다.
ASiF 미세정의 실온에서의 광학적 특성(room temperature optical properties)은 표 2에 요약된 바와 같은 진동 피크들을 나타낸다. 주파수는 ASiF 내의 N-H(18), Si-O(19) 및 S-F(20) 모드의 다양한 결합 구조의 진동과 관련된다. Si-O 진동은 계면에서의 자연 산화막의 존재와 관계된다.
표 2는 ASiF 미세정에 대한 FTIR 데이터를 요약한 것으로, 여기서 VS는 매우 강함(Very Strong), S는 강함(Strong), M은 중간(Medium), W는 약함(Weak), VW는 매우 약함(Very Weak)를 나타낸다.
주파수 ω(cm-1) 설명 강도(Intensity)
480 N-H 왜깅(wagging) 또는 Si-F 변형(deformation) VS
725 Si-F 신축(stretching) VS
1083 Si-O 신축(Str) M
1180 Si-O 비대칭 신축(Asymmetric stretching: Asym Str) W
1433 N-H 굽힘 또는 변형 모드(Bending or deformation mode) VS
2125 Si-H 신축 VW
3327 N-H 대칭 신축(Symmetric stretching: sym str) VS
3449 N-H 퇴화 신축(degerate stretching) M
FTIR 분석은 ASiF가 3㎛(18), 7㎛(18), 13.6㎛(20) 및 20.8㎛(21)에서 강한 흡수 노치(absorption notches)를 갖고 있음을 보여주며, 이에 따라 이는 광학적 응용에 사용될 수 있다.
본 발명은 집적회로에서의 미세정의 사용에 관련된다. 전계 효과 트랜지스터(Field Effect Transistor: FET)에서, 소스(24)와 드레인(26) 영역은 제1 표면에 그리고 웨이퍼 내에 위치하고, 트랜지스터 게이트(22) 또는 채널 절연층(12)은 이 영역들 사이에 있다. 채널 절연층(12)은 미세정 물질로 형성된다. 조정가능한 유전상수 값을 갖는 ASiF 미세정은 FET 내에서의 누설 전류를 최소화하여 장점을 제공한다. FET에서, 미세정 유전체는 웨이퍼와 직접 계면을 형성하여 누설 전류를 감소시킬 수 있다. 다른 경우에, 미세정과 웨이퍼 사이에 박막의 자연 산화막(27)을 둘 수 있다. 후자의 구성은 계면에서의 상태 밀도(density of states)를 감소시키는 데에 있어서 효과적이다.
본 발명의 다른 응용에서, 미세정층은 이종접합 바이폴라 트랜지스터(HBT) 트랜지스터 내에서 커패시턴스를 감소시키도록 소스(23)-콜렉터(28) 및 드레인(25)-콜렉터(28) 사이에 배치되어, HBT의 고주파 성능을 증가시킨다. 전술한 커패시턴스는 Ⅲ-Ⅴ족 화합물 반도체 기반의 (GaAs/AlGaAs계) HBT [M.Mochizuki, T.Nakamura, T.Tanoue 및 H.Masuda, Solid State Electronics 38, 1619(1995)] 및 SiGe계 HBT [U.Koenig 및 H.Dambkes, Solid State Electronics 38, 1595(1995)] 에서 중요한 역할을 한다. 이러한 장치에서는, 미세정층은 베이스 영역(31)의 양측(both sides)과 소스(29) 및 드레인(30) 영역의 하부(underneath)에 위치한다. 이러한 구조에서, 트랜지스터 구조 형성후, 베이스의 양측은 전술한 방법을 사용하여 저 유전상수의 미세정층으로 변형되었다.
초고밀도 및 고속 응용에 대한 요구의 증가에 따라, 새로운 고성능 정보 저장 시스템에 대한 관심이 증가하고 있다 [H.Coufal 및 G.W.Burr, International Trends in Optics, 2002][미국특허 제6,846,434]. 본 발명의 또다른 응용에서, 우리는 고성능 정보 저장을 해결하기 위한 대안적인 해결책을 제시한다. 미세정을 사용함으로써, 전자 장치용 웨이퍼 상에 초고밀도 메모리 셀(20)을 얻는 것이 가능하게 된다. 이러한 응용에서, 미세정 셀(16)을 형성함으로써 실리콘계 웨이퍼 상에 선택적으로 쓰는 것(write)이 가능하게 된다. 미세정이 비교적 낮은 온도에서 상 변화(16)을 가질 수 있다는 사실은, 지우고(erasing) 다시 쓸(rewriting) 수 있는 가능성을 제시한다. 따라서, 낮은 온도에서의 급속한 상 변화 특성은 급속한 쓰기 응용을 가능하게 한다. 더욱이, ASiF 미세정의 8.5 nm 단위 셀 치수로써, Tb/cm2 정도의 정보 저장 밀도가 가능할 수 있다. 이 분야에서 미세정에 의해 초래되는 신규함은: ⅰ) 포토리소그래피(photolithography) 없이 마이크로 전자용 웨이퍼 상에 쓰기(writing)를 할 수 있는 가능성, ⅱ) Tb/cm2 범위에서의 고밀도 정보 저장의 제공, ⅲ) 고속의 지우기 및 다시 쓰기 등이다.
정보 보안 응용에서, 미세정은 수직 캐비티 레이저 또는 LED에 사용되고[A.C. Tpper, H.D. Foreman, A.Garnache, K.G. Wilcox, S.H. Hoogland, J.Phys. D:Appl. Phys. 37, R75(2004)], 활성 영역(32) 및 상부 브래그 반사기(35) 바로 위에서 미세정 윈도우(37)를 형성한다. 따라서, 레이저 또는 LED 표면은 투명 윈도우로 변형된 것이다. 여기서 ASiF는 캡층(33)에 의해 보호되어야 한다. 이러한 레이저/LED 칩으로써 물리적 일방향 함수가 형성될 수 있다. ASiF(38)로부터의 He-Ne 레이저의 산란은 실행가능성을 보여준다. 이 산란은 랜덤한 구조(random structure)의 존재를 나타낸다. 이것은 미세정이 정보 보안에서의 보안 키(security key)를 생성하는 데에 사용될 수 있음을 증명해준다. 이 방법은 비용 효과가 더 높으며 CMOS 응용[A.Fort, F.Cortigiani, S.Rocchi, 및 V.Vignoli, Analog Integrated Circuits and Signal Processing 34, 97(2003)]과 수동 소자를 사용하는 다른 광학적 응용[R.Pappu, B.Recht, J.Taylor 및 N.Gershenfeld, Science 297, 2026(2002)]에 비하여 IC에 더 잘 집적될 수 있다.
본 발명은 2개 웨이퍼를 함께 접합하는 데에 사용될 수 있다. 이 방법은 CVP로 두 웨이퍼들의 표면 상에 미세정층을 형성하고 고온에서 H2O, 질소 또는 수소(H2) 하에서 그 2개의 웨이퍼를 압착(pressing)하는 것을 포함한다.

Claims (30)

  1. 종래의 반도체 웨이퍼 상에서 초음파 세정후에 테플론 용기 내에서 광학 품질의 미세정 및 나노구조를 합성하는 방법 - 상기 미세정은 유전상수가 조정될 수 있고 자성 및 광 방출 특성을 가질 수 있는 저 유전상수를 가짐 - 에 있어서,
    a) HF, HCl, HNO3, H2SO4 산 그룹(acid group)으로부터 선택된 화학 혼합물을 플래싱 및 프라이밍하고 테플론 용기(3) 내에서 화학 증기를 형성하는 단계,
    b) 처리될 웨이퍼로 반응 챔버의 오리피스를 덮는 단계,
    c) 배기 채널(2)을 통해 상기 반응 챔버 내의 반응 부산물 및 과압(over pressure)을 배출시키는 단계,
    d) 온도(6) 및 Ph(7) 값을 각각 10℃-50℃ 및 1-6으로 조절하는 단계,
    e) HF, HCl, HNO3, H2SO4 산 그룹 및 H2O로부터 선택된 화학 혼합물의 증기를 웨이퍼 표면 상에서 반응시켜, 웨이퍼 표면을 고품질 계면(13)을 갖는 미세정으로 변형시키는 단계,
    f) 열경화(thermal curing)에 의해 미세정의 강도 및 밀도를 증가시키는 단계,
    g) 다이아몬드, SiC, Ⅲ-Ⅴ족 반도체 및 GaN, InN, AlN 등의 질화물, ZnSe, CdSe, CdS 등의 Ⅱ-Ⅵ족 반도체의 비용 효과가 높은 에피택셜층을 미세정층 상에서 성장시키는 방법
    h) 질소 분위기 하에서 열과 금속 증발(metal evaporation)에 의해 미세정층을 마이크로 및 나노 와이어(21)로 변형시키는 단계,
    를 포함하는 미세정 및 나노구조의 합성 방법.
  2. 갈륨 비소 및/또는 실리콘계 웨이퍼 상에서 초음파 세정후에 테플론 용기 내에서 광학 품질의 미세정 및 나노구조를 합성하는 제1항에 따른 방법 - 상기 미세정은 유전상수가 조정될 수 있고 자성 및 광 방출 특성을 가질 수 있는 저 유전상수를 가짐 - 에 있어서,
    a) HF, HCl, HNO3, H2SO4 그룹으로부터 선택된 화학 혼합물을 플래싱 및 프라이밍하고 갈륨 비소 및/또는 실리콘계 웨이퍼로 이루어진 하나의 웨이퍼로 5-30초간 상기 혼합물을 프라이밍하는 단계,
    b) 처리될 웨이퍼로 반응 챔버의 오리피스를 덮는 단계,
    c) 배기 채널을 통해 상기 반응 챔버 내의 반응 부산물 및 과압을 배출시키는 단계,
    d) 온도(6) 및 Ph(7) 값을 각각 10℃-50℃ 및 1-6으로 조절하는 단계,
    e) HF, HCl, HBr, HNO3, H2SO4 산 그룹 및 H2O로부터 선택된 화학 혼합물의 증기를 웨이퍼 X (X = Si, Ge, C, GaAs) 표면 상에서 X 매개 반응으로 반응시켜, 웨이퍼 표면을 미세정으로 변형시키는 단계,
    f) C, N, O 및 금속 등의 원소를 미세정 매트릭스 안으로 확산시킴으로써 50-400℃에서의 프로그램 가능 어닐링(programmable annealing)에 의해 미세정층의 강도를 증가시키는 단계,
    g) 다이아몬드, SiC, Ⅲ-Ⅴ족 반도체 및 GaN, InN, AlN 등의 질화물, ZnSe, CdSe, CdS 등의 Ⅱ-Ⅵ족 반도체의 비용 효과가 높은 에피택셜층을 미세정층 상에서 성장시키는 방법
    h) 질소 분위기 하에서 30℃-200℃에서 금속 증발에 의해 미세정층을 마이크로 및 나노 와이어(21)로 변형시키는 단계,
    를 포함하는 미세정 및 나노구조의 합성 방법.
  3. 실리콘계 웨이퍼 상에서 초음파 세정후에 테플론 용기 내에서 광학 품질의 암모늄 실리콘 플루오라이드 (ASiF) 미세정 및 나노구조를 합성하는 제2항에 따른 방법 - 상기 미세정은 유전상수가 조정될 수 있고 자성 및 광 방출 특성을 가질 수 있는 저 유전상수를 가짐 - 에 있어서,
    a) HF, HNO3, H2O 그룹으로부터 선택된 화학 혼합물을 플래싱 및 프라이밍하고 실리콘계 웨이퍼로 이루어진 하나의 웨이퍼로 5-30초간 상기 혼합물을 프라이밍하는 단계,
    b) 처리될 웨이퍼로 반응 챔버의 오리피스를 덮는 단계,
    c) 배기 채널을 통해 상기 반응 챔버 내의 반응 부산물 및 과압을 배출시키는 단계,
    d) 온도(6) 및 Ph(7) 값을 각각 10℃-50℃ 및 1-6으로 조절하는 단계,
    e) HF, HNO3, H2O의 증기를 웨이퍼 표면 상에서 실리콘 매개 반응으로 반응시켜, 웨이퍼 표면을 미세정으로 변형시키는 단계,
    f) C, N, O 및 금속 등의 원소를 미세정 매트릭스 안으로 확산시킴으로써 50-400℃에서의 프로그램 가능 어닐링에 의해 미세정층의 강도를 증가시키는 단계,
    g) 다이아몬드, SiC, Ⅲ-Ⅴ족 반도체 및 GaN, InN, AlN 등의 질화물, ZnSe, CdSe, CdS 등의 Ⅱ-Ⅵ족 반도체의 비용 효과가 높은 에피택셜층을 상기 성장된 미세정층 상에서 성장시키는 방법
    h) 질소 분위기 하에서 30℃-200℃에서 금속 증발에 의해 미세정층을 마이크로 및 나노 와이어(21)로 변형시키는 단계,
    를 포함하는 미세정 및 나노구조의 합성 방법.
  4. 제3항에 있어서,
    질소 분위기에서 50℃에서 생성된 나노구조는 수 나노미터로부터 1 마이크로미터까지 범위의 측방향 치수와 50 마이크로미터까지에 이르는 길이를 갖고 상기 나노 와이어 및 마이크로 와이어는 ASiF로 만들어진 것을 특징으로 하는 미세정 및 나노구조의 합성 방법.
  5. 제3항에 있어서,
    도파관(waveguides)과 전자 전도 채널(electron conduction channels)과 색중심(color centers)을 갖는 나노구조가 고출력 펄스 레이저에 의해 미세정을 사용하여 얻어질 수 있는 것을 특징으로 하는 미세정 및 나노구조의 합성 방법.
  6. 제3항에 있어서,
    화학물질은 불화수소산(HF) 및 질산(HNO3)으로 된 것을 특징으로 하는 미세정 및 나노구조의 합성 방법.
  7. 제6항에 있어서,
    상기 산의 체적비는 HF:HNO3가 (4-10):(1-8) 인 것을 특징으로 하는 미세정 및 나노구조의 합성 방법.
  8. 제7항에 있어서,
    사용된 산은 전자 등급(electronic grade)이고 25-50중량%의 불화수소산과 55-75중량%의 질산으로 된 것을 특징으로 하는 미세정 및 나노구조의 합성 방법.
  9. 제3항에 있어서,
    원하는 두께 또는 깊이를 갖는 균질한 미세정층이 응용 형태에 따라 종래의 실리콘계 웨이퍼 상에서 성장된 것을 특징으로 하는 미세정 및 나노구조의 합성 방 법.
  10. 제3항에 있어서,
    상기 종래의 웨이퍼는 질화실리콘(Si3Ni4), 이산화실리콘(SiO2), 실리콘 게르마늄 합금(Si1-xGex) 및 실리콘 카바이드를 포함하는 것을 특징으로 하는 미세정 및 나노구조의 합성 방법.
  11. Ge 비율이 0.01과 0.50 사이인 것을 특징으로 하는 제10항에서의 상기 웨이퍼의 변형 방법.
  12. 제3항에 따른 미세정 성장 방법에 있어서, 상기 미세정 성장 속도는 시간당 1 마이크로미터인 것을 특징으로 하는 미세정 성장 방법.
  13. 제3항에 따른 미세정 성장 방법에 있어서, 상기 미세정층은 비용 효과가 높은 결정 성장에서 사용될 수 있고,
    a) 상기 웨이퍼 상에 미세정층을 형성하는 단계,
    b) 미세정층 특성의 강화 및 표면 처리 단계,
    c) 다이아몬드, SiC 등의 Ⅳ족 반도체; GaN, InN, AlN 등의 질화물 및 ZnSe, CdSe, CdS 등의 Ⅱ-Ⅵ족 화합물 반도체의 성장 단계,
    d) 미세정으로부터 반도체층의 리프트 오프 단계(lifting-off),
    를 포함하는 미세정 성장 방법.
  14. 제3항에 있어서,
    미세정은 무기물이고 그 유전상수는 조정될 수 있는 것을 특징으로 하는 미세정 및 나노구조의 합성 방법.
  15. 제14항에 있어서,
    상기 미세정의 유전상수는 증발 및 확산에 의하여 조절될 수 있는 것을 특징으로 하는 미세정 및 나노구조의 합성 방법.
  16. 제15항에 있어서,
    상기 미세정의 유전상수는 2.0보다 작고, 용도에 따라 상기 유전상수는 원소 혼입(elemental incorporation)에 의해 원하는 값으로 조절될 수 있는 것을 특징으로 하는 미세정 및 나노구조의 합성 방법.
  17. 제3항에 따른 미세정층 및 나노구조 성장 방법에 있어서,
    상기 미세정층은 자성 및 광 방출 특성을 갖고 그 유전상수는 1.5에서 원하는 값으로 조절될 수 있는 것을 특징으로 하는 미세정층 및 나노 구조 성장 방법.
  18. 제3항에 있어서,
    상기 어닐링은 가열 및 방사(적외선 및 자외선)에 의해 실현되는 것을 특징으로 하는 미세정 및 나노구조의 합성 방법.
  19. a) 웨이퍼 상에서 전자 장치들을 상호연결하는 금속 라인들,
    b) 우리의 CVP 방법에 따라 마련된 저 유전상수를 갖는 미세정 유전체, 및
    c) 미세정 방법을 사용함으로써 형성된 신호 전달 금속 라인들 사이의 에어 갭으로 구성되고, 배선을 갖는 집적회로 시스템.
  20. 제19항에 따른 배선 장치에 있어서, 금속 도전 라인들은 은, 구리, 알루미늄 또는 금으로 만들어진 것을 특징으로 하는 배선 장치.
  21. 제19항에 따른 배선 장치에 있어서, 상기 미세정은 실리콘, 게르마늄 또는 GaAs계인 것을 특징으로 하는 배선 장치.
  22. 제19항에 따른 배선 시스템에 있어서, 상기 웨이퍼는 실리콘, 갈륨 비소, 세라믹 또는 유리계인 것을 특징으로 하는 배선 시스템.
  23. 제19항에 따른 배선 시스템에 있어서, 상기 금속 라인들 사이의 미세정의 유전상수는 2.0보다 작은 것을 특징으로 하는 배선 시스템.
  24. 자연 산화막의 장점이 유지되면서도 자연 산화으로 인한 누설전류 문제가 고 유전상수 절연체의 도입에 의해 해결되는 저 유전상수 해결을 위한 방법에 있어서,
    a) 열산화에 의해 웨이퍼 상에 원하는 두께로 자연 산화막(SiO2)를 형성하는 단계,
    b) CVP법에 의해 자연 산화막의 상부를 미세정으로 변형시키는 단계(12),
    c) 미세정의 유전상수를 1.5-15의 값으로 조절하는 단계(13),
    d) 전자 전도(electron conduction)에 필요한 고품질의 계면을 유지하고 이에 따라 누설전류를 방지하는 단계,
    를 포함하는 저 유전상수 해결 방법.
  25. 베이스 영역의 좌측 및 우측이 실리콘계 물질로 만들어진 것이고,
    소스(23) 및 드레인(25) 영역의 아래에 있는 소스(29)-콜렉터(28)와 드레인(30)-콜렉터(28) 사이의 영역들이 CVP법에 의해 형성된 미세정으로 변형된 것을 특징으로하는 이종접합 바이폴라 트랜지스터(HBT) 소자.
  26. 제25항에 있어서,
    상기 트랜지스터는 (Ga, Al)As, (In, Ga)As, (In, Ga)P 등의 Ⅲ-Ⅴ족 화합물 반도체의 조합으로부터 형성될 수 있고, 상기 소스 및 드레인 아래의 베이스 영역은 실리콘계 물질로 만들어진 것을 특징으로 하는 이종접합 바이폴라 트랜지스터 소자.
  27. 제25항에 있어서,
    상기 트랜지스터는 (Ga, Al)N, (In, Ga)N, (In, Al)N 등의 Ⅲ족 질화물의 조합으로 만들어진 것을 특징으로 하는 이종접합 바이폴라 트랜지스터 소자.
  28. 물리적 일방향 함수와 난수(39)를 생성하는 보안 칩(security chips)용 장치와 CVP에 의해 제조되는 이러한 장치들을 사용한 정보 처리 시스템에 있어서,
    표면 방출 레이저 또는 LED에서 미세정(12)이 투명 윈도우(13)를 형성하고, 보호층이 활성 영역(32) 및 브래그 반사기(35)의 상부에 위치하는 것을 특징으로 하는 보안 칩용 장치 및 정보 처리 시스템.
  29. 2개의 다른 웨이퍼를 접합하는 방법에 있어서,
    상기 양쪽 웨이퍼의 표면 상에 CVP법에 의해 미세정이 형성되고, H2O, 질소 또는 수소 하에서 고온에서 양쪽 표면이 함께 압착되는 것을 특징으로 하는 웨이퍼 접합 방법.
  30. 레이저, LED, 마이크로프로세서 및 광학 소자를 제조하기 위해 미세정 및 미세정 방법이 사용되는 광전 소자.
KR1020077023517A 2005-03-16 2006-02-08 저 유전상수 미세정층 및 나노구조 KR20070112410A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TR2005/00923 2005-03-16
TR2005/00923A TR200500923A2 (tr) 2005-03-16 2005-03-16 İleri Teknoloji Uygulamaları için Küçük Dielektrik Sabitli K
PCT/IB2006/050406 WO2006097858A2 (en) 2005-03-16 2006-02-08 Low-dielectric constant cryptocrystal layers and nanostructures

Publications (1)

Publication Number Publication Date
KR20070112410A true KR20070112410A (ko) 2007-11-23

Family

ID=36992107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077023517A KR20070112410A (ko) 2005-03-16 2006-02-08 저 유전상수 미세정층 및 나노구조

Country Status (9)

Country Link
US (1) US20080191218A1 (ko)
EP (1) EP1878043B1 (ko)
JP (1) JP5112289B2 (ko)
KR (1) KR20070112410A (ko)
CN (1) CN101176189B (ko)
CA (1) CA2602365C (ko)
EA (1) EA013649B1 (ko)
TR (1) TR200500923A2 (ko)
WO (1) WO2006097858A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007197302A (ja) * 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法および製造装置
US20130009128A1 (en) * 2010-03-31 2013-01-10 Gilberto Ribeiro Nanoscale switching device
CN102184873B (zh) * 2011-04-21 2012-10-10 北京科技大学 一种快速制备金刚石-碳化硅电子封装材料的方法
WO2013164659A1 (en) 2012-04-30 2013-11-07 Tubitak Methods for producing new silicon light source and devices
DE102017109423A1 (de) * 2017-05-03 2018-11-08 Osram Gmbh Verschlüsselung von Baken
US11605668B2 (en) * 2018-05-21 2023-03-14 Intel Corporation Pixel architectures for low power micro light-emitting diode displays
US11605760B2 (en) * 2018-05-21 2023-03-14 Intel Corporation Micro light-emitting diode displays having nanophosphors
CN109813760A (zh) * 2019-02-28 2019-05-28 江苏理工学院 一种氧化锌纳米线气体传感器及其制备方法
KR102581119B1 (ko) 2020-06-16 2023-09-20 고려대학교 세종산학협력단 인화게르마늄 나노시트 및 이의 제조방법
KR102602180B1 (ko) 2020-08-07 2023-11-13 고려대학교 세종산학협력단 비소화규소 나노시트 및 이의 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1955821A (en) * 1929-06-14 1934-04-24 Ac Spark Plug Co Ceramic process
JPH0810672B2 (ja) * 1987-07-03 1996-01-31 富士通株式会社 平板の接着方法
JP2766992B2 (ja) * 1989-07-14 1998-06-18 富士通株式会社 半導体装置の製造方法
EP0473509A3 (fr) * 1990-08-29 1992-03-18 Rhone-Poulenc Chimie Procédé de préparation de zéolithes à base de silice et éventuellement d'oxydes d'éléments tétravalents
JPH07283381A (ja) * 1994-04-08 1995-10-27 Canon Inc 貼合わせ半導体基体の製造方法
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
JP3753805B2 (ja) * 1996-09-19 2006-03-08 株式会社東芝 半導体試料の分解装置および試料分解方法
JPH10158010A (ja) * 1996-11-26 1998-06-16 Matsushita Electric Works Ltd 酸化珪素被膜の製造方法
US6468927B1 (en) * 2000-05-19 2002-10-22 Applied Materials, Inc. Method of depositing a nitrogen-doped FSG layer
JP2002039927A (ja) * 2000-07-19 2002-02-06 Toshiba Ceramics Co Ltd シリコンウェーハ表層の部分分析方法
JP2004123484A (ja) * 2002-10-04 2004-04-22 Crystal System:Kk 金属酸化物膜およびその用途
JP4310415B2 (ja) * 2003-04-28 2009-08-12 財団法人新産業創造研究機構 液相析出法によるマイクロパターニング方法
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding

Also Published As

Publication number Publication date
EA013649B1 (ru) 2010-06-30
CN101176189A (zh) 2008-05-07
CA2602365C (en) 2017-05-09
TR200500923A2 (tr) 2010-02-22
EA200701725A1 (ru) 2008-08-29
WO2006097858A3 (en) 2007-07-19
CA2602365A1 (en) 2006-09-21
WO2006097858A2 (en) 2006-09-21
EP1878043A2 (en) 2008-01-16
US20080191218A1 (en) 2008-08-14
JP5112289B2 (ja) 2013-01-09
EP1878043B1 (en) 2021-11-03
CN101176189B (zh) 2011-05-11
JP2008537844A (ja) 2008-09-25

Similar Documents

Publication Publication Date Title
KR20070112410A (ko) 저 유전상수 미세정층 및 나노구조
US8617669B1 (en) Laser formation of graphene
JP2008537844A5 (ko)
El-Kareh et al. Fundamentals of semiconductor processing technology
US8207521B2 (en) Method for producing catalyst-free single crystal silicon nanowires, nanowires produced by the method and nanodevice comprising the nanowires
KR101138865B1 (ko) 나노 와이어 및 그 제조 방법
US7618880B1 (en) Apparatus and method for transformation of substrate
TW452856B (en) Microstructure producing method capable of controlling growth position of minute particle or thin line and semiconductor device employing the microstructure
KR101020958B1 (ko) 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
US9337395B2 (en) Methods for producing new silicon light source and devices
KR100723418B1 (ko) 실리콘 나노 와이어, 실리콘 나노 와이어를 포함하는반도체 소자 및 실리콘 나노 와이어 제조 방법
US8088674B2 (en) Method of growing, on a dielectric material, nanowires made of semi-conductor materials connecting two electrodes
Joshi et al. LPCVD and PECVD silicon nitride for microelectronics technology
US20070052004A1 (en) Method of manufacturing nano crystals and application of the same
Prucnal et al. III–V semiconductor nanocrystal formation in silicon nanowires via liquid-phase epitaxy
KR100216605B1 (ko) 원자력 현미경을 이용한 반도체 나노세선 형성방법
Cerofolini et al. Terascale integration via a redesign of the crossbar based on a vertical arrangement of poly-Si nanowires
CN102290333A (zh) 一种适用于石墨烯基器件的栅氧介质的形成方法
Kim et al. Epitaxial germanium nanowires on GaAs grown by chemical vapor deposition
Wilhelm et al. Regular dislocation networks in silicon. Part I: Structure
Sun et al. Unexpected phosphorus doping routine of planar silicon nanowires for integrating CMOS logics
US8748260B2 (en) Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits
Jeon et al. Fabrication of metal nanoparticles as catalyst at low temperature and growth of silicon nanostructures
US8685826B2 (en) Method for manufacturing nano-crystalline silicon material from chloride chemistries for the semiconductor integrated circuits
Lamichhane et al. Thermal Induced Structural Conductivity in LPCVD Polysilicon Film on Silicon Nitride/SiO 2 Capped (100) Silicon

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application