CN112750685A - 氮化硼层、包括其的装置以及制造氮化硼层的方法 - Google Patents

氮化硼层、包括其的装置以及制造氮化硼层的方法 Download PDF

Info

Publication number
CN112750685A
CN112750685A CN202011180671.2A CN202011180671A CN112750685A CN 112750685 A CN112750685 A CN 112750685A CN 202011180671 A CN202011180671 A CN 202011180671A CN 112750685 A CN112750685 A CN 112750685A
Authority
CN
China
Prior art keywords
boron nitride
nitride layer
layer
substrate
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011180671.2A
Other languages
English (en)
Inventor
李昌锡
申铉石
申铉振
洪锡模
李珉贤
南胜杰
马庆烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
UNIST Academy Industry Research Corp
Original Assignee
Samsung Electronics Co Ltd
UNIST Academy Industry Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200054096A external-priority patent/KR20210052162A/ko
Application filed by Samsung Electronics Co Ltd, UNIST Academy Industry Research Corp filed Critical Samsung Electronics Co Ltd
Publication of CN112750685A publication Critical patent/CN112750685A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Composite Materials (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供氮化硼层、包括其的装置及制造氮化硼层的方法。所述氮化硼层包括氮化硼化合物并且在100kHz的工作频率下具有约2.5或更小的介电常数。

Description

氮化硼层、包括其的装置以及制造氮化硼层的方法
对相关申请的交叉引用
本申请要求在韩国知识产权局于2019年10月29日提交的韩国专利申请No.10-2019-0135755和于2020年5月6日提交的韩国专利申请No.10-2020-0054096的权益，将其各自的全部公开内容通过引用引入本文中。
技术领域
本公开内容涉及氮化硼层、包括氮化硼层的装置(设备)以及制造氮化硼层的方法。
背景技术
电子器件和半导体器件可主要通过将半导体、绝缘体和导体组合并连接来制造。例如，可布置电子器件和半导体器件以在半导体基底上形成多个单元(单位)器件，然后将绝缘层(层间绝缘层)和电极线重复地堆叠在其上，从而制造各种集成电路。
然而，在制造这样的器件或使这样的器件工作(运行)的过程中，由于施加电压/电流，构成层的温度可升高并且可产生电应力。这可导致在相邻的构成层之间的材料(原子)的扩散，这可使器件的性能劣化并且还降低其可靠性和耐久性。随着这样的器件的集成度提高，解决由在构成层之间的材料的扩散引起的问题可更加困难。另外，即使在没有材料的扩散时，由于具有高的集成度的器件的线之间的电场所引起的相互干扰，可发生信号延迟。
发明内容
提供具有介电常数的氮化硼层以及制造氮化硼层的方法。
提供包括具有介电常数的氮化硼层的装置。
另外的方面将部分地在随后的描述中阐明，并且部分地将由所述描述明晰，或者可通过实践本公开内容的所呈现的实施方式来获悉。
根据本公开内容的一个方面，氮化硼层包括氮化硼化合物，并且氮化硼层在100kHz的工作(运行)频率下具有约2.5或更小的介电常数。
在一些实施方式中，氮化硼层的硼与氮之比可为约0.9至约1.1。
在一些实施方式中，氮化硼层可为无孔的。
在一些实施方式中，氮化硼层可包括至少一个孔。
在一些实施方式中，氮化硼层可具有约1至约3g/cm3的质量密度。
在一些实施方式中，氮化硼层的击穿场(breakdown field)可为约4MVcm-1或更大。
在一些实施方式中，氮化硼层的击穿场可为约10MVcm-1或更小。
在一些实施方式中，氮化硼层的均方根(RMS)粗糙度可约0.3至约0.6nm。
在一些实施方式中，氮化硼层可具有约6.00eV或更小的能带隙。
在一些实施方式中，氮化硼化合物的氮和硼可包括sp2键。
在一些实施方式中，氮化硼层可具有约10％或更小的氢含量比率。
在一些实施方式中，氮化硼层在100kHz的工作频率下可具有约2.3或更小的介电常数。
在一些实施方式中，氮化硼层可为非晶的(无定形的)。
在一些实施方式中，氮化硼层在100kHz的工作频率下可具有约2.3至约2.5的介电常数。
在一些实施方式中，氮化硼层可包括纳米晶体。
根据另一实施方式，制造氮化硼层的方法包括：准备(制备)基底；和使用等离子体由包括氮化硼源的反应气体在约700℃或更低的温度下在基底上生长氮化硼层。
在一些实施方式中，准备基底可包括预处理基底。
在一些实施方式中，等离子体可包括以下的至少一种：电感(感应)耦合等离子体、电容耦合等离子体、微波等离子体、等离子体增强方法、电子回旋共振等离子体、电弧放电等离子体和螺旋波(螺旋)等离子体。
在一些实施方式中，氮化硼层在100kHz的工作频率下可具有约2.5或更小的介电常数。
在一些实施方式中，氮化硼层可包括非晶结构和纳米晶体的至少一种。
附图说明
由结合附图考虑的以下描述，本公开内容的一些实施方式的以上和其它方面、特征和优点将更加明晰，其中：
图1是示意地显示根据实施方式的用于制造氮化硼层的系统的图；
图2A至2C是说明根据实施方式的制造氮化硼层的方法的参考图；
图3A至3D是示出根据实施方式的氮化硼层的原子结构的图；
图4A是关于根据实施方式的氮化硼层的拉曼光谱结果；
图4B示出关于根据实施方式的氮化硼层的傅里叶变换红外光谱法(FTIR)光谱结果；
图5是示出关于根据实施方式的非晶氮化硼层的X射线光电子能谱法(XPS)分布(profile)结果的图；
图6示出关于根据实施方式的非晶氮化硼层的FTIR光谱结果；
图7A示出关于根据实施方式的非晶氮化硼层的高分辨率卢瑟福背散射光谱法(HR-RBS)分布结果；
图7B示出关于根据实施方式的非晶氮化硼层的高分辨率弹性反冲检测分析(HR-ERDA)分布结果；
图7C示出使用HR-RBS和HR-ERDA谱图算出的氮化硼层的组成比；
图8A示出关于根据实施方式的转移到基底上的氮化硼层的拉曼光谱结果；
图8B是根据实施方式的转移的氮化硼层的XPS图像。
图9A示出测量根据实施方式的非晶氮化硼层的介电常数的结果；
图9B示出关于通过使用椭圆偏振光谱法(SE)测量方法得到的氮化硼层的介电常数的结果；
图10A是关于根据实施方式的非晶氮化硼层的质量密度的模拟结果；
图10B是显示多种材料的介电常数与质量密度之间的关系的图；
图11是显示多种材料的介电常数与击穿场之间的关系的图；
图12是总结根据实施方式的非晶氮化硼层和六方氮化硼层的性质的表。
图13是对根据实施方式的非晶氮化硼层进行热扩散测试之后的能量色散谱法(EDS)线分布；
图14(i)是对作为对比例的TiN层进行热扩散测试后的横截面透射电子显微镜(TEM)图像，和图14(ii)是对作为对比例的TiN层进行热扩散测试后的EDS线分布；
图15是示出根据实施方式的非晶氮化硼层的根据温度的击穿偏压的结果；
图16A是根据实施方式的在约700℃下生长的氮化硼层的选择性区域电子衍射的图像；
图16B是根据实施方式的在约700℃下生长的氮化硼层的高倍TEM图像。
图16C示出根据实施方式的在约700℃下生长的氮化硼层的快速傅里叶变换结果；
图17是关于根据实施方式的纳米晶体(纳米结晶的)氮化硼层的拉曼光谱结果；
图18示出关于根据实施方式的纳米晶体氮化硼层的FTIR光谱结果；
图19是说明关于根据实施方式的纳米晶体氮化硼层的XPS分布结果的图；
图20是说明根据实施方式的使用纳米晶体氮化硼层作为扩散阻挡层的实例的图；
图21是示出根据实施方式的对于各频率的纳米晶体氮化硼层的介电常数的图；
图22A是在约400℃下生长的氮化硼层的原子力显微镜(AFM)图像；
图22B是在约700℃下生长的氮化硼层的AFM图像；
图23是说明根据一种实施方式的包括扩散阻挡层的多层结构的图；
图24是说明根据另一实施方式的包括扩散阻挡层的多层结构的横截面图；
图25是说明根据实施方式的包括氮化硼层的晶体管的参考图；
图26是说明根据实施方式的包括互连结构的半导体装置的参考图；
图27是说明根据实施方式的包括氮化硼层的场效应晶体管的图；
图28是说明根据实施方式的包括氮化硼层的垂直场效应晶体管的图；
图29是说明根据实施方式的包括氮化硼层的鳍型晶体管的图；
图30A是说明根据实施方式的包括氮化硼层的显示装置的一部分的图；
图30B是沿着图30A的线A-A′和B-B′截取的横截面图；和
图31是说明根据实施方式的包括氮化硼层的NAND闪存器件的图。
具体实施方式
现在将详细地介绍其实例在附图中示出的实施方式，其中相同的附图标记始终表示相同的元件。在这方面，本实施方式可具有不同的形式并且不应该被解释为限于本文中阐述的描述。因此，下面仅通过参考附图描述实施方式以解释方面。如本文中使用的，术语“和/或”包括相关列举项目的一个或多个的任何和全部组合。表述例如“的至少一个(种)”当在要素列表之前或之后时，修饰整个要素列表且不修饰所述列表的单独要素。
现在将详细地介绍其实例在附图中示出的实施方式。在附图中，其中相同的附图标记始终表示相同的元件。另外，为了便于说明和清楚起见，附图中示出的各层的尺寸可被放大。在这方面，本实施方式可具有不同的形式并且不应该被解释为限于本文中阐述的描述。
还将理解，当一个元件被称为“在”另外的元件“上”或“上方”时，该元件可与所述另外的元件直接接触，或者可存在另外的中间元件。除非在上下文中具有明显不同的含义，否则单数形式的表述包括复数形式的表述。应理解，当在说明书中部件“包括”或“包含”元件时，除非另外定义，否则其他元件不被排除在所述部件之外，并且所述部件可进一步包括其他元件。在上下文中术语“所述(该)”和类似指代的使用被解释为涵盖单数和复数两者。
在下面的实施方式中，将描述氮化硼层、通过使用等离子体制造所述氮化硼层的方法以及包括所述氮化硼层的装置。
图1是示意性地示出根据实施方式的用于制造氮化硼层的系统10的图。参考图1，用于制造氮化硼层的系统10可包括：腔室11，其包括用于氮化硼层的生长的反应气体可在其中移动的空间；供应源12，其将反应气体供应至腔室11；流量控制器13，其控制移动至腔室11的反应气体的质量流量；等离子体装置14，其在腔室11中产生等离子体；和炉15，其调节腔室11的温度，并可使氮化硼沉积在腔室11中。另外，用于调节温度的装置可为其中辐射热被传递到基底的热壁型，或者是其中直接加热基底的冷壁型。
图2A至2C是说明根据实施方式的制造氮化硼层的方法的参考图。
首先，可在系统10的腔室11中制备基底S。基底S可包括以下的至少一种：IV族半导体材料、半导体化合物、绝缘材料和金属。作为具体的实例，基底S可包括IV族半导体材料，例如Si、Ge或Sn。替代地，基底S可包括以下的至少一种：Si、Ge、C、Zn、Cd、Al、Ga、In、B、N、P、S、Se、As、Sb、Te、Ta、Ru、Rh、Ir、Co、Ti、W、Pt、Au、Ni、和Fe。另外，基底S作为基于SiCOH的成分可进一步包括例如N和F，并且还可包括孔以降低电容率(介电常数)。另外，基底S可进一步包括掺杂剂。上述基底S的材料仅是示例。
可在将基底S放置在腔室11中之前对基底S进行预处理。例如，可将基底S浸入有机溶剂诸如丙酮中，进行超声处理，然后用异丙醇(IPA)和氮气清洁。可对经清洁的基板S的表面进行等离子体处理诸如氧、氢、NH3等，使得可去除残留在表面上的碳杂质。另外，可将基底S浸入HF溶液中以除去天然氧化物或使用无水乙醇和N2气体除去残留的HF溶液。
用于生长氮化硼层的工艺温度可为约700℃或更低，其低于用于化学气相沉积工艺的温度。例如，腔室11内部的工艺温度可为约400℃。在工艺温度升高之前，可将用于生长氮化硼层的工艺压力设置为约2托或更小。例如，工艺压力可为10-2托或更小。
接下来，可将用于生长氮化硼层的反应气体注入腔室11中。在此，反应气体可为用于氮化硼层生长的氮化硼的源，并且可为包括氮和硼两者的源，例如硼吖嗪(B3N3H6)或氨-硼烷(NH3-BH3)。替代地，反应气体可包括包含氮的氮源和包含硼的硼源。氮源可包括以下的至少一种：氨(NH3)或氮气(N2)，且硼源可包括以下的至少一种：BH3、BF3、BCl3、B2H6、(CH3)3B和(CH3CH2)3B。
反应气体可进一步包括惰性气体。惰性气体可包括例如以下的至少一种：氩气、氖气、氦气、氪气和氙气。反应气体可进一步包括氢气。另外，注入腔室11中的反应气体的混合比例可根据氮化硼层的生长条件不同地改变。
流量控制器13可控制流入腔室11中的反应气体的流量。氮化硼的源的流量可低于其他反应气体。当使用等离子体使氮化硼层生长时，注入到腔室11中的反应气体的混合比，即氮化硼的源和惰性气体的体积比，可为例如约1:10至5000，并且氮化硼的源、惰性气体和氢气的体积比可为例如约1:10至5000:10至500。
由于氮化硼的源在比例上显著小于其他反应气体，因此氮化硼的结晶度可为弱的。因此，根据实施方式的氮化硼层可以非晶结构或纳米尺寸的晶体结构形成。
当供应过量的氮化硼的源时，氮化硼层可不规则地生长，并且前体可被吸附，且因此，氮化硼的源的流量可为低的。
例如，在生长氮化硼层时，流量控制器13可将氮化硼的源的流量控制为0.05sccm，将惰性气体的流量控制为50sccm，并将氢气的流量控制为20sccm。流量控制器13控制氮化硼源和惰性气体的流量，但不限于此。流量控制器13可仅控制氮化硼的源的流量。
随后，在将氮化硼的源引入腔室11中时，等离子体装置14可在腔室11内产生等离子体。在此，用于等离子体产生的功率可为约10W至约4000W。例如，用于等离子体产生的功率为约30W，但不限于此。
等离子体装置14可为提供包括以下的等离子体的装置：电感耦合等离子体、电容耦合等离子体、微波等离子体、等离子体增强方法、电子回旋共振等离子体、电弧放电等离子体、螺旋波等离子体等，但不限于此。例如，电感耦合等离子体装置可提供这样一种等离子体，其中通过由电磁感应(即，随时间变化的磁场)产生的电流提供能量。当用于产生等离子体的功率从等离子体装置14施加到腔室11的内部时，可在腔室11内部感应电场。如上所述，当在注入反应气体的状态下感应电场时，可形成用于氮化硼层BN的生长的等离子体。
参考图2B，活化氮N和活化硼B可由其中混合氮化硼的源、惰性气体和氢气的反应气体的等离子体产生，并且可吸附到基底S的表面上。另外，惰性气体的等离子体可连续地诱导基底S的活化，并因此，可加速活化氮N和活化硼B在基底S的表面上的吸附。活化氮N和活化硼B可作为非晶被吸附。即使活化氮和硼彼此结合，但由于它们的量很小，因此活化氮和硼可作为纳米尺寸的晶体被吸附。
参考图2C，随着甚至在低温下，活化氮N和活化硼B在基底S的表面上的吸附也被加速，因此氮化硼层BN可在基底S的表面上生长。根据本实施方式，由于氮化硼层BN在低温下(例如在700℃或更低的温度下)以低比例的活化氮N和活化硼B直接在基底S的表面上生长，因而生长的氮化硼层BN可具有弱的结晶性。
根据实施方式的氮化硼层BN可作为非晶生长或可作为纳米尺寸的晶体生长。尽管在作为非晶形成的氮化硼层BN中存在晶体，但是可存在3nm或更小的晶体，并且作为纳米晶体形成的氮化硼层BN可包括具有约100nm或更小的尺寸的晶体。更具体地，氮化硼层BN可包括具有约0.5nm至约100nm的尺寸的晶体。
根据实施方式的氮化硼层BN的厚度可为约100nm或更小。例如，氮化硼层BN的厚度可为50nm或更小。此外，因为氮化硼层BN包括非晶或纳米晶体，因而氮化硼层BN可形成为薄的。然而，氮化硼层BN不限于此。由于氮化硼层BN包括非晶或纳米晶体，因此氮化硼层BN可形成为厚的。氮化硼层BN的厚度可根据应用领域来选择。
在生长之后，可关闭等离子体，并且可在室温下逐渐冷却炉15。例如，可通过将20sccm的H2气体引入到腔室11中而在室温下冷却炉15。
可通过在使用上述方法制造的氮化硼层BN上形成另外的层来制造器件。替代地，制造的氮化硼层BN可转移至另外的层。当转移时，可应用氢氟酸转移技术，但是本公开内容不限于此。
如图2A至2C中所示地制造的氮化硼层BN可为非晶的。尽管根据实施方式的氮化硼层BN包括晶体，但是氮化硼层BN可包括纳米尺寸的晶体。由于低密度的活化氮和硼在低温下直接生长，因此结晶度可为弱的。生长温度和工艺压力的至少一个越低，非晶的含量越高。
在根据实施方式的氮化硼层BN中，氮与硼的比率可基本上相同。硼与氮的比例可为约0.9至约1.1。此外，氮化硼层BN可包含氢，但是氮化硼层BN中的氢含量可为低的。例如，氢可为约10％或更少。氮化硼层BN由于其氢含量低而可为化学稳定的。
根据实施方式的氮化硼层BN在约100kHz的工作频率下可具有3或更小的介电常数(在此，介电常数可意指相对于真空或空气的相对介电常数)。例如，非晶氮化硼层a-BN在约100kHz的工作频率下可具有2.3或更小的介电常数，和纳米晶氮化硼层nc-BN在约100kHz的工作频率下可具有2.3至2.5的介电常数。
另外，根据实施方式的氮化硼层BN的质量密度可根据氮化硼层BN的介电常数而变化。例如，根据实施方式的氮化硼层BN可具有1至3g/cm3的质量密度。
另外，根据实施方式的氮化硼层BN的击穿场可为4MVcm-1或更大。具体地，根据实施方式的氮化硼层BN的击穿场可为约5至约10MVcm-1。
根据实施方式的氮化硼层BN可具有光滑的表面。例如，氮化硼层BN的表面可具有约0.3至约0.6nm的均方根(RMS)粗糙度值。氮化硼层BN的表面粗糙度可由氮化硼的源的流量确定。
为了获得所述氮化硼层BN的性质，氮化硼层BN通过电感耦合等离子体-化学气相沉积(ICP-CVD)法在约10-4托的工艺压力和约400℃的工艺温度下在Si基底上生长。
图3A至3D是示出根据实施方式的在约400℃的工艺温度下生长的氮化硼层的原子结构的图。图3A是氮化硼层的低倍透射电子显微镜法(TEM)图像，和图3B是氮化硼层的选择性区域电子衍射的图像。图3B的图像示出没有可识别的结晶环的衍射图案。图3C是其中氮化硼层的原子无序地排列的氮化硼层的高倍TEM图像。另外，图3D是示出氮化硼层的快速傅立叶变换结果的图，并且示出非晶膜的典型扩散衍射图案。因此，可确认通过根据实施方式的制造方法制造的氮化硼层是非晶的。
图4A是根据实施方式的氮化硼层的拉曼光谱结果。SiO2/Si是相对于基底(例如包括SiO2/Si的基底)本身测量的拉曼光谱结果，和实施例1是在包括SiO2/Si的基底上形成根据实施方式的氮化硼层a-BN之后测量的拉曼光谱结果，并且Tri-hBN是在包括SiO2/Si的基底上外延生长三层六方氮化硼层之后测量的拉曼光谱结果。
如图4A中所示，基底的拉曼光谱和根据实施方式的氮化硼层的拉曼光谱彼此相似。当比较根据实施方式的非晶氮化硼层a-BN和三层六方氮化硼层Tri-hBN时，可确认在1373cm-1处的三层六方氮化硼层Tri-hBN中存在的峰不存在于非晶氮化硼层a-BN中。这可意味着，根据实施方式的氮化硼层a-BN不具有六方氮化硼层Tri-hBN中所包含的结晶度。
图4B示出根据实施方式的氮化硼层的傅立叶变换红外光谱法(FTIR)光谱结果。氮化硼层的FTIR光谱是使用s-极化(s-偏振，s-polarised)辐射以60°的入射角测量的。如图4B中所示，可确认，在根据实施方式的氮化硼层中，存在归因于横向光学模式(横光模)的在1370cm-1附近的吸收峰，而在1570cm-1附近存在另一吸收峰。在1570cm-1附近的峰的存在的意味着根据实施方式的氮化硼层具有非晶性质。
根据各实验结果，可确认在约400℃的工艺温度下形成的氮化硼层是非晶的。在下文中，通过使用根据实施方式的制造方法在约400℃的工艺温度下形成的氮化硼层被称为非晶氮化硼层a-BN。
图5是说明根据实施方式的非晶氮化硼层a-BN的X射线光电子能谱法(XPS)分布结果的图。如图5中所示，可确认，硼的1s和氮的1s的峰分别为190.4eV和397.9eV。可从图5的XPS分布确认，基于硼和氮各自的峰的大小，硼和氮的原子比为约1：1.08，并且包括sp2结合。
图6示出根据在实施方式的非晶氮化硼层a-BN的FTIR光谱结果。如图6中所示，在FTIR光谱中在对应于B-H和N-H的频率处未观察到峰。
图7A示出对于根据实施方式的非晶氮化硼层a-BN的高分辨率卢瑟福背散射光谱法(HR-RBS)分布结果，和图7B示出对于根据实施方式的非晶氮化硼层a-BN的高分辨率弹性反冲检测分析(HR-ERDA)分布结果。图7A示出在240-400keV的能量范围内测量的结果，和图7B示出在52-68keV的能量范围内测量的结果，其中可看出，测量到作为基底的原子的Si和O，并且测量到作为氮化硼层原子的B和N。另外，可以看出测量到氢。
图7C示出使用HR-RBS和HR-ERDA谱图计算的氮化硼层的组成比。如图7C中所示，可确认硼与氮的比例为约1.04：1。另外，可确认氮化硼层中的氢为约5.5％。
在基底上生长的氮化硼层的性质在上文中被证实。根据实施方式的氮化硼层可在包括催化剂材料的基底上生长，然后转移到另外的基底。
图8A和8B是说明根据实施方式的转移的氮化硼层的性质的图。图8A示出根据实施方式的转移到SiO2基底的氮化硼层的拉曼光谱结果。氮化硼层在约30W的等离子体功率和约300℃的生长温度下在铜箔上生长。然后，将生长的氮化硼层转移到SiO2基底，然后获得拉曼光谱。可确认，在其上未生长氮化硼层的SiO2基底的拉曼光谱与转移的氮化硼层的拉曼光谱相似。这可证实，转移的氮化硼层也是非晶的，像SiO2基底一样。
图8B是根据在实施方式的转移的氮化硼层的XPS图像。如图8B中所示，可确认，以与在约400℃的工艺温度下生长的氮化硼层相同的方式，硼的1s和氮的1s的峰分别为190.4eV和397.9eV。可从图8B的XPS分布确认，基于硼和氮各自的峰的大小，硼和氮的原子比为约1：1.08，并且包括sp2结合。因此，可确认，即使当生长的基底是催化剂基底时，可通过在低温下生长氮化硼层来获得非晶氮化硼层a-BN。
下面描述非晶氮化硼层a-BN的介电性质。介电常数是通过施加电场在材料中如何容易地感应电偶极子的物理量度。空气或真空的介电常数为1，但固态物质中的电极化性由与高性能电子学最相关的偶极、原子和电子分量(成分，组件，component)产生。来自这些的贡献可作为范围约10kHz至约30MHz的频率的函数来测量。介电常数可使用对金属-绝缘体-金属(MIM)结构的电容-频率测量来测量。为了比较，在不同的频率下测量对于非晶氮化硼层a-BN和六方氮化硼层h-BN的相对介电常数。
图9A示出测量根据实施方式的在约300℃的生长温度下生长的非晶氮化硼层a-BN的介电常数的结果。图9A中所示的介电常数是超过50次测量的介电常数的平均值。如图9A中所示，非晶氮化硼层a-BN和六方氮化硼层h-BN的介电常数可与工作频率成反比。可确认，在约10kHz的工作频率下，非晶氮化硼层a-BN和六方氮化硼层h-BN的介电常数分别为约2和3.5。可确认，在约100kHz的工作频率下，非晶氮化硼层a-BN和六方氮化硼层h-BN的介电常数分别为约1.78和3.28。可确认，非晶氮化硼层a-BN在1MHz频率下的介电常数减小到约1.16，这接近于空气或真空的介电常数。这是因为非晶氮化硼层a-BN的低介电常数归因于BN之间的非极性键以及缺乏有序(其即使在高频率下也防止偶极取向(偶极对齐，dipolealignment))。
氮化硼层的折射率n可使用椭圆偏振光谱法(SE)测量方法测量，并且其介电常数k可使用折射率n与介电常数k的关系(即n2＝k)来获得。
图9B示出使用SE测量方法的氮化硼层的介电常数的结果。使用SE测量方法的在633nm波长处的六方氮化硼层h-BN和非晶氮化硼层a-BN的折射率分别为2.16和1.37。因此，可确认，六方氮化硼层h-BN和非晶氮化硼层a-BN的介电常数分别为4.67和1.88，并且与用在100kHz下的电测量获得的值接近相同。
图10A是模拟根据实施方式的非晶氮化硼层a-BN的质量密度的结果。在Si基底上生长具有40nm的厚度的非晶氮化硼层a-BN，然后沿z方向模拟质量密度，所述z方向是Si基底上的非晶氮化硼层a-BN的厚度方向。如图10A中所示，可确认，非晶氮化硼层a-BN的质量密度为约2g/cm3。可看出，非晶氮化硼层a-BN具有低介电常数和高密度，使得机械强度不劣化。
图10B是示出多种材料的介电常数与质量密度之间的关系的图。如图10B中所示，材料的介电常数和质量密度通常是成比例的(成正比的)。因此，具有低介电常数的材料可具有低质量密度和低机械强度。然而，具有约2的介电密度的非晶氮化硼层a-BN具有约2的质量密度，其相对地高于其他材料。因此，非晶氮化硼层a-BN可具有高的机械强度。
同时，作为实施低介电材料的另一方法，为了利用空气的低介电常数使材料为多孔的。但是，这可降低材料的密度，其进而导致差的机械强度。然而，非晶氮化硼层a-BN具有良好的机械强度，因为非晶氮化硼层a-BN不是多孔的，如以上图3A至3D中所示。可在非晶氮化硼层a-BN中形成至少一个孔。可在非晶氮化硼层a-BN中形成多个孔，且因此可进一步降低介电常数。在一些情况下，可将其他材料填充到非晶氮化硼层a-BN的孔中。即使非晶氮化硼层a-BN的孔用其他材料填充，非晶氮化硼层a-BN的利用可增加，而不显著提高介电常数。
图11是示出多种材料的介电常数与击穿场之间的关系的图。如图11中所示，可确认介电常数和击穿场成比例(成正比)关系。如图11中所示，可确认，非晶氮化硼层a-BN的击穿场比具有接近2的介电常数的其他材料的击穿场高。
图12是总结根据实施方式的非晶氮化硼层a-BN和六方氮化硼层的性质的表。如图12中所示，可确认，非晶氮化硼层a-BN在100kHz或更大的工作频率下具有2或更低的介电常数。另外，非晶氮化硼层a-BN的击穿场为7.3MV-cm-1，这比六方氮化硼层的击穿场大得多，并且对于633nm的电磁波的折射率也为2或更低。
由于如上所述的电和介电性质，非晶氮化硼层a-BN可用作层间绝缘层。特别地，当将非晶氮化硼层a-BN用作导电材料之间的层间绝缘层时，可降低寄生电容。
另外，由于非晶氮化硼层a-BN是化学稳定的，因此非晶氮化硼层a-BN可用作扩散阻挡物(屏障)。
例如，逻辑和存储器件的后道工序(back end of line，BEOL)CMOS制造中的关键步骤是在低介电材料和金属线互连件之间沉积扩散阻挡物以防止金属原子迁移到绝缘体中。理想地，如果低介电材料也可用作扩散阻挡物，则可不必沉积单独的扩散阻挡物。根据实施方式的非晶氮化硼层a-BN由于其低介电常数和大击穿场而可用作扩散阻挡物。
图13是对根据实施方式的非晶氮化硼层a-BN的热扩散测试之后的能量色散谱法(EDS)线分布。根据实施方式，在Si基底上形成具有3nm的厚度的非晶氮化硼层a-BN，并且在根据实施方式的非晶氮化硼层a-BN上沉积80nm的钴层。通过在600℃下在真空中退火Co/a-BN/Si器件1小时，测试非晶氮化硼层a-BN的扩散阻挡性能。
如图13中所示，可确认，根据厚度的高度，钴成分和硅成分被分开。这意味着钴组分没有扩散到硅区域中。可看出，非晶氮化硼层a-BN起到扩散阻挡物的作用。
图14(i)是作为对比例的TiN层的热扩散测试后的横截面TEM图像，和图14(ii)是作为对比例的TiN层的热扩散测试后的EDS线分布。在硅基底上形成3nm厚度的TiN层，并在TiN层上沉积80nm的钴层。然后，将Co/TiN/Si器件在600℃下在真空中退火约1小时。结果，如图14(i)和图14(ii)中所示，可确认钴从钴层分离，并且分离的钴扩散到硅基底。
从图13、14(i)、14(ii)的结果可看出，非晶氮化硼层a-BN具有比通常用作扩散阻挡物的TiN层更大的防止金属扩散的作用。
图15是示出根据实施方式的非晶氮化硼层a-BN的根据温度的击穿偏压的结果。可看出，非晶氮化硼层a-BN的击穿偏压与温度成反比。尽管击穿电压随着温度的升高而减小，但是可看出，非晶氮化硼层a-BN的击穿偏压大于TiN层的击穿偏压。这意味着非晶氮化硼层a-BN在多种温度下是稳定的，且结果，非晶氮化硼层a-BN可为用于高性能CMOS电子器件的优异的低k材料。
通过在400℃或更低的低温下使用电感耦合等离子体-化学气相沉积(ICP-CVD)方法形成的氮化硼层是非晶的，并且可起到扩散阻挡的作用。另外，与具有类似介电常数的材料相比，非晶氮化硼层a-BN具有低介电常数并且具有大的击穿场。非晶氮化硼层a-BN是在400℃或更低的低温下制造的，并且可取决于基底、压力等来调节工艺温度。例如，当基底用作用于形成氮化硼层的催化剂时，氮化硼层可在低于400℃、例如300℃的温度下形成。
下面将描述在高于400℃的温度下形成的氮化硼层。例如，通过使用ICP-CVD方法在约10-4托的工艺压力和约700℃的工艺温度下在硅基底上生长氮化硼层。
图16A至16C是示出根据实施方式的在约700℃下生长的氮化硼层的原子结构的图。图16A是在约700℃下生长的氮化硼层的选择性区域电子衍射的图像。图16A的图像示出多晶环图案。图16B是在约700℃下生长的氮化硼层的高倍TEM图像，其中可确认排列纳米尺寸的小的微晶。另外，图16C是示出在约700℃下生长的氮化硼层的快速傅立叶变换结果的图，其中可确认氮化硼层具有六方超结构。因此，可确认在高于约400℃、例如700℃的温度下生长的氮化硼层包括纳米尺寸的微晶。
纳米晶体氮化硼层nc-BN具有良好的机械强度，因为纳米晶体氮化硼层nc-BN不是多孔的，如以上图3A至3D中所示。根据纳米晶体氮化硼层nc-BN应用于其的装置，可在纳米晶体氮化硼层nc-BN中形成一个或多个孔。可在纳米晶氮化硼层nc-BN中形成多个孔，并且因此可进一步降低介电常数。根据实施方式，可将其他材料填充到纳米晶体氮化硼层nc-BN的孔中。即使纳米晶体氮化硼层nc-BN的孔用其他材料填充，纳米晶体氮化硼层nc-BN的利用可增加，而不显著提高介电常数。
图17是根据实施方式的纳米晶体氮化硼层nc-BN的拉曼光谱结果。如图17中所示，可确认，在包括SiO2/Si的基底和非晶氮化硼层a-BN中，在约1370cm-1的波长处不存在峰，而在作为在700℃下形成的氮化硼层的实施例2和六方氮化硼层Tri-hBN中在约1370cm-1的波长处存在峰。可看出，在700℃下形成的氮化硼层具有结晶性。在下文中，将具有纳米尺寸的微晶的氮化硼层称为纳米晶体氮化硼层nc-BN。
图18示出根据实施方式的纳米晶体氮化硼层nc-BN的FTIR光谱结果。所述氮化硼层的FTIR光谱是使用s-极化辐射以60°的入射角测量的。如图18中所示，可确认，在纳米晶体氮化硼层nc-BN中，存在归因于横向光学模式的在1370cm-1附近的吸收峰，而在1570cm-1附近没有吸收峰。这意味着根据实施方式的纳米晶氮化硼层nc-BN不具有非晶性质。
图19是说明根据实施方式的纳米晶体氮化硼层nc-BN的XPS分布结果的图。如图19中所示，可确认，硼的1s和氮的1s的峰分别为190.3eV和397.9eV。可确认，纳米晶体氮化硼层nc-BN和非晶氮化硼层a-BN的硼的1s和氮的1s的峰几乎相同。可从图19的XPS分布确认，硼与氮的原子比为约1：1.08。
图20是说明其中根据实施方式的纳米晶体氮化硼层nc-BN用作扩散阻挡层的实例的图。在700℃下在硅基底上生长氮化硼层，并且在氮化硼层上沉积50nm的厚度的钴层。在700℃下生长的氮化硼层可为纳米晶体氮化硼层nc-BN。之后，将上述结构在600℃下真空退火1小时。如图20中所示，在硅基底上观察到非常低密度的针状硅化钴。可确认，即使在退火条件下，纳米晶体氮化硼层nc-BN也起到扩散阻挡物的作用。
图21是示出根据实施方的纳米晶体氮化硼层nc-BN的对于各频率的介电常数的图。如图21中所示，可确认，在约50kHz至约1MHz的工作频率范围内，纳米晶体氮化硼层nc-BN具有2.5或更低的的介电常数。例如，可确认纳米晶体氮化硼层nc-BN具有约2.3至约2.5的介电常数。可确认，结晶六方氮化硼在约50MHz至约100kHz的工作频率范围内通常具有约2.9至约3.8的介电常数，而纳米晶体氮化硼层nc-BN具有2.5或更低的低介电常数。如上所述，纳米晶体氮化硼层nc-BN由于其低介电常数可用作层间绝缘层。特别地，当将纳米晶体氮化硼层nc-BN用作导电材料之间的层间绝缘层时，可降低寄生电容。
即使非晶氮化硼层a-BN本身不是多孔的，可取决于非晶氮化硼层a-BN应用于其的装置，在非晶氮化硼层a-BN中形成孔。可在非晶氮化硼层a-BN中形成多个孔，且因此可进一步降低介电常数。
非晶氮化硼层a-BN可具有约6.00eV或更小的能带隙。通常，可确认，三层六方氮化硼层具有约6.05eV的能带隙，而在400℃下生长的氮化硼层具有约5.96eV的能带隙，和在700℃下生长的氮化硼层具有约5.85eV的能带隙。即，非晶氮化硼层a-BN和/或纳米晶体氮化硼层nc-BN具有比六方氮化硼层低的能带隙。因此，非晶氮化硼层a-BN和/或纳米晶体氮化硼层nc-BN是化学稳定的。
图22A是在约400℃下生长的氮化硼层BN的原子力显微镜(AFM)图像，和图22B是在约700℃下生长的氮化硼层的AFM图像。如图22A中所示，确认在约400℃下生长的氮化硼层BN的表面粗糙度为约0.45nm，和如图22B中所示，在约700℃下生长的氮化硼层的表面粗糙度为约0.39nm。因为非晶氮化硼层a-BN的表面是光滑的，所以容易在所述氮化硼层BN上形成另外的层，从而使装置的制造容易。
图23是示出根据一种实施方式的包括扩散阻挡层的多层结构100的图。如图23中所示，多层结构100可包括第一材料层110、与第一材料层110分开的第二材料层120、以及在第一材料层110和第二材料层120之间的扩散阻挡层130。
第一材料层110和第二材料层220可包括不同的材料。扩散阻挡层130可抑制或防止在第一材料层110和第二材料层120之间的材料(原子)的移动(扩散)。扩散阻挡层130可包括上述非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN的至少一种。另外，扩散阻挡层130可进一步包括除非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN之外的材料。例如，扩散阻挡层130可包括具有二维晶体结构的基于金属硫属化物的材料和石墨烯。替代地，扩散阻挡层130可包括Ti、Ta、TiN、TaN、TiSiN、WC、Co、MnN、Mn和金属硅化物等。图23的第一和第二材料层110和220之一可为导电材料，且另一个可为半导体材料。替代地，第一和第二材料层110和120之一可为导电材料，且另一个可为绝缘材料。
例如，第一材料层110可为绝缘层，和第二材料层120可为导电层。第一材料层110可为包括氧化硅、氮化硅、氮化硅等、或者包括具有高于氮化硅的介电常数的介电常数的高介电材料的绝缘层。替代地，第一材料层110可包括基于SiCOH的有机-无机杂化绝缘材料。用于通常的电子器件或半导体器件的任何绝缘材料可应用于第一材料层110。第二材料层120可为金属层或金属化合物层。在这种情况下，扩散阻挡层130可抑制/防止第二材料层120的材料、例如金属原子向第一材料层110的移动/扩散。
图24是示出根据另一实施方式的包括扩散阻挡层210的多层结构200的横截面图。
参考图24，可设置扩散阻挡层210以覆盖导电层220的至少一个表面。例如，可设置扩散阻挡层210以覆盖导电层220的整个侧表面。导电层220可为包括金属或金属化合物的层。扩散阻挡层210可进一步包括除非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN之外的材料。尽管未示出，但是可在其间具有扩散阻挡层210的情况下进一步设置结合至导电层220的另外的材料层。所述另外的材料层可为半导体层或绝缘层。另外，可在扩散阻挡层210和导电层220之间进一步设置所需的和/或替代地预定的粘合层。尽管未示出，但是可设置扩散阻挡层210以围绕导电材料层的整个侧表面。
图25是示出根据实施方式的包括氮化硼层的晶体管300的参考图。
参考图25，晶体管300可括：基底310、设置在基底310上的沟道320、设置成向沟道320施加电压并且彼此间隔开的源极332和漏极334、设置成在沟道320上形成电场的栅极340、以及设置在沟道320和栅极340之间的栅绝缘层350。
基底310可包括诸如硅(Si)、硅-锗、碳化硅(SiC)、玻璃、塑料等的材料。此外，基底310可包括外延层、绝缘体上硅(silicon-on-insulator，SOI)层、绝缘体上半导体(SEO)层等。
沟道320可根据产品设计作为合适的半导体选择并形成。例如，沟道320可为氧化物半导体、有机半导体、非晶硅、多晶硅等。例如，氧化物半导体可包括氧化锌(ZnO)或InZnO(IZO)、InGaZnO(IGZO)、HfInZnO(HIZO)等，其掺杂有氧化锌(ZnO)和铟(In)、镓(Ga)、铪(Hf)、锡(Sn)等。
源极332和漏极334可通过沟道320电连接。源极332和漏极334可包括导电材料。例如，源极332和漏极334可包括金属、金属合金、导电金属氧化物、导电金属氮化物等。源极332和漏极334可以单层或多层结构形成。
栅极340可包括具有导电性的材料，并且可包括金属、金属合金、导电金属氧化物、导电金属氮化物等。此外，栅极340可包括掺杂有杂质的半导体材料。
栅绝缘层350可形成在栅极340和沟道320之间。栅绝缘层350可包括根据实施方式的非晶氮化硼层a-BN或纳米晶体氮化硼层nc-BN。
根据实施方式的非晶氮化硼层a-BN或纳米晶体氮化硼层nc-BN可用作互连结构的一个组件。互连结构的加工和构成可应用于前道工序(FEOL)半导体加工和构成、后道工序(BEOL)半导体加工和构成、或两者。
FEOL是集成电路(IC)制造的一部分，其中各器件(例如，晶体管、电容器、电阻器等)在半导体基底或层上被图案化。FEOL通常覆盖所有直至(但不包括)金属互连层的沉积。在最后的FEOL操作之后，所得物可典型地为具有隔离的晶体管的晶片(例如，没有任何线)。
BEOL是IC制造的第二部分，其中各器件(例如，晶体管、电容器、电阻等)用在晶片上的线(例如，一个或多个金属化层)互连。BEOL可包括触点、绝缘层(电介质)、金属平面(metal level)、和用于芯片至封装连接的接合位点。在制造阶段的BEOL部分中，可形成触点(焊盘(垫，pad))、互连线、通孔和介电结构。在最近的IC工艺中，在BEOL中可添加超过10个金属层。
图26是说明根据实施方式的包括互连结构420的半导体装置400的参考图。
参考图26，半导体装置400可包括基底410和设置在基底410上的互连结构420。在此，互连结构420可包括介电层422、导线424和扩散阻挡层426。
基底410可为半导体基底。例如，基底410可包括IV族半导体材料、III/V族半导体化合物或II/VI族半导体化合物。作为具体实例，基底410可包括Si、Ge、SiC、SiGe、SiGeC、Ge合金、GaAs、InAs、InP等。然而，这仅是示例，并且多种其他半导体材料可用作基底410。
基底410可包括单层或其中堆叠不同的材料的多层。基底410可包括例如绝缘体上硅(SOI)基底或绝缘体上硅锗(SGOI)基底。另外，基底410可包括非掺杂的半导体材料或掺杂的半导体材料。
基底410可包括至少一个半导体器件(未示出)。所述半导体器件可包括例如以下的至少一种：晶体管、电容器、二极管和电阻器。然而，半导体器件不限于此。
介电层422可形成在基底410上。介电层422可具有单层结构或其中堆叠不同的材料的多层结构。介电层422可包括在通常的半导体制造工艺中使用的介电材料。例如，介电层422可包括氧化硅、氮化物、氮化硅、碳化硅、硅酸盐等。然而，这仅是示例，并且其他多种介电材料可用作介电层422。另外，介电层422可包括基于SiCOH的有机/无机杂化介电材料。此外，介电层422可包括非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN的至少一种。当介电层422包括非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN的至少一种时，由于介电层422还可起到稍后描述的扩散阻挡层426的作用，因此可不单独地提供扩散阻挡层426。
可在介电层422中以所需的和/或替代地预定的深度形成至少一个沟槽422a。在此，至少一个沟槽422a可形成为不与基底110接触或者可形成为与基底410接触。在图26中，在介电层422中形成两个沟槽422a，其中一个沟槽422a不与基底410接触，和另一个沟槽422a与基底410接触。
可提供导线424以填充沟槽422a的内部。导线424可包括具有优异的导电性的金属或金属合金。例如，导线424可包括Cu、Ru、Al、Co、W、Mo、Ti、Ta、Ni、Pt、Cr、Rh、Ir或其合金。然而，导线424不限于此，并且多种其他金属可用作导线424。
扩散阻挡层426可设置在沟槽422a的内壁上。在此，可设置扩散阻挡层426以在介电层422和导线424之间覆盖导线424。具体地，可在沟槽422a的内壁上设置扩散阻挡层426以覆盖导线424的侧表面和下表面。导线424的上表面可被扩散阻挡层426暴露。扩散阻挡层426可防止形成导线424的材料的扩散。另外，扩散阻挡层426可另外地用作介电层422和导线424之间的粘合层。扩散阻挡层426可包括根据实施方式的非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN中的至少一种。
另外，非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN可用作多种电子装置中的扩散阻挡层。氮化硼层可直接在电子装置上生长，或者氮化硼层可在基础基底上生长并且可转移至电子装置。
非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN可直接在电子装置的一些组件上生长，因为非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN在低温下生长。另外，由于所述氮化硼层的表面粗糙度低，因此电子装置的其他组件可直接堆叠在生长的氮化硼层BN上。
另外，在两个材料层之间的材料(或原子)的移动(扩散)被抑制，且因此所述氮化硼层即使在薄的厚度、例如5nm或更低的厚度下也可起到扩散阻挡层的作用。因此，集成电路(或晶体管)的集成度可增加。
同时，随着半导体器件集成，在导电材料层之间产生寄生电容。上述寄生电容具有延迟半导体器件的信号传输的问题。根据实施方式的非晶氮化硼层或纳米晶体氮化硼层具有低介电常数，且因此非晶氮化硼层或纳米晶体氮化硼层用作导电材料层之间的层间绝缘层以降低寄生电容。用作层间绝缘层的非晶氮化硼层和纳米晶体氮化硼层的厚度可为约5nm或更高。
另外，非晶氮化硼层或纳米晶体氮化硼层使得实现低温工艺，且因此可在电子装置的材料层上形成，而不破坏电子装置的其他材料。另外，由于非晶氮化硼层或纳米晶体氮化硼层具有低的表面粗糙度，因此可顺序地堆叠其他材料层。上述半导体器件可包括晶体管、电阻器、电容器等。
图27是说明根据实施方式的包括氮化硼层的场效应晶体管500的图。图27中公开的场效应晶体管500可包括：设置在基底510上的多个沟道520、与沟道520接触的源极532和漏极534、以及与沟道520间隔开的多个栅极540。
基底510可为绝缘基底或具有形成在其表面上的绝缘层的半导体基底。半导体基底可包括例如Si、Ge、SiGe或III-V族半导体材料。基底510可为例如具有形成在其表面上的氧化硅的硅基底，但不限于此。
在基底510上，源极532和漏极534可沿着第一方向彼此间隔开，并且源极532和漏极534之间的多个沟道520可沿着第二方向彼此间隔开。第一方向可为x方向，和第二方向可为y方向。
多个栅极540可分别地与沟道520间隔开，并且栅绝缘层550可设置在栅极540和沟道520之间。例如，可设置栅绝缘层550以围绕栅极540的至少一部分。例如，可在第二方向上交替地布置栅极540和沟道520，并且可形成栅绝缘层550以围绕栅极540。
栅绝缘层550可在沟道520和栅极540之间绝缘并且抑制泄漏电流。
在各沟道520与源极532和漏极534之间的接触可具有边缘接触形式。例如，沟道520的各端与源极532和漏极534接触。
同时，各栅极540可与源极532和漏极534间隔开，并且可在栅极540和源极532之间以及在栅极540和漏极534之间进一步提供间隔物560。由于源极532、栅极540和漏极534在第一方向上布置，因而寄生电容可出现在源极532和栅极540之间以及在栅极540与漏极534之间。
为了降低寄生电容，根据实施方式的间隔物560可包括所述非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN的至少一种。上述非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN在100kHz的频率下具有2.5或更小的介电常数，这可有效地降低寄生电容。间隔物560可进一步包括除了根据实施方式的氮化硼层之外的具有低介电常数的材料。
另外，根据实施方式的非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN不具有多孔性(孔隙率)并且具有机械强度，从而支撑设置在间隔物560的上层上的沟道520。
根据实施方式的场效应晶体管500可具有多桥形状，其中多个沟道520各自堆叠成沿着远离基底510的方向间隔开，其两端与源极532和漏极534接触。多桥形状的沟道可减少短沟道效应并减小由源极/漏极占据的面积，且因此对于高集成度是有利的。另外，由于无论沟道的位置，沟道可保持均匀的源极/漏极结电容，因此存在如下的优点：它可应用于高速且高可靠性器件。
栅绝缘层550可包括高k介电材料，其是高介电常数材料。栅绝缘层550可包括例如氧化铝、氧化铪、氧化锆铪、氧化镧等。然而，栅绝缘层550不限于此。
栅绝缘层550可包括铁电材料。当栅绝缘层550包括铁电材料时，场效应晶体管500可应用于例如逻辑器件或存储器件。当栅绝缘层550包括铁电材料时，由于可通过负电容效应来降低亚阈值摆幅(SS)，因此可在减小场效应晶体管500的尺寸的同时改善性能。
铁电材料在结晶化的材料结构的晶胞中具有非中心对称的电荷分布，并因此具有自发电偶极子，即自发极化。因此，即使在没有外部电场的情况下，铁电材料也通过偶极子具有剩余极化。另外，极化方向可通过外部电场切换至域单元。铁电材料可包括例如选自以下的至少一种氧化物：Hf、Si、Al、Zr、Y、La、Gd和Sr，但这是示例。另外，如果必要，铁电材料可进一步包括掺杂剂。
栅绝缘层550可具有包括高k材料和铁电材料的多层结构。栅绝缘层550可包括电荷俘获层、例如氮化硅，使得场效应晶体管500可作为具有存储特性的存储晶体管工作(运行)。
图28是说明根据实施方式的包括氮化硼层的垂直场效应晶体管600的图。图28中所示的场效应晶体管600可称为垂直场效应晶体管，因为电流通过从基底610在垂直方向上延伸的沟道620在垂直方向上流动。图28的场效应晶体管600可包括基底610、沟道620、源极632、漏极634、栅极640、栅绝缘层650和间隔物660。
基底610可包括例如一种或多种半导体材料，例如Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC和/或InP。在一些实施方式中，基底610可为块状硅(体硅)基底或绝缘体上硅(SOI)基底。
沟道620可在第一方向(例如，x轴方向)上彼此间隔开。第一方向可平行于基底610的上表面。各沟道620可在第二方向(例如，y轴方向)上从基底610的上表面突出。第二方向可垂直于基底610的顶表面。形成通道620可包括在基底610上形成掩模层(未示出)并使用该掩模层作为蚀刻掩模来蚀刻基底610以形成沟道620。
源极632可设置在基底610上。源极632可在围绕沟道620的一部分的同时形成接触。可通过使用基底610作为种子层进行外延生长工艺来形成源极632，并且可在外延生长工艺期间添加杂质。然而，源极632不限于此。可通过将杂质注入基底610中来形成源极632。另外，源极632可设置成与沟道620的侧表面接触，但不限于此，并且可设置成与沟道620的下表面接触。
第一间隔物662可设置在源极632上，并且栅极640和栅绝缘层650可设置在第一间隔物662上。第一间隔物662可设置成围绕沟道620的侧表面的一部分，并且栅极640可设置在第一间隔物662上，同时与沟道620间隔开。栅绝缘层650可设置在第一间隔物662上且在栅极640和沟道620之间。栅绝缘层650和栅极640也可在第一间隔物662上垂直延伸。
第二间隔物664可设置在栅极640和栅绝缘层650上，并且第二间隔物664可设置成围绕沟道620的侧表面的一部分。
另外，可在沟道620上形成漏极634。可通过使用沟道620作为种子层的外延生长工艺来形成漏极634。漏极634可设置成覆盖第二间隔物664的至少一部分。
第一和第二间隔物662和664可包括根据实施方式的非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN的至少一种。上述非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN具有低介电常数，且因此可降低寄生电容。第一和第二间隔物662和664可进一步包括除了根据实施方式的氮化硼层之外的具有低介电常数的材料。
另外，根据实施方式的非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN不具有多孔性(孔隙率)并且具有机械强度，使得第一间隔物662可支撑栅极640和栅绝缘层650，并且第二间隔物664可支撑漏极634。
另外，可在形成源极632之后形成第一间隔物662，并且可在形成栅极640和栅绝缘层650之后形成第二间隔物664。第一和第二间隔物662和664可通过在低温下形成非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN而形成，且因此，可不破坏源极632和栅极640。
在图28中，源极632形成在沟道620的下部侧，和漏极634形成在沟道620的上部侧，但是源极632和漏极634不限于此。漏极634可形成在沟道620的下部侧，和源极632可形成在沟道620的上部侧。
图29是说明根据实施方式的包括氮化硼层的鳍型晶体管700的图。图29的鳍型晶体管700是具有在基底710上突出的鳍结构的三维晶体管。由于鳍型晶体管700可使用突出的鳍结构722和724作为沟道720，因而可充分确保沟道长度。因此，可防止或最小化短沟道效应，并且可改善泄漏电流和面积问题的产生。
晶体管700可包括基底710、有源鳍(活性鳍，active fin)722、虚设鳍(虚拟鳍，dummy fin)724、栅极740、栅绝缘层750和间隔物760。尽管未在图中示出，但有源鳍722的各端电连接至源极和漏极。尽管说明两个有源鳍作为沟道720，但有源鳍的数量不限于此。
基底710可为半导体基底。例如，半导体基底可包括硅、绝缘体上硅(SOI)、蓝宝石上硅(silicon-on-sapphire)、锗、硅-锗和砷化镓的任一种。
有源鳍722和虚设鳍724可设置成连接至基底710。在一种实施方式中，有源鳍722可为以从基底710突出到垂直部分的部分掺杂有n+或p+的有源(活性)区域，并且虚设鳍724可为以从基底710突出到垂直部分的部分未掺杂的区域。在另一实施方式中，有源鳍722和虚设鳍724两者可为掺杂有n+或p+的有源区域。
各有源鳍722可具有宽度和高度，并且有源鳍722的宽度和高度可决定沟道层的宽度和高度。沟道720的宽度和高度可通过有源鳍722的数量来增加。
栅绝缘层750可设置在有源鳍722和虚设鳍724上。栅绝缘层750可包括氧化物层、氮化物层或氧氮化物层的任一种。
间隔物760可设置为在有源鳍722和虚设鳍724之间的空间中具有所需的和/或替代地预定的高度。通过包括根据实施方式的非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN的至少一种，间隔物760可由具有低介电常数的材料形成。间隔物760可进一步包括除了根据实施方式的氮化硼层之外的具有低介电常数的介电材料。间隔物760可设置在有源鳍722和虚设鳍724之间，使得间隔物760可用作器件隔离层以及可降低寄生电容。
栅极740可设置在栅绝缘层750和间隔物760的上部部分上。因此，栅极740可具有围绕有源鳍722、虚设鳍724和间隔物760的结构。换句话说，有源鳍722和虚设鳍724可具有设置在栅极740内的结构。栅极740可包括金属材料诸如W、Ta等，其氮化物，其硅化物，掺杂的多晶硅等，并且可使用沉积工艺形成。
除了根据实施方式的低介电常数的非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN之外，可用在多种电子装置中。
图30A和30B是说明根据实施方式的包括氮化硼层的显示装置800的一部分的图。图30A是说明根据实施方式的包括氮化硼层的显示装置800的一部分的图，和图30B是沿着图30A的线A-A'和B-B'截取的横截面图。
参考图30A和30B，在绝缘基底810上形成用于传输栅信号的栅线路822和824。栅线路822和824包括在一个方向(例如，水平方向)上延伸的栅线822、和通过从栅线822以突出形状突出而形成的薄膜晶体管的栅极824。
另外，用于传输存储电压的存储线路828和829形成在绝缘基底810上。存储线路828和829包括跨越像素区域基本上平行于栅线822形成的存储线828、和从存储线828分支并平行于数据线862延伸的存储电极829。
存储电极829可以沿着数据线862形成的方形环的形式形成。即，在存储电极829的中心中形成开口区域，使得安置数据线862，并且存储电极829的环部分的至少一部分与像素电极880重叠。
可以多种形式修改存储电极829和存储线828的形状和布置，并且当由像素电极880和栅线822的重叠引起的存储电容足够时，可不形成存储电极829和存储线828。
栅线路822和824以及存储线路828和829可包括基于铝的金属例如铝(Al)和铝合金、基于银的金属例如银(Ag)和银合金、基于铜的金属例如铜(Cu)和铜合金、基于钼的金属例如钼(Mo)和钼合金、铬(Cr)、钛(Ti)和钽(Ta)。另外，栅线路822和824以及存储线路828和829可具有包括两个具有不同物理性质的导电层(未示出)的多层结构。这些导电层之一包括具有低电阻率的金属，例如基于铝的金属、基于银的金属、基于铜的金属等，以减小信号延迟或栅线路822和824以及存储线路828和829的电压降。与此不同，另一导电层包括具有优异的与其他材料的接触性质的材料，特别地氧化锌(ZnO)、氧化铟锡(ITO)和氧化铟锌(IZO)、例如基于钼的金属、铬(Cr)、钛(Ti)、钽(Ta)等。这样的组合的良好实例包括铬下部层和铝上部层，铝下部层和钼上部层、以及钛下部层和铜上部层。然而，本公开内容不限于此，并且栅线路822和824以及存储线路828和829可包括多种金属和导体。
在绝缘基底810、栅线路822和824以及存储线路828和829上形成栅绝缘层830。栅绝缘层830可包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)等。具体地，栅绝缘层830可形成为单层或多层，并且当形成为多层时，可具有其中堆叠氮化硅和氧化硅的结构。在这种情况下，栅绝缘层830可在与氧化物半导体层图案842接触的区域中形成为氧化硅层，并且氮化硅层可设置在氧化硅层的下部部分上。当氧化硅层与氧化物半导体层图案842接触时，可防止氧化物半导体层图案842的劣化。当栅绝缘层830形成为氮氧化硅层时，可提供在氮氧化硅层中的氧浓度分布。而且在这种情况下，通过随着氧浓度接近氧化物半导体层图案842增加氧浓度，可防止氧化物半导体层图案842的劣化。
用于形成薄膜晶体管的沟道的氧化物半导体层图案842形成在栅绝缘层830上。通过与栅线路824重叠的氧化物半导体层图案842形成沟道区域。在本实施方式中，除了沟道区域之外，氧化物半导体层图案842形成为具有与稍后将描述的数据线路862、865和866基本上相同的形状。这是因为在稍后将描述的制造本实施方式的薄膜晶体管基底的过程中，使用一个蚀刻掩模将氧化物半导体层图案842以及数据线路862、865和866图案化。换句话说，除了在沟道区域中形成氧化物半导体层图案842之外，氧化物半导体层图案842具有与数据线路862、865和866相同的形状。
氧化物半导体层图案842包括例如具有以AxBxOx或AxBxCxOx表示的式的化合物。A包括Zn或Cd，B包括Ga、Sn或In，以及C包括Zn、Cd、Ga、In或Hf。x不为0，并且A、B和C不同。根据另一实施方式，氧化物半导体层图案842可包括选自以下的任一种材料：InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaZnSnO、GaInZnO、HfInZnO和ZnO。这样的氧化物半导体具有优异的半导体性质，其中有效迁移率是氢化非晶硅的有效迁移率的约2至约100倍。
防蚀刻图案852形成在氧化物半导体层图案842上。在此，防蚀刻图案852形成在以下的各自上：其中栅线路824与源极/漏极865和866重叠的薄膜晶体管区域、其中栅线路822与数据线路862重叠的区域(以下称为第一重叠区域)、和其中存储线路828和829与数据线路862重叠的区域(以下称为第二重叠区域)。
形成在薄膜晶体管区域中的防蚀刻图案852用于防止氧化物半导体层图案842在随后的蚀刻工艺或沉积工艺期间被等离子体、蚀刻溶液或蚀刻气体破坏。这是因为当氧化物半导体层图案842被等离子体、蚀刻溶液或蚀刻气体破坏时，薄膜晶体管的性能可显著劣化。因此，形成在薄膜晶体管区域上的防蚀刻图案852可覆盖氧化物半导体层图案842，并且特别地，足以覆盖沟道区域。即，为了防止氧化物半导体层图案842在沟道区域中暴露，防蚀刻图案852可在与沟道区域重叠的区域中形成为在沟道的纵向上比沟道区域更宽。
同时，形成在第一重叠区域中的防蚀刻图案852用于减小在第一重叠区域中的栅线路822和数据线路862之间产生的电容，以及形成在第二重叠区域中的防蚀刻图案852用于减小在第二重叠区域中的存储线路828和829与数据线路862之间产生的电容。这是因为在栅线路822与数据线路862之间产生的电容或在存储线路828和829与数据线路862之间产生的电容导致RC延迟。因此，在第一重叠区域和第二重叠区域的氧化物半导体层图案842上形成防蚀刻图案852。
防蚀刻图案852包括绝缘材料，并且可包括例如选自SiOx和SiNx的任一种材料。
数据线路862、865和866形成在栅绝缘层830、氧化物半导体层图案842和防蚀刻图案852上。数据线路862、865和866包括：数据线路862，其在与栅线路822不同的方向上、例如在垂直方向上形成以与栅线路822交叉并限定像素；源极865，其以分支的形式从数据线路862分支并延伸至薄膜晶体管区域的氧化物半导体层图案842和防蚀刻图案852的上部部分；漏极866，其与源极865间隔开并形成在薄膜晶体管区域的氧化物半导体层图案842和防蚀刻图案852的上部部分上以关于栅线路824面对源极865。
防蚀刻图案852在源极865和漏极866之间至少部分地暴露。氧化物半导体层图案842设置在防蚀刻图案852、源极865和漏极866的下部部分上。即，氧化物半导体层图案842与防蚀刻图案852、源极865和漏极866完全重叠。如上所述，除了与沟道区域重叠的单独区域之外，源极865和漏极866具有与氧化物半导体层图案842基本上相同的形状。
数据线路862、865和866可形成为单层结构或多层结构，包括：Ni、Co、Ti、Ag、Cu、Mo、Al、Be、Nb、Au、Fe、Se、W、Ru、或Ta。而且，对于金属可应用包括选自以下的一种或多种元素的合金：Ti、Zr、W、Ta、Nb、Pt、Hf、O、C和N。多层结构的实例包括双层诸如Ti/Cu、Ta/Al、Ni/Al、Co/Al、Mo(Mo合金)/Cu等，或者三层诸如Mo/Al/Mo、Ti/Al/Ti、Ta/Al/Ta、Ti/Al/TiN、Ta/Al/TaN、Ni/Al/Ni、Co/Al/Co等。然而，数据线路862、865和866不限于上述材料。
可在防蚀刻图案852上进一步设置低k介电材料图案858。可将低k介电材料图案858形成为具有与防蚀刻图案852基本上相同的形状。
低k介电材料图案858可包括与氮化硅层相比具有低介电常数的材料，即，具有小于3的相对介电常数的低介电材料。上述低k介电材料图案858可包括根据实施方式的非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN的至少一种。
在防蚀刻图案852上进一步形成低k介电材料图案858用于缩短工艺时间，同时进一步减小在第一重叠区域中的栅线路822与数据线路862之间产生的电容以及在第二重叠区域中的存储线路828和829与数据线路862之间产生的电容。
即，随着防蚀刻图案852的厚度和低k介电材料图案858的厚度之和增加，在第一重叠区域中的栅线路822与数据线路862之间产生的电容和在第二重叠区域中的存储线路828和829与数据线路862之间产生的电容进一步减小。
另外，优选地，低k介电材料图案858的厚度大于防蚀刻图案852的厚度，且因此可缩短工艺时间。
在本实施方式中，描述了在蚀刻防止图案852上堆叠低k介电材料图案858的结构，但是本公开内容不限于此，并且可颠倒堆叠顺序。即，防蚀刻图案852可堆叠在低k介电材料图案858上。
钝化层870形成在数据线路862、865和866上，并且防蚀刻图案852被数据线路862、865和866暴露。像栅绝缘层830一样，钝化层870可包括氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiON)等。根据实施方式，钝化层870可包括双层，该双层包括氮化硅(SiNx)和氧化硅(SiOx)。
在钝化层870中形成暴露漏极866的一部分的接触孔875。
通过接触孔875电连接到漏极866的像素电极880形成在钝化层870上。像素电极880可包括透明导体诸如氧化铟锡(ITO)或氧化铟锌(IZO)或反射导体诸如铝。
数据电压施加于其的像素电极880可与面对薄膜晶体管基底的上部基底的公共电极一起控制像素区域(未示出)中的光发射。
图31是说明根据实施方式的包括氮化硼层的NAND闪存器件900的图。NAND闪存器件900的存储单元可三维地布置在基底910上。
基底910可为半导体基底910，例如Si单晶基底、化合物半导体基底、绝缘体上硅(SOI)基底和应变基底。在实施方式中，半导体层可形成在3D NAND闪存单元的下部部分上限定的外围电路区域中，并且半导体层本身可为基底910。本公开内容的实施方式不限于此，例如，在另一实施方式中，基底910可为陶瓷基底910或用于实现柔性器件的聚合物基底、或甚至织物层。基底910可通过掺杂而设置有线路诸如杂质区(未示出)或导电层(未示出)。
在基底910上，可布置在水平方向(例如，第一方向x和第二方向y)上与基底910间隔开的多个半导体结构体920。半导体结构体920可包括金属氧化物。上述金属氧化物可包括氧空位，并且这些氧空位可在半导体结构体920中的深度方向上局部地形成。半导体结构体920可具有在构成金属氧化物的金属元素和氧原子之间的共价键和离子键的至少一种。金属元素可包括锌、镍、铌、钛、锆、铪、钒、钼、镁、钴、铁、铜、铝、锰或其组合。例如，金属氧化物可为氧化锌。此外，金属氧化物可向所述金属氧化物掺杂有杂质元素诸如铟或镓。例如，金属氧化物可包括铟镓锌氧化物(IGZO)。金属氧化物可具有多晶结构、非晶结构、其中分散纳米晶粒的结构、或其混合结构。例如，金属氧化物可具有非晶结构或其中纳米晶粒分散在非晶结构中的结构。
多个半导体结构体920各自可在垂直于基底910的方向上以掺杂有不同掺杂剂的半导体层交替地布置。例如，交替地布置在第三方向上掺杂有n型掺杂剂的第一掺杂层922和掺杂有p型掺杂剂的第二掺杂层924，但不限于此。
栅结构体930可设置在相对于基底910的第一方向上相邻的半导体结构920之间。在栅结构体930中，绝缘层932和栅极934可在垂直于基底910的方向上、例如在第三方向(z方向)上交替地布置。栅结构体930的绝缘层932和栅极934可分别地布置成与掺杂有半导体结构920的第一掺杂剂的第一掺杂层922和掺杂有第二掺杂剂的第二掺杂层924对应。例如，绝缘层932可与掺杂有n型掺杂剂的第一掺杂层922平行地布置，并且栅极934可与掺杂有p型掺杂剂的第二掺杂层924平行地布置。
信息存储层940可进一步设置在栅结构体930和半导体结构体920之间。信息存储层940可围绕栅结构体930，并且可通过在相邻的存储单元之间分离而被个体化(individualize)。信息存储层940可包括在半导体结构体920上的电荷阻挡层942、在电荷阻挡层942上的数据存储层944、以及在数据存储层944上的阻挡绝缘层946。
电荷阻挡层942可包括选自以下的任一种：SiO2、Si3N4、SiON、HfO2、HfSiO、Al2O3、和ZrO2、或其组合。数据存储层944可包括介电基质和分散在介电基质中的硅纳米晶体(NC)。介电基质可包括选自以下的至少一种介电材料：SiO2、SiON、Si3N4、SRN(富硅的氮化物)、HfO2、HfSiO、HfSiON、HfON、HfAlO、Al2O3和AlN。阻挡绝缘层946可包括选自以下的任一种：Al2O3、SiO2、HfO2、ZrO2、Ta2O5、LaO、LaAlO、LaHfO、和HfAlO、或其组合。
数据存储层944、电荷阻挡层942和阻挡绝缘层946的介电基质的上述材料是示例，并且可采用其他已知的材料。例如，信息存储层940可具有多种材料的堆叠结构，诸如SONOS(多晶硅-二氧化硅-氮化硅-二氧化硅-硅)结构、SANOS(多晶硅-氧化铝-氮化硅-二氧化硅-硅)结构、TANOS(氮化钛或钽-氧化铝-氮化硅-二氧化硅-硅)结构、MANOS(金属-氧化铝-氮化硅-二氧化硅-硅)结构、或Be-MANOS(金属-氧化铝-氮化硅-带工程化氧化物(Bandengineered oxide)-硅)结构，以栅极934、栅绝缘层932、阻挡绝缘层946、数据存储层944、电荷阻挡层942和基底910的堆叠顺序。然而，显而易见的是，信息存储层940的各材料是示例，并且可应用其他候选材料。
NAND闪存器件900可分为选择器件901和串器件(string device)902，其中包括栅结构体930的下端或栅结构体930的上端的区域可为选择器件901，和包括栅结构体930的中间端的区域可为串器件902。
例如，设置在半导体结构体920的最下端上的p型掺杂的第二掺杂层924、与上述第二掺杂层924相邻的一对n型掺杂的第一掺杂层922、对应于所述p型掺杂的第二掺杂层924的栅极934、以及在所述第二掺杂层924和栅极934之间的信息存储层940可为选择器件901。设置在半导体结构体920的最下端上的第二掺杂层924可用作沟道区域，并且与所述第二掺杂层924相邻的一对n型掺杂的第一掺杂层922可分别为源极和漏极。
设置在半导体结构920的中心区域中的p型掺杂的第二掺杂层924、与上述第二掺杂层924相邻的一对n型掺杂的第一掺杂层922、对应于所述p型掺杂的第二掺杂层924的栅极934、以及在所述第二掺杂层924与栅极934之间的信息存储层940可为串器件902。设置在半导体结构920的中心区域中的第二掺杂层924可用作沟道区域，并且与所述第二掺杂层924相邻的一对n型掺杂的第一掺杂层922可分别是源极和漏极。
间隔物960可设置在相对于基底910的第二方向上相邻的半导体结构体920之间。间隔物960可将相邻的存储串电分离。间隔物960可为包括根据实施方式的非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN的至少一种的绝缘材料。由于所述非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN是低k材料，因此所述非晶氮化硼层a-BN和纳米晶体氮化硼层nc-BN可不仅使相邻的存储串的电性质绝缘，而且减少寄生电容的产生。间隔物960可进一步包括根据实施方式的氮化硼层之外的具有低介电常数的介电材料。
在上文中，尽管以上已经说明并描述了具有低介电常数的氮化硼层的实施方式，但是本公开方式不限于上述具体实施方式，并且不脱离权利要求中所要求保护的本公开内容的要旨。
应理解，本文中描述的实施方式应仅在描述的意义上考虑，且不用于限制的目的。各实施方式中的特征或方面的描述应典型地被认为可用于其他实施方式中的其他类似特征或方面。尽管已经参考附图描述了一种或多种实施方式，但是本领域普通技术人员将理解，在不脱离由所附权利要求限定的精神和范围的情况下可在其中进行形式和细节上的多种改变。

Claims (19)

1.氮化硼层，包括：
氮化硼化合物，所述氮化硼层在100kHz的工作频率下具有2.5或更小的介电常数。
2.如权利要求1所述的氮化硼层，其中所述氮化硼层的硼与氮的原子比为0.9至1.1。
3.如权利要求1所述的氮化硼层，其中所述氮化硼层是无孔的。
4.如权利要求1所述的氮化硼层，其中所述氮化硼层包括一个或多个孔。
5.如权利要求1所述的氮化硼层，其中所述氮化硼层具有1至3g/cm3的质量密度。
6.如权利要求1所述的氮化硼层，其中所述氮化硼层的击穿场为4MVcm-1或更高。
7.如权利要求1所述的氮化硼层，其中所述氮化硼层的击穿场为10MVcm-1或更低。
8.如权利要求1所述的氮化硼层，其中所述氮化硼层的均方根(RMS)粗糙度为0.3至0.6nm。
9.如权利要求1所述的氮化硼层，其中所述氮化硼层具有6.00eV或更小的能带隙。
10.如权利要求1所述的氮化硼层，其中所述氮化硼化合物的氮和硼包括sp2键。
11.如权利要求1所述的氮化硼层，其中所述氮化硼层具有10重量％或更少的氢含量，基于所述氮化硼层的总重量。
12.如权利要求1所述的氮化硼层，其中所述氮化硼层在100kHz的工作频率下具有2.3或更小的介电常数。
13.如权利要求12所述的氮化硼层，其中所述氮化硼层是非晶的。
14.如权利要求1所述的氮化硼层，其中所述氮化硼层在100kHz的工作频率下具有2.3至2.5的介电常数。
15.如权利要求14所述的氮化硼层，其中所述氮化硼层包括纳米晶体。
16.制造如权利要求1-15任一项所述的氮化硼层的方法，所述方法包括：
准备基底；和
使用等离子体由包括氮化硼源的反应气体在700℃或更低的温度下在所述基底上生长氮化硼层。
17.如权利要求16所述的方法，其中准备基底包括预处理所述基底。
18.如权利要求16所述的方法，其中所述等离子体包括以下的至少一种：电感耦合等离子体、电容耦合等离子体、微波等离子体、等离子体增强方法、电子回旋共振等离子体、电弧放电等离子体和螺旋波等离子体。
19.包括如权利要求1-15任一项所述的氮化硼层的装置。
CN202011180671.2A 2019-10-29 2020-10-29 氮化硼层、包括其的装置以及制造氮化硼层的方法 Pending CN112750685A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20190135755 2019-10-29
KR10-2019-0135755 2019-10-29
KR10-2020-0054096 2020-05-06
KR1020200054096A KR20210052162A (ko) 2019-10-29 2020-05-06 질화 붕소막, 이를 포함한 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN112750685A true CN112750685A (zh) 2021-05-04

Family

ID=73039813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011180671.2A Pending CN112750685A (zh) 2019-10-29 2020-10-29 氮化硼层、包括其的装置以及制造氮化硼层的方法

Country Status (3)

Country Link
US (2) US11624127B2 (zh)
EP (1) EP3817031A1 (zh)
CN (1) CN112750685A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424186B2 (en) 2019-10-29 2022-08-23 Samsung Electronics Co., Ltd. Semiconductor memory device and apparatus including the same
US11462477B2 (en) 2019-10-29 2022-10-04 Samsung Electronics Co., Ltd. Interconnect structure and electronic apparatus including the same
EP3817031A1 (en) 2019-10-29 2021-05-05 Samsung Electronics Co., Ltd. Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
KR20220078281A (ko) * 2020-12-03 2022-06-10 삼성전자주식회사 비정질 질화 붕소막을 포함하는 하드 마스크 및 그 제조방법과, 하드마스크를 이용한 패터닝 방법
US20220029095A1 (en) * 2021-03-04 2022-01-27 Samsung Electronics Co., Ltd. Vertical variable resistance memory devices
KR20230152454A (ko) * 2022-04-27 2023-11-03 삼성전자주식회사 나노결정질 질화붕소막, 이를 포함하는 이미지 센서 및 전계 효과 트랜지스터, 및 나노결정질 질화붕소막의 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5013353B2 (ja) 2001-03-28 2012-08-29 隆 杉野 成膜方法及び成膜装置
US6429068B1 (en) 2001-07-02 2002-08-06 International Business Machines Corporation Structure and method of fabricating embedded vertical DRAM arrays with silicided bitline and polysilicon interconnect
KR100620458B1 (ko) 2001-09-14 2006-09-05 삼성전자주식회사 질화 붕소막이 노출되어 있는 기판의 세정 방법 및 이를이용한 콘택홀 형성 방법 및 스페이서 형성 방법
KR100724568B1 (ko) 2005-10-12 2007-06-04 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR100801736B1 (ko) 2006-04-06 2008-02-11 주식회사 하이닉스반도체 증가된 센싱마진을 갖는 반도체 메모리소자의 제조방법
US8394683B2 (en) 2008-01-15 2013-03-12 Micron Technology, Inc. Methods of forming semiconductor constructions, and methods of forming NAND unit cells
US8148269B2 (en) 2008-04-04 2012-04-03 Applied Materials, Inc. Boron nitride and boron-nitride derived materials deposition method
KR101597214B1 (ko) 2010-01-14 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101983219B1 (ko) 2012-05-31 2019-05-29 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
CN103668106B (zh) 2012-09-01 2016-01-20 董国材 一种制备单层六角氮化硼的方法
US9088265B2 (en) * 2013-05-17 2015-07-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator comprising a boron nitride piezoelectric layer
CN103668016A (zh) 2013-12-25 2014-03-26 江苏天宏机械工业有限公司 铝合金轮毂淬水伺服驱动系统
KR102325522B1 (ko) 2015-01-29 2021-11-12 엘지전자 주식회사 금속 칼코게나이드 박막의 제조 방법
KR20170038499A (ko) 2015-09-30 2017-04-07 한국과학기술연구원 원격 고주파 유도결합 플라즈마를 이용하여 저온에서 성장된 고품질 육방 질화 붕소막과 그 제조방법
CN105568253B (zh) 2016-01-06 2018-12-11 复旦大学 一种等离子体化学气相沉积设备生长六方氮化硼的方法
KR20170134039A (ko) 2016-05-27 2017-12-06 삼성전자주식회사 수직형 메모리 장치
US9859227B1 (en) 2016-06-30 2018-01-02 International Business Machines Corporation Damaging integrated circuit components
CN106245001B (zh) 2016-08-05 2019-06-21 复旦大学 等离子体增强化学气相沉积制备六方氮化硼及其杂化结构的方法
US10199278B2 (en) 2017-05-30 2019-02-05 International Business Machines Corporation Vertical field effect transistor (FET) with controllable gate length
US20190267463A1 (en) 2018-02-28 2019-08-29 International Business Machines Corporation Low-k dielectric inner spacer for gate all around transistors
US10636894B2 (en) 2018-03-09 2020-04-28 Globalfoundries Inc. Fin-type transistors with spacers on the gates
KR102444707B1 (ko) 2018-03-26 2022-09-19 에스케이하이닉스 주식회사 극저유전율스페이서를 구비한 반도체장치 및 그 제조 방법
KR102661930B1 (ko) 2018-08-13 2024-04-29 삼성전자주식회사 집적회로 소자
US11424186B2 (en) 2019-10-29 2022-08-23 Samsung Electronics Co., Ltd. Semiconductor memory device and apparatus including the same
KR20210052162A (ko) 2019-10-29 2021-05-10 삼성전자주식회사 질화 붕소막, 이를 포함한 장치 및 그 제조 방법
US11462477B2 (en) 2019-10-29 2022-10-04 Samsung Electronics Co., Ltd. Interconnect structure and electronic apparatus including the same
EP3817031A1 (en) 2019-10-29 2021-05-05 Samsung Electronics Co., Ltd. Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer

Also Published As

Publication number Publication date
US11624127B2 (en) 2023-04-11
US20230272554A1 (en) 2023-08-31
EP3817031A1 (en) 2021-05-05
US20210123161A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
US11624127B2 (en) Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
CN106935656B (zh) 绝缘膜、半导体装置的制造方法以及半导体装置
US10903337B2 (en) Air gap spacer with wrap-around etch stop layer under gate spacer
US20120205626A1 (en) Semiconductor chip with graphene based devices in an interconnect structure of the chip
CN103782349A (zh) 在电子器件中使用的富碳的碳氮化硼介电膜
US8890247B2 (en) Extremely thin semiconductor-on-insulator with back gate contact
US10424504B2 (en) Method for forming improved liner layer and semiconductor device including the same
KR20210052162A (ko) 질화 붕소막, 이를 포함한 장치 및 그 제조 방법
US9893151B2 (en) Method and apparatus providing improved thermal conductivity of strain relaxed buffer
US9034749B2 (en) Gate electrode with stabilized metal semiconductor alloy-semiconductor stack
US20220415800A1 (en) Semiconductor memory device and apparatus including the same
CN114207779B (zh) 后段制程兼容的金属-绝缘体-金属的片上解耦电容器
US20220415801A1 (en) Interconnect structure and electronic apparatus including the same
US20230282725A1 (en) Semiconductor Devices and Methods of Forming the Same
WO2023099293A1 (en) Staggered stacked semiconductor devices
US9853025B1 (en) Thin film metallic resistors formed by surface treatment of insulating layer
US20230260791A1 (en) Integrated dipole region for transistor
US20230105515A1 (en) Two-dimensional electronic component and method of manufacturing same
CN220041869U (zh) 半导体器件
US11158807B2 (en) Field effect transistor and method of manufacturing the same
US20230015572A1 (en) Liner layer for backside contacts of semiconductor devices
TW202335094A (zh) 用於可靠低接觸電阻之導電氧矽化物
WO2024054463A1 (en) Radical treatment for metal gate stack
CN116031163A (zh) 半导体器件及其制造方法
JP2012209473A (ja) 半導体の製造方法及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination