KR20220078281A - 비정질 질화 붕소막을 포함하는 하드 마스크 및 그 제조방법과, 하드마스크를 이용한 패터닝 방법 - Google Patents

비정질 질화 붕소막을 포함하는 하드 마스크 및 그 제조방법과, 하드마스크를 이용한 패터닝 방법 Download PDF

Info

Publication number
KR20220078281A
KR20220078281A KR1020200167656A KR20200167656A KR20220078281A KR 20220078281 A KR20220078281 A KR 20220078281A KR 1020200167656 A KR1020200167656 A KR 1020200167656A KR 20200167656 A KR20200167656 A KR 20200167656A KR 20220078281 A KR20220078281 A KR 20220078281A
Authority
KR
South Korea
Prior art keywords
boron nitride
nitride film
amorphous boron
hard mask
amorphous
Prior art date
Application number
KR1020200167656A
Other languages
English (en)
Inventor
신현진
최태진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200167656A priority Critical patent/KR20220078281A/ko
Priority to CN202110799218.8A priority patent/CN114597123A/zh
Priority to US17/459,538 priority patent/US20220181151A1/en
Priority to EP21200908.8A priority patent/EP4009350A1/en
Publication of KR20220078281A publication Critical patent/KR20220078281A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)

Abstract

비정질 질화 붕소막을 포함하는 하드 마스크 및 그 제조방법과, 하드마스크를 이용한 패터닝 방법이 개시된다. 개시된 하드 마스크는 기판에 마련되어 상기 기판을 패터닝하는 공정에 사용되는 것으로, 비정질 질화 붕소막을 포함한다.

Description

비정질 질화 붕소막을 포함하는 하드 마스크 및 그 제조방법과, 하드마스크를 이용한 패터닝 방법{Hard mask including amorphous boron nitride film and method of fabricating the hardmask, and patterning method using the hard mask}
본 개시는 비정질 질화 붕소막을 포함하는 하드 마스크 및 그 제조방법과, 하드마스크를 이용한 패터닝 방법에 관한 것이다.
최근에는 반도체 소자의 크기가 점점 작아 짐에 따라 고종횡비(high aspect ratio)를 가지는 구조물을 나노 사이즈의 초미세 패턴으로 형성할 필요가 있다. 포토레지스트를 사용하는 일반적인 리소그래피 방법으로는 고종횡비의 초미세 패턴을 정확하게 형성하기는 어렵다. 이러한 문제를 해결하기 위해 포토레지스트 보다 식각 선택비(etch selectivity)가 높은 하드 마스크가 사용될 수 있다.
예시적인 실시예들은 비정질 질화 붕소막을 포함하는 하드 마스크 및 그 제조방법과, 하드마스크를 이용한 패터닝 방법을 제공한다.
일 측면에 있어서,
기판에 마련되어 상기 기판을 패터닝하는 공정에 사용되는 하드 마스크로서,
상기 하드 마스크는 비정질 질화 붕소막을 포함하는 하드 마스크가 제공된다.
상기 비정질 질화 붕소막은 sp3 혼성 결합과 sp2 혼성 결합으로 구성된 비결정 구조를 가지며, 상기 sp3 혼성 결합(hybrid bond)이 차지하는 비율이 20% 미만이 될 수 있다.
상기 비정질 질화 붕소막의 밀도는 1.8 g/cm3 이상이 될 수 있다.
상기 비정질 질화 붕소막 내에서 상기 질소에 대한 붕소의 함량 비율은 0.5 내지 2.0이 될 수 있다.
상기 비정질 질화 붕소막의 유전 상수(dielectric constant)는 2.5 이하가 될수 있다.
상기 비정질 질화 붕소막의 에너지 밴드갭은 6.0 eV 이하가 될 수 있다.
상기 비정질 질화 붕소막 내의 수소 함량은 10 at% 미만이 될 수 있다.
상기 비정질 질화 붕소막은 수십 nm 크기의 결정립들(crystal grains)을 더 포함할 수 있다.
다른 측면에 있어서,
기판에 비정질 질화 붕소막을 형성하는 단계;
상기 비정질 질화 붕소막에 포토레지스트층을 형성하는 단계; 및
상기 포토레지스트층을 이용하여 상기 비정질 질화 붕소막을 패터닝함으로써 하드 마스크를 형성하는 단계;를 포함하는 하드 마스크의 제조방법이 제공된다.
상기 비정질 질화 붕소막은 증착(deposition) 또는 코팅(coating)에 의해 상기 기판에 형성될 수 있다.
상기 비정질 질화 붕소막은 sp3 혼성 결합과 sp2 혼성 결합으로 구성된 비결정 구조를 가지며, 상기 sp3 혼성 결합이 차지하는 비율이 20% 미만이 될 수 있다.
상기 비정질 질화 붕소막의 밀도는 1.8 g/cm3 이상이 될 수 있다.
상기 비정질 질화 붕소 내에서 상기 질소에 대한 붕소의 함량 비율은 0.5 내지 2.0이 될 수 있다.
상기 비정질 질화 붕소막 내의 수소 함량은 10 at% 미만이 될 수 있다.
상기 비정질 질화 붕소막은 수십 nm 크기의 결정립들을 더 포함할 수 있다.
상기 하드 마스크를 형성하는 단계는, 상기 포토레지스트층을 패터닝하는 단계; 및 상기 패터닝된 포토레지스트층을 통하여 상기 비정질 질화 붕소막을 식각하는 단계;를 포함할 수 있다.
상기 하드 마스크를 형성한 다음, 상기 패터닝된 포토레지스트층을 제거하는 단계가 더 포함될 수 있다.
상기 비정질 질화 붕소막의 식각은 소정의 식각 가스를 이용한 건식 식각(dry etching)에 의해 수행될 수 있다.
또 다른 측면에 있어서,
기판에 비정질 질화 붕소막을 형성하는 단계;
상기 비정질 질화 붕소막을 패터닝하여 하드 마스크를 형성하는 단계; 및
상기 하드 마스크를 통하여 상기 기판을 식각하는 단계;를 포함하는 기판의 패터닝 방법이 제공된다.
상기 하드 마스크를 형성하는 단계는, 상기 비정질 질화 붕소막에 포토레지스트층을 형성하는 단계; 상기 포토레지스트층을 패터닝하는 단계; 및 상기 패터닝된 포토레지스트층을 통하여 상기 비정질 질화 붕소막을 식각하는 단계;를 포함할 수 있다.
상기 하드 마스크를 형성한 다음, 상기 패터닝된 포토레지스트층을 제거하는 단계가 더 포함될 수 있다.
상기 비정질 질화 붕소막의 식각은 제1 식각 가스를 이용한 건식 식각에 의해 수행될 수 있다.
상기 기판의 식각은 제2 식각 가스를 이용한 건식 식각에 의해 수행될 수 있다.
예시적인 실시예에 의하면, 비정질 질화 붕소막은 우수한 식각 선택비를 가지고 있으며, 높은 밀도 및 높은 경도를 가지고 있으므로 기계적 특성도 우수하다. 따라서, 비정질 질화 붕소막를 이용하여 하드 마스크(120)를 비교적 얇게 제작할 수 있으며, 하드 마스크의 leaning 이나 wiggling 등과 같은 변형 현상도 방지할 수 있다. 또한, 비정질 질화 붕소막은 패턴 형성 후 쉽게 제거될 수 있으며, 낮은 응력을 가지고 있고, 다른 층과의 접착성도 우수하다. 그리고, 비정질 질화 붕소막은 높은 투명성을 가지는 절연막으로서 공정성도 우수하다. 이에 따라, 비정질 질화 붕소막을 이용하여 고종횡비를 가지는 구조물을 균일하고 정밀하게 구현할 수 있는 하드 마스크를 제작할 수 있다.
도 1은 예시적인 실시예에 따른 하드 마스크를 도시한 것이다.
도 2a 내지 도 2g는 도 1에 도시된 하드 마스크를 제조한 다음, 이를 이용하여 기판을 패터닝하는 방법을 설명하기 위한 도면들이다.
도 3a 내지 도 3c는 비정질 질화 붕소막을 형성하는 방법을 설명하기 위한 도면들이다.
도 4a 및 도 4b는 TEM(Transmission Electron Microscope) 분석 결과에 따른 비정질 질화 붕소막의 TEM 이미지 및 회절 패턴(diffraction pattern)을 각각 도시한 것이다.
도 5a 및 도 5b는 TEM 분석 결과에 따른 나노결정질 질화 붕소막의 TEM 이미지 및 회절 패턴을 각각 도시한 것이다.
도 6은 결정질 질화 붕소막, 나노결정질 질화 붕소막 및 비정질 질화 붕소막에 대한 라만 스펙트럼(Raman Spectrums)을 도시한 것이다.
도 7은 비정질 질화 붕소막 및 나노결정질 질화 붕소막에 대한 FT-IR(Fourier-Transform Infrared Spectroscopy) 스펙트럼을 도시한 것이다.
도 8a 및 도 8b는 각각 비정질 질화 붕소막 및 나노결정질 질화 붕소막에 대한 XPS(X-ray Photoelectron Spectroscopy) 프로파일을 도시한 것이다.
도 9는 비정질 질화 붕소막 및 나노결정질 질화 붕소막의 유전 상수를 측정한 결과를 도시한 것이다.
도 10은 비정질 질화 붕소막의 밀도를 시뮬레이션한 결과를 도시한 것이다.
도 11은 다양한 물질에서의 유전 상수와 밀도 사이의 관계를 보여주는 그래프이다.
도 12는 다양한 물질에서의 유전 상수와 항복장(breakdown field) 사이의 관계를 보여주는 그래프이다.
도 13은 비정질 질화 붕소막의 온도에 따른 항복 바이어스(breakdown bias)를 보여주는 그래프이다.
도 14는 비정질 질화 붕소막에 대한 FT-IR 스펙트럼을 도시한 것이다.
도 15a는 비정질 질화 붕소막에 대한 HR-RBS(High Resolution Rutherford Backscattering Spectroscopy)의 분석 결과를 도시한 것이다.
도 15b는 비정질 질화 붕소막에 대한 HR-ERDA(High Resolution Elastic Recoil Detection Analysis)의 분석 결과를 도시한 것이다.
도 16은 결정질 질화 붕소막, 나노결정질 질화 붕소막 및 비정질 질화 붕소막의 광 파장에 따른 흡수율(absorption)을 도시한 것이다.
도 17은 비정질 질화 붕소막에 대한 NEXAFS(Near Edge X-ray Absorption Fine Structure)의 분석 결과를 도시한 것이다.
도 18a 및 도 18b는 기판에 전사된 비정질 질화 붕소막의 라만 스펙트럼 및 XPS 분설 결과를 각각 도시한 것이다.
이하, 첨부된 도면을 참조하여 예시적인 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위, 아래, 좌, 우에 있는 것뿐만 아니라 비접촉으로 위, 아래, 좌, 우에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 이러한 단계들은 적당한 순서로 행해질 수 있으며, 반드시 기재된 순서에 한정되는 것은 아니다.
또한, 명세서에 기재된 “...부”, “모듈” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다.
모든 예들 또는 예시적인 용어의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구범위에 의해 한정되지 않는 이상 이러한 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다.
도 1은 예시적인 실시예에 따른 하드 마스크(120)를 도시한 것이다.
도 1을 참조하면, 기판(110)에는 하드 마스크(120)가 마련되어 있다. 기판(110)은 하드 마스크(120)를 이용하여 패터닝하고자 하는 구조물이 될 수 있다. 이러한 기판(110)은 패터닝이 요구되는 다양한 소자를 포함할 수 있다.
하드 마스크(120)는 기판(110)을 식각하기 위한 식각 마스크로서의 역할을 할 수 있다. 반도체 소자의 크기가 점점 작아 짐에 따라 고종횡비를 가지는 구조물을 나노 사이즈의 초미세 패턴으로 형성할 필요가 있으며, 이를 위해서는 포토레지스트 보다 식각 선택비(etch selectivity)가 높은 하드 마스크(120)가 사용될 수 있다.
하드 마스크(120)에는 식각 패턴(120a)이 소정 형태로 형성되어 있을 수 있다. 하드 마스크(120)의 식각 패턴(120a)을 통해 노출된 기판(110)을 소정 깊이로 식각함으로써 원하는 구조물을 구현할 수 있다. 여기서, 기판(110)의 식각은 소정의 식각 가스를 이용한 이방성 식각 방법에 의해 수행될 수 있다.
본 실시에에서, 하드 마스크(120)는 비정질 질화 붕소막을 포함할 수 있다. 일반적으로, 하드 마스크를 이용하여 고종횡비의 구조물을 제조하기 위해서는 식각 마스크(120)는 식각 선택비가 높고 기계적 특성이 우수해야 한다. 만약, 하드 마스크가 낮은 식각 선택비를 가지거나 또는 좋지 않은 기계적 특성을 가지고 있으면 하드 마스크의 두께를 높여야 하며, 또한 이렇게 하드 마스크의 높이를 높이는 경우에는 leaning 이나 wiggling 등과 같은 변형 현상이 발생할 수 있다. 또한, 하드 마스크는 기판의 식각 공정 완료 후 쉽게 제거될 수 있으며, 응력(stress)은 낮으며, 다른 층과의 접착성(adhesion)이 우수하고, 투명성을 가질 필요가 있다. 비정질 질화 붕소막은 전술한 바와 같은 하드 마스크(120)에 요구되는 특성들을 모두 가질 수 있다.
이하에서는 결정질 질화 붕소막, 나노결정질 질화 붕소막 및 비정질 질화 붕소막에 대해 설명한다.
결정질 질화 붕소막(cystalline boron nitride film)은 대략 100nm 보다 큰 크기의 결정립들(crystal grains)을 포함하는 질화 붕소막을 의미한다. 이러한 결정질 질화 붕소막은 예를 들면, 육방정계 질화붕소막(h-BN; hexagonal boron nitride film) 또는 입방정계 질화 붕소막(c-BN: cubic boron nitride film)을 포함할 수 있다.
나노결정질 질화 붕소막(nc-BN: nanocrystalline boron nitride film)는 결정질 질화 붕소막 보다 작은 크기의 결정립들을 포함하는 질화 붕소막을 의미한다. 나노결정질 질화 붕소막은 대략 100nm 이하 크기의 결정립들을 포함할 수 있다. 보다 구체적인 예를 들면, 나노결정질 질화 붕소막은 0.5nm ~ 100nm 크기의 결정립들을 포함할 수 있다.
비정질 질화 붕소막(a-BN; amorphous boron nitride film, 120)는 비결정질 구조를 포함하는 질화 붕소막을 의미한다. 이러한 비정질 질화 붕소막(120)은 sp3 혼성 결합과 sp2 혼성 결합으로 구성되어 있으며, 여기서, sp3 혼성 결합이 차지하는 비율이 20% 미만이 될 수 있다. 한편, 이 비정질 질화 붕소막(120)에는 수 nm (예를 들면, 대략 3nm 이하) 정도 크기의 결정립들이 소량으로 포함되어 있을 수도 있다.
비정질 질화 붕소막 내에서 질소에 대한 붕소의 함량 비율이 예를 들면, 대략 0.5 내지 2.0 정도가 될 수 있다. 구체적인 예를 들면, 질소에 대한 붕소의 함량 비율은 0.9 내지 1.1 정도가 될 수 있다. 하지만 이에 한정되는 것은 아니다.
비정질 질화 붕소막은 더 수소를 포함할 수 있으나, 수소 함량은 작을 수 있다. 예를 들어, 수소 함량은 대략 10 at% (atomic percent) 미만이 될 수 있다. 비정질 질화 붕소막 내에서 수소 함량이 작을 수 있으므로, 비정질 질화 붕소막은 화학적으로 안정성을 가질 수 있다.
비정질 질화 붕소막은 저 굴절률(low refractive index)을 가질 수 있다. 예를 들어, 비정질 질화 붕소막(120)의 굴절률은 100nm 내지 1000nm 파장 영역의 광에 대해 대략 1.0 내지 1.5 정도가 될 수 있다.
비정질 질화 붕소막은 저 유전상수(low dielectric constant)을 가질 수 있다. 예를 들어, 비정질 질화 붕소막의 유전 상수는 대략 2.5 이하가 될 수 있다. 보다 구체적인 예를 들면, 비정질 질화 붕소막의 유전 상수는 1.0 ~ 2.5가 될 수 있다.
비정질 질화 붕소막은 높은 밀도를 가질 수 있다. 예를 들어, 비정질 질화 붕소막의 밀도는 대략 1.8 g/cm3 이상이 될 수 있다. 보다 구체적인 예를 들면, 비정질 질화 붕소막의 밀도는 1.8 g/cm3 ~ 2.5 g/cm3 가 될 수 있다. 이와 같이, 비정질 질화 붕소막은 높은 밀도를 가질 수 있으므로, 비정질 질화 붕소막은 우수한 기계적 특성을 가질 수 있다.
비정질 질화 붕소막의 에너지 밴드갭은 대략 6.0 eV 이하가 될 수 있다. 또한, 비정질 질화 붕소막의 표면 거칠기(surface roughness)는 0.5 rms(root-mean-square) 이하가 될 수 있다.
아래 [표 1]은 하드 마스크로 사용되는 기존의 물질층들과 비정질 질화 붕소막의 특성을 비교한 실험 결과를 예시적으로 나타낸 것이다. [표 1]에서 "ACL"은 비정질 탄소층을 나타내며, "BACL"은 붕소(B)가 도핑된 비정질 탄소층을 나타낸다. 그리고, "a-BN"은 비정질 질화 붕소막을 나타낸다.
[표 1]
Figure pat00001
[표 1]을 참조하면, 비정질 질화 붕소막은 비정질 탄소층과 거의 동일한 정도의 우수한 식각 선택비를 가지고 있음을 알 수 있다. 그리고, 비정질 질화 붕소막은 비정질 탄소층의 밀도 보다 대략 2배 정도 높은 밀도를 가지고 있고, 11 Gpa 경도를 가지는 실리콘 보다 큰 경도를 가지고 있으므로 기계적 특성이 우수하다. 따라서, 비정질 질화 붕소막으로 하드 마스크를 형성하는 경우에는 하드 마스크(120)를 얇게 제작할 수 있으며, leaning 이나 wiggling 등과 같은 변형 현상이 방지될 수 있다. 또한, 비정질 질화 붕소막은 비정질 탄소층 및 붕소가 도핑된 비정질 탄소층에 비해 투명도가 우수하므로, 비정질 질화 붕소막은 비정질 탄소층이나 붕소가 도핑된 비정질 탄소층에 비해 공정성이 우수할 수 있다.
이하에서는 도 1에 도시된 하드 마스크(120)를 제조하는 방법과, 이 하드 마스크(120)를 이용하여 기판(110)을 패터닝하는 방법을 설명한다. 도 2a 내지 도 2g는 도 1에 도시된 하드 마스크(120)를 제조한 다음, 이를 이용하여 기판(110)을 패터닝하는 방법을 설명하기 위한 도면들이다.
도 2a를 참조하면, 기판(110)을 준비한 다음, 기판(110)에 비정질 질화 붕소막(120')을 형성한다. 여기서, 기판(110)은 하드 마스크(도 2e의 120)를 이용하여 패터닝하고자 하는 구조물이 될 수 있다. 비정질 질화 붕소막(120')은 증착(deposition)에 의해 기판(110)에 형성될 수 있다. 대체적으로(alternatively), 비정질 질화 붕소막(120')은 용액 코팅(solution coating)에 의해 기판(110)에 형성될 수도 있다. 비정질 질화 붕소막(120')을 증착에 의해 형성하는 공정에 대해서는 도 3a 내지 도 3c에 도시되어 있으며, 이에 대해서는 후술한다.
도 2b를 참조하면, 비정질 질화 붕소막(120')의 상면에 포토레지스트층(130')을 소정 두께로 형성한다. 도 2c를 참조하면, 포토리소그래피 공정을 이용하여 포토레지스트층(130')을 소정 형태로 패터닝한다. 구체적으로, 포토레지스트층(130')의 상부에 포토마스크(미도시)를 마련한 다음, 소정 파장의 빛(예를 들면, 자외선)을 포토마스크를 통해 포토레지스트층(130')에 조사함으로써 노광 공정을 수행한다. 이어서, 노광된 포토레지스트층(130')에 현상 공정을 수행함으로써 패터닝된 포토레지스트층(130)를 형성한다. 이렇게 패터닝된 포토레지스트층(130)에는 비정질 질화 붕소막(120')을 노출시키는 소정의 식각 패턴(130a)이 형성되어 있다.
도 2d를 참조하면, 패터닝된 포토레지스트층(130)을 식각 마스크로 이용하여 비정질 질화 붕소막(120')을 식각함으로써 하드 마스크(120)를 형성한다. 이러한 비정질 질화 붕소막(120')의 식각 공정은 패터닝된 포토레지스트층(130)에 형성된 식각 패턴(130a)을 통해 노출된 비정질 질화 붕소막(120')을 제1 식각 가스를 이용하여 이방성 식각함으로써 수행될 수 있다. 여기서, 제1 식각 가스는 비정질 질화 붕소막 만을 선택적으로 식각할 수 있는 가스를 포함할 수 있다. 예를 들어, 기판(110)이 실리콘을 포함하는 경우에는 제1 식각 가스는 산소를 포함할 수 있지만, 이에 한정되는 것은 아니다.
도 2e를 참조하면, 하드 마스크(120)에 남아 있는 패터닝된 포토레지스트층(130)을 제거한다. 기판(110)에 형성된 하드 마스크(120)에는 기판(110)을 노출시키는 식각 패턴(120a)이 형성되어 있다.
도 2f를 참조하면, 하드 마스크(120)를 식각 마스크로 이용하여 기판(110)을 소정 깊이로 식각한다. 이러한 기판(110)의 식각 공정은 하드 마스크(120)에 형성된 식각 패턴(120a)을 통해 노출된 기판(110)을 제2 식각 가스를 이용하여 이방성 식각함으로써 수행될 수 있다. 여기서, 제2 식각 가스는 기판(110)만을 선택적으로 식각할 수 있는 가스를 포함할 수 있다. 예를 들어, 기판(110)이 실리콘을 포함하는 경우에는 제2 식각 가스는 CF4, SF6, 또는 C2F6 등과 같은 불소(F)를 포함하는 가스를 포함할 수 있지만, 이에 한정되지는 않는다.
도 2g를 참조하면, 기판(110)에 남아 있는 하드 마스크(120)를 제거하면 소정 깊이의 홈(110a) 또는 관통홀을 포함하는 패터닝된 구조물(150)을 얻을 수 있다. 여기서, 하드 마스크(120)는 예를 들면 애싱(asing) 등을 통해 패터닝된 구조물(150)로부터 용이하게 제거될 수 있다.
이상과 같이, 하드 마스크(120)를 식각 선택비가 높고, 기계적 특성이 우수한 비정질 질화 붕소막(120')으로 형성함으로써 고종횡비를 가지는 패터닝된 구조물(150)을 원하는 형태로 균일하고 정밀하게 구현할 수 있다.
이하에서는 비정질 질화 붕소막을 플라즈마 화학기상증착(PECVD; Plasma Enhanced Chemical Vapor Deposition)을 이용하여 형성하는 방법에 대해 설명한다. 도 3a 내지 도 3c는 예시적인 실시예에 따른 비정질 질화 붕소막(220)을 형성하는 방법을 설명하기 위한 도면들이다.
도 3a를 참조하면, 공정 챔버(미도시)의 내부에 기판(210)을 준비한다. 기판(210)은 패터닝하고자 하는 구조물이 될 수 있다. 한편, 기판(210)은 비정질 질화 붕소막(도 2c의 220)을 성장시키기 위한 성장용 기판이 될 수도 있다. 기판(210)은 다양한 물질을 포함할 수 있다.
기판(210)은 예를 들면, 반도체 물질, 절연 물질 및 금속 중 적어도 하나를 포함할 수 있다. 반도체 물질은 IV족 반도체 또는 반도체 화합물을 포함할 수 있다. IV족 반도체는 예를 들면, Si, Ge 또는 Sn 등을 포함할 수 있지만 이에 한정되는 것은 아니다. 반도체 화화물은 예를 들면, Si, Ge, C, Zn, Cd, Al, Ga, In, B, C, N, P, S, Se, As, Sb 및 Te 중에서 적어도 2개의 원소가 결합된 물질을 포함할 수 있다. 하지만, 이에 한정되지는 않는다.
절연 물질은 예를 들면, Si, Ni, Al, W, Ru, Co, Mn, Ti, Ta, Au, Hf, Zr, Zn, Y, Cr, Cu, Mo 및 Gd 중 적어도 하나의 산화물, 질화물, 탄화물 및 이들의 유도체 중 적어도 하나를 포함할 수 있다. 또한, 기판은 예를 들어, SiCOH계 조성으로 N 또는 F를 더 포함할 수 있고, 유전율 저하를 위해 기공을 포함할 수도 있다. 그리고, 기판은 도펀트(dopant)를 더 포함할 수도 있다. 하지만, 이상에서 언급된 기판의 물질들은 단지 예시적인 것이다.
한편, 공정 챔버 내부에 기판(210)을 배치시키기 전에 기판(110)을 전처리(pre-treatment)할 수도 있다. 예를 들어, 기판(210)을 아세톤과 같은 유기 용매에 담궈 초음파 처리한 후, IPA(iso-propenyl alcohol)와 질소 가스로 세정할 수 있다. 세정된 기판(210)의 표면을 산소 수소, NH3 등의 플라즈마 처리를 수행함으로써 표면에 남아 있는 탄소 불순물을 제거할 수 있다. 또한, 기판(210)을 HF 용액에 담궈서 자연 산화물을 제거할 수도 있고, 무수 에탄올과 질소 가스를 사용하여 잔류 HF 용액을 제거할 수도 있다.
비정질 질화 붕소막(220)을 성장시키기 위한 공정 온도는 통상적인 화학 기상 증착(CVD; Chemical Vapor Deposition) 공정에 사용되는 온도보다 낮은 온도가 될 수 있다. 비정질 질화 붕소막(222)을 성장시키기 위한 공정 온도는 대략 400
Figure pat00002
이하가 될 수 있다. 예를 들면, 비정질 질화 붕소막(222)을 성장시키기 위한 공정 온도는 대략 15
Figure pat00003
~ 400
Figure pat00004
가 될 수 있다. 한편, 공정 온도가 400
Figure pat00005
보다 크고 700
Figure pat00006
이하인 경우에는 나노결정질 질화 붕소막이 형성될 수 있지만, 반드시 이에 한정되는 것은 아니다.
비정질 질화 붕소막(220)을 성장시키기 위한 공정 압력은 대략 50mTorr 이상이 될 수 있다. 예를 들면, 비정질 질화 붕소막(220)을 성장시키기 위한 공정 압력은 대략 10mTorr ~ 1Torr가 될 수 있다.
이어서, 공정 챔버의 내부에 비정질 질화 붕소막(220)의 성장을 위한 반응 가스를 주입한다. 반응 가스는 비정질 질화 붕소막(220)의 성장을 위한 질화 붕소 소스를 포함할 수 있다.
질화 붕소 소스는 예를 들어, 보라진(borazine, B3N3H6) 또는 암모니아-보란(NH3-BH3) 등과 같은 질소와 붕소 모두를 포함하는 소스일 수 있다. 또한, 질화 붕소 소스는 질소를 포함하는 질소 소스와 붕소를 포함하는 붕소 소스를 포함할 수 있다. 여기서, 질소 소스는 예를 들면, 암모니아(NH3) 및 질소(N2) 중 적어도 하나를 포함할 수 있고, 붕소 소스는 BH3, BF3, BCl3, B2H6, (CH3)3B 및 (CH3 CH2)3B, 중 적어도 하나를 포함할 수 있다.
반응 가스는 불활성 가스(inert gas)를 더 포함할 수 있다. 불활성 가스는 예를 들면, 아르곤 가스, 네온 가스, 질소 가스, 헬륨 가스, 크립톤 가스 및 크세논 가스 중 적어도 하나를 포함할 수 있다. 또한, 반응 가스는 플라즈마에 의한 활성화(activation)를 촉진시키기 위해 수소 가스를 더 포함할 수 있다. 도 2a에는 질화 붕소 소스로서 보라진(B3N3H6)을 사용하고, 불활성 가스로서 아르곤 가스를 사용한 경우가 예시적으로 도시되어 있다.
공정 챔버 내부로 주입되는 반응 가스의 혼합비는 공정 챔버 내에 유입되는 질화 붕소용 소스, 블활성 가스 및 수소 가스의 유량을 제어함으로써 조절될 수 있다. 비정질 질화 붕소막(120')을 형성하기 위해서는 반응 가스 내에서 질화 붕소용 소스의 함량이 상대적으로 작을 필요가 있으며, 이를 위해 공정 챔버 내로 유입되는 질화 붕소용 소스의 유량은 상대적으로 낮을 수 있다.
비정질 질화 붕소막(220)을 형성하기 위해서 공정 챔버 내부로 주입되는 질화 붕소용 소스 및 불활성 가스의 부피비(volume ratio)는 예를 들면 대략 1:10~5000 정도가 될 수 있으며, 질화 붕소용 소스 및 불활성 가스 및 수소 가스의 부피비(volume ratio)는 예를 들면 대략 1:10~5000:10~500 정도가 될 수 있다.
이와 같이, 반응 가스 내에서 질화 붕소용 소스가 차지하는 부피 비율이 작기 때문에 기판(210)의 표면에는 결정성이 거의 없는 비정질 질화 붕소막(220)이 형성될 수 있다.
한편, 과량의 질화 붕소용 소스가 공정 챔버의 내부로 공급되면, 비정질 질화 붕소막(220)이 불규칙적으로 성장할 수도 있고, 전구체의 흡착도 발생될 수 있기 때문에 이를 방지하기 위해 질화 붕소용 소스의 유량은 낮을 수 있다. 예를 들면, 질화 붕소용 소스의 유량(flow rate)은 대략 0.05sccm(standard cubic centimeters)이고, 불활성 가스의 유량은 대략 50sccm가 될 수 있지만, 이에 한정되지는 않는다. 또한, 수소 가스의 유량은 대략 50sccm 이상이 될 수 있지만, 이에 한정되는 것은 아니다.
다음으로, 공정 챔버내로 반응 가스가 유입되는 과정에서 플라즈마 장치에 의해 공정 챔버 내에 플라즈마를 생성할 수 있다. 여기서, 플라즈마 생성을 위한 파워는 예를 들면, 대략 10W ~ 4000W 정도가 될 수 있다. 구체적인 예를 들면, 플라즈마 생성을 위한 파워는 대략 60W 정도가 될 수 있지만 이에 한정되는 것은 아니다.
플라즈마 장치는 유도결합 플라즈마(ICP: Inductively Coupled Plasma), 마이크로웨이브 플라즈마(Microwave Plasma), 축전결합 방전 플라즈마(Capacitively Coupled Discharge Plasma), 전자 사이클로트론 공명 플라즈마(ECR Plasam;Electron Cyclotron Resonance Plasma), 헬리콘 플라즈마(Helicon Plasam) 등을 포함하는 플라즈마를 제공하는 장치일 수 있으나, 이에 한정되지 않는다. 플라즈마 장치로부터 공정 챔버 내부에 플라즈마 생성을 위한 파워가 인가되면, 공정 챔버의 내부에는 전기장이 유도되며 이렇게 유도된 전기장에 의해 비정질 질화 붕소막(220)의 성장을 위한 플라즈마가 생성될 수 있다.
도 3b를 참조하면, 질화 붕소 소스, 불활성 가스 및 수소 가스가 혼합된 반응 가스의 플라즈마에 의해 질소 원자 및 붕소 원자가 활성화되고, 이렇게 활성화된 질소 원자(N*) 및 붕소 원자(B*)는 기판(210)의 표면에 흡착될 수 있다. 그리고, 불활성 가스의 플라즈마가 기판(210)의 활성화를 지속적으로 유도함으로써 기판(210)의 표면에는 활성화된 질소(N*) 및 활성화된 붕소(B*)의 흡착이 가속화될 수 있다.
도 3c를 참조하면, 기판(210)의 표면에 활성화된 질소(N*) 및 활성화된 붕소(B*)의 흡착이 가속화됨에 따라 기판(210)의 표면에는 비정질 질화 붕소막(220)이 성장될 수 있다. 여기서, 저온(즉, 400℃ 이하의 온도)에서 기판(220)의 표면에 상대적으로 낮은 함량의 활성화된 질소(N*) 및 활성화된 붕소(B*)가 흡착되기 때문에 기판(210)의 표면에는 결정성이 거의 없는 비정질 질화 붕소막(220)이 성장되어 형성될 수 있다.
비정질 질화 붕소막(220)이 패터닝하고자 하는 구조물에 성장된 경우에는 이 비정질 질화 붕소막을 패터닝함으로써 하드 마스크(도 1의 120)를 제조할 수 있다.
이상과 같은 방법에 의해 형성된 비정질 질화 붕소막(220)은 sp3 혼성 결합과 sp2 혼성 결합으로 구성된 비결정 구조를 가지며, 여기서, sp3 혼성 결합이 차지하는 비율이 20% 미만이 될 수 있다. 이러한 sp3 혼성 결합의 비율은 예를 들어 XPS(X-ray Photoelectron Spectroscopy) 분석을 통해 측정될 수 있다. 한편, 비정질 질화 붕소막(220)에는 수 nm(예를 들면, 대략 3nm 이하) 크기의 결정립들(cryatal grains)이 추가적으로 포함되어 있을 수도 있다.
전술한 비정질 질화 붕소막(220)의 형성 공정에서 공정 조건들(예를 들면, 공정 온도, 공정 압력 등)을 변화시킴으로써 나노결정질 질화 붕소막이 형성될 수 있다. 나노결정질 질화 붕소막은 100nm 이하의 크기의 결정립들을 포함하고 있다.
비정질 질화 붕소막(220) 내에서 질소에 대한 붕소의 함량 비율이 예를 들면, 대략 0.5 내지 2.0 정도가 될 수 있다. 구체적인 예를 들면, 질소에 대한 붕소의 함량 비율은 0.9 내지 1.1 정도가 될 수 있다. 또한, 비정질 질화 붕소막(220)은 더 수소를 포함할 수 있으며, 이 경우 수소 함량은 예를 들어, 대략 10 at% 미만이 될 수 있다.
비정질 질화 붕소막(220)은 100nm 내지 1000nm 파장 영역의 광에 대해 대략 1.0 내지 1.5 정도의 낮은 굴절률을 가질 수 있다. 또한, 비정질 질화 붕소막(220)은 대략 2.5 이하의 낮은 유전 상수를 가질 수 있다. 보다 구체적인 예를 들면, 비정질 질화 붕소막(220)의 유전 상수는 1.0 ~ 2.5가 될 수 있다.
비정질 질화 붕소막(220)은 대략 1.8 g/cm3 이상의 높은 밀도를 가질 수 있다. 비정질 질화 붕소막(220)은 대략 0.5 rms 이하의 표면 거칠기를 가질 수 있다. 비정질 질화 붕소막(220)은 대략 6.0 eV 이하의 에너지 밴드갭을 가질 수 있다.
이상에서 설명된 비정질 질화 붕소막(220)은 도 1에 도시된 바와 같이 반사 방지막으로서의 역할을 할 수 있다. 비정질 질화 붕소막(220)에 다른 층들을 형성함으로써 소자를 제작할 수도 있다. 또한, 비정질 질화 붕소막(220)은 기판(210)으로부터 분리되어 다른 기판이나 소자에 전사되어 반사 방지막으로의 역할을 수행할 수도 있다.
아래 [표 2]는 결정질 질화 붕소막(구체적으로, h-BN), 나노결정질 질화 붕소막(nc-BN) 및 비정질 질화 붕소막(a-BN)의 특성들을 비교하여 보여주는 예시적인 실험 결과이다.
[표 2]
Figure pat00007
[표 2]를 참조하면, 비정질 질화 붕소막은 633nm 파장의 빛에 대한 굴절률이해 결정질 질화 붕소막 및 나노결정질 질화 붕소막 보다 낮은 것을 알 수 있다. 이 비정질 질화 붕소막의 굴절률은 공기의 굴절률과 거의 유사할 수 있다. 또한, 비정질 질화 붕소막은 결정질 질화 붕소막 보다 밀도가 커서 우수한 기계적 내구성(mechanical inertness)을 가지고 있음을 알 수 있다. 그리고, 비정질 질화 붕소막은 결정질 질화 붕소막 및 나노결정질 질화 붕소막 보다 작은 유전 상수를 가지고 있다.
육방정계의 질화 붕소막(h-BN)은 대략 6.05eV의 에너지 밴드 갭을 가지며, 비정질 질화 붕소막(a-BN)은 대략 5.96eV의 에너지 밴드 갭을 가지고, 나노결정질 질화 붕소막(nc-BN)은 대략 5.85eV의 에너지 밴드 갭을 가짐을 알 수 있다. 즉, 비정질 질화 붕소막 및 나노 결정질 질화 붕소막(nc-BN)은 육방정계의 질화 붕소막보다 에너지 밴드갭이 낮다. 따라서, 비정질 질화 붕소막은 화학적으로 안정하다는 것을 알 수 있다.
아래 [표 3]은 SiO2, 저굴절 폴리머(Low RI Polymer; low refractive index polymer), MgF2 및 비정질 질화 붕소막(a-BN)의 특성들을 비교하여 보여주는 예시적인 실험 결과이다.
[표 3]
Figure pat00008
[표 3]을 참조하면, 비정질 질화 붕소막은 SiO2 및 저굴절 폴리머 보다 낮은 굴절률을 가지고 있다. 또한, 비정질 질화 붕소막은 저굴절 폴리머 보다 큰 밀도를 가지고 있으며, SiO2 및 저굴절 폴리머 보다 큰 경도(hardness)를 가지고 있으므로 기계적 내구성이 우수함을 알 수 있다. 한편, MgF2는 낮은 굴절률 및 높은 밀도는 가지고는 있으나, 산화(oxidation) 및 낮은 화학적 내구성(chemical inertness)으로 인해 보호막(passivation)이 필요하다는 문제가 있다.
이상과 같이, 비정질 질화 붕소막은 공기와 유사할 정도의 낮은 굴절률을 가지고 있으며, 또한 밀도 및 경도가 높아 기계적 내구성이 우수함을 알 수 있다. 또한, 비정질 질화 붕소막은 다른 층과의 접착성(adhesion)도 우수하며, 이외에도 열적, 화학적 내구성도 우수하다. 그리고, 비정질 질화 붕소막은 자외선 영역에서 가시광선 영역의 빛에 대해 높은 투과도를 가지고 있으며, 확산 배리어(diffusion barrier) 특성도 우수하다. 비정질 질화 붕소막은 0.5 rms 이하의 표면 거칠기를 가질 수 있으므로, 비정질 질화 붕소막의 표면을 매우 균일하게 형성할 수 있다.
이하에서는 예시적인 실시예에 따른 비정질 질화 붕소막의 특징들을 측정하여 분석한 결과들에 대해 보다 구체적으로 설명한다. 이하의 도면들에서 a-BN"는 400℃의 공정 온도에서 ICP-CVD(Inductively Coupled Plasma Chemical Vapor Deposition)에 의해 형성된 비정질 질화 붕소막의 측정 결과를 나타낸 것이며, "nc-BN"은 700℃의 공정 온도에서 ICP-CVD에 의해 형성된 나노결정절 질화 붕소막의 측정 결과를 나타낸 것이다.
도 4a 및 도 4b는 TEM(Transmission Electron Microscope) 분석 결과에 따른 비정질 질화 붕소막의 TEM 이미지 및 회절 패턴(diffraction pattern)을 각각 도시한 것이다. 도 4a에 도시된 TEM 이미지로부터 비정질 질화 붕소막을 구성하는 원자들이 무질서하게 배열되어 있음을 확인할 수 있으며, 도4b에 도시된 회절 패턴은 비정질 필름의 전형적인 확산 회절 패턴임을 알 수 있다.
도 5a 및 도 5b는 TEM 분석 결과에 따른 나노결정질 질화 붕소막의 TEM 이미지 및 회절 패턴을 각각 도시한 것이다. 도 5a 및 도 5b에 도시된 결과로부터 나노결정질 질화 붕소막에서는 나노 크기의 결정립들이 배열되어 있음을 알 수 있다. 따라서, 400℃ 보다 높은 700℃의 공정 온도에서는 나노결정질 질화 붕소막이 형성될 수 있음을 알 수 있다.
도 6은 결정질 질화 붕소막, 나노결정질 질화 붕소막 및 비정질 질화 붕소막에 대한 라만 스펙트럼(Raman Spectrums)을 도시한 것이다. 도 5에서 "SiO2/Si”는 SiO2/Si 기판에 대한 라만 스펙트럼을 나타내며, “a-BN”는 400℃의 공정 온도에서 SiO2/Si 기판에 비정질 질화 붕소막을 형성한 다음에 측정한 라만 스펙트럼을 나타낸다. “nc-BN”은 700℃의 공정 온도에서 SiO2/Si 기판에 나노결정질 질화 붕소막을 형성한 다음에 측정한 라만 스펙트럼을 나타내며, “Tri-BN”은 SiO2/Si 기판에 3층의 육방정계 질화 붕소막을 에피 성장한 다음 측정한 라만 스펙트럼을 나타낸다.
도 6을 참조하면, 육방정계 질화 붕소막의 라만 스펙트럼 및 나노결정질 질화 붕소막의 라만 스펙트럼에서는 대략 1370 cm-1에서 피크가 존재하며, 이루부터 나노결정질 질화 붕소막은 결정성을 가지고 있음을 알 수 있다. 이에 반해, 비정질 질화 붕소막의 라만 스펙트럼에서는 피크가 존재하지 않으며, 이로부터 비정질 질화 붕소막은 결정성을 가지고 있지 않는 것을 알 수 있다.
도 7은 비정질 질화 붕소막 및 나노결정질 질화 붕소막에 대한 FT-IR(Fourier-Transform Infrared Spectroscopy) 스펙트럼을 도시한 것이다. 도 7에는 입사각 60°에서 s-편광을 이용하여 측정된 FT-IR 스펙트럼이 도시되어 있다.
도 7을 참조하면, 비정질 질화 붕소막에 대한 FT-IR 스펙트럼에서는 대략 1370 cm-1 근처에서 횡단 광학 모드(transverse optical mode)에 기인한 흡수 피크가 존재하고, 1570cm-1 근처에서 또 다른 흡수 피크가 존재함을 확인할 수 있다. 이는 비정질 질화 붕소막이 비정질 특성을 있음을 의미한다.
그리고, 나노결정질 질화 붕소막에 대한 FT-IR 스펙트럼에서는 대략 1370 cm-1 근처에서 횡단 광학 모드(transverse optical mode)에 기인한 흡수 피크가 존재하지만, 1570cm-1 근처에서는 흡수 피크가 존재하지 않음을 확인할 수 있다. 이로부터 나노결정질 질화 붕소막은 비정질 특성을 갖지 않음을 알 수 있다.
도 8a는 각각 비정질 질화 붕소막에 대한 XPS(X-ray Photoelectron Spectroscopy) 프로파일을 도시한 것이다. 도 8b는 나노결정질 질화 붕소막에 대한 XPS 프로파일을 도시한 것이다.
도 8a에 도시된 XPS 프로파일에서 붕소의 1s에 대한 피크는 190.4eV이고, 질소의 1s에 대한 피크는 397.9eV임을 확인할 수 있다. 여기서, 붕소와 질소 각각의 피크 크기를 기초로 비정질 질화 붕소막에서 붕소와 질소의 원자비는 대략 1: 1.08 정도가 됨을 알 수 있다. 비정질 질화 붕소막은 sp3 혼성 결합과 sp2 혼성 결합을 포함할 수 있으며, 여기서, sp3 혼성 결합이 차지하는 비율이 20% 미만이 될 수 있다.
도 8b에 도시된 XPS 프로파일에서 붕소의 1s에 대한 피크는 190.4eV이고, 질소의 1s에 대한 피크는 397.9eV임을 확인할 수 있다. 나노결정질 질화 붕소막에서의 붕소의 1s에 대한 피크 및 질소의 1s에 대한 피크는 각각 비정질의 질화 붕소막에서의 붕소의 1s에 대한 피크 및 질소의 1s에 대한 피크와 거의 일치함을 확인할 수 있다. 이에 따라, 나노결정질 질화 붕소막에서 붕소와 질소의 원자비는 대략 1: 1.08 정도가 됨을 알 수 있다
도 9는 비정질 질화 붕소막 및 나노결정질 질화 붕소막의 유전 상수를 측정한 결과를 도시한 것이다. 도 9에는 유전 상수를 50회 이상 측정한 결과들이 도시되어 있으며, 굵은 선은 평균 유전 상수를 나타낸다.
도 9를 참조하면, 비정질 질화 붕소막의 유전 상수는 동작 주파수에 반비례함을 알 수 있다. 100kHz의 동작 주파수에서 비정질 질화 붕소막의 평균 유전 상수는 대략 1.78 임을 확인할 수 있다. 그리고, 1MHz 동작 주파수에서는 비정질 질화 붕소막의 평균 유전 상수는 대략 1.16으로 공기 또는 진공의 유전 상수에 가까워졌음을 확인할 수 있다. 이와 같이 비정질 질화 붕소막의 낮은 유전 상수는 붕소 원자와 질소 원자 사이의 비극성 결합에 기인한 것이다. 한편, 비정질 질화 붕소막에 기공을 형성함으로써 유전 상수를 더욱 낮출 수 있다.
나노결정질 질화 붕소막의 평균 유전 상수는 50kHz 내지 1MHz의 동작 주파수 범위에서, 2.5 이하임을 확인할 수 있다. 예를 들어, 나노결정질 질화 붕소막의 평균 유전 상수는 2.3 ~ 2.5 정도가 될 수 있다. 한편, 육방정계 질화 붕소막의 평균 유전 상수는 50kHz 내지 1MHz의 동작 주파수 범위에서, 2.9 ~3.8 정도로 측정되었다.
도 10은 비정질 질화 붕소막의 밀도를 시뮬레이션한 결과를 도시한 것이다. 여기서, Si 기판 상에 40 nm 두께를 갖는 비정질의 질화 붕소막을 성장한 후, 기판에서 비정질 질화 붕소막의 두께 방향에 따른 질량 밀도를 시뮬레이션하였다.
도 10을 참조하면, 비정질 질화 붕소막(a-BN)의 질량 밀도는 약 2g/cm3임을 확인할 수 있다. 후술하는 바와 같이 비정질 질화 붕소막은 유전 상수는 낮지만 밀도는 높아서 기계적 강도는 저하되지 않음을 알 수 있다.
도 11은 다양한 물질에서의 유전 상수와 밀도 사이의 관계를 보여주는 그래프이다.
도 11을 참조하면, 대부분 물질의 유전 상수와 밀도는 비례한다. 따라서, 일반적으로 유전 상수가 낮은 물질은 밀도가 낮아서 기계적 강도가 낮을 수 있다. 그러나, 비정질의 질화 붕소막은 유전 상수가 약 2일 때 밀도가 약 2g/cm3으로서 다른 물질에 비해 상대적으로 밀도가 높아서 높은 기계적 강도를 가질 수 있다.
도 12는 다양한 물질에서의 유전 상수와 항복장(breakdown field) 사이의 관계를 보여주는 그래프이다.
도 12를 참조하면, 유전 상수와 항복장은 비례 관계임을 확인할 수 있다. 유전 상수가 2에 가까운 다른 물질들에 비해 비정질 질화 붕소막(a-BN)의 항복장이 더 높음을 확인할 수 있다.
아래 [표 4]는 비정질 질화 붕소막(a-BN)과 육방정계 질화 붕소막(h-BN)의 유전 상수 및 항복장을 측정한 결과를 예시적으로 나타낸 것이다.
[표 4]
Figure pat00009
[표 4]를 참조하면, 비정질 질화 붕소막은 100kHz 및 1MHz의 동작 주파수에서 유전 상수가 2이하로서 육방정계 질화 붕소막의 유전 상수보다 작음을 확인할 수 있다. 또한, 비정질 질화 붕소막의 항복장은 7.3 MV/cm로서, 육방정계 질화 붕소막의 항복장보다 훨씬 큰 것을 알 수 있다.
도 13은 비정질 질화 붕소막의 온도에 따른 항복 바이어스(breakdown bias)를 보여주는 그래프이다. 도 13에서 "Co/a-BN/Si"는 Si 기판에 비정질 질화 붕소막 및 Co층을 순차적으로 증착한 경우를 나타내며, "Co/Ti/Si"는 Si 기판에 Ti층 및 Co층을 순차적으로 증착한 경우를 나타낸다.
도 13을 참조하면, 비정질 질화 붕소막의 항복 바이어스는 온도에 반비례함을 알 수 있다. 온도가 높아질수록 항복 전압이 작아진다 하더라도, 비정질의 질화 붕소막의 항복 바이어스는 TiN층의 항복 바이어스보다 큼을 확인할 수 있다. 이는 비정질의 질화 붕소막은 다양한 온도에서도 안정적임을 의미한다.
도 14는 비정질 질화 붕소막에 대한 FT-IR 스펙트럼을 도시한 것이다. 도 13을 참조하면, 비정질 질화 붕소막에 대한 FT-IR 스펙트럼에서는 B-H bond 및 N-H bond에 대응하는 파수(wavenumber)에서는 피크가 관찰되지 않았으므로, 수소와 관련된 bond는 없음을 알 수 있다.
도 15a는 비정질 질화 붕소막에 대한 HR-RBS(High Resolution Rutherford Backscattering Spectroscopy)의 분석 결과를 도시한 것이다. 도 15b는 비정질 질화 붕소막에 대한 HR-ERDA(High Resolution Elastic Recoil Detection Analysis)의 분석 결과를 도시한 것이다.
도 15a에는 240keV ~ 400keV의 binding enery 범위에서 측정된 결과가 도시되어 있으며, 도 15b에는 52keV ~ 68keV의 binding enery 범위에서 측정된 결과가 도시되어 있다. 도 15a 및 도 15b를 참조하면, 기판의 원소인 Si 와 O가 측정되었고, 비정질 질화 붕소막의 원소인 B와 N도 측정되었음을 확인할 수 있다. 또한, 수소도 측정되었음을 확인할 수 있다.
아래 [표 5]는 도 14a 및 도 14b에 도시된 측정 결과들을 이용하여 계산된 비정질 질화 붕소막의 조성비를 나타낸 것이다.
[표 5]
Figure pat00010
[표 5]를 참조하면, 붕소와 질소의 비는 대략 1.04:1 정도 임을 확인할 수 있다. 또한, 비정질 질화 붕소막 내에서의 수소 함량은 5.5 at% 임을 확인할 수 있다.
도 16은 결정질 질화 붕소막, 나노결정질 질화 붕소막 및 비정질 질화 붕소막의 광 파장에 따른 흡수율(absorption)을 도시한 것이다. 도 15에는 자외선 파장 영역의 빛에 대한 흡수율이 도시되어 있다.
도 16을 참조하면, 결정질 질화 붕소막 및 나노결정질 질화 붕소막은 대략 100nm 파장 대역의 빛에 대해 높은 흡수율을 나타내는 반해, 비정질 질화 붕소막은 대략 100nm 파장 대역의 빛에 대해 흡수율이 낮아 높은 광투과성을 나타내는 것을 알 수 있다.
도 17은 비정질 질화 붕소막에 대한 NEXAFS(Near Edge X-ray Absorption Fine Structure)의 분석 결과를 도시한 것이다. 도 17을 참조하면, 비정질 질화 붕소막 내에서 sp2 혼성 결합에 의해 형성된 B-N planes이 임의의 방향성을 가지고 랜덤하게 배향되어(oriented) 있음을 알 수 있다.
도 18a 및 도 18b는 기판에 전사된 비정질 질화 붕소막의 라만 스펙트럼 및 XPS 이미지를 각각 도시한 것이다.
도 18a에는 SiO2 기판에 전사된 비정질 질화 붕소막의 라만 스펙트럼이 도시되어 있다. 도 18a에서 "Bare SiO2"는 비정질 질화 붕소막이 성장되지 않은 SiO2 기판의 라만 스펙트럼을 나타내며, "a-Si film"은 SiO2 기판에 전사된 비정질 질화 붕소막의 라만 스펙트럼을 나타낸다. 비정질 질화 붕소막은 약 30W 플라즈마 전력 및 약 300oC의 공정 온도에서 구리 포일(Cu foil) 상에 성장된 다음, SiO2 기판에 전사되었다. 도 18a를 참조하면, SiO2 기판에 전사된 비정질 질화 붕소막의 라만 스펙트럼 결과는 비정질 질화 붕소막이 성장되지 않는 SiO2 기판의 라만 스펙트럼 결과와 유사함을 알 수 있다. 이로부터 SiO2 기판에 전사된 비정질 질화 붕소막은 SiO2 기판과 마찬가지로 비정질 구조를 가지고 있음을 알 수 있다.
도 18b에는 SiO2 기판에 전사된 비정질 질화 붕소막의 XPS 이미지가 도시되어 있다. 도 18b를 참조하면, SiO2 기판에 전사된 비정질 질화 붕소막에서는, 전술한 400
Figure pat00011
의 공정 온도에서 성장된 비정질 질화 붕소막과 동일하게 붕소의 1s에 대한 피크는 190.4eV이고, 질소의 1s에 대한 피크는 397.9eV임을 확인할 수 있다. 이로부터 붕소와 질소 각각의 피크 크기를 기초로 붕소와 질소의 원자비는 약 1: 1.08이고, sp2 결합이 존재하는 것을 알 수 있다.
이상에서 살펴본 바와 같이, 비정질 질화 붕소막은 우수한 식각 선택비를 가지고 있으며, 높은 밀도 및 높은 경도를 가지고 있으므로 기계적 특성도 우수하다. 따라서, 비정질 질화 붕소막를 이용하여 하드 마스크(120)를 비교적 얇게 제작할 수 있으며, 하드 마스크의 leaning 이나 wiggling 등과 같은 변형 현상도 방지할 수 있다. 또한, 비정질 질화 붕소막은 패턴 형성 후 쉽게 제거될 수 있으며, 낮은 응력을 가지고 있고, 다른 층과의 접착성도 우수하다. 그리고, 비정질 질화 붕소막은 높은한 투명성을 가지는 절연막으로서 공정성도 우수하다. 이에 따라, 비정질 질화 붕소막을 이용하여 고종횡비를 가지는 구조물을 균일하고 정밀하게 구현할 수 있는 하드 마스크를 제작할 수 있다.
이상에서 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형이 가능하다.
110,210.. 기판
110a.. 홈
120.. 하드 마스크
120a,130a.. 식각 패턴
120',220.. 비정질 질화 붕소막
130.. 패터닝된 포토레지스트층
130'.. 포토레지스트층
150.. 패터닝된 구조물

Claims (23)

  1. 기판에 마련되어 상기 기판을 패터닝하는 공정에 사용되는 하드 마스크로서,
    상기 하드 마스크는 비정질 질화 붕소막을 포함하는 하드 마스크.
  2. 제 1 항에 있어서,
    상기 비정질 질화 붕소막은 sp3 혼성 결합과 sp2 혼성 결합으로 구성된 비결정 구조를 가지며, 상기 sp3 혼성 결합(hybrid bond)이 차지하는 비율이 20% 미만인 하드 마스크.
  3. 제 1 항에 있어서,
    상기 비정질 질화 붕소막의 밀도는 1.8 g/cm3 이상인 하드 마스크.
  4. 제 1 항에 있어서,
    상기 비정질 질화 붕소막 내에서 상기 질소에 대한 붕소의 함량 비율은 0.5 내지 2.0인 하드 마스크.
  5. 제 1 항에 있어서,
    상기 비정질 질화 붕소막의 유전 상수(dielectric constant)는 2.5 이하인 하드 마스크.
  6. 제 1 항에 있어서,
    상기 비정질 질화 붕소막의 에너지 밴드갭은 6.0 eV 이하인 하드 마스크.
  7. 제 1 항에 있어서,
    상기 비정질 질화 붕소막 내의 수소 함량은 10 at% 미만인 하드 마스크.
  8. 제 1 항에 있어서,
    상기 비정질 질화 붕소막은 수십 nm 크기의 결정립들(crystal grains)을 더 포함하는 하드 마스크.
  9. 기판에 비정질 질화 붕소막을 형성하는 단계;
    상기 비정질 질화 붕소막에 포토레지스트층을 형성하는 단계; 및
    상기 포토레지스트층을 이용하여 상기 비정질 질화 붕소막을 패터닝함으로써 하드 마스크를 형성하는 단계;를 포함하는 하드 마스크의 제조방법.
  10. 제 9 항에 있어서,
    상기 비정질 질화 붕소막은 증착(deposition) 또는 코팅(coating)에 의해 상기 기판에 형성되는 하드 마스크의 제조방법.
  11. 제 9 항에 있어서,
    상기 비정질 질화 붕소막은 sp3 혼성 결합과 sp2 혼성 결합으로 구성된 비결정 구조를 가지며, 상기 sp3 혼성 결합이 차지하는 비율이 20% 미만인 하드 마스크의 제조방법.
  12. 제 9 항에 있어서,
    상기 비정질 질화 붕소막의 밀도는 1.8 g/cm3 이상인 하드 마스크의 제조방법.
  13. 제 9 항에 있어서,
    상기 비정질 질화 붕소 내에서 상기 질소에 대한 붕소의 함량 비율은 0.5 내지 2.0인 하드 마스크의 제조방법.
  14. 제 9 항에 있어서,
    상기 비정질 질화 붕소막 내의 수소 함량은 10 at% 미만인 하드 마스크의 제조방법.
  15. 제 9 항에 있어서,
    상기 비정질 질화 붕소막은 수십 nm 크기의 결정립들을 더 포함하는 하드 마스크의 제조방법.
  16. 제 9 항에 있어서,
    상기 하드 마스크를 형성하는 단계는,
    상기 포토레지스트층을 패터닝하는 단계; 및
    상기 패터닝된 포토레지스트층을 통하여 상기 비정질 질화 붕소막을 식각하는 단계;를 포함하는 하드 마스크의 제조방법.
  17. 제 16 항에 있어서,
    상기 하드 마스크를 형성한 다음, 상기 패터닝된 포토레지스트층을 제거하는 단계를 더 포함하는 하드 마스크의 제조방법.
  18. 제 16 항에 있어서,
    상기 비정질 질화 붕소막의 식각은 소정의 식각 가스를 이용한 건식 식각(dry etching)에 의해 수행되는 하드 마스크의 제조방법.
  19. 기판에 비정질 질화 붕소막을 형성하는 단계;
    상기 비정질 질화 붕소막을 패터닝하여 하드 마스크를 형성하는 단계; 및
    상기 하드 마스크를 통하여 상기 기판을 식각하는 단계;를 포함하는 기판의 패터닝 방법.
  20. 제 19 항에 있어서,
    상기 하드 마스크를 형성하는 단계는,
    상기 비정질 질화 붕소막에 포토레지스트층을 형성하는 단계;
    상기 포토레지스트층을 패터닝하는 단계; 및
    상기 패터닝된 포토레지스트층을 통하여 상기 비정질 질화 붕소막을 식각하는 단계;를 포함하는 기판의 패터닝 방법.
  21. 제 20 항에 있어서,
    상기 하드 마스크를 형성한 다음, 상기 패터닝된 포토레지스트층을 제거하는 단계를 더 포함하는 기판의 패터닝 방법.
  22. 제 20 항에 있어서,
    상기 비정질 질화 붕소막의 식각은 제1 식각 가스를 이용한 건식 식각에 의해 수행되는 기판의 패터닝 방법.
  23. 제 22 항에 있어서,
    상기 기판의 식각은 제2 식각 가스를 이용한 건식 식각에 의해 수행되는 기판의 패터닝 방법.

KR1020200167656A 2020-12-03 2020-12-03 비정질 질화 붕소막을 포함하는 하드 마스크 및 그 제조방법과, 하드마스크를 이용한 패터닝 방법 KR20220078281A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200167656A KR20220078281A (ko) 2020-12-03 2020-12-03 비정질 질화 붕소막을 포함하는 하드 마스크 및 그 제조방법과, 하드마스크를 이용한 패터닝 방법
CN202110799218.8A CN114597123A (zh) 2020-12-03 2021-07-15 包括非晶氮化硼膜的硬掩模和制造所述硬掩模的方法、以及使用所述硬掩模的图案化方法
US17/459,538 US20220181151A1 (en) 2020-12-03 2021-08-27 Hard mask including amorphous boron nitride film and method of fabricating the hard mask, and patterning method using the hard mask
EP21200908.8A EP4009350A1 (en) 2020-12-03 2021-10-05 Hard mask including amorphous or nanocrystalline boron nitride film and method of fabricating the hard mask, and patterning method using the hard mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200167656A KR20220078281A (ko) 2020-12-03 2020-12-03 비정질 질화 붕소막을 포함하는 하드 마스크 및 그 제조방법과, 하드마스크를 이용한 패터닝 방법

Publications (1)

Publication Number Publication Date
KR20220078281A true KR20220078281A (ko) 2022-06-10

Family

ID=78414177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200167656A KR20220078281A (ko) 2020-12-03 2020-12-03 비정질 질화 붕소막을 포함하는 하드 마스크 및 그 제조방법과, 하드마스크를 이용한 패터닝 방법

Country Status (4)

Country Link
US (1) US20220181151A1 (ko)
EP (1) EP4009350A1 (ko)
KR (1) KR20220078281A (ko)
CN (1) CN114597123A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646474A (en) * 1995-03-27 1997-07-08 Wayne State University Boron nitride cold cathode
US20020187629A1 (en) * 2001-06-06 2002-12-12 I-Hsiung Huang Method for dual damascene process without using gap-filling materials
FR2933690B1 (fr) * 2008-07-11 2010-09-10 Centre Nat Rech Scient Nanonitrure de bore cubique
WO2012131872A1 (ja) * 2011-03-28 2012-10-04 日立金属株式会社 複合軟磁性粉末及びその製造方法、並びにそれを用いた圧粉磁心
CN103569976B (zh) * 2012-08-03 2016-09-14 燕山大学 超高硬度纳米孪晶氮化硼块体材料及其合成方法
KR102287344B1 (ko) * 2014-07-25 2021-08-06 삼성전자주식회사 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
JP6447197B2 (ja) * 2015-02-04 2019-01-09 住友電気工業株式会社 立方晶窒化ホウ素多結晶体、切削工具、耐摩工具、研削工具、および立方晶窒化ホウ素多結晶体の製造方法
US10418237B2 (en) * 2016-11-23 2019-09-17 United States Of America As Represented By The Secretary Of The Air Force Amorphous boron nitride dielectric
US11624127B2 (en) * 2019-10-29 2023-04-11 Samsung Electronics Co., Ltd. Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
US11424186B2 (en) * 2019-10-29 2022-08-23 Samsung Electronics Co., Ltd. Semiconductor memory device and apparatus including the same

Also Published As

Publication number Publication date
CN114597123A (zh) 2022-06-07
US20220181151A1 (en) 2022-06-09
EP4009350A1 (en) 2022-06-08

Similar Documents

Publication Publication Date Title
CN108475640B (zh) 用于侧向硬模凹槽减小的混合碳硬模
JP6950012B2 (ja) ＳｉＯＣＮ薄膜の形成
US11332376B2 (en) Diamond-like carbon film
KR101184072B1 (ko) 밀도 및 스텝 커버리지가 개선된 비정질 탄소막 증착 방법
KR20200015279A (ko) 나노결정질 그래핀의 형성방법 및 이를 포함하는 소자
JP2011517848A (ja) 改善された密度および段差被覆性をもつ非晶質炭素膜を堆積させる方法
TW200937517A (en) Plasma etching carbonaceous layers with sulfur-based etchants
EP3343592B1 (en) Hardmask composition, method of forming pattern using the hardmask composition, and hardmask formed from the hardmask composition
JP3178375B2 (ja) 絶縁膜の形成方法
TWI764002B (zh) 形成非晶碳膜及蝕刻基板之方法
TW200947154A (en) Method of forming thin film pattern for semiconductor device and apparatus for the same
TW202120729A (zh) 用於沉積含矽膜的組合物及方法
Sun et al. Vertical sidewall of silicon nitride mask and smooth surface of etched-silicon simultaneously obtained using CHF3/O2 inductively coupled plasma
KR20170011796A (ko) 2차원 물질 하드마스크와 그 제조방법 및 하드 마스크를 이용한 물질층 패턴 형성방법
US20230170217A1 (en) Tribological properties of diamond films
KR20220078281A (ko) 비정질 질화 붕소막을 포함하는 하드 마스크 및 그 제조방법과, 하드마스크를 이용한 패터닝 방법
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
CN113802108A (zh) 沉积的方法
KR20220076179A (ko) 비정질 질화 붕소막 및 이를 포함하는 반사 방지 코팅 구조체
Quan et al. Effects of deposition pressure on the properties of a low-dielectric constant cyclohexane-based plasma polymer
TWI762761B (zh) 用於密osg膜的有機取代的硬化添料化合物與矽構造形成劑
TWI839027B (zh) 含碘碳膜之沈積
US20230193460A1 (en) Deposition of iodine-containing carbon films
US20220336212A1 (en) Catalytic thermal deposition of carbon-containing materials
CN115992349A (zh) 使用脉冲化学气相沉积沉积氮化硼的方法和系统