CN114597123A - 包括非晶氮化硼膜的硬掩模和制造所述硬掩模的方法、以及使用所述硬掩模的图案化方法 - Google Patents

包括非晶氮化硼膜的硬掩模和制造所述硬掩模的方法、以及使用所述硬掩模的图案化方法 Download PDF

Info

Publication number
CN114597123A
CN114597123A CN202110799218.8A CN202110799218A CN114597123A CN 114597123 A CN114597123 A CN 114597123A CN 202110799218 A CN202110799218 A CN 202110799218A CN 114597123 A CN114597123 A CN 114597123A
Authority
CN
China
Prior art keywords
boron nitride
nitride film
amorphous boron
amorphous
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110799218.8A
Other languages
English (en)
Inventor
申铉振
崔太镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114597123A publication Critical patent/CN114597123A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)

Abstract

提供包括非晶氮化硼膜的硬掩模和制造所述硬掩模的方法、以及使用所述硬掩模的图案化方法。所述硬掩模提供在基材上且用于将所述基材图案化的工艺，并且所述硬掩模包括非晶氮化硼膜。

Description

包括非晶氮化硼膜的硬掩模和制造所述硬掩模的方法、以及 使用所述硬掩模的图案化方法
对相关申请的交叉引用
本申请基于2020年12月3日在韩国知识产权局提交的韩国专利申请No.10-2020-0167656并且要求其优先权，将其公开内容全部通过引用引入本文中。
技术领域
本公开内容涉及包括非晶氮化硼膜的硬掩模和制造所述硬掩模的方法、以及使用所述硬掩模的图案化方法。
背景技术
近来，随着半导体器件的尺寸逐渐减小，需要以纳米尺寸的超精细图案形成具有高的高宽比(纵横比)的结构。然而，难以用使用光刻胶的一般的光刻方法精确地形成高的高宽比的超精细图案。为了解决该问题，可使用具有比光刻胶高的蚀刻选择性的硬掩模。
发明内容
提供包括非晶氮化硼膜的硬掩模和制造所述硬掩模的方法、以及使用所述硬掩模的图案化方法。
另外的方面将部分地在随后的描述中阐明，并且部分地将从所述描述明晰，或者可通过本公开内容的所呈现的实施方式的实践而获知。
在实例实施方式中，提供用于对基材(基板)的图案化工艺的硬掩模。所述硬掩模可包括在所述基材上的非晶氮化硼膜。
在一些实施方式中，所述非晶氮化硼膜可具有包括sp3杂化键和sp2杂化键的非晶结构，并且所述非晶氮化硼膜中的sp3杂化键相对于sp3杂化键与sp2杂化键之和的比率可小于约20％。
在一些实施方式中，所述非晶氮化硼膜的密度可为约1.8g/cm3或更大。
在一些实施方式中，所述非晶氮化硼膜中的硼对氮的原子含量比可为约0.5至约2.0。
在一些实施方式中，所述非晶氮化硼膜的介电常数可为约2.5或更小。
在一些实施方式中，所述非晶氮化硼膜的能带隙可为约6.0eV或更小。
在一些实施方式中，所述非晶氮化硼膜的氢含量可小于约10原子％。
在一些实施方式中，所述非晶氮化硼膜可进一步包括具有几纳米的尺寸的晶粒。
在另一实施方式中，制造硬掩模的方法可包括：在基材上形成非晶氮化硼膜，在所述非晶氮化硼膜上形成光刻胶层，和通过使用所述光刻胶层将所述非晶氮化硼膜图案化而形成硬掩模。
在一些实施方式中，可通过沉积工艺或涂覆工艺在所述基材上形成所述非晶氮化硼膜。
在一些实施方式中，所述非晶氮化硼膜可具有包括sp3杂化键和sp2杂化键的非晶结构，并且所述非晶氮化硼膜中的sp3杂化键相对于sp3杂化键与sp2杂化键之和的比率小于约20％。
在一些实施方式中，所述非晶氮化硼膜的密度可为约1.8g/cm3或更大。
在一些实施方式中，所述非晶氮化硼膜中的硼对氮的原子含量比可为约0.5至约2.0。
在一些实施方式中，所述非晶氮化硼膜的介电常数可为约2.5或更小。
在一些实施方式中，所述非晶氮化硼膜的能带隙可为约6.0eV或更小。
在一些实施方式中，所述非晶氮化硼膜的氢含量可小于约10原子％。
在一些实施方式中，所述非晶氮化硼膜可进一步包括具有几纳米的尺寸的晶粒。
在一些实施方式中，所述形成硬掩模可包括：将所述光刻胶层图案化以提供图案化的光刻胶层，和使用所述图案化的光刻胶层蚀刻所述非晶氮化硼膜。
在一些实施方式中，所述方法可进一步包括：在形成所述硬掩模之后，除去所述图案化的光刻胶层。
在一些实施方式中，蚀刻所述非晶氮化硼膜可使用蚀刻气体通过干法蚀刻进行。
在另一实施方式中，将基材图案化的方法可包括：在基材上形成非晶氮化硼膜，通过将所述非晶氮化硼膜图案化而形成硬掩模，和通过使用所述硬掩模蚀刻所述基材。
在一些实施方式中，所述形成硬掩模可包括：在所述非晶氮化硼膜上形成光刻胶层，将所述光刻胶层图案化以提供图案化的光刻胶层，和使用所述图案化的光刻胶层蚀刻所述非晶氮化硼膜。
所述方法可进一步包括：在形成所述硬掩模之后，除去所述图案化的光刻胶层。
在一些实施方式中，蚀刻所述非晶氮化硼膜可使用第一蚀刻气体通过干法蚀刻进行。
在一些实施方式中，蚀刻所述基材可使用与所述第一蚀刻气体不同的第二蚀刻气体通过干法蚀刻进行。
在一些实施方式中，可通过沉积工艺或涂覆工艺在所述基材上形成所述非晶氮化硼膜。
在一些实施方式中，所述非晶氮化硼膜可具有包括sp3杂化键和sp2杂化键的非晶结构，并且所述非晶氮化硼膜中的sp3杂化键相对于sp3杂化键与sp2杂化键之和的比率小于约20％。
在一些实施方式中，所述非晶氮化硼膜的密度可为约1.8g/cm3或更大。
在一些实施方式中，所述非晶氮化硼膜中的硼对氮的原子含量比可为约0.5至约2.0。
在一些实施方式中，所述非晶氮化硼膜的介电常数可为约2.5或更小。
在一些实施方式中，所述非晶氮化硼膜的能带隙可为约6.0eV或更小。
在一些实施方式中，所述非晶氮化硼膜的氢含量可小于约10原子％。
在一些实施方式中，所述非晶氮化硼膜可进一步包括具有几纳米的尺寸的晶粒。
附图说明
由结合附图考虑的以下描述，本公开内容的一些实施方式的以上和其它方面、特征和优势将更明晰，其中：
图1为根据实施方式的硬掩模的图；
图2A-2G为在制造图1的硬掩模之后使用图1的硬掩模将基材图案化的方法的图；
图3A-3C为形成非晶氮化硼膜的方法的图；
图4A和4B分别显示根据透射电子显微镜(TEM)分析结果的非晶氮化硼膜的TEM图像和衍射图案；
图5A和5B分别显示根据TEM分析结果的纳米结晶氮化硼膜的TEM图像和衍射图案；
图6为结晶氮化硼膜、纳米结晶氮化硼膜、和非晶氮化硼膜的拉曼光谱的图；
图7为关于非晶氮化硼膜和纳米结晶氮化硼膜的傅立叶变换红外光谱法(FT-IR)光谱的图；
图8A和8B分别为关于非晶氮化硼膜和纳米结晶氮化硼膜的X射线光电子能谱法(XPS)曲线的图；
图9为非晶氮化硼膜和纳米结晶氮化硼膜的介电常数的测量结果的图；
图10为非晶氮化硼膜的密度的模拟结果的图；
图11为在多种材料的介电常数和密度之间的关系的图；
图12为在多种材料的介电常数和击穿场(击穿电场)之间的关系的图；
图13为非晶氮化硼膜的根据温度的击穿偏压的图；
图14为关于非晶氮化硼膜的FT-IR光谱的图；
图15A为非晶氮化硼膜的高分辨卢瑟福背散射光谱法(HR-RBS)的分析结果的图；
图15B为非晶氮化硼膜的高分辨弹性反冲探测分析(HR-ERDA)的分析结果的图；
图16为根据光波长的结晶氮化硼膜、纳米结晶氮化硼膜、和非晶氮化硼膜的吸收率的图；
图17为非晶氮化硼膜的近边缘X射线吸收精细结构(NEXAFS)的分析结果的图；以及
图18A和18B为转移到基材的非晶氮化硼膜的拉曼光谱和XPS分析结果的图。
具体实施方式
现在将对实施方式详细地进行介绍，其实例在附图中示出，其中相同的附图标记始终指的是相同的元件。在这点上，本实施方式可具有不同的形式并且不应被解释为限于本文中阐明的描述。因此，下面仅通过参考附图描述实施方式以说明实例实施方式的方面。如本文中使用的，术语“和/或”包括相关列举项目的一个或多个的任何和全部组合。表述例如“的至少一个(种)”当在要素列表之前或之后时，修饰整个要素列表且不修饰所述列表的单独要素。
在下面描述的层结构中，当一个组成元件设置在另外的组成元件“上方”或“上”时，所述组成元件可不仅包括直接接触所述另外的组成元件的上/下/左/右侧的元件，而且包括以非接触方式设置在所述另外的组成元件上方/下面/左边/右边的元件。说明书中的单数的表述包括复数的表述，除非在上下文中清楚地另外说明。将进一步理解，本文中使用的术语“包括”和/或“包含”表明存在所陈述的特征或组件，但是不排除存在或添加一个或多个另外的特征或组件。
如本文中使用的，单数形式“一种(个)”(不定冠词“a”、“an”)和“所述(该)”意图也包括复数形式，除非上下文清楚地另外说明。此外，本文中描述的所有方法的步骤可以任何合适的顺序进行，除非本文中另外说明或者除非与上下文明显矛盾。本公开内容不限于所描述的步骤顺序。
此外，本说明书中所陈述的术语例如“部分”、“单元”、“模块”和“块”可表示用于执行至少一个功能或操作的单元并且所述单元可通过硬件、软件、或者硬件和软件的组合配备。
此外，示于所呈现的各图中的连接线或连接体意图表示在各元件之间的功能关系和/或物理或逻辑耦合(连接)。应注意，在实际设备(器件)中可存在许多替代性的或附加的功能关系、物理连接或逻辑连接。
本文中提供的任何和所有实例或语言(例如，“例如”)的使用仅意图更好地阐明本公开内容，而不对本公开内容的范围造成限制，除非另外声明。
图1为根据实施方式的硬掩模120的图。
参考图1，硬掩模120提供在基材110上。基材110可为将通过使用硬掩模120图案化的结构。基材110可包括需要图案化的多种器件。
硬掩模120可起到用于蚀刻基材110的蚀刻掩模的作用。随着半导体器件的尺寸逐渐减小，需要以纳米尺寸的超精细图案形成具有高的高宽比的结构。为此，可使用具有比光刻胶高的蚀刻选择性的硬掩模120。
可在硬掩模120中以一定形状形成蚀刻图案120a。可通过将通过硬掩模120的蚀刻图案120a暴露的基材110蚀刻至一定深度而实现期望的结构。基材110的蚀刻可使用蚀刻气体通过各向异性蚀刻方法进行。
在本实施方式中，硬掩模120可包括非晶氮化硼膜。通常，为了使用硬掩模制造具有高的高宽比的结构，所述硬掩模应具有高的蚀刻选择性和优异的机械特性。当硬掩模具有低的蚀刻选择性或差的机械特性时，硬掩模的厚度增加。而且，当硬掩模的厚度增加时，变形现象例如倾斜、扭曲(wiggling)等可发生。此外，在完成基材的蚀刻过程之后硬掩模应能够被容易地除去，并且硬掩模需要具有低的应力，优异的对其它层的粘附性，且具有透明度(透明性)。非晶氮化硼膜可具有所述硬掩模所需要的所有上述特性。
在下面的描述中，描述结晶氮化硼膜、纳米结晶氮化硼膜、和非晶氮化硼膜。
结晶氮化硼膜可指的是包括具有大于100nm的尺寸的晶粒的氮化硼膜。所述结晶氮化硼膜可包括例如六方氮化硼膜(h-BN)或立方氮化硼膜(c-BN)。
纳米结晶氮化硼膜(nc-BN)可指的是包括具有比所述结晶氮化硼膜小的尺寸的晶粒的氮化硼膜。所述纳米结晶氮化硼膜可包括具有约100nm或更小的尺寸的晶粒。详细地，例如，所述纳米结晶氮化硼膜可包括具有约0.5nm至约100nm的尺寸的晶粒。例如，所述晶粒可具有30nm至约100nm或更小的尺寸。
非晶氮化硼膜(a-BN)120可指的是具有非结晶结构的氮化硼膜。非晶氮化硼膜120可包括sp3杂化键和sp2杂化键，其中非晶氮化硼膜120中的sp3杂化键相对于sp3杂化键与sp2杂化键之和的比率可小于约20％。非晶氮化硼膜120可包括少量的具有约几纳米例如约3nm或更小的尺寸的晶粒。
在非晶氮化硼膜120中，硼对氮的原子含量比可为例如约0.5至约2.0。在具体实例中，硼对氮的原子含量比可为约0.9至约1.1。然而，本公开内容不限于此。
非晶氮化硼膜120可进一步包括氢，但是氢含量可为相对小的。例如，氢含量可小于约10原子％(原子百分比)。由于非晶氮化硼膜120中的氢含量可为小的，因此非晶氮化硼膜120可为化学稳定的。
非晶氮化硼膜120可具有低的折射率。例如，非晶氮化硼膜120对于在约100nm至约1000nm的波长范围内的光的折射率可为约1.0至约1.5。
非晶氮化硼膜120可具有低的介电常数。例如，非晶氮化硼膜120的介电常数可为约2.5或更小。详细地，例如，非晶氮化硼膜120的介电常数可为约1.0至约2.5。
非晶氮化硼膜120可具有高的密度。例如，非晶氮化硼膜120的密度可为约1.8g/cm3或更大。详细地，例如，非晶氮化硼膜120的密度可为约1.8g/cm3至约2.5g/cm3。这样，由于非晶氮化硼膜120可具有高的密度，因此非晶氮化硼膜120可具有优异的机械特性。
非晶氮化硼膜120的能带隙可为约6.0eV或更小。此外，非晶氮化硼膜120的表面粗糙度可为0.5均方根(rms)或更小。
下表1显示比较用作硬掩模的现有材料层和非晶氮化硼膜的特性的实例测试结果。在表1中，“ACL”表示非晶碳层，且“BACL”表示掺杂有硼(B)的非晶碳层。“a-BN”表示非晶氮化硼膜。
[表1]
Figure BDA0003164013310000071
参考表1，可看出，所述非晶氮化硼膜具有与非晶碳层几乎相同的优异的蚀刻选择性。由于所述非晶氮化硼膜具有为非晶碳层的密度的约两倍大的高的密度，并且具有比具有11GPa的硬度的硅大的硬度，因此所述非晶氮化硼膜的机械特性是优异的。因此，当硬掩模120包括非晶氮化硼膜时，硬掩模120可被制造为薄的，并且变形现象例如倾斜、扭曲等可被限制和/或防止。此外，由于所述非晶氮化硼膜与非晶碳层和硼掺杂的非晶碳层相比具有优异的透明度，因此所述非晶氮化硼膜与非晶碳层或硼掺杂的非晶碳层相比可具有优异的加工性能。
在下面的描述中，描述制造图1的硬掩模120的方法、以及通过使用硬掩模120将基材110图案化的方法。图2A-2G为在制造图1的硬掩模120之后使用图1的硬掩模120将基材110图案化的方法的图。
参考图2A，在准备基材110之后，在基材110上形成非晶氮化硼膜120′。基材110可为将通过使用硬掩模120(参见图2E)图案化的结构。可通过沉积而在基材110上形成非晶氮化硼膜120′。替代地，可通过溶液涂覆而在基材110上形成非晶氮化硼膜120′。通过沉积形成非晶氮化硼膜120′的过程在下面描述的图3A-3C中示出。
参考图2B，在非晶氮化硼膜120′的上表面上形成光刻胶层130′至一定厚度。参考图2C，通过使用光刻工艺将光刻胶层130′以一定形状图案化。详细地，在将光掩模(未示出)提供在光刻胶层130′上方之后，将一定波长的光例如紫外线通过光掩模照射到光刻胶层130′，从而进行曝光过程。接着，通过对经曝光的光刻胶层130′进行显影过程而形成图案化的光刻胶层130。在图案化的光刻胶层130中形成用于暴露非晶氮化硼膜120′的一定的蚀刻图案130a。
参考图2D，通过如下形成硬掩模120：通过使用图案化的光刻胶层130作为蚀刻掩模而蚀刻非晶氮化硼膜120′。可通过如下进行非晶氮化硼膜120′的蚀刻过程：通过使用第一蚀刻气体各向异性地蚀刻通过在图案化的光刻胶层130中形成的蚀刻图案130a暴露的非晶氮化硼膜120′。所述第一蚀刻气体可包括能够选择性地仅蚀刻非晶氮化硼膜120′的气体。例如，当基材110包括硅时，所述第一蚀刻气体可包括氧气，但本公开内容不限于此。
参考图2E，除去留在硬掩模120上的图案化的光刻胶层130。在形成于基材110上的硬掩模120中形成使基材110暴露的蚀刻图案120a。
参考图2F，通过使用硬掩模120作为蚀刻掩模将基材110蚀刻至一定深度。可通过如下进行基材110的蚀刻过程：通过使用与所述第一蚀刻气体不同的第二蚀刻气体各向异性地蚀刻通过在硬掩模120中形成的蚀刻图案120a暴露的基材110。所述第二蚀刻气体可包括能够选择性地仅蚀刻基材110的气体。例如，当基材110包括硅时，所述第二蚀刻气体可包括包含氟(F)的气体例如CF4、SF6、或C2F6等，但本公开内容不限于此。
参考图2G，通过除去留在基材110上的硬掩模120，可获得包括达到一定深度的凹槽110a或通孔的图案化结构150。通过例如灰化等，可从图案化结构150容易地除去硬掩模120。
如上所述，由于硬掩模120作为具有高的蚀刻选择性和优异的机械特性的非晶氮化硼膜120′形成，因此可以期望的形状均匀地且精确地实现具有高的高宽比的图案化结构150。
在下面的描述中，描述使用等离子体增强化学气相沉积(PECVD)形成上述非晶氮化硼膜120的方法。图3A-3C为形成根据实施方式的非晶氮化硼膜的方法的图。
参考图3A，在工艺腔室(未示出)中提供基材210。基材210可为将被图案化的结构。基材210可为用于生长图3C的非晶氮化硼膜220的基材。基材210可包括多种材料。
基材210可包括半导体材料、绝缘材料、或金属的至少一种。所述半导体材料可包括IV族半导体或半导体化合物。所述IV族半导体可包括例如Si、Ge、Sn等，但本公开内容不限于此。所述半导体化合物可包括通过组合例如Si、Ge、C、Zn、Cd、Al、Ga、In、B、C、N、P、S、Se、As、Sb、或Te的至少两种元素而获得的材料。然而，本公开内容不限于此。
所述绝缘材料可包括例如Si、Ni、Al、W、Ru、Co、Mn、Ti、Ta、Au、Hf、Zr、Zn、Y、Cr、Cu、Mo、或Gd的至少一种的氧化物、氮化物、碳化物、或其衍生物的至少一种。此外，基材210可在基于SiCOH的组成中进一步包括例如N或F，并且可包括孔以降低介电常数。基材210可进一步包括掺杂剂。然而，基材210的上述材料仅为实例。
在将基材210布置在工艺腔室中之前，可将基材210预处理。例如，基材210可通过被浸在有机溶剂例如丙酮中而经历超声处理，然后可用异丙醇(IPA)和氮气进行清洁。通过使用氧气、氢气、NH3等对基材210的经清洁的表面进行等离子体处理，可除去残留在表面上的碳杂质。此外，可通过将基材210浸在HF溶液中而除去自然氧化物，并且可通过使用无水乙醇和氮气除去残余的HF溶液。
用于生长非晶氮化硼膜220的工艺温度可低于在典型的化学气相沉积(CVD)工艺中使用的温度。用于生长非晶氮化硼膜220的工艺温度可为约400℃或更低，但本公开内容不必限于此。例如，用于生长非晶氮化硼膜220的工艺温度可为约15℃至约400℃。当工艺温度为高于约400℃且约700℃或更低时，可形成纳米结晶氮化硼膜。
用于生长非晶氮化硼膜220的工艺压力可为约50毫托或更高。例如，用于生长非晶氮化硼膜220的工艺压力可为约10毫托至约1托。
接着，将用于生长非晶氮化硼膜220的反应气体注入工艺腔室中。所述反应气体可包括用于生长非晶氮化硼膜220的氮化硼源。
所述氮化硼源可为包括氮和硼两者的源，例如环硼氮烷(B3N3H6)、氨-硼烷(NH3-BH3)等。此外，所述氮化硼源可包括包含氮的氮源和包含硼的硼源。所述氮源可包括例如氨(NH3)或氮气(N2)的至少一种，并且所述硼源可包括BH3、BF3、BCl3、B2H6、(CH3)3B、和(CH3CH2)3B的至少一种。
所述反应气体可进一步包括惰性气体。所述惰性气体可包括例如氩气、氖气、氮气、氦气、氪气或氙气的至少一种。此外，所述反应气体可进一步包括氢气以促进通过等离子体的活化。图3A示出了其中使用环硼氮烷(B3N3H6)作为氮化硼源并且使用氩气作为惰性气体的实例。
可通过如下调节注入工艺腔室中的反应气体的混合比：控制注入工艺腔室中的所述氮化硼源、惰性气体和氢气的流速。为了形成非晶氮化硼膜220，在反应气体中所述氮化硼源的含量需要为相对小的。为此，引入工艺腔室中的氮化硼源的流速可为相对低的。
注入工艺腔室中以形成非晶氮化硼膜220的氮化硼源和惰性气体的体积比可为例如约1:(10-5000)，并且所述氮化硼源、惰性气体和氢气的体积比可为例如约1:(10-5000):(10-500)。
这样，由于所述反应气体中的所述氮化硼源的体积比率是小的，因此可在基材210的表面上形成几乎不具有结晶度(即，结晶度几乎为0)的非晶氮化硼膜220。
当将过剩量的氮化硼源供应到工艺腔室中时，非晶氮化硼膜220可不规则地生长并且前体的吸附可发生。为了限制和/或防止这些问题，所述氮化硼源的流速可为低的。例如，所述氮化硼源的流速可为约0.05标准立方厘米(sccm)，并且所述惰性气体的流速可为约50sccm，但本公开内容不限于此。此外，氢气的流速可为约50sccm或更大，但本公开内容不限于此。
在将所述反应气体引入工艺腔室的过程中，可通过等离子体装置在工艺腔室中产生等离子体。用于产生等离子体的功率可为例如约10W至约4000W。在具体实例中，用于产生等离子体的功率可为约60W，但本公开内容不限于此。
所述等离子体装置可为提供电感耦合等离子体(ICP)、微波等离子体、电容耦合放电等离子体、电子回旋共振等离子体(ECR等离子体)、螺旋波等离子体等的装置，但本公开内容不限于此。当将用于产生等离子体的功率从等离子体装置施加到工艺腔室中时，在工艺腔室中感应出电场，并且可通过所感应出的电场产生用于生长非晶氮化硼膜220的等离子体。
参考图3B，氮原子和硼原子可通过其中所述氮化硼源、惰性气体和氢气彼此混合的反应气体的等离子体而被活化，并且经活化的氮原子(N*)和经活化的硼原子(B*)可被吸附在基材210的表面上。由于所述惰性气体的等离子体持续诱导基材210的活化，因此经活化的氮(N*)和经活化的硼(B*)在基材210的表面上的吸附可被加速。
参考图3C，由于经活化的氮(N*)和经活化的硼(B*)在基材210的表面上的吸附被加速，因此非晶氮化硼膜220可在基材210的表面上生长。由于在低温即400℃或更低的温度下相对低含量的经活化的氮(N*)和经活化的硼(B*)被吸附在基材210的表面上，因此几乎不具有结晶度的非晶氮化硼膜220可生长以形成在基材210的表面上。
当在将被图案化的结构上生长非晶氮化硼膜220时，可通过将非晶氮化硼膜220图案化而制造图1的硬掩模120。
通过上述方法形成的非晶氮化硼膜220具有包括sp3杂化键和sp2杂化键的非晶结构，其中非晶氮化硼膜220中的sp3杂化键相对于sp3杂化键与sp2杂化键之和的比率可小于约20％。可通过例如X射线光电子能谱法(XPS)分析来测量非晶氮化硼膜220中的sp3杂化键相对于sp3杂化键与sp2杂化键之和的比率。非晶氮化硼膜220可另外包括具有几纳米例如约3nm或更小的尺寸的晶粒。
可通过改变在上述形成非晶氮化硼膜220的过程中的工艺条件例如工艺温度、工艺压力等来形成纳米结晶氮化硼膜。所述纳米结晶氮化硼膜可包括具有约100nm或更小的尺寸的晶粒。
在非晶氮化硼膜220中，硼对氮的原子含量比可为例如约0.5至约2.0。在具体实例中，硼对氮的原子含量比可为约0.9至约1.1。此外，非晶氮化硼膜220可进一步包括氢。在该情况下，氢含量可例如小于约10原子％。
非晶氮化硼膜220对于在约100nm至约1000nm的波长范围内的光可具有约1.0至约1.5的低的折射率。此外，非晶氮化硼膜220可具有约2.5或更小的低的介电常数。详细地，例如，非晶氮化硼膜220的介电常数可为约1.0至约2.5。
非晶氮化硼膜220可具有约1.8g/cm3或更大的高的密度。非晶氮化硼膜220可具有约0.5rms或更小的表面粗糙度。非晶氮化硼膜220可具有约6.0eV或更小的能带隙。
上述非晶氮化硼膜220可用于通过被图案化而制造如图1中所示的硬掩模，并且通过所述硬掩模，可将基材图案化。另外，可通过在非晶氮化硼膜220上形成其它层而制造器件。此外，可将非晶氮化硼膜220与基材210分离以将其转移到另外的基材或器件，并且其可起到用于将所述基材或器件图案化的硬掩模的作用。
表2显示比较结晶氮化硼膜(详细地，六方氮化硼膜(h-BN))、纳米结晶氮化硼膜(nc-BN)、和非晶氮化硼膜(a-BN)的特性的实例测试结果。
[表2]
Figure BDA0003164013310000121
参考表2，可看出，所述非晶氮化硼膜(a-BN)对于633nm波长的光的折射率低于所述结晶氮化硼膜(h-BN和所述纳米结晶氮化硼膜(nc-BN)的折射率。所述非晶氮化硼膜(a-BN)的折射率可几乎与空气的折射率相似。此外，可看出，所述非晶氮化硼膜(a-BN)具有优异的机械惰性(稳定性)，因为所述非晶氮化硼膜(a-BN)具有比所述结晶氮化硼膜(h-BN)大的密度。所述非晶氮化硼膜具有比所述结晶氮化硼膜(h-BN)和所述纳米结晶氮化硼膜(nc-BN)小的介电常数。
可看出，六方氮化硼膜(h-BN)具有约6.05eV的能带隙，所述非晶氮化硼膜(a-BN)具有约5.96eV的能带隙，并且所述纳米结晶氮化硼膜(nc-BN)具有约5.85eV的能带隙。换句话说，所述非晶氮化硼膜(a-BN)和所述纳米结晶氮化硼膜(nc-BN)具有比所述六方氮化硼膜(h-BN)低的能带隙。因此，可看出所述非晶氮化硼膜(a-BN)是化学稳定的。
下表3显示比较SiO2、低折射率聚合物(低RI聚合物)、MgF2、和所述非晶氮化硼膜(a-BN)的特性的实例测试结果。
[表3]
Figure BDA0003164013310000131
参考表3，所述非晶氮化硼膜(a-BN)具有比SiO2和低折射率聚合物低的折射率。此外，可看出，所述非晶氮化硼膜(a-BN)具有优异的机械惰性，因为所述非晶氮化硼膜(a-BN)具有比低折射率聚合物大的密度以及比SiO2和低折射率聚合物大的硬度。尽管MgF2具有低的折射率和高的密度，但是由于氧化和低的化学惰性，需要钝化膜。
如上所述，可看出，所述非晶氮化硼膜(a-BN)具有与空气相似的低的折射率以及优异的机械惰性，因为所述非晶氮化硼膜(a-BN)具有高的密度和高的硬度。此外，所述非晶氮化硼膜(a-BN)对其它的层具有优异的粘附性，而且还具有优异的热和化学惰性。所述非晶氮化硼膜(a-BN)对在可见光范围内和在紫外波长范围内的光具有高的透射率，而且还具有优异的扩散阻挡特性。由于所述非晶氮化硼膜(a-BN)可具有约0.5rms或更小的表面粗糙度，因此所述非晶氮化硼膜(a-BN)的表面可非常均匀地形成。
在下面的描述中，详细地描述根据实施方式的非晶氮化硼膜(a-BN)的测量的特性的分析结果。在下图中，“a-BN”表示通过电感耦合等离子体化学气相沉积(ICP-CVD)在400℃的工艺温度下形成的非晶氮化硼膜的测量结果，并且“nc-BN”表示通过ICP-CVD在700℃的工艺温度下形成的纳米结晶氮化硼膜的测量结果。
图4A和4B分别示出根据透射电子显微镜(TEM)分析结果的非晶氮化硼膜(a-BN)的TEM图像和衍射图案。从图4A的TEM图像可看出，构成所述非晶氮化硼膜(a-BN)的原子无序地排列，并且图4B的衍射图案为非晶膜的典型漫散(扩散，diffusion)衍射图案。
图5A和图5B为根据TEM分析结果的所述纳米结晶氮化硼膜(nc-BN)的TEM图像和衍射图案的图。从图5A和5B的结果可看出，具有纳米尺寸的晶粒排布在所述纳米结晶氮化硼膜(nc-BN)中。因此，可看出，在高于400℃的700℃的工艺温度下可形成所述纳米结晶氮化硼膜(nc-BN)。
图6为所述结晶氮化硼膜(tri-hBN)、纳米结晶氮化硼膜(nc-BN)、和非晶氮化硼膜(a-BN)的拉曼光谱的图。在图6中，“SiO2/Si”表示关于SiO2/Si基材的拉曼光谱，并且“a-BN”表示在400℃的工艺温度下在SiO2/Si基材上形成非晶氮化硼膜(a-BN)后测量的拉曼光谱。“nc-BN”表示在700℃的工艺温度下在SiO2/Si基材上形成纳米结晶氮化硼膜(nc-BN)后测量的拉曼光谱，并且“tri-hBN”表示在SiO2/Si基材上外延生长三层的六方氮化硼膜(h-BN)后测量的拉曼光谱。
参考图6，可看出，在关于六方氮化硼膜(tri-hBN)的拉曼光谱和关于纳米结晶氮化硼膜(nc-BN)的拉曼光谱中，在约1370cm-1处存在峰，且因此，所述六方氮化硼膜(tri-hBN)和所述纳米结晶氮化硼膜(nc-BN)具有结晶度(即，结晶度大于0)。相反，可看出，在关于所述非晶氮化硼膜(a-BN)的拉曼光谱中不存在峰，且因此，所述非晶氮化硼膜(a-BN)不具有结晶度(即，结晶度为0)。
图7为关于所述非晶氮化硼膜(a-BN)和所述纳米结晶氮化硼膜(nc-BN)的傅立叶变换红外光谱法(FT-IR)光谱的图。图7示出了使用s偏振光以60°的入射角测量的FT-IR光谱。
参考图7，可看出，在关于所述非晶氮化硼膜(a-BN)的FT-IR光谱中，在约1370cm-1附近处存在由于横向光学模式所致的吸收峰，并且在1570cm-1附近处存在另一吸收峰。这意味着所述非晶氮化硼膜(a-BN)具有非晶特性。
可看出，在关于所述纳米结晶氮化硼膜(nc-BN)的FT-IR光谱中，在约1370cm-1附近存在由于横向光学模式所致的吸收峰，但是在1570cm-1附近处不存在吸收峰。这意味着所述纳米结晶氮化硼膜(nc-BN)不具有非晶特性。
图8A示出了关于所述非晶氮化硼膜(a-BN)的X射线光电子能谱法(XPS)曲线。图8B示出了关于所述纳米结晶氮化硼膜(nc-BN)的XPS曲线。
可看出，在图8A的XPS曲线中，关于硼的1s的峰为190.3eV，且关于氮的1s的峰为397.9eV。可看出，基于硼和氮的峰尺寸，所述非晶氮化硼膜(a-BN)中的硼和氮的原子比为约1:1.08。所述非晶氮化硼膜(a-BN)可包括sp3杂化键和sp2杂化键，其中所述非晶氮化硼膜(a-BN)中sp3杂化键相对于sp3杂化键与sp2杂化键之和的比率可小于约20％。
可看出，在图8B的XPS曲线中，关于硼的1s的峰为190.3eV，且关于氮的1s的峰为397.9eV。可看出，所述纳米结晶氮化硼膜(nc-BN)中的关于硼的1s的峰和关于氮的1s的峰与所述非晶氮化硼膜(a-BN)中的关于硼的1s的峰和关于氮的1s的峰几乎匹配。因此，可看出，所述纳米结晶氮化硼膜(nc-BN)中的硼和氮的原子比为约1:1.08。
图9为所述非晶氮化硼膜(a-BN)和所述纳米结晶氮化硼膜(nc-BN)的介电常数(具体地，相对介电常数)的测量结果的图。图9示出了50次或更多次的介电常数的测量结果，且粗线表示平均介电常数。
参考图9，所述非晶氮化硼膜(a-BN)的介电常数与工作频率成反比。可看出，在100kHz的工作频率下所述非晶氮化硼膜(a-BN)的平均介电常数为约1.78。可看出，在1MHz的工作频率下，所述非晶氮化硼膜(a-BN)的平均介电常数为约1.16，其接近于空气或真空的介电常数。这样，所述非晶氮化硼膜(a-BN)的低的介电常数是由在硼原子和氮原子之间的非极性键合引起的。通过在所述非晶氮化硼膜(a-BN)中形成孔，可进一步降低介电常数。
可看出，在约50kHz至约1MHz的工作频率范围内，所述纳米结晶氮化硼膜(nc-BN)的平均介电常数为约2.5或更小。例如，所述纳米结晶氮化硼膜(nc-BN)的平均介电常数可为约2.3至约2.5。在约50kHz至约1MHz的工作频率范围内，所述六方氮化硼膜(h-BN)的平均介电常数经测量为约2.9至约3.8。
图10为所述非晶氮化硼膜(a-BN)的密度的模拟结果的图。在Si基材上生长具有40nm的厚度的非晶氮化硼膜(a-BN)之后，在Si基材上模拟所述非晶氮化硼膜(a-BN)的根据厚度方向的质量密度。
参考图10，可看出，所述非晶氮化硼膜(a-BN)的质量密度为约2g/cm3。如下所述，可看出，尽管所述非晶氮化硼膜(a-BN)的介电常数是低的，但是其密度是高的，使得其机械强度不降低。
图11为在多种材料的介电常数和密度之间的关系的图。
参考图11，大多数材料的介电常数和密度彼此成比例。因此，通常，因为具有低的介电常数的材料具有低的密度，因此其机械强度可为低的。然而，所述非晶氮化硼膜(a-BN)在其介电常数为约2时具有约2g/cm3的密度。因此，所述非晶氮化硼膜(a-BN)可在具有低的介电常数的同时具有高的机械强度，因为与其它材料相比，所述非晶氮化硼膜(a-BN)的密度是相对高的。
图12为在多种材料的介电常数和击穿场之间的关系的图。
参考图12，可看出，介电常数和击穿场彼此成比例。可看出，与具有接近于2的介电常数的其它材料相比，所述非晶氮化硼膜(a-BN)的击穿场比所述其它材料高。
下表4显示测量所述非晶氮化硼膜(a-BN)和所述六方氮化硼膜(h-BN)的介电常数和击穿场的实例测试结果。
[表4]
Figure BDA0003164013310000161
参考表4，可看出，由于在约100kHz和约1MHz的工作频率下所述非晶氮化硼膜(a-BN)的介电常数小于或等于2，因此所述非晶氮化硼膜(a-BN)的介电常数小于所述六方氮化硼膜(h-BN)的介电常数。此外，可看出，由于所述非晶氮化硼膜(a-BN)的击穿场为约7.3MV/cm，因此所述非晶氮化硼膜(a-BN)的击穿场比所述六方氮化硼膜(h-BN)的击穿场大得多。
图13为所述非晶氮化硼膜(a-BN)的根据温度的击穿偏压的图。在图13中，“Co/a-BN/Si”表示其中非晶氮化硼膜(a-BN)和Co层顺序地沉积在Si基材上的情况，并且“Co/TiN/S”表示其中TiN层和Co层顺序地沉积在Si基材上的情况。
参考图13，可看出，所述非晶氮化硼膜(a-BN)的击穿偏压与温度成反比。可看出，即使当击穿电压随着温度升高而降低时，所述非晶氮化硼膜(a-BN)的击穿偏压也大于TiN层的击穿偏压。这意味着所述非晶氮化硼膜(a-BN)在多种温度下是稳定的。
图14为关于所述非晶氮化硼膜(a-BN)的FT-IR光谱的图。参考图14，可看出，在关于所述非晶氮化硼膜(a-BN)的FT-IR光谱中不存在与氢有关的键，因为在对应于B-H键和N-H键的波数处未观察到峰。
图15A为所述非晶氮化硼膜(a-BN)的高分辨卢瑟福背散射光谱法(HR-RBS)的分析结果的图。图15B为所述非晶氮化硼膜(a-BN)的高分辨弹性反冲探测分析(HR-ERDA)的分析结果的图。
图15A示出了在约240keV至约400keV的结合能范围内的测量结果，并且图15B示出了在约52keV至约68keV的结合能范围内的测量结果。参考图15A和15B，可看出，作为基材的元素的Si和O被测量，并且作为所述非晶氮化硼膜(a-BN)的元素的B和N被测量。此外，可看出氢也被测量。
下表5显示使用图15A和15B中示出的测量结果计算的所述非晶氮化硼膜(a-BN)的组成比。
[表5]
B(原子％) N(原子％) H(原子％)
a-BN 47.6 46.9 5.5
参考表5，可看出，硼和氮的比率为约1.04:1。此外，可看出，所述非晶氮化硼膜(a-BN)中的氢含量为约5.5原子％。
图16为根据光波长的所述结晶氮化硼膜(h-BN)、纳米结晶氮化硼膜(nc-BN)、和非晶氮化硼膜(a-BN)的吸收率的图。图16示出了对于在紫外波长范围内的光的吸收率。
参考图16，可看出，虽然所述结晶氮化硼膜(h-BN)和所述纳米结晶氮化硼膜(nc-BN)对于在约200nm的波长处的光具有高的吸收率，但是所述非晶氮化硼膜(a-BN)由于对于在约200nm的波长处的光的低的吸收率而显示出高的透射率。
图17为所述非晶氮化硼膜(a-BN)的近边缘X射线吸收精细结构(NEXAFS)的分析结果的图。参考图17，可看出，在所述非晶氮化硼膜(a-BN)中通过sp2杂化键形成的B-N平面以一定的方向性无规地取向(定向)。
图18A和18B分别示出了被转移到基材的非晶氮化硼膜(a-BN)的拉曼光谱和XPS图像。
图18A示出了关于转移到SiO2基材的非晶氮化硼膜(a-BN)的拉曼光谱。在图18A中，“裸SiO2”表示关于在其上未生长非晶氮化硼膜(a-BN)的SiO2基材的拉曼光谱，并且“a-BN膜”表示关于转移到SiO2基材的非晶氮化硼膜(a-BN)的拉曼光谱。所述非晶氮化硼膜(a-BN)在约30W的等离子体功率和约300℃的工艺温度下在铜箔(Cu箔)上生长，然后被转移到SiO2基材。参考图18A，可看出，关于转移到SiO2基材的非晶氮化硼膜(a-BN)的拉曼光谱的结果与关于在其上未生长非晶氮化硼膜(a-BN)的SiO2基材的拉曼光谱的结果相似。从以上可看出，转移到SiO2的非晶氮化硼膜(a-BN)具有像SiO2基材一样的非晶结构。
图18B为转移到SiO2基材的所述非晶氮化硼膜(a-BN)的XPS图像。参考图18B，可看出，在转移到SiO2基材的非晶氮化硼膜(a-BN)中，像如上所述的在400℃的工艺温度下生长的非晶氮化硼膜(a-BN)一样，关于硼的1s的峰为约190.3eV，且关于氮的1s的峰为约397.9eV。从以上可看出，硼和氮的原子比为约1:1.08，并且存在基于硼和氮各自的峰尺寸的sp2键。
如上所述，所述非晶氮化硼膜具有优异的蚀刻选择性。而且，由于所述非晶氮化硼膜具有高的密度和硬度，因此所述非晶氮化硼膜的机械特性优异。因此，通过使用非晶氮化硼膜，所述硬掩模可制造为相对薄的，且所述硬掩模的变形现象例如倾斜、扭曲等可被限制和/或防止。此外，所述非晶氮化硼膜可在形成图案后被容易地除去，可具有低的应力，且可具有优异的对其它层的粘附性。作为具有高的透明度的绝缘膜的所述非晶氮化硼膜具有优异的加工性能。因此，通过使用所述非晶氮化硼膜可制造能够均匀地且精确地实现具有高的高宽比的结构的硬掩模。
应理解，本文中描述的实施方式应仅在描述的意义上考虑且不用于限制的目的。在各实施方式中的特征或方面的描述应典型地被认为可用于其它实施方式中的其它类似特征或方面。尽管已经参考附图描述了一种或多种实施方式，但是本领域普通技术人员将理解，在不背离如由所附权利要求所限定的精神和范围的情况下，可在其中进行形式和细节方面的各种变化。

Claims (20)

1.用于对基材的图案化工艺的硬掩模，所述硬掩模包括：
在所述基材上的非晶氮化硼膜。
2.如权利要求1所述的硬掩模，其中
所述非晶氮化硼膜具有包括sp3杂化键和sp2杂化键的非晶结构，和
所述非晶氮化硼膜中的sp3杂化键相对于sp3杂化键与sp2杂化键之和的比率小于20％。
3.如权利要求1所述的硬掩模，其中所述非晶氮化硼膜的密度为1.8g/cm3或更大。
4.如权利要求1所述的硬掩模，其中所述非晶氮化硼膜中的硼对氮的原子含量比为0.5至2.0。
5.如权利要求1所述的硬掩模，其中所述非晶氮化硼膜的介电常数为2.5或更小。
6.如权利要求1所述的硬掩模，其中所述非晶氮化硼膜的能带隙为6.0eV或更小。
7.如权利要求1所述的硬掩模，其中所述非晶氮化硼膜的氢含量小于10原子％。
8.如权利要求2所述的硬掩模，其中所述非晶氮化硼膜进一步包括具有几纳米的尺寸的晶粒。
9.制造硬掩模的方法，所述方法包括：
在基材上形成非晶氮化硼膜；
在所述非晶氮化硼膜上形成光刻胶层；和
通过使用所述光刻胶层将所述非晶氮化硼膜图案化而形成硬掩模。
10.如权利要求9所述的方法，其中通过沉积工艺或涂覆工艺在所述基材上形成所述非晶氮化硼膜。
11.如权利要求9所述的方法，其中
所述非晶氮化硼膜具有包括sp3杂化键和sp2杂化键的非晶结构，和
所述非晶氮化硼膜中的sp3杂化键相对于sp3杂化键与sp2杂化键之和的比率小于20％。
12.如权利要求9所述的方法，其中所述非晶氮化硼膜的密度为1.8g/cm3或更大。
13.如权利要求9所述的方法，其中所述形成硬掩模包括：
将所述光刻胶层图案化以提供图案化的光刻胶层；和
通过使用所述图案化的光刻胶层蚀刻所述非晶氮化硼膜。
14.如权利要求13所述的方法，进一步包括：
在形成所述硬掩模之后，除去所述图案化的光刻胶层。
15.如权利要求13所述的方法，其中蚀刻所述非晶氮化硼膜使用蚀刻气体通过干法蚀刻进行。
16.将基材图案化的方法，所述方法包括：
在所述基材上形成非晶氮化硼膜；
通过将所述非晶氮化硼膜图案化而形成硬掩模；和
通过使用所述硬掩模蚀刻所述基材。
17.如权利要求16所述的方法，其中所述形成硬掩模包括：
在所述非晶氮化硼膜上形成光刻胶层；
将所述光刻胶层图案化以提供图案化的光刻胶层；和
使用所述图案化的光刻胶层蚀刻所述非晶氮化硼膜。
18.如权利要求17所述的方法，进一步包括：
在形成所述硬掩模之后，除去所述图案化的光刻胶层。
19.如权利要求17所述的方法，其中蚀刻所述非晶氮化硼膜使用第一蚀刻气体通过干法蚀刻进行。
20.如权利要求19所述的方法，其中蚀刻所述基材使用与所述第一蚀刻气体不同的第二蚀刻气体通过干法蚀刻进行。
CN202110799218.8A 2020-12-03 2021-07-15 包括非晶氮化硼膜的硬掩模和制造所述硬掩模的方法、以及使用所述硬掩模的图案化方法 Pending CN114597123A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200167656A KR20220078281A (ko) 2020-12-03 2020-12-03 비정질 질화 붕소막을 포함하는 하드 마스크 및 그 제조방법과, 하드마스크를 이용한 패터닝 방법
KR10-2020-0167656 2020-12-03

Publications (1)

Publication Number Publication Date
CN114597123A true CN114597123A (zh) 2022-06-07

Family

ID=78414177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110799218.8A Pending CN114597123A (zh) 2020-12-03 2021-07-15 包括非晶氮化硼膜的硬掩模和制造所述硬掩模的方法、以及使用所述硬掩模的图案化方法

Country Status (4)

Country Link
US (1) US20220181151A1 (zh)
EP (1) EP4009350B1 (zh)
KR (1) KR20220078281A (zh)
CN (1) CN114597123A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646474A (en) * 1995-03-27 1997-07-08 Wayne State University Boron nitride cold cathode
US20020187629A1 (en) * 2001-06-06 2002-12-12 I-Hsiung Huang Method for dual damascene process without using gap-filling materials
FR2933690B1 (fr) * 2008-07-11 2010-09-10 Centre Nat Rech Scient Nanonitrure de bore cubique
WO2012131872A1 (ja) * 2011-03-28 2012-10-04 日立金属株式会社 複合軟磁性粉末及びその製造方法、並びにそれを用いた圧粉磁心
CN103569976B (zh) * 2012-08-03 2016-09-14 燕山大学 超高硬度纳米孪晶氮化硼块体材料及其合成方法
KR102287344B1 (ko) * 2014-07-25 2021-08-06 삼성전자주식회사 하드마스크 조성물 및 이를 이용한 패턴의 형성방법
JP6447197B2 (ja) * 2015-02-04 2019-01-09 住友電気工業株式会社 立方晶窒化ホウ素多結晶体、切削工具、耐摩工具、研削工具、および立方晶窒化ホウ素多結晶体の製造方法
US10418237B2 (en) * 2016-11-23 2019-09-17 United States Of America As Represented By The Secretary Of The Air Force Amorphous boron nitride dielectric
US11624127B2 (en) * 2019-10-29 2023-04-11 Samsung Electronics Co., Ltd. Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
US11424186B2 (en) * 2019-10-29 2022-08-23 Samsung Electronics Co., Ltd. Semiconductor memory device and apparatus including the same

Also Published As

Publication number Publication date
EP4009350B1 (en) 2024-07-17
EP4009350A1 (en) 2022-06-08
KR20220078281A (ko) 2022-06-10
US20220181151A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
CN108475640B (zh) 用于侧向硬模凹槽减小的混合碳硬模
US7981810B1 (en) Methods of depositing highly selective transparent ashable hardmask films
TWI759747B (zh) 形成氮碳氧化矽薄膜的方法
CN108122739B (zh) 拓扑限制的等离子体增强循环沉积的方法
TW200937517A (en) Plasma etching carbonaceous layers with sulfur-based etchants
Hartmann et al. Low temperature boron and phosphorous doped SiGe for recessed and raised sources and drains
JP2024133456A (ja) パターニングされた金属酸化物フォトレジストの線量減少
JP2024119793A (ja) パルス化学気相堆積による金属酸化物の選択的堆積
US10475655B2 (en) Selective deposition of metal silicides
CN114597123A (zh) 包括非晶氮化硼膜的硬掩模和制造所述硬掩模的方法、以及使用所述硬掩模的图案化方法
CN118369749A (zh) 用于蚀刻半导体结构的含氧和碘的氢氟烃化合物
US11495454B2 (en) Deposition of low-stress boron-containing layers
CN114578460A (zh) 非晶氮化硼膜和包括其的抗反射涂层结构体
TW202035759A (zh) 金屬矽化物的選擇性沉積以及選擇性氧化物移除
Yuan et al. Critical Atomic-level Processing Technologies: Remote Plasma-enhanced Atomic Layer Deposition and Atomic Layer Etching
KR20240121829A (ko) 요오드-함유 탄소 필름의 증착
TW201218268A (en) Methods for etching multi-layer hardmasks
WO2023239689A1 (en) Ruthenium carbide for dram capacitor mold patterning
CN115769340A (zh) 高介电性膜以及包含其的半导体或电容器器件
CN118103958A (zh) 使用含硅氢氟烃的蚀刻方法
Aydil Monday Morning, October 28, 2013

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination