JP5108524B2 - 種々異なってドープされた領域を製作するための多重マスク及び方法 - Google Patents

種々異なってドープされた領域を製作するための多重マスク及び方法 Download PDF

Info

Publication number
JP5108524B2
JP5108524B2 JP2007543717A JP2007543717A JP5108524B2 JP 5108524 B2 JP5108524 B2 JP 5108524B2 JP 2007543717 A JP2007543717 A JP 2007543717A JP 2007543717 A JP2007543717 A JP 2007543717A JP 5108524 B2 JP5108524 B2 JP 5108524B2
Authority
JP
Japan
Prior art keywords
mask
region
implantation
angle
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007543717A
Other languages
English (en)
Other versions
JP2008522420A (ja
Inventor
クナイプ マルティン
ミニクスホーファー ライナー
シュレームス マルティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Ams AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams AG filed Critical Ams AG
Publication of JP2008522420A publication Critical patent/JP2008522420A/ja
Application granted granted Critical
Publication of JP5108524B2 publication Critical patent/JP5108524B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electroluminescent Light Sources (AREA)

Description

特に半導体材料にドープを製作するために、打ち込み法が適しており、この場合、打ち込み深さが例えば、打ち込もうとするイオンのドープ材料の運動エネルギーによって規定される。選択的に及び場合によっては付加的に、打ち込まれたドープ材料を適当な注入条件を調節することによって、特に適当な温度プログラムを作動させることによって、半導体材料内にさらに拡散させることができるようにすることが可能である。打ち込み法及び注入条件を正確に規定することによって、このような形式で異なるドーププロフィールを製作することができる。打ち込み深さをコントロールする別の公知の可能性は、打ち込まれたドープ材料の量をコントロールする点にある。
例えば50Vである高電圧チャージのために適した電子素子においては、最適なドーププロフィールが特に重要である。何故ならば、素子に印加される高電圧の影響を受けて特に容易に電気的な短絡、例えば基板又はその他の素子構造に向かう短絡が生じるからである。しかも、このような不適当なドーププロフィールは同様に、例えば衝突分離に基づいて不都合な電流を生ぜしめるからである。
特に高電圧素子においてトランジスタ接点を電気的に絶縁するために、一般的な形式で互いに入り込んで配置されたタブ(Wanne)は互いに逆の伝導率にさらされるので、第1の形式の伝導率でドープされた接続領域の移行部に、第2の形式の伝導率のドープ材料でドープされ、かつ外部に対して絶縁されたタブが形成され、そして絶縁されたタブから基板(やはり第1の形式の伝導率のドープ材料でドープされている)への移行部に、電荷担体を成す、付加的な空間電荷ゾーンが生じる。
1つの基板内に相並んで種々異なる深さのドープを製作するために、従来では種々異なるドープマスクを有する複数のドーピングステップが用いられ、それによって、種々異なる打ち込み量又はドーピングステップのために種々異なる熱的な予算を、打ち込まれたドープ材料の注入のために提供することができるようになっている。これによって、必要な付加的な複数のドープマスク、及びこれらのドープマスクに関連した複数の付加的な方法ステップに関連して、同じドープ深さを有するドープ領域を製作するのと比較して、より高い費用が必要となる。
また従来では、基板内に種々異なる形式のドープを製作するために、一般的形式で種々異なるドープマスクを有する複数のドーピングステップが用いられていた。
アメリカ合衆国特許第5300545号明細書により公知の方法によれば、異なる領域内に同じ形式の異なる強さのドープを形成することが公知である。このために、種々異なる幾何学的な特徴を有する領域を備えたマスクが生ぜしめられる。マスク内における異なる領域は、マスク開口の異なる密度によって区別される。これによって得られるドープ強さは、マスク開口の密度の関数(Funktion)である。
アメリカ合衆国特許第5512498号明細書によれば、2つの異なる領域内に2つの異なるドープを2つの主要ステップで、しかも同じマスクを用いて生ぜしめる方法が公知である。この場合、まず、第1の角度で回転する基板上に傾斜打ち込みが実施される。次いでほぼ垂直な打ち込みが行われる。第1の領域内で、複数のマスク開口が、傾斜打ち込み時にドープ材料が基板に達しない程度の小さいアスペクト比を有している。第2のドーピング主要ステップにおいて、第1の領域と第2の領域との間に違いはない。この方法では、同じマスクで2つの異なるドープを生ぜしめることはできない。
本発明の課題は、あらゆる形式の2つの異なるドープを生ぜしめることができるマスク及び、このマスクのためのドーピング法を提供することである。
この課題は、本発明の請求項1に記載した特徴を有するマスクによって解決された。
本発明の有利な実施態様及び、それに適したドーピング法は、従属請求項に記載されている。
本発明の考え方は、打ち込みのために、少なくとも第1及び第2のマスク領域を有する、基板上に載ったマスクを提供し、この場合、第1のマスク領域と第2のマスク領域とは、異なる空間方向から実施される打ち込みステップに対して、異なるシェーディング特性を有している点で異なっている、という点にある。
異なるシェーディング特性は、長く延びた複数のマスク開口によって得られ、この場合、第1のマスク開口は第1のマスク領域内で第1の整列方向に対して平行に整列されていて、第2のマスク開口は第2のマスク領域内で第2の整列方向に対して平行に整列されており、第1の整列方向と第2の整列方向とは互いに、ゼロとは異なる角度<90゜を成している。このような形式で、第1の傾斜打ち込みにおいて1つの空間方向から第1のマスク領域内で第1の整列方向に対して平行に、打ち込みに対する最小のシェーディングを実施することができ、第2のマスク領域内でこれに対して大きいシェーディングを実施することができる。次いで、基板を角度βだけ回転させ、第2の傾斜打ち込みを同じ空間方向から第2のマスク領域のマスク開口に対して平行に実施することができ、次いで第2のマスク領域内に最小のシェーディングが得られ、これに対して第1のマスク領域内により大きいシェーディングが得られる。選択的に基板を回転させるために、勿論、第2の傾斜打ち込みを角度βだけずらした空間方向から実施することもできる。
マスクによって得られるシェーディングは、マスク層内のマスク開口のアスペクト比、並びに基板内に打ち込む際にもたらされるドープ材料イオン及び原子の侵入角度α(基板上の垂直に位置する垂線に対して測定した)に基づいている。この場合、マスク開口の整列方向に対して直交する横方向の空間方向からの傾斜打ち込みにおいてアスペクト比は、打ち込み角度に関連して、傾斜打ち込みされたドープ材料がマスク開口内で基板に達することはなく、マスクによって完全にシェーディングされる程度に選定されている。これが、第2の打ち込みにおける別のマスク領域のためにも当てはまる場合、2つの異なる、場合によっては逆のドープを同じマスクによって生ぜしめることも可能である。つまり打ち込みステップ毎に、それぞれ1つのマスク流域内に完全なシェーディングが生ぜしめられるので、2つの打ち込みステップはそれぞれ選択的に、それぞれのマスク領域内で基板のドープを生ぜしめ、この際に互いに妨害し合うことはない。
打ち込み時に、イオンが半導体内でドナー(Donatoren)又はアクセプタ(Akzeptoren)として作用する。本発明の枠内で、ドープ材料とは、半導体内で所定の効果を得るために打ち込むことができる、その他のすべてのイオンのことでもある。
第1のマスク領域及び第2のマスク領域内にそれぞれ同じ幅bのマスク開口を設ければ有利である。この場合、1つのマスク領域が、同じ間隔を保って互いに平行に配置された、同形式の複数のマスク開口を有している。マスク開口の幅b及びその互いの間隔aは、調質ステップ(Temperschritt)後に所望のドープ材料濃度で均一にドープされた一体的な領域となる、打ち込まれた領域が、マスク開口の下に生ぜしめられるように選定されている。このことはつまり、マスク開口のための、平坦にドーピングされた領域のために小さい間隔aが選定され、これに対してより深くドーピングされた領域のために、より大きい間隔が選定される、ということである。
しかしながら、打ち込まれたドープの注入後にドーピングされた領域内に最大の均質性を得るために、マスク開口の間隔aを最小に選定して、それによって拡散されたドープ材料の濃度変化を避けることができる。
本発明の実施態様によれば、第3の整列方向に対して平行に長く延びて構成された複数の第3のマスク開口を備えた第3のマスク領域が設けられている。この場合、第3のマスク領域の整列方向は、場合によっては2つのマスク領域の整列方向に対して異なる角度βを成すように選定されている。有利な形式で、同じa及びbにおいて角度β=90゜であり、これに対して3つのマスク領域において、2つの整列方向間にそれぞれ60゜の角度βが保たれる。
これは、マスク開口の所定の打ち込み角度α及び所定の幅bにおいて、第1の整列方向に対して平行に傾斜打ち込みされる場合、第2及び第3のマスク領域内の最大シェーディングに相当する。
マスク自体は基板上に載っていて、例えばパターン形成(微細構造化)されたレジスト層を成している。しかしながら、打ち込み法のために同様にフォト技術によって、つまりレジスト構造体によってパターン形成され得るハードマスクを使用してもよい。マスク層の材料に関連して、別のパラメータを考慮することができる。別のパラメータは、マスク構造体の表面特にマスク開口の側壁への打ち込み時にドープ材料の侵入深さを考慮する。マスク内へのドープ材料の次第に大きくなる侵入深さによって、アスペクト比は相応に高く選択されるか又は択一的に打ち込み角度αが大きくされる。
最適な打ち込み角度は例えば45゜の範囲内であるが、付加的にマスク層の厚さ、打ち込みエネルギー及び、マスク製作のために使用されたリソグラフの分解能精度に基づいており、従って45゜からずれていてよい。種々異なるドープ材料((Dopanden)においては、異なる打ち込み角度が最適である。例えば45゜の打ち込み角度において、1つのマスク開口によって完全なシェーディングが得られ、そのアスペクト比は打ち込み方向で測定して1より大きく選定されており、つまりマスク層の高さhはマスク開口の幅bと同じ大きさである。有利には、マスク開口の縁部における拡散に対する公差が維持される。特に有利には、マスク開口の下部領域内におけるマスク厚がもはや、傾斜打ち込みにおいてドープ材料を完全にシェーディングし、それによって基板内への侵入を完全に阻止するのに十分でないことを考慮される。
基板表面に対して平行な横断面で、マスク開口は有利な形式で長く延びて長方形の形状に構成されている。しかしながら、別の形状を有するマスク開口、特に長く延びた平行四辺形、台形又は、丸味の付けられた端部を有する形状に構成することも可能である。平行四辺形は、特に、マスク領域が互いに平行に整列された長方形であって、2つのマスク領域内のマスク開口の整列方向間の角度βは、90゜からずれている(図4参照)。このようなマスク領域は、マスク開口の、基板に対して平行な横断面が、平行四辺形として構成されている場合だけ、複数のマスク開口で完全に満たすことができる。
本発明のマスクによれば、さらに、種々異なるマスク領域内で種々異なるドープを生ぜしめるだけではなく、種々異なるマスク領域内に種々異なるドープ強さを生ぜしめることができる。これは、マスク領域内におけるマスク開口の「密度」を高くするか又は低くすることによって、可能である。またこれは、マスク開口の間隔を相応変えることによって、又はマスク開口の幅bを、それぞれ他方のマスク領域に対して相対的に変えることによって、得られる。勿論、ドープ強さは、打ち込み時間に亘って直接的に調節することができ、それによって、打ち込まれたドープ材料のを調節することができる。
マスク開口の整列方向が、平面内に投影された打ち込み方向に対して角度βだけ回転せしめられている場合に、h tan αmin ≧ bn / cos β(高さh×打ち込み角度αの正弦 ≧ βで余弦した幅b)であれば、提供されたマスク材料が打ち込みに対して所定の角度若しくは所定の深さまで透過可能であるという事実を考慮することなしに、マスク開口内でマスク開口の底部に露出した基板表面にドープ材料が直接衝突することは避けられる。これによって、第1の打ち込み時に第1のマスク領域内に、打ち込み角度α≧αmin(αmin = 完全なシェーディングを有する最小の角度α)で、マスクによる最小のシェーディングが得られ、第2のマスク領域(その整列方向に関連して角度βだけ第1のマスク領域に対して回転せしめられた)内で、基板上に直接衝突したドープ材料に対する完全なシェーディングが得られる。
以下に、図示の実施例を用いて本発明を詳しく説明する。図面は、本発明を具体的に説明するためだけ示されているので、概略的であって、縮尺通りではない。同じ部分又は同じ働きを有する部分には同じ符号が付けられている。
図1は、長く延びたマスク開口を備えた第1のマスク領域を示し、
図2は、種々異なる方向を有する2つのマスク領域を示し、
図3は、シェーディング(陰影)を明確にするためのマスク開口の概略的な横断面図を示し、
図4は、3つのマスク領域を備えたドープマスクを示し、
図5は、種々異なる整列方向を備えた2つのマスク開口の角度及び大きさの関係を示し、
図6は、ドープの打込みを示す概略的な横断面図である。
図1は、概略的な平面図(図1A)及び断面1B(図1B)に沿った横断面図を用いて、長く延びたマスク開口MOを備えたドープマスクDMを示す。ドープマスクDMは、マスク層からパターン形成若しくは微細構造化(struturieren)されていて、このマスク層は、任意にパターン形成可能で、特に打ち込みのために少ない材料又は非透過性の材料より成っている。打ち込みのためにマスクを製作するための適当な材料は、例えばレジスト層、又は例えば窒化珪素より成るハードマスクであってもよい。マスク層若しくはマスク層から構造化されたマスクDMの高さhは、マスク開口の幅bに関連して、また打ち込まれたドープ材料に対するマスク材料の透過性にも関連して規定される。軸線Xに対して平行に整列された、長く延びたマスク開口MOは、図面では平面に投影された矢印で示された打ち込み方向IR2からの傾斜打ち込みに対して、最小のシェーディング(陰影)を有している。これとは異なり、軸線yに対して平行に、かつ打ち込み方向IR1に沿って実施される傾斜打ち込みに対して、図示のマスクDMは最大のシェーディングを有している。図1Bには、打ち込み方向IR1に沿って入射角度α(基板sの表面上の垂線に対して規定された)で打ち込みが実施されている状態が示されている。この打ち込みによって、マスクDMを通る打ち込みに対する基板Sの完全なシェーディングが得られる。打ち込み角度αは、打ち込み方向に沿って、基板に向かう方向で加速されたドープ材料が、もっぱらマスク開口MO内でマスクDMの側壁に衝突するように規定されている。
図2には、このような長く延びたマスク開口のシェーディング特性を利用した本発明によるマスクが示されている。本発明によるマスクは、第1のマスク開口MO1を備えた第1のマスク領域MB1と、第2のマスク開口MO2を備えた第2のマスク領域MB2とを有しており、これらの第1のマスク領域MB1と第2のマスク領域MB2とは、長く延びていて、軸線X若しくはyに対して平行に整列されている。軸線xと軸線yとは、互いに角度ベータを成している。2つのマスク領域MB1とMB2とを備えた、図示のマスクDMは、本発明に従って、打ち込み方向IR1での第1の打ち込み(第1のマスク領域MB1のマスク開口MO1が最小のシェーディングを有している)を実施し、これに対して、第2のマスク領域MB2のマスク開口MO2内で、この打ち込みを介して打ち込み方向IR1に沿って最大のシェーディングが得られる。打ち込み角度αを相応に選択すれば、第2のマスク領域MB2内で完全なシェーディングが得られるので、この打ち込みにおいて、ドープ材料が基板内でマスク開口MO2内に達することも、また第1のマスク開口MO1内に達することもない。
図2Bには、本発明によるマスクDMが、図2AのAB線に沿った概略的な横断面図で示されている。図面には、打ち込み方向IR2に沿った打ち込み中又は打ち込み後におけるマスクが示されており、この打ち込み方向IR2の投影図は軸線yに対して平行な基板平面に整列されている。図2によれば、このようなマスク開口MO2内における打ち込みによって、マスク開口MO2の領域内で基板内へのドーピングが行われることが示されている。この場合、第2の打ち込まれた領域IG2が生ぜしめられる。これに対して、第1のマスク開口MO1を備えた第1のマスク領域MB1内では、打ち込みはドープマスクDMによって完全にシェーディングされる。この場合、ドープ材料はもっぱらマスクDM上に衝突し、場合によっては、図2Bに相応のシェーディングによって示されているように、マスクDMの表面内に浅い深さで侵入する。このような形式で、第1の打ち込みによって第1のマスク領域内で軸線xに対して平行に第1のドープが生ぜしめられ、この第1のドープに対して直交する横方向で第2のマスク領域内において軸線yに沿ってドープ(打ち込まれた領域IG2参照)が生ぜしめられ、この場合、基板は第2のマスク領域MB2内では第1の打ち込みによるドープ材料にさらされることはなく、また第1のマスク領域内では第2の打ち込みによるドープ材料にさらされることはない。
従って本発明による同じマスクが、2つの打ち込みのために用いることができ、その打ち込み作業中に取り除く必要はない。複数のドープマスクを使用する公知のマスク及び公知の打ち込み法に対して、本発明によるマスク及び所属の傾斜打ち込み法によって、第2のマスクを完全に省くことができ、しかもこれは、基板5内でドープを製作するためになんらかの欠点を意味するものではない。このような形式で、種々異なってドープされた領域を製作することができ、この場合、互いに無関係な任意のドープを、同一のマスクによって異なるマスク領域内で生ぜしめることができる。適した組み合わせは例えばnドーピング及びpドーピングであるが、酸素イオン又は窒素イオン或いはその他のイオンを打ち込むこともできる。同じ伝導率タイプで異なるイオンによるドーピングを本発明によるマスクによって生ぜしめることも可能である。例えば、2つの打ち込みステップでヒ素及び蛍光物質を種々異なるマスク領域内にもたらし、基板をこの領域内で相応にドーピングすることができる。次いで第3のマスク領域内で、例えばホウ素を打ち込むことができる。
図3には、マスク開口の概略的な横断面図によって、マスク開口がどのように規定されていて、それによって打ち込み角度αによる傾斜打ち込みの際に100%のシェーディングが得られるかが示されている。打ち込みが、打ち込み方向GWによって示された輪郭角度下で実施され、それによってマスクDMを通る完全なシェーディングが実施される。これは、少なくともマスク開口MO内で基板Sの表面上にドープ材料が直接衝突するということである。臨界角度GW下の打ち込み方向のために、これに相応する打ち込み角度αは、マスク開口MOの幅と高さの比b/hと同じである。αより小さい打ち込み角度のためには、完全なシェーディングは生じないが、打ち込み角度α>GW下の打ち込みのためには完全なシェーディングが生じる。つまり、完全なシェーディングのためには、次の式で表される高さhと幅bの寸法が当てはまるということである。
tanα ≧ b/h
図4には、本発明による別のマスクDMの概略的な平面図が示されている。このマスクDMは、軸線x、y、zに沿って整列された3つのマスク領域MB1とMB2とMB3とを有している。軸線xは、軸線yに対して角度β1を成していて、軸線zに対して角度β2を成している。角度β3は、軸線yと軸線zとの間の角度を示している。このようなマスクによっても、本発明による原理を実現することが可能である。マスク領域内でマスク開口の整列方向に対して平行にガイドされる傾斜打ち込みは、ここで最小のシェーディング、ひいては最大のドーピングを生ぜしめる。これに対して、整列方向が相応の角度βだけ回転せしめられている残存するマスク領域では、この打ち込みに対するシェーディングが得られる。β1及びβ2は、同時に90°の値を取ることはできないにも拘わらず、種々異なるマスク領域のマスク開口と整列方向との間の小さい角度βによってシェーディングが得られ、このシェーディングは、マスク開口MOの寸法を相応に規定することによって100%である。
しかしながら所定のドープ材料プロフィールを調節するためには、ドープ材料によるドーピングがもっぱらマスク領域に限定されるのではなく、むしろ別のマスク領域内においても、1グラデーションだけ弱いドープ強さが生ぜしめられるようにしたほうが望ましい。第2又は第3の整列方向に対して平行な別の打ち込み方向に沿って逆のドーピングを行うことによって、この弱いドーピングを過補償(ueberkompensieren)することも可能である。
図5には、図示の状態においてのみ互いに向き合う2つのマスク開口MO1,MO2が示されている。これらのマスク開口MO1,MO2は、一般的な形式で互いに間隔を保って配置された異なるマスク領域に所属していて、その整列方向に対して互いに角度βを成している。打ち込み方向IR1に対して平行な第1の傾斜打ち込みが第1のマスク開口MO1の整列方向に従ってガイドされると、この打ち込みはその整列方向に対して角度βを成して第2のマスク領域の第2のマスク開口MO2に衝突する。この打ち込み方向IR1で第2のマスク開口MO2内におけるシェーディングを計算するために、この打ち込み方向に対して平行なマスク開口の相応の矢印が考慮される。第2のマスク開口MO2の最小の幅bnから出発して、この代用プロフィール(傾斜打ち込みに沿ったプロフィール)内において、斜めに投影された幅bが考慮される。これは次の式で表される。
= b cosβ 若しくは b = b/cosβ
斜めの打ち込み方向のためには、合計のシェーディングのための臨界角度を計算するために次の式が得られる。
tanα ≧ b/cosβ
つまり、シェーディングを得るために、所定の打ち込み角度αにおいて高さhを、上記式から得られるよりも大きく選定する必要がある。選択的に、所定の深さβにおいて完全なシェーディングを確実に得るために、マスク開口MOの幅bを小さく選択することもできる。
打ち込みによって、マスク領域のマスク開口MOの下にある、基板の範囲内若しくは相応のマスク領域内に、まず打ち込まれた領域IGが形成される。この領域IGが、図6Aにおいて基板の概略的な横断面図を用いて示されている。この打ち込まれた領域は、相応のマスク領域の各マスク開口の下に、比較的フラットで、かつ空間的に互いに離れて配置されている。従って、打ち込まれた領域IG内にドーピングをより深く注入し、この場合、空間的に互いに離れた領域を互いに結合する必要がある。
打ち込まれたドープ材料の注入は、各打ち込みステップ後に行われる。また注入は、種々異なるドーピングを有する種々異なるすべてのマスク領域のために共通に実施するようにしてもよい。しかしながら、各打ち込みステップ後に注入を実施するのが有利である。何故ならば一般的に、種々異なるドープ材料のために異なる注入条件、特に異なる熱的な予算が必要となるからである。従って、ドープ材料の種々異なる拡散速度を有するドーピングを、必要な熱的な予算を2つの注入ステップに相応に分配することによって補償することが可能である。
図6Bには、最初に別個に打ち込まれた領域IGが注入条件に従ってどのように、均一にドーピングされた1つの共通の領域DGにまとめられるかが示されている。この共通の領域DGは、相応の注入深さにおいて、均一なフロント面を下側に形成している。
注入雰囲気、圧力及び温度プログラムも含まれている注入条件において、相応の打ち込みステップにおいて打ち込まれた領域IG内に生ぜしめられるドープ材料濃度も考慮する必要がある。より高いドープ材料濃度を有する打ち込まれた領域内において、ドープ材料は一般的な形式で基板S内により深く侵入するので、種々異なるドープ材料濃度を有するマスク領域内で生ぜしめられた、打ち込まれた領域内において、この事実に基づいて種々異なる深さで注入された、ドーピングされた領域DGが生ぜしめられる。
本発明の方法は、絶縁されたタブ(Wanne)、いわゆる高電圧素子のためのPTUBs、NTUBs、PWELLs、及びNWELLsを製造するために使用される。この使用目的のために、組み付け条件は有利な形式で、ドープ材料が約10μmの深さまで半導体(基板S)内に注入されるように、選定される。相応に異なってドーピングされた領域内で、半導体素子の異なる部分、特に例えばシリコン又はその他の半導体基板における双極の高電圧素子のためのトランジスタが実現される。
本発明の方法は図示の実施例だけに限定されるものではない。可能な変化実施例は特に、マスク開口の正確な成形、マスク開口の数、大きさ及び分布、並びに種々異なるマスク領域の互いに相対的な配置から得られる。しかもマスク領域は、大きさ及び形状が互いに異なっていてもよい。また1つのマスク領域内に、種々異なる長さの複数のマスク開口を配置することもできる。複数のマスク開口を、その長さ方向に亘って一列に配置された、より短い長さの複数のマスク開口に分割してもよい。この場合、複数の異なる並列配置で、若しくはずらして分割することができる。
図示の実施例に対するその他の変化実施例は、基板に関連して、及び打ち込みにおいて設けられたドープ材料において得られる。またマスクに3つ以上の異なるマスク領域を実現することもできる。マスク領域内に前記整列によって、同じドープ材料を異なる打ち込み方向で打ち込むことも可能である。この場合、異なるマスク領域内において異なるドープ材料による種々異なる強さのドーピングが得られる。これを、ドープ材料に関連して前記種々異なるドーピングと組み合わせることもできる。同じマスクによって、種々異なる空間方向から種々異なる打ち込み角度で打ち込むこともできる。
図1Aは、長く延びたマスク開口を備えた第1のマスク領域の平面図、図1Bは、図1Aの1B−1B線に沿った断面図である。 図2Aは、種々異なる方向を有する2つのマスク領域の平面図、図2Bは、図2BのA−B線に沿った断面図である。 シェーディング(陰影)を明確にするためのマスク開口の概略的な横断面図である。 3つのマスク領域を備えたドープマスクの平面図である。 種々異なる整列方向を備えた2つのマスク開口の角度及び大きさの関係を示す概略図である。 ドープの打込みを示す概略的な横断面図である。
符号の説明
S 基板
DM マスク
MO1 第1のマスク開口
IR1 第1の打ち込み方向
X 第1の調整
Y 第2の調整
MB1 第1のマスク領域
MB2 第2のマスク領域
IG1 第1の打ち込まれた領域
IG2 第2の打ち込まれた領域
GW 臨界角
a 第2のマスク開口の間隔
b マスク開口の幅
h マスクの高さ
IR1 第1の打ちこみ方向
N 基板面に対する垂線
t ドープ領域の深さ
AG 陰影をつけた領域
α 打ち込み角度
β 第1のマスク開口と第2のマスク開口との間の角度

Claims (8)

  1. 基板内に種々異なるドープを生ぜしめるためのマスクであって、
    該マスクが、基板上に配置された、一様な高さhを有するマスク層から形成されており、
    長く延びて構成された、第1の整列方向に対して平行に整列された複数の第1のマスク開口を備えた第1のマスク領域と、
    長く延びて構成された、第2の整列方向に対して平行に整列された複数の第2のマスク開口を備えた第2のマスク領域とを備えており
    前記第1の整列方向と第2の整列方向とが、0゜<β≦90゜の角度βを成しており、
    第3の整列方向に対して平行に長く延びて構成された複数の第3のマスク開口を備えた第3のマスク領域が設けられており、第1の整列方向と第の整列方向、並びに第2の整列方向と第3の整列方向とがそれぞれ0゜とは異なる角度を形成している、
    ことを特徴とする、基板内に種々異なるドープを生ぜしめるためのマスク。
  2. 第1のマスク開口の整列方向と第2のマスク開口の整列方向と第3のマスク開口の整列方向とが、それぞれ互いに60゜の角度を成している、請求項1記載のマスク。
  3. 酸化物又は窒化物より成るハードマスクとして構成されている、請求項1記載のマスク。
  4. 少なくとも1つのマスク開口において、マスク開口の幅bがマスク層の高さhよりも小さく構成されている、請求項1記載のマスク。
  5. 各マスク領域が、それぞれ同じ間隔を保って互いに平行に配置された複数の同じマスク開口を有している、請求項1記載のマスク。
  6. 第1のマスク領域と第2のマスク領域と第3のマスク領域とが、それぞれ互いに60゜若しくは120゜の角度を成している複数のマスク開口を有している、請求項1記載のマスク。
  7. 複数のマスク開口が、長く延びた長方形の形状を有している、請求項1記載のマスク。
  8. 1つのマスク領域内の複数のマスク開口の幅bと間隔aとが同じである、請求項1記載のマスク。
JP2007543717A 2004-12-03 2005-11-03 種々異なってドープされた領域を製作するための多重マスク及び方法 Expired - Fee Related JP5108524B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004058412.5A DE102004058412B4 (de) 2004-12-03 2004-12-03 Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens
DE102004058412.5 2004-12-03
PCT/EP2005/011774 WO2006058594A2 (de) 2004-12-03 2005-11-03 Mehrfachmaske und verfahren zur herstellung unterschiedlich dotierter gebiete

Publications (2)

Publication Number Publication Date
JP2008522420A JP2008522420A (ja) 2008-06-26
JP5108524B2 true JP5108524B2 (ja) 2012-12-26

Family

ID=35911142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007543717A Expired - Fee Related JP5108524B2 (ja) 2004-12-03 2005-11-03 種々異なってドープされた領域を製作するための多重マスク及び方法

Country Status (7)

Country Link
US (1) US7820342B2 (ja)
EP (1) EP1817792B1 (ja)
JP (1) JP5108524B2 (ja)
CN (1) CN100483630C (ja)
DE (1) DE102004058412B4 (ja)
TW (1) TWI369722B (ja)
WO (1) WO2006058594A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101927B2 (en) 2009-06-08 2012-01-24 Varian Semiconductor Equipment Associates, Inc. Masking apparatus for an ion implanter
US8164068B2 (en) * 2009-07-30 2012-04-24 Varian Semiconductor Equipment Associates, Inc. Mask health monitor using a faraday probe
US8912097B2 (en) * 2009-08-20 2014-12-16 Varian Semiconductor Equipment Associates, Inc. Method and system for patterning a substrate
JP5601849B2 (ja) 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
US9077365B2 (en) 2010-10-15 2015-07-07 S.C. Johnson & Son, Inc. Application specific integrated circuit including a motion detection system
US8629026B2 (en) * 2010-11-12 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Source tip optimization for high voltage transistor devices
US9190548B2 (en) * 2011-10-11 2015-11-17 Varian Semiconductor Equipment Associates, Inc. Method of creating two dimensional doping patterns in solar cells
US9299832B2 (en) * 2013-12-17 2016-03-29 Texas Instruments Incorporated High voltage lateral DMOS transistor with optimized source-side blocking capability
JP7331370B2 (ja) * 2019-02-01 2023-08-23 株式会社デンソー 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4648174A (en) * 1985-02-05 1987-03-10 General Electric Company Method of making high breakdown voltage semiconductor device
US4668174A (en) * 1985-10-02 1987-05-26 Kern's Bakeries, Inc. Apparatus for dividing, rounding, and panning of doughballs
JPH06118622A (ja) * 1992-10-01 1994-04-28 Hitachi Ltd マスク及びそれを用いた半導体装置の製造方法
US5300454A (en) 1992-11-24 1994-04-05 Motorola, Inc. Method for forming doped regions within a semiconductor substrate
JPH07221041A (ja) 1994-01-28 1995-08-18 Sony Corp 半導体装置の製造方法
JPH07296764A (ja) 1994-04-27 1995-11-10 Hitachi Ltd イオン注入方法およびその装置
JP2748896B2 (ja) * 1995-08-14 1998-05-13 日本電気株式会社 半導体集積回路装置の製造方法
JPH0963983A (ja) * 1995-08-29 1997-03-07 Oki Electric Ind Co Ltd 不純物拡散領域の形成方法、拡散mosトランジスタの製造方法、ダイオードの製造方法
JPH09293686A (ja) * 1996-04-26 1997-11-11 Matsushita Electric Works Ltd 半導体装置の製造方法
JPH11204543A (ja) 1998-01-12 1999-07-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
GB9826291D0 (en) * 1998-12-02 1999-01-20 Koninkl Philips Electronics Nv Field-effect semi-conductor devices
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
JP3178525B2 (ja) * 1999-02-05 2001-06-18 日本電気株式会社 抵抗素子を有する半導体装置及びその製造方法
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
DE10052680C2 (de) * 2000-10-24 2002-10-24 Advanced Micro Devices Inc Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht
TW548710B (en) * 2002-06-06 2003-08-21 Macronix Int Co Ltd Method for forming semiconductor hole and contact hole and implantation process
JP2004207571A (ja) * 2002-12-26 2004-07-22 Toshiba Corp 半導体装置の製造方法、半導体製造装置及びステンシルマスク
US6927153B2 (en) 2003-02-25 2005-08-09 Xerox Corporation Ion implantation with multiple concentration levels
DE10337808B3 (de) * 2003-08-14 2004-10-21 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur

Also Published As

Publication number Publication date
EP1817792B1 (de) 2016-07-27
CN101069269A (zh) 2007-11-07
DE102004058412B4 (de) 2017-03-02
US20090098718A1 (en) 2009-04-16
US7820342B2 (en) 2010-10-26
CN100483630C (zh) 2009-04-29
DE102004058412A1 (de) 2006-06-08
TWI369722B (en) 2012-08-01
WO2006058594A2 (de) 2006-06-08
WO2006058594A3 (de) 2006-09-21
JP2008522420A (ja) 2008-06-26
TW200633027A (en) 2006-09-16
EP1817792A2 (de) 2007-08-15

Similar Documents

Publication Publication Date Title
JP5108524B2 (ja) 種々異なってドープされた領域を製作するための多重マスク及び方法
US20050236677A1 (en) Semiconductor device layout and channeling implant process
JP2010123798A (ja) 半導体装置とその製造方法
KR20110095258A (ko) 이온 주입 방법 및 이온 주입 장치
US11329126B2 (en) Method of manufacturing a superjunction semiconductor device
JP4533698B2 (ja) 自動設計システム、自動設計方法及び半導体装置の製造方法
US20070075342A1 (en) Semiconductor device with fin structure and method of manufacturing the same
JP2005183458A (ja) 半導体装置の製造方法及びその製造装置
JP5368140B2 (ja) SiCを用いた縦型MOSFETの製造方法
JPH10303140A (ja) 絶縁ゲート電界効果トランジスタの製造方法
JP2014049620A (ja) 半導体装置の製造方法
CN111564370A (zh) 沟槽型功率器件及其制作方法
US6323561B1 (en) Spacer formation for precise salicide formation
JP4580886B2 (ja) 半導体装置の製造方法
JP4379013B2 (ja) 半導体装置の製造方法
CN111883422A (zh) 超级结器件的制作方法
JP3939195B2 (ja) 半導体装置の製造方法および半導体装置
JP2004363515A (ja) 炭化珪素半導体装置の製造方法
JP2009087603A (ja) イオン注入装置、イオン注入方法及び半導体装置の製造方法
JPH09172178A (ja) 半導体素子の製造方法
CN110379850B (zh) 沟槽式功率晶体管制法
JP2010040576A (ja) 半導体基板の製造方法
JP4296807B2 (ja) 半導体装置の製造方法
KR20110079014A (ko) Ldmos 트랜지스터의 제조방법
JP2012182212A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110322

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110421

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110524

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120524

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121005

R150 Certificate of patent or registration of utility model

Ref document number: 5108524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees