JP2004207571A - 半導体装置の製造方法、半導体製造装置及びステンシルマスク - Google Patents
半導体装置の製造方法、半導体製造装置及びステンシルマスク Download PDFInfo
- Publication number
- JP2004207571A JP2004207571A JP2002376213A JP2002376213A JP2004207571A JP 2004207571 A JP2004207571 A JP 2004207571A JP 2002376213 A JP2002376213 A JP 2002376213A JP 2002376213 A JP2002376213 A JP 2002376213A JP 2004207571 A JP2004207571 A JP 2004207571A
- Authority
- JP
- Japan
- Prior art keywords
- stencil mask
- opening
- semiconductor substrate
- particles
- stencil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/31701—Ion implantation
- H01J2237/31706—Ion implantation characterised by the area treated
- H01J2237/3171—Ion implantation characterised by the area treated patterned
- H01J2237/31711—Ion implantation characterised by the area treated patterned using mask
Abstract
【課題】本発明ステンシルマスクの劣化速度を遅らせ、シャドーイングの影響の抑制又は半導体基板の注入領域の微細加工が可能な半導体装置の製造方法、半導体製造装置及びステンシルマスクを提供することを目的とする。
【解決手段】半導体基板１、第１のステンシルマスク２及び第２のステンシルマスク６は各々一定距離だけ離して配置されている。第１及び第２のステンシルマスク２，６はそれぞれ所定のパターンを構成する第１及び第２の開口部３ａ，７ａを有している。半導体基板１の所定の注入領域１ａと対応する第１及び第２の開口部３ａ，７ａとの相対位置は、半導体基板１の注入領域１ａの角度θ方向に注入領域１ａに対応する第１及び第２の開口部３ａ，７ａが位置するように配置されている。
【選択図】 図１
【解決手段】半導体基板１、第１のステンシルマスク２及び第２のステンシルマスク６は各々一定距離だけ離して配置されている。第１及び第２のステンシルマスク２，６はそれぞれ所定のパターンを構成する第１及び第２の開口部３ａ，７ａを有している。半導体基板１の所定の注入領域１ａと対応する第１及び第２の開口部３ａ，７ａとの相対位置は、半導体基板１の注入領域１ａの角度θ方向に注入領域１ａに対応する第１及び第２の開口部３ａ，７ａが位置するように配置されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体プロセスに用いるステンシルマスク及び半導体装置並びに前記ステンシルマスクを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程において、同一基板内にチャネルの導電型が異なるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦｉｅｌｄＥｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、又は閾値電圧の異なるＭＯＳＦＥＴを作成する工程において、ウェル又はチャネル、Ｐｏｌｙ−Ｓｉに対する不純物イオン注入の際に、開口部を有するステンシルマスクを半導体基板上に一定の距離だけ離して設置し、イオン注入を行う方法がある。
【０００３】
他にもステンシルマスクは被処理基板に作用させる粒子や電磁波（電子、イオン等の荷電粒子、原子、分子、中性子等の中性粒子、光、Ｘ線等の電磁波）を形成するために用いられる。
【０００４】
半導体プロセスにおけるステンシルマスクは、一般にＳＯＩ（ＳｉｌｉｃｏｎＯｎ Ｉｎｓｕｌａｔｏｒ）基板１００から図８に表わす製造工程によって形成される。以下、ステンシルマスクの製造工程を説明する。
【０００５】
図８（ａ）は通常のＳＯＩ基板１００である。ＳＯＩ基板１００は、例えばシリコン基板１０１に酸素をインプラ後、高温でアニールする。シリコン基板１０１の上面から数十から数百ｎｍ深さにシリコン酸化膜１０２が形成される。シリコン酸化膜１０２上にはシリコン薄膜１０３が形成されている。
【０００６】
次に、図８（ｂ）に示すようにシリコン薄膜１０３上面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜１０３を異方性エッチングする。シリコン薄膜１０３に開口部１０４を形成後は不要になったレジストを除去する。
【０００７】
次に、図８（ｃ）に示すようにシリコン基板１０１の裏面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板１０１をＫＯＨ等の薬液処理することによって、パターン化されたレジストがマスクとなってレジストが形成されていないシリコン基板１０１が除去されて支持部１０１ａを形成する。その後、不要になったレジストを除去する。
【０００８】
次に図８（ｄ）に示すように、図８（ｃ）の工程によって露出したシリコン酸化膜１０２を裏面からフッ酸等の薬液処理することによってシリコン酸化膜１０２を除去する。
【０００９】
このように開口部１０４が形成されたステンシルマスク１０５を形成することができる。
【００１０】
半導体装置の製造工程においては半導体基板１０６へのイオン注入等の際にこの開口部１０４が形成されたステンシルマスク１０５が用いられる。
【００１１】
図９（ａ）に示すように、半導体基板の目的のイオン注入領域上にステンシルマスク１０５の開口部１０４が現れるようにステンシルマスク１０５を設置する。
【００１２】
次に、図９（ｂ）に示すように、ステンシルマスク１０５の上面から不純物イオンを注入する。半導体基板１０６のイオン注入領域は、ステンシルマスク１０５の開口部１０４を通してイオンが注入される。一方、非注入領域上は開口部１０４が存在しないため、イオンはステンシルマスク１０５によって遮断される。
【００１３】
このようにステンシルマスク１０５はイオンの遮断を繰り返すことによって、遮断したイオンが蓄積される。また、遮断するイオンの衝突が繰り返されることによるダメージも蓄積される。さらに、重力や搬送・移動時の慣性力等によるステンシルマスクにかかる負荷による変形も予想される（例えば、特許文献１参照。）。
【００１４】
薄膜のたわみ強度は、膜のヤング率に代表される物理的性質と膜の厚さと薄膜部領域の面積に依存する。一般に膜の強度は膜厚の３乗に比例するので、ステンシルマスク１０５の膜厚を厚くすることによって、強度を高めることが可能になり、前述したイオン注入によるステンシルマスク１０５の変形を回避することができる。
【００１５】
【特許文献１】
特開２００２−２０３８０６号公報
【００１６】
【発明が解決しようとする課題】
一方、上述したようにステンシルマスク１０５の開口部１０４はＳＯＩ基板に異方性エッチングを施して加工される。そのため、ステンシルマスク１０５の開口部の加工は、加工する膜の材質と膜厚に依存する。一般にアスペクト比と呼ばれる開口寸法と深さ方向の比に依存するため、膜厚が厚いと膜の微細加工は困難となり、逆に膜厚が薄いと膜の微細加工をすることができる。したがって、強度を高めるためにステンシルマスク１０５の膜厚を厚くすると、開口部１０４の微細加工が困難になってしまう。
【００１７】
また、半導体装置の製造工程では、イオン注入における斜め注入や、縮小露光工程にステンシルマスクを用いる場合がある。この場合、半導体基板と並行に設置されているステンシルマスクに対して粒子が斜めにイオンが入射される。
【００１８】
異方性エッチングによって表面に対して垂直加工が施されたステンシルマスク１０５を使用した場合、図１０に示すように開口部１０４を通過する粒子等の一部若しくは全部がステンシルマスク１０５の開口部の側壁によって遮断されて半導体基板１０６まで粒子が到達しないという問題が生じる。これをシャドーイングという。
【００１９】
シャドーイングの影響について図１０を用いて説明する。被処理基板の注入領域を形成するステンシルマスクに対し、荷電粒子が角度θで入射してきたとする。ステンシルマスクの膜厚がＴ、ステンシルマスクの開口寸法及び被処理基板の所定の注入領域寸法をＳ１、そして実際に被処理基板に荷電粒子が注入される領域寸法をＳ２とすると、Ｓ２＝Ｓ１−Ｔ・ｔａｎθの関係式が成り立つ。本来注入すべき領域Ｓ１に対してＴ・ｔａｎθだけステンシルマスクによって遮断され、この遮断領域は入射角度が大きくなるほど、更にはステンシルマスクの膜厚Ｔが厚くなるほど大きくなり、所望の注入領域Ｓ１を確保することができなくなる。
【００２０】
したがって、強度を高めるためにステンシルマスクの膜厚を厚くすると、シャドーイングによる粒子の遮断の割合が大きくなってしまう。
【００２１】
そこで、本発明はステンシルマスクの劣化速度を遅らせ、シャドーイングの影響の抑制又は半導体基板の注入領域の微細加工が可能な半導体装置の製造方法、半導体製造装置及びステンシルマスクを提供することを目的とする。
【００２２】
【課題を解決するための手段】
上記課題を解決するために本発明は、半導体基板の垂直方向に対して角度θ（θ≧０）で前記半導体基板中の注入領域に粒子又は電磁波を注入する注入源と、前記半導体基板と前記注入源との間に設けられ、前記角度θ方向に前記注入領域に対応する第１の開口部を備えた第１のステンシルマスクと、この第１のステンシルマスクと前記注入源との間に設けられ、前記角度θ方向に前記注入領域に対応する第２の開口部とを備えた第２のステンシルマスクとを備えた半導体製造装置を提供する。
【００２３】
また本発明は、粒子を発生する粒子発生部から前記半導体基板中の注入領域に前記粒子を選択的に注入する開口部を有したステンシルマスクを介して前記粒子を前記注入領域に注入する半導体製造装置において、前記ステンシルマスクは、前記半導体基板と前記粒子発生部との間に設けられ、前記注入領域に対応する第１の開口部を有する第１のステンシルマスクと、この第１のステンシルマスクと前記粒子発生部との間に設けられ、前記注入領域に対応する第２の開口部を有する第２のステンシルマスクとを備えることを特徴とする半導体製造装置を提供する。
【００２４】
また本発明は、粒子を発生する粒子発生部から前記半導体基板中の注入領域に前記粒子を選択的に注入する開口部を有したステンシルマスクを介して前記粒子を前記注入領域に注入する半導体製造装置において、前記ステンシルマスクは、前記半導体基板と前記粒子発生部との間に設けられ、前記注入領域に対応する第１の開口部を有する第１のステンシルマスクと、この第１のステンシルマスクと前記粒子発生部との間に設けられ、前記注入領域に対応する第２の開口部を有する第２のステンシルマスクとを備え、前記注入領域を形成する前記第１の開口部が前記注入領域の垂直方向から角度θ方向に位置するように前記第１のステンシルマスクを設置し、また、前記第２の開口部が前記注入領域の垂直方向から前記角度θ方向に位置するように前記第２のステンシルマスクを位置合わせする位置合わせ手段を備えることを特徴とする半導体製造装置を提供する。
【００２５】
また本発明は、半導体基板に注入する粒子を発生させるステップと、前記粒子を選択的に設けられた第２の開口部を有する第２のステンシルマスクの前記第２の開口部を通過させるステップと、前記第２の開口部を通過した前記粒子を選択的に設けられた第１の開口部を有する第１のステンシルマスクの前記第１の開口部を通過させるステップと、前記第１の開口部を通過した前記粒子を前記半導体基板の注入領域に注入させるステップとを備えた半導体装置の製造方法を提供する。
【００２６】
また本発明は、半導体基板に注入する粒子を発生させるステップと、前記粒子を選択的に設けられた第２の開口部を有する第２のステンシルマスクの前記第２の開口部を通過させるステップと、前記第２の開口部を通過した前記粒子を選択的に設けられた第１の開口部を有する第１のステンシルマスクの前記第１の開口部を通過させるステップと、前記第１の開口部を通過した前記粒子を前記半導体基板の注入領域に注入させるステップと、前記第１の開口部は第１の方向に第１の幅を有した長方形であり、前記第２の開口は前記第１の方向に直交する第２の方向に第２の幅を有した長方形であり、前記注入領域の形状が、一辺の長さが前記第１の幅に対応し、前記一辺と隣接する他の一辺の長さが前記第２の幅に対応した四角形であることを特徴とする半導体装置の製造方法を提供する。
【００２７】
また本発明は、第１の転写マスクと、この第１の転写マスクの一方の面から所定距離を離間した第２の転写マスクと、前記第１の転写マスクと前記第２の転写マスクとを固着するマスク固着手段とを備えたステンシルマスクを提供する。
【００２８】
上記解決手段によって、複数のステンシルマスクを使用しているので、粒子注入によるステンシルマスクの劣化を遅らせることができる。
【００２９】
また、角度θ方向から注入されることによるシャドーイングの影響の抑制した半導体装置又は半導体基板の注入領域の微細加工が可能な半導体装置を製造することができる。
【００３０】
【発明の実施の形態】
本発明の実施形態について図を用いて説明する。
【００３１】
［第１の実施形態］イオン注入における本発明の第１の実施形態のステンシルマスク２，６と被処理基板である半導体基板１との位置関係を表わした断面図を図１に示す。
【００３２】
半導体基板１上に一定距離だけ離して第１のステシルマスク２が設置されている。さらに第１のステンシルマスク２の半導体基板１と対向しない面から一定距離だけ離して第２のステンシルマスク６が設置されている。
【００３３】
第１及び第２のステンシルマスク２，６はそれぞれ、注入するイオン１０を通過させるための所定のパターンを構成する第１及び第２の開口部３ａ，７ａを有する第１及び第２のシリコン薄膜３，７と、この第１及び第２のシリコン薄膜３，７を支持するためシリコンで形成された第１及び第２の支持部５，９が形成されている。第１および第２のシリコン薄膜３，７と第１及び第２の支持部５，９との間にはそれぞれ、絶縁膜である第１及び第２のシリコン酸化膜４，８が形成されている。
【００３４】
第１及び第２のシリコン薄膜３，７の膜厚は従来のステンシルマスクの膜厚よりも薄く、また、第１及び第２のシリコン薄膜３，７にそれぞれ形成されている第１及び第２の開口部３ａ，７ａのパターンは同一である。
【００３５】
この第１及び第２のステンシルマスク２，６をイオン注入装置の所定の位置に固定するために第１及び第２の支持部５，９にそれぞれ静電チャック１１，１２を取り付け保持している。なお、第１及び第２のステンシルマスク２，６は例えばＸＹＺθステージ（図示せず）によって半導体基板１やイオンの入射角度θに合わせて相対的に位置合せを行うようにしている。
【００３６】
次に、半導体製造工程において前記第１及び第２のステンシルマスク２，６を用いたイオン注入工程を表わした断面図を図２に示す。
【００３７】
半導体基板１並びに第１及び第２のステンシルマスク２，６の位置関係は図１と同様である。第１及び第２のステンシルマスク２，６はＸＹＺθステージによって相対的に位置合わせを行い、被処理基板である半導体基板１と不純物イオン１０の入射角度θとの位置を調整される。
【００３８】
第１のステンシルマスク２と第２のステンシルマスク６との相対的な位置合わせは例えば光学機器（図示せず）を用いて以下のように行うことができる。第２のステンシルマスク６にアライメント用開口部（図示せず）、第１のステンシルマスク２にアライメントパターン（図示せず）を形成する。光学機器を用いて第２のステンシルマスク６の上面からアライメント用開口部を通して第１のステンシルマスク２のアライメントパターンを観測することによって調整する。
【００３９】
また、第１及び第２のステンシルマスク２，６と被処理基板である半導体基板１との相対的な位置合わせも同様に行うことができる。第１及び第２のステンシルマスク２，６にそれぞれ第１及び第２のアライメント用開口部（図示せず）、半導体基板１にアライメントパターン（図示せず）を形成する。光学機器を用いて第２のステンシルマスク６の上面から第２のアライメント用開口部、第１のアライメント用開口部を通して、半導体基板１のアライメントパターンを観測することによって調整することができる。
【００４０】
半導体基板１並びに第１及び第２のステンシルマスク２，６を相対的位置合わせした後、第２のステンシルマスク６の上面から入射角度θで不純物イオン１０を入射させる。
【００４１】
不純物イオンは第２のステンシルマスク６の第２の開口部７ａを通過し、それ以外は第２のステンシルマスク６によって遮断される。第２の開口部７ａを通過した不純物イオン１０は第１のステンシルマスク２に対して入射角度θで第１のステンシルマスク２の第１の開口部３ａを通過する。第１の開口部３ａを通過した不純物イオン１０は半導体基板１の注入領域１ａにイオン注入される。
【００４２】
第１のステンシルマスク２と第２のステンシルマスク６の開口パターン３ａ，７ａは同一であり、また、第１のステンシルマスク２と第２のステンシルマスク６は入射角度θに合うよう相対的に位置合わせがなされている。したがって、第２の開口部７ａを通過した不純物イオン１０は、殆ど第１のステンシルマスク２によって遮断されることがなく開口部の幅を保ったまま半導体基板１の注入領域１ａに到達することができる。
【００４３】
第１及び第２のシリコン薄膜３，７の膜厚は薄いので、不純物イオン１０がそれぞれのステンシルマスクを通過する際のシャドーイングによる影響を極力抑えることができる。
【００４４】
なお、第１及び第２のシリコン薄膜３，７の膜厚が薄いことは前述のようにシャドーイングの影響を抑える利点があるが、ステンシルマスクの強度が下がるという問題がある。しかし、第２のステンシルマスク６によって不純物イオン１０が遮断されているので、第１のステンシルマスク２によって遮断する不純物イオン１０の量は少ない。よって、第１のステンシルマスク２が不純物イオン１０によっては劣化され難い。
【００４５】
また、図３に示すように第２のステンシルマスク６’は入射する不純物イオン１０’によって劣化・変形して第２のシリコン薄膜７’の第２の開口部７ａ’が変化し、所定の開口パターンと異なった開口部となってしまう。
【００４６】
しかし、半導体基板１’に注入する不純物イオン１０’の注入領域１ａ’を最終的に形成するのは、不純物イオン１０’が半導体基板１’に到達する直前に通過するステンシルマスク、すなわち第１のステンシルマスク２’の第１の開口部３ａ’である。よって、不純物イオン１０’の衝突等によって第２のステンシルマスク６’が変形しても第１のステンシルマスク２’によって所定の注入領域１ａ’は確保することができる。
【００４７】
なお、第２のステンシルマスク６’の変形によって第２のステンシルマスク６’を通過する不純物イオン１０’が多くなり、通過した不純物イオン１０’を第１のステンシルマスク２’で遮断することとなる。よって第１のステンシルマスク２’の劣化は進むが、注入される不純物イオン１０’の大部分は、第２のステンシルマスク６’で遮断しているので、第１のステンシルマスク２’の劣化速度を遅らせることができる。
【００４８】
［第２の実施形態］次に、本発明の第２の実施形態のステンシルマスク２２，２６と被処理基板である半導体基板２１とのイオン注入における位置関係を表わした断面図を図４に示す。
【００４９】
半導体基板２１上に一定距離だけ離して第１のステンシルマスク２２が設置されている。さらに第１のステンシルマスク２２の半導体基板２１と対向しない面から一定距離だけ離して第２のステンシルマスク２６が設置されている。
【００５０】
第１及び第２のステンシルマスク２２，２６はそれぞれ、所定のパターンを構成する第１及び第２の開口部２３ａ，２７ａを有する第１及び第２のシリコン薄膜２３，２７と、この第１及び第２のシリコン薄膜２３，２７を支持するためシリコンで形成された第１及び第２の支持部２５，２９が形成されている。第１及び第２のシリコン薄膜と第１及び第２の支持部２５，２９との間にはそれぞれ、絶縁膜である第１及び第２のシリコン酸化膜２４，２８が形成されている。
【００５１】
第１のシリコン薄膜２３の膜厚は第２のシリコン薄膜２７の膜厚よりも薄い。また、第１のシリコン薄膜２３の第１の開口部２３ａと第２のシリコン薄膜２７の第２の開口部２７ａの開口パターンは異なっている。
【００５２】
一般に、開口部の加工はアスペクト比に依存するため、膜厚が薄いほど開口部の微細加工をすることができる。第２の開口部２７ａは開口寸法の大きい開口パターンとなり、一方、第１の開口部２３ａの開口寸法は小さく微細加工することができる。
【００５３】
第１の実施形態と同様に、第１及び第２のステンシルマスク２２，２６をイオン注入装置の所定の位置に固定するために第１及び第２の支持部２５，２９にそれぞれ静電チャック３１，３２を取り付け保持している。第１及び第２のステンシルマスク２２，２６はＸＹＺθステージ（図示せず）によって半導体基板２１やイオン３０の入射角度に合わせて相対的に位置合わせを行うようにしている。
【００５４】
第１及び第２のステンシルマスク２２，２６はＸＹＺθステージによって相対的に位置合わせを行い、被処理基板である半導体基板２１と不純物イオン３０の入射角度θとの位置を調整される。第１及び第２のステンシルマスク２２，２６並びに半導体基板２１との相対的な位置合せは第１の実施形態と同様に光学機器等を用いて行うことができる。
【００５５】
第１のステンシルマスク２２と第２のステンシルマスク２６との相対位置の関係は、第２のステンシルマスク２６の第２の開口部２７ａを通して不純物イオン３０の入射角度θ方向から第１のステンシルマスク２２の総ての第１の開口部２３ａが露出するように第２のステンシルマスク２６を設置する。
【００５６】
入射角度θを有した不純物イオン３０が注入される場合、第２のステンシルマスク２６の膜厚は厚いので、シャドーイングによって開口部の側壁に多くの不純物イオン３０が衝突し半導体基板２１の注入領域２１ａを狭めてしまう。しかし、第２の開口部２６ａは粗く形成されているので第２のステンシルマスク２６のシャドーイングによる半導体基板２１の所定の注入領域２１ａを変化させることはない。
【００５７】
一方、第１のステンシルマスク２２の膜厚は薄いのでシャドーイングによる影響は少ない。不純物イオン３０は第２のステンシルマスク２６で一部を遮断されて、第２の開口部２７ａを通過した不純物イオン３０だけが第１のステンシルマスク２２に到達する。到達した不純物イオン３０は総ての第１の開口部２３ａに達し、第１の開口部２３ａを通過した不純物イオン３０が半導体基板２１の所定の注入領域２１ａへ注入される。
【００５８】
第２の開口部２７ａは粗いので半導体基板２１の注入領域２１ａを形成することはできなくても、膜厚の薄い第１のステンシルマスク２２が遮断する注入イオン３０の量を軽減することができ、第１のステンシルマスク２２の劣化速度を遅らせることができる。なお、第２のステンシルマスク２６の膜厚は厚いので強度は高く、不純物イオン遮断等におけるステンシルマスクの劣化され難い。
【００５９】
［第３の実施形態］次に本発明の第３の実施形態のステンシルマスク４２，４６と被処理基板である半導体基板４１とのイオン注入における位置関係を表わした断面図を図５に示す。
【００６０】
第１の実施形態と同様に、半導体基板４１上に一定距離だけ離して第１のステンシルマスク４２が設置されている。さらに第１のステンシルマスク４２の半導体基板４１と対向しない面から一定距離だけ離して第２のステンシルマスク４６が設置されている。
【００６１】
第１及び第２のステンシルマスク４２，４６はそれぞれ、注入するイオン５０を通過させるための所定のパターンを構成する第１及び第２の開口部４３ａ，４７ａを有する第１及び第２のシリコン薄膜４３，４７と、この第１及び第２のシリコン薄膜４３，４７を支持するためシリコンで形成された第１及び第２の支持部４５，４９が形成されている。第１及び第２のシリコン薄膜４３，４７と第１及び第２の支持部４５，４９との間にはそれぞれ、絶縁膜である第１及び第２のシリコン酸化膜４４，４８が形成されている。
【００６２】
第１及び第２のシリコン薄膜４３，４７の膜厚は従来のステンシルマスクのシリコン薄膜と同等の厚さを有しているので、第１及び第２のステンシルマスク４２，４６の強度は高い。一般に、開口部の加工はアスペクト比に依存するため、膜厚が薄いほど開口部の微細加工をすることができる。したがって、第１及び第２のシリコン薄膜４３，４７の開口部４３ａ，４７ａは開口寸法の大きい粗い開口パターンとなる。
【００６３】
第１の実施形態と同様に、第１及び第２のステンシルマスク４２，４６をイオン注入装置の所定の位置に固定するために第１及び第２の支持部４５，４９にそれぞれ静電チャック５１，５２を取り付けて保持している。なお、第１及び第２のステンシルマスク４２，４６は例えばＸＹＺθステージ（図示せず）によって半導体基板４１やイオン５０の入射角度に合わせて相対的に位置合わせを行うようにしている。
【００６４】
第１及び第２のステンシルマスク４２，４７はＸＹＺθステージによって相対的に位置合わせを行って、イオン５０の注入方向に半導体基板４１の所定の注入領域４１ａが第１及び第２の開口部４３ａ，４７ａが対応するように第１及び第２のステンシルマスク４２，４７を設置する。
【００６５】
第１のステンシルマスク４２の第１の開口部４３ａがそのままでは半導体基板４１の注入領域４１ａを形成していない。また、第２のステンシルマスク４６の第２の開口部４７ａもそのままでは半導体基板４１の注入領域４１ａを形成していない。
【００６６】
第１及び第２のステンシルマスク４２，４７が相対設置された状態で、第１の開口部４３ａと第２の開口部４７ａの双方の開口部が重なった領域を通過したイオン５０が半導体基板４１の注入領域４１ａを形成する。
【００６７】
第２の開口部４７ａの開口幅Ｗを通過したイオン５０は、第１のステンシルマスク４２に到達する。第１の開口部４３ａの開口幅がＷであっても、第１の開口部４３ａは第２の開口部４７ａとずれて相対設置されているので、第２の開口部４７ａを通過した幅Ｗのイオン５０が総て第１の開口部４３ａを通過しない。幅Ｗのイオン５０は再度第１のステンシルマスク４２によって遮断されて、幅Ｗ／３のイオン５０となって半導体基板４１に到達して、幅Ｗ／３の注入領域４１ａを形成する。
【００６８】
よって、第１及び第２の開口部４３ａ，４７ａは開口寸法の大きい粗い開口パターンであっても図５のように２枚のステンシルマスクをずらして相対位置合わせをすることによって半導体基板４１の注入領域４１ａは微細なパターンを形成することができる。なお、各ステンシルマスクのシリコン薄膜の膜厚は厚くてもよいので、ステンシルマスクの劣化速度は遅い。
【００６９】
なお、前述した本実施形態ではイオンが注入される領域の幅が第１及び第２のステンシルマスクの開口寸法の１／３となる例を説明した。しかし、各ステンシルマスクの開口寸法とイオン注入領域幅の比は前述の実施形態には限定されない。本発明は、２枚のステンシルマスクの各々の開口部を通過することで、各々の開口部の開口寸法よりも小さな注入領域が１つ以上形成されればよい。
【００７０】
本実施形態では、半導体基板に注入する粒子の入射角度は特に限定されず、半導体基板に対して垂直でも、半導体基板に対して垂直方向から角度θ（θ＞０）を有していても構わない。
【００７１】
［第４の実施形態］次に本発明の第４の実施形態のステンシルマスク６２，６６と被処理基板である半導体基板６１とのイオン注入における位置関係を表わした断面図を図６に示す。
【００７２】
第１の実施形態と同様に、半導体基板６１上に一定距離だけ離して第１のステンシルマスク６２が設置されている。さらに第１のステンシルマスク６２の半導体基板６１と対向しない面から一定距離だけ離して第２のステンシルマスク６６が設置されている。
【００７３】
第１及び第２のステンシルマスク６２，６６はそれぞれ、注入するイオン７０を通過させるための所定のパターンを構成する第１及び第２の開口部６３ａ，６７ａを有する第１及び第２のシリコン薄膜６３，６７と、この第１及び第２のシリコン薄膜６３，６７を支持するためシリコンで形成された第１及び第２の支持部６５，６９が形成されている。第１及び第２のシリコン薄膜６３，６７と第１及び第２の支持部６５，６９との間にはそれぞれ、絶縁膜である第１及び第２のシリコン酸化膜６４，６８が形成されている。
【００７４】
第１及び第２のステンシルマスク６２，６６の平面図を図７に示す。図７（ａ）は第１のステンシルマスク６２の平面図、図７（ｂ）は第２のステンシルマスク６６の平面図及び図７（ｃ）は第１及び第２のステンシルマスク６２，６６を相対的に重ね合わせた平面図である。
【００７５】
第１のステンシルマスク６２は横方向に長い矩形の第１の開口部６３ａを有している。第２のステンシルマスク６６は、縦方向に長い矩形の第２の開口部６７ａを有している。第１のステンシルマスク６２と第２のステンシルマスク６６とを図６のように所定距離を離間して重ね合わせると四角形の第３の開口部７４が形成される。
【００７６】
したがって、図７（ｃ）に示す第１及び第２のステンシルマスク６２，６６を相対的に重ね合わせたステンシルマスクの上面から半導体基板６１にイオン７０を注入すると四角形の第３の開口部７４の注入領域６１ａが形成される。
【００７７】
一般にステンシルマスクに開口部を設けるために異方性エッチングを行うときには、同じ幅であれば正方形に近い矩形に比べて細長い矩形の方が開口面積が広くなるため技術的に容易である。
【００７８】
また、四角パターンのコーナーの曲率半径もある限界以下には小さくすることはできない。よって、本実施形態を実施することにより、比較的容易に精度の高い四角パターンの半導体基板の注入領域を形成することができる。
【００７９】
各実施形態において相対的に重ね合わせたステンシルマスクは前述した実施形態のように２枚には限らず、３枚以上であってもよい。重ね合わせるステンシルマスクの枚数を多くするほど、微細なパターンの半導体基板の注入領域を形成することは可能である。また、半導体基板の注入領域のパターンを最終的に決定する半導体基板に面したステンシルマスクの劣化速度を抑えることが可能である。
【００８０】
第１のステンシルマスクと第２のステンシルマスクをＸＹＺθステージ等の位置合わせ手段によって個々に位置合わせするのではなく、予め第１のステンシルマスクと第２のステンシルマスクを所定距離だけ離間して固定し、１つのステンシルマスクとして用いてもよい。
【００８１】
【発明の効果】
以上詳述したように本発明によると、ステンシルマスクの劣化速度を遅らせ、シャドーイングの影響の抑制又は半導体基板の注入領域の微細加工が可能な半導体装置の製造方法、半導体製造装置及びステンシルマスクを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図２】本発明の第１の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図３】本発明の第１の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図４】本発明の第２の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図５】本発明の第３の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図６】本発明の第４の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図７】本発明の第４の実施形態に係るステンシルマスクを表わした平面図である。
【図８】従来技術のステンシルマスクの製造工程を表わした断面図である。
【図９】従来技術のステンシルマスクと半導体基板との位置関係を表わした断面図である。
【図１０】イオンを斜め注入する際における従来術のステンシルマスクと被処理基板（半導体基板）との位置関係を表わした断面図である。
【符号の説明】
１，１’，２１，４１，６１・・・半導体基板
１ａ, １’ａ，２１ａ，４１ａ，６１ａ・・・注入領域
２，２’，２２，４２，６２・・・第１のステンシルマスク
３，３’，２３，４３，６３・・・第1のシリコン薄膜
３ａ，３ａ’，２３ａ，４３ａ，６３ａ・・・第１の開口部
４，２４，４４，６４・・・第１のシリコン酸化膜
５，２５，４５，６５・・・第１の支持部
６，６’，２６，４６，６６・・・第２のステンシルマスク
７、７’，２７，４７，６７・・・第２のシリコン薄膜
７ａ，７ａ’，２７ａ，４７ａ，６７ａ・・・第２の開口部
８，２８，４８，６８・・・第２のシリコン酸化膜
９，２９，４９，６９・・・第２の支持部
１０，３０，５０，７０・・・注入イオン（不純物イオン）
１１，１２，３１，３２，５１，５２，７１，７２・・・静電チャック
７４・・・第３の開口部
【発明の属する技術分野】
本発明は、半導体プロセスに用いるステンシルマスク及び半導体装置並びに前記ステンシルマスクを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造工程において、同一基板内にチャネルの導電型が異なるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦｉｅｌｄＥｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、又は閾値電圧の異なるＭＯＳＦＥＴを作成する工程において、ウェル又はチャネル、Ｐｏｌｙ−Ｓｉに対する不純物イオン注入の際に、開口部を有するステンシルマスクを半導体基板上に一定の距離だけ離して設置し、イオン注入を行う方法がある。
【０００３】
他にもステンシルマスクは被処理基板に作用させる粒子や電磁波（電子、イオン等の荷電粒子、原子、分子、中性子等の中性粒子、光、Ｘ線等の電磁波）を形成するために用いられる。
【０００４】
半導体プロセスにおけるステンシルマスクは、一般にＳＯＩ（ＳｉｌｉｃｏｎＯｎ Ｉｎｓｕｌａｔｏｒ）基板１００から図８に表わす製造工程によって形成される。以下、ステンシルマスクの製造工程を説明する。
【０００５】
図８（ａ）は通常のＳＯＩ基板１００である。ＳＯＩ基板１００は、例えばシリコン基板１０１に酸素をインプラ後、高温でアニールする。シリコン基板１０１の上面から数十から数百ｎｍ深さにシリコン酸化膜１０２が形成される。シリコン酸化膜１０２上にはシリコン薄膜１０３が形成されている。
【０００６】
次に、図８（ｂ）に示すようにシリコン薄膜１０３上面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜１０３を異方性エッチングする。シリコン薄膜１０３に開口部１０４を形成後は不要になったレジストを除去する。
【０００７】
次に、図８（ｃ）に示すようにシリコン基板１０１の裏面にレジスト（図示せず）を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板１０１をＫＯＨ等の薬液処理することによって、パターン化されたレジストがマスクとなってレジストが形成されていないシリコン基板１０１が除去されて支持部１０１ａを形成する。その後、不要になったレジストを除去する。
【０００８】
次に図８（ｄ）に示すように、図８（ｃ）の工程によって露出したシリコン酸化膜１０２を裏面からフッ酸等の薬液処理することによってシリコン酸化膜１０２を除去する。
【０００９】
このように開口部１０４が形成されたステンシルマスク１０５を形成することができる。
【００１０】
半導体装置の製造工程においては半導体基板１０６へのイオン注入等の際にこの開口部１０４が形成されたステンシルマスク１０５が用いられる。
【００１１】
図９（ａ）に示すように、半導体基板の目的のイオン注入領域上にステンシルマスク１０５の開口部１０４が現れるようにステンシルマスク１０５を設置する。
【００１２】
次に、図９（ｂ）に示すように、ステンシルマスク１０５の上面から不純物イオンを注入する。半導体基板１０６のイオン注入領域は、ステンシルマスク１０５の開口部１０４を通してイオンが注入される。一方、非注入領域上は開口部１０４が存在しないため、イオンはステンシルマスク１０５によって遮断される。
【００１３】
このようにステンシルマスク１０５はイオンの遮断を繰り返すことによって、遮断したイオンが蓄積される。また、遮断するイオンの衝突が繰り返されることによるダメージも蓄積される。さらに、重力や搬送・移動時の慣性力等によるステンシルマスクにかかる負荷による変形も予想される（例えば、特許文献１参照。）。
【００１４】
薄膜のたわみ強度は、膜のヤング率に代表される物理的性質と膜の厚さと薄膜部領域の面積に依存する。一般に膜の強度は膜厚の３乗に比例するので、ステンシルマスク１０５の膜厚を厚くすることによって、強度を高めることが可能になり、前述したイオン注入によるステンシルマスク１０５の変形を回避することができる。
【００１５】
【特許文献１】
特開２００２−２０３８０６号公報
【００１６】
【発明が解決しようとする課題】
一方、上述したようにステンシルマスク１０５の開口部１０４はＳＯＩ基板に異方性エッチングを施して加工される。そのため、ステンシルマスク１０５の開口部の加工は、加工する膜の材質と膜厚に依存する。一般にアスペクト比と呼ばれる開口寸法と深さ方向の比に依存するため、膜厚が厚いと膜の微細加工は困難となり、逆に膜厚が薄いと膜の微細加工をすることができる。したがって、強度を高めるためにステンシルマスク１０５の膜厚を厚くすると、開口部１０４の微細加工が困難になってしまう。
【００１７】
また、半導体装置の製造工程では、イオン注入における斜め注入や、縮小露光工程にステンシルマスクを用いる場合がある。この場合、半導体基板と並行に設置されているステンシルマスクに対して粒子が斜めにイオンが入射される。
【００１８】
異方性エッチングによって表面に対して垂直加工が施されたステンシルマスク１０５を使用した場合、図１０に示すように開口部１０４を通過する粒子等の一部若しくは全部がステンシルマスク１０５の開口部の側壁によって遮断されて半導体基板１０６まで粒子が到達しないという問題が生じる。これをシャドーイングという。
【００１９】
シャドーイングの影響について図１０を用いて説明する。被処理基板の注入領域を形成するステンシルマスクに対し、荷電粒子が角度θで入射してきたとする。ステンシルマスクの膜厚がＴ、ステンシルマスクの開口寸法及び被処理基板の所定の注入領域寸法をＳ１、そして実際に被処理基板に荷電粒子が注入される領域寸法をＳ２とすると、Ｓ２＝Ｓ１−Ｔ・ｔａｎθの関係式が成り立つ。本来注入すべき領域Ｓ１に対してＴ・ｔａｎθだけステンシルマスクによって遮断され、この遮断領域は入射角度が大きくなるほど、更にはステンシルマスクの膜厚Ｔが厚くなるほど大きくなり、所望の注入領域Ｓ１を確保することができなくなる。
【００２０】
したがって、強度を高めるためにステンシルマスクの膜厚を厚くすると、シャドーイングによる粒子の遮断の割合が大きくなってしまう。
【００２１】
そこで、本発明はステンシルマスクの劣化速度を遅らせ、シャドーイングの影響の抑制又は半導体基板の注入領域の微細加工が可能な半導体装置の製造方法、半導体製造装置及びステンシルマスクを提供することを目的とする。
【００２２】
【課題を解決するための手段】
上記課題を解決するために本発明は、半導体基板の垂直方向に対して角度θ（θ≧０）で前記半導体基板中の注入領域に粒子又は電磁波を注入する注入源と、前記半導体基板と前記注入源との間に設けられ、前記角度θ方向に前記注入領域に対応する第１の開口部を備えた第１のステンシルマスクと、この第１のステンシルマスクと前記注入源との間に設けられ、前記角度θ方向に前記注入領域に対応する第２の開口部とを備えた第２のステンシルマスクとを備えた半導体製造装置を提供する。
【００２３】
また本発明は、粒子を発生する粒子発生部から前記半導体基板中の注入領域に前記粒子を選択的に注入する開口部を有したステンシルマスクを介して前記粒子を前記注入領域に注入する半導体製造装置において、前記ステンシルマスクは、前記半導体基板と前記粒子発生部との間に設けられ、前記注入領域に対応する第１の開口部を有する第１のステンシルマスクと、この第１のステンシルマスクと前記粒子発生部との間に設けられ、前記注入領域に対応する第２の開口部を有する第２のステンシルマスクとを備えることを特徴とする半導体製造装置を提供する。
【００２４】
また本発明は、粒子を発生する粒子発生部から前記半導体基板中の注入領域に前記粒子を選択的に注入する開口部を有したステンシルマスクを介して前記粒子を前記注入領域に注入する半導体製造装置において、前記ステンシルマスクは、前記半導体基板と前記粒子発生部との間に設けられ、前記注入領域に対応する第１の開口部を有する第１のステンシルマスクと、この第１のステンシルマスクと前記粒子発生部との間に設けられ、前記注入領域に対応する第２の開口部を有する第２のステンシルマスクとを備え、前記注入領域を形成する前記第１の開口部が前記注入領域の垂直方向から角度θ方向に位置するように前記第１のステンシルマスクを設置し、また、前記第２の開口部が前記注入領域の垂直方向から前記角度θ方向に位置するように前記第２のステンシルマスクを位置合わせする位置合わせ手段を備えることを特徴とする半導体製造装置を提供する。
【００２５】
また本発明は、半導体基板に注入する粒子を発生させるステップと、前記粒子を選択的に設けられた第２の開口部を有する第２のステンシルマスクの前記第２の開口部を通過させるステップと、前記第２の開口部を通過した前記粒子を選択的に設けられた第１の開口部を有する第１のステンシルマスクの前記第１の開口部を通過させるステップと、前記第１の開口部を通過した前記粒子を前記半導体基板の注入領域に注入させるステップとを備えた半導体装置の製造方法を提供する。
【００２６】
また本発明は、半導体基板に注入する粒子を発生させるステップと、前記粒子を選択的に設けられた第２の開口部を有する第２のステンシルマスクの前記第２の開口部を通過させるステップと、前記第２の開口部を通過した前記粒子を選択的に設けられた第１の開口部を有する第１のステンシルマスクの前記第１の開口部を通過させるステップと、前記第１の開口部を通過した前記粒子を前記半導体基板の注入領域に注入させるステップと、前記第１の開口部は第１の方向に第１の幅を有した長方形であり、前記第２の開口は前記第１の方向に直交する第２の方向に第２の幅を有した長方形であり、前記注入領域の形状が、一辺の長さが前記第１の幅に対応し、前記一辺と隣接する他の一辺の長さが前記第２の幅に対応した四角形であることを特徴とする半導体装置の製造方法を提供する。
【００２７】
また本発明は、第１の転写マスクと、この第１の転写マスクの一方の面から所定距離を離間した第２の転写マスクと、前記第１の転写マスクと前記第２の転写マスクとを固着するマスク固着手段とを備えたステンシルマスクを提供する。
【００２８】
上記解決手段によって、複数のステンシルマスクを使用しているので、粒子注入によるステンシルマスクの劣化を遅らせることができる。
【００２９】
また、角度θ方向から注入されることによるシャドーイングの影響の抑制した半導体装置又は半導体基板の注入領域の微細加工が可能な半導体装置を製造することができる。
【００３０】
【発明の実施の形態】
本発明の実施形態について図を用いて説明する。
【００３１】
［第１の実施形態］イオン注入における本発明の第１の実施形態のステンシルマスク２，６と被処理基板である半導体基板１との位置関係を表わした断面図を図１に示す。
【００３２】
半導体基板１上に一定距離だけ離して第１のステシルマスク２が設置されている。さらに第１のステンシルマスク２の半導体基板１と対向しない面から一定距離だけ離して第２のステンシルマスク６が設置されている。
【００３３】
第１及び第２のステンシルマスク２，６はそれぞれ、注入するイオン１０を通過させるための所定のパターンを構成する第１及び第２の開口部３ａ，７ａを有する第１及び第２のシリコン薄膜３，７と、この第１及び第２のシリコン薄膜３，７を支持するためシリコンで形成された第１及び第２の支持部５，９が形成されている。第１および第２のシリコン薄膜３，７と第１及び第２の支持部５，９との間にはそれぞれ、絶縁膜である第１及び第２のシリコン酸化膜４，８が形成されている。
【００３４】
第１及び第２のシリコン薄膜３，７の膜厚は従来のステンシルマスクの膜厚よりも薄く、また、第１及び第２のシリコン薄膜３，７にそれぞれ形成されている第１及び第２の開口部３ａ，７ａのパターンは同一である。
【００３５】
この第１及び第２のステンシルマスク２，６をイオン注入装置の所定の位置に固定するために第１及び第２の支持部５，９にそれぞれ静電チャック１１，１２を取り付け保持している。なお、第１及び第２のステンシルマスク２，６は例えばＸＹＺθステージ（図示せず）によって半導体基板１やイオンの入射角度θに合わせて相対的に位置合せを行うようにしている。
【００３６】
次に、半導体製造工程において前記第１及び第２のステンシルマスク２，６を用いたイオン注入工程を表わした断面図を図２に示す。
【００３７】
半導体基板１並びに第１及び第２のステンシルマスク２，６の位置関係は図１と同様である。第１及び第２のステンシルマスク２，６はＸＹＺθステージによって相対的に位置合わせを行い、被処理基板である半導体基板１と不純物イオン１０の入射角度θとの位置を調整される。
【００３８】
第１のステンシルマスク２と第２のステンシルマスク６との相対的な位置合わせは例えば光学機器（図示せず）を用いて以下のように行うことができる。第２のステンシルマスク６にアライメント用開口部（図示せず）、第１のステンシルマスク２にアライメントパターン（図示せず）を形成する。光学機器を用いて第２のステンシルマスク６の上面からアライメント用開口部を通して第１のステンシルマスク２のアライメントパターンを観測することによって調整する。
【００３９】
また、第１及び第２のステンシルマスク２，６と被処理基板である半導体基板１との相対的な位置合わせも同様に行うことができる。第１及び第２のステンシルマスク２，６にそれぞれ第１及び第２のアライメント用開口部（図示せず）、半導体基板１にアライメントパターン（図示せず）を形成する。光学機器を用いて第２のステンシルマスク６の上面から第２のアライメント用開口部、第１のアライメント用開口部を通して、半導体基板１のアライメントパターンを観測することによって調整することができる。
【００４０】
半導体基板１並びに第１及び第２のステンシルマスク２，６を相対的位置合わせした後、第２のステンシルマスク６の上面から入射角度θで不純物イオン１０を入射させる。
【００４１】
不純物イオンは第２のステンシルマスク６の第２の開口部７ａを通過し、それ以外は第２のステンシルマスク６によって遮断される。第２の開口部７ａを通過した不純物イオン１０は第１のステンシルマスク２に対して入射角度θで第１のステンシルマスク２の第１の開口部３ａを通過する。第１の開口部３ａを通過した不純物イオン１０は半導体基板１の注入領域１ａにイオン注入される。
【００４２】
第１のステンシルマスク２と第２のステンシルマスク６の開口パターン３ａ，７ａは同一であり、また、第１のステンシルマスク２と第２のステンシルマスク６は入射角度θに合うよう相対的に位置合わせがなされている。したがって、第２の開口部７ａを通過した不純物イオン１０は、殆ど第１のステンシルマスク２によって遮断されることがなく開口部の幅を保ったまま半導体基板１の注入領域１ａに到達することができる。
【００４３】
第１及び第２のシリコン薄膜３，７の膜厚は薄いので、不純物イオン１０がそれぞれのステンシルマスクを通過する際のシャドーイングによる影響を極力抑えることができる。
【００４４】
なお、第１及び第２のシリコン薄膜３，７の膜厚が薄いことは前述のようにシャドーイングの影響を抑える利点があるが、ステンシルマスクの強度が下がるという問題がある。しかし、第２のステンシルマスク６によって不純物イオン１０が遮断されているので、第１のステンシルマスク２によって遮断する不純物イオン１０の量は少ない。よって、第１のステンシルマスク２が不純物イオン１０によっては劣化され難い。
【００４５】
また、図３に示すように第２のステンシルマスク６’は入射する不純物イオン１０’によって劣化・変形して第２のシリコン薄膜７’の第２の開口部７ａ’が変化し、所定の開口パターンと異なった開口部となってしまう。
【００４６】
しかし、半導体基板１’に注入する不純物イオン１０’の注入領域１ａ’を最終的に形成するのは、不純物イオン１０’が半導体基板１’に到達する直前に通過するステンシルマスク、すなわち第１のステンシルマスク２’の第１の開口部３ａ’である。よって、不純物イオン１０’の衝突等によって第２のステンシルマスク６’が変形しても第１のステンシルマスク２’によって所定の注入領域１ａ’は確保することができる。
【００４７】
なお、第２のステンシルマスク６’の変形によって第２のステンシルマスク６’を通過する不純物イオン１０’が多くなり、通過した不純物イオン１０’を第１のステンシルマスク２’で遮断することとなる。よって第１のステンシルマスク２’の劣化は進むが、注入される不純物イオン１０’の大部分は、第２のステンシルマスク６’で遮断しているので、第１のステンシルマスク２’の劣化速度を遅らせることができる。
【００４８】
［第２の実施形態］次に、本発明の第２の実施形態のステンシルマスク２２，２６と被処理基板である半導体基板２１とのイオン注入における位置関係を表わした断面図を図４に示す。
【００４９】
半導体基板２１上に一定距離だけ離して第１のステンシルマスク２２が設置されている。さらに第１のステンシルマスク２２の半導体基板２１と対向しない面から一定距離だけ離して第２のステンシルマスク２６が設置されている。
【００５０】
第１及び第２のステンシルマスク２２，２６はそれぞれ、所定のパターンを構成する第１及び第２の開口部２３ａ，２７ａを有する第１及び第２のシリコン薄膜２３，２７と、この第１及び第２のシリコン薄膜２３，２７を支持するためシリコンで形成された第１及び第２の支持部２５，２９が形成されている。第１及び第２のシリコン薄膜と第１及び第２の支持部２５，２９との間にはそれぞれ、絶縁膜である第１及び第２のシリコン酸化膜２４，２８が形成されている。
【００５１】
第１のシリコン薄膜２３の膜厚は第２のシリコン薄膜２７の膜厚よりも薄い。また、第１のシリコン薄膜２３の第１の開口部２３ａと第２のシリコン薄膜２７の第２の開口部２７ａの開口パターンは異なっている。
【００５２】
一般に、開口部の加工はアスペクト比に依存するため、膜厚が薄いほど開口部の微細加工をすることができる。第２の開口部２７ａは開口寸法の大きい開口パターンとなり、一方、第１の開口部２３ａの開口寸法は小さく微細加工することができる。
【００５３】
第１の実施形態と同様に、第１及び第２のステンシルマスク２２，２６をイオン注入装置の所定の位置に固定するために第１及び第２の支持部２５，２９にそれぞれ静電チャック３１，３２を取り付け保持している。第１及び第２のステンシルマスク２２，２６はＸＹＺθステージ（図示せず）によって半導体基板２１やイオン３０の入射角度に合わせて相対的に位置合わせを行うようにしている。
【００５４】
第１及び第２のステンシルマスク２２，２６はＸＹＺθステージによって相対的に位置合わせを行い、被処理基板である半導体基板２１と不純物イオン３０の入射角度θとの位置を調整される。第１及び第２のステンシルマスク２２，２６並びに半導体基板２１との相対的な位置合せは第１の実施形態と同様に光学機器等を用いて行うことができる。
【００５５】
第１のステンシルマスク２２と第２のステンシルマスク２６との相対位置の関係は、第２のステンシルマスク２６の第２の開口部２７ａを通して不純物イオン３０の入射角度θ方向から第１のステンシルマスク２２の総ての第１の開口部２３ａが露出するように第２のステンシルマスク２６を設置する。
【００５６】
入射角度θを有した不純物イオン３０が注入される場合、第２のステンシルマスク２６の膜厚は厚いので、シャドーイングによって開口部の側壁に多くの不純物イオン３０が衝突し半導体基板２１の注入領域２１ａを狭めてしまう。しかし、第２の開口部２６ａは粗く形成されているので第２のステンシルマスク２６のシャドーイングによる半導体基板２１の所定の注入領域２１ａを変化させることはない。
【００５７】
一方、第１のステンシルマスク２２の膜厚は薄いのでシャドーイングによる影響は少ない。不純物イオン３０は第２のステンシルマスク２６で一部を遮断されて、第２の開口部２７ａを通過した不純物イオン３０だけが第１のステンシルマスク２２に到達する。到達した不純物イオン３０は総ての第１の開口部２３ａに達し、第１の開口部２３ａを通過した不純物イオン３０が半導体基板２１の所定の注入領域２１ａへ注入される。
【００５８】
第２の開口部２７ａは粗いので半導体基板２１の注入領域２１ａを形成することはできなくても、膜厚の薄い第１のステンシルマスク２２が遮断する注入イオン３０の量を軽減することができ、第１のステンシルマスク２２の劣化速度を遅らせることができる。なお、第２のステンシルマスク２６の膜厚は厚いので強度は高く、不純物イオン遮断等におけるステンシルマスクの劣化され難い。
【００５９】
［第３の実施形態］次に本発明の第３の実施形態のステンシルマスク４２，４６と被処理基板である半導体基板４１とのイオン注入における位置関係を表わした断面図を図５に示す。
【００６０】
第１の実施形態と同様に、半導体基板４１上に一定距離だけ離して第１のステンシルマスク４２が設置されている。さらに第１のステンシルマスク４２の半導体基板４１と対向しない面から一定距離だけ離して第２のステンシルマスク４６が設置されている。
【００６１】
第１及び第２のステンシルマスク４２，４６はそれぞれ、注入するイオン５０を通過させるための所定のパターンを構成する第１及び第２の開口部４３ａ，４７ａを有する第１及び第２のシリコン薄膜４３，４７と、この第１及び第２のシリコン薄膜４３，４７を支持するためシリコンで形成された第１及び第２の支持部４５，４９が形成されている。第１及び第２のシリコン薄膜４３，４７と第１及び第２の支持部４５，４９との間にはそれぞれ、絶縁膜である第１及び第２のシリコン酸化膜４４，４８が形成されている。
【００６２】
第１及び第２のシリコン薄膜４３，４７の膜厚は従来のステンシルマスクのシリコン薄膜と同等の厚さを有しているので、第１及び第２のステンシルマスク４２，４６の強度は高い。一般に、開口部の加工はアスペクト比に依存するため、膜厚が薄いほど開口部の微細加工をすることができる。したがって、第１及び第２のシリコン薄膜４３，４７の開口部４３ａ，４７ａは開口寸法の大きい粗い開口パターンとなる。
【００６３】
第１の実施形態と同様に、第１及び第２のステンシルマスク４２，４６をイオン注入装置の所定の位置に固定するために第１及び第２の支持部４５，４９にそれぞれ静電チャック５１，５２を取り付けて保持している。なお、第１及び第２のステンシルマスク４２，４６は例えばＸＹＺθステージ（図示せず）によって半導体基板４１やイオン５０の入射角度に合わせて相対的に位置合わせを行うようにしている。
【００６４】
第１及び第２のステンシルマスク４２，４７はＸＹＺθステージによって相対的に位置合わせを行って、イオン５０の注入方向に半導体基板４１の所定の注入領域４１ａが第１及び第２の開口部４３ａ，４７ａが対応するように第１及び第２のステンシルマスク４２，４７を設置する。
【００６５】
第１のステンシルマスク４２の第１の開口部４３ａがそのままでは半導体基板４１の注入領域４１ａを形成していない。また、第２のステンシルマスク４６の第２の開口部４７ａもそのままでは半導体基板４１の注入領域４１ａを形成していない。
【００６６】
第１及び第２のステンシルマスク４２，４７が相対設置された状態で、第１の開口部４３ａと第２の開口部４７ａの双方の開口部が重なった領域を通過したイオン５０が半導体基板４１の注入領域４１ａを形成する。
【００６７】
第２の開口部４７ａの開口幅Ｗを通過したイオン５０は、第１のステンシルマスク４２に到達する。第１の開口部４３ａの開口幅がＷであっても、第１の開口部４３ａは第２の開口部４７ａとずれて相対設置されているので、第２の開口部４７ａを通過した幅Ｗのイオン５０が総て第１の開口部４３ａを通過しない。幅Ｗのイオン５０は再度第１のステンシルマスク４２によって遮断されて、幅Ｗ／３のイオン５０となって半導体基板４１に到達して、幅Ｗ／３の注入領域４１ａを形成する。
【００６８】
よって、第１及び第２の開口部４３ａ，４７ａは開口寸法の大きい粗い開口パターンであっても図５のように２枚のステンシルマスクをずらして相対位置合わせをすることによって半導体基板４１の注入領域４１ａは微細なパターンを形成することができる。なお、各ステンシルマスクのシリコン薄膜の膜厚は厚くてもよいので、ステンシルマスクの劣化速度は遅い。
【００６９】
なお、前述した本実施形態ではイオンが注入される領域の幅が第１及び第２のステンシルマスクの開口寸法の１／３となる例を説明した。しかし、各ステンシルマスクの開口寸法とイオン注入領域幅の比は前述の実施形態には限定されない。本発明は、２枚のステンシルマスクの各々の開口部を通過することで、各々の開口部の開口寸法よりも小さな注入領域が１つ以上形成されればよい。
【００７０】
本実施形態では、半導体基板に注入する粒子の入射角度は特に限定されず、半導体基板に対して垂直でも、半導体基板に対して垂直方向から角度θ（θ＞０）を有していても構わない。
【００７１】
［第４の実施形態］次に本発明の第４の実施形態のステンシルマスク６２，６６と被処理基板である半導体基板６１とのイオン注入における位置関係を表わした断面図を図６に示す。
【００７２】
第１の実施形態と同様に、半導体基板６１上に一定距離だけ離して第１のステンシルマスク６２が設置されている。さらに第１のステンシルマスク６２の半導体基板６１と対向しない面から一定距離だけ離して第２のステンシルマスク６６が設置されている。
【００７３】
第１及び第２のステンシルマスク６２，６６はそれぞれ、注入するイオン７０を通過させるための所定のパターンを構成する第１及び第２の開口部６３ａ，６７ａを有する第１及び第２のシリコン薄膜６３，６７と、この第１及び第２のシリコン薄膜６３，６７を支持するためシリコンで形成された第１及び第２の支持部６５，６９が形成されている。第１及び第２のシリコン薄膜６３，６７と第１及び第２の支持部６５，６９との間にはそれぞれ、絶縁膜である第１及び第２のシリコン酸化膜６４，６８が形成されている。
【００７４】
第１及び第２のステンシルマスク６２，６６の平面図を図７に示す。図７（ａ）は第１のステンシルマスク６２の平面図、図７（ｂ）は第２のステンシルマスク６６の平面図及び図７（ｃ）は第１及び第２のステンシルマスク６２，６６を相対的に重ね合わせた平面図である。
【００７５】
第１のステンシルマスク６２は横方向に長い矩形の第１の開口部６３ａを有している。第２のステンシルマスク６６は、縦方向に長い矩形の第２の開口部６７ａを有している。第１のステンシルマスク６２と第２のステンシルマスク６６とを図６のように所定距離を離間して重ね合わせると四角形の第３の開口部７４が形成される。
【００７６】
したがって、図７（ｃ）に示す第１及び第２のステンシルマスク６２，６６を相対的に重ね合わせたステンシルマスクの上面から半導体基板６１にイオン７０を注入すると四角形の第３の開口部７４の注入領域６１ａが形成される。
【００７７】
一般にステンシルマスクに開口部を設けるために異方性エッチングを行うときには、同じ幅であれば正方形に近い矩形に比べて細長い矩形の方が開口面積が広くなるため技術的に容易である。
【００７８】
また、四角パターンのコーナーの曲率半径もある限界以下には小さくすることはできない。よって、本実施形態を実施することにより、比較的容易に精度の高い四角パターンの半導体基板の注入領域を形成することができる。
【００７９】
各実施形態において相対的に重ね合わせたステンシルマスクは前述した実施形態のように２枚には限らず、３枚以上であってもよい。重ね合わせるステンシルマスクの枚数を多くするほど、微細なパターンの半導体基板の注入領域を形成することは可能である。また、半導体基板の注入領域のパターンを最終的に決定する半導体基板に面したステンシルマスクの劣化速度を抑えることが可能である。
【００８０】
第１のステンシルマスクと第２のステンシルマスクをＸＹＺθステージ等の位置合わせ手段によって個々に位置合わせするのではなく、予め第１のステンシルマスクと第２のステンシルマスクを所定距離だけ離間して固定し、１つのステンシルマスクとして用いてもよい。
【００８１】
【発明の効果】
以上詳述したように本発明によると、ステンシルマスクの劣化速度を遅らせ、シャドーイングの影響の抑制又は半導体基板の注入領域の微細加工が可能な半導体装置の製造方法、半導体製造装置及びステンシルマスクを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図２】本発明の第１の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図３】本発明の第１の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図４】本発明の第２の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図５】本発明の第３の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図６】本発明の第４の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図７】本発明の第４の実施形態に係るステンシルマスクを表わした平面図である。
【図８】従来技術のステンシルマスクの製造工程を表わした断面図である。
【図９】従来技術のステンシルマスクと半導体基板との位置関係を表わした断面図である。
【図１０】イオンを斜め注入する際における従来術のステンシルマスクと被処理基板（半導体基板）との位置関係を表わした断面図である。
【符号の説明】
１，１’，２１，４１，６１・・・半導体基板
１ａ, １’ａ，２１ａ，４１ａ，６１ａ・・・注入領域
２，２’，２２，４２，６２・・・第１のステンシルマスク
３，３’，２３，４３，６３・・・第1のシリコン薄膜
３ａ，３ａ’，２３ａ，４３ａ，６３ａ・・・第１の開口部
４，２４，４４，６４・・・第１のシリコン酸化膜
５，２５，４５，６５・・・第１の支持部
６，６’，２６，４６，６６・・・第２のステンシルマスク
７、７’，２７，４７，６７・・・第２のシリコン薄膜
７ａ，７ａ’，２７ａ，４７ａ，６７ａ・・・第２の開口部
８，２８，４８，６８・・・第２のシリコン酸化膜
９，２９，４９，６９・・・第２の支持部
１０，３０，５０，７０・・・注入イオン（不純物イオン）
１１，１２，３１，３２，５１，５２，７１，７２・・・静電チャック
７４・・・第３の開口部
Claims (12)
- 半導体基板の垂直方向に対して角度θ（θ≧０）で前記半導体基板中の注入領域に粒子又は電磁波を注入する注入源と、
前記半導体基板と前記注入源との間に設けられ、前記角度θ方向に前記注入領域に対応する第１の開口部を備えた第１のステンシルマスクと、
この第１のステンシルマスクと前記注入源との間に設けられ、前記角度θ方向に前記注入領域に対応する第２の開口部とを備えた第２のステンシルマスクとを備えた半導体製造装置。 - 前記第１及び第２のステンシルマスクを相対的に移動する相対位置合わせ手段とを備えることを特徴とする請求項１に記載する半導体製造装置。
- 前記相対位置合わせ手段は、ＸＹＺθステージを備えることを特徴とする請求項２に記載する半導体製造装置。
- 粒子を発生する粒子発生部から前記半導体基板中の注入領域に前記粒子を選択的に注入する開口部を有したステンシルマスクを介して前記粒子を前記注入領域に注入する半導体製造装置において、
前記ステンシルマスクは、前記半導体基板と前記粒子発生部との間に設けられ、前記注入領域に対応する第１の開口部を有する第１のステンシルマスクと、この第１のステンシルマスクと前記粒子発生部との間に設けられ、前記注入領域に対応する第２の開口部を有する第２のステンシルマスクとを備えることを特徴とする半導体製造装置。 - 粒子を発生する粒子発生部から前記半導体基板中の注入領域に前記粒子を選択的に注入する開口部を有したステンシルマスクを介して前記粒子を前記注入領域に注入する半導体製造装置において、
前記ステンシルマスクは、前記半導体基板と前記粒子発生部との間に設けられ、前記注入領域に対応する第１の開口部を有する第１のステンシルマスクと、この第１のステンシルマスクと前記粒子発生部との間に設けられ、前記注入領域に対応する第２の開口部を有する第２のステンシルマスクとを備え、
前記注入領域を形成する前記第１の開口部が前記注入領域の垂直方向から角度θ方向に位置するように前記第１のステンシルマスクを設置し、また、前記第２の開口部が前記注入領域の垂直方向から前記角度θ方向に位置するように前記第２のステンシルマスクを位置合わせする位置合わせ手段を備えることを特徴とする半導体製造装置。 - 前記第１のステンシルマスクの膜厚は、前記第２のステンシルマスクの膜厚よりも薄いことを特徴とする請求項５に記載の半導体製造装置。
- 前記第１の開口のパターンと前記第２の開口のパターンは同一パターンであることを特徴とする請求項５に記載の半導体製造装置。
- 半導体基板に注入する粒子を発生させるステップと、
前記粒子を選択的に設けられた第２の開口部を有する第２のステンシルマスクの前記第２の開口部を通過させるステップと、
前記第２の開口部を通過した前記粒子を選択的に設けられた第１の開口部を有する第１のステンシルマスクの前記第１の開口部を通過させるステップと、
前記第１の開口部を通過した前記粒子を前記半導体基板の注入領域に注入させるステップとを備えた半導体装置の製造方法。 - 前記粒子は前記注入領域に対して垂直方向から角度θ（θ≧０）で前記注入領域に注入されることを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記第１及び第２の開口部の個々の開口寸法よりも小さい注入領域を有する前記注入領域を形成することを特徴とする請求項８に記載の半導体装置の製造方法。
- 半導体基板に注入する粒子を発生させるステップと、
前記粒子を選択的に設けられた第２の開口部を有する第２のステンシルマスクの前記第２の開口部を通過させるステップと、
前記第２の開口部を通過した前記粒子を選択的に設けられた第１の開口部を有する第１のステンシルマスクの前記第１の開口部を通過させるステップと、
前記第１の開口部を通過した前記粒子を前記半導体基板の注入領域に注入させるステップと、
前記第１の開口部は第１の方向に第１の幅を有した長方形であり、前記第２の開口は前記第１の方向に直交する第２の方向に第２の幅を有した長方形であり、
前記注入領域の形状が、一辺の長さが前記第１の幅に対応し、前記一辺と隣接する他の一辺の長さが前記第２の幅に対応した四角形であることを特徴とする半導体装置の製造方法。 - 第１の転写マスクと、
この第１の転写マスクの一方の面から所定距離を離間した第２の転写マスクと、
前記第１の転写マスクと前記第２の転写マスクとを固着するマスク固着手段とを備えたステンシルマスク。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002376213A JP2004207571A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の製造方法、半導体製造装置及びステンシルマスク |
| US10/738,038 US7034318B2 (en) | 2002-12-26 | 2003-12-18 | Method of manufacturing semiconductor device, semiconductor manufacturing apparatus, and stencil mask |
| US11/284,035 US7282725B2 (en) | 2002-12-26 | 2005-11-22 | Method of manufacturing semiconductor device, semiconductor manufacturing apparatus, and stencil mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002376213A JP2004207571A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の製造方法、半導体製造装置及びステンシルマスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004207571A true JP2004207571A (ja) | 2004-07-22 |
Family
ID=32813728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002376213A Pending JP2004207571A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の製造方法、半導体製造装置及びステンシルマスク |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7034318B2 (ja) |
| JP (1) | JP2004207571A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218741A (ja) * | 2007-03-05 | 2008-09-18 | Ulvac Japan Ltd | レーザーアニール装置及びレーザーアニール方法 |
| KR101001498B1 (ko) | 2003-12-30 | 2010-12-14 | 동부일렉트로닉스 주식회사 | 빔 번짐 효과를 감소시킨 브이에스비 방식의 마스크제조방법 |
| JP2012530381A (ja) * | 2009-06-16 | 2012-11-29 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | ワークピース処理システム |
| CN107093553A (zh) * | 2016-02-18 | 2017-08-25 | 英飞凌科技股份有限公司 | 用于将离子注入到半导体衬底中的方法和注入系统 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005285518A (ja) * | 2004-03-29 | 2005-10-13 | Toshiba Corp | イオン注入装置およびイオン注入方法 |
| US20060114478A1 (en) * | 2004-11-26 | 2006-06-01 | Applied Materials, Inc. | Evaluating effects of tilt angle in ion implantation |
| DE102004058412B4 (de) * | 2004-12-03 | 2017-03-02 | Austriamicrosystems Ag | Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens |
| US20060258128A1 (en) * | 2005-03-09 | 2006-11-16 | Peter Nunan | Methods and apparatus for enabling multiple process steps on a single substrate |
| US7820460B2 (en) * | 2007-09-07 | 2010-10-26 | Varian Semiconductor Equipment Associates, Inc. | Patterned assembly for manufacturing a solar cell and a method thereof |
| WO2010030645A2 (en) * | 2008-09-10 | 2010-03-18 | Varian Semiconductor Equipment Associates, Inc. | Techniques for manufacturing solar cells |
| US7824973B2 (en) * | 2008-10-02 | 2010-11-02 | Infineon Technologies Ag | Method of forming a semiconductor device and semiconductor device thereof |
| US8900982B2 (en) * | 2009-04-08 | 2014-12-02 | Varian Semiconductor Equipment Associates, Inc. | Techniques for processing a substrate |
| US9076914B2 (en) * | 2009-04-08 | 2015-07-07 | Varian Semiconductor Equipment Associates, Inc. | Techniques for processing a substrate |
| US9006688B2 (en) * | 2009-04-08 | 2015-04-14 | Varian Semiconductor Equipment Associates, Inc. | Techniques for processing a substrate using a mask |
| US8749053B2 (en) | 2009-06-23 | 2014-06-10 | Intevac, Inc. | Plasma grid implant system for use in solar cell fabrications |
| CN102834905B (zh) * | 2010-02-09 | 2016-05-11 | 因特瓦克公司 | 太阳能电池制造中使用的可调阴影掩模组件 |
| CN101846888B (zh) * | 2010-03-26 | 2011-11-30 | 友达光电股份有限公司 | 曝光机台、阵列基板、图案化薄膜、光刻胶层及形成方法 |
| US8716682B2 (en) * | 2011-04-04 | 2014-05-06 | Varian Semiconductor Equipment Associates, Inc. | Apparatus and method for multiple slot ion implantation |
| MY175007A (en) | 2011-11-08 | 2020-06-02 | Intevac Inc | Substrate processing system and method |
| TWI570745B (zh) | 2012-12-19 | 2017-02-11 | 因特瓦克公司 | 用於電漿離子植入之柵極 |
| JP6403485B2 (ja) * | 2014-08-08 | 2018-10-10 | 住友重機械イオンテクノロジー株式会社 | イオン注入装置及びイオン注入方法 |
| WO2018075238A1 (en) * | 2016-10-21 | 2018-04-26 | Sunpower Corporation | Solar cell emitter region fabrication apparatus |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4968660A (ja) | 1972-11-04 | 1974-07-03 | ||
| US4560878A (en) * | 1980-05-19 | 1985-12-24 | Hughes Aircraft Company | Electron and ion beam-shaping apparatus |
| NL8200559A (nl) * | 1982-02-15 | 1983-09-01 | Ir Jan Bart Le Poole Prof Dr | Bestralingsinrichting met bundelsplitsing. |
| JP3145851B2 (ja) * | 1993-12-20 | 2001-03-12 | 日本電気株式会社 | 半導体基板及び半導体装置 |
| KR100289373B1 (ko) * | 1999-03-16 | 2001-05-02 | 김영환 | 리쏘그래피용 마스크 및 그 제조방법 |
| JP2002203806A (ja) | 2000-10-31 | 2002-07-19 | Toshiba Corp | 半導体装置の製造方法、ステンシルマスク及びその製造方法 |
| US6946221B2 (en) | 2000-12-26 | 2005-09-20 | Matsushita Electric Industrial Co., Ltd. | Square battery container, method of manufacturing the container, and square battery using the container |
| WO2002052622A1 (fr) | 2000-12-26 | 2002-07-04 | Matsushita Electric Industrial Co., Ltd. | Masque d'exposition, procede de fabrication du masque, et procede d'exposition |
| JP2002237447A (ja) | 2001-02-08 | 2002-08-23 | Pd Service:Kk | ステンシル多層マスク |
-
2002
- 2002-12-26 JP JP2002376213A patent/JP2004207571A/ja active Pending
-
2003
- 2003-12-18 US US10/738,038 patent/US7034318B2/en not_active Expired - Fee Related
-
2005
- 2005-11-22 US US11/284,035 patent/US7282725B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101001498B1 (ko) | 2003-12-30 | 2010-12-14 | 동부일렉트로닉스 주식회사 | 빔 번짐 효과를 감소시킨 브이에스비 방식의 마스크제조방법 |
| JP2008218741A (ja) * | 2007-03-05 | 2008-09-18 | Ulvac Japan Ltd | レーザーアニール装置及びレーザーアニール方法 |
| JP2012530381A (ja) * | 2009-06-16 | 2012-11-29 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | ワークピース処理システム |
| CN107093553A (zh) * | 2016-02-18 | 2017-08-25 | 英飞凌科技股份有限公司 | 用于将离子注入到半导体衬底中的方法和注入系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7282725B2 (en) | 2007-10-16 |
| US20040185644A1 (en) | 2004-09-23 |
| US20060071183A1 (en) | 2006-04-06 |
| US7034318B2 (en) | 2006-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004207571A (ja) | 半導体装置の製造方法、半導体製造装置及びステンシルマスク | |
| JP3674573B2 (ja) | マスクおよびその製造方法と半導体装置の製造方法 | |
| US9767987B2 (en) | Method and system for modifying substrate relief features using ion implantation | |
| KR101872708B1 (ko) | 다단계 이온 주입을 이용하여 패턴화된 포토레지스트를 변경하기 하기 위한 방법 및 시스템 | |
| JP4334832B2 (ja) | 広い面積を有するメンブレンマスクおよびこれを作製する方法 | |
| KR101065048B1 (ko) | 비대칭 측벽 스페이서 형성 방법 | |
| US11862465B2 (en) | Fine line patterning methods | |
| WO2012138707A1 (en) | Method and system for post-etch treatment of patterned substrate features | |
| KR100702010B1 (ko) | 반사체, 이를 채택하는 기판 처리 장치 및 이를 사용하는기판 처리 방법 | |
| US20150235864A1 (en) | Method for processing a layer and a method for manufacturing an electronic device | |
| US9268228B2 (en) | Techniques for patterning a substrate | |
| KR100547547B1 (ko) | 대전 방지 기능을 갖는 스텐실 마스크 및 그 제조 방법 | |
| US6972236B2 (en) | Semiconductor device layout and channeling implant process | |
| US7267911B2 (en) | Stencil mask and its manufacturing method | |
| US6210842B1 (en) | Method for fabricating stencil mask | |
| JP2001326169A (ja) | ステンシルマスク及びその製造方法 | |
| US20050059226A1 (en) | Ion implantation method | |
| EP1897124B1 (en) | Ion implanting methods | |
| US9666441B2 (en) | Semiconductor device and method of manufacture | |
| JP2004214499A (ja) | マスク、露光方法および半導体装置 | |
| JP2004158681A (ja) | マスク、露光装置および露光方法 | |
| JP2000348996A (ja) | ステンシルマスク、その製造方法、及びそれを用いた縮小投影露光方法 | |
| JPS62262421A (ja) | 不純物イオン注入方法及びそのための不純物イオン注入装置 | |
| JPH0684845A (ja) | プラズマエッチング方法 | |
| JPS60236235A (ja) | 半導体のパタ−ニング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051020 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051102 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060317 |