JP2004207571A - 半導体装置の製造方法、半導体製造装置及びステンシルマスク - Google Patents
半導体装置の製造方法、半導体製造装置及びステンシルマスク Download PDFInfo
- Publication number
- JP2004207571A JP2004207571A JP2002376213A JP2002376213A JP2004207571A JP 2004207571 A JP2004207571 A JP 2004207571A JP 2002376213 A JP2002376213 A JP 2002376213A JP 2002376213 A JP2002376213 A JP 2002376213A JP 2004207571 A JP2004207571 A JP 2004207571A
- Authority
- JP
- Japan
- Prior art keywords
- stencil mask
- opening
- semiconductor substrate
- particles
- stencil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/31701—Ion implantation
- H01J2237/31706—Ion implantation characterised by the area treated
- H01J2237/3171—Ion implantation characterised by the area treated patterned
- H01J2237/31711—Ion implantation characterised by the area treated patterned using mask
Abstract
【解決手段】半導体基板1、第1のステンシルマスク2及び第2のステンシルマスク6は各々一定距離だけ離して配置されている。第1及び第2のステンシルマスク2,6はそれぞれ所定のパターンを構成する第1及び第2の開口部3a,7aを有している。半導体基板1の所定の注入領域1aと対応する第1及び第2の開口部3a,7aとの相対位置は、半導体基板1の注入領域1aの角度θ方向に注入領域1aに対応する第1及び第2の開口部3a,7aが位置するように配置されている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体プロセスに用いるステンシルマスク及び半導体装置並びに前記ステンシルマスクを用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体装置の製造工程において、同一基板内にチャネルの導電型が異なるMOSFET(Metal Oxide Semiconductor FieldEffect Transistor)、又は閾値電圧の異なるMOSFETを作成する工程において、ウェル又はチャネル、Poly−Siに対する不純物イオン注入の際に、開口部を有するステンシルマスクを半導体基板上に一定の距離だけ離して設置し、イオン注入を行う方法がある。
【0003】
他にもステンシルマスクは被処理基板に作用させる粒子や電磁波(電子、イオン等の荷電粒子、原子、分子、中性子等の中性粒子、光、X線等の電磁波)を形成するために用いられる。
【0004】
半導体プロセスにおけるステンシルマスクは、一般にSOI(SiliconOn Insulator)基板100から図8に表わす製造工程によって形成される。以下、ステンシルマスクの製造工程を説明する。
【0005】
図8(a)は通常のSOI基板100である。SOI基板100は、例えばシリコン基板101に酸素をインプラ後、高温でアニールする。シリコン基板101の上面から数十から数百nm深さにシリコン酸化膜102が形成される。シリコン酸化膜102上にはシリコン薄膜103が形成されている。
【0006】
次に、図8(b)に示すようにシリコン薄膜103上面にレジスト(図示せず)を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜103を異方性エッチングする。シリコン薄膜103に開口部104を形成後は不要になったレジストを除去する。
【0007】
次に、図8(c)に示すようにシリコン基板101の裏面にレジスト(図示せず)を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板101をKOH等の薬液処理することによって、パターン化されたレジストがマスクとなってレジストが形成されていないシリコン基板101が除去されて支持部101aを形成する。その後、不要になったレジストを除去する。
【0008】
次に図8(d)に示すように、図8(c)の工程によって露出したシリコン酸化膜102を裏面からフッ酸等の薬液処理することによってシリコン酸化膜102を除去する。
【0009】
このように開口部104が形成されたステンシルマスク105を形成することができる。
【0010】
半導体装置の製造工程においては半導体基板106へのイオン注入等の際にこの開口部104が形成されたステンシルマスク105が用いられる。
【0011】
図9(a)に示すように、半導体基板の目的のイオン注入領域上にステンシルマスク105の開口部104が現れるようにステンシルマスク105を設置する。
【0012】
次に、図9(b)に示すように、ステンシルマスク105の上面から不純物イオンを注入する。半導体基板106のイオン注入領域は、ステンシルマスク105の開口部104を通してイオンが注入される。一方、非注入領域上は開口部104が存在しないため、イオンはステンシルマスク105によって遮断される。
【0013】
このようにステンシルマスク105はイオンの遮断を繰り返すことによって、遮断したイオンが蓄積される。また、遮断するイオンの衝突が繰り返されることによるダメージも蓄積される。さらに、重力や搬送・移動時の慣性力等によるステンシルマスクにかかる負荷による変形も予想される(例えば、特許文献1参照。)。
【0014】
薄膜のたわみ強度は、膜のヤング率に代表される物理的性質と膜の厚さと薄膜部領域の面積に依存する。一般に膜の強度は膜厚の3乗に比例するので、ステンシルマスク105の膜厚を厚くすることによって、強度を高めることが可能になり、前述したイオン注入によるステンシルマスク105の変形を回避することができる。
【0015】
【特許文献1】
特開2002−203806号公報
【0016】
【発明が解決しようとする課題】
一方、上述したようにステンシルマスク105の開口部104はSOI基板に異方性エッチングを施して加工される。そのため、ステンシルマスク105の開口部の加工は、加工する膜の材質と膜厚に依存する。一般にアスペクト比と呼ばれる開口寸法と深さ方向の比に依存するため、膜厚が厚いと膜の微細加工は困難となり、逆に膜厚が薄いと膜の微細加工をすることができる。したがって、強度を高めるためにステンシルマスク105の膜厚を厚くすると、開口部104の微細加工が困難になってしまう。
【0017】
また、半導体装置の製造工程では、イオン注入における斜め注入や、縮小露光工程にステンシルマスクを用いる場合がある。この場合、半導体基板と並行に設置されているステンシルマスクに対して粒子が斜めにイオンが入射される。
【0018】
異方性エッチングによって表面に対して垂直加工が施されたステンシルマスク105を使用した場合、図10に示すように開口部104を通過する粒子等の一部若しくは全部がステンシルマスク105の開口部の側壁によって遮断されて半導体基板106まで粒子が到達しないという問題が生じる。これをシャドーイングという。
【0019】
シャドーイングの影響について図10を用いて説明する。被処理基板の注入領域を形成するステンシルマスクに対し、荷電粒子が角度θで入射してきたとする。ステンシルマスクの膜厚がT、ステンシルマスクの開口寸法及び被処理基板の所定の注入領域寸法をS1、そして実際に被処理基板に荷電粒子が注入される領域寸法をS2とすると、S2=S1−T・tanθの関係式が成り立つ。本来注入すべき領域S1に対してT・tanθだけステンシルマスクによって遮断され、この遮断領域は入射角度が大きくなるほど、更にはステンシルマスクの膜厚Tが厚くなるほど大きくなり、所望の注入領域S1を確保することができなくなる。
【0020】
したがって、強度を高めるためにステンシルマスクの膜厚を厚くすると、シャドーイングによる粒子の遮断の割合が大きくなってしまう。
【0021】
そこで、本発明はステンシルマスクの劣化速度を遅らせ、シャドーイングの影響の抑制又は半導体基板の注入領域の微細加工が可能な半導体装置の製造方法、半導体製造装置及びステンシルマスクを提供することを目的とする。
【0022】
【課題を解決するための手段】
上記課題を解決するために本発明は、半導体基板の垂直方向に対して角度θ(θ≧0)で前記半導体基板中の注入領域に粒子又は電磁波を注入する注入源と、前記半導体基板と前記注入源との間に設けられ、前記角度θ方向に前記注入領域に対応する第1の開口部を備えた第1のステンシルマスクと、この第1のステンシルマスクと前記注入源との間に設けられ、前記角度θ方向に前記注入領域に対応する第2の開口部とを備えた第2のステンシルマスクとを備えた半導体製造装置を提供する。
【0023】
また本発明は、粒子を発生する粒子発生部から前記半導体基板中の注入領域に前記粒子を選択的に注入する開口部を有したステンシルマスクを介して前記粒子を前記注入領域に注入する半導体製造装置において、前記ステンシルマスクは、前記半導体基板と前記粒子発生部との間に設けられ、前記注入領域に対応する第1の開口部を有する第1のステンシルマスクと、この第1のステンシルマスクと前記粒子発生部との間に設けられ、前記注入領域に対応する第2の開口部を有する第2のステンシルマスクとを備えることを特徴とする半導体製造装置を提供する。
【0024】
また本発明は、粒子を発生する粒子発生部から前記半導体基板中の注入領域に前記粒子を選択的に注入する開口部を有したステンシルマスクを介して前記粒子を前記注入領域に注入する半導体製造装置において、前記ステンシルマスクは、前記半導体基板と前記粒子発生部との間に設けられ、前記注入領域に対応する第1の開口部を有する第1のステンシルマスクと、この第1のステンシルマスクと前記粒子発生部との間に設けられ、前記注入領域に対応する第2の開口部を有する第2のステンシルマスクとを備え、前記注入領域を形成する前記第1の開口部が前記注入領域の垂直方向から角度θ方向に位置するように前記第1のステンシルマスクを設置し、また、前記第2の開口部が前記注入領域の垂直方向から前記角度θ方向に位置するように前記第2のステンシルマスクを位置合わせする位置合わせ手段を備えることを特徴とする半導体製造装置を提供する。
【0025】
また本発明は、半導体基板に注入する粒子を発生させるステップと、前記粒子を選択的に設けられた第2の開口部を有する第2のステンシルマスクの前記第2の開口部を通過させるステップと、前記第2の開口部を通過した前記粒子を選択的に設けられた第1の開口部を有する第1のステンシルマスクの前記第1の開口部を通過させるステップと、前記第1の開口部を通過した前記粒子を前記半導体基板の注入領域に注入させるステップとを備えた半導体装置の製造方法を提供する。
【0026】
また本発明は、半導体基板に注入する粒子を発生させるステップと、前記粒子を選択的に設けられた第2の開口部を有する第2のステンシルマスクの前記第2の開口部を通過させるステップと、前記第2の開口部を通過した前記粒子を選択的に設けられた第1の開口部を有する第1のステンシルマスクの前記第1の開口部を通過させるステップと、前記第1の開口部を通過した前記粒子を前記半導体基板の注入領域に注入させるステップと、前記第1の開口部は第1の方向に第1の幅を有した長方形であり、前記第2の開口は前記第1の方向に直交する第2の方向に第2の幅を有した長方形であり、前記注入領域の形状が、一辺の長さが前記第1の幅に対応し、前記一辺と隣接する他の一辺の長さが前記第2の幅に対応した四角形であることを特徴とする半導体装置の製造方法を提供する。
【0027】
また本発明は、第1の転写マスクと、この第1の転写マスクの一方の面から所定距離を離間した第2の転写マスクと、前記第1の転写マスクと前記第2の転写マスクとを固着するマスク固着手段とを備えたステンシルマスクを提供する。
【0028】
上記解決手段によって、複数のステンシルマスクを使用しているので、粒子注入によるステンシルマスクの劣化を遅らせることができる。
【0029】
また、角度θ方向から注入されることによるシャドーイングの影響の抑制した半導体装置又は半導体基板の注入領域の微細加工が可能な半導体装置を製造することができる。
【0030】
【発明の実施の形態】
本発明の実施形態について図を用いて説明する。
【0031】
[第1の実施形態]イオン注入における本発明の第1の実施形態のステンシルマスク2,6と被処理基板である半導体基板1との位置関係を表わした断面図を図1に示す。
【0032】
半導体基板1上に一定距離だけ離して第1のステシルマスク2が設置されている。さらに第1のステンシルマスク2の半導体基板1と対向しない面から一定距離だけ離して第2のステンシルマスク6が設置されている。
【0033】
第1及び第2のステンシルマスク2,6はそれぞれ、注入するイオン10を通過させるための所定のパターンを構成する第1及び第2の開口部3a,7aを有する第1及び第2のシリコン薄膜3,7と、この第1及び第2のシリコン薄膜3,7を支持するためシリコンで形成された第1及び第2の支持部5,9が形成されている。第1および第2のシリコン薄膜3,7と第1及び第2の支持部5,9との間にはそれぞれ、絶縁膜である第1及び第2のシリコン酸化膜4,8が形成されている。
【0034】
第1及び第2のシリコン薄膜3,7の膜厚は従来のステンシルマスクの膜厚よりも薄く、また、第1及び第2のシリコン薄膜3,7にそれぞれ形成されている第1及び第2の開口部3a,7aのパターンは同一である。
【0035】
この第1及び第2のステンシルマスク2,6をイオン注入装置の所定の位置に固定するために第1及び第2の支持部5,9にそれぞれ静電チャック11,12を取り付け保持している。なお、第1及び第2のステンシルマスク2,6は例えばXYZθステージ(図示せず)によって半導体基板1やイオンの入射角度θに合わせて相対的に位置合せを行うようにしている。
【0036】
次に、半導体製造工程において前記第1及び第2のステンシルマスク2,6を用いたイオン注入工程を表わした断面図を図2に示す。
【0037】
半導体基板1並びに第1及び第2のステンシルマスク2,6の位置関係は図1と同様である。第1及び第2のステンシルマスク2,6はXYZθステージによって相対的に位置合わせを行い、被処理基板である半導体基板1と不純物イオン10の入射角度θとの位置を調整される。
【0038】
第1のステンシルマスク2と第2のステンシルマスク6との相対的な位置合わせは例えば光学機器(図示せず)を用いて以下のように行うことができる。第2のステンシルマスク6にアライメント用開口部(図示せず)、第1のステンシルマスク2にアライメントパターン(図示せず)を形成する。光学機器を用いて第2のステンシルマスク6の上面からアライメント用開口部を通して第1のステンシルマスク2のアライメントパターンを観測することによって調整する。
【0039】
また、第1及び第2のステンシルマスク2,6と被処理基板である半導体基板1との相対的な位置合わせも同様に行うことができる。第1及び第2のステンシルマスク2,6にそれぞれ第1及び第2のアライメント用開口部(図示せず)、半導体基板1にアライメントパターン(図示せず)を形成する。光学機器を用いて第2のステンシルマスク6の上面から第2のアライメント用開口部、第1のアライメント用開口部を通して、半導体基板1のアライメントパターンを観測することによって調整することができる。
【0040】
半導体基板1並びに第1及び第2のステンシルマスク2,6を相対的位置合わせした後、第2のステンシルマスク6の上面から入射角度θで不純物イオン10を入射させる。
【0041】
不純物イオンは第2のステンシルマスク6の第2の開口部7aを通過し、それ以外は第2のステンシルマスク6によって遮断される。第2の開口部7aを通過した不純物イオン10は第1のステンシルマスク2に対して入射角度θで第1のステンシルマスク2の第1の開口部3aを通過する。第1の開口部3aを通過した不純物イオン10は半導体基板1の注入領域1aにイオン注入される。
【0042】
第1のステンシルマスク2と第2のステンシルマスク6の開口パターン3a,7aは同一であり、また、第1のステンシルマスク2と第2のステンシルマスク6は入射角度θに合うよう相対的に位置合わせがなされている。したがって、第2の開口部7aを通過した不純物イオン10は、殆ど第1のステンシルマスク2によって遮断されることがなく開口部の幅を保ったまま半導体基板1の注入領域1aに到達することができる。
【0043】
第1及び第2のシリコン薄膜3,7の膜厚は薄いので、不純物イオン10がそれぞれのステンシルマスクを通過する際のシャドーイングによる影響を極力抑えることができる。
【0044】
なお、第1及び第2のシリコン薄膜3,7の膜厚が薄いことは前述のようにシャドーイングの影響を抑える利点があるが、ステンシルマスクの強度が下がるという問題がある。しかし、第2のステンシルマスク6によって不純物イオン10が遮断されているので、第1のステンシルマスク2によって遮断する不純物イオン10の量は少ない。よって、第1のステンシルマスク2が不純物イオン10によっては劣化され難い。
【0045】
また、図3に示すように第2のステンシルマスク6’は入射する不純物イオン10’によって劣化・変形して第2のシリコン薄膜7’の第2の開口部7a’が変化し、所定の開口パターンと異なった開口部となってしまう。
【0046】
しかし、半導体基板1’に注入する不純物イオン10’の注入領域1a’を最終的に形成するのは、不純物イオン10’が半導体基板1’に到達する直前に通過するステンシルマスク、すなわち第1のステンシルマスク2’の第1の開口部3a’である。よって、不純物イオン10’の衝突等によって第2のステンシルマスク6’が変形しても第1のステンシルマスク2’によって所定の注入領域1a’は確保することができる。
【0047】
なお、第2のステンシルマスク6’の変形によって第2のステンシルマスク6’を通過する不純物イオン10’が多くなり、通過した不純物イオン10’を第1のステンシルマスク2’で遮断することとなる。よって第1のステンシルマスク2’の劣化は進むが、注入される不純物イオン10’の大部分は、第2のステンシルマスク6’で遮断しているので、第1のステンシルマスク2’の劣化速度を遅らせることができる。
【0048】
[第2の実施形態]次に、本発明の第2の実施形態のステンシルマスク22,26と被処理基板である半導体基板21とのイオン注入における位置関係を表わした断面図を図4に示す。
【0049】
半導体基板21上に一定距離だけ離して第1のステンシルマスク22が設置されている。さらに第1のステンシルマスク22の半導体基板21と対向しない面から一定距離だけ離して第2のステンシルマスク26が設置されている。
【0050】
第1及び第2のステンシルマスク22,26はそれぞれ、所定のパターンを構成する第1及び第2の開口部23a,27aを有する第1及び第2のシリコン薄膜23,27と、この第1及び第2のシリコン薄膜23,27を支持するためシリコンで形成された第1及び第2の支持部25,29が形成されている。第1及び第2のシリコン薄膜と第1及び第2の支持部25,29との間にはそれぞれ、絶縁膜である第1及び第2のシリコン酸化膜24,28が形成されている。
【0051】
第1のシリコン薄膜23の膜厚は第2のシリコン薄膜27の膜厚よりも薄い。また、第1のシリコン薄膜23の第1の開口部23aと第2のシリコン薄膜27の第2の開口部27aの開口パターンは異なっている。
【0052】
一般に、開口部の加工はアスペクト比に依存するため、膜厚が薄いほど開口部の微細加工をすることができる。第2の開口部27aは開口寸法の大きい開口パターンとなり、一方、第1の開口部23aの開口寸法は小さく微細加工することができる。
【0053】
第1の実施形態と同様に、第1及び第2のステンシルマスク22,26をイオン注入装置の所定の位置に固定するために第1及び第2の支持部25,29にそれぞれ静電チャック31,32を取り付け保持している。第1及び第2のステンシルマスク22,26はXYZθステージ(図示せず)によって半導体基板21やイオン30の入射角度に合わせて相対的に位置合わせを行うようにしている。
【0054】
第1及び第2のステンシルマスク22,26はXYZθステージによって相対的に位置合わせを行い、被処理基板である半導体基板21と不純物イオン30の入射角度θとの位置を調整される。第1及び第2のステンシルマスク22,26並びに半導体基板21との相対的な位置合せは第1の実施形態と同様に光学機器等を用いて行うことができる。
【0055】
第1のステンシルマスク22と第2のステンシルマスク26との相対位置の関係は、第2のステンシルマスク26の第2の開口部27aを通して不純物イオン30の入射角度θ方向から第1のステンシルマスク22の総ての第1の開口部23aが露出するように第2のステンシルマスク26を設置する。
【0056】
入射角度θを有した不純物イオン30が注入される場合、第2のステンシルマスク26の膜厚は厚いので、シャドーイングによって開口部の側壁に多くの不純物イオン30が衝突し半導体基板21の注入領域21aを狭めてしまう。しかし、第2の開口部26aは粗く形成されているので第2のステンシルマスク26のシャドーイングによる半導体基板21の所定の注入領域21aを変化させることはない。
【0057】
一方、第1のステンシルマスク22の膜厚は薄いのでシャドーイングによる影響は少ない。不純物イオン30は第2のステンシルマスク26で一部を遮断されて、第2の開口部27aを通過した不純物イオン30だけが第1のステンシルマスク22に到達する。到達した不純物イオン30は総ての第1の開口部23aに達し、第1の開口部23aを通過した不純物イオン30が半導体基板21の所定の注入領域21aへ注入される。
【0058】
第2の開口部27aは粗いので半導体基板21の注入領域21aを形成することはできなくても、膜厚の薄い第1のステンシルマスク22が遮断する注入イオン30の量を軽減することができ、第1のステンシルマスク22の劣化速度を遅らせることができる。なお、第2のステンシルマスク26の膜厚は厚いので強度は高く、不純物イオン遮断等におけるステンシルマスクの劣化され難い。
【0059】
[第3の実施形態]次に本発明の第3の実施形態のステンシルマスク42,46と被処理基板である半導体基板41とのイオン注入における位置関係を表わした断面図を図5に示す。
【0060】
第1の実施形態と同様に、半導体基板41上に一定距離だけ離して第1のステンシルマスク42が設置されている。さらに第1のステンシルマスク42の半導体基板41と対向しない面から一定距離だけ離して第2のステンシルマスク46が設置されている。
【0061】
第1及び第2のステンシルマスク42,46はそれぞれ、注入するイオン50を通過させるための所定のパターンを構成する第1及び第2の開口部43a,47aを有する第1及び第2のシリコン薄膜43,47と、この第1及び第2のシリコン薄膜43,47を支持するためシリコンで形成された第1及び第2の支持部45,49が形成されている。第1及び第2のシリコン薄膜43,47と第1及び第2の支持部45,49との間にはそれぞれ、絶縁膜である第1及び第2のシリコン酸化膜44,48が形成されている。
【0062】
第1及び第2のシリコン薄膜43,47の膜厚は従来のステンシルマスクのシリコン薄膜と同等の厚さを有しているので、第1及び第2のステンシルマスク42,46の強度は高い。一般に、開口部の加工はアスペクト比に依存するため、膜厚が薄いほど開口部の微細加工をすることができる。したがって、第1及び第2のシリコン薄膜43,47の開口部43a,47aは開口寸法の大きい粗い開口パターンとなる。
【0063】
第1の実施形態と同様に、第1及び第2のステンシルマスク42,46をイオン注入装置の所定の位置に固定するために第1及び第2の支持部45,49にそれぞれ静電チャック51,52を取り付けて保持している。なお、第1及び第2のステンシルマスク42,46は例えばXYZθステージ(図示せず)によって半導体基板41やイオン50の入射角度に合わせて相対的に位置合わせを行うようにしている。
【0064】
第1及び第2のステンシルマスク42,47はXYZθステージによって相対的に位置合わせを行って、イオン50の注入方向に半導体基板41の所定の注入領域41aが第1及び第2の開口部43a,47aが対応するように第1及び第2のステンシルマスク42,47を設置する。
【0065】
第1のステンシルマスク42の第1の開口部43aがそのままでは半導体基板41の注入領域41aを形成していない。また、第2のステンシルマスク46の第2の開口部47aもそのままでは半導体基板41の注入領域41aを形成していない。
【0066】
第1及び第2のステンシルマスク42,47が相対設置された状態で、第1の開口部43aと第2の開口部47aの双方の開口部が重なった領域を通過したイオン50が半導体基板41の注入領域41aを形成する。
【0067】
第2の開口部47aの開口幅Wを通過したイオン50は、第1のステンシルマスク42に到達する。第1の開口部43aの開口幅がWであっても、第1の開口部43aは第2の開口部47aとずれて相対設置されているので、第2の開口部47aを通過した幅Wのイオン50が総て第1の開口部43aを通過しない。幅Wのイオン50は再度第1のステンシルマスク42によって遮断されて、幅W/3のイオン50となって半導体基板41に到達して、幅W/3の注入領域41aを形成する。
【0068】
よって、第1及び第2の開口部43a,47aは開口寸法の大きい粗い開口パターンであっても図5のように2枚のステンシルマスクをずらして相対位置合わせをすることによって半導体基板41の注入領域41aは微細なパターンを形成することができる。なお、各ステンシルマスクのシリコン薄膜の膜厚は厚くてもよいので、ステンシルマスクの劣化速度は遅い。
【0069】
なお、前述した本実施形態ではイオンが注入される領域の幅が第1及び第2のステンシルマスクの開口寸法の1/3となる例を説明した。しかし、各ステンシルマスクの開口寸法とイオン注入領域幅の比は前述の実施形態には限定されない。本発明は、2枚のステンシルマスクの各々の開口部を通過することで、各々の開口部の開口寸法よりも小さな注入領域が1つ以上形成されればよい。
【0070】
本実施形態では、半導体基板に注入する粒子の入射角度は特に限定されず、半導体基板に対して垂直でも、半導体基板に対して垂直方向から角度θ(θ>0)を有していても構わない。
【0071】
[第4の実施形態]次に本発明の第4の実施形態のステンシルマスク62,66と被処理基板である半導体基板61とのイオン注入における位置関係を表わした断面図を図6に示す。
【0072】
第1の実施形態と同様に、半導体基板61上に一定距離だけ離して第1のステンシルマスク62が設置されている。さらに第1のステンシルマスク62の半導体基板61と対向しない面から一定距離だけ離して第2のステンシルマスク66が設置されている。
【0073】
第1及び第2のステンシルマスク62,66はそれぞれ、注入するイオン70を通過させるための所定のパターンを構成する第1及び第2の開口部63a,67aを有する第1及び第2のシリコン薄膜63,67と、この第1及び第2のシリコン薄膜63,67を支持するためシリコンで形成された第1及び第2の支持部65,69が形成されている。第1及び第2のシリコン薄膜63,67と第1及び第2の支持部65,69との間にはそれぞれ、絶縁膜である第1及び第2のシリコン酸化膜64,68が形成されている。
【0074】
第1及び第2のステンシルマスク62,66の平面図を図7に示す。図7(a)は第1のステンシルマスク62の平面図、図7(b)は第2のステンシルマスク66の平面図及び図7(c)は第1及び第2のステンシルマスク62,66を相対的に重ね合わせた平面図である。
【0075】
第1のステンシルマスク62は横方向に長い矩形の第1の開口部63aを有している。第2のステンシルマスク66は、縦方向に長い矩形の第2の開口部67aを有している。第1のステンシルマスク62と第2のステンシルマスク66とを図6のように所定距離を離間して重ね合わせると四角形の第3の開口部74が形成される。
【0076】
したがって、図7(c)に示す第1及び第2のステンシルマスク62,66を相対的に重ね合わせたステンシルマスクの上面から半導体基板61にイオン70を注入すると四角形の第3の開口部74の注入領域61aが形成される。
【0077】
一般にステンシルマスクに開口部を設けるために異方性エッチングを行うときには、同じ幅であれば正方形に近い矩形に比べて細長い矩形の方が開口面積が広くなるため技術的に容易である。
【0078】
また、四角パターンのコーナーの曲率半径もある限界以下には小さくすることはできない。よって、本実施形態を実施することにより、比較的容易に精度の高い四角パターンの半導体基板の注入領域を形成することができる。
【0079】
各実施形態において相対的に重ね合わせたステンシルマスクは前述した実施形態のように2枚には限らず、3枚以上であってもよい。重ね合わせるステンシルマスクの枚数を多くするほど、微細なパターンの半導体基板の注入領域を形成することは可能である。また、半導体基板の注入領域のパターンを最終的に決定する半導体基板に面したステンシルマスクの劣化速度を抑えることが可能である。
【0080】
第1のステンシルマスクと第2のステンシルマスクをXYZθステージ等の位置合わせ手段によって個々に位置合わせするのではなく、予め第1のステンシルマスクと第2のステンシルマスクを所定距離だけ離間して固定し、1つのステンシルマスクとして用いてもよい。
【0081】
【発明の効果】
以上詳述したように本発明によると、ステンシルマスクの劣化速度を遅らせ、シャドーイングの影響の抑制又は半導体基板の注入領域の微細加工が可能な半導体装置の製造方法、半導体製造装置及びステンシルマスクを提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図2】本発明の第1の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図3】本発明の第1の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図4】本発明の第2の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図5】本発明の第3の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図6】本発明の第4の実施形態の半導体製造装置に係るイオン注入装置の一部を表わした断面図である。
【図7】本発明の第4の実施形態に係るステンシルマスクを表わした平面図である。
【図8】従来技術のステンシルマスクの製造工程を表わした断面図である。
【図9】従来技術のステンシルマスクと半導体基板との位置関係を表わした断面図である。
【図10】イオンを斜め注入する際における従来術のステンシルマスクと被処理基板(半導体基板)との位置関係を表わした断面図である。
【符号の説明】
1,1’,21,41,61・・・半導体基板
1a, 1’a,21a,41a,61a・・・注入領域
2,2’,22,42,62・・・第1のステンシルマスク
3,3’,23,43,63・・・第1のシリコン薄膜
3a,3a’,23a,43a,63a・・・第1の開口部
4,24,44,64・・・第1のシリコン酸化膜
5,25,45,65・・・第1の支持部
6,6’,26,46,66・・・第2のステンシルマスク
7、7’,27,47,67・・・第2のシリコン薄膜
7a,7a’,27a,47a,67a・・・第2の開口部
8,28,48,68・・・第2のシリコン酸化膜
9,29,49,69・・・第2の支持部
10,30,50,70・・・注入イオン(不純物イオン)
11,12,31,32,51,52,71,72・・・静電チャック
74・・・第3の開口部
Claims (12)
- 半導体基板の垂直方向に対して角度θ(θ≧0)で前記半導体基板中の注入領域に粒子又は電磁波を注入する注入源と、
前記半導体基板と前記注入源との間に設けられ、前記角度θ方向に前記注入領域に対応する第1の開口部を備えた第1のステンシルマスクと、
この第1のステンシルマスクと前記注入源との間に設けられ、前記角度θ方向に前記注入領域に対応する第2の開口部とを備えた第2のステンシルマスクとを備えた半導体製造装置。 - 前記第1及び第2のステンシルマスクを相対的に移動する相対位置合わせ手段とを備えることを特徴とする請求項1に記載する半導体製造装置。
- 前記相対位置合わせ手段は、XYZθステージを備えることを特徴とする請求項2に記載する半導体製造装置。
- 粒子を発生する粒子発生部から前記半導体基板中の注入領域に前記粒子を選択的に注入する開口部を有したステンシルマスクを介して前記粒子を前記注入領域に注入する半導体製造装置において、
前記ステンシルマスクは、前記半導体基板と前記粒子発生部との間に設けられ、前記注入領域に対応する第1の開口部を有する第1のステンシルマスクと、この第1のステンシルマスクと前記粒子発生部との間に設けられ、前記注入領域に対応する第2の開口部を有する第2のステンシルマスクとを備えることを特徴とする半導体製造装置。 - 粒子を発生する粒子発生部から前記半導体基板中の注入領域に前記粒子を選択的に注入する開口部を有したステンシルマスクを介して前記粒子を前記注入領域に注入する半導体製造装置において、
前記ステンシルマスクは、前記半導体基板と前記粒子発生部との間に設けられ、前記注入領域に対応する第1の開口部を有する第1のステンシルマスクと、この第1のステンシルマスクと前記粒子発生部との間に設けられ、前記注入領域に対応する第2の開口部を有する第2のステンシルマスクとを備え、
前記注入領域を形成する前記第1の開口部が前記注入領域の垂直方向から角度θ方向に位置するように前記第1のステンシルマスクを設置し、また、前記第2の開口部が前記注入領域の垂直方向から前記角度θ方向に位置するように前記第2のステンシルマスクを位置合わせする位置合わせ手段を備えることを特徴とする半導体製造装置。 - 前記第1のステンシルマスクの膜厚は、前記第2のステンシルマスクの膜厚よりも薄いことを特徴とする請求項5に記載の半導体製造装置。
- 前記第1の開口のパターンと前記第2の開口のパターンは同一パターンであることを特徴とする請求項5に記載の半導体製造装置。
- 半導体基板に注入する粒子を発生させるステップと、
前記粒子を選択的に設けられた第2の開口部を有する第2のステンシルマスクの前記第2の開口部を通過させるステップと、
前記第2の開口部を通過した前記粒子を選択的に設けられた第1の開口部を有する第1のステンシルマスクの前記第1の開口部を通過させるステップと、
前記第1の開口部を通過した前記粒子を前記半導体基板の注入領域に注入させるステップとを備えた半導体装置の製造方法。 - 前記粒子は前記注入領域に対して垂直方向から角度θ(θ≧0)で前記注入領域に注入されることを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記第1及び第2の開口部の個々の開口寸法よりも小さい注入領域を有する前記注入領域を形成することを特徴とする請求項8に記載の半導体装置の製造方法。
- 半導体基板に注入する粒子を発生させるステップと、
前記粒子を選択的に設けられた第2の開口部を有する第2のステンシルマスクの前記第2の開口部を通過させるステップと、
前記第2の開口部を通過した前記粒子を選択的に設けられた第1の開口部を有する第1のステンシルマスクの前記第1の開口部を通過させるステップと、
前記第1の開口部を通過した前記粒子を前記半導体基板の注入領域に注入させるステップと、
前記第1の開口部は第1の方向に第1の幅を有した長方形であり、前記第2の開口は前記第1の方向に直交する第2の方向に第2の幅を有した長方形であり、
前記注入領域の形状が、一辺の長さが前記第1の幅に対応し、前記一辺と隣接する他の一辺の長さが前記第2の幅に対応した四角形であることを特徴とする半導体装置の製造方法。 - 第1の転写マスクと、
この第1の転写マスクの一方の面から所定距離を離間した第2の転写マスクと、
前記第1の転写マスクと前記第2の転写マスクとを固着するマスク固着手段とを備えたステンシルマスク。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002376213A JP2004207571A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の製造方法、半導体製造装置及びステンシルマスク |
US10/738,038 US7034318B2 (en) | 2002-12-26 | 2003-12-18 | Method of manufacturing semiconductor device, semiconductor manufacturing apparatus, and stencil mask |
US11/284,035 US7282725B2 (en) | 2002-12-26 | 2005-11-22 | Method of manufacturing semiconductor device, semiconductor manufacturing apparatus, and stencil mask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002376213A JP2004207571A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の製造方法、半導体製造装置及びステンシルマスク |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004207571A true JP2004207571A (ja) | 2004-07-22 |
Family
ID=32813728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002376213A Pending JP2004207571A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置の製造方法、半導体製造装置及びステンシルマスク |
Country Status (2)
Country | Link |
---|---|
US (2) | US7034318B2 (ja) |
JP (1) | JP2004207571A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218741A (ja) * | 2007-03-05 | 2008-09-18 | Ulvac Japan Ltd | レーザーアニール装置及びレーザーアニール方法 |
KR101001498B1 (ko) | 2003-12-30 | 2010-12-14 | 동부일렉트로닉스 주식회사 | 빔 번짐 효과를 감소시킨 브이에스비 방식의 마스크제조방법 |
JP2012530381A (ja) * | 2009-06-16 | 2012-11-29 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | ワークピース処理システム |
CN107093553A (zh) * | 2016-02-18 | 2017-08-25 | 英飞凌科技股份有限公司 | 用于将离子注入到半导体衬底中的方法和注入系统 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005285518A (ja) * | 2004-03-29 | 2005-10-13 | Toshiba Corp | イオン注入装置およびイオン注入方法 |
US20060114478A1 (en) * | 2004-11-26 | 2006-06-01 | Applied Materials, Inc. | Evaluating effects of tilt angle in ion implantation |
DE102004058412B4 (de) * | 2004-12-03 | 2017-03-02 | Austriamicrosystems Ag | Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens |
US20060258128A1 (en) * | 2005-03-09 | 2006-11-16 | Peter Nunan | Methods and apparatus for enabling multiple process steps on a single substrate |
US7820460B2 (en) * | 2007-09-07 | 2010-10-26 | Varian Semiconductor Equipment Associates, Inc. | Patterned assembly for manufacturing a solar cell and a method thereof |
WO2010030645A2 (en) * | 2008-09-10 | 2010-03-18 | Varian Semiconductor Equipment Associates, Inc. | Techniques for manufacturing solar cells |
US7824973B2 (en) * | 2008-10-02 | 2010-11-02 | Infineon Technologies Ag | Method of forming a semiconductor device and semiconductor device thereof |
US8900982B2 (en) * | 2009-04-08 | 2014-12-02 | Varian Semiconductor Equipment Associates, Inc. | Techniques for processing a substrate |
US9076914B2 (en) * | 2009-04-08 | 2015-07-07 | Varian Semiconductor Equipment Associates, Inc. | Techniques for processing a substrate |
US9006688B2 (en) * | 2009-04-08 | 2015-04-14 | Varian Semiconductor Equipment Associates, Inc. | Techniques for processing a substrate using a mask |
US8749053B2 (en) | 2009-06-23 | 2014-06-10 | Intevac, Inc. | Plasma grid implant system for use in solar cell fabrications |
CN102834905B (zh) * | 2010-02-09 | 2016-05-11 | 因特瓦克公司 | 太阳能电池制造中使用的可调阴影掩模组件 |
CN101846888B (zh) * | 2010-03-26 | 2011-11-30 | 友达光电股份有限公司 | 曝光机台、阵列基板、图案化薄膜、光刻胶层及形成方法 |
US8716682B2 (en) * | 2011-04-04 | 2014-05-06 | Varian Semiconductor Equipment Associates, Inc. | Apparatus and method for multiple slot ion implantation |
MY175007A (en) | 2011-11-08 | 2020-06-02 | Intevac Inc | Substrate processing system and method |
TWI570745B (zh) | 2012-12-19 | 2017-02-11 | 因特瓦克公司 | 用於電漿離子植入之柵極 |
JP6403485B2 (ja) * | 2014-08-08 | 2018-10-10 | 住友重機械イオンテクノロジー株式会社 | イオン注入装置及びイオン注入方法 |
WO2018075238A1 (en) * | 2016-10-21 | 2018-04-26 | Sunpower Corporation | Solar cell emitter region fabrication apparatus |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4968660A (ja) | 1972-11-04 | 1974-07-03 | ||
US4560878A (en) * | 1980-05-19 | 1985-12-24 | Hughes Aircraft Company | Electron and ion beam-shaping apparatus |
NL8200559A (nl) * | 1982-02-15 | 1983-09-01 | Ir Jan Bart Le Poole Prof Dr | Bestralingsinrichting met bundelsplitsing. |
JP3145851B2 (ja) * | 1993-12-20 | 2001-03-12 | 日本電気株式会社 | 半導体基板及び半導体装置 |
KR100289373B1 (ko) * | 1999-03-16 | 2001-05-02 | 김영환 | 리쏘그래피용 마스크 및 그 제조방법 |
JP2002203806A (ja) | 2000-10-31 | 2002-07-19 | Toshiba Corp | 半導体装置の製造方法、ステンシルマスク及びその製造方法 |
US6946221B2 (en) | 2000-12-26 | 2005-09-20 | Matsushita Electric Industrial Co., Ltd. | Square battery container, method of manufacturing the container, and square battery using the container |
WO2002052622A1 (fr) | 2000-12-26 | 2002-07-04 | Matsushita Electric Industrial Co., Ltd. | Masque d'exposition, procede de fabrication du masque, et procede d'exposition |
JP2002237447A (ja) | 2001-02-08 | 2002-08-23 | Pd Service:Kk | ステンシル多層マスク |
-
2002
- 2002-12-26 JP JP2002376213A patent/JP2004207571A/ja active Pending
-
2003
- 2003-12-18 US US10/738,038 patent/US7034318B2/en not_active Expired - Fee Related
-
2005
- 2005-11-22 US US11/284,035 patent/US7282725B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101001498B1 (ko) | 2003-12-30 | 2010-12-14 | 동부일렉트로닉스 주식회사 | 빔 번짐 효과를 감소시킨 브이에스비 방식의 마스크제조방법 |
JP2008218741A (ja) * | 2007-03-05 | 2008-09-18 | Ulvac Japan Ltd | レーザーアニール装置及びレーザーアニール方法 |
JP2012530381A (ja) * | 2009-06-16 | 2012-11-29 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | ワークピース処理システム |
CN107093553A (zh) * | 2016-02-18 | 2017-08-25 | 英飞凌科技股份有限公司 | 用于将离子注入到半导体衬底中的方法和注入系统 |
Also Published As
Publication number | Publication date |
---|---|
US7282725B2 (en) | 2007-10-16 |
US20040185644A1 (en) | 2004-09-23 |
US20060071183A1 (en) | 2006-04-06 |
US7034318B2 (en) | 2006-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004207571A (ja) | 半導体装置の製造方法、半導体製造装置及びステンシルマスク | |
JP3674573B2 (ja) | マスクおよびその製造方法と半導体装置の製造方法 | |
US9767987B2 (en) | Method and system for modifying substrate relief features using ion implantation | |
KR101872708B1 (ko) | 다단계 이온 주입을 이용하여 패턴화된 포토레지스트를 변경하기 하기 위한 방법 및 시스템 | |
JP4334832B2 (ja) | 広い面積を有するメンブレンマスクおよびこれを作製する方法 | |
KR101065048B1 (ko) | 비대칭 측벽 스페이서 형성 방법 | |
US11862465B2 (en) | Fine line patterning methods | |
WO2012138707A1 (en) | Method and system for post-etch treatment of patterned substrate features | |
KR100702010B1 (ko) | 반사체, 이를 채택하는 기판 처리 장치 및 이를 사용하는기판 처리 방법 | |
US20150235864A1 (en) | Method for processing a layer and a method for manufacturing an electronic device | |
US9268228B2 (en) | Techniques for patterning a substrate | |
KR100547547B1 (ko) | 대전 방지 기능을 갖는 스텐실 마스크 및 그 제조 방법 | |
US6972236B2 (en) | Semiconductor device layout and channeling implant process | |
US7267911B2 (en) | Stencil mask and its manufacturing method | |
US6210842B1 (en) | Method for fabricating stencil mask | |
JP2001326169A (ja) | ステンシルマスク及びその製造方法 | |
US20050059226A1 (en) | Ion implantation method | |
EP1897124B1 (en) | Ion implanting methods | |
US9666441B2 (en) | Semiconductor device and method of manufacture | |
JP2004214499A (ja) | マスク、露光方法および半導体装置 | |
JP2004158681A (ja) | マスク、露光装置および露光方法 | |
JP2000348996A (ja) | ステンシルマスク、その製造方法、及びそれを用いた縮小投影露光方法 | |
JPS62262421A (ja) | 不純物イオン注入方法及びそのための不純物イオン注入装置 | |
JPH0684845A (ja) | プラズマエッチング方法 | |
JPS60236235A (ja) | 半導体のパタ−ニング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051020 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051102 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060317 |