JPH09293686A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09293686A JPH09293686A JP8107798A JP10779896A JPH09293686A JP H09293686 A JPH09293686 A JP H09293686A JP 8107798 A JP8107798 A JP 8107798A JP 10779896 A JP10779896 A JP 10779896A JP H09293686 A JPH09293686 A JP H09293686A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- opening
- semiconductor substrate
- impurity ions
- incident angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 半導体基板内に最適な拡散領域をフレキイブ
ルに対応して形成することができるようにする。 【解決手段】 厚さ方向に沿って切断した断面が略正方
形状である開口部21を規則的に繰り返し配置したレジス
トパターン2 を半導体基板1 の面上に形成するレジスト
パターン形成工程と、半導体基板1 を回転させながら半
導体基板1 の面に立てた垂線に対して傾斜した方向を少
なくとも含んで設定した入射角度から前記レジストパタ
ーン2 をマスクとして半導体基板1 の面に不純物イオン
3 を注入するイオン注入工程と、前記レジストパターン
2 を除去後に熱処理して半導体基板1 内に不純物イオン
3 の拡散領域32を形成する熱処理工程と、を有するよう
になっている。
ルに対応して形成することができるようにする。 【解決手段】 厚さ方向に沿って切断した断面が略正方
形状である開口部21を規則的に繰り返し配置したレジス
トパターン2 を半導体基板1 の面上に形成するレジスト
パターン形成工程と、半導体基板1 を回転させながら半
導体基板1 の面に立てた垂線に対して傾斜した方向を少
なくとも含んで設定した入射角度から前記レジストパタ
ーン2 をマスクとして半導体基板1 の面に不純物イオン
3 を注入するイオン注入工程と、前記レジストパターン
2 を除去後に熱処理して半導体基板1 内に不純物イオン
3 の拡散領域32を形成する熱処理工程と、を有するよう
になっている。
Description
【０００１】
【発明の属する技術分野】本発明は、レジストパターン
をマスクとして不純物イオンを注入することによって、
半導体基板内に不純物領域を形成する半導体装置の製造
方法に関する。
をマスクとして不純物イオンを注入することによって、
半導体基板内に不純物領域を形成する半導体装置の製造
方法に関する。
【０００２】
【従来の技術】従来、この種の半導体装置の製造方法の
第１従来例として図７に示す方法がある。この方法は、
図７(a) に示すように、Ｎ型半導体基板A の面上に開口
部B1を有したレジストパターンB を形成するレジストパ
ターン形成工程と、このレジストパターンB をマスクと
してＰ型不純物イオンC （例えばボロンイオン）を半導
体基板A に直交する矢示方向から入射して開口部B1の部
分にのみ不純物イオンCを注入するイオン注入工程と、
レジストパターンB を除去した後に熱処理を行う熱処理
工程と、を有して同図(b) に示すように、不純物イオン
C の拡散した抵抗領域C1を半導体基板A 内に形成するよ
うになっている。
第１従来例として図７に示す方法がある。この方法は、
図７(a) に示すように、Ｎ型半導体基板A の面上に開口
部B1を有したレジストパターンB を形成するレジストパ
ターン形成工程と、このレジストパターンB をマスクと
してＰ型不純物イオンC （例えばボロンイオン）を半導
体基板A に直交する矢示方向から入射して開口部B1の部
分にのみ不純物イオンCを注入するイオン注入工程と、
レジストパターンB を除去した後に熱処理を行う熱処理
工程と、を有して同図(b) に示すように、不純物イオン
C の拡散した抵抗領域C1を半導体基板A 内に形成するよ
うになっている。
【０００３】また、第２従来例として図８に示す方法が
ある。この方法は、図８(a) に示すように、レジストパ
ターン形成工程にて形成するレジストパターンB には、
第１従来例における開口部B1と共に、その開口部B1より
も開口幅の狭い幅狭開口部B2が格子状に複数個設けられ
ており、イオン注入工程にて第１従来例と同様にその開
口部B1及び幅狭開口部B2に不純物イオンC を注入し、そ
の後の熱処理工程にて熱処理を行うようになっている。
ある。この方法は、図８(a) に示すように、レジストパ
ターン形成工程にて形成するレジストパターンB には、
第１従来例における開口部B1と共に、その開口部B1より
も開口幅の狭い幅狭開口部B2が格子状に複数個設けられ
ており、イオン注入工程にて第１従来例と同様にその開
口部B1及び幅狭開口部B2に不純物イオンC を注入し、そ
の後の熱処理工程にて熱処理を行うようになっている。
【０００４】そうすると、同図(b) に示すように、不純
物イオンC が拡散することによって、開口部B1において
は、第１従来例と同様の抵抗領域C1を形成するが、格子
状の幅狭開口部B2においては、マスクされた各開口部間
では不純物イオンC が注入されていないため、それぞれ
を連結した拡散領域は深さ方向にて一様でなくかつ浅い
状態となって、抵抗領域C1よりも抵抗の高い高抵抗領域
C2を形成するようになる。
物イオンC が拡散することによって、開口部B1において
は、第１従来例と同様の抵抗領域C1を形成するが、格子
状の幅狭開口部B2においては、マスクされた各開口部間
では不純物イオンC が注入されていないため、それぞれ
を連結した拡散領域は深さ方向にて一様でなくかつ浅い
状態となって、抵抗領域C1よりも抵抗の高い高抵抗領域
C2を形成するようになる。
【０００５】
【発明が解決しようとする課題】上記した第１従来例の
半導体装置の製造方法にあっては、不純物イオンC の注
入及び熱処理により抵抗領域C1を簡単に形成することが
できるが、１種類の抵抗領域C1を得るには、最低１回の
レジストパターン形成工程とイオン注入工程とが必要で
あり、多種類の拡散領域を形成する場合には、同様の工
程を複数回繰り返す必要があるために非常に工程が長く
なるという問題がある。
半導体装置の製造方法にあっては、不純物イオンC の注
入及び熱処理により抵抗領域C1を簡単に形成することが
できるが、１種類の抵抗領域C1を得るには、最低１回の
レジストパターン形成工程とイオン注入工程とが必要で
あり、多種類の拡散領域を形成する場合には、同様の工
程を複数回繰り返す必要があるために非常に工程が長く
なるという問題がある。
【０００６】これに対し、第２従来例の半導体装置の製
造方法にあっては、１回の工程により低抵抗領域C1及び
高抵抗領域C2を同時に形成することができるので、それ
だけ工程を短くすることができる。
造方法にあっては、１回の工程により低抵抗領域C1及び
高抵抗領域C2を同時に形成することができるので、それ
だけ工程を短くすることができる。
【０００７】しかしながら、集積回路のアナログ用途へ
の展開が進むにつれて、種々の拡散領域を精度良く形成
する要求が高まっており、この要求に対し、第２従来例
の製造方法によりある程度までなら対応可能であるが、
予め設計した開口幅を有するレジストパターンB の開口
部に注入される不純物イオンC の注入量のみで拡散領域
の抵抗値が決定してしまうため、多種類の拡散領域にフ
レキイブルに対応するには自ずと限度がある。
の展開が進むにつれて、種々の拡散領域を精度良く形成
する要求が高まっており、この要求に対し、第２従来例
の製造方法によりある程度までなら対応可能であるが、
予め設計した開口幅を有するレジストパターンB の開口
部に注入される不純物イオンC の注入量のみで拡散領域
の抵抗値が決定してしまうため、多種類の拡散領域にフ
レキイブルに対応するには自ずと限度がある。
【０００８】本発明は、上記事由に鑑みてなしたもの
で、その目的とするところは、半導体基板内に最適な拡
散領域をフレキイブルに対応して形成することができる
半導体装置の製造方法を提供することにある。
で、その目的とするところは、半導体基板内に最適な拡
散領域をフレキイブルに対応して形成することができる
半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記した課題を解決する
ために、請求項１記載の方法は、厚さ方向に沿って切断
した断面が略正方形状である開口部を規則的に繰り返し
配置したレジストパターンを半導体基板面上に形成する
レジストパターン形成工程と、半導体基板を回転させな
がら半導体基板面に立てた垂線に対して傾斜した方向を
少なくとも含んで設定した入射角度から前記レジストパ
ターンをマスクとして半導体基板面に不純物イオンを注
入するイオン注入工程と、前記レジストパターンを除去
後に熱処理して半導体基板内に不純物イオンの拡散領域
を形成する熱処理工程と、を有するようになっている。
ために、請求項１記載の方法は、厚さ方向に沿って切断
した断面が略正方形状である開口部を規則的に繰り返し
配置したレジストパターンを半導体基板面上に形成する
レジストパターン形成工程と、半導体基板を回転させな
がら半導体基板面に立てた垂線に対して傾斜した方向を
少なくとも含んで設定した入射角度から前記レジストパ
ターンをマスクとして半導体基板面に不純物イオンを注
入するイオン注入工程と、前記レジストパターンを除去
後に熱処理して半導体基板内に不純物イオンの拡散領域
を形成する熱処理工程と、を有するようになっている。
【００１０】請求項２記載の方法は、請求項１記載の方
法において、前記イオン注入工程は、前記入射角度が半
導体基板面に立てた前記垂線と前記レジストパターンの
開口部の略正方形状における対角線とのなす角度以下に
設定してあるようになっている。
法において、前記イオン注入工程は、前記入射角度が半
導体基板面に立てた前記垂線と前記レジストパターンの
開口部の略正方形状における対角線とのなす角度以下に
設定してあるようになっている。
【００１１】請求項３記載の方法は、請求項１記載の方
法において、前記イオン注入工程は、同一の前記レジス
トパターンをマスクとして、少なくとも２種類の前記入
射角度から不純物イオンを入射するようになっている。
法において、前記イオン注入工程は、同一の前記レジス
トパターンをマスクとして、少なくとも２種類の前記入
射角度から不純物イオンを入射するようになっている。
【００１２】請求項４記載の方法は、請求項１記載の方
法において、前記レジストパターン形成工程は、前記レ
ジストパターンが前記開口部よりも広い開口幅を有する
広幅開口部も付加配置してあるようになっている。
法において、前記レジストパターン形成工程は、前記レ
ジストパターンが前記開口部よりも広い開口幅を有する
広幅開口部も付加配置してあるようになっている。
【００１３】請求項５記載の方法は、請求項４記載の方
法において、前記レジストパターン形成工程にて、ＭＯ
Ｓトランジスタのチャネル部を前記開口部に配置し、Ｍ
ＯＳの容量部を前記広幅開口部に配置し、前記イオン注
入工程にて、チャネル部の閾値電圧を適正値とする不純
物イオン濃度になるよう前記入射角度を設定することに
よって、ＭＯＳ型半導体集積回路を製造するようになっ
ている。
法において、前記レジストパターン形成工程にて、ＭＯ
Ｓトランジスタのチャネル部を前記開口部に配置し、Ｍ
ＯＳの容量部を前記広幅開口部に配置し、前記イオン注
入工程にて、チャネル部の閾値電圧を適正値とする不純
物イオン濃度になるよう前記入射角度を設定することに
よって、ＭＯＳ型半導体集積回路を製造するようになっ
ている。
【００１４】
【発明の実施の形態】本発明の第１実施形態を図１及び
図２に基づいて以下に説明する。この方法は、レジスト
パターン形成工程とイオン注入工程と熱処理工程とを有
している。
図２に基づいて以下に説明する。この方法は、レジスト
パターン形成工程とイオン注入工程と熱処理工程とを有
している。
【００１５】まず、レジストパターン形成工程では、Ｎ
型シリコン基板である半導体基板1の面上に、図１に示
すように、厚さ方向に沿って切断した断面が略正方形状
である開口部21を格子状又はストライプ状に規則的に繰
り返し配置したレジストパターン2 を形成する。
型シリコン基板である半導体基板1の面上に、図１に示
すように、厚さ方向に沿って切断した断面が略正方形状
である開口部21を格子状又はストライプ状に規則的に繰
り返し配置したレジストパターン2 を形成する。
【００１６】次いで、イオン注入工程では、半導体基板
1 を回転させながらレジストパターン2 をマスクとして
半導体基板1 の面に半導体基板1 とは反対の導電型であ
るＰ型不純物イオン3 （例えばボロンイオン）を注入す
る。
1 を回転させながらレジストパターン2 をマスクとして
半導体基板1 の面に半導体基板1 とは反対の導電型であ
るＰ型不純物イオン3 （例えばボロンイオン）を注入す
る。
【００１７】このとき、図２に示すように、半導体基板
1 の面に立てた垂線2aに対してなす不純物イオン3 の入
射角度θは、同垂線2aとレジストパターン2 の開口部21
の略正方形状における対角線2bとのなす角度θ0 以下に
設定してある。従って、不純物イオン3 はレジストパタ
ーン2 により完全に影になることがなく、開口部21内の
半導体基板1 の面上に到達して注入されるイオンが必ず
存在する。
1 の面に立てた垂線2aに対してなす不純物イオン3 の入
射角度θは、同垂線2aとレジストパターン2 の開口部21
の略正方形状における対角線2bとのなす角度θ0 以下に
設定してある。従って、不純物イオン3 はレジストパタ
ーン2 により完全に影になることがなく、開口部21内の
半導体基板1 の面上に到達して注入されるイオンが必ず
存在する。
【００１８】また、開口部21の最深部近傍の内周壁に入
射した不純物イオン3 は、入射角度θの方向における半
導体基板1 の面までのレジストパターン2 の壁厚みが微
小であるから、レジストパターン2 の下部側へ開口部21
から少し外れた位置の半導体基板1 の面にも注入される
イオンが存在するので、従来例のように半導体基板1に
直交する方向つまり入射角度θが零の方向から入射した
場合よりも半導体基板1 内への注入量は多くなる。
射した不純物イオン3 は、入射角度θの方向における半
導体基板1 の面までのレジストパターン2 の壁厚みが微
小であるから、レジストパターン2 の下部側へ開口部21
から少し外れた位置の半導体基板1 の面にも注入される
イオンが存在するので、従来例のように半導体基板1に
直交する方向つまり入射角度θが零の方向から入射した
場合よりも半導体基板1 内への注入量は多くなる。
【００１９】そして、入射角度θを小さくする程レジス
トパターン2 により影になる部分が少なくなるために、
不純物イオン3 の半導体基板1 内への注入量は多くなる
とともに、勿論、入射速度を速くしてその飛程つまり注
入深さを深くする程注入量は多くなるので、注入量は入
射角度θ及び飛程によりフレキイブルに調整可能とな
り、しかも、半導体基板1 を回転することによって、開
口部21内の半導体基板1の面における全方向に亙って均
等に注入される。
トパターン2 により影になる部分が少なくなるために、
不純物イオン3 の半導体基板1 内への注入量は多くなる
とともに、勿論、入射速度を速くしてその飛程つまり注
入深さを深くする程注入量は多くなるので、注入量は入
射角度θ及び飛程によりフレキイブルに調整可能とな
り、しかも、半導体基板1 を回転することによって、開
口部21内の半導体基板1の面における全方向に亙って均
等に注入される。
【００２０】次いで、熱処理工程では、レジストパター
ン2 を除去後に、900 〜1100℃程度の温度で熱処理し、
半導体基板1 内に注入された不純物イオン3 を拡散させ
る。そうすると、熱処理の初期の段階においては、図１
(b) に示すように、連結した拡散領域31は深さ方向にて
一様でない状態であるが、最終的には同図(c) に示すよ
うに、均一化されて比較的浅い状態で拡散した高抵抗領
域32を形成するようになる。
ン2 を除去後に、900 〜1100℃程度の温度で熱処理し、
半導体基板1 内に注入された不純物イオン3 を拡散させ
る。そうすると、熱処理の初期の段階においては、図１
(b) に示すように、連結した拡散領域31は深さ方向にて
一様でない状態であるが、最終的には同図(c) に示すよ
うに、均一化されて比較的浅い状態で拡散した高抵抗領
域32を形成するようになる。
【００２１】かかる半導体装置の製造方法にあっては、
予め決定した開口部21の形状及び繰り返し配置ピッチに
よりレジストパターン2 を形成した半導体基板1 に対
し、開口部21内の半導体基板1 の面上に到達するイオン
の必ず存在する角度θ0 以下の範囲において不純物イオ
ン3 の入射角度θを不純物イオン3 の飛程と共に適宜調
整して注入することによって、半導体基板1 内に最適な
拡散領域をフレキイブルに対応して形成することができ
る。
予め決定した開口部21の形状及び繰り返し配置ピッチに
よりレジストパターン2 を形成した半導体基板1 に対
し、開口部21内の半導体基板1 の面上に到達するイオン
の必ず存在する角度θ0 以下の範囲において不純物イオ
ン3 の入射角度θを不純物イオン3 の飛程と共に適宜調
整して注入することによって、半導体基板1 内に最適な
拡散領域をフレキイブルに対応して形成することができ
る。
【００２２】次に、本発明の第２実施形態を図３及び図
４に基づいて以下に説明する。なお、第１実施形態と実
質的に同じ機能を有する部材には同じ符号を付して相異
するところを述べる。
４に基づいて以下に説明する。なお、第１実施形態と実
質的に同じ機能を有する部材には同じ符号を付して相異
するところを述べる。
【００２３】すなわち、半導体基板1 の面上に形成した
レジストパターン2 は、第１実施形態では、厚さ方向に
沿って切断した断面が略正方形状である開口部21を格子
状又はストライプ状に規則的に繰り返し配置してある
が、本実施形態では、図３(a)に示すように、開口部21
よりも遙に広い開口幅を有する広幅開口部22も付加配置
してある。例えば、開口部21を格子状に形成する場合
は、図４(a) の平面図に示すように、正方形の開口形状
を有する開口部21を格子状に規則的に繰り返し配置し、
その開口部21と長方形状の広幅開口部22とが同じレジス
トパターン2 に並設されている。
レジストパターン2 は、第１実施形態では、厚さ方向に
沿って切断した断面が略正方形状である開口部21を格子
状又はストライプ状に規則的に繰り返し配置してある
が、本実施形態では、図３(a)に示すように、開口部21
よりも遙に広い開口幅を有する広幅開口部22も付加配置
してある。例えば、開口部21を格子状に形成する場合
は、図４(a) の平面図に示すように、正方形の開口形状
を有する開口部21を格子状に規則的に繰り返し配置し、
その開口部21と長方形状の広幅開口部22とが同じレジス
トパターン2 に並設されている。
【００２４】そうすると、第１実施形態と同様に不純物
イオン3 の入射角度θを可変して開口幅の狭い開口部21
への注入量を調整しても、広幅開口部22への注入量は余
り変化せずに半導体基板1 の全面に亙って多くなり、そ
の後の熱処理により、同図(b) に示すように、その不純
物イオン3 は半導体基板1 内のより深い位置まで拡散し
て幅の狭い開口部21に形成する高抵抗領域32よりも低い
抵抗値を有する低抵抗領域33を形成するようになる。
イオン3 の入射角度θを可変して開口幅の狭い開口部21
への注入量を調整しても、広幅開口部22への注入量は余
り変化せずに半導体基板1 の全面に亙って多くなり、そ
の後の熱処理により、同図(b) に示すように、その不純
物イオン3 は半導体基板1 内のより深い位置まで拡散し
て幅の狭い開口部21に形成する高抵抗領域32よりも低い
抵抗値を有する低抵抗領域33を形成するようになる。
【００２５】かかる半導体装置の製造方法にあっては、
第１実施形態と同様に、不純物イオン3 の入射角度θを
飛程と共に適宜調整して注入することによって、幅の狭
い開口部21により半導体基板1 内に最適な高抵抗領域32
をフレキイブルに対応して形成するとともに、広幅開口
部22により低抵抗領域33を同時に形成することができ
る。
第１実施形態と同様に、不純物イオン3 の入射角度θを
飛程と共に適宜調整して注入することによって、幅の狭
い開口部21により半導体基板1 内に最適な高抵抗領域32
をフレキイブルに対応して形成するとともに、広幅開口
部22により低抵抗領域33を同時に形成することができ
る。
【００２６】なお、本実施形態では、不純物イオン3 の
入射角度θを角度θ0 以下に設定してあるが、角度θ0
を越えて設定してもよく、その場合は、開口部21におい
ては不純物イオン3 がレジストパターン2 により完全に
影になって半導体基板1 の面上に到達しないために拡散
領域を形成することなく、広幅開口部22においてのみ低
抵抗領域33を形成することも可能となる。
入射角度θを角度θ0 以下に設定してあるが、角度θ0
を越えて設定してもよく、その場合は、開口部21におい
ては不純物イオン3 がレジストパターン2 により完全に
影になって半導体基板1 の面上に到達しないために拡散
領域を形成することなく、広幅開口部22においてのみ低
抵抗領域33を形成することも可能となる。
【００２７】次に、本発明の第３実施形態を図５に基づ
いて以下に説明する。なお、第１実施形態と実質的に同
じ機能を有する部材には同じ符号を付して相異するとこ
ろを述べる。
いて以下に説明する。なお、第１実施形態と実質的に同
じ機能を有する部材には同じ符号を付して相異するとこ
ろを述べる。
【００２８】すなわち、第１実施形態では、不純物イオ
ン3 の入射角度θは調整した１種類に固定設定してある
が、本実施形態では、同一のレジストパターン2 をマス
クとして、図５(a) に示すように、入射角度θを比較的
大きな角度に調整固定することによって開口部21の周囲
側へ不純物イオン3 を注入し、その後、同図(b) に示す
ように、入射角度θを比較的小さな角度に調整固定する
ことによって開口部21の中央部側へ不純物イオン3 を注
入するようになっている。
ン3 の入射角度θは調整した１種類に固定設定してある
が、本実施形態では、同一のレジストパターン2 をマス
クとして、図５(a) に示すように、入射角度θを比較的
大きな角度に調整固定することによって開口部21の周囲
側へ不純物イオン3 を注入し、その後、同図(b) に示す
ように、入射角度θを比較的小さな角度に調整固定する
ことによって開口部21の中央部側へ不純物イオン3 を注
入するようになっている。
【００２９】かかる半導体装置の製造方法にあっては、
不純物イオン3 の入射角度θを比較的小さな角度及び大
きな角度の２種類に調整しているので、不純物イオン3
の注入量を開口部21全体としてさらに均一化され、ひい
ては図５(c) に示す熱処理後における高抵抗領域32の値
も一段と安定する。
不純物イオン3 の入射角度θを比較的小さな角度及び大
きな角度の２種類に調整しているので、不純物イオン3
の注入量を開口部21全体としてさらに均一化され、ひい
ては図５(c) に示す熱処理後における高抵抗領域32の値
も一段と安定する。
【００３０】なお、本実施形態では、入射角度θを２種
類に調整固定しているが、もっと多種類の角度に調整固
定すれば、さらに不純物イオン3 の注入量を開口部21全
体に均一化される。あるいは、入射角度θを調整固定す
るのではなく、入射角度θを所定角度範囲内でアナログ
的に可変しながら不純物イオン3 を入射してもよく、そ
の場合は、さらにもっと均一化される。
類に調整固定しているが、もっと多種類の角度に調整固
定すれば、さらに不純物イオン3 の注入量を開口部21全
体に均一化される。あるいは、入射角度θを調整固定す
るのではなく、入射角度θを所定角度範囲内でアナログ
的に可変しながら不純物イオン3 を入射してもよく、そ
の場合は、さらにもっと均一化される。
【００３１】次に、本発明の第４実施形態を図６に基づ
いて以下に説明する。なお、第２実施形態と実質的に同
じ機能を有する部材には同じ符号を付してある。これ
は、ＭＯＳ型半導体集積回路を半導体基板1 に形成する
方法である。
いて以下に説明する。なお、第２実施形態と実質的に同
じ機能を有する部材には同じ符号を付してある。これ
は、ＭＯＳ型半導体集積回路を半導体基板1 に形成する
方法である。
【００３２】まず、Ｐ型シリコン基板である半導体基板
1 の面上に、図６(a) に示すように、いわゆるＬＯＣＯ
Ｓ分離法を用いて、２箇所の50nm程度の薄肉部41及び60
0nm程度の厚肉部42からなる酸化膜4 を形成しておく。
1 の面上に、図６(a) に示すように、いわゆるＬＯＣＯ
Ｓ分離法を用いて、２箇所の50nm程度の薄肉部41及び60
0nm程度の厚肉部42からなる酸化膜4 を形成しておく。
【００３３】次いで、同図(b) に示すように、２箇所の
薄肉部41の一方に、第２実施形態における格子状の開口
部21を有するレジストパターン2 を形成する。つまり、
レジストパターン2 により、酸化膜4 上に格子状の開口
部21及び広幅開口部22を形成したことになる。
薄肉部41の一方に、第２実施形態における格子状の開口
部21を有するレジストパターン2 を形成する。つまり、
レジストパターン2 により、酸化膜4 上に格子状の開口
部21及び広幅開口部22を形成したことになる。
【００３４】そして、Ｐ型半導体基板1 とは同じ導電型
であるＰ型不純物イオン3 を注入する。その入射角度θ
は、後述するように開口部21に配置するＭＯＳトランジ
スタのチャネル部32の閾値電圧を適正値とする不純物イ
オン濃度になるよう調整して設定する。このとき、ＭＯ
Ｓの容量部を配置する広幅開口部22には入射角度θに関
係なく不純物イオン3 の注入量は余り変化せずに多くな
る。
であるＰ型不純物イオン3 を注入する。その入射角度θ
は、後述するように開口部21に配置するＭＯＳトランジ
スタのチャネル部32の閾値電圧を適正値とする不純物イ
オン濃度になるよう調整して設定する。このとき、ＭＯ
Ｓの容量部を配置する広幅開口部22には入射角度θに関
係なく不純物イオン3 の注入量は余り変化せずに多くな
る。
【００３５】次いで、同図(c) に示すように、レジスト
パターン2 を除去し、ゲート酸化膜43を25nm程度形成
し、続いてポリシリコン電極5 を形成する。このとき、
広幅開口部22に配置した容量電極の下部には、注入量の
多い不純物イオン3 によりＰ型の高濃度領域33が形成さ
れることによって、電圧印加時に空乏層が伸びない条件
を満たして電圧依存性を安定化させるとともに、上述し
たように開口部21に配置したＭＯＳトランジスタのチャ
ネル部32には、入射角度θの調整により、適正なＰ型の
不純物領域が形成されている。
パターン2 を除去し、ゲート酸化膜43を25nm程度形成
し、続いてポリシリコン電極5 を形成する。このとき、
広幅開口部22に配置した容量電極の下部には、注入量の
多い不純物イオン3 によりＰ型の高濃度領域33が形成さ
れることによって、電圧印加時に空乏層が伸びない条件
を満たして電圧依存性を安定化させるとともに、上述し
たように開口部21に配置したＭＯＳトランジスタのチャ
ネル部32には、入射角度θの調整により、適正なＰ型の
不純物領域が形成されている。
【００３６】次いで、Ｎ型の高濃度領域のソース及びド
レイン領域34,34 をイオン注入して形成した後、同図
(d) に示すように、層間絶縁膜6 の堆積とガラス化のた
めの熱処理を行う。
レイン領域34,34 をイオン注入して形成した後、同図
(d) に示すように、層間絶縁膜6 の堆積とガラス化のた
めの熱処理を行う。
【００３７】最後に、コンタクトホール開孔のための窓
明けをし、アルミ配線7,7 をソース及びドレイン領域3
4,34 に接続形成する。
明けをし、アルミ配線7,7 をソース及びドレイン領域3
4,34 に接続形成する。
【００３８】かかる半導体装置の製造方法にあっては、
上述したように、ＭＯＳトランジスタのチャネル部32は
不純物イオン3 の注入量を入射角度θにより調整可能な
開口幅の狭い開口部21に配置してあるから、チャネル部
32の閾値電圧を適正値とする不純物イオン濃度になるよ
う不純物イオン3 の入射角度θを調整して設定すると、
ＭＯＳの容量部を配置した広幅開口部22には入射角度θ
に関係なく不純物イオン3 の注入量は余り変化せずに多
くなるので、そのＭＯＳの容量部の電圧依存性も同時に
安定させることができる。
上述したように、ＭＯＳトランジスタのチャネル部32は
不純物イオン3 の注入量を入射角度θにより調整可能な
開口幅の狭い開口部21に配置してあるから、チャネル部
32の閾値電圧を適正値とする不純物イオン濃度になるよ
う不純物イオン3 の入射角度θを調整して設定すると、
ＭＯＳの容量部を配置した広幅開口部22には入射角度θ
に関係なく不純物イオン3 の注入量は余り変化せずに多
くなるので、そのＭＯＳの容量部の電圧依存性も同時に
安定させることができる。
【００３９】なお、上述のいずれの実施形態において
も、開口部21は、平面図で見た開口形状が正方形を例と
しているが、厚さ方向に沿って切断した断面が略正方形
状であれば、その開口形状は他の多角形状や円状であっ
てもよい。
も、開口部21は、平面図で見た開口形状が正方形を例と
しているが、厚さ方向に沿って切断した断面が略正方形
状であれば、その開口形状は他の多角形状や円状であっ
てもよい。
【００４０】
【発明の効果】請求項１記載の方法は、半導体基板面上
に形成したレジストパターンの開口部は厚さ方向に沿っ
て切断した断面が略正方形状のためにその開口幅が比較
的狭くなっているから、半導体基板面に立てた垂線に対
して傾斜した方向の入射角度から入射した不純物イオン
は、レジストパターンが影となって開口部内に注入され
る注入量が、入射角度に応じて制限されるとともに、開
口部の形状及び繰返し配置ピッチによって熱処理工程に
おける不純物イオンの拡散領域の拡散程度が影響され、
従って、予め決定した開口部の形状及び繰り返し配置ピ
ッチによりレジストパターンを形成した半導体基板に対
し、不純物イオンの飛程と共に入射角度を適宜調整して
注入することによって、半導体基板内に最適な拡散領域
をフレキイブルに形成することができ、また全く拡散領
域を形成しないようにもできる。
に形成したレジストパターンの開口部は厚さ方向に沿っ
て切断した断面が略正方形状のためにその開口幅が比較
的狭くなっているから、半導体基板面に立てた垂線に対
して傾斜した方向の入射角度から入射した不純物イオン
は、レジストパターンが影となって開口部内に注入され
る注入量が、入射角度に応じて制限されるとともに、開
口部の形状及び繰返し配置ピッチによって熱処理工程に
おける不純物イオンの拡散領域の拡散程度が影響され、
従って、予め決定した開口部の形状及び繰り返し配置ピ
ッチによりレジストパターンを形成した半導体基板に対
し、不純物イオンの飛程と共に入射角度を適宜調整して
注入することによって、半導体基板内に最適な拡散領域
をフレキイブルに形成することができ、また全く拡散領
域を形成しないようにもできる。
【００４１】請求項２記載の方法は、その入射角度は、
不純物イオンがレジストパターンで完全に影になること
のない角度であり、従って、例えば、入射角度の調整を
要する開口部が１種類のような場合においては、不純物
イオンを確実に開口部内に注入することができる。
不純物イオンがレジストパターンで完全に影になること
のない角度であり、従って、例えば、入射角度の調整を
要する開口部が１種類のような場合においては、不純物
イオンを確実に開口部内に注入することができる。
【００４２】請求項３記載の方法は、請求項１記載の方
法の効果に加えて、不純物イオンの入射角度を１種類に
調整固定するのではなく、少なくとも２種類の入射角度
に調整しているので、入射角度の小さい方の不純物イオ
ンが開口部の周囲側に、入射角度の大きい方の不純物イ
オンが開口部の中央部側にそれぞれ注入されることによ
って、開口部全体としての注入量がより均一化される。
法の効果に加えて、不純物イオンの入射角度を１種類に
調整固定するのではなく、少なくとも２種類の入射角度
に調整しているので、入射角度の小さい方の不純物イオ
ンが開口部の周囲側に、入射角度の大きい方の不純物イ
オンが開口部の中央部側にそれぞれ注入されることによ
って、開口部全体としての注入量がより均一化される。
【００４３】請求項４記載の方法は、請求項１記載の方
法の効果に加えて、不純物イオンの入射角度を可変して
開口幅の狭い開口部への注入量を調整しても、付加配置
した広幅開口部への注入量は余り変化せずに多くなるの
で、幅の狭い開口部により高抵抗領域を、広幅開口部に
より低抵抗領域を同時にそれぞれ最適抵抗値に形成する
ことができる。
法の効果に加えて、不純物イオンの入射角度を可変して
開口幅の狭い開口部への注入量を調整しても、付加配置
した広幅開口部への注入量は余り変化せずに多くなるの
で、幅の狭い開口部により高抵抗領域を、広幅開口部に
より低抵抗領域を同時にそれぞれ最適抵抗値に形成する
ことができる。
【００４４】請求項５記載の方法は、ＭＯＳトランジス
タのチャネル部は不純物イオンの注入量を入射角度によ
り調整可能な開口幅の狭い開口部に配置してあるから、
チャネル部の閾値電圧を適正値とする不純物イオン濃度
になるよう不純物イオンの入射角度を調整して設定する
と、ＭＯＳの容量部を配置した広幅開口部には入射角度
に関係なく不純物イオンの注入量は余り変化せずに多く
なるので、そのＭＯＳの容量部の電圧依存性も同時に安
定させることができる。
タのチャネル部は不純物イオンの注入量を入射角度によ
り調整可能な開口幅の狭い開口部に配置してあるから、
チャネル部の閾値電圧を適正値とする不純物イオン濃度
になるよう不純物イオンの入射角度を調整して設定する
と、ＭＯＳの容量部を配置した広幅開口部には入射角度
に関係なく不純物イオンの注入量は余り変化せずに多く
なるので、そのＭＯＳの容量部の電圧依存性も同時に安
定させることができる。
【図１】本発明の第１実施形態を示す断面図である。
【図２】同上の要部を示す拡大断面図である。
【図３】本発明の第２実施形態を示す断面図である。
【図４】同上の開口部が格子状の例を示し、(a) が平面
図、(b) が正面断面図である。
図、(b) が正面断面図である。
【図５】本発明の第３実施形態を示す断面図である。
【図６】本発明の第４実施形態を示す断面図である。
【図７】第１従来例を示す断面図である。
【図８】第２従来例を示す断面図である。
1 半導体基板 2 レジストパターン 21 開口部 22 広幅開口部 2a 垂線 2b 対角線 31,32,33 拡散領域 θ 入射角度
Claims (5)
- 【請求項１】 厚さ方向に沿って切断した断面が略正方
形状である開口部を規則的に繰り返し配置したレジスト
パターンを半導体基板面上に形成するレジストパターン
形成工程と、半導体基板を回転させながら半導体基板面
に立てた垂線に対して傾斜した方向を少なくとも含んで
設定した入射角度から前記レジストパターンをマスクと
して半導体基板面に不純物イオンを注入するイオン注入
工程と、前記レジストパターンを除去後に熱処理して半
導体基板内に不純物イオンの拡散領域を形成する熱処理
工程と、を有することを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記イオン注入工程は、前記入射角度が
半導体基板面に立てた前記垂線と前記レジストパターン
の開口部の略正方形状における対角線とのなす角度以下
に設定してあることを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項３】 前記イオン注入工程は、同一の前記レジ
ストパターンをマスクとして、少なくとも２種類の前記
入射角度から不純物イオンを入射することを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項４】 前記レジストパターン形成工程は、前記
レジストパターンが前記開口部よりも広い開口幅を有す
る広幅開口部も付加配置してあることを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項５】 前記レジストパターン形成工程にて、Ｍ
ＯＳトランジスタのチャネル部を前記開口部に配置し、
ＭＯＳの容量部を前記広幅開口部に配置し、前記イオン
注入工程にて、チャネル部の閾値電圧を適正値とする不
純物イオン濃度になるよう前記入射角度を設定すること
によって、ＭＯＳ型半導体集積回路を製造することを特
徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8107798A JPH09293686A (ja) | 1996-04-26 | 1996-04-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8107798A JPH09293686A (ja) | 1996-04-26 | 1996-04-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09293686A true JPH09293686A (ja) | 1997-11-11 |
Family
ID=14468308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8107798A Pending JPH09293686A (ja) | 1996-04-26 | 1996-04-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09293686A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008522420A (ja) * | 2004-12-03 | 2008-06-26 | オーストリアマイクロシステムズ アクチエンゲゼルシャフト | 種々異なってドープされた領域を製作するための多重マスク及び方法 |
-
1996
- 1996-04-26 JP JP8107798A patent/JPH09293686A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008522420A (ja) * | 2004-12-03 | 2008-06-26 | オーストリアマイクロシステムズ アクチエンゲゼルシャフト | 種々異なってドープされた領域を製作するための多重マスク及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4268321A (en) | Method of fabricating a semiconductor device having channel stoppers | |
| US4697332A (en) | Method of making tri-well CMOS by self-aligned process | |
| JPH05326979A (ja) | 半導体記憶装置およびその製造方法 | |
| JP3293039B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11102919A (ja) | Ｄｍｏｓトランジスタの製造方法 | |
| JP2809810B2 (ja) | 半導体装置の製造方法 | |
| JPH10303140A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPS6395669A (ja) | 半導体集積回路装置の製造方法 | |
| JPH09293686A (ja) | 半導体装置の製造方法 | |
| KR100436332B1 (ko) | 셀프-얼라인콘택및도핑영역의제조방법 | |
| US20040079974A1 (en) | Method for manufacturing a semiconductor device using dummy openings in a photoresist material and an LDMOS device manufactured in accordance with the method | |
| JPH05129217A (ja) | 半導体装置の製造方法 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| JPH04258160A (ja) | 半導体装置 | |
| JPH0831601B2 (ja) | 半導体装置の製造方法 | |
| JPS62211955A (ja) | 半導体装置の製造方法 | |
| JPH04329632A (ja) | 半導体装置の製造方法 | |
| KR100371284B1 (ko) | 플랫 셀형 반도체 메모리 장치의 제조 방법 | |
| JPH01143358A (ja) | Ｍｏｓ型半導体集積回路装置の製造方法 | |
| JPH01266765A (ja) | Ｍｉｓ型電界効果半導体装置の製造方法 | |
| JPH0547782A (ja) | 半導体装置の製造方法 | |
| JPH11111728A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS59132649A (ja) | 半導体固定記憶装置およびその製造方法 | |
| KR100239700B1 (ko) | 반도체 소자 제조방법 | |
| JPS6097662A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050317 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20070727 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Effective date: 20080328 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080711 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20130718 |