JP3178525B2 - 抵抗素子を有する半導体装置及びその製造方法 - Google Patents

抵抗素子を有する半導体装置及びその製造方法

Info

Publication number
JP3178525B2
JP3178525B2 JP02941299A JP2941299A JP3178525B2 JP 3178525 B2 JP3178525 B2 JP 3178525B2 JP 02941299 A JP02941299 A JP 02941299A JP 2941299 A JP2941299 A JP 2941299A JP 3178525 B2 JP3178525 B2 JP 3178525B2
Authority
JP
Japan
Prior art keywords
resistance
resistance element
resistive
semiconductor substrate
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02941299A
Other languages
English (en)
Other versions
JP2000228496A (ja
Inventor
雅夫 茶谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP02941299A priority Critical patent/JP3178525B2/ja
Publication of JP2000228496A publication Critical patent/JP2000228496A/ja
Application granted granted Critical
Publication of JP3178525B2 publication Critical patent/JP3178525B2/ja
Priority to US10/037,434 priority patent/US20020084496A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は抵抗素子が形成され
た半導体装置及びその製造方法に関し、特に複数の異な
るシート抵抗（ρｓ）を持つ抵抗素子又は導電型が異な
る抵抗素子を少ない工程で同一基板上に形成した抵抗素
子を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体集積回路装置上に形成する抵抗素
子として、ポリシリコン膜を使用し、このポリシリコン
膜に不純物をイオン注入して所望のシート抵抗を実現す
る技術が用いられている。
【０００３】図２８及び図２９は従来のこの種の半導体
装置の製造方法を工程順に示す断面図である。先ず、図
２８（ａ）に示すように、シリコン基板３上に絶縁膜と
してシリコン酸化膜２を形成し、シリコン酸化膜２上に
ポリシリコン膜１を成長した後、全面にボロンのイオン
注入（第４ドーズ量）４を実施する。
【０００４】その後、図２８（ｂ）に示すように、フォ
トリソグラフィー技術を使用してフォトレジスト膜５ｈ
をパターン形成し、フォトレジスト膜５ｈをマスクとし
て選択的にボロンのイオン注入（第６ドーズ量）３６を
実施し、ポリシリコン膜１中にボロン注入領域３８を形
成する。このボロン注入領域３８には第４ドーズ量＋第
６ドーズ量のボロンが注入されている。
【０００５】更に、図２８（ｃ）に示すように、フォト
リソグラフィー技術を使用してフォトレジスト膜５ｉを
パターン形成し、フォトレジスト膜５ｉをマスクとして
選択的にボロンのイオン注入（第７ドーズ量）３７を実
施し、ポリシリコン膜１の表面にボロン注入領域３９及
びボロン注入領域４０を形成する。ボロン注入領域３９
には第４ドーズ量＋第７ドーズ量でボロンが注入されて
おり、ボロン注入領域４０には第４ドーズ量＋第６ドー
ズ量＋第７ドーズ量７でボロンが注入されている。
【０００６】その後、図２９（ａ）に示すように、更に
フォトリソグラフィー技術を使用してフォトレジストを
パターニングし、フォトレジスト膜５ｊをマスクとして
選択的にポリシリコン膜１をエッチングすることにより
ポリシリコン膜６ｅを形成する。
【０００７】更に、図２９（ｂ）に示すように、フォト
レジスト膜５ｊを除去した後、熱処理を行い、各ポリシ
リコン膜６ｅ中のボロンを拡散し、活性化することによ
り、各ポリシリコン膜６ｅのパターン中のボロン濃度に
対応して４種類のシート抵抗（ρｓ）をもった抵抗素子
（ρｓ５）１３、抵抗素子（ρｓ６）１４、抵抗素子
（ρｓ７）１５及び抵抗素子（ρｓ８）１７が形成され
る。
【０００８】ここで、抵抗素子のパターニングを先に行
った後、フォトリソグラフィー技術を使用してフォトレ
ジスト膜を２回パターニングし、選択的にポリシリコン
膜中にボロンをイオン注入することによっても同様に、
各ポリシリコン膜６ｅ中のボロン濃度に対応したシート
抵抗（ρｓ）をもった抵抗素子（ρｓ５）１３、抵抗素
子（ρｓ６）１４、抵抗素子（ρｓ７）１５及び抵抗素
子（ρｓ８）１７を形成することが可能である。
【０００９】
【発明が解決しようとする課題】しかしながら、上述の
従来の技術においては、４種類のシート抵抗（ρｓ）を
有する抵抗素子を半導体集積回路上に形成するために
は、抵抗素子のパターニング以外に２回のフォトリソグ
ラフィー工程を追加する必要があり、工程数が大幅に増
加すると共に、余分な材料を使用するため、コスト及び
ＴＡＴ（Turn and Around Time；処理時間）の双方が増
加するという問題点があった。
【００１０】本発明はかかる問題点に鑑みてなされたも
のであって、複数の異なるシート抵抗をもつ抵抗素子又
は異なる導電型の抵抗素子を少ない工程数で形成するこ
とができる抵抗素子を有する半導体装置及びその製造方
法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明に係る抵抗素子を
有する半導体装置は、半導体基板上に絶縁膜を介して幅
が異なる複数個の抵抗素子が一方向に配置されて形成さ
れた抵抗素子パターンを有し、前記抵抗素子のシート抵
抗（ρｓ）が前記抵抗素子の幅と相関を持ち、前記抵抗
素子の前記幅により異なることを特徴とする。
【００１２】
【００１３】本発明に係る他の抵抗素子を有する半導体
装置は、半導体基板上に絶縁膜を介して複数個の抵抗素
子が一方向に配置されて形成された第１の抵抗素子パタ
ーンと、前記一方向に対し垂直をなす方向に複数個の抵
抗素子が配置されて形成された第２の抵抗素子パターン
とを有し、前記第１の抵抗素子パターンの各抵抗素子の
導電型と前記第２の抵抗素子パターンの各抵抗素子の導
電型とが相違することを特徴とする。
【００１４】本発明に係る他の抵抗素子を有する半導体
装置は、半導体基板上に絶縁膜を介して複数個の抵抗素
子が一方向に配置されて形成された抵抗素子パターンを
有し、両側の最近接ピッチ上に前記抵抗素子が配置され
る第１の抵抗素子のシート抵抗（ρｓ）と、両側の最近
接ピッチ上のうち片側のみに前記抵抗素子が配置される
第２の抵抗素子のシート抵抗（ρｓ）と、両側の最近接
ピッチ上には前記抵抗素子が配置されない第３の抵抗素
子のシート抵抗（ρｓ）とが相違することを特徴とす
る。
【００１５】本発明に係る他の抵抗素子を有する半導体
装置は、半導体基板上に絶縁膜を介して複数個の抵抗素
子が一方向に配置されて形成された抵抗素子パターンを
有し、両側の最近接ピッチ上に前記抵抗素子が配置され
る前記第１の抵抗素子のシート抵抗（ρｓ）と、両側の
最近接ピッチ上のうち前記半導体基板上の特定の一方向
の片側の最近接ピッチ上のみに前記抵抗素子が配置され
る第４の抵抗素子のシート抵抗（ρｓ）と、両側の最近
接ピッチ上のうち前記半導体基板上の特定の一方向の片
側に対し他方の片側の最近接ピッチ上のみに前記抵抗素
子が配置される第５の抵抗素子のシート抵抗（ρｓ）
と、両側の最近接ピッチ上には前記抵抗素子が配置され
ない前記第３の抵抗素子のシート抵抗（ρｓ）とが相違
することを特徴とする。
【００１６】また、本発明に係る抵抗素子を有する半導
体装置の製造方法は、絶縁膜上にポリシリコン膜を成長
する工程と、フォトレジスト膜をパターン形成しこのフ
ォトレジスト膜をマスクとしてフォトリソグラフィー及
びエッチングにより前記ポリシリコン膜をパターニング
して一方向に配列された複数個の抵抗素子からなる抵抗
素子パターンを形成する工程と、前記フォトレジスト膜
を前記抵抗素子上に残したまま不純物を前記抵抗素子の
側面に垂直の面内でかつ前記半導体基板に対し斜め上方
の角度から前記抵抗素子の側面にイオン注入する工程と
を有することを特徴とする。
【００１７】本発明においては、抵抗素子をパターニン
グした後、抵抗素子のパターニングに使用したフォトレ
ジスト膜を抵抗素子上に残したまま、基板に対して傾斜
した方向からイオンを注入して抵抗素子の側面に不純物
を導入することにある。このように、抵抗素子のパター
ニングに使用したフォトレジスト膜を抵抗素子上に残し
たままイオン注入することにより、フォトレジスト膜の
シャドウイング効果を利用して抵抗素子に選択的に不純
物を導入することができる。これにより、抵抗素子の配
列パターンにおいて、抵抗素子のイオンドーズ量を種々
異ならせることができ、フォトリソグラフィ工程を増加
させることなく、種々のシート抵抗の抵抗素子を半導体
集積回路上に形成することができる。
【００１８】
【発明の実施の形態】次に、本発明の実施例について添
付の図面を参照して具体的に説明する。図１（ａ）乃至
（ｃ）及び図２（ａ）乃至（ｂ）は本発明の第１実施例
に係る半導体装置の製造方法を工程順に示す断面図であ
る。
【００１９】先ず、図１（ａ）に示すように、従来技術
と同様に、Ｐ型のシリコン基板３上に絶縁膜としてシリ
コン酸化膜２を例えば０．１μｍの厚さに形成し、更
に、このシリコン酸化膜２上にポリシリコン膜１を例え
ば０．８μｍの厚さに成長させる。このポリシリコン膜
１を成長した後、全面にボロンイオンを注入しても良
い。
【００２０】その後、図１（ｂ）に示すように、ポリシ
リコン膜１上にフォトレジストを例えば１μｍの厚さで
形成した後、このフォトレジストをフォトリソグラフィ
ー技術によりパターニングし、得られたフォトレジスト
膜５ａをマスクとして選択的にポリシリコン膜１をエッ
チングして、幅が異なるポリシリコン膜６ａのパターン
を形成する。ポリシリコン膜６ａの幅は、例えば、幅広
の方が２μｍ、幅狭の方が１μｍである。
【００２１】このポリシリコン膜６ａのパターニング
後、図１（ｃ）に示すように、ポリシリコン膜６ａのパ
ターニングに使用したフォトレジスト膜５ａをポリシリ
コン膜６ａ上に残したまま、ボロンイオンを図示の左上
側から右下側に向けて、例えばシリコン基板３の表面に
対して４５°の傾斜角度で且つ平面視でポリシリコン膜
６ａの対向方向に平行の方向に注入する。このイオン注
入の条件は、例えば注入エネルギ：３０ｋｅＶ、ドーズ
量１×１０15／ｃｍ2である。この斜めイオン注入７に
より、ポリシリコン膜６ａの一方の側面（図示の左側の
側面）に第１ドーズ量でボロンがイオン注入された注入
領域８が形成される。
【００２２】続いて、図２（ａ）に示すように、フォト
レジスト膜５ａをポリシリコン膜６ａ上に残したまま、
ボロンイオンを図示の右上側から左下側に向けて、例え
ばシリコン基板３の表面に対して４５°の傾斜角度で且
つ平面視でポリシリコン膜６ａの対向方向に平行の方向
に注入する。このイオン注入の条件は、例えば注入エネ
ルギ：３０ｋｅＶ、ドーズ量１×１０15／ｃｍ2であ
る。このイオン注入９により、ポリシリコン膜６ａの他
方の側面（図示の右側の側面）に第１ドーズ量でボロン
がイオン注入された注入領域１８が形成される。
【００２３】この場合に、図２（ａ）に示すように、パ
ターニングされた複数のポリシリコン膜６ａの幅が相互
に異なっても、ポリシリコン膜６ａの左側面及び右側面
において夫々長手方向の単位長さあたりに注入されるボ
ロンの量は、ポリシリコン膜６ａの側面の面積が複数の
パターニングされたポリシリコン膜６ａについて相互に
等しいため、同一である。
【００２４】次に、図２（ｂ）に示すように、フォトレ
ジスト膜５ａを除去した後、例えば９５０℃に６０分間
加熱する熱処理を行うことにより、ボロン注入領域８，
１８からボロンをポリシリコン膜６ａ内に拡散させ、こ
のボロンを活性化する。そうすると、幅が広いポリシリ
コン膜（幅が２μｍ）は幅が狭いポリシリコン膜（幅が
１μｍ）よりも体積が大きいので、幅が広いポリシリコ
ン膜の方が幅が狭いポリシリコン膜よりもボロン濃度が
低くなり、各ポリシリコン膜６ａ中には、夫々ボロン濃
度に対応して２種類のシート抵抗（ρｓ）をもった抵抗
素子（ρｓ１）１１、抵抗素子（ρｓ２）１２が形成さ
れる。
【００２５】このようにして、本実施例においては、マ
スクを使用したフォトレジスト工程を追加することなく
シート抵抗が異なる抵抗素子を同一基板上に形成でき
る。また、本実施例においては、不純物としてボロンイ
オンを使用したが、このボロンに限らず、リン、ヒ素、
アンチモン等の不純物を使用しても同様の効果が得られ
る。なお、シリコン基板３の導電型、シリコン酸化膜２
の厚さ、ポリシリコン膜１の厚さ、フォトレジストの厚
さ、イオン注入のエネルギ、ドーズ量、熱処理条件、抵
抗素子の幅は、一例であり、本発明はそれに限定される
ものではない。
【００２６】図３乃至図７は本発明の参考例を説明する
ための平面図及び工程断面図である。図３、図５及び図
７はシリコン基板に対し垂直方向に見た抵抗素子部の平
面図であり、図４（ａ）乃至（ｃ）は図３のＣ−Ｄ線に
よる断面図、図６（ａ）乃至（ｃ）は図５のＥ−Ｆ線に
よる断面図である。
【００２７】シリコン基板３上にシリコン酸化膜２が形
成されており、このシリコン酸化膜２上にポリシリコン
膜のパターンが配列されている。このポリシリコン膜の
配列はポリシリコン膜が相互に平行に一定間隔をおいて
配置されたものである。そして、一部のポリシリコン膜
の配列パターン１９と、他のポリシリコン膜の配列パタ
ーン２０とは、相互に直交するものである。
【００２８】次に、この半導体装置の製造方法について
説明する。参考例においては、第１の実施例と同様に、
シリコン基板３上に絶縁膜としてシリコン酸化膜２を形
成し、更にポリシリコン膜を成長した後、フォトリソグ
ラフィー技術を用い、ポリシリコン膜をパターニング
し、ポリシリコン膜の第１配列パターン１９とポリシリ
コン膜の第２配列パターン２０を同時に形成する。
【００２９】更に、図３及び図４（ａ）に示すように、
第１の実施例と同様に、ポリシリコン膜のパターニング
後、それに使用したフォトレジスト膜５ｂのマスクをポ
リシリコン膜６ａ上に残したまま、平面視でポリシリコ
ン配列パターン１９におけるポリシリコン膜の対向方向
に平行に（図中左側から）、かつシリコン基板３に対し
左斜め上方４５度の位置からポリシリコン配列パターン
１９の一方の側面に第１ドーズ量でボロンのイオン注入
７を実施する。
【００３０】これにより、図４（ａ）に示すように、ポ
リシリコン配列１９のポリシリコン膜６ａの一方の側面
にボロン注入領域８が形成される。更に、図４（ｂ）に
示すように、フォトレジスト膜５ｂをポリシリコン上に
残したまま、平面視でポリシリコン膜の配列パターン１
９の長手方向に対し９０°をなす方向で（図中右側か
ら）、かつシリコン基板３に対し右斜め上方４５度の角
度からポリシリコン配列パターン１９の他方の側面にボ
ロンのイオン注入（ドーズ量１）９を実施する。
【００３１】これにより、図４（ｂ）に示すように、ポ
リシリコン配列１９の他方の側面にボロン注入領域１８
が形成される。ここでポリシリコン配列パターン２０の
各抵抗素子の端（短辺）の側面にはいずれのイオン注入
でもボロンが注入されるが、図３に示すように、配列パ
ターン２０の各抵抗素子の両側（長辺）の側面にはイオ
ン注入されない。
【００３２】更に、図５及び図６（ａ）に示すように、
フォトレジスト膜５ｂをポリシリコン膜６ａ上に残した
まま、平面視でポリシリコン配列パターン２０の長手方
向に対し９０°の方向で、即ち、パターン２０の各ポリ
シリコン膜６ａの対向方向に平行の方向で、かつシリコ
ン基板３に対し左斜め上方４５度の角度からポリシリコ
ン配列パターン２０の一方の側面にボロンのイオン注入
（第２ドーズ量）２１を実施する。
【００３３】これにより、図６（ａ）に示すように、ポ
リシリコン配列パターン２０のポリシリコン膜の一方の
側面にボロン注入領域１０が形成される。
【００３４】更に、図５及び図６（ｂ）に示すように、
フォトレジスト膜５ｂをポリシリコン膜６ａ上に残した
まま、平面視で配列パターン２０の各ポリシリコン膜の
長手方向に対し９０°をなす方向で、かつシリコン基板
３に対し左斜め上方４５度の角度からポリシリコン膜配
列パターン２０の他方の側面に第２ドーズ量でボロンの
イオン注入２２を実施する。
【００３５】これにより、図６（ｂ）に示すように、ポ
リシリコン配列パターン２０の他方の側面にボロン注入
領域１６が形成される。
【００３６】ここで、図５に示すように、ポリシリコン
配列パターン１９の各抵抗素子の端（短辺）の側面には
いずれのイオン注入でもボロンが注入されるが、抵抗素
子の両側（長辺）の側面にはイオン注入されない。
【００３７】そして、図４（ｃ）、図６（ｃ）及び図７
に示すように、フォトレジスト膜５ｂを除去した後、熱
処理を行うことにより、ボロンをポリシリコン膜内に拡
散させ、活性化することにより、ポリシリコン配列パタ
ーン１９及びポリシリコン配列パターン２０に夫々ボロ
ン濃度に対応して２種類のシート抵抗（ρｓ）をもった
抵抗素子（ρｓ１）１１、抵抗素子（ρｓ３）１３が形
成される。ここでポリシリコン配列パターン１９と同じ
方向の抵抗素子はすべて同じシート抵抗（ρｓ１）をも
ち、ポリシリコン配列２０と同じ方向の抵抗素子はすべ
て同じシート抵抗（ρｓ３）をもつ。
【００３８】以上の如くして、本参考例においては、図
７に示すように、マスクの追加なく２種類のシート抵抗
（ρｓ１、ρｓ２）をもつ抵抗素子の配列パターンを形
成できる。
【００３９】また、前述の参考例に使用した不純物はボ
ロン以外にリン、ヒ素、アンチモン等でも同様の効果が
得られる。
【００４０】図８乃至図１２は本発明の第２実施例を説
明するための概略図及び工程断面図である。図８、図１
０及び図１２は、シリコン基板に対し垂直方向の上方か
ら見た抵抗素子部の平面配置図であり、図９（ａ）及び
（ｂ）は図８のＧ−Ｈ線による断面図、図１１（ａ）乃
至（ｃ）は図１０のＩ−Ｊ線による断面図である。
【００４１】シリコン基板３上にシリコン酸化膜２が形
成されており、このシリコン酸化膜２上に平行且つ一定
の幅及び間隔で一方向に並ぶように、ポリシリコン膜６
ａが配列されてポリシリコン配列パターン１９ａが形成
されており、更に、このポリシリコン配列パターン１９
ａに対し９０°をなす方向にポリシリコン膜６ａが一定
の幅及び間隔で平行に配列されてポリシリコン配列パタ
ーン２０ａが形成されている。
【００４２】また、各ポリシリコン配列パターンのポリ
シリコン膜の長手方向の端部（短辺側）の近傍には、ポ
リシリコンダミーパターン２９が形成されている。この
ポリシリコンダミーパターン２９は各ポリシリコン配列
と同時にパターニングされ、各ポリシリコン配列パター
ンの端部（短辺）との間隔は各抵抗素子の間隔よりも狭
くなっている。
【００４３】本実施例においては、参考例と同様にシリ
コン基板３上に絶縁膜としてシリコン酸化膜２を形成
し、更にポリシリコン膜を成長した後、フォトリソグラ
フィー技術を用い、ポリシリコン膜をパターニングし、
ポリシリコン配列パターン１９ａ及びポリシリコン配列
パターン２０ａを同時に形成する。更に、本実施例にお
いては、ポリシリコン配列パターン１９ａ及びポリシリ
コン配列パターン２０ａと同時に、ダミーパターン２９
を形成する。
【００４４】そして、参考例と同様に、ポリシリコン膜
のパターニング後、フォトレジスト膜５ｃをポリシリコ
ン膜上に残したまま、図８に示すように、ポリシリコン
配列パターン１９ａの方向に対し９０°の方向で、かつ
シリコン基板３に対し斜め上方４５度の角度からポリシ
リコン配列パターン１９ａの一方の側面にボロンのイオ
ン注入（第１ドーズ量）７を実施する。
【００４５】更に、図８に示すように、ポリシリコン配
列パターン１９ａの方向に対し９０°の方向で（図中右
側から）、かつシリコン基板３に対し右斜め上方４５度
の角度からポリシリコン配列１９ａの他方の側面にボロ
ンのイオン注入（第１ドーズ量）９を実施する。
【００４６】これにより、図９（ａ）に示すように、ポ
リシリコン配列パターン１９ａの幅方向の両側（長辺）
の側面にはボロン注入領域８及びボロン注入領域１８が
形成される。但し、ポリシリコン配列パターン２０ａの
各抵抗素子の両側（長辺）の側面にはボロンイオンは注
入されず、またポリシリコン配列パターン２０ａの各抵
抗素子の端（短辺側）にはポリシリコンダミーパターン
２９が形成されているために、ポリシリコンダミーパタ
ーン２９及びその上のフォトレジスト膜５ｃのシャドウ
イング効果により、各抵抗素子の端（短辺）にはいずれ
のイオン注入工程でもボロンが注入されない。
【００４７】次いで、フォトレジスト膜５ｃをポリシリ
コン膜６ａ上に残したまま、図１０及び図１１（ａ）に
示すように、平面視でポリシリコン配列パターン２０ａ
の長手方向に対し９０°の方向で（図１０中上側か
ら）、かつシリコン基板３に対し左斜め上方４５度の角
度からポリシリコン配列パターン２０ａの一方の側面に
ヒ素のイオン注入（第３ドーズ量）２７を実施する。こ
れにより、図１１（ａ）に示すように、ポリシリコン配
列パターン２０ａの一方の側面にヒ素注入領域４４が形
成される。
【００４８】更に、フォトレジスト膜５ｃをポリシリコ
ン膜６ａ上に残したまま、図１０及び図１１（ｂ）に示
すように、平面視でポリシリコン配列パターン２０ａの
長手方向に対し９０°の方向で（図１０中下側から）、
かつシリコン基板３に対し右斜め上方４５度の角度か
ら、ポリシリコン配列パターン２０ａの他方の側面にヒ
素のイオン注入（第３ドーズ量）２８を実施する。これ
により、ポリシリコン配列パターン２０ａの他方の側面
にヒ素注入領域４５が形成される。
【００４９】これに対し、図１０に示すように、ポリシ
リコン配列パターン１９ａの各抵抗素子の両側（長辺）
の側面にはヒ素が注入されず、またポリシリコン配列パ
ターン１９ａの各抵抗素子の端（短辺）の側面にも、ポ
リシリコンダミーパターン２９が形成されているため、
同様の理由でいずれのイオン注入でもヒ素が注入されな
い。
【００５０】その後、図９（ｂ）及び図１１（ｃ）並び
に図１２に示すように、フォトレジスト膜５ｃを除去し
た後、熱処理を行うことにより、ボロン及びヒ素を拡散
させ、活性化することにより、ポリシリコン配列パター
ン１９ａ及びポリシリコン配列パターン２０ａの各ボロ
ン濃度及びヒ素濃度に対応して異なる導電型及びシート
抵抗（ρｓ）を有するＰ型ポリシリコン抵抗素子（ρｓ
１）３０、Ｎ型ポリシリコン抵抗素子（ρｓ４）４９が
形成される。この場合に、ポリシリコン配列パターン１
９ａと同じ方向の抵抗素子は、全て導電型はＰ型でかつ
同じシート抵抗（ρｓ１）をもち、ポリシリコン配列パ
ターン２０ａと同じ方向の抵抗素子は全て導電型はＮ型
でかつ同じシート抵抗（ρｓ４）を有する。
【００５１】以上のようにして、本実施例においては、
マスクを使用したフォトレジスト工程を追加することな
く、導電型が異なる２種類の抵抗素子を形成できる。な
お、ダミーパターン２９はそのまま残しておいてもよい
が、除去しても良い。また、図８及び図１０に示す抵抗
素子１９ａ、２０ａの実際の抵抗値は、各抵抗素子に対
してどの位置にコンタクトを配置するかによって異な
る。更に、各抵抗素子１９ａと抵抗素子２０ａとの長さ
は相違していてもよく、一方向に配列された抵抗素子１
９ａの群において長さが相違してもよく、抵抗素子２０
ａにおいても同様である。
【００５２】また、上記実施例に使用した不純物は、ボ
ロン及びヒ素であるが、これらの不純物以外に、リン、
アンチモン等の種々の不純物を使用しても同様の効果が
得られる。
【００５３】図１３及び図１４は本発明の第３実施例を
工程順に示す断面図である。本発明の第１の実施例と同
様に、先ず、図１３（ａ）に示すように、Ｐ型のシリコ
ン基板３上に絶縁膜としてシリコン酸化膜２を例えば
０．１μｍの厚さに形成し、更にポリシリコン膜１を例
えば０．８μｍの厚さに成長した後、基板に垂直に全面
にボロンのイオン注入（第４ドーズ量）４を実施する。
このイオン注入条件は、例えばエネルギ：３０ｋｅＶ、
ドーズ量：１×１０１５／ｃｍ２である。
【００５４】次に、図１３（ｂ）に示すように、フォト
リソグラフィー技術を用い、フォトレジスト膜５ｄを形
成し、これをマスクとしてポリシリコン膜１をパターニ
ングし、ポリシリコン膜６ｂをパターン形成する。
【００５５】更に、図１３（ｃ）に示すように、本発明
の第１の実施例と同様に、パターニング後、例えば厚さ
が１μｍのフォトレジスト膜５ｄをポリシリコン膜６ｂ
上に残したまま、平面視でポリシリコン膜６ｂの長手方
向に対し９０°の方向で（図１３中で左側から）、かつ
シリコン基板３に対し左斜め上方４５度の角度からボロ
ンのイオン注入（第１ドーズ量）７を実施する。このイ
オン注入条件は、例えばエネルギ：３０ｋｅＶ、ドーズ
量：３×１０15／ｃｍ2である。
【００５６】但し、各ポリシリコン膜６ｂにおいて、図
中左側の隣接ピッチ上にポリシリコン膜６ｂがない場合
は、ポリシリコン膜６ｂの左側面にボロンがイオン注入
されてボロン注入領域８が形成されるが、図中左側の隣
接ピッチ上にポリシリコン膜６ｂがある場合は、隣接ポ
リシリコン膜６ｂ上のフォトレジスト膜５ｄが影にな
り、ポリシリコン膜６ｂの左側面にボロンはイオン注入
されない。この場合に、ポリシリコン膜６ｂの幅は例え
ば１μｍ、ポリシリコン膜６ｂの配列ピッチは例えば
１．８μｍであり、右端のポリシリコン膜６ｂと右端か
ら２番目のポリシリコン膜６ｂの間隔は例えば２．４μ
ｍである。
【００５７】更に、本発明の第１の実施例と同様に、図
１４（ａ）に示すように、フォトレジスト膜５ｄをポリ
シリコン膜６ｂ上に残したまま、平面視でポリシリコン
膜６ｂの長手方向に対し９０°の方向で（図１４中右側
から）、かつシリコン基板３に対し右斜め上方４５度の
角度からボロンのイオン注入（第１ドーズ量）９を実施
する。
【００５８】但し、この場合も同様に、各ポリシリコン
膜６ｂにおいて、図中右側の隣接ピッチ上にポリシリコ
ン膜６ｂがない場合は、ポリシリコン膜６ｂの右側面に
ボロンがイオン注入され、ボロン注入領域１８が形成さ
れるが、図中右側の隣接ピッチ上にポリシリコン膜６ｂ
がある場合は、隣接ポリシリコン膜６上のフォトレジス
ト膜５ｄが影になり、ポリシリコン膜６ｂの右側面にボ
ロンはイオン注入されない。
【００５９】このようにして、図１４（ａ）、（ｂ）に
示すように、ポリシリコン膜６ｂの両側の近接ピッチ上
にポリシリコン膜が無い場合は（図１４の最右端のポリ
シリコン膜６ｂ）は、そのポリシリコン膜６ｂの両側の
側面にボロンが注入され、両側の近接ピッチのうち左側
のみにポリシリコン膜６ｂがあり、右側にはポリシリコ
ン膜６ｂが無い場合（図１４の右側から２番目のポリシ
リコン膜６ｂ）は、右側の側面にのみボロンが注入さ
れ、両側の近接ピッチ上にポリシリコン膜６ｂがある場
合（図１４の左側から２番目のポリシリコン膜６ｂ）
は、両側の側面にボロンが注入されず、両側の近接ピッ
チのうち右側のみにポリシリコン膜６ｂがあり、左側に
はポリシリコン膜６ｂが無い場合（図１４で左端のポリ
シリコン膜６ｂ）は、左側の側面にのみボロンが注入さ
れることになる。
【００６０】従って、図１４（ｂ）に示すように、フォ
トレジスト膜５ｄを除去した後、例えば９５０℃に６０
分間加熱する熱処理を行うことにより、ボロンを拡散さ
せ、活性化すると、ポリシリコン膜６ｂの各ボロン濃度
に対応して異なるシート抵抗（ρｓ）を有する抵抗素子
（ρｓ１）１１、抵抗素子（ρｓ６）１４及び抵抗素子
（ρｓ５）１３が形成される。この場合に、左右から同
じドーズ量でボロンをイオン注入している左端の抵抗素
子と右から２番目の抵抗素子は同じシート抵抗（ρｓ
６）を有する。
【００６１】以上のようにして、フォトレジスト工程の
追加なく数十Ω／□乃至数ｋΩ／□の３種類のシート抵
抗を有する抵抗素子を同一基板上に形成できる。また、
上記実施例に使用した不純物はボロンであるが、このボ
ロン以外に、リン、ヒ素及びアンチモン等の種々の不純
物を使用しても同様の効果が得られる。更に、この場合
も、第１の実施例と同様に、シリコン基板３の導電型、
シリコン酸化膜２の厚さ、ポリシリコン膜１の厚さ、イ
オン注入のエネルギ、ドーズ量、フォトレジスト膜５ｄ
の厚さ、ポリシリコン膜６ｂの幅及びピッチ、熱処理の
温度及び時間は一例であり、これらの条件に限定される
ものではない。更にまた、抵抗素子１１、抵抗素子１
４、抵抗素子１３及び抵抗素子１４のうち、いずれかを
ダミーの抵抗素子とし、隣接する抵抗素子へのイオン注
入（斜めイオン注入）を阻止するためだけにこのダミー
抵抗素子を設けることとしてもよい。
【００６２】次に、ポリシリコン膜の配列の方向に対し
９０°の方向で、かつシリコン基板に対し斜め上方から
イオン注入する場合の角度の影響について説明する。図
１５（ａ）乃至（ｃ）は、斜め上方の角度から不純物を
イオン注入する場合の角度について説明するための断面
図である。
【００６３】図１５（ａ）に示すように、本発明の第１
の実施例と同様に、シリコン基板上に絶縁膜としてシリ
コン酸化膜２を形成し、更に全面にポリシリコン膜を成
長した後、フォトリソグラフィー技術を用い、ポリシリ
コン膜をパターニングし、所定の幅のポリシリコン膜６
のパターンを形成する。このポリシリコン膜６が一定の
幅で平行に並び、一定のピッチ上に配置された場合にお
いて、ポリシリコン膜６の膜厚をｔ、フォトレジスト膜
厚をｈ、ポリシリコン膜６の最小間隔をｄ1、ポリシリ
コン膜６の間隔が広い場合の間隔をｄ2とし、ボロンを
ポリシリコン膜６の配列方向に対し図１５の右側から見
て９０°の方向で、かつシリコン基板に対し右斜め上方
からθ1度の角度で、ボロンの斜めイオン注入４１を実
施する場合、最小間隔ｄ1で隣接するポリシリコン膜６
にはイオン注入されず、間隔ｄ2で隣り合うポリシリコ
ン膜６にはイオン注入されるためには、下記数式１にて
示す範囲のθ1で注入することが必要である。
【００６４】
【数１】 ｈ／ｄ1 ＞ ｔａｎθ1 ＞ （ｈ＋ｔ）／ｄ2
【００６５】また、図１５（ｂ）に示すように、ポリシ
リコン膜６の最小間隔ｄ1が小さくなった場合及びフォ
トレジスト膜５の厚さｈが厚くなった場合でも、また図
１５（ｃ）に示すように、ポリシリコン膜６の膜厚が薄
くなった場合等でも同様の関係が必要であり、夫々注入
角度θ2、θ3の範囲は異なる。この場合に、通常ｔは１
μｍ以下、ｄ1も１μｍ以下であるが、それ以上でもよ
い。
【００６６】このような条件で、ポリシリコン膜の配列
パターン等を決めることにより、マスクを使用すること
なく、所望のポリシリコン膜にのみイオン注入すること
ができる。上記各実施例では、いずれも基板に対し４５
°の角度でイオン注入するとしているが、以上のように
抵抗素子の間隔、膜厚及びフォトレジストの膜厚等の条
件により適切な注入角度は一定ではない。
【００６７】図１６及び図１７は、本発明の第４実施例
に係る半導体装置の製造方法を工程順に示す断面図であ
る。上記第３実施例と同様に、図１６（ａ）に示すよう
に、シリコン基板３上に絶縁膜としてシリコン酸化膜２
を形成し、更にシリコン酸化膜２上にポリシリコン膜１
を成長した後、全面にボロンのイオン注入（第４ドーズ
量）４を実施し、その後、フォトレジスト膜５ｅにより
ポリシリコン膜１をパターニングしてポリシリコン膜６
ｃを抵抗素子の所定のパターンに形成する。
【００６８】次いで、図１６（ｃ）に示すように、フォ
トレジスト膜５ｅをポリシリコン膜６ｃ上に残したま
ま、平面視でポリシリコン膜６ｃの長手方向に対し９０
°の方向で（図１６中左側から）、かつシリコン基板３
に対し左斜め上方４５°の角度からボロンのイオン注入
（第１ドーズ量）７を実施し、一部のポリシリコン膜６
ｃの側面にボロン注入領域８を形成する。
【００６９】更に、本発明の第１の実施例と同様に、図
１７（ａ）に示すように、フォトレジスト膜５ｅをポリ
シリコン膜６ｃ上に残したままポリシリコン膜６ｃの長
手方向に対し９０°の方向で（図１７中右側から）、か
つシリコン基板３に対し右斜め上方４５°の角度から、
異なるドーズ量でボロンのイオン注入（第４ドーズ量）
２４を実施する。
【００７０】この場合も、各ポリシリコン膜６ｃにおい
て、図中右側の隣接ピッチ上にポリシリコン膜６ｃがな
い場合は、ポリシリコン膜６ｃの右側面にボロンがイオ
ン注入され、ボロン注入領域１０が形成されるが、図中
右側の隣接ピッチ上にポリシリコン膜６ｃがある場合
は、隣接ポリシリコン膜６ｃ上のフォトレジスト膜５ｅ
が影になり、ポリシリコン膜６ｃの右側面にボロンはイ
オン注入されない。
【００７１】従って、ポリシリコン膜６ｃにおいて、両
側の近接ピッチ上にポリシリコン膜が無い場合（図１７
（ａ）の右端のポリシリコン膜６ｃ）は両側の側面に第
１ドーズ量と第４ドーズ量の合計のボロンが注入され、
両側の近接ピッチのうち左側のみにポリシリコン膜６ｃ
があり、右側にはポリシリコン膜６ｃが無い場合（図１
７（ａ）の右側から２番目のポリシリコン膜６ｃ）は右
側の側面にのみ第４ドーズ量のボロンが注入され、両側
の近接ピッチ上にポリシリコン膜６ｃがある場合（図１
７（ａ）の左側から２番目のポリシリコン膜６ｃ）は両
側の側面にボロンが注入されず、両側の近接ピッチのう
ち右側のみにポリシリコン膜６ｃがあり、左側にはポリ
シリコン膜６ｃが無い場合（図１７（ａ）の左端のポリ
シリコン膜６ｃ）は、左側の側面にのみ第１ドーズ量の
ボロンが注入されることになる。
【００７２】次いで、フォトレジスト膜５ｅを除去した
後、熱処理を行うことによりボロンを拡散させ、活性化
する。そうすると、図１７（ｂ）に示すように、ポリシ
リコン膜の各ボロン濃度に対応して異なるシート抵抗
（ρｓ）をもった抵抗素子（ρｓ８）１７、抵抗素子
（ρｓ７）１５、抵抗素子（ρｓ５）１３及び抵抗素子
（ρｓ６）１４が形成される。この場合に、このポリシ
リコン膜６ｃに対し、左右から異なるドーズ量でボロン
をイオン注入しているため、第３実施例と異なり、図１
７（ｂ）において、左端の抵抗素子と右から２番目の抵
抗素子とでは異なるシート抵抗となる。
【００７３】以上のようにして、マスクの追加なく４種
類のシート抵抗をもつ抵抗素子を同一基板上に形成でき
る。また、上記実施例においては、不純物として、ボロ
ン以外にリン、ヒ素及びアンチモン等の種々の不純物を
使用しても、同様の効果が得られる。
【００７４】図１８及び図１９は、本発明の第５実施例
に係る半導体装置の製造方法を工程順に示す断面図であ
る。第３実施例と同様に、図１８（ａ）に示すように、
シリコン基板３上に絶縁膜としてシリコン酸化膜２を形
成し、更にシリコン酸化膜２上にポリシリコン膜１を成
長した後、全面にボロンのイオン注入（第４ドーズ量）
４を実施する。
【００７５】その後、図１８（ｂ）に示すように、フォ
トレジスト膜５ｆをマスクとしてポリシリコン膜１をパ
ターニングし、ポリシリコン膜６ｄを形成する。この場
合に、第３実施例と異なる点は、一部のポリシリコン膜
６ｄの幅が異なることである。
【００７６】その後、図１８（ｃ）に示すように、第３
実施例と同様に、フォトレジスト膜５ｆをポリシリコン
膜６ｄ上に残したまま、平面視でポリシリコン膜６ｄの
長手方向に対し９０°の方向で（図１８中左側から）、
かつシリコン基板３に対し斜め上方４５°の角度からボ
ロンのイオン注入（第１ドーズ量）７を実施し、ボロン
注入領域８を形成する。
【００７７】更に、本発明の第３実施例と同様に、図１
９（ａ）に示すように、フォトレジスト膜５ｆをポリシ
リコン膜６ｄ上に残したまま、平面視でポリシリコン膜
６ｄの長手方向に対し９０°の方向で（図１９中右側か
ら）、かつシリコン基板３に対し右斜め上方４５°の角
度から、同じドーズ量でボロンのイオン注入（第１ドー
ズ量）９を実施する。
【００７８】本実施例においても同様に、各ポリシリコ
ン膜６ｄにおいて、図中右側の隣接ピッチ上にポリシリ
コン膜６ｄがない場合（図１９（ａ）の右側の２つのポ
リシリコン膜６ｄ）は、ポリシリコン膜６ｄの右側面に
ボロンがイオン注入され、ボロン注入領域１８が形成さ
れるが、図中右側の隣接ピッチ上にポリシリコン６ｄが
ある場合は、隣接ポリシリコン６ｄ上のフォトレジスト
膜５ｆが影になり、ポリシリコン膜６ｄの右側面にボロ
ンはイオン注入されない（図１９（ａ）の左側の２つの
ポリシリコン膜６ｄ）。
【００７９】よって、ポリシリコン膜６ｄにおいて、両
側の近接ピッチ上にポリシリコン膜６ｄが無い場合（図
１９（ａ）中の右端のポリシリコン膜６ｄ）は両側の側
面に第１ドーズ量でボロンが注入され、両側の近接ピッ
チのうち左側のみにポリシリコン膜６ｄがあり、右側に
はポリシリコン膜６ｄが無い場合（図１９（ａ）の右側
から２番目のポリシリコン膜６ｄ）は右側の側面にのみ
第１ドーズ量でボロンが注入され、両側の近接ピッチ上
にポリシリコン膜６ｄがある場合（図１９（ａ）の左側
から２番目のポリシリコン膜６ｄ）は両側の側面にボロ
ンが注入されず、両側の近接ピッチのうち右側のみにポ
リシリコン膜６ｄがあり、左側にはポリシリコン膜６ｄ
が無い場合（図１９（ａ）の左端のポリシリコン膜６
ｄ）は、左側の側面にのみ第１ドーズ量でボロンが注入
されることになる。
【００８０】フォトレジスト膜５ｆを除去した後、熱処
理を行うことにより、図１９（ｂ）に示すように、ボロ
ンを拡散させ、活性化することにより、ポリシリコン膜
の各ボロン濃度に対応して異なるシート抵抗（ρｓ）を
もつ抵抗素子（ρｓ１）１１、抵抗素子（ρｓ２）１
２、抵抗素子（ρｓ５）１３及び抵抗素子（ρｓ６）１
４が形成される。この場合に、図１９（ｂ）の右から２
番目の抵抗素子は、左端の抵抗素子と同じドーズ量のボ
ロンがイオン注入されているが、幅が左端の抵抗素子よ
り大きいため、熱処理により拡散させた後のボロン濃度
が異なり、左端の抵抗素子と右から２番目の抵抗素子と
では異なるシート抵抗となる。
【００８１】以上のようにマスクの追加なく複数のシー
ト抵抗をもつ抵抗素子を同一基板上に形成できる。ま
た、上記実施例に使用する不純物としては、ボロン以外
にリン、ヒ素及びアンチモン等でも同様の効果が得られ
る。
【００８２】図２０乃至図２４は、本発明の第６実施例
方法を説明するための平面配置図及び工程断面図であ
る。図２０、２２及び２４は、シリコン基板に対し垂直
方向の上方から見た抵抗素子部の平面図であり、図２１
（ａ）乃至（ｃ）は図２０のＫ−Ｌ線による断面図、図
２３（ａ）乃至（ｃ）は図２２のＭ−Ｎ線による断面図
である。シリコン基板３上にシリコン酸化膜２を形成
し、シリコン酸化膜２上に一定の幅で、一方向に、かつ
平行にポリシリコン膜が並ぶポリシリコン配列パターン
１９ｂが形成されている。更に、ポリシリコン配列パタ
ーン１９ｂに対し、９０°の方向で、一定の幅でポリシ
リコン膜が平行に並ぶポリシリコン配列パターン２０ｂ
が形成されている。
【００８３】本実施例においても、参考例と同様に、シ
リコン基板３上に絶縁膜としてシリコン酸化膜２を形成
し、更にポリシリコン膜を成長した後、フォトリソグラ
フィー技術を用い、ポリシリコン膜をパターニングし
て、ポリシリコン配列パターン１９ｂ及びポリシリコン
配列パターン２０ｂを同時に形成する。
【００８４】更に、参考例と同様に、図２１（ａ）に示
すように、フォトレジスト膜５ｇをポリシリコン膜上に
残したまま、平面視でポリシリコン配列パターン１９ｂ
のポリシリコン膜の長手方向に対し９０°の方向で（図
２１中左側から）、かつシリコン基板３に対し左斜め上
方４５°の角度からポリシリコン配列パターン１９ｂの
一方の側面にボロンのイオン注入（第１ドーズ量）７を
実施し、更に図２１（ｂ）に示すように、ポリシリコン
配列パターン１９ｂのポリシリコン膜の長手方向に対し
９０°の方向で（図２１中右側から）、かつシリコン基
板３に対し右斜め上方４５°の角度からポリシリコン配
列パターン１９ｂの他方の側面にボロンのイオン注入
（第５ドーズ量）２４を実施する。ここでは、ポリシリ
コン配列パターン２０ｂには各抵抗素子の端（短辺）以
外にはボロンはイオン注入されない。
【００８５】続いて、本発明の参考例と同様に、図２２
の上側からボロンの斜め注入（第２ドーズ量）２１を実
施し、その後、図２２の下側からボロンの斜め注入（第
６ドーズ量）２５を実施する。ここでも同様に、ポリシ
リコン配列パターン１９ｂには各抵抗素子の端（短辺）
以外にはボロンはイオン注入されない。
【００８６】更に、フォトレジスト膜５ｇを除去した
後、熱処理を行い、ボロンを拡散させ、活性化すること
により、図２１（ｃ）及び図２３（ｃ）と、図２４に示
すように、本発明の第４実施例と同様に、ポリシリコン
配列パターン１９ｂでは、ポリシリコン膜の各ボロン濃
度に対応して異なるシート抵抗（ρｓ）をもった抵抗素
子（ρｓ８）１７、抵抗素子（ρｓ７）１５、抵抗素子
（ρｓ５）１３及び抵抗素子（ρｓ６）１４が、ポリシ
リコン配列パターン２０ｂでは、ポリシリコン膜の各ボ
ロン濃度に対応して異なるシート抵抗（ρｓ）をもった
抵抗素子（ρｓ１１）４８、抵抗素子（ρｓ１０）４
７、抵抗素子（ρｓ５）１３及び抵抗素子（ρｓ９）４
６が形成される。
【００８７】以上のようにして、マスクの追加なく７種
類のシート抵抗を有する抵抗素子を同一基板上に形成で
きる。また、上記実施例に使用した不純物は、ボロン以
外に、ヒ素、リン及びアンチモン等の種々の不純物を使
用しても同様の効果が得られる。
【００８８】図２５乃至図２７は、本発明の第７の実施
例を説明するためのものであって、シリコン基板に対し
垂直方向の上方から見た抵抗素子部の平面図である。前
述の各実施例と同様に、シリコン基板上に絶縁膜として
シリコン酸化膜を形成し、更にポリシリコン膜を成長し
た後、フォトリソグラフィー技術を用い、ポリシリコン
膜をパターニングし、ポリシリコン配列パターン１９ｃ
及びポリシリコン配列パターン２０ｃを同時に形成す
る。
【００８９】この場合に、本発明の第２の実施例と同様
に、例えば、ポリシリコン配列パターン２０ｃの抵抗素
子の端（短辺側）にポリシリコンダミーパターン２９ａ
を形成することも可能である。
【００９０】また、本発明の第１実施例と同様に、図２
５に示すように、ポリシリコン配列パターン１９Ｃに
は、ボロンを斜めイオン注入し、図２６に示すように、
ポリシリコン配列パターン２０ｃには本発明の第２の実
施例と同様に、ヒ素を斜めイオン注入する。
【００９１】その後、図２７に示すように、本発明の第
１実施例と同様に、フォトレジスト膜を除去し、熱処理
を行うことにより、ボロン及びヒ素を拡散し、活性化す
る。これにより、ポリシリコン配列パターン１９ｃは各
ボロン濃度に対応してＰ型ポリシリコン抵抗素子（ρｓ
６）３０、Ｐ型ポリシリコン抵抗素子（ρｓ７）３１及
びＰ型ポリシリコン抵抗素子（ρｓ８）３２が形成さ
れ、ポリシリコン配列パターン２０ｃは各ヒ素濃度に対
応してＮ型ポリシリコン抵抗素子（ρｓ１２）３３、Ｎ
型ポリシリコン抵抗素子（ρｓ１３）３４及びＮ型ポリ
シリコン抵抗素子（ρｓ１４）３５が形成される。この
場合に、ポリシリコン配列パターン１９ｃと同じ方向の
抵抗素子は全て導電型はＰ型で、３種類のシート抵抗を
もち、ポリシリコン配列パターン２０ｃと同じ方向の抵
抗素子は全て導電型はＮ型で、３種類のシート抵抗を有
する。
【００９２】以上のようにして、本実施例によれば、マ
スクを追加することなく２種類の導電型で夫々３種類ず
つのシート抵抗をもつ抵抗素子を同一基板上に形成でき
る。また、上記実施例に使用した不純物は、ボロン及び
ヒ素であるが、このボロン及びヒ素以外に、リン及びア
ンチモン等の種々の不純物を使用しても同様の効果が得
られる。
【００９３】
【発明の効果】以上詳述したように本発明によれば、抵
抗素子のシート抵抗を決める不純物の導入を専用のマス
クパターンを追加すること無く、抵抗素子のパターニン
グを行ったフォトレジスト膜を利用し、パターニング直
後に斜め上方から抵抗素子の側面に不純物をイオン注入
することにより、抵抗素子の配列パターンの違いによる
フォトレジスト膜のシャドウイング効果を利用し、イオ
ン注入する角度及び方向を最適化することにより、各抵
抗素子に導入する不純物量をコントロールすることがで
きるため、少ない工程数で複数のシート抵抗をもつ抵抗
素子を同一基板上に形成することができる。このよう
に、本発明によれば、複数のシート抵抗を持つ抵抗素子
を形成するためにフォトリソグラフィー工程を追加する
必要が無く、工程の短縮化が可能である。
【図面の簡単な説明】
【図１】（ａ）乃至（ｃ）は本発明の第１実施例に係る
半導体装置の製造方法を工程順に示す断面図である。
【図２】（ａ）及び（ｂ）は第１実施例方法において図
１の次の工程を工程順に示す断面図である。
【図３】本発明の参考例に係る半導体装置の抵抗素子の
配置を示す平面図である。
【図４】（ａ）乃至（ｃ）は図３のＣ−Ｄ線による断面
図である。
【図５】同じく本発明の参考例に係る半導体装置の抵抗
素子の配置を示す平面図である。
【図６】（ａ）乃至（ｃ）は図５のＥ−Ｆ線による断面
図である。
【図７】同じく参考例に係る半導体装置の抵抗素子の配
置を示す平面図である。
【図８】本発明の第２実施例に係る半導体装置の抵抗素
子の配置を示す平面図である。
【図９】（ａ）及び（ｂ）は図８のＧ−Ｈ線による断面
図である。
【図１０】同じく本発明の第２実施例に係る半導体装置
の抵抗素子の配置を示す平面図である。
【図１１】（ａ）乃至（ｃ）は図１０のＩ−Ｊ線による
断面図である。
【図１２】同じく第２実施例に係る半導体装置の抵抗素
子の配置を示す平面図である。
【図１３】（ａ）乃至（ｃ）は本発明の第３実施例に係
る半導体装置の製造方法を工程順に示す断面図である。
【図１４】（ａ）及び（ｂ）は第３実施例において、図
１３の次の工程を工程順に示す断面図である。
【図１５】本発明におけるイオンの注入角度を説明する
断面図である。
【図１６】本発明の第４実施例に係る半導体装置の製造
方法を工程順に示す断面図である。
【図１７】（ａ）及び（ｂ）は第４実施例の次の工程を
工程順に示す断面図である。
【図１８】本発明の第５実施例に係る半導体装置の製造
方法を工程順に示す断面図である。
【図１９】（ａ）及び（ｂ）は第５実施例の次の工程を
工程順に示す断面図である。
【図２０】本発明の第６実施例に係る半導体装置の抵抗
素子の配置を示す平面図である。
【図２１】（ａ）乃至（ｃ）は図２０のＫ−Ｌ線による
断面図である。
【図２２】同じく本発明の第６実施例に係る半導体装置
の抵抗素子の配置を示す平面図である。
【図２３】（ａ）乃至（ｃ）は図２２のＭ−Ｎ線による
断面図である。
【図２４】同じく第６実施例に係る半導体装置の抵抗素
子の配置を示す平面図である。
【図２５】本発明の第７実施例に係る半導体装置の抵抗
素子の配置を示す平面図である。
【図２６】同じく第７実施例の平面図である。
【図２７】同じく第７実施例の平面図である。
【図２８】（ａ）乃至（ｃ）は従来の抵抗素子を有する
半導体装置の製造方法を工程順に示す断面図である。
【図２９】（ａ）及び（ｂ）は同じく図２８の次の工程
を工程順に示す断面図である。
【符号の説明】
１；ポリシリコン膜 ２；シリコン酸化膜 ３；シリコン基板 ４；イオン注入（第４ドーズ量） ５、５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆ、５ｇ、５
ｈ、５ｉ、５ｊ；フォトレジスト膜 ６、６ａ、６ｂ、６ｃ、６ｄ、６ｅ；ポリシリコン膜 ７；斜めイオン注入（第１ドーズ量） ８；注入領域 ９；斜めイオン注入（第１ドーズ量） １０；注入領域 １１；抵抗素子（ρｓ１） １２；抵抗素子（ρｓ２） １３；抵抗素子（ρｓ５） １４；抵抗素子（ρｓ６） １５；抵抗素子（ρｓ７） １６；注入領域 １７；抵抗素子（ρｓ８） １８；注入領域 １９、１９ａ、１９ｂ、１９ｃ；ポリシリコン配列パタ
ーン ２０、２０ａ、２０ｂ、２０ｃ；ポリシリコン配列パタ
ーン ２１；斜めイオン注入（第２ドーズ量） ２２；斜めイオン注入（第２ドーズ量） ２３；注入領域 ２４；斜めイオン注入（第５ドーズ量） ２５；斜めイオン注入（第６ドーズ量） ２６；斜めイオン注入（第７ドーズ量） ２７；斜めイオン注入（第３ドーズ量） ２８；斜めイオン注入（第３ドーズ量） ２９、２９ａ；ポリシリコンダミーパターン ３０；Ｐ型ポリシリコン抵抗素子（ρｓ６） ３１；Ｐ型ポリシリコン抵抗素子（ρｓ７） ３２；Ｐ型ポリシリコン抵抗素子（ρｓ８） ３３；Ｎ型ポリシリコン抵抗素子（ρｓ４） ３４；Ｎ型ポリシリコン抵抗素子（ρｓ５） ３５；Ｎ型ポリシリコン抵抗素子（ρｓ６） ３６；イオン注入（第６ドーズ量） ３７；イオン注入（第７ドーズ量） ３８；注入領域 ３９；注入領域 ４０；注入領域 ４１；斜めイオン注入（角度：θ１） ４２；斜めイオン注入（角度：θ２） ４３；斜めイオン注入（角度：θ３） ４４；注入領域 ４５；注入領域 ４６；抵抗素子（ρｓ９） ４７；抵抗素子（ρｓ１０） ４８；抵抗素子（ρｓ１１） ４９；Ｎ型ポリシリコン抵抗素子（ρｓ４）

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に絶縁膜を介して幅が異な
    る複数個の抵抗素子が一方向に配置されて形成された抵
    抗素子パターンを有し、前記抵抗素子のシート抵抗（ρ
    ｓ）が前記抵抗素子の幅と相関を持ち、前記抵抗素子の
    前記幅により異なることを特徴とする抵抗素子を有する
    半導体装置。
  2. 【請求項２】 半導体基板上に絶縁膜を介して複数個の
    抵抗素子が一方向に配置されて形成された第１の抵抗素
    子パターンと、前記一方向に対し垂直をなす方向に複数
    個の抵抗素子が配置されて形成された第２の抵抗素子パ
    ターンとを有し、前記第１の抵抗素子パターンの各抵抗
    素子の導電型と前記第２の抵抗素子パターンの各抵抗素
    子の導電型とが相違することを特徴とする抵抗素子を有
    する半導体装置。
  3. 【請求項３】 半導体基板上に絶縁膜を介して複数個の
    抵抗素子が一方向に配置されて形成された抵抗素子パタ
    ーンを有し、両側の最近接ピッチ上に前記抵抗素子が配
    置される第１の抵抗素子のシート抵抗（ρｓ）と、両側
    の最近接ピッチ上のうち片側のみに前記抵抗素子が配置
    される第２の抵抗素子のシート抵抗（ρｓ）と、両側の
    最近接ピッチ上には前記抵抗素子が配置されない第３の
    抵抗素子のシート抵抗（ρｓ）とが相違することを特徴
    とする抵抗素子を有する半導体装置。
  4. 【請求項４】 半導体基板上に絶縁膜を介して複数個の
    抵抗素子が一方向に配置されて形成された抵抗素子パタ
    ーンを有し、両側の最近接ピッチ上に前記抵抗素子が配
    置される前記第１の抵抗素子のシート抵抗（ρｓ）と、
    両側の最近接ピッチ上のうち前記半導体基板上の特定の
    一方向の片側の最近接ピッチ上のみに前記抵抗素子が配
    置される第４の抵抗素子のシート抵抗（ρｓ）と、両側
    の最近接ピッチ上のうち前記半導体基板上の特定の一方
    向の片側に対し他方の片側の最近接ピッチ上のみに前記
    抵抗素子が配置される第５の抵抗素子のシート抵抗（ρ
    ｓ）と、両側の最近接ピッチ上には前記抵抗素子が配置
    されない前記第３の抵抗素子のシート抵抗（ρｓ）とが
    相違することを特徴とする抵抗素子を有する半導体装
    置。
  5. 【請求項５】 半導体基板上に絶縁膜を介して複数個の
    抵抗素子が一方向に配置されて形成された抵抗素子パタ
    ーンを有し、両側に前記抵抗素子が一定の最小間隔で配
    置された第６の抵抗素子のシート抵抗（ρｓ）と、前記
    半導体基板上の特定の一方向の片側に前記抵抗素子が前
    記最小間隔で配置され、かつ前記半導体基板上の特定の
    一方向の片側に対し他方の片側の隣接の前記抵抗素子が
    前記最小間隔以上で配置され、かつ前記第６の抵抗素子
    と同一の幅である第７の抵抗素子のシート抵抗（ρｓ）
    と、前記半導体基板上の特定の一方向の片側の隣接の前
    記抵抗素子が前記最小間隔以上で配置され、かつ前記半
    導体基板上の特定の一方向の片側に対し他方の片側に前
    記抵抗素子が前記最小間隔で配置され、かつ前記第６の
    抵抗素子と同一の幅である第８の抵抗素子のシート抵抗
    （ρｓ）と、両側の隣接の前記抵抗素子が前記最小間隔
    以上で配置され、かつ前記第６の抵抗素子と同一の幅で
    ある第９の抵抗素子のシート抵抗（ρｓ）と、両側に前
    記抵抗素子が一定の前記最小間隔で配置され、かつ前記
    第６の抵抗素子と異なる幅を持つ第１０の抵抗素子のシ
    ート抵抗（ρｓ）と、前記半導体基板上の特定の一方向
    の片側に前記抵抗素子が前記最小間隔で配置され、かつ
    前記半導体基板上の特定の一方向の片側に対し他方の片
    側の隣接の前記抵抗素子が前記最小間隔以上で配置さ
    れ、かつ前記第７の抵抗素子と異なる幅を持つ第１１の
    抵抗素子のシート抵抗（ρｓ）と、前記半導体基板上の
    特定の一方向の片側の隣接の前記抵抗素子が前記最小間
    隔以上で配置され、かつ前記半導体基板上の特定の一方
    向の片側に対し他方の片側に前記抵抗素子が前記最小間
    隔で配置され、かつ前記第８の抵抗素子と異なる幅を持
    つ第１２の抵抗素子のシート抵抗（ρｓ）と、両側の隣
    接の前記抵抗素子が前記最小間隔以上で配置され、かつ
    前記第９の抵抗素子と異なる幅を持つ第１３の抵抗素子
    のシート抵抗（ρｓ）とが相違することを特徴とする抵
    抗素子を有する半導体装置。
  6. 【請求項６】 半導体基板上に絶縁膜を介して複数個の
    抵抗素子が一方向に配置されて形成された第１の抵抗素
    子パターンと、前記一方向に対し垂直をなす方向に複数
    個の抵抗素子が配置されて形成された第２の抵抗素子パ
    ターンとを有し、両側の最近接ピッチ上に前記抵抗素子
    Ａが配置される第１の抵抗素子Ａのシート抵抗（ρｓ）
    と、両側の最近接ピッチ上のうち片側のみに前記抵抗素
    子Ａが配置され、他方の最近接ピッチ上には前記抵抗素
    子Ａが配置されない第２の抵抗素子Ａのシート抵抗（ρ
    ｓ）と、両側の最近接ピッチ上には前記抵抗素子Ａが配
    置されない第３の抵抗素子Ａのシート抵抗（ρｓ）と、
    両側の最近接ピッチ上のうち片側のみに前記抵抗素子Ｂ
    が配置され、他方の最近接ピッチ上には前記抵抗素子Ｂ
    が配置されない第１の抵抗素子Ｄのシート抵抗（ρｓ）
    と、両側の最近接ピッチ上には前記抵抗素子Ｂが配置さ
    れない第２の抵抗素子Ｂのシート抵抗（ρｓ）とが相違
    することを特徴とする抵抗素子を有する半導体装置。
  7. 【請求項７】 半導体基板上に絶縁膜を介して複数個の
    抵抗素子が一方向に配置されて形成された第１の抵抗素
    子パターンと、前記一方向に対し垂直をなす方向に複数
    個の抵抗素子が配置されて形成された第２の抵抗素子パ
    ターンとを有し、両側の最近接ピッチ上に前記抵抗素子
    Ａが配置される前記第１の抵抗素子Ａのシート抵抗（ρ
    ｓ）と、両側の最近接ピッチ上のうち前記半導体基板上
    の特定の一方向の片側の最近接ピッチ上のみに前記抵抗
    素子Ａが配置され、前記半導体基板上の特定の一方向の
    片側に対し他方の片側には前記抵抗素子Ａが配置されな
    い第４の抵抗素子Ａのシート抵抗（ρｓ）と、両側の最
    近接ピッチ上のうち前記半導体基板上の特定の一方向の
    片側に対し他方の片側の最近接ピッチ上のみに前記抵抗
    素子Ａが配置される第５の抵抗素子Ａのシート抵抗（ρ
    ｓ）と、両側の最近接ピッチ上には前記抵抗素子Ａが配
    置されない前記第３の抵抗素子Ａのシート抵抗（ρｓ）
    と、両側の最近接ピッチ上のうち前記半導体基板上の特
    定の一方向の片側の最近接ピッチ上のみに前記抵抗素子
    Ｂが配置される第３の抵抗素子Ｂのシート抵抗（ρｓ）
    と、両側の最近接ピッチ上のうち前記半導体基板上の特
    定の一方向の片側に対し他方の片側の最近接ピッチ上の
    みに前記抵抗素子Ｂが配置される第４の抵抗素子Ｂのシ
    ート抵抗（ρｓ）と、両側の最近接ピッチ上には前記抵
    抗素子Ｂが配置されない前記第２の抵抗素子Ｂのシート
    抵抗（ρｓ）とが異なることを特徴とする抵抗素子を有
    する半導体装置。
  8. 【請求項８】 半導体基板上に絶縁膜を介して複数個の
    抵抗素子が一方向に配置されて形成された第１の抵抗素
    子パターンと、前記一方向に対し垂直をなす方向に複数
    個の抵抗素子が配置されて形成された第２の抵抗素子パ
    ターンとを有し、両側に前記抵抗素子Ｅが一定の最小間
    隔で配置された第１の抵抗素子Ｅのシート抵抗（ρｓ）
    と、前記半導体基板上の特定の一方向の片側に前記抵抗
    素子Ｅが前記最小間隔で配置され、かつ前記半導体基板
    上の特定の一方向に対し他方の片側の隣接の前記抵抗素
    子Ｅが前記最小間隔以上で配置され、かつ前記第１の抵
    抗素子Ｅと同一の幅である第２の抵抗素子Ｅのシート抵
    抗（ρｓ）と、前記半導体基板上の特定の一方向の片側
    の隣接の前記抵抗素子Ｅが前記最小間隔以上で配置さ
    れ、かつ前記半導体基板上の特定の一方向に対し他方の
    片側の前記抵抗素子Ｅが前記最小間隔で配置され、かつ
    前記第１の抵抗素子Ｅと同一の幅である第３の抵抗素子
    Ｅのシート抵抗（ρｓ）と、両側の隣接の前記抵抗素子
    Ｅが前記最小間隔以上で配置され、かつ前記第１の抵抗
    素子Ｅと同一の幅である第４の抵抗素子Ｅのシート抵抗
    （ρｓ）と、両側に前記抵抗素子Ｅが一定の前記最小間
    隔で配置され、かつ前記第１の抵抗素子Ｅと異なる幅を
    持つ第５の抵抗素子Ｅのシート抵抗（ρｓ）と、前記半
    導体基板上の特定の一方向の片側の前記抵抗素子Ｅが前
    記最小間隔で配置され、かつ前記半導体基板上の特定の
    一方向の片側に対し他方の片側の隣接の前記抵抗素子Ｅ
    が前記最小間隔以上で配置され、かつ前記第２の抵抗素
    子Ｅと異なる幅を持つ第６の抵抗素子Ｅのシート抵抗
    （ρｓ）と、前記半導体基板上の特定の一方向の片側の
    隣接の前記抵抗素子Ｅが前記最小間隔以上で配置され、
    かつ前記半導体基板上の特定の一方向の片側に対し他方
    の片側の前記抵抗素子Ｅが前記最小間隔で配置され、か
    つ前記第３の抵抗素子Ｅと異なる幅を持つ第７の抵抗素
    子Ｅのシート抵抗（ρｓ）と、両側の前記抵抗素子Ｅが
    前記最小間隔以上で配置され、かつ前記第４の抵抗素子
    Ｅと異なる幅を持つ第８の抵抗素子Ｅのシート抵抗（ρ
    ｓ）と、前記半導体基板上の特定の一方向の片側に前記
    抵抗素子Ｆが前記最小間隔で配置され、かつ前記半導体
    基板上の特定の一方向の片側に対し他方の片側の隣接の
    前記抵抗素子Ｆが前記最小間隔以上で配置される第１の
    抵抗素子Ｆのシート抵抗（ρｓ）と、前記半導体基板上
    の特定の一方向の片側の隣接の前記抵抗素子Ｆが前記最
    小間隔で配置され、かつ前記半導体基板上の特定の一方
    向の片側に対し他方の片側の前記抵抗素子Ｆが前記最小
    間隔以上で配置され、かつ前記第１の抵抗素子Ｆと同一
    の幅である第２の抵抗素子Ｆのシート抵抗（ρｓ）と、
    前記半導体基板上の特定の一方向片側の隣接の前記抵抗
    素子Ｆが前記最小間隔以上で配置され、かつ前記半導体
    基板上の特定の一方向の片側に対し他方の片側の前記抵
    抗素子Ｆが前記最小間隔で配置され、かつ前記第１の抵
    抗素子Ｆと同一の幅である第３の抵抗素子Ｆのシート抵
    抗（ρｓ）と、両側の隣接の前記抵抗素子Ｆが前記最小
    間隔以上で配置され、かつ前記第１の抵抗素子Ｆと同一
    の幅である第４の抵抗素子Ｆのシート抵抗（ρｓ）と、
    前記半導体基板上の特定の一方向の片側の前記抵抗素子
    Ｆが前記最小間隔で配置され、かつ前記半導体基板上の
    特定の一方向の片側に対し他方の片側の隣接の前記抵抗
    素子Ｆが前記最小間隔以上で配置され、かつ前記第１の
    抵抗素子Ｆと異なる幅を持つ第５の抵抗素子Ｆのシート
    抵抗（ρｓ）と、前記半導体基板上の特定の一方向の片
    側の隣接の前記抵抗素子Ｆが前記最小間隔以上で配置さ
    れ、かつ前記半導体基板上の特定の一方向の片側に対し
    他方の片側の前記抵抗素子Ｆが前記最小間隔で配置さ
    れ、かつ前記第２の抵抗素子Ｆと異なる幅を持つ第６の
    抵抗素子Ｄのシート抵抗（ρｓ）と、両側の前記抵抗素
    子Ｆが前記最小間隔以上で配置され、かつ前記第３の抵
    抗素子Ｆと異なる幅を持つ第７の抵抗素子Ｆのシート抵
    抗（ρｓ）とがそれぞれ異なることを特徴とする抵抗素
    子を有する半導体装置。
  9. 【請求項９】 半導体基板上に絶縁膜を介して複数個の
    第１導電型の抵抗素子が一方向に配置されて形成された
    第１の抵抗素子パターンと、前記一方向に対し垂直をな
    す方向に複数個の抵抗素子が配置されて形成された第２
    導電型の第２の抵抗素子パターンとを有し、両側の最近
    接ピッチ上のうち片側のみに前記抵抗素子Ｇが配置さ
    れ、他方の最近接ピッチ上には前記抵抗素子Ｇが配置さ
    れない第１の抵抗素子Ｇのシート抵抗（ρｓ）と、両側
    の最近接ピッチ上には前記抵抗素子Ｇが配置されない第
    ２の抵抗素子Ｇのシート抵抗（ρｓ）とが相違し、両側
    の最近接ピッチ上のうち片側のみに前記抵抗素子Ｈが配
    置され、他方の最近接ピッチ上には前記抵抗素子Ｈが配
    置されない第１の抵抗素子Ｈのシート抵抗（ρｓ）と、
    両側の最近接ピッチ上には前記抵抗素子Ｈが配置されな
    い第２の抵抗素子Ｈのシート抵抗（ρｓ）とが相違する
    ことを特徴とする抵抗素子を有する半導体装置。
  10. 【請求項１０】 半導体基板上に絶縁膜を介して複数個
    の第１導電型の抵抗素子が一方向に配置されて形成され
    た第１の抵抗素子パターンと、前記一方向に対し垂直を
    なす方向に複数個の抵抗素子が配置されて形成された第
    ２導電型の第２の抵抗素子パターンとを有し、両側の最
    近接ピッチ上のうち前記半導体基板上の特定の一方向の
    片側の最近接ピッチ上のみに前記抵抗素子Ｇが配置さ
    れ、前記半導体基板上の特定の一方向の片側に対し他方
    の片側には前記抵抗素子Ｇが配置されない第３の抵抗素
    子Ｇのシート抵抗（ρｓ）と、両側の最近接ピッチ上の
    うち前記半導体基板上の特定の一方向片側の最近接ピッ
    チ上には前記抵抗素子Ｇが配置されず、前記半導体基板
    上の特定の一方向の片側に対し他方の片側の最近接ピッ
    チ上のみに前記抵抗素子Ｇが配置される第４の抵抗素子
    Ｇのシート抵抗（ρｓ）と、両側の最近接ピッチ上には
    前記抵抗素子Ｇが配置されない前記第２の抵抗素子Ｇの
    シート抵抗（ρｓ）とが相違し、両側の最近接ピッチ上
    のうち前記半導体基板上の特定の一方向の片側の最近接
    ピッチ上のみに前記抵抗素子Ｈが配置され、前記半導体
    基板上の特定の一方向の片側に対し他方の片側には前記
    抵抗素子Ｈが配置されない第３の抵抗素子Ｈのシート抵
    抗（ρｓ）と、両側の最近接ピッチ上のうち前記半導体
    基板上の特定の一方向片側の最近接ピッチ上には前記抵
    抗素子Ｈが配置されず、前記半導体基板上の特定の一方
    向に対し他方の片側の最近接ピッチ上のみに前記抵抗素
    子Ｈが配置される第４の抵抗素子Ｈのシート抵抗（ρ
    ｓ）と、両側の最近接ピッチ上には前記抵抗素子Ｈが配
    置されない前記第２の抵抗素子Ｈのシート抵抗（ρｓ）
    とが相違することを特徴とする抵抗素子を有する半導体
    装置。
  11. 【請求項１１】 前記抵抗素子は、ポリシリコン膜のパ
    ターンに前記半導体基板に対して傾斜する方向にイオン
    注入することにより形成されたものであることを特徴と
    する請求項１乃至１０のいずれか１項に記載の抵抗素子
    を有する半導体装置。
  12. 【請求項１２】 絶縁膜上にポリシリコン膜を成長する
    工程と、フォトレジスト膜をパターン形成しこのフォト
    レジスト膜をマスクとしてフォトリソグラフィー及びエ
    ッチングにより前記ポリシリコン膜をパターニングして
    一方向に配列された複数個の抵抗素子からなる抵抗素子
    パターンを形成する工程と、前記フォトレジスト膜を前
    記抵抗素子上に残したまま不純物を前記抵抗素子の側面
    に垂直の面内でかつ前記半導体基板に対し斜め上方の角
    度から前記抵抗素子の側面にイオン注入する工程とを有
    することを特徴とする抵抗素子を有する半導体装置の製
    造方法。
  13. 【請求項１３】 前記抵抗素子パターンは、隣接する抵
    抗素子上の前記フォトレジスト膜により遮蔽されて前記
    イオン注入工程において側面にイオン注入されない狭間
    隔と、隣接する抵抗素子上の前記フォトレジスト膜の影
    にならずに前記イオン注入工程において側面にイオン注
    入される広間隔とが選択されたものであることを特徴と
    する請求項１２に記載の抵抗素子を有する半導体装置の
    製造方法。
  14. 【請求項１４】 前記抵抗素子パターンは、一部の抵抗
    素子の幅が他の抵抗素子の幅と異なることを特徴とする
    請求項１２に記載の抵抗素子を有する半導体装置の製造
    方法。
JP02941299A 1999-02-05 1999-02-05 抵抗素子を有する半導体装置及びその製造方法 Expired - Fee Related JP3178525B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP02941299A JP3178525B2 (ja) 1999-02-05 1999-02-05 抵抗素子を有する半導体装置及びその製造方法
US10/037,434 US20020084496A1 (en) 1999-02-05 2002-01-03 Semiconductor device having resistance elements, and process for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02941299A JP3178525B2 (ja) 1999-02-05 1999-02-05 抵抗素子を有する半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000228496A JP2000228496A (ja) 2000-08-15
JP3178525B2 true JP3178525B2 (ja) 2001-06-18

Family

ID=12275429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02941299A Expired - Fee Related JP3178525B2 (ja) 1999-02-05 1999-02-05 抵抗素子を有する半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20020084496A1 (ja)
JP (1) JP3178525B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004058412B4 (de) 2004-12-03 2017-03-02 Austriamicrosystems Ag Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens
US20150333188A1 (en) * 2014-05-15 2015-11-19 Spansion Llc Tilted implant for poly resistors
JP6607074B2 (ja) 2016-02-19 2019-11-20 三重富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20020084496A1 (en) 2002-07-04
JP2000228496A (ja) 2000-08-15

Similar Documents

Publication Publication Date Title
US5021354A (en) Process for manufacturing a semiconductor device
US7241663B2 (en) Maskless multiple sheet polysilicon resistor
US6512277B2 (en) Semiconductor memory device and fabrication thereof
JP2755597B2 (ja) ポリサイド半導体素子を製造する方法および半導体素子
CN100490062C (zh) 半导体装置的制造方法
JPH05326979A (ja) 半導体記憶装置およびその製造方法
JP3178525B2 (ja) 抵抗素子を有する半導体装置及びその製造方法
JP2677987B2 (ja) 半導体集積回路装置の製造方法
JPH10303140A (ja) 絶縁ゲート電界効果トランジスタの製造方法
KR950011029B1 (ko) 불휘발성 반도체 기억장치의 제조방법
JPH1117030A (ja) マスクｒｏｍ及びその製造方法
KR100400860B1 (ko) 폴리실리콘 전극을 가지는 반도체 소자의 제조 방법
US8076754B2 (en) Silicide-interface polysilicon resistor
JP2685373B2 (ja) 不揮発性半導体記憶装置の製造方法
US5328857A (en) Method of forming a bilevel, self aligned, low base resistance semiconductor structure
JPH05129217A (ja) 半導体装置の製造方法
US6500723B1 (en) Method for forming a well under isolation and structure thereof
JP2798043B2 (ja) 半導体装置の製造方法
US6403438B1 (en) Process for manufacturing a resistive structure used in semiconductor integrated circuits
JPH0997876A (ja) 半導体装置及びその製造方法
US7439147B2 (en) Resistor of semiconductor device and method for fabricating the same
US6512276B1 (en) Semiconductor memory having an improved cell layout
US7847367B2 (en) Semiconductor devices having a gate electrode and methods of fabricating the same
JPH04329632A (ja) 半導体装置の製造方法
JPH08162424A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees