JP6607074B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6607074B2
JP6607074B2 JP2016029457A JP2016029457A JP6607074B2 JP 6607074 B2 JP6607074 B2 JP 6607074B2 JP 2016029457 A JP2016029457 A JP 2016029457A JP 2016029457 A JP2016029457 A JP 2016029457A JP 6607074 B2 JP6607074 B2 JP 6607074B2
Authority
JP
Japan
Prior art keywords
polysilicon
concentration
width
semiconductor device
temperature coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016029457A
Other languages
English (en)
Other versions
JP2017147380A (ja
JP2017147380A5 (ja
Inventor
泰示 江間
信裕 三沢
一幸 粂野
安田　　真
Original Assignee
三重富士通セミコンダクター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三重富士通セミコンダクター株式会社 filed Critical 三重富士通セミコンダクター株式会社
Priority to JP2016029457A priority Critical patent/JP6607074B2/ja
Priority to US15/402,367 priority patent/US10014363B2/en
Priority to CN201710060649.6A priority patent/CN107104134B/zh
Publication of JP2017147380A publication Critical patent/JP2017147380A/ja
Priority to US15/992,645 priority patent/US10510824B2/en
Publication of JP2017147380A5 publication Critical patent/JP2017147380A5/ja
Priority to US16/460,400 priority patent/US10720489B2/en
Priority to US16/460,497 priority patent/US10840323B2/en
Application granted granted Critical
Publication of JP6607074B2 publication Critical patent/JP6607074B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
抵抗素子を有する半導体装置が知られている。抵抗素子として、所定不純物がイオン注入されたポリシリコンや半導体基板の拡散層、金属や金属の窒化物等を用いる技術が知られている。また、半導体装置に、異なる性質を有する抵抗素子を設ける技術が知られている。
特開２０００−２２８４９６号公報 特開２００３−１００７４９号公報 特開平９−３６３１０号公報 特開２０１３−２４３２７６号公報
抵抗素子は、その抵抗値が温度によって変化し得る。抵抗素子を有する半導体装置において、その動作時の温度で抵抗素子の抵抗値の変化が大きくなると、抵抗素子を含む半導体装置の性能が低下する恐れがある。
本発明の一観点によれば、第１濃度の第１不純物を含み、第１幅を有する第１ポリシリコンと、前記第１濃度よりも低い第２濃度の前記第１不純物を含み、前記第１幅よりも大きい第２幅を有する第２ポリシリコンとを含み、前記第１ポリシリコンは、前記第１濃度で温度係数の正負が転換し、前記第２ポリシリコンは、前記第２濃度で温度係数の正負が転換し、前記第１ポリシリコンと前記第２ポリシリコンとは、電気的に接続された抵抗素子である半導体装置が提供される。
また、本発明の一観点によれば、第１濃度の第１不純物を含み、負の温度係数を有し、第１幅を有する第１ポリシリコンと、前記第１濃度と同一の又は前記第１濃度よりも低い第２濃度の前記第１不純物を含み、正の温度係数を有し、前記第１幅よりも大きい第２幅を有する第２ポリシリコンとを含み、前記第１ポリシリコンと前記第２ポリシリコンとは、電気的に接続された抵抗素子である半導体装置が提供される。
また、本発明の一観点によれば、第１幅を有する第１ポリシリコンと、前記第１幅よりも大きい第２幅を有する第２ポリシリコンとの、第１不純物の濃度と温度係数との関係を取得する工程と、前記関係を基に、前記第１ポリシリコンの前記第１不純物の第１濃度と、前記第２ポリシリコンの前記第１不純物の第２濃度とを設定する工程と、前記第１濃度の前記第１不純物を含む前記第１ポリシリコンと、前記第２濃度の前記第１不純物を含む前記第２ポリシリコンとを形成する工程とを含み、前記第１ポリシリコンの温度係数の正負が転換する濃度から、前記第２ポリシリコンの温度係数の正負が転換する濃度までの間の濃度となるように、前記第１濃度と前記第２濃度とが設定され、前記第１ポリシリコンと前記第２ポリシリコンとは、電気的に接続された抵抗素子である半導体装置の製造方法が提供される。
開示の技術によれば、抵抗素子の温度依存性に起因した性能の低下が抑えられ、安定的に性能が発揮される半導体装置を実現することが可能になる。
抵抗素子の構成例を示す図である。 抵抗素子の温度依存性の例を示す図（その１）である。 抵抗素子の温度依存性の例を示す図（その２）である。 抵抗素子の温度依存性の例を示す図（その３）である。 温度係数の説明図である。 ポリシリコンの幅と温度係数との関係の一例を示す図である。 抵抗素子群の構成比と温度係数の絶対値との関係の一例を示す図である。 第１の実施の形態に係る抵抗素子の説明図（その１）である。 第１の実施の形態に係る抵抗素子の説明図（その２）である。 第２の実施の形態に係る抵抗素子の説明図（その１）である。 第２の実施の形態に係る抵抗素子の説明図（その２）である。 第２の実施の形態に係る抵抗素子の説明図（その３）である。 第３の実施の形態に係る抵抗素子の説明図（その１）である。 第３の実施の形態に係る抵抗素子の説明図（その２）である。 第３の実施の形態に係る抵抗素子の説明図（その３）である。 第４の実施の形態に係る半導体装置の製造方法の説明図（その１）である。 第４の実施の形態に係る半導体装置の製造方法の説明図（その２）である。 第４の実施の形態に係る半導体装置の製造方法の説明図（その３）である。 第４の実施の形態に係る半導体装置の製造方法の説明図（その４）である。 第４の実施の形態に係る半導体装置の製造方法の説明図（その５）である。 第４の実施の形態に係る半導体装置の製造方法の説明図（その６）である。 第４の実施の形態に係る半導体装置の製造方法の説明図（その７）である。 第５の実施の形態に係る半導体装置の第１構成例を示す図である。 第５の実施の形態に係る半導体装置の第２構成例を示す図である。 第５の実施の形態に係る半導体装置の第３構成例を示す図である。 第５の実施の形態に係る半導体装置の第４構成例を示す図である。
はじめに、半導体装置に用いられる抵抗素子の構成例及び特性例について、図１〜図７を参照して説明する。
図１は抵抗素子の構成例を示す図である。
一例として図１（Ａ）には、基板１００上に設けられた２つの抵抗素子１１０及び抵抗素子１２０の要部断面を模式的に図示している。基板１００は、例えば、表面１００ａに素子分離膜等の絶縁膜１０２を有する半導体基板１０１である。このような基板１００の表面１００ａ（絶縁膜１０２）上に、幅Ｗａの抵抗素子１１０、及び幅Ｗａよりも大きな幅Ｗｂの抵抗素子１２０が設けられる。ここでは一例として、表面１００ａ上に並設された、同一又は同等の厚さの抵抗素子１１０及び抵抗素子１２０を図示している。抵抗素子１１０及び抵抗素子１２０には、例えば、所定濃度のｐ型又はｎ型の不純物を含むポリシリコンが用いられる。
別例として図１（Ｂ）には、基板１００の表面１００ａ（絶縁膜１０２）上に設けられた、同一又は同等の幅Ｗｃの抵抗素子１３０及び抵抗素子１４０の要部断面を模式的に図示している。ここでは一例として、表面１００ａ上に並設された、同一又は同等の厚さの抵抗素子１３０及び抵抗素子１４０を図示している。抵抗素子１３０及び抵抗素子１４０には、例えば、所定濃度のｐ型又はｎ型の不純物を含むポリシリコンが用いられる。
更に別例として図１（Ｃ）には、基板１００の表面１００ａ（絶縁膜１０２）上に設けられた抵抗素子１５０、及び基板１００の表面１００ａ（半導体基板１０１）から内部に設けられた抵抗素子１６０の要部断面を模式的に図示している。抵抗素子１５０には、例えば、所定濃度のｐ型又はｎ型の不純物を含むポリシリコンが用いられる。抵抗素子１６０は、所定濃度のｐ型又はｎ型の不純物を含む拡散層である。
半導体装置に用いられる抵抗素子として、例えばこの図１（Ａ）〜図１（Ｃ）に示すようなものが挙げられる。
ところで、各種抵抗素子は、その抵抗値が温度によって変化し得る。このような抵抗素子の温度依存性は、例えば、抵抗素子の幅等のサイズ、含まれる不純物種や不純物濃度によって調整される。
抵抗素子の温度依存性の例を図２〜図４に示す。
図２及び図３にはそれぞれ、幅Ｗが０．１μｍ，１０μｍのポリシリコンの温度［℃］と抵抗値比［％］との関係の一例を示している。ここで、抵抗値比は、温度２５℃での抵抗値に対する、各温度での抵抗値の比率を表す。
図２には、ｐ型の不純物として、濃度２．７×１０20ｃｍ-3、３．４×１０20ｃｍ-3、４．０×１０20ｃｍ-3、４．５×１０20ｃｍ-3、５．０×１０20ｃｍ-3及び５．５×１０20ｃｍ-3のボロン（Ｂ）を含む、幅Ｗが０．１μｍのポリシリコンの、その温度と抵抗値比との関係を示す。
図３には、ｐ型の不純物として、濃度２．７×１０20ｃｍ-3、３．４×１０20ｃｍ-3、４．０×１０20ｃｍ-3、４．５×１０20ｃｍ-3、５．０×１０20ｃｍ-3及び５．５×１０20ｃｍ-3のボロンを含む、幅Ｗが１０μｍのポリシリコンの、その温度と抵抗値比との関係を示す。
図２及び図３において、ボロン濃度が４．５×１０20ｃｍ-3、５．０×１０20ｃｍ-3及び５．５×１０20ｃｍ-3の時の温度と抵抗値比との関係は、外挿により得ている。具体的には、各温度でのｌｏｇ〔ドーズ量〕と抵抗値との相関から、各ボロン濃度での抵抗値を算出し、抵抗値比を算出している。
図２に示すように、幅Ｗが０．１μｍのポリシリコンでは、ボロン濃度が例えば２．７×１０20ｃｍ-3のように比較的低い場合には、２５℃より低温になるほど抵抗値比が上がり、２５℃より高温になるほど抵抗値比が下がる。幅Ｗが０．１μｍのポリシリコンでは、２５℃より低温側の抵抗値比は、ボロン濃度の増加に伴って下がっていき、２５℃より高温側の抵抗値比は、ボロン濃度の増加に伴って上がっていく傾向がある。
図３に示すように、幅Ｗが１０μｍのポリシリコンでも同様に、ボロン濃度が例えば２．７×１０20ｃｍ-3のように比較的低い場合には、２５℃より低温になるほど抵抗値比が上がり、２５℃より高温になるほど抵抗値比が下がる。幅Ｗが１０μｍのポリシリコンでも、２５℃より低温側の抵抗値比は、ボロン濃度の増加に伴って下がっていき、２５℃より高温側の抵抗値比は、ボロン濃度の増加に伴って上がっていく傾向がある。
また、図４には、ｎ型の不純物として、濃度３．０×１０20ｃｍ-3、３．５×１０20ｃｍ-3及び４．０×１０20ｃｍ-3のヒ素（Ａｓ）を含む、幅Ｗが１０μｍのポリシリコンの、その温度と抵抗値比との関係を示す。
図４に示すように、幅Ｗが１０μｍのポリシリコンに含まれる不純物がｎ型のヒ素となっても、２５℃より低温側の抵抗値比は、ヒ素濃度の増加に伴って下がっていき、２５℃より高温側の抵抗値比は、ヒ素濃度の増加に伴って上がっていく傾向がある。
不純物を含む上記のポリシリコンや拡散層のような各種抵抗素子の温度依存性は、温度係数を用いて評価することができる。
ここで、図５は温度係数の説明図である。
図５には、ｎ型の不純物を含むポリシリコン（ｎ−ｐｏｌｙ）及び拡散層（ｎ−ｄｉｆｆ）の、各々の温度［℃］と抵抗値比［％］との関係の一例を示している。抵抗値比は、温度２５℃での抵抗値に対する、各温度での抵抗値の比率である。
今、温度２５℃の抵抗値をＲ25とし、温度Ｔ℃の抵抗値ＲTを一次近似式にすると、抵抗値ＲTは、係数Ａを用いて次式（１）のように表すことができる。
ＲT＝Ｒ25×｛（Ｔ−２５）×Ａ＋１｝・・・（１）
この式（１）の係数Ａを、温度係数ＴＣＲ（Temperature Coefficient of Resistance）［ｐｐｍ／℃］とする。図５の例では、ｎ型の不純物を含むポリシリコン（ｎ−ｐｏｌｙ）の温度係数ＴＣＲが−３００ｐｐｍ／℃、ｎ型の不純物を含む拡散層（ｎ−ｄｉｆｆ）の温度係数ＴＣＲが１６００ｐｐｍ／℃となる。
各種抵抗素子の温度依存性の評価には、例えば、このような温度係数ＴＣＲが用いられる。
図６はポリシリコンの幅と温度係数との関係の一例を示す図である。
図６には、上記図２〜図４の例に従い、所定の幅Ｗのポリシリコンに、異なる濃度で不純物を含有させた場合の、ポリシリコンの幅Ｗ［μｍ］と温度係数ＴＣＲ［ｐｐｍ／℃］との関係の一例を示している。
図６の例では、不純物としてボロンを選択し、濃度３．６×１０19ｃｍ-3、２．７×１０20ｃｍ-3、３．４×１０20ｃｍ-3及び４．０×１０20ｃｍ-3のボロンを含有させた各幅Ｗのポリシリコンの温度係数ＴＣＲを、その幅Ｗに対してプロットしている。
図６に示すように、ボロン濃度が、例えば３．６×１０19ｃｍ-3のように、１×１０20ｃｍ-3を下回る場合には、温度係数ＴＣＲの幅Ｗによる依存性は小さい。
ポリシリコンのボロン濃度を２．７×１０20ｃｍ-3、３．４×１０20ｃｍ-3というように増加させていくと、温度係数ＴＣＲは、幅Ｗに関わらず低下していき、各ボロン濃度では、幅Ｗが大きいものの方が、比較的小さな温度係数ＴＣＲを示す。
ポリシリコンのボロン濃度を４．０×１０20ｃｍ-3のように更に増加させると、温度係数ＴＣＲは、幅Ｗが比較的小さい範囲では低下を続ける一方、幅Ｗが比較的大きい範囲では増加に転じる。
ポリシリコンのボロン濃度を更に増加させれば、幅Ｗに関わらず、温度係数ＴＣＲは増加することになる（図２及び図３）。
比較的幅Ｗが大きいポリシリコンを用いた抵抗素子は、例えば、アナログ回路等、高い相対精度が要求される回路に使用される。比較的幅Ｗが小さいポリシリコンを用いた抵抗素子は、例えば、ＲＴＣ（Real Time Clock）回路等、相対精度は多少犠牲にしても小面積で大抵抗を実現したい回路に使用される。いずれの場合でも、抵抗素子のポリシリコンの温度依存性、温度係数ＴＣＲは、小さいことが望ましい。
半導体装置に、ポリシリコンを用いて異なる幅の抵抗素子を設ける際には、例えば、基板上に幅Ｗが異なるポリシリコンを形成し、それらに所定ドーズ量で不純物を同時にイオン注入する方法が採用される場合がある。尚、幅Ｗが異なるポリシリコンの厚みは同等とする。
この場合、不純物のイオン注入時のドーズ量（ポリシリコンの不純物濃度）を、比較的幅Ｗが大きいポリシリコンを基準にその温度係数ＴＣＲが小さくなるような条件に設定すると、比較的幅Ｗが小さいポリシリコンの温度係数ＴＣＲが大きくなってしまうことがある（図６）。逆に、不純物のイオン注入時のドーズ量（ポリシリコンの不純物濃度）を、比較的幅Ｗが小さいポリシリコンを基準にその温度係数ＴＣＲが小さくなるような条件に設定すると、比較的幅Ｗが大きいポリシリコンの温度係数ＴＣＲが大きくなってしまうことがある（図６）。
温度係数ＴＣＲの大きいポリシリコンが用いられた抵抗素子を含む半導体装置では、その動作に伴う昇降温により、当該抵抗素子の抵抗値の変化が大きくなり、半導体装置の性能が低下してしまうことが起こり得る。
また、半導体装置に関し、正の温度係数ＴＣＲを有する抵抗素子と、負の温度係数ＴＣＲを有する抵抗素子とを電気的に直列に接続することで、互いの温度依存性をキャンセルし、両抵抗素子を接続したもの（接続体）の温度係数ＴＣＲを小さく抑える手法がある。しかし、この手法では、接続する抵抗素子群の構成比によっては、接続しても所望の温度係数ＴＣＲが得られないことが起こり得る。
図７は抵抗素子群の構成比と温度係数の絶対値との関係の一例を示す図である。
ここでは、上記図５で述べたようなｎ型の不純物を含むポリシリコン（ｎ−ｐｏｌｙ）と拡散層（ｎ−ｄｉｆｆ）との組合せを例にする。この例の場合、ｎ型の不純物を含むポリシリコンに対する拡散層の構成比（ｎ−ｄｉｆｆ／ｎ−ｐｏｌｙ）と温度係数ＴＣＲの絶対値［ｐｐｍ／℃］との関係は、図７のようになる。
図７に示すように、ｎ型の不純物を含むポリシリコン（ｎ−ｐｏｌｙ）に対し、ｎ型の不純物を含む拡散層（ｎ−ｄｉｆｆ）の割合が増加していくと、温度係数ＴＣＲの絶対値は、いったん減少した後、増加する。この例では、ｎ型の不純物を含むポリシリコンに対する拡散層の構成比が約０．２の時、温度係数ＴＣＲの絶対値が最小になる。従って、ｎ型の不純物を含むポリシリコンと拡散層との構成比（ｎ−ｄｉｆｆ／ｎ−ｐｏｌｙ）を約０．２とし、それらを接続した時に、互いの温度係数ＴＣＲが最も効果的にキャンセルされ、接続体の温度係数ＴＣＲの絶対値が最も小さく抑えられる。
しかし、ｎ型の不純物を含むポリシリコンも拡散層も、共に温度係数ＴＣＲが比較的大きい。大きな温度係数ＴＣＲ同士をキャンセルしようとすると、構成比が最適値（約０．２）からずれた時の、その温度係数ＴＣＲの絶対値と、最小の温度係数ＴＣＲの絶対値との差が大きくなり易い。
このように、接続する抵抗素子群の構成比の、最適値からのずれによって、接続後の温度係数ＴＣＲが大きくなってしまうと、動作に伴い、当該抵抗素子群の接続体の、抵抗値の変化が大きくなり、半導体装置の性能が低下してしまうことが起こり得る。
以上のような点に鑑み、ここでは以下に実施の形態として示すような手法を採用し、抵抗素子の温度依存性、温度係数ＴＣＲに起因した半導体装置の性能の低下を抑える。
まず、第１の実施の形態について説明する。
図８及び図９は第１の実施の形態に係る抵抗素子の説明図である。
ここでは抵抗素子として、不純物を含む、幅Ｗが０．１μｍ，１０μｍのポリシリコンを用いる。ポリシリコンの不純物として、ｐ型の不純物であるボロンを用いる。
図８には、幅Ｗが０．１μｍのポリシリコン（Ｗ０．１）及び幅Ｗが１０μｍのポリシリコン（Ｗ１０）についての、ボロン濃度［ｃｍ-3］とシート抵抗［Ω／□］との関係の一例を示している。
図８に示すように、幅Ｗが０．１μｍ，１０μｍのいずれのポリシリコンも、ボロン濃度の増加に伴い、シート抵抗は単調に減少する。幅Ｗが０．１μｍのポリシリコンの方が、幅Ｗが１０μｍのポリシリコンよりも、一定のボロン濃度に対してシート抵抗が高くなる。
図９には、幅Ｗが０．１μｍのポリシリコン（Ｗ０．１）及び幅Ｗが１０μｍのポリシリコン（Ｗ１０）についての、ボロン濃度［ｃｍ-3］と温度係数ＴＣＲの絶対値［ｐｐｍ／℃］との関係の一例を示している。
図９に示すように、幅Ｗが０．１μｍ，１０μｍのいずれのポリシリコンも、或るボロン濃度で温度係数ＴＣＲの正負が転換する。幅Ｗが０．１μｍのポリシリコンでは、ボロン濃度が５×１０20ｃｍ-3〜６×１０20ｃｍ-3の範囲で温度係数ＴＣＲの正負が転換する。幅Ｗが１０μｍのポリシリコンでは、ボロン濃度が３×１０20ｃｍ-3〜４×１０20ｃｍ-3の範囲で温度係数ＴＣＲの正負が転換する。このように、温度係数ＴＣＲの正負が転換するボロン濃度は、ポリシリコンの幅Ｗで異なる。
そこで、幅Ｗが０．１μｍのポリシリコンについては、そのボロン濃度を、温度係数ＴＣＲの正負転換点Ｘの濃度ＣXに設定する。幅Ｗが１０μｍのポリシリコンについては、そのボロン濃度を、温度係数ＴＣＲの正負転換点Ｙの濃度ＣYに設定する。このように、幅Ｗが０．１μｍ，１０μｍのポリシリコンにそれぞれ、温度係数ＴＣＲの正負転換点Ｘ，Ｙ、即ち温度係数ＴＣＲの絶対値が最小になる濃度ＣX，ＣYでボロンが含まれるように、設定する。これにより、幅Ｗが０．１μｍ，１０μｍのポリシリコンの、各々の温度係数ＴＣＲの絶対値を最小にすることができる。
このようなポリシリコン群を抵抗素子として半導体装置に設けることで、その動作に伴う当該抵抗素子の抵抗値の変化、それに起因した半導体装置の性能の低下を抑えることができる。その結果、安定的に性能が発揮される半導体装置、更にはそれを用いた電子装置、電子機器が実現される。
第１の実施の形態では、図９のような関係を基に、幅Ｗが０．１μｍ，１０μｍのポリシリコンに、各々の温度係数ＴＣＲの正負転換点Ｘ，Ｙの濃度ＣX，ＣYでボロンを含有させる。ボロン濃度を、幅Ｗが異なるポリシリコンの各々で設定するため、前述のような、幅Ｗが異なるポリシリコンに不純物を同時にイオン注入する方法で生じ得る事態、即ち幅Ｗが異なるポリシリコンの温度係数ＴＣＲが一方で大、他方で小となる事態が回避される。
例えば、図９の関係を基に、半導体装置に設けられるアナログ回路用の抵抗素子を、幅Ｗが１０μｍで、ボロンを温度係数ＴＣＲの正負転換点Ｙの濃度ＣYで含有するポリシリコンを用いて形成する。半導体装置に設けられるＲＴＣ回路用の抵抗素子を、幅Ｗが０．１μｍで、ボロンを温度係数ＴＣＲの正負転換点Ｘの濃度ＣXで含有するポリシリコンを用いて形成する。このようにすると、アナログ回路用の抵抗素子の温度係数ＴＣＲ、及びＲＴＣ回路用の抵抗素子の温度係数ＴＣＲを、共に最小にすることができる。
また、図９の関係を基に得られるポリシリコン群、即ち幅Ｗが０．１μｍ，１０μｍであってボロンが温度係数ＴＣＲの正負転換点Ｘ，Ｙの濃度ＣX，ＣYで含有されるポリシリコン群は、電気的に直列又は並列に接続してよい。これらのポリシリコン群は、共に温度係数ＴＣＲが最小になるため、電気的に接続しても、その接続体の温度係数ＴＣＲが小さく抑えられる。その結果、ポリシリコン群を電気的に接続した接続体を抵抗素子として含む半導体装置の、その動作に伴う当該抵抗素子の抵抗値の変化、それに起因した性能の低下を抑えることができる。
尚、ここではポリシリコンに含有させる不純物としてｐ型の不純物であるボロンを例にしたが、ポリシリコンに含有させる不純物には、ヒ素、リン（Ｐ）等のｎ型の不純物を用いることもできる。
ｎ型の不純物を用いた場合にも、上記同様、幅Ｗが異なるポリシリコンについての不純物濃度と温度係数ＴＣＲの絶対値との関係を取得し、その関係を基に、各ポリシリコンの不純物濃度を、その温度係数ＴＣＲの正負転換点の濃度に設定する。そのような濃度に設定されて形成されたポリシリコン群を抵抗素子として半導体装置に設けることで、その動作に伴う当該抵抗素子の抵抗値の変化、それに起因した半導体装置の性能の低下を抑えることができる。
次に、第２の実施の形態について説明する。
図１０〜図１２は第２の実施の形態に係る抵抗素子の説明図である。
ここでは上記第１の実施の形態と同様に、抵抗素子として、不純物を含む、幅Ｗが０．１μｍ，１０μｍのポリシリコンを用いる。ポリシリコンの不純物として、ｐ型の不純物であるボロンを用いる。
図１０には、幅Ｗが０．１μｍのポリシリコン（Ｗ０．１）及び幅Ｗが１０μｍのポリシリコン（Ｗ１０）についての、ボロン濃度［ｃｍ-3］と温度係数ＴＣＲの絶対値［ｐｐｍ／℃］との関係の一例を示している。尚、図１０は、上記第１の実施の形態で述べた図９の関係に対応する図である。
幅Ｗが異なるポリシリコンについて、そのボロン濃度と温度係数ＴＣＲの絶対値とが、この図１０に示すような関係になる場合、ボロン濃度を適切に設定すれば、ポリシリコンの温度係数ＴＣＲを、幅Ｗが小さい方で負、幅Ｗが大きい方で正にすることができる。例えば、幅Ｗが０．１μｍ，１０μｍのポリシリコンのボロン濃度を、同じ濃度ＣZ、この例では４．４×１０20ｃｍ-3に設定する。この濃度ＣZでは、幅Ｗが０．１μｍ，１０μｍのポリシリコンの、互いの温度係数ＴＣＲは、正負が反対で、幅Ｗが０．１μｍ（Ｗ０．１）の方で負、幅Ｗが１０μｍ（Ｗ１０）の方で正になる。
図１１には、濃度ＣZのボロンを含む、幅Ｗが０．１μｍのポリシリコン（Ｗ０．１）、及び、濃度ＣZのボロンを含む、幅Ｗが１０μｍのポリシリコン（Ｗ１０）についての、温度［℃］と抵抗値比［％］との関係の一例を示している。ここで、抵抗値比は、温度２５℃での抵抗値に対する、各温度での抵抗値の比率を表す。
図１１に示すような、濃度ＣZのボロンを含む、幅Ｗが０．１μｍのポリシリコンについての温度と抵抗値比との関係を、上記の式（１）で近似した時の係数Ａが、当該ポリシリコン（Ｗ０．１）の温度係数ＴＣＲとなる。同様に、濃度ＣZのボロンを含む、幅Ｗが１０μｍのポリシリコンについての温度と抵抗値比との関係を、上記の式（１）で近似した時の係数Ａが、当該ポリシリコン（Ｗ１０）の温度係数ＴＣＲとなる。
図１１に示すように、濃度ＣZのボロンを含む、幅Ｗが０．１μｍ，１０μｍのいずれのポリシリコン（Ｗ０．１，Ｗ１０）も、温度係数ＴＣＲの絶対値は、半導体装置の抵抗素子として使用可能な、十分に小さな値である。例えば、上記図５で述べた、ｎ型の不純物を含むポリシリコン（ｎ−ｐｏｌｙ）及び拡散層（ｎ−ｄｉｆｆ）の温度係数ＴＣＲ（係数Ａ）に比べて、大幅に小さな値となる。
このような、濃度ＣZのボロンを含む、幅Ｗが０．１μｍ，１０μｍのポリシリコンを、電気的に直列に接続すれば、互いの温度依存性をキャンセルし、接続体の温度係数ＴＣＲを、個々のポリシリコンの温度係数ＴＣＲよりも更に小さくすることができる。このように接続されたポリシリコン群を抵抗素子として半導体装置に設けることで、その動作に伴う当該抵抗素子の抵抗値の変化、それに起因した半導体装置の性能の低下を抑えることができる。
図１２には、濃度ＣZのボロンを含む、幅Ｗが０．１μｍのポリシリコン（Ｗ０．１）に対する、濃度ＣZのボロンを含む、幅Ｗが１０μｍのポリシリコン（Ｗ１０）の構成比（Ｗ１０／Ｗ０．１）と、温度係数ＴＣＲの絶対値［ｐｐｍ／℃］との関係の一例を示している。
図１２に示すように、濃度ＣZのボロンを含む、幅Ｗが０．１μｍのポリシリコン（Ｗ０．１）に対し、濃度ＣZのボロンを含む、幅Ｗが１０μｍのポリシリコン（Ｗ１０）の割合が増加すると、温度係数ＴＣＲの絶対値は、緩やかに減少した後、緩やかに増加する。例えば、上記図７で述べた、ｎ型の不純物を含むポリシリコンに対する拡散層の構成比（ｎ−ｄｉｆｆ／ｎ−ｐｏｌｙ）と温度係数ＴＣＲの絶対値との関係に比べて、構成比（Ｗ１０／Ｗ０．１）に対する温度係数ＴＣＲの絶対値の増減が、大幅に小さくなる。
図１２の例では、濃度ＣZのボロンを含む、幅Ｗが０．１μｍ，１０μｍのポリシリコンの構成比（Ｗ１０／Ｗ０．１）が約１．８の時、温度係数ＴＣＲの絶対値が最小になる。濃度ＣZのボロンを含む、幅Ｗが０．１μｍ，１０μｍのポリシリコンの構成比（Ｗ１０／Ｗ０．１）を約１．８とし、それらを接続した時に、互いの温度係数ＴＣＲが効果的にキャンセルされ、接続体の温度係数ＴＣＲの絶対値が最も小さく抑えられる。
更に、図１２の例では、濃度ＣZのボロンを含む、幅Ｗが０．１μｍ，１０μｍのポリシリコンの構成比（Ｗ１０／Ｗ０．１）が、最適値（約１．８）からずれても、温度係数ＴＣＲの絶対値の増減が緩やかなため、最小の温度係数ＴＣＲの絶対値との差が小さく抑えられる。従って、濃度ＣZのボロンを含む、幅Ｗが０．１μｍ，１０μｍのポリシリコンの構成比（Ｗ１０／Ｗ０．１）を、比較的広い範囲で設定することができる。設定した構成比でポリシリコン群を形成し、それらを電気的に直列に接続することで、温度係数ＴＣＲの小さい接続体を実現することができる。そのような接続体を、抵抗素子として半導体装置に設けることで、その動作に伴う当該抵抗素子の抵抗値の変化、それに起因した半導体装置の性能の低下を抑えることができる。
尚、ここではポリシリコンに含有させる不純物として、ｐ型の不純物であるボロンを例にしたが、ポリシリコンに含有させる不純物には、ヒ素、リン等のｎ型の不純物を用いることもできる。
次に、第３の実施の形態について説明する。
図１３〜図１５は第３の実施の形態に係る抵抗素子の説明図である。
ここでは上記第１及び第２の実施の形態と同様に、抵抗素子として、不純物を含む、幅Ｗが０．１μｍ，１０μｍのポリシリコンを用いる。ポリシリコンの不純物として、ｐ型の不純物であるボロンを用いる。
図１３には、幅Ｗが０．１μｍのポリシリコン（Ｗ０．１）及び幅Ｗが１０μｍのポリシリコン（Ｗ１０）についての、ボロン濃度［ｃｍ-3］と温度係数ＴＣＲの絶対値［ｐｐｍ／℃］との関係の一例を示している。尚、図１３は、上記第１及び第２の実施の形態で述べた図９及び図１０の関係に対応する図である。
この第３の実施の形態では、幅Ｗが０．１μｍのポリシリコンのボロン濃度を、幅Ｗが１０μｍのポリシリコンのボロン濃度よりも高くする点で、上記第２の実施の形態と相違する。例えば、幅Ｗが０．１μｍのポリシリコンのボロン濃度を、濃度ＣZ1、この例では４．８×１０20ｃｍ-3に設定し、幅Ｗが１０μｍのポリシリコンのボロン濃度を、濃度ＣZ1よりも低い濃度ＣZ、この例では４．４×１０20ｃｍ-3に設定する。図１３に示すように、幅Ｗが０．１μｍのポリシリコン（Ｗ０．１）は、濃度ＣZ1でその温度係数ＴＣＲが負になり、幅Ｗが１０μｍのポリシリコン（Ｗ１０）は、濃度ＣZでその温度係数ＴＣＲが正になる。
図１４には、濃度ＣZ1のボロンを含む、幅Ｗが０．１μｍのポリシリコン（Ｗ０．１）、及び、濃度ＣZのボロンを含む、幅Ｗが１０μｍのポリシリコン（Ｗ１０）についての、温度［℃］と抵抗値比［％］との関係の一例を示している。ここで、抵抗値比は、温度２５℃での抵抗値に対する、各温度での抵抗値の比率を表す。
各々濃度ＣZ1，ＣZのボロンを含む、幅Ｗが０．１μｍ，１０μｍの各ポリシリコン（Ｗ０．１，Ｗ１０）の、この図１４のような関係を、上記の式（１）で近似した時の係数Ａが、各ポリシリコンの温度係数ＴＣＲとなる。いずれのポリシリコンも、温度係数ＴＣＲの絶対値は、半導体装置の抵抗素子として使用可能な、十分に小さな値である。
更に、ボロン濃度を、上記第２の実施の形態で述べた濃度ＣZよりも高い濃度ＣZ1とした、幅Ｗが０．１μｍのポリシリコン（Ｗ０．１）では、上記第２の実施の形態に比べて、温度係数ＴＣＲの絶対値が、より小さくなる。
このような、各々濃度ＣZ1，ＣZのボロンを含む、幅Ｗが０．１μｍ，１０μｍのポリシリコンを、電気的に直列に接続することで、互いの温度依存性をキャンセルし、接続体の温度係数ＴＣＲを、上記第２の実施の形態に比べて、更に小さくすることができる。このように接続されたポリシリコン群を抵抗素子として半導体装置に設けることで、その動作に伴う当該抵抗素子の抵抗値の変化、それに起因した半導体装置の性能の低下を抑えることができる。
図１５には、濃度ＣZ1のボロンを含む、幅Ｗが０．１μｍのポリシリコン（Ｗ０．１）に対する、濃度ＣZのボロンを含む、幅Ｗが１０μｍのポリシリコン（Ｗ１０）の構成比（Ｗ１０／Ｗ０．１）と、温度係数ＴＣＲの絶対値［ｐｐｍ／℃］との関係の一例を示している。
図１５に示すように、濃度ＣZ1のボロンを含む、幅Ｗが０．１μｍのポリシリコン（Ｗ０．１）に対し、濃度ＣZのボロンを含む、幅Ｗが１０μｍのポリシリコン（Ｗ１０）の割合が増加すると、温度係数ＴＣＲの絶対値は、緩やかに減少した後、緩やかに増加する。
図１５の例では、各々濃度ＣZ1，ＣZのボロンを含む、幅Ｗが０．１μｍ，１０μｍのポリシリコンの構成比（Ｗ１０／Ｗ０．１）が約０．９の時、温度係数ＴＣＲの絶対値が最小になる。このような構成比（Ｗ１０／Ｗ０．１）で、幅Ｗが０．１μｍ，１０μｍのポリシリコンを接続した時、互いの温度係数ＴＣＲが効果的にキャンセルされ、接続体の温度係数ＴＣＲの絶対値が最も小さく抑えられる。
更に、上記図１２と同様に、この図１５の例でも、幅Ｗが０．１μｍ，１０μｍのポリシリコンの構成比（Ｗ１０／Ｗ０．１）が最適値（約０．９）からずれても、温度係数ＴＣＲの絶対値の増減が緩やかなため、最小の温度係数ＴＣＲの絶対値との差が小さく抑えられる。従って、各々濃度ＣZ1，ＣZのボロンを含む、幅Ｗが０．１μｍ，１０μｍのポリシリコンの構成比（Ｗ１０／Ｗ０．１）を、比較的広い範囲で設定することができる。設定した構成比でポリシリコン群を形成し、それらを電気的に直列に接続することで、温度係数ＴＣＲの小さい接続体を実現することができる。そのような接続体を、抵抗素子として半導体装置に設けることで、その動作に伴う当該抵抗素子の抵抗値の変化、それに起因した半導体装置の性能の低下を抑えることができる。
更に、この第３の実施の形態では、幅Ｗが０．１μｍ，１０μｍのポリシリコンを接続した時の温度係数ＴＣＲの絶対値を、上記第２の実施の形態に比べて、より構成比（Ｗ１０／Ｗ０．１）が小さい範囲において、小さく抑えることができる。即ち、幅Ｗが１０μｍのポリシリコンの割合を小さくすることができる。従って、幅Ｗが０．１μｍ，１０μｍのポリシリコンの接続体で形成される抵抗素子の、半導体装置内での占有率（面積、体積）を小さくすることができる。その結果、半導体装置の小型化、半導体装置に含まれる要素（抵抗素子のほか、トランジスタや配線等の回路素子）の配置自由度の向上等を図ることができる。
尚、ここではポリシリコンに含有させる不純物として、ｐ型の不純物であるボロンを例にしたが、ポリシリコンに含有させる不純物には、ヒ素、リン等のｎ型の不純物を用いることもできる。
次に、第４の実施の形態について説明する。
ここでは、ポリシリコンを用いた抵抗素子を備える半導体装置の製造方法の一例を、第４の実施の形態として説明する。
図１６〜図２２は第４の実施の形態に係る半導体装置の製造方法の説明図である。ここで、図１６はポリシリコンパターン形成工程の一例の要部断面模式図、図１７は第１イオン注入工程の一例の要部断面模式図、図１８及び図１９は第２イオン注入工程の一例の要部断面模式図、図２０はサイドウォール絶縁膜形成工程の一例の要部断面模式図、図２１は第３イオン注入工程の一例の要部断面模式図、図２２は導体部形成工程の一例の要部断面模式図である。
図１６に示すような、基板４０が準備される。基板４０には、シリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）等の各種半導体基板４１が用いられる。基板４０は、第１の抵抗素子が形成される領域１０ａ、第２の抵抗素子が形成される領域２０ａ、及びトランジスタが形成される領域３０ａを含む。領域１０ａの半導体基板４１内には、絶縁膜４２ａが設けられる。領域２０ａの半導体基板４１内には、絶縁膜４２ｂが設けられる。領域３０ａの半導体基板４１内には、素子領域（アクティブ領域）を画定する絶縁膜４２ｃ、及びアクティブ領域上の絶縁膜４２ｄが設けられる。絶縁膜４２ａ、絶縁膜４２ｂ及び絶縁膜４２ｃは、例えば、ＳＴＩ（Shallow Trench Isolation）法や熱酸化法を用いて形成される。絶縁膜４２ｄは、例えば、熱酸化法を用いて形成される。
上記のような基板４０上に、図１６に示すように、ポリシリコン１１、ポリシリコン２１及びポリシリコン３１が形成される。ポリシリコン１１は、領域１０ａの絶縁膜４２ａ上に、所定の幅Ｗ１及び厚さＴ１で形成される。ポリシリコン２１は、領域２０ａの絶縁膜４２ｂ上に、所定の幅Ｗ２及び厚さＴ２で形成される。ポリシリコン３１は、領域３０ａの絶縁膜４２ｄ上に、所定の幅Ｗ３及び厚さＴ３で形成される。例えば、ポリシリコン１１の厚さＴ１、ポリシリコン２１の厚さＴ２、及びポリシリコン３１の厚さＴ３は、同一又は同等の厚さとされる。ポリシリコン２１の幅Ｗ２は、ポリシリコン１１の幅Ｗ１よりも大きな幅とされる。ポリシリコン１１、ポリシリコン２１及びポリシリコン３１は、例えば、基板４０上に形成されたポリシリコン層を、フォトリソグラフィ技術及びエッチング技術を用いてパターニングすることで、形成される。
次いで、図１７に示すように、ポリシリコン１１、ポリシリコン２１及びポリシリコン３１が形成された基板４０上に、領域３０ａを覆い、領域１０ａ及び領域２０ａに開口部５０ａを有するレジスト５０が形成される。このレジスト５０をマスクにして、領域１０ａのポリシリコン１１、及び領域２０ａのポリシリコン２１に対し、不純物のイオン注入が行われる。例えば、ポリシリコン１１及びポリシリコン２１に対し、加速エネルギーが８ｋｅＶ、ドーズ量が４×１０15ｃｍ-2の条件で、ボロンのイオン注入が行われる。イオン注入後、レジスト５０は除去される。
図１７の工程により、基板４０の領域１０ａに、不純物を含む、幅Ｗ１のポリシリコン１１が形成され、基板４０の領域２０ａに、同一又は同等の濃度の不純物を含む、より大きな幅Ｗ２のポリシリコン２１が形成される。
次いで、図１８に示すように、基板４０上に、領域２０ａを覆い、領域１０ａ及び領域３０ａに開口部５１ａを有するレジスト５１が形成される。このレジスト５１をマスクにして、領域１０ａのポリシリコン１１、及び領域３０ａのポリシリコン３１に対し、不純物のイオン注入が行われる。例えば、ポリシリコン１１及びポリシリコン３１に対し、加速エネルギーが０．５ｋｅＶ、ドーズ量が４×１０14ｃｍ-2の条件で、ボロンのイオン注入が行われる。イオン注入後、レジスト５１は除去される。
図１８の工程により、基板４０の領域１０ａに、不純物を含む、幅Ｗ１のポリシリコン１１が形成され、基板４０の領域２０ａに、より低濃度の不純物を含む、より大きな幅Ｗ２のポリシリコン２１が形成される。即ち、上記第１又は第３の実施の形態で述べたような、不純物濃度及び幅Ｗが異なるポリシリコン群が形成される。尚、形成するポリシリコン群の形態によって、上記図１７及びこの図１８の工程で行う不純物のイオン注入条件が設定される。
また、図１８の工程により、基板４０の領域３０ａに、不純物を含むポリシリコン３１（ゲート電極３１）が形成されると共に、ゲート電極３１の両側の半導体基板４１内に、不純物領域３４が形成される。不純物領域３４は、トランジスタ（図２２）のＬＤＤ（Lightly Doped Drain）領域として機能する。
図１８には、上記図１７の工程後、領域２０ａを覆い、領域１０ａ及び領域３０ａに開口部５１ａを有するレジスト５１を設け、それをマスクにしてイオン注入を行う例を示した。このほか、上記図１７の工程後、図１９に示すように、領域１０ａ及び領域２０ａを覆い、領域３０ａに開口部５２ａを有するレジスト５２を設け、それをマスクにしてイオン注入を行うこともできる。イオン注入後、レジスト５２は除去される。
図１９の工程では、上記図１７の工程で形成されたポリシリコン１１及びポリシリコン２１が、レジスト５２によってイオン注入から保護される。基板４０の領域１０ａには、不純物を含む、幅Ｗ１のポリシリコン１１が形成され、基板４０の領域２０ａには、同一又は同等の濃度の不純物を含む、より大きな幅Ｗ２のポリシリコン２１が形成される。即ち、上記第２の実施の形態で述べたような、不純物濃度が同一又は同等で幅Ｗが異なるポリシリコン群が形成される。尚、形成するポリシリコン群の形態によって、上記図１７及びこの図１９の工程で行う不純物のイオン注入条件が設定される。
基板４０の領域３０ａには、図１９の工程により、不純物を含むポリシリコン３１（ゲート電極３１）が形成されると共に、ゲート電極３１の両側の半導体基板４１内に、不純物領域３４（ＬＤＤ領域）が形成される。
尚、イオン注入の手順は、上記のような図１７の工程後に図１８の工程を行うといった手順や、図１７の工程後に図１９の工程を行うといった手順には限定されない。最終的に所定濃度の不純物を含むポリシリコン１１、ポリシリコン２１、ゲート電極（ポリシリコン）３１及び不純物領域３４を形成することができれば、各種手順でイオン注入を行うことができる。
所定濃度の不純物を含むポリシリコン１１、ポリシリコン２１、ゲート電極３１及び不純物領域３４の形成後は、サイドウォール絶縁膜の形成が行われる。図２０に示すように、ポリシリコン１１の側壁にサイドウォール絶縁膜１２が形成され、ポリシリコン２１の側壁にサイドウォール絶縁膜２２が形成され、ゲート電極３１の側壁にサイドウォール絶縁膜３２が形成される。サイドウォール絶縁膜１２、サイドウォール絶縁膜２２及びサイドウォール絶縁膜３２は、基板４０上に絶縁膜、例えば酸化膜や窒化膜或いはそれらの積層膜を形成し、それをエッチングすることで、形成される。このエッチングの際には、絶縁膜４２ａ、絶縁膜４２ｂ、絶縁膜４２ｃ及び絶縁膜４２ｄが部分的にエッチングされる。領域３０ａの半導体基板４１とゲート電極３１との間には、ゲート絶縁膜３３（エッチング後に残る絶縁膜４２ｄの一部）が形成される。
次いで、図２１に示すように、基板４０上に、領域１０ａ及び領域２０ａを覆い、領域３０ａに開口部５３ａを有するレジスト５３が形成される。このレジスト５３をマスクにして、領域３０ａの半導体基板４１に対し、不純物のイオン注入が行われる。これにより、トランジスタ３０のソース領域及びドレイン領域として機能する不純物領域３５が形成される。不純物領域３５は、先に形成された不純物領域３４と同じ導電型で、不純物領域３４よりも高濃度となるように、形成される。イオン注入後、レジスト５３は除去される。
図２１の工程後、ポリシリコン１１、ポリシリコン２１、ゲート電極３１及び不純物領域３５の表面をシリサイド化してもよい。シリサイド化する場合は、例えば、シリサイド化しない所定領域に予めシリサイドブロック膜を設けておき、それをマスクにしてポリシリコン１１、ポリシリコン２１、ゲート電極３１及び不純物領域３５の各表面の一部又は全部をシリサイド化する。予め設けるシリサイドブロック膜は、例えば、サイドウォール絶縁膜１２，２２，３２を形成する際の絶縁膜を用い、フォトリソグラフィ技術とエッチング技術を用いて、サイドウォール絶縁膜１２，２２，３２と共に、所定領域に形成することができる。
図１６〜図２１の工程により、基板４０の領域１０ａに、不純物を含む、幅Ｗ１のポリシリコン１１を備えた抵抗素子１０が形成される。基板４０の領域２０ａには、ポリシリコン１１と同一若しくは同等、又はそれよりも低い濃度の不純物を含み、ポリシリコン１１よりも大きい幅Ｗ２のポリシリコン２１を備えた抵抗素子２０が形成される。基板４０の領域３０ａには、トランジスタ３０が形成される。
抵抗素子１０、抵抗素子２０及びトランジスタ３０の形成後は、例えば図２２に示すように、それらを覆う層間絶縁膜６０が形成され、トランジスタ３０に繋がるプラグ（コンタクト）７１や配線７２等の導体部が形成される。また、同様にして、より上層の配線層が形成されてよい。
このようにして、例えば図２２に示すような構成を含む半導体装置１が得られる。
次に、第５の実施の形態について説明する。
ここでは、ポリシリコンを用いた抵抗素子を備える半導体装置の構成例を、第５の実施の形態として説明する。
図２３は第５の実施の形態に係る半導体装置の第１構成例を示す図である。ここで、図２３（Ａ）は半導体装置の要部レイアウト模式図、図２３（Ｂ）は図２３（Ａ）のＬ１−Ｌ１線に沿った断面模式図である。
図２３（Ａ）及び図２３（Ｂ）には、ポリシリコン１１が用いられた抵抗素子１０と、ポリシリコン２１が用いられた抵抗素子２０とを有する半導体装置１ａを例示している。尚、図２３（Ａ）及び図２３（Ｂ）では、トランジスタ、例えば上記第４の実施の形態で述べたようなトランジスタ３０の図示は省略している。また、図２３（Ａ）では、図２３（Ｂ）に示す基板４０、サイドウォール絶縁膜１２及びサイドウォール絶縁膜２２、シリサイド層１７及びシリサイド層２７、並びに層間絶縁膜６０の図示を省略している。
ポリシリコン１１及びポリシリコン２１は、図２３（Ｂ）に示すように、半導体基板４１及び絶縁膜４２を含む基板４０の、その絶縁膜４２上に設けられる。ポリシリコン１１は、図２３（Ａ）に示すように、幅Ｗ１を有し、所定濃度の不純物を含む。ポリシリコン２１は、図２３（Ａ）に示すように、幅Ｗ１のポリシリコン１１よりも大きな幅Ｗ２を有し、ポリシリコン１１よりも低濃度の不純物、又はポリシリコン１１と同一若しくは同等の濃度の不純物を含む。図２３（Ｂ）に示すように、ポリシリコン１１の側壁には、サイドウォール絶縁膜１２が設けられ、ポリシリコン２１の側壁には、サイドウォール絶縁膜２２が設けられる。
図２３（Ｂ）に示すように、基板４０上には層間絶縁膜６０が設けられる。層間絶縁膜６０内には、ポリシリコン１１及びポリシリコン２１に電気的に接続されるコンタクト７１が設けられ、層間絶縁膜６０上には、１層目の配線７２、この例では配線７２ａ，７２ｂ，７２ｃが設けられる。
ポリシリコン１１上及びポリシリコン２１上には、図２３（Ａ）及び図２３（Ｂ）に示すように、それぞれシリサイドブロック膜１６及びシリサイドブロック膜２６が設けられる。図２３（Ｂ）に示すように、シリサイドブロック膜１６から露出するポリシリコン１１の端部１１ａ及び端部１１ｂの表面に、シリサイド層１７が設けられる。図２３（Ｂ）に示すように、シリサイドブロック膜２６から露出するポリシリコン２１の端部２１ａ及び端部２１ｂの表面に、シリサイド層２７が設けられる。これらのシリサイド層１７及びシリサイド層２７に接続されるように、コンタクト７１が設けられる。
図２３（Ａ）及び図２３（Ｂ）に示すように、ポリシリコン１１の端部１１ａと、それに対向するポリシリコン２１の端部２１ａとにそれぞれ接続されたコンタクト７１同士が、１つの配線７２ａで電気的に接続される。ポリシリコン１１の端部１１ｂに接続されたコンタクト７１には、別の配線７２ｂが電気的に接続され、ポリシリコン２１の端部２１ｂに接続されたコンタクト７１には、更に別の配線７２ｃが電気的に接続される。
ポリシリコン１１とポリシリコン２１とは、これらのコンタクト７１及び配線７２ａ，７２ｂ，７２ｃを通じて、電気的に直列に接続される。
このように電気的に直列に接続された幅Ｗ１のポリシリコン１１及び幅Ｗ２（＞Ｗ１）のポリシリコン２１を含む半導体装置１ａでは、ポリシリコン１１及びポリシリコン２１の不純物濃度を適切に設定することで、その性能の低下が抑えられる。
即ち、幅Ｗ１のポリシリコン１１の不純物濃度を、その温度係数ＴＣＲの正負転換点の濃度、即ち温度係数ＴＣＲの絶対値が最小になる時の濃度に設定する。このポリシリコン１１の幅Ｗ１よりも大きな幅Ｗ２のポリシリコン２１の不純物濃度も同様に、その温度係数ＴＣＲの正負転換点の濃度、即ち温度係数ＴＣＲの絶対値が最小になる時の濃度に設定する。つまり、上記第１の実施の形態で述べた手法を採用する。これにより、ポリシリコン１１及びポリシリコン２１の温度係数ＴＣＲの絶対値が共に最小となるため、これらを上記のように半導体装置１ａ内で電気的に直列に接続した場合でも、その接続体の温度係数ＴＣＲが小さくなる。その結果、半導体装置１ａの動作に伴う接続体の抵抗値の変化が抑えられ、それに起因した半導体装置１ａの性能の低下が抑えられる。
或いは、幅Ｗ１のポリシリコン１１の不純物濃度を、その温度係数ＴＣＲが負になる濃度に設定し、より大きな幅Ｗ２のポリシリコン２１の不純物濃度を、その温度係数ＴＣＲが正になる濃度に設定する。この時、幅Ｗ２のポリシリコン２１の不純物濃度は、幅Ｗ１のポリシリコン１１の不純物濃度と同一若しくは同等、又は低い濃度に設定する。つまり、上記第２又は第３の実施の形態で述べた手法を採用する。このようなポリシリコン１１及びポリシリコン２１を、上記のように半導体装置１ａ内で電気的に直列に接続すれば、互いの温度依存性がキャンセルされ、その接続体の温度係数ＴＣＲが小さくなる。その結果、半導体装置１ａの動作に伴う接続体の抵抗値の変化が抑えられ、それに起因した半導体装置１ａの性能の低下が抑えられる。
図２４は第５の実施の形態に係る半導体装置の第２構成例を示す図である。ここで、図２４（Ａ）は半導体装置の要部レイアウト模式図、図２４（Ｂ）は図２４（Ａ）のＬ２−Ｌ２線に沿った断面模式図である。
図２４（Ａ）及び図２４（Ｂ）に示す半導体装置１ｂでは、抵抗素子１０のポリシリコン１１と、抵抗素子２０のポリシリコン２１とが、連続した一体のもの（ポリシリコン８０）として設けられ、これにより、両者を電気的に直列に接続した構成が実現されている。半導体装置１ｂでは、上記図２３（Ａ）及び図２３（Ｂ）に示した半導体装置１ａで設けられるような配線７２ａ及びそれと接続されるコンタクト７１は設けられない。シリサイドブロック膜１６とシリサイドブロック膜２６との間のポリシリコン８０の表面には、図２４（Ｂ）に示すように、シリサイド層８７が設けられる。半導体装置１ｂのその他の構成は、上記半導体装置１ａと同様とすることができる。
このような構成を有する半導体装置１ｂにおいても、幅Ｗ１のポリシリコン１１及び幅Ｗ２のポリシリコン２１の不純物濃度を適切に設定することで、その性能の低下が抑えられる。
即ち、上記半導体装置１ａについて述べたのと同様に、上記第１の実施の形態で述べた手法を採用して不純物濃度を設定し、ポリシリコン１１及びポリシリコン２１の温度係数ＴＣＲの絶対値を共に最小にする。或いは、上記第２又は第３の実施の形態で述べた手法を採用して不純物濃度を設定し、ポリシリコン１１の温度係数ＴＣＲを負、ポリシリコン２１の温度係数ＴＣＲを正にする。このようなポリシリコン１１及びポリシリコン２１が、連続した一体のものとして電気的に直列に接続されるため、その接続体の温度係数ＴＣＲが小さく抑えられ、動作に伴う接続体の抵抗値の変化、それに起因した半導体装置１ｂの性能の低下が抑えられる。
図２５は第５の実施の形態に係る半導体装置の第３構成例を示す図である。ここで、図２５（Ａ）は半導体装置の要部レイアウト模式図、図２５（Ｂ）は図２５（Ａ）のＬ３−Ｌ３線に沿った断面模式図である。
図２５（Ａ）及び図２５（Ｂ）に示す半導体装置１ｃは、抵抗素子１０のポリシリコン１１と、抵抗素子２０のポリシリコン２１とに跨る共通のシリサイドブロック膜９０が設けられている点で、上記図２４（Ａ）及び図２４（Ｂ）に示した半導体装置１ｂと相違する。半導体装置１ｂで設けられるようなシリサイド層８７は設けられない。半導体装置１ｃのその他の構成は、上記半導体装置１ｂと同様とすることができる。
このようなシリサイドブロック膜９０を用いた半導体装置１ｃでも、上記半導体装置１ｂについて述べたのと同様の効果が得られる。
図２６は第５の実施の形態に係る半導体装置の第４構成例を示す図である。ここで、図２６（Ａ）は半導体装置の要部レイアウト模式図、図２６（Ｂ）は図２６（Ａ）のＬ４−Ｌ４線に沿った断面模式図である。
図２６（Ａ）及び図２６（Ｂ）に示す半導体装置１ｄでは、抵抗素子１０のポリシリコン１１と、抵抗素子２０のポリシリコン２１とが、電気的に並列に接続されている。即ち、半導体装置１ｄでは、図２６（Ａ）に示すように、ポリシリコン１１の一方の端部１１ａと、ポリシリコン２１の一方の端部２１ａとにそれぞれ接続されたコンタクト７１同士が、１つの配線７２、この例では配線７２ｄで電気的に接続される。ポリシリコン１１の他方の端部１１ｂと、ポリシリコン２１の他方の端部２１ｂとにそれぞれ接続されたコンタクト７１同士が、１つの配線７２、この例では配線７２ｅで電気的に接続される。
尚、シリサイドブロック膜１６及びシリサイドブロック膜２６は、別体のものとしてポリシリコン１１及びポリシリコン２１の上にそれぞれ設けられてもよいし、一体のものとしてポリシリコン１１及びポリシリコン２１の上に跨って設けられてもよい。
このように電気的に並列に接続された幅Ｗ１のポリシリコン１１及び幅Ｗ２（＞Ｗ１）のポリシリコン２１を含む半導体装置１ｄでも、ポリシリコン１１及びポリシリコン２１の不純物濃度を適切に設定することで、その性能の低下が抑えられる。
即ち、上記第１の実施の形態で述べた手法を採用して不純物濃度を設定し、ポリシリコン１１及びポリシリコン２１の温度係数ＴＣＲの絶対値を共に最小にする。ポリシリコン１１及びポリシリコン２１の温度係数ＴＣＲの絶対値が共に最小となるため、これらを上記のように半導体装置１ｄ内で電気的に並列に接続した場合でも、その接続体の温度係数ＴＣＲが小さくなる。その結果、動作に伴う接続体の抵抗値の変化、それに起因した半導体装置１ｄの性能の低下が抑えられる。
或いは、上記第２又は第３の実施の形態で述べた手法を採用して不純物濃度を設定し、ポリシリコン１１の温度係数ＴＣＲを負、ポリシリコン２１の温度係数ＴＣＲを正にする。上記第２又は第３の実施の形態で述べた手法によれば、ポリシリコン１１の温度係数ＴＣＲの絶対値、及びポリシリコン２１の温度係数ＴＣＲの絶対値は、比較的小さく抑えられる。そのため、このようなポリシリコン１１及びポリシリコン２１を、上記のように半導体装置１ｄ内で電気的に並列に接続しても、その接続体の温度係数ＴＣＲは、比較的小さく抑えられる。その結果、動作に伴う接続体の抵抗値の変化、それに起因した半導体装置１ｄの性能の低下が抑えられる。
尚、上記図２３〜図２６には、コンタクト７１及び配線７２ａ〜７２ｅを用い、ポリシリコン１１とポリシリコン２１との間、ポリシリコン１１と他の導体部との間、ポリシリコン２１と他の導体部との間を電気的に接続する例を示した。このほか、ポリシリコン１１とポリシリコン２１との間、ポリシリコン１１と他の導体部との間、ポリシリコン２１と他の導体部との間は、ワイヤ接続等、他の手段を用いて電気的に接続することもできる。
また、ここでは、共通の基板４０上に設けられた、所定濃度の不純物を含む幅Ｗ１のポリシリコン１１と幅Ｗ２のポリシリコン２１とを、互いに電気的に接続する例を示した。このほか、異なる基板（例えば異なる半導体装置の基板）上にそれぞれ設けられた、所定濃度の不純物を含む幅Ｗ１のポリシリコン１１と幅Ｗ２のポリシリコン２１とを、互いに電気的に接続することもできる。
以上、第１〜第５の実施の形態について説明した。
同種の不純物を含むポリシリコン群では、図２〜図４及び図６に示したように、温度係数ＴＣＲがそれらの幅Ｗによって異なり、不純物濃度を変えると、幅Ｗに対する温度係数ＴＣＲの依存性が変わる。これに鑑み、図９に例示したような関係を基に、幅Ｗが異なるポリシリコン群に含有させる同種の不純物を、各々、温度係数ＴＣＲの正負転換点の濃度、即ち温度係数ＴＣＲの絶対値が最小になる時の濃度にする。或いは、図１０及び図１３に例示したような関係を基に、幅Ｗが異なるポリシリコン群に含有させる同種の不純物を、幅Ｗが小さい方はその温度係数ＴＣＲが負になる濃度、幅Ｗが大きい方はその温度係数ＴＣＲが正になる濃度にする。この時、幅Ｗが大きい方は、幅Ｗが小さい方と同一若しくは同等、又は低い濃度にする。
これにより、幅Ｗが異なるポリシリコン群を抵抗素子として半導体装置に設ける場合に、その動作に伴う昇降温によって当該抵抗素子の抵抗値の変化が大きくなるのを抑え、半導体装置の性能の低下を抑えることができる。その結果、安定的に性能が発揮される半導体装置を実現することが可能になる。更に、そのような半導体装置を用いた、安定的に性能が発揮される電子装置、電子機器を実現することが可能になる。
異なる幅Ｗのポリシリコンに含有させる同種の不純物の濃度は、図２〜図４及び図６、並びに、図９、図１０及び図１３より、１×１０20ｃｍ-3〜１×１０21ｃｍ-3の範囲で設定することができる。ここで、幅Ｗが大きい方、例えば１０μｍのポリシリコン（Ｗ１０）で温度係数ＴＣＲを正とする場合には、４×１０20ｃｍ-3超の濃度を要する。このような場合には、異なる幅Ｗのポリシリコンに含有させる同種の不純物の濃度を、４×１０20ｃｍ-3〜１×１０21ｃｍ-3の範囲に設定する。
１，１ａ，１ｂ，１ｃ，１ｄ 半導体装置
１０，２０，１１０，１２０，１３０，１４０，１５０，１６０ 抵抗素子
１０ａ，２０ａ，３０ａ 領域
１１，２１，３１，８０ ポリシリコン
１１ａ，１１ｂ，２１ａ，２１ｂ 端部
１２，２２，３２ サイドウォール絶縁膜
１６，２６，９０ シリサイドブロック膜
１７，２７，８７ シリサイド層
３０ トランジスタ
３３ ゲート絶縁膜
３４，３５ 不純物領域
４０，１００ 基板
４１，１０１ 半導体基板
４２，４２ａ，４２ｂ，４２ｃ，４２ｄ，１０２ 絶縁膜
５０，５１，５２，５３ レジスト
５０ａ，５１ａ，５２ａ，５３ａ 開口部
６０ 層間絶縁膜
７１ コンタクト
７２，７２ａ，７２ｂ，７２ｃ，７２ｄ，７２ｅ 配線
１００ａ 表面
Ｗ１，Ｗ２，Ｗ３，Ｗａ，Ｗｂ，Ｗｃ 幅
Ｔ１，Ｔ２，Ｔ３ 厚さ
ＣX，ＣY，ＣZ，ＣZ1 濃度

Claims (19)

  1. 第１濃度の第１不純物を含み、第１幅を有する第１ポリシリコンと、
    前記第１濃度よりも低い第２濃度の前記第１不純物を含み、前記第１幅よりも大きい第２幅を有する第２ポリシリコンと
    を含み、
    前記第１ポリシリコンは、前記第１濃度で温度係数の正負が転換し、
    前記第２ポリシリコンは、前記第２濃度で温度係数の正負が転換し、
    前記第１ポリシリコンと前記第２ポリシリコンとは、電気的に接続された抵抗素子であることを特徴とする半導体装置。
  2. 前記第１濃度と前記第２濃度とはいずれも、１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１不純物は、ｐ型の不純物であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第１ポリシリコンと前記第２ポリシリコンとは、電気的に直列に接続されることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記第１ポリシリコンと前記第２ポリシリコンとは、連続した一体のポリシリコンであることを特徴とする請求項４に記載の半導体装置。
  6. 前記第１ポリシリコンと前記第２ポリシリコンとは、電気的に並列に接続されることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  7. 前記第１ポリシリコンと前記第２ポリシリコンとが電気的に接続される部分にシリサイド層を有することを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
  8. 第１濃度の第１不純物を含み、負の温度係数を有し、第１幅を有する第１ポリシリコンと、
    前記第１濃度と同一の第２濃度の前記第１不純物を含み、正の温度係数を有し、前記第１幅よりも大きい第２幅を有する第２ポリシリコンと
    を含み、
    前記第１ポリシリコンと前記第２ポリシリコンとは、電気的に接続された抵抗素子であることを特徴とする半導体装置。
  9. 第１濃度の第１不純物を含み、負の温度係数を有し、第１幅を有する第１ポリシリコンと、
    前記第１濃度よりも低い第２濃度の前記第１不純物を含み、正の温度係数を有し、前記第１幅よりも大きい第２幅を有する第２ポリシリコンと
    を含み、
    前記第１ポリシリコンと前記第２ポリシリコンとは、電気的に接続された抵抗素子であることを特徴とする半導体装置。
  10. 前記第１濃度と前記第２濃度とはいずれも、１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下であることを特徴とする請求項８又は９に記載の半導体装置。
  11. 前記第１不純物は、ｐ型の不純物であることを特徴とする請求項８乃至１０のいずれかに記載の半導体装置。
  12. 前記第１ポリシリコンと前記第２ポリシリコンとは、電気的に直列に接続されることを特徴とする請求項８乃至１１のいずれかに記載の半導体装置。
  13. 前記第１ポリシリコンと前記第２ポリシリコンとは、連続した一体のポリシリコンであることを特徴とする請求項１２に記載の半導体装置。
  14. 前記第１ポリシリコンと前記第２ポリシリコンとは、電気的に並列に接続されることを特徴とする請求項８乃至１１のいずれかに記載の半導体装置。
  15. 前記第１ポリシリコンと前記第２ポリシリコンとが電気的に接続される部分にシリサイド層を有することを特徴とする請求項８乃至１４のいずれかに記載の半導体装置。
  16. 第１幅を有する第１ポリシリコンと、前記第１幅よりも大きい第２幅を有する第２ポリシリコンとの、第１不純物の濃度と温度係数との関係を取得する工程と、
    前記関係を基に、前記第１ポリシリコンの前記第１不純物の第１濃度と、前記第２ポリシリコンの前記第１不純物の第２濃度とを設定する工程と、
    前記第１濃度の前記第１不純物を含む前記第１ポリシリコンと、前記第２濃度の前記第１不純物を含む前記第２ポリシリコンとを形成する工程と
    を含み、
    前記第１ポリシリコンの温度係数の正負が転換する濃度から、前記第２ポリシリコンの温度係数の正負が転換する濃度までの間の濃度となるように、前記第１濃度と前記第２濃度とが設定され、
    前記第１ポリシリコンと前記第２ポリシリコンとは、電気的に接続された抵抗素子であることを特徴とする半導体装置の製造方法。
  17. 前記第２濃度は、前記第１濃度よりも低く、
    前記第１ポリシリコンは、前記第１濃度で温度係数の正負が転換し、
    前記第２ポリシリコンは、前記第２濃度で温度係数の正負が転換することを特徴とする請求項１６に記載の半導体装置の製造方法。
  18. 前記第１濃度の前記第１不純物を含む前記第１ポリシリコンは、負の温度係数を有し、
    前記第２濃度の前記第１不純物を含む前記第２ポリシリコンは、正の温度係数を有することを特徴とする請求項１６に記載の半導体装置の製造方法。
  19. 前記第２濃度は、前記第１濃度と同一か又は前記第１濃度よりも低いことを特徴とする請求項１８に記載の半導体装置の製造方法。
JP2016029457A 2016-02-19 2016-02-19 半導体装置及び半導体装置の製造方法 Active JP6607074B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016029457A JP6607074B2 (ja) 2016-02-19 2016-02-19 半導体装置及び半導体装置の製造方法
US15/402,367 US10014363B2 (en) 2016-02-19 2017-01-10 Semiconductor device having resistance elements and fabrication method thereof
CN201710060649.6A CN107104134B (zh) 2016-02-19 2017-01-25 半导体装置及半导体装置的制造方法
US15/992,645 US10510824B2 (en) 2016-02-19 2018-05-30 Semiconductor device having resistance elements and fabrication method thereof
US16/460,497 US10840323B2 (en) 2016-02-19 2019-07-02 Method of fabricating semiconductor device having resistance elements
US16/460,400 US10720489B2 (en) 2016-02-19 2019-07-02 Semiconductor device having resistance elements and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016029457A JP6607074B2 (ja) 2016-02-19 2016-02-19 半導体装置及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2017147380A JP2017147380A (ja) 2017-08-24
JP2017147380A5 JP2017147380A5 (ja) 2018-12-13
JP6607074B2 true JP6607074B2 (ja) 2019-11-20

Family

ID=59630214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016029457A Active JP6607074B2 (ja) 2016-02-19 2016-02-19 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (4) US10014363B2 (ja)
JP (1) JP6607074B2 (ja)
CN (1) CN107104134B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686725B (zh) * 2019-01-22 2021-10-01 上海华虹宏力半导体制造有限公司 正温度系数多晶硅电阻结构及其制造方法
EP4073767A4 (en) 2019-12-10 2024-01-31 Barnes Group Inc WIRELESS SENSOR WITH BEACON TECHNOLOGY

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489547A (en) * 1994-05-23 1996-02-06 Texas Instruments Incorporated Method of fabricating semiconductor device having polysilicon resistor with low temperature coefficient
JPH0936310A (ja) 1995-07-14 1997-02-07 Sony Corp 半導体装置
JPH09283706A (ja) * 1996-04-12 1997-10-31 Sony Corp 半導体装置及びその製造方法
JP3178525B2 (ja) * 1999-02-05 2001-06-18 日本電気株式会社 抵抗素子を有する半導体装置及びその製造方法
JP2003100749A (ja) 2001-09-20 2003-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7217981B2 (en) * 2005-01-06 2007-05-15 International Business Machines Corporation Tunable temperature coefficient of resistance resistors and method of fabricating same
US8916942B2 (en) * 2010-05-13 2014-12-23 Valtion Teknillinen Tutkimuskeskus Microelectromechanical resonator and a method for producing the same
KR101896412B1 (ko) * 2011-08-01 2018-09-07 페어차일드코리아반도체 주식회사 폴리 실리콘 저항, 이를 포함하는 기준 전압 회로, 및 폴리 실리콘 저항 제조 방법
JP5983024B2 (ja) 2012-05-22 2016-08-31 三菱電機株式会社 半導体装置の製造方法と半導体装置

Also Published As

Publication number Publication date
US20190326386A1 (en) 2019-10-24
JP2017147380A (ja) 2017-08-24
US10840323B2 (en) 2020-11-17
US20190326385A1 (en) 2019-10-24
US10014363B2 (en) 2018-07-03
US10720489B2 (en) 2020-07-21
CN107104134B (zh) 2020-10-02
CN107104134A (zh) 2017-08-29
US20170243934A1 (en) 2017-08-24
US10510824B2 (en) 2019-12-17
US20180277618A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
US8648422B2 (en) Semiconductor device with hetero junction
US7915131B2 (en) Semiconductor device and method for fabricating the same
US8748256B2 (en) Integrated circuit having silicide block resistor
JP2007123632A (ja) 半導体装置及びその製造方法
JP2007123431A (ja) 半導体装置及びその製造方法
JP2007019396A (ja) Ｍｏｓ構造を有する半導体装置およびその製造方法
JP5627165B2 (ja) 半導体装置及び半導体装置の製造方法
US20070187776A1 (en) Semiconductor device and method of fabricating the same
US10840323B2 (en) Method of fabricating semiconductor device having resistance elements
US7439124B2 (en) Method of manufacturing a semiconductor device and semiconductor device
JP4505349B2 (ja) 半導体装置の製造方法
JP2006216607A (ja) 抵抗素子およびそれを備えた半導体装置
JP2008047586A (ja) 半導体装置およびその製造方法
JPH0330470A (ja) 半導体装置
US7271414B2 (en) Semiconductor device and method for fabricating the same
JP2000091574A (ja) 半導体装置および半導体装置の製造方法
JP2007067347A (ja) 半導体装置およびその製造方法
JP4546054B2 (ja) 半導体装置の製造方法
JP2008085306A (ja) 半導体装置および半導体装置の製造方法
JP2006186180A (ja) 半導体装置およびその製造方法
US20100019327A1 (en) Semiconductor Device and Method of Fabricating the Same
JP2000040791A (ja) 半導体装置及びその製造方法
JP2003037175A (ja) 半導体装置及びその製造方法
JP2017220593A (ja) 半導体装置及び、その製造方法
JPS60262454A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190910

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190910

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191007

R150 Certificate of patent or registration of utility model

Ref document number: 6607074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250