JP5091406B2 - レジスタのレーザトリミング - Google Patents

レジスタのレーザトリミング Download PDF

Info

Publication number
JP5091406B2
JP5091406B2 JP2005510391A JP2005510391A JP5091406B2 JP 5091406 B2 JP5091406 B2 JP 5091406B2 JP 2005510391 A JP2005510391 A JP 2005510391A JP 2005510391 A JP2005510391 A JP 2005510391A JP 5091406 B2 JP5091406 B2 JP 5091406B2
Authority
JP
Japan
Prior art keywords
laser
register
resistor
file
bin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005510391A
Other languages
English (en)
Other versions
JP2006508551A (ja
Inventor
ニコラス ビュンノ
アテュール パテル
ケン オーグル
ジョージ デュドニコフ
Original Assignee
ハドコ サンタ クララ,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/302,099 external-priority patent/US6972391B2/en
Application filed by ハドコ サンタ クララ,インコーポレイテッド filed Critical ハドコ サンタ クララ,インコーポレイテッド
Publication of JP2006508551A publication Critical patent/JP2006508551A/ja
Application granted granted Critical
Publication of JP5091406B2 publication Critical patent/JP5091406B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/351Working by laser beam, e.g. welding, cutting or boring for trimming or tuning of electrical components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/171Tuning, e.g. by trimming of printed components or high frequency circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、一般に、電気回路素子の製造に関し、より詳細には、基板層上に製造された受動素子のレーザトリミングシステム及び方法に関する。
基板層上に製造されたレジスタは、表面実装レジスタと比べて、顕著な電気性能上の利点をもたらす。しかし問題は、印刷回路基板その他の回路基板の製造業者は、基板層が製造されているときに、所望の公称値及び許容値で、これらのレジスタを基板層上に製造せねばならないことである。印刷されたレジスタは、典型的には、印刷回路基板その他の1つ又はそれ以上の積層体層の下の回路プラットフォーム内に埋め込まれているため、プラットフォーム製造業者は、通常は、後になって欠陥を修正することはできない。公称値及び許容値の両方が適正なレジスタを最初から製造することの必要性は、高収率及び高容量の埋め込みレジスタ工程にとって抑制的な要因である。これらの問題は、レジスタが多層上に印刷された印刷回路基板において特に明らかになっている。一層におけるレジスタが要求される仕様を満たさない場合には、回路基板全体が欠陥のあるものになる。結果として、多層の印刷回路基板、及び、多チップモジュール、ハイブリッド回路及びチップパッケージといった回路プラットフォームは、典型的には、非常に低い収率に悩まされる。
通常の手法では、レジスタが要求される公称値及び許容値に合致するように、レジスタのレーザトリミングを行うことによりこれらの問題を緩和しようと試みてきた。一般に、厚いポリマーレジスタに変化をもたらすには(より高いオーム)、(a)レジスタを通る電流経路を大きさ及び方向の点で減少させるか又は変更すること、及び、(b)電流が流れる方向に対して直角の断面積を減少させるか又は変更すること、という2つの基本的な方法がある。第1の方法は、典型的には、レジスタの一部を通してトリムスライスを作成して、電流が流れる方向に対する断面積に局部的な減少を生成することにより行われる。しかし、この方法は、スライスカットの周りの電界を歪ませ、より高い周波数でのレジスタのインピーダンスにおいて望ましくない変化をもたらすことがある。第2の手法は、プレーナカットを行って、電流が流れる方向におけるレジスタの断面積を減少させるものである。電流のマグニチュードだけが影響を受け、方向は影響を受けないため、高周波数のインピーダンスが大幅に影響を受けることはない。
もっと慣習的な四角形のレジスタに対しては、幾つかのトリミング形態が良好に機能するが、最近の環状レジスタの導入は、独特な問題を呈する。環状レジスタの異なる物理的な幾何学的形状のために、通常のレーザトリミング装置及び方法は、環状レジスタのレーザトリミングには適していないことがある。さらに、印刷回路基板の製造業者は、1つのレーザトリミング工具当たり100万ドルを越えることがある特殊目的のレーザトリミング装置の費用、又は、環状レジスタのレーザトリミングを行うように既存のレーザトリミング装置を修正する費用を背負うことに気が進まない場合がある。さらに、多数の埋め込みレジスタを有する回路基板層、又は多層上に印刷されたレジスタにおいては、各々のレジスタに対してレーザトリミング設定を選択する必要があるために、通常のレーザトリミング方法は、困難で時間のかかるものとなる。さらに、通常のレーザトリミング手法は、典型的には、有意義な方法により統計情報を収集して表示することがないため、回路基板の製造業者は、レーザトリミング工程、又は基になる印刷スクリーニング工程を調整するのに不十分な情報しかないことがある。
したがって、既存の手法に関連する問題を考慮して、素子をレーザトリミングするための改善されたシステム及び方法が必要である。
本発明の実施形態は、受動素子をレーザトリミングするための改善されたシステム及び方法を提供することにより、上記の問題の多くを緩和する。本発明の一実施形態においては、基板層上に印刷された各レジスタに対する抵抗値が測定される。次いで、レジスタは、測定された抵抗値及び各環状レジスタに関連する目標抵抗値に基づいて1つ又はそれ以上のビンに区分される。予測的なトリム処方を用いてレーザトリムファイルが各々のビンに割り当てられ、各々のレーザトリムファイルは、各レジスタがそれぞれの目標値に合致するようにするためのレーザドリルに対する一組の構成パラメータを定義する。次いで、ビンに割り当てられたレーザトリムファイルにしたがって、レーザドリルを用いて各々のビン内のレジスタをトリムすることができる。
本発明の他の実施形態は、ドリルパターンをレジスタ上に定めて、該レジスタ内にプレーナチャネルを形成するようにレーザトリムファイルを構成することができる。例えば、レーザドリルファイルは、レーザビームのステップサイズ、及び重なり係数、及び該レジスタ上での送りステップの数を含んで、レーザドリルが所望の形状及び深さのプレーナチャネルを形成するようにすることができる。さらに、トリムアプリケーションを用いて、トリムされた抵抗値の分布その他の統計情報を表示して、特定のビンに関連するレーザドリルファイルの性能を求めることができる。この統計情報は、レーザドリルファイルのパラメータを調整するために、回路基板製造業者により用いることができる。特殊目的のレーザトリミング装置の代わりに、容易に入手可能なレーザドリルを用いることにより、回路基板製造業者は、該製造業者が他の目的のために既に用いていることがある多目的レーザドリルを活かすことにより、装置費用を減らすことができる。さらに、予測的なトリム処方に基づいて、レーザドリルファイルをレジスタビンに対して自動的に割り当てることにより、各々のレジスタに対してレーザトリミング設定を選択する時間のかかる作業を避けることができる。他の実施形態においては、レーザトリムアプリケーションにより与えられた統計情報は、さらに、レーザトリミングの性能を高め、レーザトリミング工程又は基になる印刷スクリーン工程に関する十分な情報を与えることにより、回路基板の収率を増加させて、製造業者が適当な行動をとることを可能にする。
本発明のこれら及びその他の特徴及び利点は、当業者であれば、添付の図面と併せて、以下の詳細な説明からより明らかになるであろう。
本発明の実施形態は、印刷回路基板上の環状受動素子のような回路・基板層上の受動素子をレーザトリミングするためのシステム及び方法を提供する。以下の説明は、当業者が本発明を作成し、用いるのを可能にするために与えられる。特定の適用例の説明は、例として与えられるに過ぎない。好ましい実施形態の種々の修正、置換及び変形態様が当業者には明らかであり、ここに定められる一般的な原理は、本発明の精神及び範囲から離れることなく他の実施形態及び適用例に適用することができる。したがって、本発明は、述べられるか又は図示される実施形態に限定することを意図するものではなく、ここに開示される原理及び特徴と一致した最大範囲と合致するべきである。
図1Aを参照すると、本発明の原理を有利に実施することができる例示的なシステムのブロック図が全体を100により示されている。図示されるように、例示的なシステムは、スクリーンプリンタ110、抵抗テスタ112、トリムアプリケーション114、及びレーザドリル116を含む。作動において、スクリーンプリンタ110を用いて製造されたレジスタをもつ印刷回路基板その他の基板層が、抵抗テスタ112に与えられ、該印刷回路基板上の各々のレジスタを探査して、関連する抵抗を測定する。抵抗テスタ112は、各々のレジスタの位置(x、y座標)及び関連する抵抗値を与えるファイルを出力する。トリムアプリケーション114は、次いで、抵抗テスタ112の出力を用いて、スクリーン印刷報告を生成する。図2に関連してさらに詳細に説明されるように、この報告は、測定された抵抗値の分布、及び、次いでスクリーンプリンタ110により用いられる工程を調整するのに用いることができる他の統計情報を表示するように構成することができる。
特定の実施形態によれば、回路基板層は、誘電体層に積層された又は結合された1つ又はそれ以上の導電層で構成された複合平面層を含む。多層回路基板用途においては、回路基板層は、典型的には、誘電体層の両側に結合された2つの導電層で構成される。多層印刷回路基板は、多数の回路基板層を含む。誘電体層は、或る実施形態によれば、FR−406ガラス樹脂システムのようなものによって補強することができる。或いは、誘電体層は、カプトン、テフロン、又はポリアミドの場合におけるように補強しないものであってもよい。回路基板層の一実施形態は、誘電体の両側に結合された1/2オンス(0.0008”厚)の銅ホイルをもつ0.002”厚のFR−406誘電体層で構成される。
トリムアプリケーション114は、さらに、測定された抵抗値及び目標抵抗値に基づいて、レジスタを1つ又はそれ以上のビンに区分するように構成することができる。例えば、トリムアプリケーション114は、或る範囲の抵抗値を、所定のステップサイズ(例えば、0.5オーム)を有する複数のビンに分割するように構成することができる。同じ目標値を有するレジスタにおいては、トリムアプリケーション114は、これらのレジスタに対して測定された抵抗値を用いて、該レジスタを適当なビンに配置する。次いで、トリムアプリケーション114は、各々のビン内のレジスタがそのビンに対する目標抵抗値と合致するように、予測的なトリム処方に基づいて、レーザドリルファイルを各々のビンに割り当てる。各々のドリルファイルは、レジスタの材料及び幾何学的形状の知識を用いて、レーザビームのスポットサイズ、パルス持続時間、エネルギレベル、孔、角度などといったレーザドリル116の制御パラメータの組を定義し、該レーザドリル116を制御して、各々のビン内のレジスタを調整するように用いる。レーザドリルファイルは、予測的なトリム方法を用いてトリムする材料の量及びトリムパターンを定め、実際のレジスタ値を目標抵抗値と合致するように予測的に変化させる。
レーザドリル116が、対応するレーザドリルファイルにしたがって、各々のビン内のレジスタをトリムすると、トリムされた回路基板層は、次いで、抵抗テスタ112に与えられて、該回路基板層の第2のレジスタ試験を行うことができるようになる。抵抗テスタ112は、次いで、特定の回路基板が所定の通過/失敗基準を通過したかどうかに関する収率報告を生成する。トリムされたレジスタの測定された抵抗値は、さらに、トリムアプリケーション114に与えられて、測定された抵抗値の分布、及び、選択されたビンに関連するレーザドリルファイルの性能に関する他の統計情報を表示することができるようになる。以下にさらに詳細に説明されるように、この情報は、特定のビンに関連するトリム工具ファイルを調整するのに用いて、特定のレーザドリルファイルの性能を微調整することができる。
図1Bは、例示的なシステム及び本発明の一実施形態によるフロー図を示す。この工程プローは、製造工程における印刷回路基板又は基板層を処理する、より大きな工程フローの一部として示される。最初の工程ステップは、一般に、ブロック120として示される。次に、スクリーン印刷作動が行われる(ブロック122)。スクリーンプリンタを用いて、レジスタが印刷回路基板その他の基板層上に印刷される。レジスタは、第1試験作動において試験される(ブロック124)。トリムアプリケーションが稼動(ブロック126)する。一実施形態によれば、トリム作動は、抵抗値をもつ試験データをロードして分析すること、工具の組を構成すること、レジスタをドリル工具にマッピングすること、及びレーザドリルに与えられるべきファイルをフォーマットすることを含む。トリムファイルは、それぞれのレジスタの組にマップされて、レーザドリルに対するそれぞれのコマンドを具現するファイルがフォーマットされる。抵抗値に関する情報は、ブロック126から122までの関連により示されるように、工程を改善する目的のために、後のスクリーン印刷工程において用いることができる。レーザドリルは、トリムアプリケーションにより与えられた情報に基づいて作動する(ブロック128)。例えば、レジスタは、それぞれのレジスタにマップされたドリル工具によりトリムされる。このようなレーザドリル作動の後、第2の試験がレジスタ上で行われる(ブロック130)。トリムアプリケーションは、ここでも、第2の試験の情報に基づいて稼動する(ブロック132)。このような作動においては、トリムアプリケーションは、第2の試験において収集された抵抗データをロードして分析する。このような測定に基づいて、付加的なレーザトリミングを行うことができる。次に、結果としてもたらされる材料がさらに別の処理のために与えられる(ブロック134)。第1又は第2の試験から受け取った抵抗値に関する情報は、ブロック132から128までの関連により示されるように、工程を改善する目的のために、後のレーザドリル作動において用いることができる。
図1Cは、本発明の一実施形態によるトリムアプリケーションの詳細を含む例示的なシステムのブロック図を示す。図1Cに一般的に示されるシステムは、テスタ150、トリムアプリケーション152、トリムファイル154及びレーザドリル156を含む。トリムアプリケーション152は、抵抗値、区分モジュール160、割り当てモジュール162、及び割り当てファイル164を含む。割り当てファイル164は、ビン168、170、172、174といったビン166と、トリムファイル指定178、180、182及び184といったトリムファイル指定とを含む。トリムファイル154は、186、188、及び190といったファイルを含む。各々のファイルは、例示的なパラメータ194、196、198を含むパラメータ192のようなパラメータを含む。
トリムアプリケーション152は、テスタ150からの入力を受け取り、割り当て情報をレーザドリル156に与えるように構成される。レーザドリル156は、さらに、トリムファイル154も受け取る。トリムアプリケーション152は、試験されたそれぞれのレジスタについての抵抗値158をテスタ154から受け取る。トリムアプリケーション152の抵抗値158は、区分モジュール160に与えられ、この結果が割り当てモジュール162に与えられる。割り当てモジュール162は、割り当てファイル164を出力する。レジスタは、抵抗値に基づいて種々のビンに区分される。次いで、割り当てモジュール162によって、異なるトリムファイルがそれぞれのビンに割り当てられて、ビン166とそれぞれのトリムファイル指定176との間の割り当て165を含むファイルが作成される。割り当てファイル164及びトリムファイル154は、レーザドリル156にアップロードされて、該レーザドリルは、割り当てられたファイル及び割り当てられたトリムファイルに基づいて、それぞれのレジスタ上でドリル作動を行う。
図2Aを参照すると、本発明の一実施形態によるトリムアプリケーションの例示的なトリム工具割り当てインターフェースが、全体を200により示されている。例示的なインターフェースは、ユーザが迅速にスクリーン印刷及びレーザトリミングの工程制御の両方を視認することを可能にするグラフ表示の情報及び統計情報を与えることが意図される。図2Aの例示的なインターフェースは、スクリーン印刷後の回路画像に対する1200レジスタ試験の基板層の例示的なデータを表示する。区分された抵抗データは、画像210及び抵抗ビン220によって数値により表示される。本例においては、ビンの解像度は0.05オームであり、0.15オームの開始チャネル及び1.15オームの終了チャネルを有する。通過/失敗の結果は、一般に230で示されるように、ディスプレイの左上の角において平均値(A)及び分布(D)の両方が画像により表示され、コア当たりの全体の通過は、240において計算され表示される。さらに、レジスタコアの上方及び下方許容値が、一般に290で示される上方及び下方のラインにより示される。
ユーザは、ディスプレイの底部にあるコマンドボタン及び数値入力部を用いて、アプリケーションを制御する。コア当たりの画像数、及び画像当たりのレジスタ数は、最初に、一般に250で示されるディスプレイの底部において、トリムアプリケーションの中に入力される。ユーザは、次いで、ロードボタン251、252を用いて、データをトリムアプリケーションの中にロードすることができる。第1の試験ボタン255を押すことにより、ユーザは、第1のロードボタン251の上に示されるファイルに格納されたデータを区分して表示することができる(スクリーン印刷後に集められたデータに対応することができる)。逆に、第2の試験ボタン260を押すことにより、ユーザは、第2のロードボタン252の上に示されるファイルに格納されたデータを区分して表示することができる(レーザトリミング後に集められたデータに対応することができる)。このようにして、ユーザは、スクリーン印刷工程制御とレーザトリミング工程制御との間の調査を迅速に切り換えることができる。
区分Bボタン270は、第1及び第2の試験ボタン251、252の機能を行うのに加えて、レジスタをそれらの割り当てられたビンの中に区分して、レーザドリルファイルを各々のビンに割り当てる。抵抗ビンの割り当てに対するレーザドリルファイル番号は、一般に285により示されるインターフェースの上部におけるグレイの部分に表示される。前述のように、トリムアプリケーションは、割り当てられたビン内のレジスタの量に基づいてレーザドリルファイルを割り当てるため、目標抵抗仕様と合致するように変更しなければならない。例えば、図2Aに示されるように、レーザドリルファイル#35は、0.70の目標値に対して、ビン0.30内のレジスタに対する抵抗値において比較的大きい変化をもたらすように構成される。逆に、レーザドリルファイル#10は、0.70の目標値に対して、ビン0.65内のレジスタに対する抵抗値において比較的小さい段階的な変化をもたらす。
各々のレーザドリルファイルは、Hitachi NLC−1B21E−10C CO2レーザドリルのようなレーザドリルを制御するためのパラメータを含み、予測的なトリミング構成にしたがって、割り当てられたビン内のレジスタのプレーナトリミングを行う。例えば、環状レジスタにおいては、抵抗値(R)は、環状リング内径(d1)及び外径(d2)、抵抗体厚(T)及び抵抗体の抵抗率(ρ)を用いて、方程式(1)により表わされる。
Figure 0005091406
係数Kは、製造に起因する抵抗の減少を考慮する(例えば、印刷、積層、及び熱のサイクル)。方程式(2)は、方程式(1)のパラメータに対する環状レジスタの抵抗許容差の一次変化を表わす。
Figure 0005091406
方程式(2)は、環状レジスタの厚さの変化又は計画は、環状設計においては1より小さい自然対数の係数で乗じられることを示す。方程式(2)に表わされる構成を用いることにより、回路基板の製造業者は、プレーナ方法により環状レジスタを予測的にトリムするレーザドリルファイルを生成して、レジスタの厚さにおいて制御された段階的な変化を与えることができる。この方法により、小さな段階的な抵抗値の変化及び大きな抵抗値の変化の両方を達成することができる。次いで、トリムアプリケーションは、各々のレーザドリルファイルに関連する抵抗値の予測される変化を用いて、適当なレーザドリルファイルを適当な抵抗ビン内のレジスタに対して割り当てることができる。
本発明は、どのような特定の受動素子の形状にも、このような受動素子を製造する方法にも限定されるものではない。図示される環状レジスタのレーザトリミング技術は、1つの素子の種類の例である。本発明の精神は、他の受動素子、及びスクリーンされた印刷抵抗材料以外の材料に適用することができる。
本発明の特定の例示的な実施形態によれば、各々のレーザドリルファイルはレーザドリルを制御して、環状レジスタ内にプレーナトリムチャネルを形成する。図3に示されるように、例示的なレーザドリルファイルは、レーザビームのスポットサイズ、パルス持続時間、孔、エネルギ、角度、ステップサイズ、重なり係数、及び環状レジスタの周りの回転数といったパラメータを含み、レーザドリルが環状レジスタ上にドリルパターンを行って、プレーナトリムチャネルを形成するようにすることができる。例えば、幾つかの実施形態は、レーザドリルが、環状レジスタの一部の上に、所定の孔直径(da)を有するパルスを生成するようにし、次いで、該レーザドリルを移動させて、該環状レジスタの別の部分の上に別のパルスを生成するようにすることができる。この工程は、レーザドリルが、環状レジスタ内にプレーナトリムチャネルを切り込むまで繰り返すことができる。本例の場合におけるように、プレーナチャネルの幅は、図3に示されるようにd3と等しい。
本発明の他の実施形態においては、レーザドリルが環状レジスタの周りで1つの回転を完了すると、レーザドリルファイルは、該レーザドリルを所定の量だけずらして、より均一な側壁を有するプレーナチャネルを形成するためにパターンを繰り返すことができる。別の実施形態は、比較的大きな抵抗値の変化をもたらすために1つ又はそれ以上の回転を比較的高い電力レベルで行い、次いで、電力レベルを減少させて、よりきめ細かい抵抗値の変化をもたらすために、より低い電力設定において1つ又はそれ以上の回転を行うことができる。さらに他の実施形態は、比較的大きいステップサイズを1つ又はそれ以上の回転に用い、より小さいステップサイズを後続の回転に用いることができる。もちろん、他の実施形態は、上記の工程の組み合わせ又は別の制御パラメータの構成を用いて、レーザドリルが環状レジスタ内にプレーナトリムチャネルを形成するようにすることができる。
図2Aに戻ると、区分Bが実行されて、レーザドリルファイルがそれぞれの抵抗ビンに割り当てられた後に、ドリルフォーマットボタン280を用いて、レーザドリルにアップロードすることができるフォーマットされたプログラムを生成することができる。このフォーマットされたプログラムは、本質的には、各々のレジスタの位置(x、y座標)を、そのレジスタに関連するレーザドリルファイルの中に組み込んで、次いで、すべてのレジスタのためのレーザドリルファイルを連結させて単一のファイルにする。このようにして、単一のファイルを作成してレーザトリミングを行うことができる。各々の抵抗ビンに関連するレーザドリルファイルに基づいて、レーザドリルに対するフォーマットされたプログラムを自動的に生成することにより、本発明の実施形態によるレーザトリミングは、困難で時間がかかることが多い、レーザトリミング設定を回路基板層上の各々の個々のレジスタに割り当てる工程を避けることができる。さらに、以下に述べられるように、レーザトリミング工程は、測定された性能に基づいて、個々のビンに関連するレーザトリムファイルを修正することにより容易に調整して、該レーザトリミング工程を微調整することができる。
図2Bを参照すると、本発明の実施形態によるレーザトリミングを行った後のトリム工具割り当てインターフェースの例示的な出力が示されている。図2Aに関して上述されたように、ユーザは、第2のロードボタン251を押して、データを格納するファイル名を入れることにより、レーザトリミング後データをロードすることができる。レーザトリミング後データは、次いで、第2の試験ボタン260を押すことにより視認することができる。図2A及び図2Bを比較すると、レーザトリミング後のすべての画像に対する抵抗値は、レーザトリミング前の抵抗値より、目標許容差にはるかに近い。さらに、本例における6つの画像すべては、通過パラメータ240により示されるように、レーザトリミング後に、適用可能な受け入れ基準に合格した。
さらにレーザトリミング工程を改善するために、図2Bの例示的なインターフェースは、さらに、個々のレーザドリルファイルの性能を監視し調整するための工具を含む。レーザドリルファイル番号をボックス292に入れて、工具分散ボタン293を押すことにより、ユーザは、ボックス295において、その特定のレーザドリルファイル番号を用いてトリムされたレジスタの抵抗値の分布を視認することができる。この情報を用いて、例えば、電力レベル、ステップサイズ、回転数その他の構成パラメータを調整することにより、レーザドリルファイルを調整することができる。
図4A及び図4Bを参照すると、本発明の実施形態により行われた工程によって達成された例示的な収率が示されている。両方の表において、本発明の実施形態により、第1の試験は、スクリーン印刷後の抵抗結果を与え、第2の試験は、レーザトリミング後の抵抗結果を与える。収率の列は、列に上に挙げられた公称平均に対する通過/失敗結果を与える。最初の2つの試験における0.70オームから最終試験における0.60オームへの公称変化の理由は、積層工程における抵抗材料の反応と関係がある。図4A及び図4Bに示されるように、コアは、スクリーン印刷工程のみを用いたときは非常に低い収率を経験した。しかし、本発明の実施形態によるレーザトリミングを受けた後、収率は、それぞれ96%及び87%まで増加した。
図5は、本発明の実施形態により行われた工程によって達成された層状回路基板の例示的な収率を示す。図5に示される表は、図4A及び図4Bに示されるレジスタのコア層の結果を組み合わせた後の結果を示す。図5の多層印刷回路基板は、2つの埋め込みコア層を含むため、2つの層の個々の収率は、最良の全体収率を達成するように最適化されなければならない。図5に示されるように、個々の画像に対する最終試験後の85%の収率により示されるように、積層後の収率損失は、非常に小さいものであった。これらの結果は、典型的には、多層印刷回路基板、及び多チップモジュール、ハイブリッド回路及びチップパッケージといった他の回路プラットフォームにおける埋め込み受動素子により経験される著しく低い収率を克服する際に、本発明の実施形態を用いる利点を示す。
本発明は、例示的な実施形態を参照して述べられたが、当業者であれば、本発明は、開示された又は図示された実施形態に限定されるものではなく、逆に、幾多の他の修正、置換、変形態様、及び特許請求の精神及び範囲内に含まれる幅広い等価な構成をカバーすることが意図されることが容易に分かるであろう。
本発明の原理を有利に実施することができる例示的なシステムのブロック図を示す。 例示的なシステム及び本発明の一実施形態によるフロー図を示す。 本発明の一実施形態によるトリムアプリケーションの詳細を含む例示的なシステムのブロック図を示す。 本発明の一実施形態による例示的なトリム工具割り当てインターフェースを示す。 本発明の一実施形態によるレーザトリミングを行った後のトリム工具割り当てインターフェースの例示的な出力を示す。 本発明の一実施形態による環状レジスタのプレーナトリミングを行うための例示的なレーザトリミングパターンを示す。 本発明の実施形態により行われた工程によって達成された例示的な収率を示す。 本発明の実施形態により行われた工程によって達成された例示的な収率を示す。 本発明の実施実施形態により行われた工程によって達成された層状回路基板の例示的な収率を示す。

Claims (26)

  1. 印刷回路基板上のレジスタをレーザトリミングする方法であって、
    前記印刷回路基板上の一組のレジスタの各レジスタについての抵抗値を測定し、
    測定された抵抗値及び各レジスタに関連する目標抵抗値に基づいて、前記レジスタを1つ又はそれ以上のビンに区分し、
    各々が各レジスタをそれぞれの目標値に合致させるようにするためのレーザドリルを制御するために用いる構成パラメータを定義するレーザトリムファイルを、抵抗の変化を示す式に基づいて、各々のビンに割り当て、
    前記ビンに割り当てられたレーザトリムファイルにしたがって、前記レーザドリルを用いて、各々のビン内のレジスタをトリムして各レジスタの抵抗値をより高くすることからなり、
    前記レーザトリムファイルが、さらに、該レジスタ内にドリルによって形成される平らな溝の位置決めるためのドリルパターンを該レジスタ上に定義するものである、
    ことを特徴とする方法。
  2. 前記レーザトリムファイルにより定義される前記構成パラメータが、少なくとも、前記レーザドリルのスポットサイズ及び電力レベルを含む請求項1に記載の方法。
  3. 前記レジスタが環状レジスタからなる請求項1に記載の方法。
  4. 前記レーザトリムファイルが、少なくとも、プレーナチャネルを形成するためのステップサイズ、重なり係数及び前記レジスタ上での送りステップ数を含む請求項3に記載の方法。
  5. 特定のビンに関連するトリムされた各レジスタの抵抗値を測定し、
    前記特定のビン内のトリムされたレジスタの測定された抵抗値の分布に基づいて、該特定のビンに関連する前記レーザトリムファイルを調整する、
    ことをさらに含む請求項1に記載の方法。
  6. 特定のビンに関連するトリムされた各レジスタの抵抗値を測定し、
    前記トリムされた抵抗値の分布を表示する、ことをさらに含む請求項1に記載の方法。
  7. 各々のビンに関連する測定された抵抗値の分布を表示する、ことをさらに含む請求項1
    に記載の方法。
  8. 印刷回路基板上に形成されたレジスタをレーザトリミングするためのシステムであって、
    前記印刷回路基板上に形成された一組のレジスタの各々のレジスタに対する抵抗値を測定する
    ように構成されたテスタ、
    測定された抵抗値及び各々のレジスタに関連する目標抵抗値に基づいて、前記レジスタを1つ又はそれ以上のビンに区分し、
    抵抗の変化を示す式に基づいて、レーザトリムファイルを各々のビンに割り当てて、各々のレジスタをそれぞれの目標値と合致させる、
    ように構成されたトリムアプリケーション、及び、
    前記ビンに割り当てられたレーザトリムファイルにしたがって、各々のビン内のレジスタをトリムして各レジスタの抵抗値をより高くするように構成されたレーザドリル、
    を備え、
    各々のレーザトリムファイルは、前記レーザドリルを制御するために用いるパラメータを定義するものであり、
    前記レーザトリムファイルが、さらに、前記レジスタ上にドリルによって形成される平らな溝の位置を決めるドリルパターンを定めて、該レジスタ内に平らな溝を形成するようになった、
    ことを特徴とするシステム。
  9. 前記レーザトリムファイルにより定められた前記構成パラメータが、少なくとも、前記
    レーザドリルのスポットサイズ及び電力レベルを含む請求項8に記載のシステム。
  10. 前記レジスタが環状レジスタからなる請求項8に記載のシステム。
  11. 前記レーザトリムファイルが、少なくとも、プレーナチャネルを形成するためのステッ
    プサイズ、重なり係数及び前記レジスタ上での送りステップの数を含む請求項11に記載のシステム。
  12. 前記テスタが、さらに、特定のビンに関連する各々のトリムされた環状レジスタの抵抗
    値を測定するように構成された請求項8に記載のシステム。
  13. 前記レーザトリムアプリケーションが、さらに、前記特定のビン内の前記トリムされた
    レジスタの前記測定された抵抗値の分布に基づいて、該特定のビンに関連するレーザトリムファイルを調整するように構成された請求項12に記載のシステム。
  14. 前記レーザトリムアプリケーションが、さらに、前記トリムされた抵抗値の分布を表示
    するように構成された請求項12に記載のシステム。
  15. 前記レーザトリムアプリケーションが、さらに、各々のビンに関連する測定された抵抗
    値の分布を表示するように構成された請求項8に記載のシステム。
  16. 印刷回路基板上のレジスタをレーザトリミングするレーザトリミング機器であって、
    コンピュータ読取可能プログラムを格納するコンピュータ使用可能媒体と、
    コンピュータと、
    を含み、前記コンピュータ読取可能プログラムが、
    前記印刷回路基板上の一組のレジスタの各々のレジスタに対する抵抗値を受け取る手段と、
    測定された抵抗値及び各々のレジスタに関連する目標抵抗値に基づいて、前記レジスタを1つ又はそれ以上のビンに区分する手段と、及び、
    各々が、各レジスタの抵抗値をより高くしてそれぞれの目標値に合致させるためのレーザドリルを制御するために用いる構成パラメータを定義する、レーザトリムファイルを、抵抗の変化を示す式に基づいて、各々のビンに割り当てる手段と、
    前記レーザドリルにアップロードするために、それぞれのレーザトリムファイルに対するそれぞれのレジスタの割り当てを有するファイルを出力する手段として、前記コンピュータを機能させるコンピュータ読取可能プログラムであり、
    前記レーザトリムファイルが、さらに、該レジスタ内にドリルによって形成される平らな溝の位置を決めるためのドリルパターンを該レジスタ上に定義するものである、
    ことを特徴とするレーザトリミング機器。
  17. 前記レーザトリムファイルにより定義された前記構成パラメータが、少なくとも、前記レーザドリルのスポットサイズ及び電力レベルを含む請求項16に記載のレーザトリミング機器。
  18. 前記レジスタが環状レジスタからなる請求項16に記載のレーザトリミング機器。
  19. 前記レーザトリムファイルが、少なくとも、プレーナチャネルを形成するためのステップサイズ、重なり係数及び前記レジスタ上での送りステップの数を含む請求項16に記載のレーザトリミング機器。
  20. 特定のビンに関連する各々のトリムされた環状レジスタの抵抗値を受け取る手段と、
    前記特定のビン内の前記トリムされた環状レジスタの測定された抵抗値の分布に基づいて、該特定のビンに関連する前記レーザトリムファイルを調整する手段と、
    をさらに含む請求項16に記載のレーザトリミング機器。
  21. 特定のビンに関連する各々のトリムされた環状レジスタの抵抗値を受け取る手段と、
    前記トリムされた抵抗値の分布を表示する手段と、
    をさらに含む請求項16に記載のレーザトリミング機器。
  22. 各々のビンに関連する測定された抵抗値の分布を表示する手段をさらに含む請求項16に記載のレーザトリミング機器。
  23. レーザトリミングに用いられるコンピュータに読み取り可能な媒体であって、
    各々が、印刷回路基板上に形成された各レジスタをそれぞれの目標値に合致させるようにするためのレーザドリルを制御するために用いる構成パラメータを定議する、レーザトリムファイルのライブラリを保存する手段、
    前記印刷回路基板上の一組のレジスタの各々のレジスタに対する抵抗値を受け取る手段、
    測定された抵抗値及び各々のレジスタに関連する目標抵抗値に基づいて、前記レジスタを1つ又はそれ以上のビンの中に区分する手段、
    各々が、各レジスタの抵抗値をより高くしてそれぞれの目標値に合致させるためのレーザドリルに対する前記一組の構成パラメータを定義する、レーザトリムファイルを、抵抗の変化を示す式に基づいて、各々のビンに割り当てる手段、及び、
    前記レーザドリルにアップロードするために、それぞれのレーザトリムファイルに対するそれぞれのレジスタの割り当てを有するファイルを出力する手段として、コンピュータを機能させるプログラムを格納し、
    前記レーザトリムファイルが、さらに、該レジスタ内にドリルによって形成される平らな溝の位置を決めるためのドリルパターンを該レジスタ上に定義するものである媒体。
  24. 前記レーザトリムファイルにより定められた前記構成パラメータが、少なくとも、前記レーザドリルのスポットサイズ及び電力レベルを含む請求項23に記載の媒体。
  25. 前記レーザトリムファイルが、少なくとも、プレーナチャネルを形成するためのステップサイズ、重なり係数及び前記レジスタ上での送りステップの数を含む請求項23に記載の媒体。
  26. 前記レーザトリムファイルが、エクセロンフォーマットからなる請求項23に記載の媒体。
JP2005510391A 2002-11-21 2003-11-20 レジスタのレーザトリミング Expired - Lifetime JP5091406B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10/302,099 2002-11-21
US10/302,099 US6972391B2 (en) 2002-11-21 2002-11-21 Laser trimming of annular passive components
US10/454,253 US6940038B2 (en) 2002-11-21 2003-06-03 Laser trimming of resistors
US10/454,253 2003-06-03
PCT/US2003/037439 WO2004049401A2 (en) 2002-11-21 2003-11-20 Laser trimming of resistors

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010227896A Division JP5095796B2 (ja) 2002-11-21 2010-10-07 レジスタのレーザトリミング

Publications (2)

Publication Number Publication Date
JP2006508551A JP2006508551A (ja) 2006-03-09
JP5091406B2 true JP5091406B2 (ja) 2012-12-05

Family

ID=32396703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005510391A Expired - Lifetime JP5091406B2 (ja) 2002-11-21 2003-11-20 レジスタのレーザトリミング

Country Status (5)

Country Link
US (1) US7329831B2 (ja)
EP (1) EP1567302B8 (ja)
JP (1) JP5091406B2 (ja)
AU (1) AU2003291150A1 (ja)
WO (1) WO2004049401A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7297896B2 (en) 2002-11-21 2007-11-20 Hadco Santa Clara, Inc. Laser trimming of resistors
WO2004049401A2 (en) 2002-11-21 2004-06-10 Sanmina-Sci Corporation Laser trimming of resistors
CN101023500B (zh) * 2004-09-13 2011-12-07 电子科学工业公司 在激光微调电阻器期间降低热电效应
US20090199141A1 (en) * 2008-02-06 2009-08-06 Anritsu Company Systems and methods for prototyping and testing electrical circuits in near real-time
WO2014028068A1 (en) 2012-08-17 2014-02-20 Flextronics Ap, Llc Media center
EP2903009A1 (en) 2014-02-04 2015-08-05 Telefonaktiebolaget L M Ericsson (publ) Electronic device, circuit and method for trimming electronic components

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3388461A (en) * 1965-01-26 1968-06-18 Sperry Rand Corp Precision electrical component adjustment method
US4301439A (en) * 1978-12-26 1981-11-17 Electro Materials Corp. Of America Film type resistor and method of producing same
US4566936A (en) * 1984-11-05 1986-01-28 North American Philips Corporation Method of trimming precision resistors
US4795881A (en) * 1987-06-02 1989-01-03 Teradyne, Inc. Curved electrical components and laser trimming thereof
US4998207A (en) * 1988-02-01 1991-03-05 Cooper Industries, Inc. Method of manufacture of circuit boards
US4870746A (en) * 1988-11-07 1989-10-03 Litton Systems, Inc. Method of making a multilayer printed circuit board having screened-on resistors
JPH03214602A (ja) * 1990-01-18 1991-09-19 Matsushita Electric Ind Co Ltd 電子回路部品の製造方法
JP2523934B2 (ja) * 1990-04-26 1996-08-14 松下電器産業株式会社 サ―マルヘッドの抵抗値トリミング法
JP2818489B2 (ja) * 1990-12-29 1998-10-30 京セラ株式会社 薄膜サーマルヘッドの抵抗体トリミング方法
US5404143A (en) * 1991-06-12 1995-04-04 Intellectual Property Development Associates Of Connecticut, Inc. Network swappers and circuits constructed from same
JPH05135911A (ja) * 1991-07-02 1993-06-01 Tateyama Kagaku Kogyo Kk サーミスタのトリミング方法
US5994755A (en) * 1991-10-30 1999-11-30 Intersil Corporation Analog-to-digital converter and method of fabrication
US5481129A (en) * 1991-10-30 1996-01-02 Harris Corporation Analog-to-digital converter
US5856695A (en) * 1991-10-30 1999-01-05 Harris Corporation BiCMOS devices
TW222364B (ja) * 1992-05-28 1994-04-11 Digital Equipment Corp
US5443534A (en) * 1992-07-21 1995-08-22 Vlt Corporation Providing electronic components for circuity assembly
US5420515A (en) * 1992-08-28 1995-05-30 Hewlett-Packard Company Active circuit trimming with AC and DC response trims relative to a known response
US5265114C1 (en) * 1992-09-10 2001-08-21 Electro Scient Ind Inc System and method for selectively laser processing a target structure of one or more materials of a multimaterial multilayer device
US5502468A (en) * 1992-12-28 1996-03-26 Tektronix, Inc. Ink jet print head drive with normalization
US5347258A (en) * 1993-04-07 1994-09-13 Zycon Corporation Annular resistor coupled with printed circuit board through-hole
US5603847A (en) * 1993-04-07 1997-02-18 Zycon Corporation Annular circuit components coupled with printed circuit board through-hole
US5504470A (en) * 1993-10-12 1996-04-02 Cts Corporation Resistor trimming process for high voltage surge survival
US5504681A (en) * 1994-06-29 1996-04-02 Ford Motor Company Mass air flow sensor calibration
CA2150502A1 (en) * 1994-08-05 1996-02-06 Michael F. Mattes Method and apparatus for measuring temperature
JP3114006B2 (ja) * 1994-08-29 2000-12-04 セイコーインスツルメンツ株式会社 半導体装置、及び、その製造方法
US5540092A (en) * 1994-10-31 1996-07-30 Handfield; Michael System and method for monitoring a pneumatic tire
US5504986A (en) * 1995-03-02 1996-04-09 Hewlett-Packard Company Method of manufacturing collinear terminated transmission line structure with thick film circuitry
JP3552791B2 (ja) * 1995-06-13 2004-08-11 松下電器産業株式会社 電子部品実装方法及び装置
US5900530A (en) * 1995-07-31 1999-05-04 Motorola, Inc. Method for testing pressure sensors
US5701097A (en) * 1995-08-15 1997-12-23 Harris Corporation Statistically based current generator circuit
US5600071A (en) * 1995-09-05 1997-02-04 Motorola, Inc. Vertically integrated sensor structure and method
US5779918A (en) * 1996-02-14 1998-07-14 Denso Corporation Method for manufacturing a photo-sensor
JPH09270308A (ja) * 1996-03-29 1997-10-14 Chichibu Onoda Cement Corp 面状厚膜抵抗体及びその抵抗値調整方法
US5946210A (en) * 1996-04-19 1999-08-31 Vlt Corporation Configuring power converters
US5881451A (en) * 1996-06-21 1999-03-16 Xerox Corporation Sensing the temperature of a printhead in an ink jet printer
JPH1032110A (ja) * 1996-07-16 1998-02-03 Matsushita Refrig Co Ltd 厚膜抵抗体のレーザトリミング方法
US5850171A (en) * 1996-08-05 1998-12-15 Cyntec Company Process for manufacturing resistor-networks with higher circuit density, smaller input/output pitches, and lower precision tolerance
US5771012A (en) * 1996-09-11 1998-06-23 Harris Corporation Integrated circuit analog-to-digital converter and associated calibration method and apparatus
US5958606A (en) * 1997-02-05 1999-09-28 Cyntec Company Substrate structure with adhesive anchoring-seams for securely attaching and boding to a thin film supported thereon
US5753571A (en) * 1997-02-13 1998-05-19 E. I. Du Pont De Nemours And Company Lead and cadmium-free encapsulant composition
AT406025B (de) * 1997-07-22 2000-01-25 M & R Automatisierung Von Indu Mess- und sortieranlagen zum messen und sortieren von widerstandskörper sowie ein verfahren
US6107909A (en) * 1997-08-27 2000-08-22 Microlectronic Modules Corporation Trimmed surge resistors
US5874887A (en) * 1997-08-27 1999-02-23 Kosinski; John P. Trimmed surge resistors
US5969658A (en) * 1997-11-18 1999-10-19 Burr-Brown Corporation R/2R ladder circuit and method for digital-to-analog converter
US5994997A (en) * 1997-11-24 1999-11-30 Motorola, Inc. Thick-film resistor having concentric terminals and method therefor
US5926123A (en) * 1997-12-08 1999-07-20 Raytheon Company Self calibration circuitry and algorithm for multipass analog to digital converter interstage gain correction
US6100815A (en) * 1997-12-24 2000-08-08 Electro Scientific Industries, Inc. Compound switching matrix for probing and interconnecting devices under test to measurement equipment
US5977797A (en) * 1997-12-30 1999-11-02 Lsi Logic Corporation Method and apparatus for transferring data on a voltage biased data line
US6084424A (en) * 1997-12-30 2000-07-04 Lsi Logic Corporation Adjustable biasing voltage for a bus line and associated method
US6072943A (en) * 1997-12-30 2000-06-06 Lsi Logic Corporation Integrated bus controller and terminating chip
US5973631A (en) * 1998-01-20 1999-10-26 Raytheon Company Test circuit and method of trimming a unary digital-to-analog converter (DAC) in a subranging analog-to-digital converter (ADC)
US5939693A (en) * 1998-02-02 1999-08-17 Motorola Inc. Polynomial calculator device, and method therefor
US5995033A (en) * 1998-02-02 1999-11-30 Motorola Inc. Signal conditioning circuit including a combined ADC/DAC, sensor system, and method therefor
US6041007A (en) * 1998-02-02 2000-03-21 Motorola, Inc. Device with programmable memory and method of programming
US6269151B1 (en) * 1998-03-13 2001-07-31 At&T Corp. System and method for delivering voice messages to voice mail systems
US6225035B1 (en) * 1998-03-18 2001-05-01 Motorola, Inc. Method for forming a thick-film resistor
FR2780601B1 (fr) * 1998-06-24 2000-07-21 Commissariat Energie Atomique Procede de depot par plasma a la resonance cyclotron electronique de couches de carbone emetteur d'electrons sous l'effet d'un champ electrique applique
US6150681A (en) * 1998-07-24 2000-11-21 Silicon Microstructures, Inc. Monolithic flow sensor and pressure sensor
US5977863A (en) * 1998-08-10 1999-11-02 Cts Corporation Low cross talk ball grid array resistor network
US6120835A (en) * 1998-10-05 2000-09-19 Honeywell International Inc. Process for manufacture of thick film hydrogen sensors
JP3943264B2 (ja) * 1998-10-20 2007-07-11 ローム株式会社 サーマルプリントヘッドのトリミング方法
US6020785A (en) * 1998-10-23 2000-02-01 Maxim Integrated Products, Inc. Fixed gain operational amplifiers
US6180164B1 (en) * 1998-10-26 2001-01-30 Delco Electronics Corporation Method of forming ruthenium-based thick-film resistors
US6225576B1 (en) * 1999-04-20 2001-05-01 Cts Corporation Shear beam load cell
US6187372B1 (en) * 1999-04-29 2001-02-13 Agilent Technologies, Inc. Method for producing large area thick film resistors with uniform thickness
US6268225B1 (en) * 1999-07-15 2001-07-31 Viking Technology Corporation Fabrication method for integrated passive component
US6259151B1 (en) 1999-07-21 2001-07-10 Intersil Corporation Use of barrier refractive or anti-reflective layer to improve laser trim characteristics of thin film resistors
US6140872A (en) * 1999-10-28 2000-10-31 Burr-Brown Corporation Offset-compensated amplifier input stage and method
US6246312B1 (en) * 2000-07-20 2001-06-12 Cts Corporation Ball grid array resistor terminator network
JP2002043195A (ja) * 2000-07-27 2002-02-08 Hitachi Metals Ltd 電子部品の特性調整方法
JP2002144056A (ja) * 2000-11-06 2002-05-21 Ibiden Co Ltd レーザトリミングステージ
US6875950B2 (en) * 2002-03-22 2005-04-05 Gsi Lumonics Corporation Automated laser trimming of resistors
KR20050054951A (ko) * 2002-09-20 2005-06-10 와이어쓰 홀딩스 코포레이션 튜불린 억제제의 합성에 유용한 중간체의 합성방법
WO2004049401A2 (en) 2002-11-21 2004-06-10 Sanmina-Sci Corporation Laser trimming of resistors

Also Published As

Publication number Publication date
EP1567302A2 (en) 2005-08-31
EP1567302B8 (en) 2013-05-15
WO2004049401A2 (en) 2004-06-10
AU2003291150A8 (en) 2004-06-18
JP2006508551A (ja) 2006-03-09
US20050168318A1 (en) 2005-08-04
AU2003291150A1 (en) 2004-06-18
EP1567302A4 (en) 2009-07-29
US7329831B2 (en) 2008-02-12
WO2004049401A3 (en) 2005-02-17
EP1567302B1 (en) 2013-02-27

Similar Documents

Publication Publication Date Title
JP5095796B2 (ja) レジスタのレーザトリミング
US7329831B2 (en) Laser trimming of resistors
US20090031273A1 (en) Method for stacked pattern design of printed circuit board and system thereof
JP2010529688A (ja) 基板装置の設計またはシミュレーションに保護用の電圧で切替え可能な絶縁材料を導入するためのシステムおよび方法
US20090178271A1 (en) Method of making circuitized substrates having film resistors as part thereof
KR101223540B1 (ko) 반도체 장치, 그의 칩 아이디 부여 방법 및 그의 설정 방법
JP2003249763A (ja) 多層配線基板及びその製造方法
US4649497A (en) Computer-produced circuit board
US7297896B2 (en) Laser trimming of resistors
WO2008011296A2 (en) Process and system for quality management and analysis of via drilling
CN100511244C (zh) 零部件安装基板用分析方法
JPH07192961A (ja) 積層電子部品、その製造方法およびその特性測定方法
US6917848B1 (en) Production system for printed wiring board
JP4223412B2 (ja) メッキリード評価プログラム、このメッキリード評価プログラムを記録したコンピュータ読み取り可能な記録媒体を備えた評価装置、およびこれらメッキリード評価プログラムまたは評価装置を用いて設計されたプリント配線板
US6535782B1 (en) Automatic optioning method for printed circuit boards
KR101850894B1 (ko) 3d 프린팅을 위한 적층형 회로 제작 방법, 이를 수행하는 적층형 회로 제작 시스템, 및 이를 저장하는 기록매체
US20240260201A1 (en) Uv curable dielectric materials for 3d printing and 3d printing systems with the same
JP2003234579A (ja) チップ型抵抗体を内蔵した多層プリント配線板の製造方法。
JP4764319B2 (ja) 多層配線構造検討システム
CN116796690A (zh) 三维模型不简化区域的选取方法与三维模型的简化机制
US20070236895A1 (en) Via resistor structure and method for trimming resistance value
JP2006066694A (ja) 多層電子部品の特性調整方法及び特性調整装置
JPH0832241A (ja) セラミック多層基板に形設される抵抗素子及びその形成方法
JP2004228397A (ja) 積層チップコンデンサを内蔵した多層プリント配線板の製造方法
CN118201212A (zh) 电压分布均衡的方法和pcb板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090706

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091006

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100607

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101004

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101207

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5091406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term