CN116796690A - 三维模型不简化区域的选取方法与三维模型的简化机制 - Google Patents

Abstract

本发明提供了一种多层金属电路结构的三维模型的不简化区域的选取方法，其是在多层金属电路结构的布局设计的完整三维模型中选取第一不简化区域，上述完整三维模型包含有复数布局层，上述第一不简化区域的选取方法包含有第一至第四选取模式的至少一种。通过本发明的不简化区域的选取方法，可以有效地以程序化的方式简化整个完整三维模型，缩短整体电性模拟的时间。

Description

三维模型不简化区域的选取方法与三维模型的简化机制

技术领域

本发明涉及一种多层金属电路结构的布局设计中的三维模型的建模与电性模拟，特别是涉及一种多层金属电路结构的布局设计中的三维模型的不简化区域的选取方法以及自动化简化机制，能够有效地简化多层金属电路结构的三维模型，加速获得电性模拟结果。

背景技术

多层金属电路结构(例如电路板)在进行布局设计时，工程师须对多层金属电路结构的三维模型进行电性模拟，以确保多层金属电路结构内所传输的高速讯号的完整性。随着多层金属电路结构的布局的设计越趋复杂，现有的多层金属电路结构的布局层可能高达十二层或者是更多，而且随着在待模拟的多层金属电路结构内传输的传输讯号的速度越来越快(例如传输速度超过5GHz、射频讯号或者是支持PCle4、USB3.2、Thunderbolt的接口的传输讯号)，且需要进行电性模拟的项目越来越多的原因，如果工程师单纯用多层金属电路结构的完整三维模型的方式来对多层金属电路结构进行电性模拟，在未简化上述完整三维模型的状况下，完整三维模型的电性模拟的求解将会非常耗时，甚至会影响到后续送交打件的期程。

为了有效解决上述完整三维模型的电性模拟的求解耗时的问题，在通常情况下，有经验的工程师会依据其自身的经验来简化多层金属电路结构的完整三维模型中不影响求解准确性的区域，以求加速电性模拟的求解。但是上述简化模型的做法，仍是依靠人工判断的方式来简化多层金属电路结构的布局，也就是无法自动化地且更快速地对多层金属电路结构进行电性模拟，可知现有的多层金属电路结构的电性模拟的做法未得到完善而且尚有改善的空间。

发明内容

有鉴于此，本发明的其中一个目的在于针对现有多层金属电路结构的电性模拟的做法的各项缺失进行改良，进而提出一种崭新的多层金属电路结构的三维模型的不简化区域的选取方法以及三维模型的自动化简化机制，其能有效率地且自动化地建立出简化三维模型，加速三维模型的电性模拟的求解。

依据本发明所提供的一种多层金属电路结构的三维模型的不简化区域的选取方法，是在多层金属电路结构的布局设计的完整三维模型中选取第一不简化区域，上述完整三维模型包含有复数布局层，上述第一不简化区域的选取方法包含有至少一种以下所述的选取模式：

第一选取模式：在完整三维模型的布局层中的表层寻找焊垫群组，焊垫群组包含有复数个接地焊垫以及至少一个讯号输入输出焊垫；以至少一个讯号输入输出焊垫为中心，在至少一个讯号输入输出焊垫的外围寻找预定数量的接地焊垫；选取包络有预定数量的接地焊垫以及至少一个讯号输入输出焊垫的区块为第一区块；在完整三维模型的布局层中，寻找具有接地金属区且接地金属区位于上述焊垫群组下方的布局层，其中焊垫群组内的接地焊垫通过复数个接地穿孔电连接接地金属区，接地金属区内部还设有一个或多个接地过孔，接地穿孔位于一个或多个接地过孔的外围，选取并包络有一个或多个接地过孔的区域以及预定数量的接地穿孔的区域为第一区域；联集第一区块与第一区域为第一不简化区域。

第二选取模式：在完整三维模型的布局层中的表层寻找焊垫群组，焊垫群组包含有复数个接地焊垫以及至少一个讯号输入输出焊垫；在表层寻找连接至少一个讯号输入输出焊垫并与至少一个讯号输入输出焊垫共平面的讯号迹线，并在布局层中寻找电连接讯号迹线的讯号导电穿孔(Signal via)，其中讯号导电穿孔是通过布局层中的第M层至第N层，M和N都为正整数并且M小于N；在布局层中的第M层的上一层至第N层的下一层的范围中，以讯号导电穿孔为中心逐层寻找预定数量且邻近于讯号导电穿孔的复数个接地穿孔，包络预定数量的接地穿孔与讯号导电穿孔的区域为第一不简化区域。

第三选取模式：在完整三维模型的布局层中，寻找具有讯号迹线以及位于讯号迹线的一侧的第一共平面接地金属区的布局层，第一共平面接地金属区是沿着讯号迹线延伸；分割讯号迹线成复数个讯号迹线单元；逐一地以讯号迹线单元中的每一个为中心，在第一共平面接地金属区的区块内逐层在布局层中寻找具有第一参考接地区的布局层，并在布局层中逐层寻找预定数量且电连接第一共平面接地金属区与第一参考接地区的复数个第一接地穿孔，包络预定数量的第一接地穿孔与各讯号迹线单元的区域为第一不简化区域单元；在布局层中的各层联集各第一不简化区域单元以及讯号迹线，选取上述联集各第一不简化区域单元与讯号迹线后的区域为第一不简化区域。

第四选取模式：在完整三维模型的布局层中，寻找具有第一接地金属区且第一接地金属区内部设有接地过孔的布局层、位于接地过孔一侧的讯号迹线以及位于接地过孔的另一侧的第二接地金属区；沿着接地过孔的周围寻找预定数量且电连接第一接地金属区与第二接地金属区的复数个接地穿孔；包络讯号迹线、接地过孔的周围中含有预定数量的接定穿孔的区域以及与第二接地金属区，并选取上述包络后的区域为第一不简化区域。

通过上述不同的选取模式而选出的一个或多个第一不简化区域，这些第一不简化区域都是高速讯号在多层金属电路结构内传递的过程中，高速讯号会大幅影响的区域，因此上述所选出的第一不简化区域如果予以保留其完整结构，可维持电性模拟的准确性。另一方面，将完整三维模型中第一不简化区域以外的区域以金属结构进行取代，将可大幅地简化多层金属电路结构的三维模型，缩短整体电性模拟的时间，而且本发明是以程序化且自动化的方式来重现工程师的人为判断，也可大幅降低对于资深工程师的电性模拟经验的依赖。

在其中一个方面，在第二选取模式中，是选择预定数量的接地穿孔中距离讯号导电穿孔最远者，并定义讯号导电穿孔与预定数量的接地穿孔中最远者之间的距离为选择半径，依据选择半径来选取第一不简化区域。

在另一个方面，在上述第三选取模式中，通常在讯号迹线的相对两侧都设有共平面的接地金属区，因此本发明还在讯号迹线相对于第一共平面接地金属区的另一侧寻找是否有这样的第二共平面接地金属区，而且这样的第二共平面接地金属区也是沿着讯号迹线延伸。如果有这样的第二共平面接地金属区，再从上述完整三维模型的布局层中，寻找具有第二参考接地区的布局层，并且还逐一地以讯号迹线单元中的每一个为中心，在第二共平面接地金属区的区块内逐层寻找预定数量且电连接第二共平面接地金属区以及第一与第二参考接地区任一者的复数个第二接地穿孔，之后包络预定数量的第一接地穿孔的区域、第二接地穿孔的区域以及各讯号迹线单元的区域为第一不简化区域单元。同样地，之后便能以联集上述多个第一不简化区域单元的方式获得第一不简化区域。

在另一个方面，在上述第三选取模式中，是以各讯号迹线单元为中心，选择虚拟的窗口，放大上述窗口第一尺寸，判断上述窗口在第一接地金属区内是否能涵盖到第一接地穿孔；放大窗口至第二尺寸，判断上述窗口在第二接地金属区内是否能涵盖到第二接地穿孔；定义窗口的中心至第一接地穿孔中距离窗口的中心最远者之间的距离为选择半径，定义窗口的中心至第二接地穿孔中距离窗口的中心最远者之间的距离为另一选择半径，依据两个选择半径选取上述第一不简化区域单元。

本发明另提供一种多层金属电路结构的三维模型的自动化简化机制，是利用计算机依据多层金属电路结构的布局设计而建立完整三维模型，并将上述完整三维模型简化为简化三维模型，上述完整三维模型包含有复数布局层，上述自动化简化机制的步骤包含有：依据上述说明的第一不简化区域的选取方法而选取第一不简化区域；依据上述完整三维模型的迹线对迹线的隔离度、穿孔对穿孔的隔离度或穿孔对迹线的隔离度而获得至少一个其余不简化区域；包络上述第一不简化区域与至少一个其余不简化区域为封闭区域，定义上述包络后的区域以外的区域为简化区域，将简化区域取代为金属结构，由金属结构以及上述包络后的区域的布局而共同地建立简化三维模型。

在其中一个方面，在依据上述迹线对迹线的隔离度而获得至少一个其余不简化区域的步骤中，还包含：在上述完整三维模型的布局层中寻找第一讯号迹线、邻近于第一讯号迹线的第二讯号迹线、设于第一讯号迹线外围的复数个第一接地穿孔以及设于第二讯号迹线外围的复数个第二接地穿孔；分割上述第一讯号迹线成复数个第一讯号迹线单元，分割上述第二讯号迹线成复数个第二讯号迹线单元；逐一地以第一讯号迹线单元中的每一个为中心，寻找第一预定数量的第一接地穿孔并包络上述第一预定数量的第一接地穿孔与对应的各第一讯号迹线单元的区域而选取一第二不简化区域单元；逐一地以第二讯号迹线单元中的每一个为中心，寻找第二预定数量的第二接地穿孔并包络第二预定数量的第二接地穿孔与对应的各第二讯号迹线单元的区域而选取第三不简化区域单元；联集各第二不简化区域单元为第二不简化区域，联集各第三不简化区域单元为第三不简化区域；包络上述第二与第三不简化区域为封闭区域而获得至少一个其余不简化区域。

在另一个方面，在依据穿孔对穿孔的隔离度而获得至少一个其余不简化区域的步骤中，还包含：在上述完整三维模型的布局层中寻找第一讯号迹线、邻近于第一讯号迹线的第二讯号迹线、设于第一讯号迹线外围的复数个第一讯号导电穿孔以及设于第二讯号迹线外围的复数个第二讯号导电穿孔；逐一地以第一讯号导电穿孔中的每一个为中心，判断预定距离内是否存在任一第二讯号导电穿孔，若判结果为是，以最接近的第二讯号导电穿孔与第一讯号导电穿孔之间的距离为选择半径，选取第四不简化区域单元，联集各第四不简化区域单元为第四不简化区域；逐一地以第二讯号导电穿孔中的每一个为中心，判断预定距离内是否存在任一第一讯号导电穿孔，若判断结果为是，以最接近的第一讯号导电穿孔与第二讯号导电穿孔之间的距离为另一个选择半径，选取第五不简化区域单元，联集各第五不简化区域单元为第五不简化区域；包络上述第四与第五不简化区域为封闭区域而获得至少一个其余不简化区域。

在另一个方面，在依据上述穿孔对迹线的隔离度而获得至少一个其余不简化区域的步骤中，还包含：在完整三维模型的布局层中寻找复数个讯号干扰者与邻近于讯号干扰者的讯号迹线；逐一地以讯号干扰者为中心，依据选择半径来选取第六不简化区域单元，第六不简化区域单元涵盖预定长度的上述讯号迹线，联集第六不简化区域单元为第六不简化区域，上述第六不简化区域即为至少一个其余不简化区域。

附图说明

有关多层金属电路结构的三维模型的不简化区域的选取方法以及三维模型的自动化简化机制的详细步骤与特点将在以下的实施例予以说明，然而，应能理解的是，以下将说明的实施例以及附图仅只作为示例性地说明，其不应用来限制本发明的申请专利范围，其中：

图1是第一实施例的完整三维模型的局部示意图；

图2是类似于图，用以说明多个讯号导电穿孔与接地穿孔；

图3是完整三维模型的表层的局部示意图，用以说明第一选取模式；

图4是完整三维模型的表层的下方的一个布局层的局部示意图，用以说明第一选取模式；

图5是第一选取模式的步骤流程图；

图6是完整三维模型的一个布局层的局部示意图，用以说明第二选取模式；

图7是第二选取模式的步骤流程图；

图8是完整三维模型的一个布局层的局部示意图，用以说明第三选取模式；

图9是完整三维模型的复数个布局层的局部示意图，用以说明第一与第二参考接地区；

图10是第三选取模式的步骤流程图；

图11是完整三维模型的复数个布局层的局部示意图，用以说明第四选取模式；

图12是第四选取模式的步骤流程图；

图13是第二实施例的自动化简化机制的步骤流程图；

图14是完整三维模型的一个布局层的局部示意图，用以说明迹线对迹线的隔离度；

图15是另一步骤流程图，用以说明步骤S5.2的子步骤；

图16是完整三维模型的一个布局层的局部示意图，用以说明穿孔对穿孔的隔离度；

图17是另一步骤流程图，用以说明步骤S5.2的子步骤；

图18是完整三维模型的一个布局层的局部示意图，用以说明穿孔对迹线的隔离度；

图19是另一步骤流程图，用以说明步骤S5.2的子步骤；

图20是简化三维模型的局部示意图；

图21是图20的局部立体剖视图。

附图标记说明：

10：完整三维模型 10’：简化三维模型

11，11’，11”：布局层 11T：表层

UR1，UR1’：第一不简化区域 M：金属结构

SR：简化区域

第一选取模式：

12：焊垫群组 121：讯号输入输出焊垫

122：接地焊垫 13：接地金属区

14：讯号迹线 15：穿孔

151：接地穿孔 152：讯号导电穿孔

16：接地过孔 R1,R1’：第一区域

R2：第二区域 radi1,radi1’：选取半径

S1.1～S1.4：步骤

第二选取模式：

22：讯号导电穿孔23：接地穿孔

S2.1～S2.3：步骤

第三选取模式：

31：第一共平面接地金属区 32：讯号迹线

32U：讯号迹线单元 33：第二共平面接地金属区

34：第一参考接地区 35：第二参考接地区

36：第一接地穿孔 Radi2,radi2’：选取半径

S3.1～S3.4：步骤 W：窗口

第四选取模式：

41：第一接地金属区 42：接地过孔

43：讯号迹线 431：第一讯号迹线单元

432：第一金属区块 433：第二讯号迹线单元

434：第二金属区块 44：第二接地金属区

45：接地穿孔 S4.1～S4.5：步骤

迹线对迹线：

51：第一讯号迹线 51U：第一讯号迹线单元

52：第二讯号迹线 52U：第二讯号迹线单元

53：第一接地穿孔 54：第二接地穿孔

55：其他迹线 56：其他穿孔

A1～A4：子步骤 UR2：第二不简化区域

UR3：第三不简化区域 URA：其余不简化区域

S5.1～S5.4：步骤

穿孔对穿孔：

61：第一讯号迹线 62：第二讯号迹线

63：第一接地穿孔 64：第二接地穿孔

B1～B3：子步骤 URB：其余不简化区域

radi3,radi3’：选择半径

穿孔对迹线：

71：第一讯号迹线 72：第二讯号迹线

Radi4：选择半径 URC：其余不简化区域

具体实施方式

在以下说明的实施例中，所使用的“区域”(例如：不简化“区域”)与“范围”的用语是指多层金属电路结构的完整三维模型中的一部分的三维结构。所使用的“区”(例如：接地金属“区”)与“区块”的用语是指多层金属电路结构的完整三维模型中的某一个布局层中的表面的一部份的二维结构。

以下通过所列举的若干实施例配合附图，详细说明本发明的技术内容及特征，本说明书内容所提及的“上”、“下”、“内”、“外”、“顶”、“底”等方向性形容用语，只是以正常使用方向为基准的例示描述用语，并非作为限制主张范围的用意。

另外，在以下实施例中所描述的“第一”、“第二”、“第三”等用语仅用于区分描述，而不能理解为指示或暗示相对重要性。

为了详细说明本发明的技术特点所在，举以下的两个实施例并配合附图说明如下，其中：

第一实施例说明了一种多层金属电路结构的三维模型的第一不简化区域的选取方法，其是在多层金属电路结构的布局设计的完整三维模型中选取第一不简化区域。在本实施例中，是利用能执行一般功能的计算机执行电性模拟软件来进行上述完整三维模型的建模以及上述第一不简化区域的选取，电性模拟软件可以采用例如但不限于ANSYS HFSS软件进行模拟。通常情况下，一个多层金属电路结构的布局设计会有复数布局层，因此建立后的完整三维模型也会有复数布局层，每一个布局层依照不同的布局设计可能含有焊垫(位于表层)、接地金属区、讯号导电穿孔(Signal Via)、接地穿孔(Ground Via)、接地过孔(Ground Void)与讯号迹线(Signal Trace)等结构，或上述结构中的一个或多个的组合。

请参考图1与图2，图1为建立后的完整三维模型10的局部结构，并展示了完整三维模型10的其中的6层布局层11，其中在最上层的布局层11(亦即表层11T)中，为至少二条讯号迹线14以及多个通过表层11T的穿孔15，穿孔15可为接地穿孔151(见图2)或讯号导电穿孔152(见图1与图2)。如图1与图2所示，若显示全部的穿孔15，显示后的结果如图2所示，其为非常详细且复杂的模型，若不进行适度的简化而直接将图1与图2所示的完整三维模型10进行电性模拟，将耗费许多时间在电性模拟的计算与求解上。第一实施例所说明的第一不简化区域的选取方法是由以下的至少一种或多种选取模式所选取，分别说明如下：

第一选取模式：请配合参考图3至图5，第一选取模式包含有以下步骤。

步骤S1.1：如图3所示，其显示了完整三维模型10中布局层11中的表层11T的局部结构，上述表层11T在本实施例中为布局层11中的最上层，某些情况下，上述表层11T也可能是布局层11中的最下层。首先，在完整三维模型10的布局层11中的表层11T寻找焊垫群组12，焊垫群组12在本实施例中是用来供焊接芯片的不同接脚，焊垫群组12包含有复数个接地焊垫121(Ground Pad)与多个讯号输入输出焊垫122(Signal I/O Pad)。

步骤S1.2：以其中一个讯号输入输出焊垫122为中心，在讯号输入输出焊垫122的外围寻找预定数量的接地焊垫121，并且选取包络(envelope)有预定数量的接地焊垫121以及讯号输入输出焊垫122的区块为第一区块R1。在本实施例中，是选取连接有讯号迹线14的讯号输入输出焊垫122为中心，若要提高电性模拟的精准度，或是更精准地模拟高速讯号之间的隔离度，将纳入更多预定数量的接地焊垫，以求考虑更广的高速讯号的能量分布。在某些情况下，还依据待模拟的产品的三维金属电路结构的尺寸(例如尺寸较小的封装基板或手机的主板，或者是尺寸较大的服务器的主板)而以预定倍数放大所选取的第一区块R1至放大后的第一区块R1’。

步骤S1.3：在完整三维模型10的布局层11中，寻找具有接地金属区13且接地金属区13位于焊垫群组12下方的布局层11(如图4所示)，上述布局层11的大部分表面布设有上述接地金属区13(材质为铜)，表层11T的每个接地焊垫121都通过一个或多个接地穿孔151(ground via)而电连接至接地金属区13。接地金属区13的内部对应于表层11T的焊垫群组12的位置设有接地过孔16(Ground Void)，接地过孔16(Ground Void)贯穿布局层11，通过降低表层11T与布局层11之间的电容效应。之后，选取并包络有一个或多个接地过孔16的区域(范围延伸至接地过孔16的底部；若接地过孔的数量为一个，只选取唯一的接地过孔的区域)以及预定数量的接地穿孔151之区域为第一区域R2。

步骤S1.4：联集上述放大后的第一区块R1’与第一区域R2为第一不简化区域。

第二选取模式：请参考图5、图6与图7，第二选取模式包含有以下步骤：

步骤2.1：如图3所示，在完整三维模型10的布局层11中的表层11T寻找焊垫群组12，焊垫群组12包含有复数个接地焊垫121与复数个讯号输入输出焊垫122。

步骤2.2：在表层11T寻找连接讯号输入输出焊垫122并与讯号输入输出焊垫122共平面的讯号迹线14，并在布局层11中寻找电连接讯号迹线14的讯号导电穿孔22(Signalvia)，其中定义讯号导电穿孔22是通过布局层11中由上到下数的第M层至第N层布局层11，M和N都为正整数并且M小于N。在本实施例中，讯号导电穿孔22直接电连接讯号迹线14，并且是以讯号导电穿孔22贯穿了第3层布局层至第6层布局层11作为例子。

步骤2.3：在布局层11中的第M层的上一层至第N层的下一层的范围中，以讯号导电穿孔22为中心逐层寻找预定数量且相对邻近于讯号导电穿孔22的复数个接地穿孔23。在本实施例中，是在第2层布局层11至第7层布局层11的范围内寻找相对邻近于讯号导电穿孔22的一个或多个接地穿孔23，如图6所示，共有4个接地穿孔23是相对邻近于讯号导电穿孔22。之后，便能包络预定数量的接地穿孔23与讯号导电穿孔22的区域为第一不简化区域UR1。同样地，在某些情况下，还依据待模拟的产品的三维金属电路结构的尺寸(例如尺寸较小的封装基板或手机的主板，或者是尺寸较大的服务器的主板)而以预定倍数放大所选取的第一不简化区域UR1的范围至放大后的第一不简化区域UR1’。在本实施例中，是选择接地穿孔23中距离讯号导电穿孔22最远者，并定义讯号导电穿孔22与最远的接地穿孔23之间的距离为选择半径radi1，以预定倍数(例如放大成2倍)放大至放大后的选择半径radi1’，并依据放大后的选择半径radi1’所包络的范围(涵盖第M层的上一层至第N层的下一层的布局层11的范围)来选取放大后的第一不简化区域UR1’。

第三选取模式：请参考图8至图10，第三选取模式包含有以下步骤：

步骤3.1：在完整三维模型10的布局层11中，寻找具有讯号迹线32以及位于讯号迹线32的一侧的第一共平面接地金属区31的布局层11，第一共平面接地金属区31是以平行于讯号迹线32的方式而沿着讯号迹线32延伸。通常在涉及射频讯号的多层金属电路结构的布局设计中，讯号迹线32相对于第一共平面接地金属区31的另一侧也会设有一第二共平面接地金属区33，因此在模拟过程中也会寻找第二共平面接地金属区33，第二共平面接地金属区33也是以平行于讯号迹线32的方式而沿着讯号迹线32延伸。值得说明的是，上述具有第一与第二共平面接地金属区31，33以及讯号迹线32的结构的布局层11不一定是位于多层金属电路结构的表层11T。

步骤3.2：分割讯号迹线32成复数个讯号迹线单元32U。

步骤3.3：逐一地讯号迹线单元32U中的每一个为中心，第一共平面接地金属区31的区块内逐层在布局层中寻找位于布局层11上方且具有第一参考接地区34的布局层11’以及位于布局层11下方且具有第二参考接地区35的布局层11”，并在布局层中逐层寻找预定数量且电连接第一共平面接地金属区31与第一参考接地区34的复数个第一接地穿孔36以及电连接第一共平面接地金属区31与第二参考接地区35的复数个第一接地穿孔36。若存在第二共平面接地金属区33，还在完整三维模型10的布局层11中，逐一地以讯号迹线单元32U中的每一个为中心，在第二共平面接地金属区33的区块内逐层寻找预定数量且电连接第二共平面接地金属区33以及电连接第一与第二参考接地区34，35的复数个第二接地穿孔(在本实施例中，在第二共平面接地金属区33的区块内并无任何第二接地穿孔)。

通常情况下，可以选择以各讯号迹线单元32U为中心，选择虚拟的窗口W，等比例放大上述窗口W至第一尺寸，判断窗口W在第一接地金属区31的区块内是否涵盖到第一接地穿孔36。若存在第二共平面接地金属区33，也等比例放大上述窗口W至第二尺寸(第二尺寸可能大于、等于或小于第一尺寸)，并判断窗口W在第二接地金属区33的区块内是否能涵盖到第二接地穿孔。举例来说，如图8所示，以上述窗口W为中心，当放大到第一尺寸时，窗口W涵盖到预定数量为两个的两个第一接地穿孔36，此时定义窗口W的中心至最远的第一接地穿孔36之间的距离为选择半径radi2，以半圆的方式包络并选取第一接地穿孔36与迹线单元32U的区域为第一不简化区域单元。在某些情况下，还可以指定倍率外扩至放大后的选择半径radi2’，再以窗口W的中心为中心，以外扩后的选择半径radi2’为半径而以半圆的方式选取第一不简化区域单元。

另一方面，在本实施例中，由于窗口W的尺寸被放大时，在第二共平面接地金属区33的区块内仍然没有涵盖到任何的第二接地穿孔，如此将以窗口W在第二共平面接地金属区33中涵盖的全部区块并联集上述包络后的第一接地穿孔36与迹线单元32U的区域为第一不简化区域单元。反之，假设当窗口W的尺寸被放大，在第一共平面接地金属区31没有涵盖到任何的第一接地穿孔且在第二共平面接地金属区33涵盖到第二接地穿孔，如此将保留全部的第一共平面接地金属区31的区块，并将上述区块联集至第一不简化区域单元。

步骤3.4：当在步骤S3.3获得各个第一不简化区域单元之后，还在布局层11，11’，11”中的各层联集各个第一不简化区域单元以及讯号迹线32，选取上述联集后的各个第一不简化区域单元与讯号迹线32后的区域为第一不简化区域UR1。

第四选取模式：请参考图11与图12，第四选取模式包含有以下步骤：

步骤S4.1：在完整三维模型10的布局层11中，寻找具有第一接地金属区41且第一接地金属区41内部设有接地过孔42的布局层11、讯号迹线43位于接地过孔42的一侧以及位于接地过孔42的另一侧的第二接地金属区44。在本实施例中，设有讯号迹线43的布局层11’是位于具有第一接地金属区41与接地过孔42的布局层11的上方，而设有第二接地金属区44的布局层11”位于布局层11的下方。讯号迹线43包含有第一讯号迹线单元431、第二讯号迹线单元433、连接第一讯号迹线单元431的第一金属区块432以及连接第二讯号迹线单元433且与第一金属区块432间隔设置的第二金属区块434，第一与第二金属区块432，434的位置上位于接地过孔42的正上方。

步骤S4.2：沿着接地过孔42的周围寻找预定数量且电连接第一接地金属区41与第二接地金属区44的复数个接地穿孔45。

步骤S4.3：包络上述讯号迹线43、接地过孔42的周围中含有上述预定数量的接定穿孔45的范围以及第二接地金属区44的区域，并选取上述包络后的区域为第一不简化区域UR1。

通过上述不同的选取模式所选出的一个或多个第一不简化区域UR1，之后便能将上述选出的一个或多个第一不简化区域UR1以外的区域以金属结构M进行取代，如此便可大幅地简化多层金属电路结构的完整三维模型10，从而缩短整体电性模拟的时间。

经由上述四种选取模式，已经能够在维持一定程度的准确性的情况下简化完整三维模型10以进行电性模拟，但若要再进一步地提升电性模拟的精准度，还可以更进一步地考虑隔离度(Isolation)的影响，隔离度的影响可区分为以下三种情况：考虑迹线对迹线(Trace to Trace)的隔离度、考虑穿孔对穿孔(Via to Via)的隔离度以及考虑穿孔对迹线(Via to Trace)的隔离度。因此，以下的第二实施例将再说明一种多层金属电路结构的完整三维模型的自动化简化机制，其同样是利用计算机依据多层金属电路结构的布局设计而建立完整三维模型10，并将上述完整三维模型10简化为简化三维模型10’，上述完整三维模型10包含有复数布局层11，请参考图13，上述自动化简化机制包含有以下步骤：

步骤S5.1：依据上述实施例的第一不简化区域的选取方法而选取第一不简化区域UR1。须说明的是，依据多层金属电路结构的不同布局设计，选取出来的第一不简化区域UR1可能有一个或多个区域。

步骤S5.2：考虑隔离度的影响，获得至少一个其余不简化区域，分别说明如下：

A：考虑迹线对迹线(Trace to Trace)的隔离度：

若考虑迹线对迹线的隔离度的影响，步骤S5.2还可区分为以下的子步骤，请参考图14与图15。

子步骤A1：在完整三维模型10的该等布局层11中寻找第一讯号迹线51、邻近于第一讯号迹线51的第二讯号迹线52、设于第一讯号迹线51外围且邻近的复数个第一接地穿孔53以及设于第二讯号迹线52外围且邻近的复数个第二接地穿孔54。如图14所示，在其中一个布局层11中，第一讯号迹线51是位于布局层11的左侧，且第二讯号迹线52是位于布局层11的右侧，第一讯号迹线51与第二讯号迹线52之间还设有若干条迹线55与穿孔56。

子步骤A2：分割第一讯号迹线51成复数个第一讯号迹线单元51U，分割第二讯号迹线52成复数个第二讯号迹线单元52U。

子步骤A3：逐一地以第一讯号迹线单元51U中的每一个为中心，寻找第一预定数量的第一接地穿孔53并包络上述第一预定数量的第一接地穿孔53与对应的各第一讯号迹线单元51U的区域而选取第二不简化区域单元；类似地，逐一地以第二讯号迹线单元52U中的每一个为中心，寻找第二预定数量的第二接地穿孔54并包络上述第二预定数量的第二接地穿孔54与各第二讯号迹线单元52U的区域而选取第三不简化区域单元。

子步骤A4：联集各第二不简化区域单元为第二不简化区域UR2，并且联集各第三不简化区域单元为第三不简化区域UR3，包络第二与第三不简化区域UR2，UR3为封闭区域而获得其余不简化区域URA。

B：考虑穿孔对穿孔(Via to Via)的隔离度：

若考虑穿孔对穿孔的隔离度的影响，步骤S5.2还可区分为以下的子步骤，请参考图16与图17。

子步骤B1：类似的，在完整三维模型10的布局层11中寻找第一讯号迹线61、邻近第一讯号迹线61的第二讯号迹线62、设于第一讯号迹线61外围且邻近的复数个第一讯号导电穿孔63以及设于第二讯号迹线62外围且邻近的复数个第二讯号导电穿孔64。在本实施例中，第一讯号导电穿孔63的数量为两个，两个第一讯号导电穿孔63位于第一讯号迹线61的相对两端，且第一讯号迹线61是位于内层的布局层11中。须说明的是，在某些情况下，第一讯号迹线61与两个第一讯号导电穿孔63可能位于同一层。

子步骤B2：逐一地以第一讯号迹线61的第一讯号导电穿孔63中的每一个为中心，判断在第一预定距离内是否存在任一第二讯号导电穿孔64，若判结果为是，以最接近的第二讯号导电穿孔64与第一讯号导电穿孔63之间的距离为选择半径radi3，选取第四不简化区域单元。在某些情况下，还可加上放大的保留距离作为放大后的选择半径并以放大后的选择半径来选取第四不简化区域单元，联集各第四不简化区域单元为第四不简化区域。如图16所示，在第一讯号穿孔63的第一预定距离内可寻找到一个第二讯号穿孔64，因此以第一讯号穿孔63与最接近的第二讯号穿孔64之间的距离为选择半径radi3以包络出第四不简化区域单元。

此外，还逐一地以第二讯号迹线62的第二讯号导电穿孔64中的每一个为中心，判断第二预定距离内是否存在任一第一讯号导电穿孔63，若判断结果为是，以最接近的第一讯号导电穿孔63与第二讯号导电穿孔64之间的距离为另一选择半径radi3’(也有可能加上放大的保留距离为另一放大后的选择半径)，选取第五不简化区域单元，联集各第五不简化区域单元为第五不简化区域。

子步骤B3：联集各第四不简化区域单元的区域为第四不简化区域，联集各第五不简化区域单元为第五不简化区域，包络第四与第五不简化区域为封闭区域而获得其余不简化区域URB。

C：考虑穿孔对迹线(Via to Trace)的影响：

若考虑穿孔对迹线的影响，步骤S5.2还可区分为以下的子步骤，请参考图18与图19。

子步骤C1：类似地，在完整三维模型10的布局层11中寻找复数个讯号干扰者(Aggressor)71以及邻近讯号干扰者71的讯号迹线72。在本实施例中，各讯号干扰者71实质为讯号导电穿孔。

子步骤C2：逐一地以讯号干扰者71为中心，依据选择半径radi4来选择第六不简化区域单元，上述第六不简化区域单元涵盖了预定长度的讯号迹线72。

子步骤C3：联集各第六不简化区域单元为第六不简化区域，第六不简化区域即为所需的其余不简化区域URC。

在步骤S5.2中，是依据不同情况的隔离度的考虑而获得不同的其余不简化区域URA-URC，之后，再继续执行以下步骤。

步骤S5.3：包络第一不简化区域UR1与其余不简化区域URA-URC为封闭区域，例如若考虑迹线对迹线的隔离度的影响，则包络第一至第三不简化区域为封闭区域；若同时考虑迹线对迹线以及穿孔对穿孔的隔离度的影响，则同时包络第一至第五不简化区域为封闭区域；若同时考虑迹线对迹线以及穿孔对迹线的隔离度的影响，则同时包络第一至第三、第六至第七不简化区域为封闭区域，其余的状况则依此类推。之后定义包络后的第一不简化区域UR1与至少一个其余不简化区域URA-URC后的区域以外的区域为简化区域SR(如图20)。

步骤S5.4：将步骤S5.3中所定义的简化区域SR取代为金属结构M(如图21)，例如由纯铜所形成的实心结构。如此，即由得上述金属结构M以及上述包络后的第一不简化区域UR1与其余不简化区域URA-URC的布局而共同地建立想要的简化三维模型10’。简化三维模型10’如图20与图21所示。在图20中，可看到相较于图2，多数的穿孔的结构已经被金属结构M取代。在图21中，可看到，多层的布局层11的部分结构的区域已被金属结构M所取代。

须说明的是，以实心的金属结构M来取代简化区域SR，取代后的结果也会类似于原始多层金属电路结构在未进行任何布局前即布满大面积的铜箔的结构，而且做这样的取代，也确实比较不会影响电性模拟的精准度。

发明人实际做过实际电性模拟测试，若以含有4信道的Wi-Fi模块的多层金属电路结构的布局设计为例，经由本实施例的自动化简化机制，可以将电性模拟的时间降到12小时。若以含有22通道的4G LTE的高速讯号的多层金属电路结构的布局设计为例，电性模拟的时间可以降到至48小时。如果没有使用本实施例的简化机制进行完整三维模型的简化，电性模拟的时间将预估是3倍至5倍后的简化后所需的电性模拟的时间，可知本实施例确实能大幅降低整体电性模拟的时间，且由于电性模拟时间有机会压缩至2天之内，电性模拟的期程也比较能符合产业的需求，而且以程序化的进行电性模拟，也可以降低对资深工程师的电性模拟经验的依赖。

值得注意的是，本发明所要处理的问题主要是用于高速讯号的多层金属电路结构的设计，所选取的不简化的区域主要都是高速讯号的电流容易影响的区域，其选取方式是相当具有系统性且科学性，并能有效增进电性模拟的效率，以上皆为本发明的要点所在。

最后，必须再次说明的是，本发明在前述实施例中所公开的方法及构成组件仅为举例说明，并非用来限制本发明的专利范围，凡是未超出本发明精神所作的简易结构润饰或变化，或与其他等效组件的更替，仍应属于本发明权利要求涵盖的范畴。

Claims (8)

1.一种多层金属电路结构的三维模型的不简化区域的选取方法，是在多层金属电路结构的布局设计的完整三维模型中选取第一不简化区域，其特征在于，所述完整三维模型包含有复数布局层，所述第一不简化区域的选取方法包含有至少一种以下选取模式：

第一选取模式：

在所述完整三维模型的所述布局层中的表层寻找焊垫群组，所述焊垫群组包含有复数个接地焊垫以及至少一个讯号输入输出焊垫；

以所述至少一个讯号输入输出焊垫为中心，在所述至少一个讯号输入输出焊垫的外围寻找预定数量的所述接地焊垫；选取包络有所述预定数量的该等接地焊垫以及所述至少一个讯号输入输出焊垫的区块为第一区块；

在所述完整三维模型的所述布局层中，寻找具有接地金属区且所述接地金属区位于所述焊垫群组下方的布局层，其中所述焊垫群组内的所述接地焊垫通过复数个接地穿孔电连接所述接地金属区，所述接地金属区内部还设有一个或多个接地过孔，所述接地穿孔设在所述一个或多个接地过孔的外围，选取并包络有所述一个或多个接地过孔的区域以及预定数量的所述接地穿孔的区域为第一区域；

联集该第一区块与该第一区域为该第一不简化区域；

第二选取模式：

在所述完整三维模型的所述布局层中的表层寻找焊垫群组，所述焊垫群组包含有复数个接地焊垫以及至少一个讯号输入输出焊垫；

在所述表层寻找连接所述至少一个讯号输入输出焊垫并与所述至少一个讯号输入输出焊垫共平面的讯号迹线，并在所述布局层中寻找电连接所述迹线的讯号导电穿孔，其中所述讯号导电穿孔是通过所述布局层中的第M层至第N层，M和N都为正整数并且M小于N；

在所述布局层中的第M层的上一层至第N层的下一层的范围中，以所述讯号导电穿孔为中心逐层寻找预定数量且邻近所述讯号导电穿孔的复数个接地穿孔，包络所述预定数量的所述接地穿孔与所述讯号导电穿孔的区域为所述第一不简化区域；

第三选取模式：

在所述完整三维模型的所述布局层中，寻找具有讯号迹线与位于所述讯号迹线的一侧的第一共平面接地金属区的布局层，所述第一共平面接地金属区是沿着所述讯号迹线延伸；

分割所述讯号迹线成复数个讯号迹线单元；

逐一地以所述讯号迹线单元中的每一个为中心，在所述第一共平面接地金属区的区块内逐层在所述布局层中寻找具有第一参考接地区的布局层，并在所述布局层中逐层寻找预定数量且电连接所述第一共平面接地金属区与所述第一参考接地区的复数个第一接地穿孔，包络所述预定数量的所述第一接地穿孔与各所述讯号迹线单元的区域为第一不简化区域单元；

在所述布局层中的各层联集各所述第一不简化区域单元以及所述讯号迹线，选取上述联集各所述第一不简化区域单元与所述讯号迹线后的区域为所述第一不简化区域；

第四选取模式：

在所述完整三维模型的所述布局层中，寻找具有第一接地金属区且所述第一接地金属区内部设有接地过孔的布局层、位于所述接地过孔的一侧的讯号迹线以及位于所述接地过孔的另一侧的第二接地金属区；

沿着所述接地过孔的周围寻找预定数量且电连接所述第一接地金属区与所述第二接地金属区的复数个接地穿孔；

包络所述讯号迹线、所述接地过孔的周围中含有所述预定数量的所述等接定穿孔的区域以及所述第二接地金属区，选取上述包络后的区域为所述第一不简化区域。

2.如权利要求1所述的第一不简化区域的选取方法，其特征在于，

在所述第二选取模式中，是选择所述预定数量的所述接地穿孔中距离所述讯号导电穿孔最远者，并定义所述讯号导电穿孔与所述预定数量的所述接地穿孔中最远者之间的距离为选择半径，依据所述选择半径来选取所述第一不简化区域。

3.如权利要求1所述的第一不简化区域的选取方法，其特征在于，

在所述第三选取模式中，还在所述讯号迹线相对于所述第一共平面接地金属区的另一侧寻找第二共平面接地金属区，所述第二共平面接地金属区沿着所述讯号迹线延伸；

其中，还在所述完整三维模型的所述布局层中，寻找具有第二参考接地区的布局层；

逐一地以所述讯号迹线单元中的每一个为中心，在所述第二共平面接地金属区的区块内逐层寻找预定数量且电连接所述第二共平面接地金属区，以及所述第一或第二参考接地区任一者的复数个第二接地穿孔，包络所述预定数量的所述第一接地穿孔的区域、所述第二接地穿孔的区域以及各所述讯号迹线单元为所述第一不简化区域单元。

4.如权利要求3所述的第一不简化区域的选取方法，其特征在于，

在所述第三选取模式中，是以各所述讯号迹线单元为中心，选择虚拟的窗口，放大所述窗口至第一尺寸，判断所述窗口在所述第一接地金属区内是否能涵盖到所述第一接地穿孔；放大所述窗口至第二尺寸，判断所述窗口在所述第二接地金属区内是否能涵盖到所述第二接地穿孔；定义所述窗口的中心至所述第一接地穿孔中距离所述窗口的中心最远者之间的距离为选择半径，定义所述窗口的中心至所述第二接地穿孔中距离所述窗口的中心最远者之间的距离为另一选择半径，依据所述两个选择半径选取所述第一不简化区域单元。

5.一种多层金属电路结构的三维模型的自动化简化机制，是利用计算机依据多层金属电路结构的布局设计而建立完整三维模型，并将所述完整三维模型简化为简化三维模型，所述完整三维模型包含有复数个布局层，所述自动化简化机制的步骤包含有：

如权利要求1所述的第一不简化区域的选取方法而选取所述第一不简化区域；

依据所述完整三维模型的迹线对迹线的隔离度、穿孔对穿孔的隔离度或穿孔对迹线的隔离度而获得至少其余不简化区域；

包络所述第一不简化区域与所述至少一个其余不简化区域为封闭区域，定义上述包络后的区域以外的区域为简化区域，将所述简化区域取代为金属结构，由所述金属结构以及上述包络后的区域的布局而共同地建立所述简化三维模型。

6.如权利要求5所述的自动化简化机制，其特征在于，

在依据所述迹线对迹线的隔离度而获得所述至少一个其余不简化区域的步骤中，还包含：

在所述完整三维模型的所述布局层中寻找第一讯号迹线、邻近于所述第一讯号迹线的第二讯号迹线、设于所述第一讯号迹线外围的复数个第一接地穿孔以及设于所述第二讯号迹线外围的复数个第二接地穿孔；

分割所述第一讯号迹线成复数个第一讯号迹线单元，分割所述第二讯号迹线成复数个第二讯号迹线单元；

逐一地以所述第一讯号迹线单元中的每一个为中心，寻找第一预定数量的所述第一接地穿孔并包络所述第一预定数量的所述第一接地穿孔与对应的各所述第一讯号迹线单元的区域而选取第二不简化区域单元；逐一地以所述第二讯号迹线单元中的每一个为中心，寻找第二预定数量的所述第二接地穿孔并包络所述第二预定数量的所述第二接地穿孔与对应的各所述第二讯号迹线单元的区域而选取第三不简化区域单元；

联集各所述第二不简化区域单元为第二不简化区域，联集各所述第三不简化区域单元为第三不简化区域，包络所述第二与第三不简化区域为封闭区域而获得所述至少一个其余不简化区域。

7.如权利要求5所述的自动化简化机制，其特征在于，

在依据所述穿孔对穿孔的隔离度而获得所述至少一个其余不简化区域的步骤中，还包含：

在所述完整三维模型的所述布局层中寻找第一讯号迹线、邻近于所述第一讯号迹线的第二讯号迹线、设于所述第一讯号迹线外围的复数个第一讯号导电穿孔以及设于所述第二讯号迹线外围的复数个第二讯号导电穿孔；

逐一地以所述第一讯号导电穿孔中的每一个为中心，判断预定距离内是否存在任一所述第二讯号导电穿孔，若判结果为是，以最接近的所述第二讯号导电穿孔与所述第一讯号导电穿孔之间的距离为选择半径，选取第四不简化区域单元，联集各所述第四不简化区域单元为第四不简化区域；

逐一地以所述第二讯号导电穿孔中的每一个为中心，判断预定距离内是否存在任一所述第一讯号导电穿孔，若判断结果为是，以最接近的所述第一讯号导电穿孔与所述第二讯号导电穿孔之间的距离为另一选择半径，选取一第五不简化区域单元，联集各所述第五不简化区域单元为第五不简化区域；

包络所述第四与第五不简化区域为封闭区域而获得所述至少一个其余不简化区域。

8.如权利要求5所述的自动化简化机制，其特征在于，

在依据所述穿孔对迹线的隔离度而获得所述至少一个其余不简化区域的步骤中，还包含：

在所述完整三维模型的所述布局层中寻找复数个讯号干扰者与邻近于所述讯号干扰者的讯号迹线；

逐一地以所述讯号干扰者为中心，依据选择半径来选取第六不简化区域单元，所述第六不简化区域单元涵盖预定长度的所述讯号迹线，联集所述第六不简化区域单元为第六不简化区域，所述第六不简化区域即为所述至少一个其余不简化区域。