JP5021567B2 - 静電チャック装置及び半導体基板の処理方法 - Google Patents

Description

本発明は、半導体デバイスの製造に有用なセラミック静電チャック（ＥＳＣ）に関する。

静電チャックは、プラズマ処理装置を含む様々なタイプの処理装置に配置される半導体上は及びその他の基板を保持するために用いられる。静電チャックは、典型的には、誘電体（絶縁体）又は半導体のセラミック層の下にある１つ又は複数の導電性電極を含み、そこを横切って静電クランプ電界（electrostatic clamping field）が形成される。機械的なクランプ装置と違って、静電チャックによって基板の表面全体がプラズマに晒される。更に、静電チャックがベースプレート（base plate）により均一に基板をクランプすることによって、ウエハ温度の制御の度合いをより大きくすることができる。

静電チャックに持ちられる様々な電極のパターンが知られている。単極電極（mono-polar electrodes）については、電極は、典型的には平板の形をしている。二極性の電極（bipolar electrodes）については、離れた電極がハーフディスク（half disks）又はインナーディスク（inner disc）及び外側の環（outer annulus）として配置されている。このタイプの二極性のチャックの例は、Tomaru et al.（米国特許第6,071,630号）及びLogan et al.（米国特許第5,055,964号）に開示されている。電極パターンには、櫛形（comb pattern）の電極が配置されるものも提案されている。例えば、Barnes et al.（米国特許第5,207,437号）を参照されたい。他のパターンは、Shufflecotham et al.（米国特許第5,838,529号）及びLogan et al.（米国特許第5,155,652号）に開示されている。

セラミック材料を利用した静電チャック装置は、米国特許第5,151,845号；同5,191,506号；同5,671,116号；同5,886,863号；同5,986,874号；同6,028,762号；同6,071,630号；同6,101,969号及び同6,122,159号に開示されている。セラミックＥＳＣは、多層セラミックパッケージング技術（multi-layer ceramic packaging technology）を用いて典型的には作られる。多層セラミックパッケージング技術は、セラミックグリーンシート（green sheet）の上に超硬合金（refractory metal）パターンをプリントする工程と、このシートをラミネイト（laminate）に組み立てる工程と、その結果として生じる組立部を共に複合燃焼する（co-firing）工程と、を含む。例えば、米国特許第4,677,254号；同4,920,640号；同5,932,326号；同5,958,813号；同6,074,893号を参照されたい。セラミック基板を用いた様々な金属構成物（metallizing compositions）が米国特許第4,381,198号；同4,799,958号；同4,806,160号；同4,835,039号；同4,861,641号；同4,894,273号；同4,940,849号；同5,292,552号及び同5,932,326号及び同5,969,934号に開示されている。

セラミックＥＳＣの焼結（sintering）は通常は非常に高温で行われるので、電極材料とセラミック材料との間の熱膨張係数差（differences in the coefficient of thermal expansion）によってチャック内部にストレスが蓄積する。これらの内部ストレスは、反り（warping）となるか、場合によってはセラミックＥＳＣに対する実質的なダメージとなる。したがって、セラミックＥＳＣの製造中における内部ストレスの蓄積に関係する反り及びその他の問題を技術的に解決することが必要とされる。

また、プラズマを生成し、基板にバイアスをかけるため用いられる高周波（ＲＦ）電極は、ＥＳＣクランプ電極の下にある離れた電極に典型的には与えられるので、このような場合にはクランプ電極のＲＦの透過性（transparency）を最大化することが望まれる。

発明の概要
本発明の第１の実施の形態では、焼結セラミック静電チャック装置が提供される。このチャック装置は、継ぎ目のないモノリシックなセラミック本体に埋め込まれる静電クランプ電極を含む。このクランプ電極は、導電性材料で作られる少なくとも１つのパターンを含み、電極パターンの最大直線長が１．０インチである。本発明の好適な実施の形態によれば、電極パターンの前記最大直線長は、０．２５インチである。電極パターンは、単一の導電性パターン又は２つの電気的に絶縁された導電性材料のパターンを含む。

上述の焼結セラミック静電チャック装置を作製する方法も提供される。本方法は、緑色の状態にあるセラミック材料を含む第１の層を供給する工程と、前記第１の層の第１の主表面上に導電性材料の少なくとも１つのストリップのパターンを形成する工程と、緑色の状態にあるセラミック材料を含む第２の層を供給する工程と、前記第１の層の前記第１の主表面上に前記第２の層を組み立てる工程と、前記第１、第２の層を複合燃焼して埋め込まれる電極層を利用してモノリシックで継ぎ目のないセラミック体を形成する工程と、を含む。電極パターンが用いられる特性により、焼結電極層は、加熱後に実質的に平面のままである。上述の好適な実施の形態に係る方法では、導電性材料の粒子を含むペーストからパターンを形成する工程を含み、前記複合燃焼する工程は、前記導電性材料の前記粒子を焼結して焼結クランプ電極を形成する工程を含む。

上述の静電チャック装置を含む処理チャンバ内で基板を処理する方法も提供される。この方法は、前記基板を前記静電チャック装置に静電気的にクランプする工程と、前記基板を処理する工程と、を含む。この方法はまた、前記基板の露出面の近傍にプラズマを生成する前記静電チャック装置を通して少なくとも１つの周波数のＲＦエネルギを結合する工程と、前記プラズマで前記基板を処理する工程と、を含む。

本発明の第２の実施形態では、半導体処理チャンバ内で半導体基板を支持するために有用な静電チャック装置が提供される。この静電チャック装置は、電気的に絶縁性の又は半導体の材料で作られた本体であって、半導体基板が静電気的にクランプされる支持面をその上に有する本体と、半導体基板を前記し地面に静電気的にクランプするように構成されたクランプ電極と、を備える。この静電チャック装置はまた、高周波エネルギを前記クランプ電極を通して前記支持面にクランプされた基板の近傍のオープンスペース内に結合するように構成された下部電極を含む。

この静電チャック装置の第１の実施形態では、前記クランプ電極は、該クランプ電極が前記プラズマチャンバ内への高周波エネルギの結合に対して高い透過性があるように、十分に高い抵抗率を有する。この静電チャック装置の第１の実施形態では、前記クランプ電極は、前記プラズマチャンバ内に結合される前記高周波エネルギ電力が前記基板支持面にわたって実質的に均一に分配されるように、前記支持面に平行な方向に十分に高い横方向高周波インピーダンスを有する
上記の静電チャック装置を含む処理チャンバ内で半導体基板を処理する方法がまた提供される。この方法は、前記静電チャック装置に前記基板を静電気的にクランプする工程と、前記静電チャック装置を通して前記下部電極からの少なくとも１つの周波数の高周波エネルギを結合する工程と、を含む。

静電チャックの製造において、基板の基板支持面、及び、その内部の任意の電極構造体（electrode structures）の両方が、平らで平行に維持されることが望ましい。チャックの非平坦性（non-flattness）によって、チャック表面へのウエハの機械的な接触不良（poor mechanical contact of the wafer）が生じ、その結果低いクランプ力（clamping force）をもたらす。非平坦性はまた、プラズマ処理中に不均一な電気的結合（electrical coupling）を（静電気及びＲＦの両方に）もたらす。チャックの厚み及び電極の平坦度の非平坦性はまた、容量の局所的なばらつき（local variations）をもたらす。基板のプラズマ処理中では、これらのばらつきは、不十分なクランプ及び不均一なエッチング又は成膜につながり、さらに処理中の基板にダメージをもたらす。

焼結セラミックチャック（sintered ceramic chucks）は、半導体処理に一般的に用いられる。焼結セラミックＥＳＣは、セラミックディスク（ceramic disk）を典型的には含み、その中に埋め込まれる少なくとも１つの電極層（electrode layer）を有する。焼結セラミックチャックは、多層セラミックパッケージング技術を用いて典型的には作製される、この技術では、導電性超硬合金パターンが導電性ペースト又はインクを用いてプリントされる。導電性パターンは、その後、第１のグリーンシートの上に第２のグリーンシートが置かれ、組立部を複合燃焼することによって間に挟まれる。燃焼中には、グリーンシートのセラミック粒子が焼結して、モノリシック（monolithic）で継ぎ目のないセラミック体を形成する。ペースト中の導電性粒子はまた、焼結して埋め込み電極層を形成する。

製造中に焼結セラミックチャック内に形成される内部ストレスは、反りにつながる場合がある。これらの内部ストレスの大きな原因は、チャック本体と電極材料との間の熱膨張係数（ＣＴＥ）差である。これらのＣＴＥによって引き起こされたストレスは、終結されたチャックの変形又はダメージにつながる。本発明達は、細かく分割した（finely divided）クランプ電極パターンを用いることによって、焼結中にセラミックチャックが反りにくくなりうることを発見した。したがって、本発明の第１の実施形態に係る目的は、焼結セラミックＥＳＣの製造で遭遇する高温中でＥＳＣを反りにくくするＥＳＣ電極パターンを用いることである。

様々なプラズマ処理において、基板上方のオープンスペース（open space）中にＲＦ電力を供給してプラズマを生成するために、及び／又は、ＥＳＣを介してＲＦバイアス電力をプラズマに結合させるために、下部電極（lower electrode）又はベースプレートが用いられる。クランプ電極を通してＲＦエネルギが結合されるこれらの構造では、ＲＦエネルギに対して高い透過性のあるＥＳＣを提供することが望ましい。従来の静電チャックは、連続パターン（continuous pattern）で配置された高純度タングステン等の、高い導電性のクランプピング電極材料を用いる。しかしながら、これらの導電性クランプピング電極は、ＲＦ結合を妨害し、不均一な処理をもたらすか、さらには処理基板へのダメージにさえつながる。したがって、本発明の第２の実施形態に係る目的は、抵抗率を増加させることによって、及び／又は、さもなければクランプ電極の側面インピーダンス（lateral impedance）を上昇させることによって、クランプ電極を通してＲＦ電力が結合されるときに、ＲＦ結合の均一性を向上させることである。

本発明の第１の実施形態によれば、製造中に焼結セラミック静電チャック装置の反りを低減するための方法が提供される。この方法は、単極又は二極性のいずれを実施する場合にも適している。これらの電極パターンを用いることによって、焼結中に生じてチャックの変形及び／又はダメージをもたらす内部ストレスが低減される。

図１は、埋め込み電極を用いたセラミックＥＳＣの従来の焼結工程中に生じる反りを示す図である。図１Ａは、組立前の構成部品（component）を示す図である。この構成部品では、クランプ電極パターン層２が第１のセラミックグリーンシート４上に配置されて、焼結を通して第２のセラミックグリーンシート６に結合される。図１Ｂは、焼結前の組み立てられた構成部品を示す図である。この構成部品では、第１のセラミックグリーンシート４及び第２のセラミックグリーンシート６がその間に電極パターン層２を挟む。電極パターン層２は、スクリーン印刷（screen printing）等の印刷方法によって、導電性粒子のペーストとしてグリーンシートに塗布された導電性材料のパターンを含む。

図１Ｃは、焼結後における図１Ｂの組み立てられた構成部品の断面図を示す。電極８は、焼結セラミック本体１０中に埋めこまれているのが示されている。図１Ｃに示すように、焼結セラミックＥＳＣは、反りが生じるか又はドーム形になっている。反りが生じたチャックは、焼結チャックの上面の平坦度を取り戻すために、研削研磨工程（grinding and polishing operation）を受ける。しかしながら、この追加工程は、完成したチャックのコストを増大させる。さらに、外面を平坦に研削した後であっても、反りが生じた内部電極構造は、上面に平行にはならない。図１Ｄは、この効果（effect）を示したものあり、外面の平坦度を取り戻すために研削工程を行った後における、反りが生じた焼結セラミックチャックを示している。研削工程の結果として、電極８とチャックの上面１２及び底面１４との間の距離が、チャックの表面にわたって変化する。この効果は、熱とＲＦ電力の伝達の助けになるようにセラミックディスクが非常に薄く作られるときに、とりわけ顕著である。

図２は、本発明の第１の実施の形態に係る焼結セラミックチャックの形成に関係する工程を示す図である。図２Ａは、組立前の構成部品を示す図である。この構成部品では、本発明に係るクランプ電極パターン層２０が第１のセラミックグリーンシート２２上に配置されて、第２のセラミックグリーンシート２４に結合される。図２Ｂは、焼結前の組み立てられた構成部品を示す図である。この構成部品では、第１のセラミックグリーンシート２２及び第２のセラミックグリーンシート２４がその間に電極パターン層２０を挟む。電極パターン層２０は、導電性ストリップ（conductive strips）を含む。このストリップは、スクリーン印刷（screen printing）等の印刷方法によって、導電性粒子のペーストから作られる。しかしながら、電極パターンを形成する他の方法が用いられてもよい。図２Ｃは、焼結後の本発明のＥＳＣの断面図を示す。グリーンシートは、今度は、埋め込み電極層２８を有した、継ぎ目のないモノリシック（monolithic）の焼結セラミック本体２６となる。しかしながら、細かく分割された電極パターンを用いることによって、セラミックＥＳＣの外面の多くは、実質的に平らのままであり、埋め込み電極は焼結工程の後でも実質的に平面である。

細かい電極パターンの特別な構造は、電極パターンの最大直線部分（maximum straight line segment）が１．０インチ以下である限り重要ではない。すなわち、本発明に係る細かい電極パターンでは、１．０インチ以上の直線部分は、電極パターンのどの連続的な部分（continuous portion）のどの方向にも延びていない。特に、長さが０．５インチ以上の直線部分、より好適には長さが０．２５インチ以上の直線部分が電極パターンのどの部分のどの方向にも延びていない。

本発明に係る例示的な電極パターンは、図３Ａ、図３Ｂ、図４Ａ及び図４Ｂに示される。図３Ａは、本発明に係る二極性の電極の上面図である。電極は、第１の電極３０及び第２の電極３１を備える。第１の電極３０は、半径方向に向けられた直線部分（radially oriented linear segment）３２、パターン中央に配置されたディスク部分３３、ディスク部分３３を取り囲むために異なる直径を持って電極の直線部分３２の両側に配置されて所定間隔で設けられた複数の"Ｃ形"リング部分３４を備える。第２の電極３１は、半径方向に向けられた直線部分３６と、第１の電極の複数のＣ形リング部分を挟んで電極の直線部分３６の両側に"Ｃ"形に延びて異なる直径を持って所定間隔に配置された複数の"Ｃ形"のリング部分３７を備える。更に、第２の電極３１は、電極の最も外側の周辺部分を形成するために、直線部分の最も外側のエッジ（edge）に接続された、円環部分（circular ring portion）３８を備える。図３Ｂに示すように、電極は、ストレスの蓄積を防止するために、その中に形成されたスリット３９を有する。このスリット３９は、ストリップの各側面に交互に形成される。更に、１つの電極中のスリットのいくつかは、他の電極の隣接するスリットと一直線上に配置される。スリットは各電極をセグメント（segments）に分離し、その中のいくつかは一端だけが隣接するセグメントに結合され、その中の他のものはその両端が隣接するセグメントに結合される。スリット３９は、電極の最大直線長が１．０インチ又はそれ以下、より好適には０．５インチ又はそれ以下、更に好適には０．２５インチ又はそれ以下となるように配置される。

図４Ａ及び４Ｂの電極パターンは、一方向に向けられた電極セグメント４４で構成された、複数の細かく分割されたグループ４０を含む単極電極パターンである。ここでは、隣接するグループ４０のセグメント４４は、互いに垂直に向けられる。更に、一つのグループのセグメントのいくつかは、その側面のエッジ（side edge）に沿って接続部４６によって、隣接するグループの他のセグメントの一端に接続される。

図３及び４に示したパターンは、本発明に係る細かく分割された電極パターンを構成するために用いられるパターンを代表するものに過ぎない。本発明の電極パターンは、短く連結されたセグメントの繰り返しパターン（repeated pattern）で作られてもよい。繰り返しパターンは、チャック本体に沿って均一に延びるか又は半径方向にチャック本体にわたる円周方向の直線及び／又は互いに平行な方向に延びるストリップ状のセクションを形成する。セグメントは、最大直線長が１．０インチ又はそれ以下、より好適には０．５インチ又はそれ以下、更に好適には０．２５インチ又はそれ以下となるように構成される。従来の電極パターンは、本発明に係る細かく分割された電極パターンを提供するように修正されうる。例えば、このような電極パターンは、任意の直線セグメント又は前述の基準を満たさない高い曲率半径（radius of curvature）を持つセグメントが、スリット又は熱ストレスの蓄積を防ぐためにいくつかの他の手段と共に壊れるように変更されうる。

電極ストリップの幅は、好適には０．２５インチ又はそれ以下、より好適には０．１２５インチ又はそれ以下である。電極ストリップ間の間隔は、重要ではない。通常は、電極の全露出面積を最大化してクランプ力を改善するために、電極間の間隔を最小化することが望ましい。最小の間隔は、電極パターンを形成するために用いられる技術、例えば、パターンを形成するために用いられる印刷技術によって制限される。シルクスクリーン技術を用いた場合では、０．３ｍｍ以下の間隔が得られる。

焼結中のチャックの変形量は、焼結中に生じたストレス量だけではなく、変形に抵抗する焼結セラミックチャックの能力によっても影響される。したがって、前述のＣＴＥ差に加えて様々な要因がチャックの反りに影響しうる。これらの要因には、焼結中に用いられる処理条件（特に温度）、セラミック材料の弾性率（elastic modulus）及びチャックの厚さ及びチャックの主表面（major surface）を基準とした電極位置（厚さ方向）が含まれる。したがって、電極がチャックの主な外面のうち一つの面に他の面よりも近い場合、終結によってチャックに誘起されるストレスは、電極が中央に配置される場合よりも反りを引き起こしやすい。しかしながら、電極が中央に配置される場合であっても、依然として反りが生じうる。更に、焼結中にストレスを低減することは、焼結中にチャックがダメージを受けにくくするために望ましい。焼結中に蓄積した残りのストレスは、セラミック基板のひび割れ又は電極層の層間剥離（delamination）に最終的にはつながる。

本発明の電極デザイン（design）は、図５〜８に示された電極を含む、様々な基板支持構造に組み込まれうる。

図５は、クランプ電極がＲＦエネルギを供給するために用いられる実施形態を示す図である。図５に示すように、ＤＣ及びＲＦエネルギは、ネットワーク／ＤＣフィルタ５４をマッチングするために供給される。ネットワーク／ＤＣフィルタ５４の出力は、電極５０に供給される。電極５０は、絶縁性の又は半導体の本体５２中に埋め込まれるよう図示されている。この構造を用いる場合では、単一の電極又は複数の電極は、大幅に熱が蓄積することなくＲＦパワーを与えることができるために、十分な導電性と厚みがあるように一般的にはデザインされる。

図６及び７は、クランプ電極の下にある第２の電極（ＲＦ電極）にＲＦパワーが与えられる実施の形態を示す図である。図６では、第２の電極６２及びクランプ電極６０の両方が、絶縁性の又は半導体の本体６４中に埋め込まれる。図７では、クランプ電極７０は、絶縁性の又は半導体の本体７４中に埋め込まれており、第２の電極７２は、基板支持面とは反対のチャック本体の表面上に形成される。

図８は、絶縁性の又は半導体の本体８４中に埋め込まれたクランプ電極８０の下にベースプレート８２の形で存在する電極に、ＲＦ電力が与えられる他の実施形態を示す図である。

本発明に係る静電チャックは、使用中にチャックに形成されるクランプポテンシャル（clamping potentials）の空間的な均一性に有利に働く、改善された電極平面度を提供する。電極平面度は、クーロン（Coulombic）（完全に絶縁された）タイプのチャックに特に重要である。このチャックでは、電極の上方の誘電体層の厚さが使用中のチャックに生じるクランプポテンシャルを直接決定する。ジョンソン−ラーベク（Johnson-Rahbek）（"J-R"）の半導体デザインでは、静電荷（electrostatic charge）がチャックのクランプ面に移動し、結果として、時間的に漸近する（time asymptotic）クランプ電界は実際の誘電体の厚さに直接関係しない。しかしながら、J-Rチャックを用いると、静電荷が再分配（redistribute）する間に（例えば、内部のチャックにパワーを与えている間又はデチャック（de-chucking）している間）起こる一時的な効果が、電極の上方のセラミック層の誘電体の厚さによって影響されうる。

これらの効果は、素早く均一にウエハを開放できるようにする点において重要である。したがって、電極の均一性は、クーロン及び半導体J-Rチャックデザインの両方に望まれる。

本発明の第２の実施の形態によれば、ＲＦパワーがクランプ電極を介して処理基板の上方のオープンスペース内に結合される場合に、RF結合の均一性を改善することができるＥＳＣが提供される。本発明のこの実施形態は、図６〜９に示すチャック構造を用いて利用される。

ＲＦの透過性は、クランプ電極材料が比較的抵抗性（resistive）であり、その結果、電極の厚さが所定の周波数（at the frequency of interest）での表皮厚さ（skin depth）よりも実質的に小さい場合に得られる。表皮厚さは、印加された電界が材料を通るときに1/e倍まで減少する地点である。表皮厚さは、導電率の逆平方根（inverse square root）及び周波数の逆平方根の両方に比例する。したがって、より高い導電率とより高い周波数は、共に、より小さい表皮厚さ、それゆえにより小さいＲＦの透過性をもたらす。その結果、クランプ電極の導電率を低減することによって、ＲＦの透過性は任意の電極厚さに対して増大する。

タングステン（tungsten）、モリブデン（molybdenum）又はタンタル（tantalum）等の高い導電性を持つ材料で作られる従来のＥＳＣ電極は、それを通じて通るＲＦエネルギと干渉しうる。従来のＥＳＣを用いると、導電性クランプ電極は、基本的には、ＲＦ電極又はベースプレートに容量的に結合されうる。従来のクランプ電極の高い導電性によって、クランプ電極に"結合"されるＲＦエネルギは、クランプ電極内で空間的に再分配する。この方法では、クランプ電極は、ＲＦ等電位面と同様に振る舞う。したがって、従来のＥＳＣにおけるＥＳＣ電極は、ＲＦ電極又はベースレートと反応チャンバとの間のフローティングプレートと見られる。このような効果によって、局所的なＲＦ電流密度がクランプ電極とチャックの上面との間の距離（ｄ）に依存する。この距離における空間的な変化は、従来の静電チャックでは典型的に存在するものであり、その結果、チャックを介した不均一なＲＦ結合をもたらす。

クランプ電極が等電位面を形成する場合では、ＲＦエネルギは、下にあるＲＦ電極ではなく、クランプ電極から結合されたと見られる。したがって、ＲＦ結合のプラズマ反応室への分配は、クランプ電極とチャックの上面との間の距離（ｄ）に依存する（容量は誘電体の厚さに反比例する）。したがって、ＲＦ結合の均一性は、厚さ（ｄ）の空間的な均一性に依存する。ＲＦエネルギは、より高い容量を持つ領域を通るのが流れやすいので、ＥＳＣクランプで極の厚さ（ｄ）の如何なる不均一性も反応室へのＲＦ結合の不均一性をもたらす。

本発明は、１）クランプ電極の抵抗率を増大させること、２）電極を薄くする等の他の手段によってクランプ電極の横方向のインピーダンスを増大させること、によってＲＦ結合の均一性が改善されることを発見したものである。

クランプ電極の抵抗率を増大させることによって、クランプ電極がそれを通じて結合されるＲＦエネルギに更に透過性になる。したがって、より抵抗性の高いクランプ電極を用いることによって、より少ないＲＦエネルギがＲＦ電極からクランプ電極に"結合"される。第二に、クランプ電極の横方向のインピーダンスを増大させることによって、ＲＦ電極からクランプ電極へと"結合"されるいかなるＲＦエネルギもクランプ電極の面にわたって再配分されにくくなる。さらに、横方向の抵抗を増大させることによって、ＲＦエネルギのプラズマへの均一な結合が、チャック本体のクランプ面を基準として平面又は非平面であるクランプ電極によって実現される。

クランプ電極の抵抗率は、様々な方法で増大されうる。すなわち、（１）クランプ電極に対してより抵抗性の高い材料を用いること；（２）タングステン等の従来の導電性材料をアルミナ等の電気的に絶縁性の材料で薄めること；又は（３）クランプ電極を多孔性にする。横方向のインピーダンスはまた、電極の抵抗率を増大させることによって、或いは、その代わりに、電極の経路長（path length）を増大させる細かく分割した若しくは回旋状（convoluted）のパターンの形でクランプ電極を提供することによって、増大されうる。

一例として、導電性金属性材料（metallic material）及び非伝導性のフィラー（non-conductive filler）の混合体（mixture）を含む電極材料から作られるＥＳＣクランプ電極を用いることによって、クランプ電極において、より高い横方向のインピーダンスのみならずより高いＲＦの透過性が実現される。したがって、アルミナ等の電気的に絶縁性のフィラーを、タングステン、チタニウム、モリブデン、ニオビウム等の導電性超硬合金に取り入れることによって、結果として生じる構造物の電気抵抗が著しく増大する。例えば、４５％の容積負荷（volume loading）のアルミナを含むタングステンは、空の（unfilled）タングステンの約１０００倍の電気抵抗を持つ。したがって、この材料で作られた電極の表皮深さは、従来のタングステン電極の３０倍以上の表皮深さであり、任意の電極の厚さに対して、同じ形状と大きさを持つ従来の導電性電極を通るよりも、相当により大きなＲＦエネルギが通る。更に、抵抗率の如何なる増大もクランプ電極の横方向のインピーダンスをも増大させる。

電極の抵抗率はまた、電極を多孔性にすることによっても増大される。多孔性は、ペースト構造物にある周知の孔形成添加剤（void forming additives）を組み入れることによって、焼結中に超硬合金ペースト内に生じる。

本発明では、ＥＣＳクランプ電極は、好適には少なくとも約１、好適には１０ohms/squareの表面抵抗率（surface resistivity）を持つ。表面抵抗率は、電極の体積抵抗率（volume resistivity）を電極の厚さで割ることによって、体積抵抗率から求められる。本発明の好適な実施の形態では、クランプ電極は、絶縁性の又は半導体のセラミック（例えば、アルミナ）を含む超硬合金フリット（frit）及び１０〜８０重量％の超硬合金（例えば、タングステン）から作られる。更に好適な実施の形態では、超硬合金フリットは、３０〜５０重量％の超硬合金で構成される。

細かく分割されたクランプ電極パターンは、クランプ電極の横方向のインピーダンス、それゆえにＲＦ結合の空間的な均一性を増大せるために用いられる。電極材料のストリップの線幅がより小さくなり、電極パターンがより細かく分割されるか及び／又はより円状（circuitous）になるにつれて（例えば、図３及び４に示す交互のスリット（alternating slits）を用いて））、クランプ電極の横方向のインピーダンスは増大する。横方向のインピーダンスは、電極パターン上の異なる点の間の導電経路（経路長）の距離に基本的に比例する。細かく分割したパターンを用いることよって、クランプ電極上の２つの点の間の経路長又は距離が増大し、その結果横方向のインピーダンスが増大する。

クランプ電極は、ＲＦエネルギに基本的には透過性を持つので、ＲＦ結合の均一性はクランプ電極の下にあるＲＦ電極の平坦度及び均一性によって影響される。したがって、好適な実施の形態では、ＲＦ電極は、実質的に平面でありかつ良いＲＦ伝導体でもある。更に好適な実施の形態では、ＲＦ電力供給部とＲＦ電極との間の接続（connection）は、ＲＦ電極にわたるＲＦエネルギ分布の空間的な均一性を高めるのに十分である。ＲＦの均一性は、ＲＦ電力供給部からＲＦ電極までの接続の数、大きさ及び配置によって影響される。好適な実施の形態では、ＲＦ電極は、高い導電性材料の連続的で間断のない（unbroken）層である。好適な実施の形態では、ＲＦ電力は、電極表面にわたるＲＦエネルギの分布を改善するために、単一の接続（single connection）を用いて、ＲＦ電極の中央部に加えられる。

本発明に係る静電チャック本体は、任意の適切な絶縁性の又は半導体の材料で作られる。適切な材料には、セラミックス（ceramics）、ポリマー（polymers）（例えば、ポリイミド（polyimide））及びエラストマー（elastomers）（例えば、シリコーンゴム（silicone rubber））が含まれる。更に、クランプ電極と基板支持面との間の絶縁膜は、チャック本体の残りの材料と同じ材料又は同じ材料で作られてもよい。

好適な実施の形態では、本発明に係る静電チャックは、セラミック静電チャックである。セラミックチャックは、継ぎ目のないモノリシックの本体を提供するために、電極パターンを挟んだセラミックグリーンシートを共に焼結することによって作られる。更に、電極パターンは、予め燃焼した（pre-fired）第１のセラミック層の上に配置され、その後、付加的なセラミック材料が電極層を覆うために追加される。例えば、セラミック材料は、その間にＥＳＣ電極を有した、予め燃焼したセラミック層の上に接合されてもよい。さらに、クランプ電極層は、例えば、ＣＶＤ、スパッタリング又は溶射（例えば、プラズマ又はフレーム溶射）等のその他の技術によって、予め焼結した成形体（compact）及びその上に配置されたラミック、ポリマー又はその他の絶縁性の若しくは半導体の材料の上に配置される。

電極パターンは、様々な方法によって形成される。例えば、導電性材料の連続的な層が成膜されて、パターンを形成するために導電性残量が選択的に除去される。選択的な除去は、ドライエッチング（例えば、レーザー、プラズマ等）又はウェットエッチング（例えば、酸、化学薬品等）によって、又は、サンドブラスト（sand blasting）、研削（grinding）等の機械的な手段によって実現される。あるいは、電極は、導電性材料の選択的な成膜（selective deposition）によって、所定のパターンに形成される。本発明の好適な実施の形態では、電極は、任意の適当な技術によって、導電性材料の粒子を含むペースト又はインクの形で塗布される。例えば、ペーストは、セラミックグリーンシート上に所望のパターンでシルクスクリーンされる（silk screened）。適切な導電性粒子の例としては、タングステン、モリブデン、タンタル、ニオビウ及びチタニウム等の金属、並びに、窒化チタン（titanium nitride）等の導電性セラミックが含まれる。ペーストは、焼結助剤（sintering aids）等の周知の添加剤を含む。

本発明の静電チャックは、ジョンソン−ラーベク（Johnson-Rahbek）（"J-R"）半導体セラミックチャック又はクーロン（Coulombic）（完全に絶縁された）チャックであってもよい。クーロンチャックについては、電極の上方のセラミック層は、実用的な電圧で適当なクランプ電界を提供するために比較的薄い（例えば、０．２〜０．３ｎｍ又はそれ以下）でありうる。しかしながら、J-Rについては、半導体セラミックによって電荷がチャックの表面に向かって移動し、その結果、誘電体層の実効厚さ（effective thickness）が減少するので、電極の上方の層は更にもっと厚くてもよい（例えば、１ｍｍまで）。J-Rチャックの場合では、誘電漏洩（dielectric leakage）を支配して、十分に速いチャッキング及びデチャッキングが可能であるために、ＥＳＣクランプ電極は一般的に十分に低い抵抗で作られる。クーロン又はJ-Rチャックのいずれの場合でも、過剰に抵抗性（excessively resistive）のＥＳＣクランプ電極を用いることは望ましくない。いずれのチャックタイプでも、大きなＲＣ時定数によって、容認できないチャッキング／デチャッキング時間が生じる。J-Rチャックの場合では、漏れ電流が電極が供給するよりも速く電荷を消失させるため、その結果、十分で均一なクランプ力が得られない。その結果、J-RチャックにおけるＲＦの透過性（高抵抗率）の要求は、クランプ電極からの誘電漏洩のある所望のレベルを維持する必要性とバランスする。

本発明のＥＳＣアセンブリのために用いられるセラミック材料は、任意の適当なセラミック材料であればよい。適当な材料としては、完全に絶縁されたチャック用の高抵抗率の炭化珪素及びアルミナ、並びに、J-Rチャック用の酸化チタン（titanium oxide）をドープしたアルミナが含まれる。半導体（J-R）チャックに対しては、セラミック材料は、１ｘ１０１１〜１ｘ１０１２ohm/cmの範囲内の抵抗率を持つことが好適であり、抵抗率は温度及び印加電圧の測定条件、例えば、２０℃で電極１ミリ厚辺りに４０００ボルト等によって変化することが理解される。

電力は、１つ又は複数のリード線（lead wires）又はセラミックで形成された金属バイアスを含む他の材料を通してクランプ電極に供給される。これらのバイアスは、多層セラミックパッケージング技術で用いられる周知の技術によって形成される。例えば、本願と同じ出願人によるHusainの米国特許第5,880,922号を参照されたい。例えば、セラミックグリーンシートに孔が開けられて、焼結前に導電性ペーストで満たされてもよい。チャックはまた、リフトピンのための開口部やチャック表面に供給される熱伝導性ガスを可能にする通路（passage）を含んでもよい。チャック表面はまた、熱伝導性ガスの分配のための表面の溝（groove）又はチャネル（channel）を含む。チャックは、さらに、付加的なセラミック又は金属の層を含んでもよい。ＥＳＣに設けられる他の金属層は、加熱又はＲＦ電力を離れて印加するための電極を含む。

シリコン接着剤等の高温ポリマー接着剤層は、セラミックＥＳＣを下にある支持部又はベース電極に結合するために用いられる。しかしながら、ＥＳＣは、蝋付け（brazing）等の技術として周知の他の結合技術を用いて、下にある支持部に取り付けられてもよい。

本発明は、その好適な実施の形態に関連して詳細に説明されたが、添付した特許請求の範囲記載で定められた発明の思想及び範囲を逸脱しない限り、特別に記載していない追加、削除、修正及び置換がなされうることは、当業者に自明であろう。

図１Ａ〜Ｄは、焼結セラミックＥＳＣを作製する従来の方法に含まれる工程を示す図であって、図１Ａは、組立前のチャック構成部品を示し、図１Ｂは、焼結前の組み立てられた構成部品を示し、図１Ｃは、焼結後の変形した状態での世セラミックチャックを示し、図１Ｄは、外面の平坦度を取り戻すために研削工程を行った後のチャックを示す。 図２Ａ〜Ｃは、本発明に係る焼結セラミックＥＳＣの作製に関係する工程を示す図であって、図２Ａは、組立前のチャック構成部品を示し、図２Ｂは、焼結前の組み立てられた構成部品を示し、図２Ｃは、焼結後の最終的な形での焼結チャックを示す。 図３Ａは、本発明に一実施形態に係る電極パターンの上面図を示す。 図３Ｂは、図３Ａの詳細を示す図である。 図４Ａは、本発明に係る第２の電極パターンの上面図を示す。 図４Ｂは、図４Ａの詳細を示す図である。 図５は、ＤＣクランプ電圧及びＲＦパワーがセラミック本体に埋め込まれた単一の電極に加えられる本発明に係る静電チャック構造の第１の実施形態を示す図である。 図６は、ＤＣクランプ電圧及びＲＦパワーが絶縁性の又は半導体の本体に埋め込まれた離れた電極に加えられる本発明に係る静電チャック構造の第２の実施形態を示す図である。 図７は、ＤＣクランプ電圧が絶縁性の又は半導体の本体に埋め込まれたクランプ電極に加えられ、ＲＦパワーが基板支持面とは反対の本体の表面上に形成された下部電極に加えられる本発明に係る静電チャック構造の第３の実施形態を示す図である。 図８は、ＤＣクランプ電圧が絶縁性の又は半導体の本体に埋め込まれたクランプ電極に加えられ、ＲＦパワーが本体の下にある下部電極に加えられる本発明に係る静電チャック構造の第４の実施形態を示す図である。

Claims (10)

1. 半導体処理チャンバ内で半導体基板を支持するために有用な静電チャック装置であって、
   電気的に絶縁性の又は半導体の材料で作られた本体であって、半導体基板が静電気的にクランプされる支持面をその上に有する本体と、
   電気的に絶縁性の又は半導体の材料の焼結されたペーストを含み、半導体基板を前記支持面に静電気的にクランプするように構成されるクランプ電極と、
   高周波エネルギを前記クランプ電極を通して前記支持面にクランプされた基板の近傍のオープンスペース内に結合するように構成された下部電極と、
   を備え、
   前記絶縁性の又は半導体のセラミック材料の前記焼結されたペーストは、３０〜５０重量％の超硬合金を含み、
   （ａ）前記クランプ電極は、該クランプ電極が前記プラズマチャンバ内に高周波エネルギの結合に対して高い透過性があるように十分に高い抵抗率を有する、及び／又は、
   （ｂ）前記クランプ電極は、前記プラズマチャンバ内に結合される前記高周波エネルギ電力が前記基板支持面にわたって実質的に均一に分配されるように前記支持面に平行な方向に十分に高い横方向の高周波インピーダンスを有する
   ことを特徴とする静電チャック装置。
2. 前記クランプ電極は、１０ohms/square又はそれ以上の表面抵抗率を有し、前記電気的に絶縁性の又は半導体の材料で作られた本体と少なくとも前記クランプ電極とは、一体のセラミック体を規定することを特徴とする請求項１に記載の静電チャック装置。
3. 前記クランプ電極は、導電性材料の少なくとも１つのパターンを含み、該パターンは、２５．４ｍｍの最大直線長を有することを特徴とする請求項１に記載の静電チャック装置。
4. 前記クランプ電極は、連続的で間断のない膜であることを特徴とする請求項１に記載の静電チャック装置。
5. 前記クランプ電極は、前記本体の内部に配置され、
   前記下部電極は、前記本体の内部に配置されるか又は前記基板支持面と向かい合う前記本体の表面に取り付けられることを特徴とする請求項１に記載の静電チャック装置。
6. 前記クランプ電極は、前記本体の内部に配置され、
   前記下部電極は、ベースプレートを含むことを特徴とする請求項１に記載の静電チャック装置。
7. 前記静電チャック装置は、プラズマ処理チャンバの内部に配置されることを特徴とする請求項１に記載の静電チャック装置。
8. 請求項１に記載の静電チャック装置を備える処理チャンバ内で半導体基板を処理する方法であって、
   前記静電チャック装置に前記基板を静電気的にクランプする工程と、
   前記静電チャック装置を通して前記下部電極から少なくとも１つの周波数の高周波エネルギを結合する工程と、
   を含み、
   前記クランプ電極の前記抵抗率は、前記クランプ電極の厚さが前記高周波エネルギの周波数での表皮厚さよりも実質的に小さいことを特徴とする方法。
9. 前記高周波エネルギは、前記基板の露出面近傍にプラズマを生成し、及び／又は、前記基板にバイアスをかけ、
   当該方法は、前記プラズマを用いて前記基板を処理する工程を更に含むことを特徴とする請求項８に記載の方法。
10. 前記クランプ電極は、同じ電極材料の平面シートの２地点間抵抗率の少なくとも１０倍の２地点間抵抗率に増加させるのに十分に狭い及び／又は長いパターンで配置される電極材料を含むことを特徴とする請求項８に記載の方法。

Images