JP6705550B1 - 静電チャック - Google Patents

静電チャック Download PDF

Info

Publication number
JP6705550B1
JP6705550B1 JP2019223574A JP2019223574A JP6705550B1 JP 6705550 B1 JP6705550 B1 JP 6705550B1 JP 2019223574 A JP2019223574 A JP 2019223574A JP 2019223574 A JP2019223574 A JP 2019223574A JP 6705550 B1 JP6705550 B1 JP 6705550B1
Authority
JP
Japan
Prior art keywords
electrode layer
concentration
metal component
component
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019223574A
Other languages
English (en)
Other versions
JP2020161801A (ja
Inventor
佐々木　均
均 佐々木
大 籾山
大 籾山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toto Ltd filed Critical Toto Ltd
Priority to TW109109039A priority Critical patent/TWI710055B/zh
Priority to KR1020200033623A priority patent/KR102164083B1/ko
Priority to CN202010200600.8A priority patent/CN111725121B/zh
Priority to US16/825,256 priority patent/US10840119B2/en
Application granted granted Critical
Publication of JP6705550B1 publication Critical patent/JP6705550B1/ja
Publication of JP2020161801A publication Critical patent/JP2020161801A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】プラズマ制御性を高めることができる静電チャックを提供する。【解決手段】第１、第２主面を有するセラミック誘電体基板と、ベースプレートと、セラミック誘電体基板の内部に設けられ高周波電源と接続される第１電極層と、セラミック誘電体基板の内部に設けられ吸着用電源と接続される第２電極層と、を備え、第１電極層は、Ｚ軸方向において第１主面と第２主面との間に設けられ、第１電極層のＺ軸方向における寸法は、第２電極層のＺ軸方向における寸法よりも大きく、第２電極層は、Ｚ軸方向において第１電極層と第１主面との間に設けられ、第１電極層は、第１主面側の第１面と第１面とは反対側の第２面とを有し、第２面側から給電され、第１電極層は、第１面を含む第１部分を有し、セラミックス成分と金属成分とを含み、第１部分におけるセラミックス成分の濃度は、第１電極層のセラミックス成分の平均濃度よりも高い静電チャック。【選択図】図２

Description

本発明の態様は、一般的に、静電チャックに関する。
エッチング、ＣＶＤ（Chemical Vapor Deposition）、スパッタリング、イオン注入、アッシングなどを行うプラズマ処理チャンバ内では、半導体ウェーハやガラス基板などの処理対象物を吸着保持する手段として、静電チャックが用いられている。静電チャックは、内蔵する電極に静電吸着用電力を印加し、シリコンウェーハ等の基板を静電力によって吸着するものである。
プラズマ処理を行う際には、例えば、チャンバ内の上部に設けられた上部電極と、上部電極よりも下方に設けられた下部電極と、にＲＦ（Radio Frequency）電源（高周波電源）から電圧を印加し、プラズマを発生させる。
従来の静電チャックでは、静電チャックの下部に設けられるベースプレートを下部電極としてプラズマを発生させていた。しかし、適切な周波数を選択してプラズマ密度のウェーハ面内分布の更なる制御が求められる状況では、このような構成でのプラズマ制御には限界がある。そこで、近年、ベースプレートの上に設けられる誘電体層にプラズマ発生用の下部電極を内蔵させて、プラズマ制御性を高める試みがなされている。
特開２００８−２７７８４７号公報 特開２０１１−１１９６５４号公報
本発明は、かかる課題の認識に基づいてなされたものであり、プラズマ制御性を高めることができる静電チャックを提供することを目的とする。
第１の発明は、吸着の対象物が載置される第１主面と、前記第１主面とは反対側の第２主面と、を有するセラミック誘電体基板と、前記セラミック誘電体基板を支持するベースプレートと、前記セラミック誘電体基板の内部に設けられ、高周波電源と接続される少なくとも１つの第１電極層と、前記セラミック誘電体基板の内部に設けられ、吸着用電源と接続される少なくとも１つの第２電極層と、を備え、前記第１電極層は、前記ベースプレートから前記セラミック誘電体基板に向かうＺ軸方向において、前記第１主面と前記第２主面との間に設けられ、前記第１電極層の前記Ｚ軸方向における寸法は、前記第２電極層の前記Ｚ軸方向における寸法よりも大きく、前記第２電極層は、前記Ｚ軸方向において、前記第１電極層と前記第１主面との間に設けられ、前記第１電極層は、前記第１主面側の第１面と、前記第１面とは反対側の第２面と、を有し、前記第２面側から給電される静電チャックにおいて、前記第１電極層は、前記第１面を含む第１部分を有し、セラミックス成分と金属成分とを含み、前記第１部分における前記セラミックス成分の濃度は、前記第１電極層の前記セラミックス成分の平均濃度よりも高いことを特徴とする静電チャックである。
この静電チャックによれば、高周波電源と接続される第１電極層をセラミック誘電体基板の内部に設けることで、例えば、静電チャックよりも上方に設けられるプラズマ発生用の上部電極と第１電極層（下部電極）との間の距離を短くすることができる。これにより、例えば、ベースプレートをプラズマ発生用の下部電極とする場合などに比べて、低い電力でプラズマ密度を高めることができる。プラズマ制御の応答性を高めることができる。また、この静電チャックによれば、第１部分におけるセラミックス成分の濃度を、第１電極層のセラミックス成分の平均濃度よりも高くすることで、第２電極層側に位置する第１部分の絶縁性を高め、第１電極層と第２電極層との間の距離を短くすることができる。これにより、プラズマ発生用の上部電極と第１電極層（下部電極）との間の距離を短くすることができ、インピーダンスを低減し、プラズマ制御性を向上させることができる。
第２の発明は、第１の発明において、前記第１部分における前記セラミックス成分の濃度は、前記第１電極層における前記第１部分以外の部分での前記セラミックス成分の濃度よりも高いことを特徴とする静電チャックである。
この静電チャックによれば、第１部分におけるセラミックス成分の濃度を第１電極層における第１部分以外の部分でのセラミックス成分の濃度よりも高くすることで、第２電極層側に位置する第１部分の絶縁性を高め、第１電極層と第２電極層との間の距離を短くすることができる。これにより、プラズマ発生用の上部電極と第１電極層（下部電極）との間の距離を短くすることができ、インピーダンスを低減し、プラズマ制御性を向上させることができる。
第３の発明は、第１または第２の発明において、前記第１電極層は、前記Ｚ軸方向において前記第１部分に隣接する第２部分をさらに有し、前記第１部分における前記セラミックス成分の濃度は、前記第２部分における前記セラミックス成分の濃度よりも高いことを特徴とする静電チャックである。
この静電チャックによれば、第１部分におけるセラミックス成分の濃度を第２部分におけるセラミックス成分の濃度よりも高くすることで、第２電極層側に位置する第１部分の絶縁性を高め、第１電極層と第２電極層との間の距離を短くすることができる。これにより、プラズマ発生用の上部電極と第１電極層（下部電極）との間の距離を短くすることができ、インピーダンスを低減し、プラズマ制御性を向上させることができる。
第４の発明は、第１〜第３のいずれか１つの発明において、前記第１電極層は、前記第２面を含む第３部分をさらに有し、前記第３部分における前記金属成分の濃度は、前記第１電極層の前記金属成分の平均濃度よりも高いことを特徴とする静電チャックである。
この静電チャックによれば、第３部分における金属成分の濃度を第１電極層の金属成分の平均濃度よりも高くすることで、高周波電力が給電され、表皮効果により高周波電流が流れると考えられる第１電極層の第２面側の表面を低抵抗とすることができる。これにより、プラズマ制御性を向上させることができる。
第５の発明は、第４の発明において、前記金属成分の熱伝導率は、前記セラミックス成分の熱伝導率よりも大きいことを特徴とする静電チャックである。
この静電チャックによれば、第１電極層に含まれる金属成分の熱伝導率を第１電極層に含まれるセラミック成分の熱伝導率よりも大きくし、かつ、ベースプレート側に位置する第３部分における金属成分の濃度を第１電極層の金属成分の平均濃度よりも高くすることで、高周波電力を印加した際に発生する熱を効率的にベースプレート側に放熱でき、発熱によるプラズマ密度の面内均一性への悪影響を抑制できる。
第６の発明は、第１〜第５のいずれか１つの発明において、前記第１電極層は、前記第２面を含む第３部分をさらに有し、前記第３部分における前記金属成分の濃度は、前記第１電極層における前記第３部分以外の部分での前記金属成分の濃度よりも高いことを特徴とする静電チャックである。
この静電チャックによれば、第３部分における金属成分の濃度を第１電極層における第３部分以外の部分での金属成分の濃度よりも高くすることで、高周波電力が給電され、表皮効果により高周波電流が流れると考えられる第１電極層の第２面側の表面を低抵抗とすることができる。これにより、プラズマ制御性を向上させることができる。
第７の発明は、第１〜第６のいずれか１つの発明において、前記第１電極層は、前記第２面を含む第３部分と、前記Ｚ軸方向において前記第３部分に隣接する第４部分と、をさらに有し、前記第３部分における前記金属成分の濃度は、前記第４部分における前記金属成分の濃度よりも高いことを特徴とする静電チャックである。
この静電チャックによれば、第３部分における金属成分の濃度を第４部分における金属成分の濃度よりも高くすることで、高周波電力が給電され、表皮効果により高周波電流が流れると考えられる第１電極層の第２面側の表面を低抵抗とすることができる。これにより、プラズマ制御性を向上させることができる。
第８の発明は、第１〜第７のいずれか１つの発明において、前記第１部分における前記金属成分の濃度は、３０％以上であることを特徴とする静電チャックである。
この静電チャックによれば、第１部分における金属成分の濃度を３０％以上とすることで、第１部分の抵抗値をプラズマ発生用の下部電極としてより好適な値にすることができる。
第９の発明は、第１〜第８のいずれか１つの発明において、前記セラミックス成分は、前記セラミック誘電体基板の主成分と同じであることを特徴とする静電チャックである。
この静電チャックによれば、第１電極層のセラミックス成分をセラミック誘電体基板の主成分と同じにすることで、セラミック誘電体基板の熱膨張率と第１電極層の熱膨張率との差を小さくすることができ、セラミック誘電体基板と第１電極層との剥離等の不具合を抑制できる。
第１０の発明は、第１〜第９のいずれか１つの発明において、前記セラミックス成分は、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、及び酸化イットリウムの少なくとも１つを含むことを特徴とする静電チャックである。
このように、実施形態に係る静電チャックによれば、例えば、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、及び酸化イットリウムの少なくとも１つのセラミックス成分を含む第１電極層を用いることで、耐プラズマ性、機械的強度、熱伝導性、電気絶縁性等の種々の特性に優れた静電チャックを提供することができる。
第１１の発明は、第１〜第１０のいずれか１つの発明において、前記金属成分は、パラジウム、銀、白金、モリブデン、及びタングステンの少なくとも１つを含むことを特徴とする静電チャックである。
このように、実施形態に係る静電チャックによれば、例えば、パラジウム、銀、白金、モリブデン、及びタングステンの少なくとも１つの金属成分を含む第１電極層を用いることができる。
第１２の発明は、第１〜第１１のいずれか１つの発明において、前記第１電極層の厚さは、１μｍ以上５００μｍ以下であることを特徴とする静電チャックである。
この静電チャックによれば、第１電極層の厚さをこの範囲とすることで、表皮効果の影響を低減し、プラズマ密度の面内均一性を高めるとともに、ＲＦ応答性の低下を抑制することができる。
第１３の発明は、第１〜第１２のいずれか１つの発明において、前記第１電極層は、前記第２面を含む第３部分をさらに有し、前記第３部分における前記金属成分の濃度は、前記第２電極層の金属成分の平均濃度よりも高いことを特徴とする静電チャックである。
この静電チャックによれば、第１電極層の第３部分の金属成分濃度が第２電極層の金属成分の平均濃度よりも高いので、高周波電力が給電される第１電極層の抵抗を十分に低くすることができる。
本発明の態様によれば、プラズマ制御性を高めることができる静電チャックが提供される。
実施形態に係る静電チャックを模式的に表す断面図である。 実施形態に係る静電チャックの一部を拡大して模式的に表す断面図である。 図３（ａ）〜図３（ｄ）は、実施形態に係る静電チャックの第１電極層を模式的に表す断面図である。 図４（ａ）及び図４（ｂ）は、実施形態に係る静電チャックの一部を模式的に表す平面図である。 実施形態に係る静電チャックを備えたウェーハ処理装置を模式的に表す断面図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、実施形態に係る静電チャックを例示する模式的断面図である。
図１に表したように、静電チャック１００は、セラミック誘電体基板１０と、第１電極層１１と、第２電極層１２と、ベースプレート５０と、を備える。
セラミック誘電体基板１０は、例えば焼結セラミックによる平板状の基材である。例えば、セラミック誘電体基板１０は、酸化アルミニウム（アルミナ：Ａｌ２Ｏ３）を含む。例えば、セラミック誘電体基板１０は、高純度の酸化アルミニウムで形成される。セラミック誘電体基板１０における酸化アルミニウムの濃度は、例えば、９０質量パーセント（ｍａｓｓ％）以上１００ｍａｓｓ％以下、好ましくは、９５質量パーセント（ｍａｓｓ％）以上１００ｍａｓｓ％以下、より好ましくは、９９質量パーセント（ｍａｓｓ％）以上１００ｍａｓｓ％以下である。高純度の酸化アルミニウムを用いることで、セラミック誘電体基板１０の耐プラズマ性を向上させることができる。なお、酸化アルミニウムの濃度は、蛍光Ｘ線分析などにより測定することができる。
セラミック誘電体基板１０は、窒化アルミニウム、炭化ケイ素、窒化ケイ素、及び酸化イットリウム（イットリア：Ｙ２Ｏ３）のうちの少なくともいずれか１つを含んでいてもよい。これらのセラミックを含むセラミック誘電体基板１０を用いることで、耐プラズマ性、機械的強度、熱伝導性、電気絶縁性等の種々の特性に優れた静電チャックを提供することができる。
セラミック誘電体基板１０は、第１主面１０ａと、第２主面１０ｂと、を有する。第１主面１０ａは、吸着の対象物Ｗが載置される面である。第２主面１０ｂは、第１主面１０ａとは反対側の面である。吸着の対象物Ｗは、例えば、シリコンウェーハなどの半導体基板である。
なお、本願明細書において、ベースプレート５０からセラミック誘電体基板１０に向かう方向をＺ軸方向とする。Ｚ軸方向は、例えば、各図に例示する通り、第１主面１０ａと第２主面１０ｂとを結ぶ方向である。Ｚ軸方向は、例えば、第１主面１０ａ及び第２主面１０ｂに対して略垂直な方向である。Ｚ軸方向と直交する方向の１つをＸ軸方向、Ｚ軸方向及びＸ軸方向に直交する方向をＹ軸方向ということにする。本願明細書において、「面内」とは、例えばＸ−Ｙ平面内である。
セラミック誘電体基板１０の内部には、第１電極層１１及び第２電極層１２が設けられる。第１電極層１１及び第２電極層１２は、第１主面１０ａと、第２主面１０ｂと、の間に設けられる。すなわち、第１電極層１１及び第２電極層１２は、セラミック誘電体基板１０の中に挿入されるように設けられる。第１電極層１１及び第２電極層１２は、例えば、セラミック誘電体基板１０に一体焼結されることで内蔵されてもよい。
第１電極層１１は、Ｚ軸方向において、第１主面１０ａと第２主面１０ｂとの間に位置する。第２電極層１２は、Ｚ軸方向において、第１主面１０ａと第１電極層１１との間に位置する。換言すれば、第１電極層１１は、Ｚ軸方向において、第２電極層１２と第２主面１０ｂとの間に位置する。
第１電極層１１は、高周波電源（図５の高周波電源５０４）と接続される。上部電極（図５の上部電極５１０）及び第１電極層１１に高周波電源から電圧（高周波電圧）が印加されることで、処理容器（図５の処理容器５０１）内部においてプラズマが発生する。第１電極層１１は、換言すれば、プラズマを発生させるための下部電極である。高周波電源は、高周波のＡＣ（交流）電流を第１電極層１１に供給する。ここでいう「高周波」は、例えば、２００ｋＨｚ以上である。第１電極層１１は、第１主面１０ａ側の第１面１１ａと、第１面１１ａとは反対側の第２面１１ｂと、を有する。第１電極層１１には、第２面１１ｂ側から高周波電流が給電される。
第２電極層１２は、吸着用電源（図５の吸着用電源５０５）と接続される。静電チャック１００は、吸着用電源から第２電極層１２に電圧（吸着用電圧）を印加することによって、第２電極層１２の第１主面１０ａ側に電荷を発生させ、静電力によって対象物Ｗを吸着保持する。換言すれば、第２電極層１２は、対象物Ｗを吸着させるための吸着電極である。吸着用電源は、直流（ＤＣ）電流またはＡＣ電流を第２電極層１２に供給する。吸着用電源は、例えば、ＤＣ電源である。吸着用電源は、例えば、ＡＣ電源であってもよい。
第１電極層１１のＺ軸方向における寸法は、第２電極層１２のＺ軸方向における寸法よりも大きい。すなわち、第１電極層１１の厚さは、例えば、第２電極層１２の厚さよりも大きい。第１電極層１１の厚さを、第２電極層１２の厚さよりも大きくすることで、表皮効果の影響を低減し、プラズマ密度の面内均一性を高めることができる。第１電極層１１及び第２電極層１２の厚さの測定方法については後述する。
このように、第１電極層１１をセラミック誘電体基板１０の内部に設けることで、静電チャック１００よりも上方に設けられる高周波電源の上部電極（図５の上部電極５１０）と第１電極層１１（下部電極）との間の距離を短くすることができる。これにより、例えば、ベースプレート５０を下部電極とする場合などに比べて、低い電力でプラズマ密度を高めることができる。換言すれば、高いプラズマ密度を得るために必要となる電力を低減させることができる。
第１電極層１１及び第２電極層１２の形状は、セラミック誘電体基板１０の第１主面１０ａ及び第２主面１０ｂに沿った薄膜状である。
第１電極層１１は、セラミックス成分と金属成分とを含む。第１電極層１１は、例えば、セラミックス成分及び金属成分からなるものであることが好ましい。
第１電極層１１のセラミックス成分は、例えば、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、及び酸化イットリウム（イットリア：Ｙ２Ｏ３）の少なくとも１つを含む。
第１電極層１１のセラミックス成分は、例えば、セラミック誘電体基板１０の主成分と同じである。第１電極層１１のセラミックス成分をセラミック誘電体基板１０の主成分と同じにすることで、セラミック誘電体基板１０の熱膨張率と第１電極層１１の熱膨張率との差を小さくすることができ、セラミック誘電体基板１０と第１電極層１１との剥離等の不具合を抑制できる。
第１電極層１１の金属成分は、例えば、パラジウム（Ｐｄ）、銀（Ａｇ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）の少なくとも１つを含む。
第２電極層１２は、金属成分を含む。第２電極層１２は、セラミックス成分と金属成分とを含んでもよい。第２電極層１２は、セラミックス成分及び金属成分からなるものであることが好ましい。
第２電極層１２のセラミックス成分は、例えば、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、及び酸化イットリウムの少なくとも１つを含む。第２電極層１２のセラミックス成分は、例えば、セラミック誘電体基板１０の主成分と同じである。第２電極層１２のセラミックス成分は、例えば、第１電極層１１のセラミックス成分と同じである。
第２電極層１２の金属成分は、例えば、パラジウム（Ｐｄ）、銀（Ａｇ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）の少なくとも１つを含む。第２電極層１２の金属成分は、例えば、第１電極層１１の金属成分と同じである。
第２電極層１２には、セラミック誘電体基板１０の第２主面１０ｂ側に延びる接続部２０が設けられている。接続部２０は、例えば、第２電極層１２と導通するビア（中実型）やビアホール（中空型）である。接続部２０は、ロウ付けなどの適切な方法によって接続された金属端子でもよい。
ベースプレート５０は、セラミック誘電体基板１０を支持する部材である。セラミック誘電体基板１０は、接着部材６０によってベースプレート５０の上に固定される。接着部材６０としては、例えばシリコーン接着剤が用いられる。
ベースプレート５０は、例えば、アルミニウムなどの金属製である。ベースプレート５０は、例えば、セラミック製であってもよい。ベースプレート５０は、例えば、上部５０ａと下部５０ｂとに分けられており、上部５０ａと下部５０ｂとの間に連通路５５が設けられている。連通路５５の一端側は、入力路５１に接続され、連通路５５の他端側は、出力路５２に接続される。
ベースプレート５０は、静電チャック１００の温度調整を行う役目も果たす。例えば、静電チャック１００を冷却する場合には、入力路５１からヘリウムガスなどの冷却媒体を流入し、連通路５５を通過させ、出力路５２から流出させる。これにより、冷却媒体によってベースプレート５０の熱を吸収し、その上に取り付けられたセラミック誘電体基板１０を冷却することができる。一方、静電チャック１００を保温する場合には、連通路５５内に保温媒体を入れることも可能である。セラミック誘電体基板１０やベースプレート５０に発熱体を内蔵させることも可能である。ベースプレート５０やセラミック誘電体基板１０の温度を調整することで、静電チャック１００によって吸着保持される対象物Ｗの温度を調整することができる。
この例では、セラミック誘電体基板１０の第１主面１０ａ側に、溝１４が設けられている。溝１４は、第１主面１０ａから第２主面１０ｂに向かう方向（Ｚ軸方向）に窪み、Ｘ−Ｙ平面内において連続して延びている。第１主面１０ａにおいて、溝１４が設けられていない領域の少なくとも一部には、複数の凸部１３（ドット）が設けられる。対象物Ｗは、複数の凸部１３の上に載置され、複数の凸部１３により支持される。凸部１３は、対象物Ｗの裏面と接する面である。複数の凸部１３が設けられていれば、静電チャック１００に載置された対象物Ｗの裏面と第１主面１０ａとの間に空間が形成される。凸部１３の高さ、数、凸部１３の面積比率、形状などを適宜選択することで、例えば、対象物Ｗに付着するパーティクルを好ましい状態にすることができる。例えば、複数の凸部１３の高さ（Ｚ軸方向における寸法）は、１μｍ以上１００μｍ以下、好ましくは１μｍ以上３０μｍ以下、より好ましくは５μｍ以上１５μｍ以下とすることができる。
セラミック誘電体基板１０は、溝１４と接続された貫通孔１５を有する。貫通孔１５は、第２主面１０ｂから第１主面１０ａにかけて設けられる。すなわち、貫通孔１５は、第２主面１０ｂから第１主面１０ａまでＺ軸方向に延び、セラミック誘電体基板１０を貫通する。
ベースプレート５０には、ガス導入路５３が設けられる。ガス導入路５３は、例えば、ベースプレート５０を貫通するように設けられる。ガス導入路５３は、ベースプレート５０を貫通せず、他のガス導入路５３の途中から分岐してセラミック誘電体基板１０側まで設けられていてもよい。また、ガス導入路５３は、ベースプレート５０の複数箇所に設けられてもよい。
ガス導入路５３は、貫通孔１５と連通する。すなわち、ガス導入路５３に流入した伝達ガス（ヘリウム（Ｈｅ）等）は、ガス導入路５３を通過した後に、貫通孔１５に流入する。
貫通孔１５に流入した伝達ガスは、貫通孔１５を通過した後に、対象物Ｗと溝１４との間に設けられた空間に流入する。これにより、対象物Ｗを伝達ガスによって直接冷却することができる。
図２は、実施形態に係る静電チャックの一部を拡大して模式的に表す断面図である。
図２は、図１に示す領域Ｒ１を拡大して示す。
図２に表したように、第１電極層１１は、第１面１１ａと、第２面１１ｂと、を有する。第１面１１ａは、第１主面１０ａ側の面である。第２面１１ｂは、第１面１１ａとは反対側の面である。第１面１１ａは、換言すれば、第２電極層１２と対向する面である。第２面１１ｂは、例えば、第１面１１ａに対して、平行な面である。
第１面１１ａは、例えば、第１主面１０ａに対して、平行な面である。第１面１１ａと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ１は、例えば、一定である。距離Ｄ１は、換言すれば、第１主面１０ａから第１電極層１１の上面（第１面１１ａ）までの距離である。ここで、「一定」とは、例えば第１面１１ａのうねりなどを含むことができる。例えば、静電チャック１００の断面を走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）等で低倍率（例えば１００倍程度）で観察したときに、距離Ｄ１が概ね一定であればよい。距離Ｄ１は、例えば、３００μｍ程度である。
このように、第１面１１ａと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ１を一定とすることで、上部電極（図５の上部電極５１０）と第１電極層１１（下部電極）との間の距離を一定とすることができる。これにより、例えば、第１面１１ａと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ１が一定でない場合などに比べて、プラズマ密度の面内均一性を向上させることができる。
第１電極層１１の厚さは、例えば、１μｍ以上５００μｍ以下、好ましくは、１０μｍ以上１００μｍ以下である。第１電極層１１の厚さは、換言すれば、第１面１１ａと第２面１１ｂとの間のＺ軸方向に沿う距離Ｄ２である。第１電極層１１の厚さ（距離Ｄ２）をこの範囲とすることで、表皮効果の影響を低減し、プラズマ密度の面内均一性を高めることができる。第１電極層１１の厚さ（距離Ｄ２）は、例えば、第１電極層１１の断面ＳＥＭ画像における３点の厚さの平均値として求めることができる。本願明細書においては、この平均値を距離Ｄ２と定義する。
図２に表したように、第２電極層１２は、第１主面１０ａ側の第３面１２ａと、第３面１２ａとは反対側の第４面１２ｂと、を有する。第４面１２ｂは、換言すれば、第１電極層１１と対向する面である。第３面１２ａは、例えば、第４面１２ｂに対して、平行な面である。
第３面１２ａは、例えば、第１主面１０ａに対して、平行な面である。第３面１２ａと第１主面１０ａとの間のＺ軸方向に沿う距離Ｄ３は、例えば一定である。距離Ｄ３は、換言すれば、第１主面１０ａから第２電極層１２の上面（第３面１２ａ）までの距離である。
第２電極層１２の厚さは、例えば、一定である。第２電極層１２の厚さは、換言すれば、第３面１２ａと第４面１２ｂとの間のＺ軸方向に沿う距離Ｄ４である。第２電極層１２の厚さ（距離Ｄ４）は、例えば、第２電極層１２の断面ＳＥＭ画像における３点の厚さの平均値として求めることができる。
第１電極層１１の厚さは、例えば、第２電極層１２の厚さよりも大きい。第１電極層１１の厚さを、第２電極層１２の厚さよりも大きくすることで、表皮効果の影響を低減し、プラズマ密度の面内均一性を高めることができる。
図３（ａ）〜図３（ｄ）は、実施形態に係る静電チャックの第１電極層の一部を模式的に表す断面図である。
図３（ａ）〜図３（ｄ）に表したように、第１電極層１１は、例えば、第１〜第５部分１１１〜１１５を有する。
第１部分１１１は、第１面１１ａを含む。第１部分１１１は、例えば、第１電極層１１の上端部である。第２部分１１２は、Ｚ軸方向において第１部分１１１に隣接する。第２部分１１２は、例えば、第１電極層１１の上端部（第１部分１１１）の下に位置する部分である。
第３部分１１３は、第２面１１ｂを含む。第３部分１１３は、例えば、第１電極層１１の下端部である。第４部分１１４は、Ｚ軸方向において第３部分１１３に隣接する。第４部分１１４は、例えば、第１電極層１１の下端部（第３部分１１３）の上に位置する部分である。
第５部分１１５は、Ｚ軸方向において第２部分１１２と第４部分１１４との間に位置する部分である。第５部分１１５は、例えば、Ｚ軸方向において第２部分１１２及び第４部分１１４に隣接する部分である。第５部分１１５は、必要に応じて設けられ、省略可能である。すなわち、第２部分１１２と第４部分１１４とは、Ｚ軸方向において互いに隣接していてもよい。
図３（ｄ）に示すように、第１電極層１１は、第５部分１１５と第４部分１１４との間に、第６部分１１６をさらに有していてもよい。
図３（ａ）〜図３（ｃ）では、第１電極層１１が５層（第１部分１１１〜第５部分１１５）の例を、図３（ｄ）では、第１電極層１１が６層の例をそれぞれ示している。実施形態において、第１電極層１１は２層以上であればよく、例えば３層（第１部分１１１〜第３部分１１３）、４層（第１部分１１１〜第４部分１１４）、７層以上であってもよい。２層の場合には、第２部分１１２が第２面１１ｂを含む。３層の場合には、第２部分１１２は、第１部分１１１及び第３部分１１３のそれぞれと隣接し、第３部分１１３が第２面１１ｂを含む。
以下では、図３（ａ）〜図３（ｃ）に表したように、第１面１１ａから第２面１１ｂに向かって、第１部分１１１、第２部分１１２、第５部分１１５、第４部分１１４、第３部分１１３の順に並んだ第１電極層１１を例に挙げて説明する。
図３（ａ）〜図３（ｃ）においては、セラミックス成分の濃度及び金属成分の濃度を色の濃淡で表している。より具体的には、セラミックス成分の濃度が低い（金属成分の濃度が高い）ほど色が濃く、セラミックス成分の濃度が高い（金属成分の濃度が低い）ほど色が薄いことを示している。
実施形態において、第１部分１１１におけるセラミックス成分の濃度は、第１電極層１１のセラミックス成分の平均濃度よりも高い。
このように、第１部分１１１におけるセラミックス成分の濃度を、第１電極層１１のセラミックス成分の平均濃度よりも高くすることで、第２電極層１２側に位置する第１部分１１１の絶縁性を高め、第１電極層１１と第２電極層１２との間の距離Ｄ５（図２参照）を短くすることができる。これにより、プラズマ発生用の上部電極５１０と第１電極層１１（下部電極）との間の距離を短くすることができ、インピーダンスを低減し、プラズマ制御性を向上させることができる。
図３（ａ）に示したとおり、例えば、第１部分１１１におけるセラミックス成分の濃度は、第１電極層１１における第１部分１１１以外の部分でのセラミックス成分の濃度よりも高い。
図３（ａ）に示した例では、第１部分１１１におけるセラミックス成分の濃度は、第１部分１１１に隣接する第２部分１１２におけるセラミックス成分の濃度よりも高い。また、第３部分１１３におけるセラミックス成分の濃度は、第４部分１１４におけるセラミックス成分の濃度よりも低い。また、この例では第５部分１１５をさらに有し、第５部分１１５におけるセラミックス成分の濃度は、第２部分１１２におけるセラミックス成分の濃度よりも低く、第４部分１１４におけるセラミックス成分の濃度よりも高い。つまり、この例では、第１部分１１１から第３部分１１３に向かってセラミックス成分の濃度が低くなっている。
換言すれば、図３（ａ）に示した例では、第１部分１１１における金属成分の濃度は、第１部分１１１に隣接する第２部分１１２における金属成分の濃度よりも低い。また、第３部分１１３における金属成分の濃度は、第４部分１１４における金属成分の濃度よりも高い。また、第５部分１１５における金属成分の濃度は、第２部分１１２における金属成分の濃度よりも高く、第４部分１１４における金属成分の濃度よりも低い。つまり、この例では、第１部分１１１から第３部分１１３に向かって金属成分の濃度が高くなっている。
また、図３（ｂ）に示した例では、第１部分１１１におけるセラミックス成分の濃度は、第２部分１１２におけるセラミックス成分の濃度よりも高い。また、第３部分１１３におけるセラミックス成分の濃度は、第４部分１１４におけるセラミックス成分の濃度よりも高い。また、この例では第５部分１１５をさらに有し、第５部分１１５におけるセラミックス成分の濃度は、第２部分１１２におけるセラミックス成分の濃度よりも低く、第４部分１１４におけるセラミックス成分の濃度よりも低い。つまり、この例では、第１部分１１１から第５部分１１５に向かってセラミックス成分の濃度が低くなるとともに、第５部分１１５から第３部分１１３に向かってセラミックス成分の濃度が高くなっている。
換言すれば、図３（ｂ）に示した例では、第１部分１１１における金属成分の濃度は、第２部分１１２における金属成分の濃度よりも低い。また、第３部分１１３における金属成分の濃度は、第４部分１１４における金属成分の濃度よりも低い。また、第５部分１１５における金属成分の濃度は、第２部分１１２における金属成分の濃度よりも高く、第４部分１１４における金属成分の濃度よりも高い。つまり、この例では、第１部分１１１から第５部分１１５に向かって金属成分の濃度が高くなるとともに、第５部分１１５から第３部分１１３に向かって金属成分の濃度が低くなっている。
なお、この例では、第１部分１１１におけるセラミックス成分の濃度は、第３部分１１３におけるセラミックス成分の濃度と同じであるが、第１部分１１１におけるセラミックス成分の濃度は、第３部分１１３におけるセラミックス成分の濃度よりも高くてもよいし、第３部分１１３におけるセラミックス成分の濃度よりも低くてもよい。また、この例では、第２部分１１２におけるセラミックス成分の濃度は、第４部分１１４におけるセラミックス成分の濃度と同じであるが、第２部分１１２におけるセラミックス成分の濃度は、第４部分１１４におけるセラミックス成分の濃度よりも高くてもよいし、第４部分１１４におけるセラミックス成分の濃度よりも低くてもよい。
同様に、この例では、第１部分１１１における金属成分の濃度は、第３部分１１３における金属成分の濃度と同じであるが、第１部分１１１における金属成分の濃度は、第３部分１１３における金属成分の濃度よりも高くてもよいし、第３部分１１３における金属成分の濃度よりも低くてもよい。また、この例では、第２部分１１２における金属成分の濃度は、第４部分１１４における金属成分の濃度と同じであるが、第２部分１１２における金属成分の濃度は、第４部分１１４における金属成分の濃度よりも高くてもよいし、第４部分１１４における金属成分の濃度よりも低くてもよい。
また、図３（ｃ）に示した例では、第１部分１１１におけるセラミックス成分の濃度は、第２部分１１２におけるセラミックス成分の濃度よりも高い。また、第３部分１１３におけるセラミックス成分の濃度は、第４部分１１４におけるセラミックス成分の濃度よりも高い。また、この例では第５部分１１５をさらに有し、第５部分１１５におけるセラミックス成分の濃度は、第２部分１１２におけるセラミックス成分の濃度よりも高く、第４部分１１４におけるセラミックス成分の濃度よりも高い。つまり、この例では、隣接する部分のセラミックス成分の濃度よりも高いセラミックス成分の濃度を有する部分（第１部分１１１、第３部分１１３、及び第５部分１１５）と隣接する部分のセラミックス成分の濃度よりも低いセラミックス成分の濃度を有する部分（第２部分１１２及び第４部分１１４）とが交互に設けられている。
換言すれば、図３（ｃ）に示した例では、第１部分１１１における金属成分の濃度は、第２部分１１２における金属成分の濃度よりも低い。また、第３部分１１３における金属成分の濃度は、第４部分１１４における金属成分の濃度よりも低い。また、第５部分１１５における金属成分の濃度は、第２部分１１２における金属成分の濃度よりも低く、第４部分１１４における金属成分の濃度よりも低い。つまり、この例では、隣接する部分の金属成分の濃度よりも低い金属成分の濃度を有する部分（第１部分１１１、第３部分１１３、及び第５部分１１５）と隣接する部分の金属成分の濃度よりも高い金属成分の濃度を有する部分（第２部分１１２及び第４部分１１４）とが交互に設けられている。
なお、この例では、第１部分１１１におけるセラミックス成分の濃度は、第３部分１１３及び第５部分１１５におけるセラミックス成分の濃度と同じであるが、第１部分１１１におけるセラミックス成分の濃度は、第３部分１１３におけるセラミックス成分の濃度よりも高くてもよいし、第３部分１１３におけるセラミックス成分の濃度よりも低くてもよい。第１部分１１１におけるセラミックス成分の濃度は、第５部分１１５におけるセラミックス成分の濃度よりも高くてもよいし、第５部分１１５におけるセラミックス成分の濃度よりも低くてもよい。第３部分１１３におけるセラミックス成分の濃度は、第５部分１１５におけるセラミックス成分の濃度よりも高くてもよいし、第５部分１１５におけるセラミックス成分の濃度よりも低くてもよい。また、この例では、第２部分１１２におけるセラミックス成分の濃度は、第４部分１１４におけるセラミックス成分の濃度と同じであるが、第２部分１１２におけるセラミックス成分の濃度は、第４部分１１４におけるセラミックス成分の濃度よりも高くてもよいし、第４部分１１４におけるセラミックス成分の濃度よりも低くてもよい。
同様に、この例では、第１部分１１１における金属成分の濃度は、第３部分１１３及び第５部分１１５における金属成分の濃度と同じであるが、第１部分１１１における金属成分の濃度は、第３部分１１３における金属成分の濃度よりも高くてもよいし、第３部分１１３における金属成分の濃度よりも低くてもよい。第１部分１１１における金属成分の濃度は、第５部分１１５における金属成分の濃度よりも高くてもよいし、第５部分１１５における金属成分の濃度よりも低くてもよい。第３部分１１３における金属成分の濃度は、第５部分１１５における金属成分の濃度よりも高くてもよいし、第５部分１１５における金属成分の濃度よりも低くてもよい。また、この例では、第２部分１１２における金属成分の濃度は、第４部分１１４における金属成分の濃度と同じであるが、第２部分１１２における金属成分の濃度は、第４部分１１４における金属成分の濃度よりも高くてもよいし、第４部分１１４における金属成分の濃度よりも低くてもよい。
また、図３（ｄ）に示した例では、第１部分１１１におけるセラミックス成分の濃度は、第２部分１１２におけるセラミックス成分の濃度よりも高い。また、第３部分１１３におけるセラミックス成分の濃度は、第４部分１１４におけるセラミックス成分の濃度よりも低い。また、この例では第５部分１１５と第６部分１１６とをさらに有し、第５部分１１５におけるセラミックス成分の濃度は、第２部分１１２におけるセラミックス成分の濃度よりも高く、第６部分１１６におけるセラミックス成分の濃度よりも高い。また、第６部分１１６におけるセラミックス成分の濃度は、第４部分１１４におけるセラミックス成分の濃度よりも低い。つまり、この例では、隣接する部分のセラミックス成分の濃度よりも高いセラミックス成分の濃度を有する部分（第１部分１１１、第４部分１１４、及び第５部分１１５）と隣接する部分のセラミックス成分の濃度よりも低いセラミックス成分の濃度を有する部分（第２部分１１２、第３部分１１３、及び第６部分１１６）とが交互に設けられている。
換言すれば、図３（ｄ）に示した例では、第１部分１１１における金属成分の濃度は、第２部分１１２における金属成分の濃度よりも低い。また、第３部分１１３における金属成分の濃度は、第４部分１１４における金属成分の濃度よりも高い。また、第５部分１１５における金属成分の濃度は、第２部分１１２における金属成分の濃度よりも低く、第６部分１１６における金属成分の濃度よりも低い。また、第６部分１１６における金属成分の濃度は、第４部分１１４における金属成分の濃度よりも高い。つまり、この例では、隣接する部分の金属成分の濃度よりも低い金属成分の濃度を有する部分（第１部分１１１、第４部分１１４、及び第５部分１１５）と隣接する部分の金属成分の濃度よりも高い金属成分の濃度を有する部分（第２部分１１２、第３部分１１３、及び第６部分１１６）とが交互に設けられている。
なお、この例では、第１部分１１１におけるセラミックス成分の濃度は、第４部分１１４及び第５部分１１５におけるセラミックス成分の濃度と同じであるが、第１部分１１１におけるセラミックス成分の濃度は、第４部分１１４におけるセラミックス成分の濃度よりも高くてもよいし、第４部分１１４におけるセラミックス成分の濃度よりも低くてもよい。第１部分１１１におけるセラミックス成分の濃度は、第５部分１１５におけるセラミックス成分の濃度よりも高くてもよいし、第５部分１１５におけるセラミックス成分の濃度よりも低くてもよい。第４部分１１４におけるセラミックス成分の濃度は、第５部分１１５におけるセラミックス成分の濃度よりも高くてもよいし、第５部分１１５におけるセラミックス成分の濃度よりも低くてもよい。また、この例では、第３部分１１３におけるセラミックス成分の濃度は、第２部分１１２及び第６部分１１６におけるセラミックス成分の濃度よりも低い。また、この例では、第２部分１１２におけるセラミックス成分の濃度は、第６部分１１６におけるセラミックス成分の濃度と同じであるが、第２部分１１２におけるセラミックス成分の濃度は、第６部分１１６におけるセラミックス成分の濃度よりも高くてもよいし、第６部分１１６におけるセラミックス成分の濃度よりも低くてもよい。
同様に、この例では、第１部分１１１における金属成分の濃度は、第４部分１１４及び第５部分１１５における金属成分の濃度と同じであるが、第１部分１１１における金属成分の濃度は、第４部分１１４における金属成分の濃度よりも高くてもよいし、第４部分１１４における金属成分の濃度よりも低くてもよい。第１部分１１１における金属成分の濃度は、第５部分１１５における金属成分の濃度よりも高くてもよいし、第５部分１１５における金属成分の濃度よりも低くてもよい。第４部分１１４における金属成分の濃度は、第５部分１１５における金属成分の濃度よりも高くてもよいし、第５部分１１５における金属成分の濃度よりも低くてもよい。また、この例では、第３部分１１３における金属成分の濃度は、第２部分１１２及び第６部分１１６における金属成分の濃度よりも高い。また、この例では、第２部分１１２における金属成分の濃度は、第６部分１１６における金属成分の濃度と同じであるが、第２部分１１２における金属成分の濃度は、第６部分１１６における金属成分の濃度よりも高くてもよいし、第６部分１１６における金属成分の濃度よりも低くてもよい。
図３（ａ）〜図３（ｄ）に表したように、第１部分１１１におけるセラミックス成分の濃度を第２部分１１２におけるセラミックス成分の濃度よりも高くすることで、第２電極層１２側に位置する第１部分１１１の絶縁性を高め、第１電極層１１と第２電極層１２との間の距離Ｄ５（図２参照）を短くすることができる。これにより、プラズマ発生用の上部電極５１０と第１電極層１１（下部電極）との間の距離を短くすることができ、インピーダンスを低減し、プラズマ制御性を向上させることができる。
また、図３（ａ）に表したように、第１部分１１１におけるセラミックス成分の濃度を第１部分１１１以外の部分（例えば、第２〜第５部分１１２〜１１５）におけるセラミックス成分の濃度よりも高くすることで、第２電極層１２側に位置する第１部分１１１の絶縁性を高め、第１電極層１１と第２電極層１２との間の距離Ｄ５（図２参照）を短くすることができる。これにより、プラズマ発生用の上部電極５１０と第１電極層１１（下部電極）との間の距離を短くすることができ、インピーダンスを低減し、プラズマ制御性を向上させることができる。
また、図３（ａ）及び図３（ｄ）に表したように、第３部分１１３における金属成分の濃度を第１電極層１１の金属成分の平均濃度よりも高くすることで、高周波電力が給電され、表皮効果により高周波電流が流れると考えられる第１電極層１１の第２面１１ｂ側の表面を低抵抗とすることができる。これにより、プラズマ制御性を向上させることができる。
なお、第３部分１１３における金属成分の濃度が、第１電極層１１の金属成分の平均濃度よりも高い場合、第１電極層１１に含まれる金属成分の熱伝導率は、第１電極層１１に含まれるセラミックス成分の熱伝導率よりも大きいことが好ましい。
このように、第１電極層１１に含まれる金属成分の熱伝導率を第１電極層１１に含まれるセラミック成分の熱伝導率よりも大きくし、かつ、ベースプレート５０側に位置する第３部分１１３における金属成分の濃度を第１電極層１１の金属成分の平均濃度よりも高くすることで、高周波電力を印加した際に発生する熱を効率的にベースプレート５０側に放熱でき、発熱によるプラズマ密度の面内均一性への悪影響を抑制できる。
また、図３（ａ）及び図３（ｄ）に表したように、第３部分１１３における金属成分の濃度を第１電極層１１における第３部分１１３以外の部分（例えば、第１部分１１１、第２部分１１２、第４部分１１４、第５部分１１５、及び第６部分１１６）での金属成分の濃度よりも高くすることで、高周波電力が給電され、表皮効果により高周波電流が流れると考えられる第１電極層１１の第２面１１ｂ側の表面を低抵抗とすることができる。これにより、プラズマ制御性を向上させることができる。
また、図３（ａ）及び図３（ｄ）に表したように、第３部分１１３における金属成分の濃度を、第４部分１１４における金属成分の濃度よりも高くすることで、高周波電力が給電され、表皮効果により高周波電流が流れると考えられる第１電極層１１の第２面１１ｂ側の表面を低抵抗とすることができる。これにより、プラズマ制御性を向上させることができる。
また、第１電極層１１の第３部分１１３における金属成分の濃度が、第２電極層１２の金属成分の平均濃度よりも高いことも好ましい。これにより、高周波電力が給電される第１電極層１１の抵抗を十分に低くすることができる。
一方、図３（ｂ）及び図３（ｃ）に表したように、第３部分１１３におけるセラミックス成分の濃度を第４部分１１４におけるセラミックス成分の濃度よりも高くすることで、セラミック誘電体基板１０の熱膨張率と第１電極層１１の熱膨張率との差を小さくすることができ、第２電極層１２よりも厚い第１電極層１１においても、セラミック誘電体基板１０と第１電極層１１との剥離等の不具合を抑制できる。
第１〜第６部分１１１〜１１６のそれぞれにおけるセラミックス成分の濃度及び金属成分の濃度は、Ｚ軸方向において不均一である。例えば、第１〜第６部分１１１〜１１６のそれぞれにおけるセラミックス成分の濃度及び金属成分の濃度は、Ｚ軸方向において連続的に変化していてもよい。
第１部分１１１におけるセラミックス成分の濃度は、例えば、７０％以下、好ましくは１％以上７０％以下、より好ましくは２０％以上６０％以下である。
第１部分１１１における金属成分の濃度は、例えば、３０％以上、好ましくは３０％以上９９％以下、より好ましくは４０％以上８０％以下である。このように、第１部分１１１における金属成分の濃度を３０％以上とすることで、第１部分１１１の抵抗値をプラズマ発生用の下部電極としてより好適な値にすることができる。
実施形態において、セラミックス成分の濃度及び金属成分の濃度は、ＳＥＭ−ＥＤＸ（Energy Dispersive X-ray Spectroscopy）により第１電極層１１の各部の断面を観察し、画像解析により求めることができる。より具体的には、第１電極層１１の各部の断面ＳＥＭ−ＥＤＸ画像を取得し、ＥＤＸ成分分析によってセラミックス成分と金属成分とに分類し、セラミックス成分と金属成分との面積比率を画像解析により求めることで、セラミックス成分の濃度及び金属成分の濃度を算出することができる。
また、第１電極層１１のセラミックス成分の平均濃度は、上記の方法で求めた各部（第１部分１１１〜第６部分１１６）のセラミックス濃度の平均値として算出することができる。第１電極層１１の金属成分の平均濃度は、上記の方法で求めた各部（第１部分１１１〜第６部分１１６）の金属濃度の平均値として算出することができる。
また、実施形態によれば、第１電極層１１のセラミックス成分の濃度及び金属成分の濃度の少なくともいずれかを調整することで、プラズマ制御性を高めることができる。さらに、第１電極層１１の抵抗値（絶縁性）及び熱膨張率、並びに、高周波電源５０４から電圧を印加した際の第１電極層１１の発熱性、放熱性、及び均熱性などを最適化することができる。
図４（ａ）及び図４（ｂ）は、実施形態に係る静電チャックの一部を模式的に表す平面図である。
これらの図は、静電チャック１００において、セラミック誘電体基板１０のうち第２電極層１２（第３面１２ａ）よりも第１主面１０ａ側（上側）に位置する部分を省略した状態で、第３面１２ａ側（上側）から第２電極層１２を見た平面図である。
図４（ａ）及び図４（ｂ）に表したように、第２電極層１２は、単極型でも双極型でもよい。第２電極層１２が単極型の場合、図４（ａ）に表したように、Ｘ−Ｙ平面に沿って拡がる１つの第２電極層１２が設けられる。第２電極層１２は、例えば、Ｚ軸方向に沿って見たときに略円形である。一方、第２電極層１２が双極型の場合、図４（ｂ）に表したように、Ｘ−Ｙ平面に沿って拡がり、同一平面状に位置する２つの第２電極層１２が設けられる。第２電極層１２は、それぞれ、例えば、Ｚ軸方向に沿って見たときに略半円形である。第２電極層１２は、例えば、Ｘ−Ｙ平面に沿って拡がるパターンを有していてもよい。
Ｚ軸方向において、第１電極層１１の一部は、例えば、第２電極層１２と重ならない。また、第１電極層１１の第１面１１ａ（第１主面１０ａ側の面）の面積の合計は、例えば、第２電極層１２の第３面１２ａ（第１主面１０ａ側の面）の面積の合計よりも大きい。換言すれば、Ｚ軸方向に沿って見たときに、第１電極層１１の面積の合計は、第２電極層１２の面積の合計よりも大きい。これにより、プラズマ密度の面内均一性をさらに高めることができる。
以下、第１電極層１１及び第２電極層１２が内部に設けられたセラミック誘電体基板１０の作製方法について説明する。
第１電極層１１及び第２電極層１２が内部に設けられたセラミック誘電体基板１０は、例えば、第１主面１０ａ側を下にした状態で各層を積層して、積層体を焼結することで作製することができる。より具体的には、例えば、第１主面１０ａを含むセラミックス層となる第１層の上に、第２電極層１２を積層させる。第２電極層１２の上に、第１電極層１１と第２電極層１２の間のセラミックス層となる第２層を積層させる。第２層の上に、第１電極層１１を積層させる。第１電極層１１の上に、第２主面１０ｂを含むセラミックス層となる第３層を積層させる。そして、この積層体を焼結させる。
第１電極層１１は、例えば、スクリーン印刷、ペーストの塗布（スピンコート、コーター、インクジェット、ディスペンサーなど）及び蒸着などにより形成される。例えば、第１主面１０ａを下にした状態で、複数回に分けて各層を積層させて第１電極層１１を形成することができる。このとき、例えば、積層する各層の組成を変えることで、Ｚ軸方向のセラミックス成分の濃度及び金属成分の濃度を調節することができる。
図５は、実施形態に係る静電チャックを備えたウェーハ処理装置を模式的に表す断面図である。
図５に表したように、ウェーハ処理装置５００は、処理容器５０１と、高周波電源５０４と、吸着用電源５０５と、上部電極５１０と、静電チャック１００と、を備えている。処理容器５０１の天井には、処理ガスを内部に導入するための処理ガス導入口５０２、及び、上部電極５１０が設けられている。処理容器５０１の底板には、内部を減圧排気するための排気口５０３が設けられている。静電チャック１００は、処理容器５０１の内部において、上部電極５１０の下に配置されている。静電チャック１００の第１電極層１１及び上部電極５１０は、高周波電源５０４と接続されている。静電チャック１００の第２電極層１２は、吸着用電源５０５と接続されている。
第１電極層１１と上部電極５１０とは、互いに所定の間隔を隔てて略平行に設けられている。より具体的には、第１電極層１１の第１面１１ａは、上部電極５１０の下面５１０ａに対して略平行である。また、セラミック誘電体基板１０の第１主面１０ａは、上部電極５１０の下面５１０ａに対して略平行である。対象物Ｗは、第１電極層１１と上部電極５１０との間に位置する第１主面１０ａに載置される。
高周波電源５０４から第１電極層１１及び上部電極５１０に電圧（高周波電圧）が印加されると、高周波放電が起こり処理容器５０１内に導入された処理ガスがプラズマにより励起、活性化されて、対象物Ｗが処理される。
吸着用電源５０５から第２電極層１２に電圧（吸着用電圧）が印加されると、第２電極層１２の第１主面１０ａ側に電荷が発生し、静電力によって対象物Ｗが静電チャック１００に吸着保持される。
以上、説明したように、実施形態によれば、プラズマ制御性を高めることができる静電チャックを提供することができる。
以上、本発明の実施の形態について説明した。しかし、本発明はこれらの記述に限定されるものではない。前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、静電チャックが備える各要素の形状、寸法、材質、配置、設置形態などは、例示したものに限定されるわけではなく適宜変更することができる。また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１０ セラミック誘電体基板、 １０ａ 第１主面、 １０ｂ 第２主面、 １１ 第１電極層、 １１ａ 第１面、 １１ｂ 第２面、 １２ 第２電極層、 １２ａ 第３面、 １２ｂ 第４面、 １３ 凸部、 １４ 溝、 １５ 貫通孔、 ２０ 接続部、 ５０ ベースプレート、 ５０ａ 上部、 ５０ｂ 下部、 ５１ 入力路、 ５２ 出力路、 ５３ ガス導入路、 ５５ 連通路、 ６０ 接着部材、 １００ 静電チャック、 １１１〜１１６ 第１〜第６部分、 ５００ ウェーハ処理装置、 ５０１ 処理容器、 ５０２ 処理ガス導入口、 ５０３ 排気口、 ５０４ 高周波電源、 ５０５ 吸着用電源、 ５１０ 上部電極、 ５１０ａ 下面、 Ｄ１〜Ｄ５ 距離、 Ｒ１ 領域、 Ｗ 対象物

Claims (13)

  1. 吸着の対象物が載置される第１主面と、前記第１主面とは反対側の第２主面と、を有するセラミック誘電体基板と、
    前記セラミック誘電体基板を支持するベースプレートと、
    前記セラミック誘電体基板の内部に設けられ、高周波電源と接続される少なくとも１つの第１電極層と、
    前記セラミック誘電体基板の内部に設けられ、吸着用電源と接続される少なくとも１つの第２電極層と、
    を備え、
    前記第１電極層は、前記ベースプレートから前記セラミック誘電体基板に向かうＺ軸方向において、前記第１主面と前記第２主面との間に設けられ、
    前記第１電極層の前記Ｚ軸方向における寸法は、前記第２電極層の前記Ｚ軸方向における寸法よりも大きく、
    前記第２電極層は、前記Ｚ軸方向において、前記第１電極層と前記第１主面との間に設けられ、
    前記第１電極層は、前記第１主面側の第１面と、前記第１面とは反対側の第２面と、を有し、前記第２面側から給電される静電チャックにおいて、
    前記第１電極層は、前記第１面を含む第１部分を有し、セラミックス成分と金属成分とを含み、
    前記第１部分における前記セラミックス成分の濃度は、前記第１電極層の前記セラミックス成分の平均濃度よりも高いことを特徴とする静電チャック。
  2. 前記第１部分における前記セラミックス成分の濃度は、前記第１電極層における前記第１部分以外の部分での前記セラミックス成分の濃度よりも高いことを特徴とする請求項１記載の静電チャック。
  3. 前記第１電極層は、前記Ｚ軸方向において前記第１部分に隣接する第２部分をさらに有し、
    前記第１部分における前記セラミックス成分の濃度は、前記第２部分における前記セラミックス成分の濃度よりも高いことを特徴とする請求項１または２に記載の静電チャック。
  4. 前記第１電極層は、前記第２面を含む第３部分をさらに有し、
    前記第３部分における前記金属成分の濃度は、前記第１電極層の前記金属成分の平均濃度よりも高いことを特徴とする請求項１〜３のいずれか１つに記載の静電チャック。
  5. 前記金属成分の熱伝導率は、前記セラミックス成分の熱伝導率よりも大きいことを特徴とする請求項４記載の静電チャック。
  6. 前記第１電極層は、前記第２面を含む第３部分をさらに有し、
    前記第３部分における前記金属成分の濃度は、前記第１電極層における前記第３部分以外の部分での前記金属成分の濃度よりも高いことを特徴とする請求項１〜５のいずれか１つに記載の静電チャック。
  7. 前記第１電極層は、前記第２面を含む第３部分と、前記Ｚ軸方向において前記第３部分に隣接する第４部分と、をさらに有し、
    前記第３部分における前記金属成分の濃度は、前記第４部分における前記金属成分の濃度よりも高いことを特徴とする請求項１〜６のいずれか１つに記載の静電チャック。
  8. 前記第１部分における前記金属成分の濃度は、３０％以上であることを特徴とする請求項１〜７のいずれか１つに記載の静電チャック。
  9. 前記セラミックス成分は、前記セラミック誘電体基板の主成分と同じであることを特徴とする請求項１〜８のいずれか１つに記載の静電チャック。
  10. 前記セラミックス成分は、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、及び酸化イットリウムの少なくとも１つを含むことを特徴とする請求項１〜９のいずれか１つに記載の静電チャック。
  11. 前記金属成分は、パラジウム、銀、白金、モリブデン、及びタングステンの少なくとも１つを含むことを特徴とする請求項１〜１０のいずれか１つに記載の静電チャック。
  12. 前記第１電極層の厚さは、１μｍ以上５００μｍ以下であることを特徴とする請求項１〜１１のいずれか１つに記載の静電チャック。
  13. 前記第１電極層は、前記第２面を含む第３部分をさらに有し、
    前記第３部分における前記金属成分の濃度は、前記第２電極層の金属成分の平均濃度よりも高いことを特徴とする請求項１〜１２のいずれか１つに記載の静電チャック。
JP2019223574A 2019-03-22 2019-12-11 静電チャック Active JP6705550B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW109109039A TWI710055B (zh) 2019-03-22 2020-03-18 靜電吸盤
KR1020200033623A KR102164083B1 (ko) 2019-03-22 2020-03-19 정전 척
CN202010200600.8A CN111725121B (zh) 2019-03-22 2020-03-20 静电吸盘
US16/825,256 US10840119B2 (en) 2019-03-22 2020-03-20 Electrostatic chuck

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019054723 2019-03-22
JP2019054723 2019-03-22

Publications (2)

Publication Number Publication Date
JP6705550B1 true JP6705550B1 (ja) 2020-06-03
JP2020161801A JP2020161801A (ja) 2020-10-01

Family

ID=70858158

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019223575A Active JP6705551B1 (ja) 2019-03-22 2019-12-11 静電チャック
JP2019223574A Active JP6705550B1 (ja) 2019-03-22 2019-12-11 静電チャック

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019223575A Active JP6705551B1 (ja) 2019-03-22 2019-12-11 静電チャック

Country Status (5)

Country Link
US (2) US10840119B2 (ja)
JP (2) JP6705551B1 (ja)
KR (2) KR102164084B1 (ja)
CN (2) CN111725120B (ja)
TW (2) TWI710055B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6705551B1 (ja) * 2019-03-22 2020-06-03 Toto株式会社 静電チャック
US20230197498A1 (en) * 2021-12-17 2023-06-22 Applied Materials, Inc. Electrostatic end effector for manufacturing system robot

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153825A (ja) * 1993-11-29 1995-06-16 Toto Ltd 静電チャック及びこの静電チャックを用いた被吸着体の処理方法
US6478924B1 (en) * 2000-03-07 2002-11-12 Applied Materials, Inc. Plasma chamber support having dual electrodes
US6483690B1 (en) * 2001-06-28 2002-11-19 Lam Research Corporation Ceramic electrostatic chuck assembly and method of making
JP4040284B2 (ja) 2001-11-08 2008-01-30 住友大阪セメント株式会社 プラズマ発生用電極内蔵型サセプタ及びその製造方法
JP2005197391A (ja) * 2004-01-06 2005-07-21 Ibiden Co Ltd プラズマ発生装置用電極埋設部材
JP4596855B2 (ja) * 2004-08-25 2010-12-15 京セラ株式会社 金属−セラミックス複合構造体およびこれからなるプラズマ発生用電極部材
KR20070048357A (ko) * 2005-11-04 2007-05-09 주성엔지니어링(주) 균일한 플라즈마를 생성하는 정전척
JP4855177B2 (ja) 2006-08-10 2012-01-18 住友大阪セメント株式会社 静電チャック装置
JP4893526B2 (ja) * 2007-08-10 2012-03-07 ソニー株式会社 細胞の物性値測定方法及び物性測定装置
JP4898718B2 (ja) 2008-02-08 2012-03-21 東京エレクトロン株式会社 載置台及びプラズマ処理装置
JP5186394B2 (ja) * 2009-01-06 2013-04-17 東京エレクトロン株式会社 載置台及びプラズマエッチング又はアッシング装置
JP2010278166A (ja) 2009-05-27 2010-12-09 Tokyo Electron Ltd プラズマ処理用円環状部品、及びプラズマ処理装置
JP5960384B2 (ja) 2009-10-26 2016-08-02 新光電気工業株式会社 静電チャック用基板及び静電チャック
KR20160127891A (ko) * 2015-04-27 2016-11-07 삼성전자주식회사 싸이클 공정을 이용한 수직 패턴의 형성방법
KR102644272B1 (ko) * 2016-10-31 2024-03-06 삼성전자주식회사 정전척 어셈블리
JP6705551B1 (ja) * 2019-03-22 2020-06-03 Toto株式会社 静電チャック

Also Published As

Publication number Publication date
TW202036777A (zh) 2020-10-01
CN111725120B (zh) 2024-02-13
US20200303232A1 (en) 2020-09-24
CN111725121B (zh) 2024-02-06
CN111725121A (zh) 2020-09-29
TWI710055B (zh) 2020-11-11
TW202036778A (zh) 2020-10-01
JP6705551B1 (ja) 2020-06-03
KR102164084B1 (ko) 2020-10-12
KR102164083B1 (ko) 2020-10-12
KR20200112717A (ko) 2020-10-05
US20200303231A1 (en) 2020-09-24
CN111725120A (zh) 2020-09-29
JP2020161801A (ja) 2020-10-01
JP2020161802A (ja) 2020-10-01
US10943809B2 (en) 2021-03-09
KR20200112718A (ko) 2020-10-05
US10840119B2 (en) 2020-11-17
TWI708314B (zh) 2020-10-21

Similar Documents

Publication Publication Date Title
JP6705550B1 (ja) 静電チャック
TWI739642B (zh) 靜電吸盤
JP7408958B2 (ja) 静電チャック
TWI735364B (zh) 靜電吸盤
JP7232404B2 (ja) 静電チャック
JP7373111B2 (ja) 静電チャック
US11302560B2 (en) Electrostatic chuck
JP6641608B1 (ja) 静電チャック
JP7400276B2 (ja) 静電チャック
JP7362030B2 (ja) 静電チャック
KR102292977B1 (ko) 정전 척
US20200035538A1 (en) Electrostatic chuck

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200121

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200121

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200427

R150 Certificate of patent or registration of utility model

Ref document number: 6705550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150