JP4940615B2 - 液晶表示装置 - Google Patents

Description

この発明は液晶表示装置に関する。

従来のアクティブマトリクス型の液晶表示装置には、アクティブ基板上にマトリクス状に設けられた走査ラインとデータラインとで囲まれた領域内に画素電極がスイッチング素子としての薄膜トランジスタを介して走査ラインおよびデータラインに接続されて設けられ、且つ、アクティブ基板上に画素電極との間で補助容量部を形成するための補助容量ラインが画素電極の所定の周辺部と重ね合わされて設けられたものがある（例えば、特許文献１参照）。

特開平１０−１６１１０２号公報

上記特許文献１に記載の液晶表示装置では、画素電極の左下角部が切り欠かれ、この切り欠かれた部分に薄膜トランジスタのゲート電極が配置され、薄膜トランジスタのゲート電極が画素電極の下側に配置された走査ラインに接続され、薄膜トランジスタのドレイン電極が画素電極の左側に配置されたデータラインに接続され、補助容量ラインが画素電極の主として上側に配置されている。

なお、上記特許文献１には記載がないが、走査ラインの一端部はその外側に設けられた引き回し線を介してアクティブ基板の所定の一辺部上のドライバ搭載領域内に設けられた接続パッドに接続され、データラインの一端部はその外側に設けられた引き回し線を介してアクティブ基板の所定の他辺部上のドライバ搭載領域内に設けられた接続パッドに接続されることがある。

ところで、上記のような液晶表示装置において、視野角特性を変更する場合、視野角方向を決めるラビング方向を変更するとともに、画素部分もラビング方向の変更に合わせて薄膜トランジスタや画素電極の配置を変えたレイアウトにする。この場合、例えば視野角方向を１８０°回転させた方向に変える場合、画素部分をそのままのレイアウトで１８０°回転させて配置した構成とすると、画素部分の設計変更を行なう必要がない。この場合、画素電極の右上角部が切り欠かれ、この切り欠かれた部分に薄膜トランジスタのゲート電極が配置され、薄膜トランジスタのゲート電極が画素電極の上側に配置された走査ラインに接続され、薄膜トランジスタのドレイン電極が画素電極の右側に配置されたデータラインに接続され、補助容量ラインが画素電極の主として下側に配置される。

しかしながら、上記のように、画素部分をそのままのレイアウトで１８０°回転させて配置した構成とする場合には、薄膜トランジスタに接続される走査ラインおよびデータラインの画素電極に対する配置位置が変化するため、走査ラインおよびデータラインにそれぞれ接続される引き回し線の配置位置も変化してしまう。このため、引き回し線を含む周辺部分の設計変更も行なう必要が生じ、設計の手間が増えて設計変更に要する時間が増加するとともに、設計ミスを誘発し易いという問題があった。

そこで、この発明は、視野角特性を変更する際、画素部分をそのままのレイアウトで所定の角度回転させて配置した構成としたとき、周辺部分の設計変更を行なう必要がないようにすることができる液晶表示装置を提供することを目的とする。

上記目的を達成するため、請求項１に係わる発明は、絶縁性の基板と、該基板上に絶縁膜を介して異なる層に形成され、互いに直交するように設けられる複数の走査ラインおよび複数のデータラインと、該各走査ラインと各データラインとで囲まれた領域内にスイッチング素子を介して前記走査ラインおよび前記データラインに接続されて設けられる画素電極と、を有する液晶表示装置において、前記各走査ラインおよび各データラインの一部、および前記スイッチング素子および前記画素電極による、各々が同じパターンレイアウトを有する矩形状の表示画素領域がマトリクス状に配列される表示領域と、前記表示領域の外側に設けられ、前記表示領域における前記走査ラインおよびデータラインの引き出し位置からずれた位置に設けられる、前記各走査ラインおよび前記各データラインの一端部および他端部に電気的に接続される複数の引き回し線を有する周辺部と、を有し、前記周辺部において、前記表示領域における前記走査ラインおよびデータラインと前記周辺部における前記引き回し線とに接続される、前記走査ラインと交差する方向および前記データラインと交差する方向に延在される中継配線を有することを特徴とするものである。

この発明によれば、表示画素領域がマトリクス状に配列される表示領域と、走査ラインおよびデータラインの一端部および他端部に接続される引き回し線を有する周辺部との間に、周辺部のレイアウトを固定した状態において、表示画素領域をそのままのレイアウトで回転させて配置することを可能とするための、走査ラインと交差する方向およびデータラインと交差する方向に延在される中継配線を設けているので、画素部分をそのままのレイアウトで所定の角度回転させて配置した構成とするとき、周辺部の設計変更を行なう必要がないようにすることができる。これにより、視野角特性変更に伴う設計の手間を削減して設計変更に要する時間を減らすとともに、設計ミスの発生を抑制することができる。

（第１実施形態）
図１はこの発明の第１実施形態としての液晶表示装置におけるアクティブ基板上に形成されたものの一部を省略した全体的な等価回路的平面図を示す。アクティブ基板１上には走査ライン２およびデータライン３がマトリクス状に設けられている。この場合、複数の走査ライン２は行方向に延びて設けられ、複数のデータライン３は列方向に延びて設けられている。

アクティブ基板１上において走査ライン２とデータライン３とで囲まれた領域内には画素電極４が設けられている。画素電極４はスイッチング素子としての薄膜トランジスタ５を介して走査ライン２およびデータライン３に接続されている。アクティブ基板１上には複数の補助容量ライン６が行方向に延びて設けられている。補助容量ライン６は画素電極４との間で補助容量部Ｃｓを形成するためのものである。走査ライン２、データライン３、スイッチング素子としての薄膜トランジスタ５および画素電極４によって、点線で示す１つの表示画素領域５０が形成され、複数の表示画素領域５０がマトリクス状に配列されて表示領域が形成される。

走査ライン２の左端部は、その左側に列方向に延びて設けられた中継配線７の下端部に接続されている。中継配線７の中間部は、その左側に設けられた引き回し線８を介して、アクティブ基板１の左辺部上の点線で示すドライバ搭載領域９内に設けられた接続パッド１０に接続されている。走査ライン２の右端部は、その右側に列方向に延びて設けられた中継配線１１の下端部に接続されている。中継配線１１の中間部は、その右側に設けられた引き回し線１２に接続されている。

データライン３の下端部は、その下側に行方向に延びて設けられた中継配線１３の左端部に接続されている。中継配線１３の中間部は、その下側に設けられた引き回し線１４を介して、アクティブ基板１の下辺部上の点線で示すドライバ搭載領域１５内に設けられた接続パッド１６に接続されている。データライン３の上端部は、その上側に行方向に延びて設けられた中継配線１７の左端部に接続されている。中継配線１７の中間部は、その上側に設けられた引き回し線１８に接続されている。

補助容量ライン６の左右端部は、アクティブ基板１上において画素電極４の配置領域の周囲に設けられた方形枠状の共通ライン１９の左右辺部に接続されている。アクティブ基板１上において、共通ライン１９の右辺部の右側には２つで１組の静電保護素子（周辺素子）２０が設けられている。静電保護素子２０は共通ライン１９の右辺部に接続され、且つ、引き回し線１２および中継配線１１を介して走査ライン２に接続されている。

アクティブ基板１上において共通ライン１９の上辺部の上側には２つで１組の静電保護素子（周辺素子）２１が設けられている。静電保護素子２１は共通ライン１９の上辺部に接続され、且つ、引き回し線１８および中継配線１７を介してデータライン３に接続されている。

次に、この液晶表示装置の一部の具体的な構造について説明する。図２は図１に示すアクティブ基板１上の最終行１列の画素およびその近傍の部分の透過平面図を示し、図３は図２のIII−III線に沿う断面図を示し、図４（Ａ）は図２のIVＡ−IVＡ線に沿う断面図を示し、図４（Ｂ）は図２のIVＢ−IVＢ線に沿う断面図を示す。ここで、図２を明確にする目的で、画素電極４の縁部に斜めの短い実線のハッチングが記入されている（以下、同じ）。

まず、図２および図３を参照して説明する。アクティブ基板１の上面の所定の箇所にはゲート電極３１および該ゲート電極３１に接続された走査ライン２が設けられている。アクティブ基板１の上面の他の所定の箇所には補助容量ライン６が設けられている。ゲート電極３１等を含むアクティブ基板１の上面にはゲート絶縁膜３２が設けられている。

ゲート電極３１上におけるゲート絶縁膜３２の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜３３が設けられている。半導体薄膜３３の上面ほぼ中央部にはチャネル保護膜３４が設けられている。チャネル保護膜３４の上面両側およびその両側における半導体薄膜３３の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層３５、３６が設けられている。

一方のオーミックコンタクト層３５の上面にはソース電極３７が設けられている。他方のオーミックコンタクト層３６の上面にはドレイン電極３８が設けられている。ゲート絶縁膜３２の上面の所定の箇所にはデータライン３がドレイン電極３８に接続されて設けられている。ここで、ゲート電極３１、ゲート絶縁膜３２、半導体薄膜３３、チャネル保護膜３４、オーミックコンタクト層３５、３６、ソース電極３７およびドレイン電極３８により、薄膜トランジスタ５が構成されている。

薄膜トランジスタ５等を含むゲート絶縁膜３２の上面には絶縁膜３９が設けられている。ソース電極３７の所定の箇所に対応する部分における絶縁膜３９にはコンタクトホール４０が設けられている。絶縁膜３９の上面の所定の箇所には画素電極４が設けられている。画素電極４はコンタクトホール４０を介してソース電極３７に接続されている。

ここで、図２に示すように、画素電極４の左下角部は切り欠かれ、この切り欠かれた部分に薄膜トランジスタ５のゲート電極３１が配置されている。そして、図１および図２に示すように、薄膜トランジスタ５のゲート電極３１は、画素電極４の下側に配置された走査ライン２に接続されている。薄膜トランジスタ５のドレイン電極３８は、画素電極４の左側に配置されたデータライン３に接続されている。

画素電極４との間で補助容量部Ｃｓを形成するための補助容量ライン６は、図１に示すように、当該画素電極４に重なるように配置され、この実施形態では、図２に示すように、画素電極４の上辺部に対応する位置において走査ライン２と平行するように設けられたライン部６ａと、このライン部６ａから画素電極４の左辺部および右辺部に沿ってそれぞれ引き出された引出部６ｂ、６ｃとからなっている。

この場合、ライン部６ａのうちの画素電極４と対応する部分の下側は画素電極４の上辺部と重ね合わされている。左側の引出部６ｂの右側は画素電極４の左辺部と重ね合わされている。右側の引出部６ｃの左側は画素電極４の右辺部と重ね合わされている。そして、これらの重ね合わされた部分により補助容量部Ｃｓが形成されている。

次に、図２および図４を参照して説明する。アクティブ基板１の上面において１列目のデータライン３の左側の所定の箇所には中継配線７がデータライン３と平行するように設けられている。中継配線７は、走査ライン２の左端部が列方向に延長される延長部２ａに対し、例えば直交する方向に設けられる。中継配線７の上端部および下端部に対応する部分におけるゲート絶縁膜３２には開口部４１、４２が設けられている。すなわち、中継配線７の下端部は下側の開口部４２のやや下側まで配置されている（図８参照）。

開口部４１、４２内には絶縁膜３９が設けられている。開口部４１、４２の役目については後で説明する。中継配線７の中間部は、アクティブ基板１の上面に設けられた引き回し線８に接続されている。

ゲート絶縁膜３２の上面において最終行の走査ライン２の下側の所定の箇所には中継配線１３が走査ライン２と平行するように設けられている。中継配線１３は、データライン３の下端部が行方向に延長される延長部３ａに対し、例えば直交する方向に設けられる。中継配線１３の右端部および左端部に対応する部分におけるゲート絶縁膜３２には開口部４３、４４が設けられている。すなわち、中継配線１３の左端部は左側の開口部４４のやや左側まで配置されている（図８参照）。

開口部４３、４４内には中継配線１３の右端部および左端部が配置されている。開口部４３、４４の役目については後で説明する。中継配線１３の中間部は、ゲート絶縁膜３２の上面に設けられた引き回し線１４に接続されている。

なお、上記においては、中継配線７は走査ライン２および延長部２ａに対し直交する方向に設けられ、中継配線１３はデータライン３および延長部３ａに対し直交する方向に設けられるとしたが、直交する方向に限るものではなく、任意の角度で交差するように設けられていればよいものである。

次に、図１に示すアクティブ基板１上の１行最終列の画素およびその近傍の部分について、図５に示す透過平面図を参照して説明する。アクティブ基板１の上面において最終列の画素電極４の右側の所定の箇所には中継配線１１がデータライン３と平行するように設けられている。中継配線１１は、走査ライン２の右端部が列方向に延長される延長部２ａに対し、例えば直交する方向に設けられる。中継配線１１の上端部および下端部に対応する部分におけるゲート絶縁膜３２には開口部４５、４６が設けられている。

中継配線１１、走査ライン２および開口部４５、４６の部分は、図４（Ａ）に示す場合と同様である。中継配線１１の中間部は、アクティブ基板１の上面に設けられた引き回し線１２に接続されている。

ゲート絶縁膜３２の上面において１行目の画素電極４の上側の所定の箇所には中継配線１７が走査ライン２と平行するように設けられている。中継配線１７は、データライン３の上端部が行方向に延長される延長部３ａに対し、例えば直交する方向に設けられる。中継配線１７の右端部および左端部に対応する部分におけるゲート絶縁膜３２には開口部４７、４８が設けられている。

中継配線１７、データライン３および開口部４７、４８の部分は、図４（Ｂ）に示す場合と同様である。中継配線１７の中間部は、ゲート絶縁膜３２の上面に設けられた引き回し線１８に接続されている。

次に、図１に示す静電保護素子２０、２１の具体的な構造について図６を参照して説明する。ただし、静電保護素子２０、２１の構造は同じであるので、代表として走査ライン２側の１つの静電保護素子２０について説明する。アクティブ基板１の上面には引き回し線１２および該引き回し線１２に接続された電極５１が設けられている。

ゲート絶縁膜３２の上面には図１に示す共通ライン１９の左辺部および右辺部が設けられている。共通ライン１９の左辺部上下端および右辺部上下端は、ゲート絶縁膜３２に設けられたコンタクトホール（図示せず）を介して、アクティブ基板１の上面に設けられた図１に示す共通ライン１９の上辺部左右端および下辺部左右端に接続されている。

電極５１上におけるゲート絶縁膜３２の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜５２が設けられている。半導体薄膜５２の上面ほぼ中央部にはブロッキング層５３が設けられている。ブロッキング層５３の上面両側およびその両側における半導体薄膜５２の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層５４、５５が設けられている。

一方のオーミックコンタクト層５４の上面およびその近傍のゲート絶縁膜３２の上面には一方の接続電極５６が共通ライン１９の右辺部に接続されて設けられている。他方のオーミックコンタクト層５５の上面およびその近傍のゲート絶縁膜３２の上面には他方の接続電極５７が設けられている。他方の接続電極５７は、ゲート絶縁膜３２に設けられたコンタクトホール５８を介して引き回し線１２に接続されている。

ここで、電極５１、ゲート絶縁膜３２、半導体薄膜５２、ブロッキング層５３、オーミックコンタクト層５４、５５および接続電極５６、５７により、静電保護素子２０が構成されている。静電保護素子２０、２１は、薄膜トランジスタ５を静電気から保護するためのものであるが、その静電気保護動作についての説明は省略する。

ここで、この液晶表示装置における１画素、画素部分（表示領域）および周辺部分（周辺部）について説明する。１画素（表示画素領域５０）は、図２において、１つの画素電極４の下側に配置されたドレイン電極３８の下縁部の延長線と、当該画素電極４の上側に配置されたドレイン電極３８の下縁部の延長線と、当該画素電極４の左側に配置されたデータライン３の左縁部と、当該画素電極４の右側に配置されたデータライン３の左縁部とによって囲まれた領域である。

画素部分は、図１において、画素電極４、薄膜トランジスタ５、走査ライン２、データライン３および補助容量ライン６の配置領域である。周辺部分は、画素部分の周囲の領域であり、図１に示す場合には、中継配線７、１１、１３、１７、引き回し線８、１２、１４、１８、接続パッド１０、１６、共通ライン１９および静電保護素子２０、２１の配置領域である。

次に、この液晶表示装置において、視野角特性を変更するため、画素部分をそのままのレイアウトで１８０°回転させて配置する場合について説明する。図１に示す周辺部分をそのままのレイアウトとした状態において、画素部分（表示画素領域５０）をそのままのレイアウトで１８０°回転させて配置すると、図７に示すようになる。

すなわち、画素電極４および薄膜トランジスタ５がそのままのレイアウトで反時計方向に１８０°回転され、走査ライン２の両端部が中継配線７、１１の上端部に接続され、データライン３の両端部が中継配線１３、１７の右端部に接続され、補助容量ライン６の両端部が画素電極４の下側において共通ライン１９の左右辺部に接続される。

次に、図８は図７に示すアクティブ基板１上の最終行１列の画素およびその近傍の部分の透過平面図を示し、図９（Ａ）は図８のIXＡ−IXＡ線に沿う断面図を示し、図９（Ｂ）は図８のIXＢ−IXＢ線に沿う断面図を示す。

まず、図８に示すように、画素電極４の切欠部は右上に配置され、この切欠部に薄膜トランジスタ５のゲート電極３１が配置されている。そして、薄膜トランジスタ５のゲート電極３１は、画素電極４の上側に配置された走査ライン２に接続されている。薄膜トランジスタ５のドレイン電極３８は、画素電極４の右側に配置されたデータライン３に接続されている。

走査ライン２の左端部下側の延長部２ａが中継配線７の上端部に接続されている。そして、９（Ａ）に示すように、開口部４１、４２内には絶縁膜３９が設けられている。データライン３の下端部左側のは延長部３ａが中継配線１３の右端部に接続されている。そして、図９（Ｂ）に示すように、開口部４３、４４内には中継配線１３の右端部および左端部が配置されている。

次に、図１０は図７に示すアクティブ基板１上の１行最終列の画素およびその近傍の部分の透過平面図を示す。走査ライン２の右端部下側は延長部２ａを介して中継配線１１の上端部に接続されている。この場合、中継配線１１、走査ライン２および開口部４５、４６の部分は、図９（Ａ）に示す場合と同様であり、その説明を省略する。データライン３の上端部右側は延長部３ａを介して中継配線１７の右端部に接続されている。この場合、中継配線１７、データライン３および開口部４７、４８の部分は、図９（Ｂ）に示す場合と同様であり、その説明を省略する。

以上のように、この液晶表示装置では、画素部分をそのままのレイアウトで１８０°回転させて配置したとき、薄膜トランジスタ５に接続された走査ライン２およびデータライン３の画素電極４に対する配置位置が変化しても、中継配線７、１１、１３、１７の存在により、これらの中継配線７、１１、１３、１７を含む周辺部分のレイアウトをそのままとすることができ、したがって周辺部分の設計変更を行なう必要はない。

次に、図１に示す液晶表示装置において、視野角特性を変更するため、画素部分をそのままのレイアウトで反時計方向に９０°回転させて配置する場合について説明する。図１に示す周辺部分をそのままのレイアウトとした状態において、画素部分（表示画素領域５０）をそのままのレイアウトで反時計方向に９０°回転させて配置すると、図１１に示すようになる。なお、この場合、画素部分は正方形状であるとする。

すなわち、画素電極４および薄膜トランジスタ５がそのままのレイアウトで反時計方向に９０°回転され、走査ライン２の両端部が中継配線１３、１７の右端部に接続され、データライン３の両端部が中継配線７、１１の下端部に接続され、補助容量ライン６の両端部が画素電極４の左側において共通ライン１９の上下辺部に接続される。ただし、この場合、アクティブ基板１の左辺部上のドライバ搭載領域９にはデータ用ドライバが搭載され、下辺部上のドライバ搭載領域１５には走査用ドライバが搭載される。

次に、図１２は図１１に示すアクティブ基板１上の最終行１列の画素およびその近傍の部分の透過平面図を示し、図１３（Ａ）は図１２のXIIIＡ−XIIIＡ線に沿う断面図を示し、図１３（Ｂ）は図１２のXIIIＢ−XIIIＢ線に沿う断面図を示す。

まず、図１２に示すように、画素電極４の切欠部は右下に配置され、この切欠部に薄膜トランジスタ５のゲート電極３１が配置されている。そして、薄膜トランジスタ５のゲート電極３１は、画素電極４の右側に配置された走査ライン２に接続されている。薄膜トランジスタ５のドレイン電極３８は、画素電極４の下側に配置されたデータライン３に接続されている。

データライン３の左端部上側の延長部３ａが中継配線７の下端部に接続されている。そして、図１３（Ａ）に示すように、データライン３の延長部３ａの左端部上側は中継配線７の下側の開口部４２を介して中継配線７の下端部に接続され、中継配線７の上側の開口部４１内には絶縁膜３９が設けられている。

走査ライン２の下端部左側の延長部２ａが中継配線１３の右端部に接続されている。そして、図１３（Ｂ）に示すように、中継配線１３の右端部は右側の開口部４３を介して走査ライン２の延長部２ａの左端部左側に接続され、中継配線１３の左側の開口部４４内には中継配線１３の左端部が配置されている。

次に、図１４は図１１に示すアクティブ基板１上の１行最終列の画素およびその近傍の部分の透過平面図を示す。データライン３の右端部上側は延長部３ａを介して中継配線１１の下端部に接続されている。この場合、中継配線１１、データライン３および開口部４５、４６の部分は、図１３（Ａ）に示す場合と同様であり、その説明を省略する。走査ライン２の上端部右側は延長部２ａを介して中継配線１７の右端部に接続されている。この場合、中継配線１７、走査ライン２および開口部４７、４８の部分は、図１３（Ｂ）に示す場合と同様であり、その説明を省略する。

以上のように、この液晶表示装置では、画素部分をそのままのレイアウトで反時計方向に９０°回転させて配置したとき、薄膜トランジスタ５に接続された走査ライン２およびデータライン３の画素電極４に対する配置位置が変化しても、中継配線７、１１、１３、１７の存在により、これらの中継配線７、１１、１３、１７を含む周辺部分のレイアウトをそのままとすることができ、したがって周辺部分の設計変更を行なう必要はない。

次に、図１に示す液晶表示装置において、視野角特性を変更するため、画素部分をそのままのレイアウトで反時計方向に２７０°回転させて配置する場合について説明する。図１に示す周辺部分をそのままのレイアウトとした状態において、画素部分（表示画素領域５０）をそのままのレイアウトで反時計方向に２７０°回転させて配置すると、図１５に示すようになる。

すなわち、画素電極４および薄膜トランジスタ５がそのままのレイアウトで反時計方向に２７０°回転され、走査ライン２の両端部が中継配線１３、１７の左端部に接続され、データライン３の両端部が中継配線７、１１の上端部に接続され、補助容量ライン６の両端部が画素電極４の右側において共通ライン１９の上下辺部に接続される。ただし、この場合も、アクティブ基板１の左辺部上のドライバ搭載領域９にはデータ用ドライバが搭載され、下辺部上のドライバ搭載領域１５には走査用ドライバが搭載される。

次に、図１６は図１５に示すアクティブ基板１上の最終行１列の画素部分およびその近傍の部分の透過平面図を示し、図１７（Ａ）は図１６のXVIIＡ−XVIIＡ線に沿う断面図を示し、図１７（Ｂ）は図１６のXVIIＢ−XVIIＢ線に沿う断面図を示す。

まず、図１６に示すように、画素電極４の切欠部は左上に配置され、この切欠部に薄膜トランジスタ５のゲート電極３１が配置されている。そして、薄膜トランジスタ５のゲート電極３１は、画素電極４の左側に配置された走査ライン２に接続されている。薄膜トランジスタ５のドレイン電極３８は、画素電極４の上側に配置されたデータライン３に接続されている。

データライン３の左端部下側は延長部３ａを介して中継配線７の上端部に接続されている。そして、図１７（Ａ）に示すように、データライン３の延長部３ａの左端部下側は中継配線７の上側の開口部４１を介して中継配線７の上端部に接続され、中継配線７の下側の開口部４２内には絶縁膜３９が設けられている。

走査ライン２の下端部右側は延長部２ａを介して中継配線１３の左端部に接続されている。そして、１７（Ｂ）に示すように、中継配線１３の左端部は左側の開口部４４を介して走査ライン２の左端部右側に接続され、中継配線１３の右側の開口部４３内には中継配線１３の右端部が配置されている。

次に、図１８は図１５に示すアクティブ基板１上の１行最終列の画素およびその近傍の部分の透過平面図を示す。データライン３の右端部下側は延長部３ａを介して中継配線１１の上端部に接続されている。この場合、中継配線１１、データライン３および開口部４５、４６の部分は、図１７（Ａ）に示す場合と同様であり、その説明を省略する。走査ライン２の上端部左側は延長部２ａを介して中継配線１７の左端部に接続されている。この場合、中継配線１７、走査ライン２および開口部４７、４８の部分は、図１７（Ｂ）に示す場合と同様であり、その説明を省略する。

以上のように、この液晶表示装置では、画素部分をそのままのレイアウトで反時計方向に２７０°回転させて配置したとき、薄膜トランジスタ５に接続された走査ライン２およびデータライン３の画素電極４に対する配置位置が変化しても、中継配線７、１１、１３、１７の存在により、これらの中継配線７、１１、１３、１７を含む周辺部分のレイアウトをそのままとすることができ、したがって周辺部分の設計変更を行なう必要はない。

なお、上記においては、画素部分をそのままのレイアウトで反時計方向に９０°、１８０°、２７０°回転させて配置した場合について示したが、更に、図示を省略するが、画素部分をそのままのレイアウトで左右反転あるいは上下反転しても、上記と同様に、中継配線７、１１、１３、１７を含む周辺部分のレイアウトをそのままとすることができて、周辺部分の設計変更を行なう必要はない。

また、引き回し線８、１２、１４、１８の中継配線７、１１、１３、１７に対する接続位置は、中継配線７、１１、１３、１７の中間部以外であってもよく、例えば中継配線７、１１、１３、１７の一端部あるいは他端部であってもよく、要は中継配線７、１１、１３、１７の何れかの箇所に接続されればよい。

ここで、ゲート絶縁膜３２の開口部４１〜４８の役割について説明する。図１および図７に示す場合には、図４および図９に示すように、開口部４１〜４８は何ら役目を有していない。したがって、中継配線７、１３の部分を設計する場合には、開口部４１〜４４は必要でないため、開口部４１〜４８を設けないようにする設計方法がある（第１の設計方法）。

図１１に示す場合には、図１３に示すように、開口部４２、４６は延長部７ａ、１１ａと中継配線７、１１とを接続するために必要であり、開口部４３、４７は走査ライン２の延長部２ａと中継配線１３、１７とを接続するために必要である。しかし、開口部４１、４４、４５、４８は何ら役目を有していない。したがって、中継配線７、１１、１３、１７の部分を設計する場合には、開口部４２、４３、４６、４７は必要であり、開口部４１、４４、４８、４８は必要でないため、開口部４１、４４、４５、４８を設けないようにする設計方法がある（第２の設計方法）。

図１５に示す場合には、図１７に示すように、開口部４１、４５はデータライン３の延長部３ａと中継配線７、１１とを接続するために必要であり、開口部４４、４８は走査ライン２の延長部２ａと中継配線１３、１７とを接続するために必要である。しかし、開口部４２、４３、４６、４７は何ら役目を有していない。したがって、中継配線７、１１、１３、１７の部分を設計する場合には、開口部４１、４４、４５、４８は必要であり、開口部４２、４３、４６、４７は必要でないため、開口部４２、４３、４６、４７を設けないようにする設計方法がある（第３の設計方法）。

以上のように、中継配線７、１１、１３、１７の部分を設計する場合には、第１〜第３の設計方法がある。しかし、このように設計した場合には、画素部分の回転に応じて周辺部を３種類設計しなければならない。これに対し、常に開口部４１〜４８を設けるようにしておけば、画素部分を回転させても周辺部分は１種類のみ設計すればよく、周辺部の設計変更を行なう必要がない。但し、図１および図７（図１に対し、画素部分を反時計方向に１８０°回転）に示す場合のみを必要とする場合には、開口部４１〜４４は不要であるから、開口部４１〜４８を設けないようにしてもよい。

（第２実施形態）
図１９はこの発明の第２実施形態としての液晶表示装置におけるアクティブ基板上の最終行１列の画素およびその近傍の部分の透過平面図を示し、図２０は同アクティブ基板上の１行最終列の画素およびその近傍の部分の透過平面図を示す。この液晶表示装置において、図２および図５に示す液晶表示装置と異なる点は、次の通りである。

第１に、中継配線７、１１、１３、１７は設けられていない。したがって、ゲート絶縁膜に開口部４１〜４８は設けられていない。そして、図１９に示すように、走査ライン２の左端部上側は、それと同一平面つまりアクティブ基板１の上面に設けられた引き回し線８に接続されている。この場合、引き回し線８の走査ライン２に接続される一端部は１画素の上下方向中央部に対応する位置に配置されている。データライン３の下端部右側は、それと同一平面つまりゲート絶縁膜の上面に設けられた引き回し線１４に接続されている。この場合、引き回し線１４のデータライン３に接続される一端部は１画素の左右方向中央部に対応する位置に配置されている。

また、図２０に示すように、走査ライン２の右端部上側は、それと同一平面つまりアクティブ基板１の上面に設けられた引き回し線１２に接続されている。この場合も、引き回し線１２の走査ライン２に接続される一端部は１画素の上下方向中央部に対応する位置に配置されている。データライン３の上端部右側は、それと同一平面つまりゲート絶縁膜の上面に設けられた引き回し線１８に接続されている。この場合も、引き回し線１８のデータライン３に接続される一端部は１画素の左右方向中央部に対応する位置に配置されている。

第２に、走査ライン２は、左右の画素電極４間において、引き回し線８の右側部分と引き回し線１２の左側部分を結合した、ほぼ逆Ｕ字状となるように配置されている。データライン３は、上下の画素電極４間において、引き回し線１４の上側部分と引き回し線１８の下側部分を結合した、ほぼコ字状となるように配置されている。そして、データライン３の下端部右側およびほぼコ字状部の上側部分はドレイン電極３８となっている。

すなわち、本実施形態においては、図１９、２０において点線で囲って示す領域を１つの矩形状の表示画素領域７０として、この表示画素領域７０内で走査ライン２およびデータライン３が屈曲し、走査ライン２およびデータライン３が表示画素領域７０の各辺の中央部から引き出されるように構成されている。

次に、この液晶表示装置において、視野角特性を変更するため、画素部分（表示画素領域７０）をそのままのレイアウトで１８０°回転させて配置する場合について説明する。図１９および図２０に示す周辺部分をそのままのレイアウトとした状態において、画素部分をそのままのレイアウトで１８０°回転させて配置すると、図２１および図２２に示すようになる。

すなわち、画素電極４および薄膜トランジスタ５がそのままのレイアウトで１８０°回転され、走査ライン２の左端部下側および右端部下側が引き回し線８、１２の１画素の上下方向中央部に対応する位置に配置された各一端部に接続され、データライン３の下端部左側および上橋部左側が引き回し線１４、１８の１画素の左右方向中央部に対応する位置に配置された各一端部に接続される。

以上のように、この液晶表示装置では、画素部分をそのままのレイアウトで１８０°回転させて配置したとき、薄膜トランジスタ５に接続された走査ライン２およびデータライン３の画素電極４に対する配置位置が変化しても、引き回し線８、１２の各一端部を１画素の上下方向中央部に対応する位置に配置するとともに、引き回し線１４、１８各一端部を１画素の左右方向中央部に対応する位置に配置することにより、周辺部分のレイアウトをそのままとすることができ、したがって周辺部分の設計変更を行なう必要はない。

なお、上記においては、画素部分をそのままのレイアウトで１８０°回転させて配置した場合について示したが、更に、画素部分をそのままのレイアウトで左右反転あるいは上下反転しても、図示を省略するが、上記と同様に、周辺部分の設計変更を行なう必要はない。また、この液晶表示装置において、画素部分（表示画素領域７０）が正方形状である場合には、画素部分をそのままのレイアウトで反時計方向に９０°あるいは２７０°回転させて配置することができる。

この発明の第１実施形態としての液晶表示装置におけるアクティブ基板上に形成されたものの一部を省略した全体的な等価回路的平面図。 図１に示すアクティブ基板上の最終行１列の画素およびその近傍の部分の透過平面図。 図２のIII−III線に沿う断面図。 （Ａ）は図２のIVＡ−IVＡ線に沿う断面図、（Ｂ）は図２のIVＢ−IVＢ線に沿う断面図。 図１に示すアクティブ基板上の１行最終列の画素およびその近傍の部分の透過平面図。 図１に示す静電保護素子の部分の断面図。 図１に示す画素部分をそのままのレイアウトで反時計方向に１８０°回転させて配置した場合の等価回路的平面図。 図７に示すアクティブ基板上の最終行１列の画素およびその近傍の部分の透過平面図。 （Ａ）は図８のIXＡ−IXＡ線に沿う断面図、（Ｂ）は図のIXＢ−IXＢ線に沿う断面図。 図７に示すアクティブ基板上の１行最終列の画素およびその近傍の部分の透過平面図。 図１に示す画素部分をそのままのレイアウトで反時計方向に９０°回転させて配置した場合の等価回路的平面図。 図１１に示すアクティブ基板上の最終行１列の画素およびその近傍の部分の透過平面図。 （Ａ）は図１２のXIIIＡ−XIIIＡ線に沿う断面図、（Ｂ）は図１２のXIIIＢ−XIIIＢ線に沿う断面図。 図１１に示すアクティブ基板上の１行最終列の画素およびその近傍の部分の透過平面図。 図１に示す画素部分をそのままのレイアウトで反時計方向に２７０°回転させて配置した場合の等価回路的平面図。 図１５に示すアクティブ基板上の最終行１列の画素およびその近傍の部分の透過平面図。 （Ａ）は図１６のXVIIＡ−XVIIＡ線に沿う断面図、（Ｂ）は図１６のXVIIＢ−XVIIＢ線に沿う断面図。 図１５に示すアクティブ基板上の１行最終列の画素およびその近傍の部分の透過平面図。 この発明の第２実施形態としての液晶表示装置におけるアクティブ基板上の最終行１列の画素およびその近傍の部分の透過平面図。 図１９に示すアクティブ基板上の１行最終列の画素およびその近傍の部分の透過平面図。 図１９および図２０に示す画素部分をそのままのレイアウトで反時計方向に１８０°回転させて配置した場合におけるアクティブ基板上の最終行１列の画素およびその近傍の部分の透過平面図。 図２１に示すアクティブ基板上の１行最終列の画素およびその近傍の部分の透過平面図。

符号の説明

１ アクティブ基板
２ 走査ライン
３ データライン
４ 画素電極
５ 薄膜トランジスタ
６ 補助容量ライン
７ 中継配線
８ 引き回し線
９ ドライバ搭載領域
１０ 接続パッド
１１ 中継配線
１２ 引き回し線
１３ 中継配線
１４ 引き回し線
１５ ドライバ搭載領域
１６ 接続パッド
１７ 中継配線
１８ 引き回し線
１９ 共通ライン
２０、２１ 静電保護素子

Claims (9)

1. 絶縁性の基板と、該基板上に絶縁膜を介して異なる層に形成され、互いに直交するように設けられる複数の走査ラインおよび複数のデータラインと、該各走査ラインと各データラインとで囲まれた領域内にスイッチング素子を介して前記走査ラインおよび前記データラインに接続されて設けられる画素電極と、を有する液晶表示装置において、
   少なくとも、前記各走査ラインおよび各データラインの一部、および前記スイッチング素子および前記画素電極による、各々が同じパターンレイアウトを有する矩形状の表示画素領域がマトリクス状に配列される表示領域と、
   前記表示領域の外側に設けられ、少なくとも、前記表示領域における前記走査ラインおよびデータラインの引き出し位置からずれた位置に設けられる、前記各走査ラインおよび前記各データラインの一端部および他端部に電気的に接続される複数の引き回し線を有する周辺部と、
   を有し、
   前記周辺部において、前記表示領域における前記走査ラインおよびデータラインと前記引き回し線とに接続される、前記走査ラインと交差する方向および前記データラインと交差する方向に延在される中継配線を有することを特徴とする液晶表示装置。
2. 請求項１に記載の発明において、前記基板に対する前記周辺部のレイアウトを固定した状態において、前記表示領域における前記表示画素領域のパターンレイアウトを保持した状態で、１８０°回転、および、上下左右に反転させて配置することが可能であることを特徴とする液晶表示装置。
3. 請求項１に記載の発明において、前記中継配線は、前記表示領域における前記走査ラインおよびデータラインの一端部および他端部を延長した延長部に対し直交する方向に延在し、前記引き回し線は該中継配線の中間部に接続されることを特徴とする液晶表示装置。
4. 請求項３に記載の発明において、前記基板の一辺側および該一辺側に対向する側に設けられる前記中継配線は前記走査ラインおよび前記データラインの何れか一方と同層に形成され、前記基板の一辺側に隣接する他辺側および該他辺側に対向する側に設けられる前記中継配線は他方と同層に形成されることを特徴とする液晶表示装置。
5. 請求項４に記載の発明において、前記中継配線は、両端部分に前記絶縁膜に形成される開口部を有し、前記延長部と前記中継配線とが異なる層に形成され、前記開口部を介して前記延長部と前記中継配線とが接続されることを特徴とする液晶表示装置。
6. 請求項５に記載の発明において、前記表示画素領域は平面正方形状を有し、前記基板に対する前記周辺部のレイアウトを固定した状態において、前記表示領域における前記表示画素領域のパターンレイアウトを保持した状態で、反時計方向に９０°、２７０°の何れにも回転させて配置することが可能であることを特徴とする液晶表示装置。
7. 請求項１に記載の発明において、前記周辺部における前記各引き回し線は、該周辺部に設けられるドライバ用接続パッドに接続されていることを特徴とする液晶表示装置。
8. 請求項１に記載の発明において、前記周辺部における前記各引き回し線は、該周辺部に設けられる周辺素子に接続されていることを特徴とする液晶表示装置。
9. 請求項８に記載の発明において、前記周辺素子は静電保護素子であることを特徴とする液晶表示装置。

Images