JP4918088B2 - エレクトロマイグレーション耐性を有し柔軟性のあるワイヤ相互接続、ナノサイズのはんだ組成、それらを形成するシステム、およびはんだ付けされたパッケージの組み立て方法 - Google Patents

エレクトロマイグレーション耐性を有し柔軟性のあるワイヤ相互接続、ナノサイズのはんだ組成、それらを形成するシステム、およびはんだ付けされたパッケージの組み立て方法 Download PDF

Info

Publication number
JP4918088B2
JP4918088B2 JP2008517235A JP2008517235A JP4918088B2 JP 4918088 B2 JP4918088 B2 JP 4918088B2 JP 2008517235 A JP2008517235 A JP 2008517235A JP 2008517235 A JP2008517235 A JP 2008517235A JP 4918088 B2 JP4918088 B2 JP 4918088B2
Authority
JP
Japan
Prior art keywords
wire
interconnect
solder
substrate
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008517235A
Other languages
English (en)
Other versions
JP2008545257A (ja
Inventor
ホア、ファイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2008545257A publication Critical patent/JP2008545257A/ja
Application granted granted Critical
Publication of JP4918088B2 publication Critical patent/JP4918088B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13401—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13401—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13416—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

関連出願
本特許出願は、２００５年６月３０日に出願の米国特許出願番号第１１／１７３，９３９号からの優先権の恩恵を請求し、参照によりここに組み込む。
開示される実施形態は、マイクロエレクトロニクス素子パッケージングに用いられるナノサイズのはんだペースト組成物に関する。
集積回路（ＩＣ）ダイは、さまざまな作業を処理するためのプロセッサへと作り上げられることがよくある。ＩＣ動作により、ダイパッケージ内では常に熱生成および熱膨張応力が生じる。高融点はんだは、ダイ内の高密度回路により生じる高動作温度に耐えるとはいえ、半導電性ダイと有機基板との間の熱膨張係数（ＣＴＥ）の不一致により、高熱―機械的応力を生じ得る高処理温度を必要とする。一方、低融点はんだでは、エレクトロマイグレーションがさらにより簡単に起きる。また、２つの異なる金属であるソルダーバンプと結合パッドとの間に腐食が発生し得る。
以下の記載は、上、下、第１、第２などの用語を含むが、それらは、説明の目的のみで使用されるのであって、限定として解釈されることにはなっていない。本願明細書中に記載されるデバイスまたは物品の実施形態は、多くの位置および向きで製造されるか、使用されるか、または、出荷され得る。用語「ダイ」および「チップ」は、一般的に、様々なプロセス動作により所望の集積回路デバイスへと変形される基本的なワークピースである物体のことを指す。ダイは、通常はウェーハから個別化され、ウェーハは、半導電性、非導電性、または、導電性および非導電性材料の組み合わせから生成され得る。ボードは、一般的に、ダイの取付基板となる樹脂含浸処理された繊維ガラス構造体である。
一実施形態は、ナノはんだに埋め込まれたワイヤ相互接続に関する。ナノはんだは、約２ナノメートル（ｎｍ）から約５０ｎｍの範囲内の直径を有する金属粒子を含むはんだペーストから得られる。したがって、はんだペーストは、リフローされ、約５０ナノメートル（ｎｍ）から約２０マイクロメートル（μｍ）の範囲内の結晶粒径になる。一実施形態は、実質的に同じ金属であるワイヤ相互接続とナノはんだとを含む。「実質的に同じ金属」であることにより、実質的に、同じ金属または合金の化学組成であることを意味する。したがって、一実施例は、実質的に同じ金属であるワイヤ相互接続およびナノはんだの存在により実現する電流密度でデバイスを操作する方法を含む。一実施形態では、デバイスに適した電流密度は、１０６ａｍｐ／ｃｍ２までである。
同様の構造には同様の参照符号が付された図を参照されたい。構造およびプロセスの実施形態をより明確に示すべく、本願明細書中に含まれる図面は、実施形態の線図表現である。したがって、実施形態の本質的な構造は含みつつも、例えば、顕微鏡写真における製作された構造の実際の外観は異なってよい。さらに、図面は、実施形態を理解するのに必要な構造のみを示す。従来知られている付加的構造は、図面の明瞭さを維持するために含んでいない。
図１Ａは、一実施形態に従う処理中のマイクロエレクトロニクス素子１００の断面図である。プロセッサであり得るダイなどの基板１１０は、基板１１０から外界への電気通信のための結合パッド１１２を含む。マイクロエレクトロ二クス素子１００は、結合パッド１１２を露出するパターン化マスク１１４により処理されるように示されている。
一実施形態では、結合パッド１１２は、いくつかのメタライゼーション層のいずれか１つと接触し得る銅の上部メタライゼーション層である。例えば、マイクロエレクトロニクス素子における金属の１つ（図示されていないＭ１）のようなメタライゼーション層が結合パッド１１２と電気的接触を成す。他の例では、金属２（図示されていないＭ２）のようなメタライゼーション層が結合パッド１１２と電気的接触を成す。Ｍ２は、Ｍ１との電気的接触を成す。他の例では、金属３（図示されていないＭ３）のようなメタライゼーション層が結合パッド１１２と電気的接触を成す。Ｍ３は、Ｍ２と電気的接触を成し、次に、Ｍ１と電気的接触を成す。他の例では、金属４（図示されていないＭ４）などのメタライゼーション層が結合パッド１１２と電気的接触を成す。Ｍ４はＭ３と電気的接触を成す。Ｍ３は、Ｍ２と電気的接触を成し、次にＭ１と電気的接触を成す。他の例では、金属５(図示されていないＭ５）などのメタライゼーション層が結合パッド１１２と電気的接触を成す。Ｍ５は、Ｍ４と電気的接触を成す。Ｍ４は、Ｍ３と電気的接触を成す。Ｍ３は、Ｍ２と電気的接触を成し、次にＭ１と電気的接触を成す。その他の例では、金属６（図示されていないＭ６）などのメタライゼーション層が結合パッド１１２と電気的接触を成す。Ｍ６は、Ｍ５と電気的接触を成す。Ｍ５は、Ｍ４と電気的接触を成す。Ｍ４は、Ｍ３と電気的接触を成す。Ｍ３は、Ｍ２と電気的接触を成し、次にＭ１と電気的接触を成す。他の例では、金属７（図示されていないＭ７）などのメタライゼーション層が結合パッド６１２と電気的接触を成す。Ｍ７は、Ｍ６と電気的接触を成す。Ｍ６は、Ｍ５と電気的接触を成す。Ｍ５は、Ｍ４と電気的接触を成す。Ｍ４は、Ｍ３と電気的接触を成す。Ｍ３は、Ｍ２と電気的接触を成し、次にＭ１と電気的接触を成す。本開示により、様々な半導体基板構造が様々な実施形態に適用可能であることが明らかになる。
図１Ｂは、さらなる処理後の図１Ａに示されるマイクロエレクトロ二クス素子１０１の断面図である。一実施例におけるパターン化されたマスク１１４は、本開示に記載される様々な実施形態に従う、ナノ粒子はんだペースト粉１１６のようなナノ粒子はんだペースト１１６で充填されているパターン化フォトレジストである。
一実施形態では、ナノ粒子はんだペースト１１６は、処理中のナノ粒子はんだペースト１１６のための揮発性バインダおよびフラックス溶媒を含む。一実施形態では、パターニング自体を行わず、むしろ、融解ナノ粒子はんだ（以後ナノはんだ）ペーストは、被覆状になり、十分な温度まで加熱する間に、フラックス溶媒は、流体化して優先的に結合パッド１１２を濡らし、優先的に基板１１０を疎水性にする、すなわち、結合パッド１１２を濡らすようには基板１１０を濡らさない。基板１１０は、半導電性、誘電性、および、その組み合わせであってよい。
図１Ｃは、さらなる処理後の図１Ｂに示されるマイクロエレクトロニクス素子１０２の断面図である。この実施形態では、パターン化されたマスク１１４は、取り除かれている。パターン化マスク１１４を除去することは、基板１１０からそれを引き剥がすことで成しえられ、それによって結合パッド１１２の真上に不連続な島状構造として形成されるナノはんだペースト１１６が残る。
図２は、図１Ｃに示されるマイクロエレクトロニクス素子の一部の拡大である。図２は、図１Ｃに示される破線２内の領域を取り出したものである。図２は、はんだペーストマトリックス２２０内の金属粒子組成物２１８としての金属粒子組成物前駆体を表す。金属粒子組成物２１８は、本開示に記載される金属粒子組成物実施形態の１つを含む。はんだペーストマトリックス２２０は、実質的に、金属粒子組成物２１８を腐食および／または酸化の影響から保護するので、金属粒子組成物２１８は、リフロー中の実質的な粒子成長に耐え得る。一実施形態では、リフロー後の金属粒子組成物２１８は、約５０ｎｍから約２０μｍ以下までの範囲内の粒径を有する。
一実施形態では、金属粒子組成物２１８は、約２ｎｍから５０ｎｍまでの範囲内のサイズを有する粒子を含む。一実施形態では、金属粒子組成物２１８は、約１０ｎｍから約３０ｎｍまでの範囲内のサイズを有する粒子を含む。一実施形態では、金属粒子組成物２１８は、約２０ｎｍの約９８％以下の範囲のサイズを有する粒子を含む。
粒径の実施形態なので、固体から固相へと移行させる金属粒子組成物の金属粒子の核生成は、約４００度あるいはそれより低い温度で始まる可能性がある。例えば、金においては、約３００度で固体から固相への移行が認められる。
一実施形態では、金属粒子組成物２１８は、約４００度以下の融解温度を含む。金属のタイプおよび粒径次第では、金属粒子組成物２１８は、数百度の融解温度で変化し得る。例えば、固体金の融解温度は、約１０６４度である。固体金が本願明細書に記載されるナノサイズ粒子に形成される場合、融解温度は約３００度まで下げることができる。
一実施形態では、金属粒子組成物２１８は、粒径が約２０ｎｍ以下の範囲内である第１の金属を含み、この第１の金属は、純粋な金属または肉眼的に単相の合金として単独で存在する。一実施形態では、金属粒子組成物２１８は、銀（Ａｇ）を含む。一実施形態では、金属粒子組成物２１８は、銅（Ｃｕ）を含む。一実施形態では、金属粒子組成物２１８は、金（Ａｕ）を含む。一実施形態では、金属粒子組成物２１８は、金−スズ合金（Ａｕ８０Ｓｎ２０）を含む。一実施形態では、金属粒子組成物２１８は、スズ（Ｓｎ）を含む。一実施形態では、金属粒子組成物２１８は、上記金属粒子組成物の少なくとも２つの組み合わせを含む。一実施形態では、金属粒子組成物２１８は、上記金属粒子組成物の少なくとも３つの組み合わせを含む。
一実施形態では、金属粒子組成物２１８は、コア構造体としてのＡｕと、シェル構造体としてのＳｎとを有するＡｕ８０Ｓｎ２０はんだ合金を含む。一実施形態では、第１の金属は、銀を含み、シェル構造体は、銅、金、鉛、および、スズから選ばれる。一実施形態では、コア構造体は、金を含み、シェル構造体は、銅、銀、鉛、スズから選ばれる。一実施形態では、コア構造体は、鉛を含み、シェル構造体は、銅、銀、金、および、スズから選ばれる。一実施形態では、コア構造体は、スズを含み、シェル構造体は、銅、銀、金、および、鉛から選ばれる。一実施形態では、上記コア構造体およびシェル構造体の金属粒子組成物のいずれかは、シェル構造体より多い分量のコア構造を含む。
一実施形態では、コア構造体は、第１の融解温度を有し、シェル構造体は、第１の融解温度より低い第２の融解温度を有する。この実施形態では、コア構造体は金であり、シェル構造体はスズであってよい。
一実施形態では、金属粒子組成物は、コアおよびマルチシェル構造である。一実施形態では、金属粒子組成物は、第１の部分および第２の部分に含むが、構造は、コアシェル構造より不均質な塊である。
図３Ａは、一実施形態に従う処理中の相互接続テンプレート３００の断面図である。相互接続基板３２２は、複数のバイアを備え、その１つが参照符号３２４で示される。一実施形態では、相互接続基板３２２は、ポリイミド材料などの層間絶縁膜層（ＩＬＤ）材料である。相互接続テンプレート３００の処理は、バイア３２４内での相互接続の形成を含む。
一実施形態では、相互接続基板３２２は、マスク（図示せず）でパターン化され、複数のバイア３２４は、マスクによるエッチングなどの処理、または、バイア３２４の形成およびマスクのパターン化を同時に行うためのマスクへのレーザードリルにより形成される。バイア３２４を形成するパンチングプロセスなどの他の処理も含まれ得る。
一実施形態では、バイア３２４は、バイア３２４内にシード層３２６を形成することにより作製される。マスクがあると、バイア３２４内以外のどこかにシード層が蒸着する妨げとなる。一実施形態では、シード層３２６は、シード金属の化学蒸着（ＣＶＤ）により形成される。例えば、相互接続が銅であるべき場合は、ＣＶＤ銅プロセスは、バイア３２４を充填する銅の電着に備え、シード層３２６を形成するためのプラズマ条件の下で実行される。一実施形態では、シード層３２６がバイア３２４に沿って実質的に均一に蒸着されるよう、バイア３２４の両側に角度のついた物理蒸着（ＰＶＤ）が実行される。ＰＶＤプロセスがシード層３２６を形成するために用いられる場合には、マスク溶媒によって洗い落とすか、または、他の適切な従来のマスク除去プロセスの後に、マスクが除去され得る。
図３Ｂは、一実施形態に従うさらなる処理後の図３Ａに示される相互接続テンプレートの断面図である。相互接続基板３２２は、さらなる処理に備えバイア３２４内に配置されるシード層３２６を含む。一実施形態では、バイア３２４は、バイア３２４内のシード層３２６上にワイヤ相互接続３２８の電気めっきを施すことにより充たされている。
一実施形態では、それぞれのワイヤ相互接続３２８は、約２０μｍから約１０６μｍまでの範囲内の厚みを有する。一実施形態では、ワイヤ相互接続３２８は、約４０μｍの厚みを有する。相互接続の厚みは、シード層３２６を含み得る。
弾性相互接続は、ソルダーバンプとの接続が破断せずに屈曲（いわゆる弾性）できる相互接続を形成することにより得られる。弾性相互接続は、どちらの構造に対しても実質的に同じ金属を用いることにより得られる。弾性相互接続は、また、両構造のための実質的に同じ金属との接続において高さ対幅のアスペクト比を用いても得ることができる。一実施形態では、ワイヤ相互接続３２８は、約０．５：１から約５：１までの範囲の高さ対幅のアスペクト比を有する。一実施形態では、ワイヤ相互接続３２８は、約１：１から約４：１までの範囲の高さ対幅のアスペクト比を有する。一実施形態では、ワイヤ相互接続３２８は、約２：１から約３：１までの範囲の高さ対幅のアスペクト比を有する。一実施形態では、ワイヤ相互接続３２８は、約３．５：１の高さ対幅のアスペクト比を有する。
図４は、一実施形態に従う処理中の相互接続テンプレート４００の断面図である。一実施形態では、相互接続テンプレート４００は、相互接続基板４２２およびワイヤ相互接続４２８を含む。本実施形態では、ワイヤ相互接続４２８は、該ワイヤ相互接続４２８をバイア４２４へと物理的に挿入することにより相互接続テンプレート４２２内に充填されているワイヤである。一実施形態では、めっきは、バイア４２４に第１の無電界めっきを施し、その後バイア４２４を充填すべく電気めっきを施すことにより実行される。
図５は、一実施形態に従う処理中の相互接続テンプレート５００の断面図である。相互接続基板５２２は、複数のバイアを備え、その１つが参照符号５２４で示される。一実施形態では、相互接続基板５２２は、ポリイミド材料などの層間絶縁膜層（ＩＬＤ）材料である。本実施形態では、ワイヤ相互接続５２８は、ワイヤ相互接続５２８をバイア５２４に物理的に挿入することにより相互接続テンプレート５２２に充填されているワイヤである。一実施形態では、バイア５２４は、ワイヤ相互接続５２８の電気めっきにより充填されている。
処理により、上面５２１および下面５２３を有する相互接続基板５２２におけるワイヤ相互接続５２８を得た。ワイヤ相互接続５２８は、相互接続基板５２２の上および下の少なくとも１つに延びる。一実施形態では、相互接続基板５２２は、相互接続５２８を露出させるようエッチバックされている。
図１Ｄは、さらなる処理後の図１Ｃに示されるマイクロエレクトロ二クス素子１０３の断面図である。基板１１０、結合パッド１１２、および、ナノはんだペースト１１６は、図５に表される相互接続テンプレート５００に配置されるワイヤ相互接続５２８のようなワイヤ相互接続１２８と接触する。一実施形態では、ワイヤ相互接続１２８は、銀を含む。一実施形態では、ワイヤ相互接続１２８は、銅を含む。一実施形態では、ワイヤ相互接続１２８は、金を含む。一実施形態では、ワイヤ相互接続１２８は、金―スズ合金Ａｕ８０Ｓｎ２０を含む。一実施形態では、ワイヤ相互接続１２８は、スズを含む。一実施形態では、ワイヤ相互接続１２８は、上記金属および合金の組み合わせを含む。一実施形態では、本開示に記載されるワイヤ相互接続実施形態のいずれでもナノはんだペースト１１６と接触する。
一実施形態では、ナノはんだペースト１１６は、処理中にペーストと混ざり合うフラックス溶媒を含む。一実施形態では、フラックス溶媒は、加熱中のはんだペースト１１６において活性化する。一実施形態では、フラックス溶媒は、約１５０度以上で活性化するスルフォンアミドである。一実施形態では、フラックスは、例えば約１００度から約３００度までの低温で活性化し得る。
図１Ｅは、さらなる処理後の図１Ｄに示されるマイクロエレクトロニクス素子１０４の断面図である。例えば図２に示されるはんだペーストマトリックス２２０などのはんだペーストマトリックスが揮発する間にリフロー処理は始まっており、金属粒子組成物２１８などの金属粒子組成物が約５０ｎｍから約２０μｍ以下の範囲内の粒径を有するソルダーバンプ１１７にリフローされている。基板１１０をワイヤ相互接続１２８に結合するための記載されるリフロープロセスは、マイクロエレクトロニクス素子パッケージを組み立てる方法に先行してよい。一実施形態では、プロセスは、マイクロエレクトロニクス素子パッケージの他の熱処理と同時であってよい。一実施形態では、プロセスは、金属粒子組成物ダイ取付実施形態の形成を含むマイクロエレクトロ二クス素子パッケージの組み立てのいくつかの要素に続いてもよい。これらおよび他の実施形態は、以降に述べる。
図１Ｆは、さらなる処理後の図１Ｄに示されるマイクロエレクトロ二クス素子１０５の断面図である。一実施形態では、相互接続基板１２２は、ワイヤ相互接続１２８が所定の位置にはんだ付けされた後に溶解し得る材料であってよい。一実施形態では、相互接続基板１２２は、アンダーフィル材料としての役目を果たす低ｋ誘電材料である。一実施形態では、相互接続基板１２２は、ソルダーバンプ１１７のリフロー中に軟化され得る。
一実施形態では、結合パッド１１２は、実質的に正方形の設置面積、および、約１０６μｍの端面積を有する。一実施形態では、２つの隣接する結合パッド１１２のピッチは、約１７５μｍである。相互接続基板テンプレート１２２は、結合パッド幅およびピッチマッチング構成を有する所与の基板と実質的に嵌合する。
マイクロエレクトロ二クス素子１０５は、ワイヤ相互接続１２８およびリフローされたソルダーバンプ１１７を介し基板１１０に結合される取付基板１３０を含む。一実施形態では、取付基板１３０は、取付基板結合パッド１３２および取付基板ソルダーバンプ１３４を有する第２レベル基板である。一実施形態では、取付基板ソルダーバンプ１３４は、ワイヤ相互接続１２８と実質的に同じ金属または合金であり、リフローされたナノはんだであり得る。したがって、ソルダーバンプとワイヤ相互接続の材料が実質的に同じ金属および合金であることから、著しいエレクトロマイグレーションは、回避される。同様に、リフローされるナノソルダーバンプおよびワイヤ相互接続の材料が実質的に同じ金属および合金であることから、熱不整合が実質的に回避される。
図６は、一実施形態に従うパッケージ６００の断面図である。プロセッサとなり得るダイなどの基板６１０は、基板６１０から外界への電気通信のための結合パッド６１２を含む。一実施形態では、結合パッド６１２は、いくつかのメタライゼーション層のいずれか１つと接触できる銅の上部メタライゼーション層である。本開示に記載される様々な実施形態に従うリフローナノソルダーバンプ６１７は、基板６１０およびワイヤ相互接続６２８に接着される。
一実施形態では、各ワイヤ相互接続６２８は、約２０μｍから約１０６μｍまでの範囲内の厚みを有する。一実施形態では、ワイヤ相互接続６２８は、約４０μｍの厚みを有する。一実施形態では、ワイヤ相互接続６２８は、約０．５：１から約５：１までの範囲内の高さ対幅アスペクト比を有する。一実施形態では、ワイヤ相互接続６２８は、約１：１から約４：１までの範囲内の高さ対幅アスペクト比を有する。一実施形態では、ワイヤ相互接続６２８は、約２：１から約３：１までの範囲内の高さ対幅アスペクト比を有する。一実施形態では、ワイヤ相互接続６２８は、約３．５：１の高さ対幅アスペクト比を有する。
パッケージ６００は、取付基板結合パッド６３２を介し基板６１０と連通する取付基板６３０を含む。取付基板結合パッド６３２は、取付基板ソルダーバンプ６３４によりワイヤ相互接続６２８にはんだ付けされる。取付基板ソルダーバンプ６３４は、また、本開示に記載されるいずれかの実施形態に従うリフローナノはんだから得られる。
一実施形態では、取付基板６３０は、プロセッサのインターポーザなどの第２レベル基板である。取付基板６３０は、マザーボードなどのボードに取り付けるためのボードバンプ６３６によりさらに隆起する。
図７は、一実施形態に従う処理中のマイクロエレクトロ二クス素子７００の断面図である。デバイス７００は、複数のダイ結合パッド７１２を含むダイ７１０を含む。リフローナノソルダーバンプ７１７は、ダイ７１０を他の電気的接続部に接続する。デバイス７００は、本開示に記載されるワイヤ相互接続実施形態のいずれかに従うワイヤ相互接続７２８を含む。ワイヤ相互接続７２８は、本開示に記載されるナノはんだペースト実施形態のいずれかに従うナノはんだペーストから得られたリフローソルダーバンプ７１７を介し取付基板７３０に接続される。
一実施形態では、デバイス７００は、ボードバンプ７３６およびマザーボードのようなボード７３８を含む。一実施形態では、ダイ７１０は、熱インターフェース７４０により一体化熱分散部材（ＩＨＳ）のようなヒートシンク７４２と結合される。相互接続テンプレート７２２も、一実施形態に従い示される。相互接続テンプレート７２２は、ダイ７１０と取付基板７３０との間の電気的接触を保護すべく軟化されてリフローされ得るアンダーフィル材料としての役目も果たすよう示される。
本開示に記載されるバンプ実施形態は、ワイヤ・ボンディング技術にも適用され得る。融点が約４００度またはそれより下の範囲で始まるとき、ワイヤ・ボンディングのプロセスは、ワイヤ・ボンディングデバイスの熱割当量を節約する条件の下で実行される。さらに、ボンディングワイヤは、ナノはんだ組成物と実質的に同じ金属または合金であってよい。
図８は、様々な実施形態に従うプロセスフローチャート８００である。ナノはんだペーストの処理は、ダイ接着および／またはソルダーバンプを形成するプロセスの間、および、パッケージダイを組み立てる方法の間にそれぞれ実行される。
８１０において、ナノはんだペースト実施形態は、本願明細書中に記載される実施形態のいずれかに従う基板上にパターン化される。
８２０において、ワイヤ相互接続は、本願明細書中に記載される実施形態のいずれかに従う相互接続テンプレート内に形成される。８１０と８２０との間では、プロセスは、８１１または８２１を介し、どちらかの方向へ流れる。
８３０において、ナノはんだ組成物は、基板上にリフローされる。例として、図１Ｅでは、リフローされたナノはんだから得られたバンプ１１７は、個別の金属の融点よりかなり低い温度で、金属組成物をマクロスコピックな集合体として形成するよう示されている。８３１では、工程は、ナノ粒子はんだペーストをリフローするプロセスから、ダイをパッケージに組み立てる方法まで進むことができる。８３２では、１つのプロセス実施形態が完了する。
オプションとして、ワイヤボンディング技術では、ダイ上でナノ粒子はんだペースト粉をパターン化するプロセスは、ワイヤボンディングソルダーバンプをダイ上に配置する間に連続して実行される。
８４０では、はんだまたはナノ粒子はんだペーストを含むダイは、パッケージに組み立てられる。例として、図６は、ダイ６１０と少なくとも１つの取付基板６３０との組み立てを示す。８４１では、工程は、ダイをパッケージに組み立てる方法から、次に、ナノはんだ組成物をソルダーバンプにリフローするプロセスへと進むことができる。８４２では、一つの方法実施形態が完了する。
図９は、一実施形態に従うコンピュータシステム９００の図である。金属粒子組成物、ダイ接着組成物、および／または、ソルダーバンプ組成物の１つまたはそれ以上の上記実施形態は、図９のコンピュータシステム９００のようなコンピュータシステムで利用され得る。以下、実施形態のいずれか１つ、または、他のいかなる実施形態との組み合わせは、金属粒子組成物実施形態と呼ぶ。
コンピュータシステム９００は、例えば、パッケージ９１０に入れられる少なくとも１つのプロセッサ（図示せず）、データ記憶システム９１２、キーボード９１４などの少なくとも１つの入力デバイス、および、モニタ９１６などの少なくとも１つの出力デバイスを含む。コンピュータシステム９００は、データ信号を処理するプロセッサを含み、また、例えば、インテル社から入手可能なマイクロプロセッサも含み得る。コンピュータシステム９００は、キーボード９１４に加え、例えばマウス９１８などの他のユーザ入力デバイスを含み得る。コンピュータシステム９００は、リフローされるナノはんだ、あるいは、リフローされるナノはんだによるワイヤ相互接続を含む構造のいずれかに対応し得る。したがって、パッケージ９１０（ダイを含む）およびボード９２０は、これらの構造を含み得る。本開示のため、請求内容に従う構成要素を実現するコンピュータシステム９００は、例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、ポリマーメモリ、フラッシュメモリ、および、位相変化メモリなどのデータ記憶に結合されるリフローナノはんだ実施形態の少なくとも１つを含み得る、マイクロエレクトロ二クス素子システムを利用するいかなるシステムを含んでもよい。本実施形態では、リフローナノはんだ実施形態は、プロセッサに結合されることによりそれらの機能の任意の組み合わせと結合される。しかしながら、一実施形態では、本開示に記載されるリフローナノはんだ組成物実施形態は、これらの機能のいずれとも結合される。例えば、データ記憶は、ダイ上の埋め込み型ＤＲＡＭキャッシュを含む。また、一実施形態では、プロセッサ（図示せず）に結合されるリフローナノはんだ組成物実施形態は、ＤＲＡＭキャッシュのデータ記憶に結合されるリフローナノはんだ組成物実施形態を伴うシステムの一部である。また、一実施形態では、リフローナノはんだ組成物実施形態は、データ記憶９１２に結合される。
一実施形態では、コンピュータシステムは、デジタルシグナルプロセッサ（ＤＳＰ）、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）、または、マイクロプロセッサを含むダイを有することもある。本実施形態では、リフローナノはんだ組成物実施形態は、プロセッサに結合されることによりこれらの機能のいずれの組み合わせとも結合される。例示の実施形態では、ＤＳＰ（図示せず）は、スタンドアロンプロセッサ（パッケージ９１０内）を含み得るチップセットの一部であり、また、ボード９２０におけるチップセットの別々の部分である。本実施形態では、リフローナノはんだ組成物実施形態は、ＤＳＰに結合され、個別のリフローナノはんだ組成物実施形態は、パッケージ９１０内のプロセッサに結合されていてよい。また、一実施形態では、リフローナノはんだ組成物実施形態は、パッケージ９１０と同じボード９２０に取り付けられるＤＳＰと結合される。リフローナノはんだ組成物実施形態は、本開示の様々な実施形態、および、それらの等価物により記載されるようなリフローナノはんだ組成物実施形態との組み合わせにおける、コンピュータシステム９００に関して記載されたように組み合わされることができると理解されたい。
本開示に記載されるリフローナノはんだ組成物実施形態は、従来のコンピュータ以外のデバイスおよび装置に適用できる。例えば、ダイは、リフローナノはんだ組成物実施形態と共にパッケージ化され、ワイヤレスコミュニケータなどのポータブルデバイス、または、ＰＤＡなどのハンドヘルドデバイスに配置できる。他の例では、ダイは、リフローナノはんだ組成物実施形態と共にパッケージ化され、自動車、機関車、船舶、航空機、または、宇宙船などの輸送手段に配置されることができる。
一実施形態では、コンピュータシステム９００の動作は、従来のバンプとワイヤとの相互接続構造に害を及ぼしかねない電流密度で実行される。一実施形態では、コンピュータシステム９００の動作は、約１０３ａｍｐ／ｃｍ２と約１０６ａｍｐ／ｃｍ２との間の電流密度で実行される。一実施形態では、コンピュータシステム９００の動作は、約１０４ａｍｐ／ｃｍ２と約１０６ａｍｐ／ｃｍ２との間の電流密度で実行される。一実施形態では、コンピュータシステム９００の動作は、約１０５ａｍｐ／ｃｍ２と約１０６ａｍｐ／ｃｍ２との間の電流密度で実行される。一実施形態では、コンピュータシステム９００の動作は、約１０６ａｍｐ／ｃｍ２を上回るが、ワイヤ相互接続およびリフローナノソルダーバンプの特定の材料を固相点に到達させる電流密度よりは低い電流密度で実行される。
要約書は、技術的開示の性質および要点を読者にすばやく確認できるようにすることを要約に求める、米国特許施行規則１．７２（ｂ）に従っている。それは、請求項の範囲および趣旨を解釈あるいは限定するために用いられるのではないという了解の下で提出される。
先に述べた詳細な説明において、開示を合理化する目的で、様々な特徴が単一の実施形態にまとめられている。開示の方法は、本発明の請求される実施形態が各請求項にはっきりと明示されるより多くの特徴を要求する意図を反映しているとして解釈されるべきでない。むしろ、添付の請求項が反映するように、発明の主題は、単一の開示された実施形態のすべての特徴より少ない。したがって、個別の好適な実施形態としてそれぞれ成り立っている添付の請求項は、本願明細書中、詳細な説明に組み込まれる。
本発明の性質を説明すべく記載および例示されてきた部分の詳細、材料および配置、および、方法段階における様々な他の変更が添付の請求項で表される本発明の原理および範囲から逸脱せずになされてもよいことは当業者であれば明らかであろう。
実施形態が得られる方法を理解すべく、様々な実施形態のより詳細な説明が添付の図面の参照により示される。これらの図は、必ずしも一定の比例に縮小・拡大していず、したがって本発明の範囲を限定することを考慮されてはいない典型的な実施形態のみを表すと理解した上で、添付の図面を用いることにより、以下にいくつかの実施形態が付加的な特定性および詳細を伴い説明される。
一実施形態に従う処理中のマイクロエレクトロニクス素子の断面図である。 さらなる処理後の図１Ａに示されるマイクロエレクトロニクス素子の断面図である。 さらなる処理後の図１Ｂに示されるマイクロエレクトロニクス素子の断面図である。 さらなる処理後の図１Ｃに示されるマイクロエレクトロニクス素子の断面図である。 さらなる処理後の図１Ｄに示されるマイクロエレクトロニクス素子の断面図である。 一実施形態に従うさらなる処理後の図１Ｃに示されるマイクロエレクトロニクス素子の断面図である。 一実施形態に従う図１に示されたナノはんだペースト組成物のコンピュータ画像断面図の詳細である。 一実施形態に従う処理中の相互接続テンプレートの断面図である。 一実施形態に従うさらなる処理後の図３Ａに示される相互接続テンプレートの断面図である。 一実施形態に従う処理中の相互接続テンプレートの断面図である。 一実施形態に従う処理中の相互接続テンプレートの断面図である。 一実施形態に従う処理中のパッケージの断面図である。 一実施形態に従う処理中のパッケージの断面図である。 様々な実施形態に従うプロセスフローチャートである。 一実施形態に従うコンピュータシステムを表す。

Claims (21)

  1. ワイヤ相互接続物品であって、
    第１の金属を含むナノ粒子はんだペーストをリフローすることによって形成された、５０ナノメートルから２０ミクロンまでの範囲の粒径を有する当該第１の金属を含む複数のソルダーバンプと、
    前記複数のソルダーバンプのそれぞれに接触すべく複数のワイヤ相互接続が貫通して形成され、前記複数のソルダーバンプを介して接続される取付基板と前記複数のワイヤ相互接続との電気的接続を保護し、かつ前記取付基板と嵌合すべくリフロー中に軟化する相互接続基板と
    を含むワイヤ相互接続物品。
  2. 前記複数のワイヤ相互接続は、前記第１の金属と同じ金属を含む、請求項１に記載のワイヤ相互接続物品。
  3. 前記複数のワイヤ相互接続は、２０ミクロンから１２０ミクロンまでの範囲の厚みを有する、請求項１または２に記載のワイヤ相互接続物品。
  4. 前記複数のワイヤ相互接続は、４０ミクロンから１０６ミクロンまでの範囲の厚みを有する、請求項１から３のいずれか一項に記載のワイヤ相互接続物品。
  5. 前記複数のワイヤ相互接続は、一のシード層シェルと一のめっきコアとの一の複合物を含む、請求項１から４のいずれか一項に記載のワイヤ相互接続物品。
  6. 前記複数のワイヤ相互接続は、０．５：１と５：１との間の一のアスペクト比を有する、請求項１から５のいずれか一項に記載のワイヤ相互接続物品。
  7. 前記相互接続基板は前記複数のワイヤ相互接続を包囲するように形成される、請求項１から６のいずれか一項に記載のワイヤ相互接続物品。
  8. 前記複数のワイヤ相互接続は、銀、銅、金、一の金−スズ合金、Ａｕ８０Ｓｎ２０、スズ、スズ−銀、および、その組み合わせから選択される一の金属または合金である、請求項１から７のいずれか一項に記載のワイヤ相互接続物品。
  9. プロセスであって、
    一の基板上にナノ粒子はんだペーストを複数形成する工程と、
    複数の前記ナノ粒子はんだペーストと、複数のワイヤ相互接続が貫通した相互接続基板とを接触させる工程と、
    前記ナノ粒子はんだペーストをリフローすることにより、前記複数のワイヤ相互接続に、５０ナノメートルから２０ミクロンまでの範囲の粒径を有する第１の金属を含む複数のソルダーバンプを形成する工程と、
    を含み、
    前記相互接続基板は、取付基板と嵌合すべくリフロー中に軟化することにより前記複数のソルダーバンプを介して接続される当該取付基板との電気的接続を保護する
    プロセス。
  10. 前記ナノ粒子はんだペーストを形成する工程は、前記ナノ粒子はんだペーストを形成する工程より後に実行され、前記ナノ粒子はんだペーストは、２ｎｍから５０ｎｍまでの範囲内の平均粒径を含む、請求項９に記載のプロセス。
  11. 前記ナノ粒子はんだペーストは、前記複数のワイヤ相互接続と同じ金属である一の金属を含む、請求項９または１０に記載のプロセス。
  12. 前記複数のワイヤ相互接続を前記相互接続基板に形成する工程をさらに含み、前記複数のワイヤ相互接続を形成する工程は、前記複数のワイヤ相互接続をめっきする工程、前記複数のワイヤ相互接続を前記相互接続基板の貫通孔に挿入する工程、および、それらの一の組み合わせから選択される、請求項９から１１のいずれか一項に記載のプロセス。
  13. 一のマイクロエレクトロ二クス素子を組み立てる方法であって、
    一のはんだ前駆物質を一のダイの活性表面上に形成する工程であって、前記はんだ前駆物質は、２０ｎｍ以下の範囲の一の粒径を含む一の第１の金属を含み、前記はんだ前駆物質は、４００度以下の一の融解温度を含む工程と、
    前記ダイを請求項１に記載のワイヤ相互接続物品を介して取付基板に結合させる工程と、
    を含む方法。
  14. ダイを結合する前、ダイを結合中、ダイを結合後、および、それらの一の組み合わせのリフローから選択される、前記はんだ前駆物質をリフローする工程をさらに含む、請求項１３に記載の一のマイクロエレクトロニクス素子を組み立てる方法。
  15. 前記ダイに一の一体化熱分散部材を接続することをさらに含む、請求項１３または１４に記載の一のマイクロエレクトロニクス素子を組み立てる方法。
  16. 請求項１３から１５のいずれか一項に記載の方法により製造されたマイクロエレクトロニクス素子を操作する方法であって、
    前記複数のソルダーバンプおよび前記ワイヤ相互接続物品に一の電流を通す工程を含む、方法。
  17. 前記複数のソルダーバンプおよびワイヤ相互接続物品は、一のダイ結合パッドと接触し、前記電流の密度は、１０３ａｍｐ／ｃｍ２と１０６ａｍｐ／ｃｍ２との間である、請求項１６に記載の方法。
  18. 前記複数のソルダーバンプおよびワイヤ相互接続物品は、一のダイ結合パッドと接触し、前記電流の密度は、１０３ａｍｐ／ｃｍ２と１０６ａｍｐ／ｃｍ２との間であり、前記複数のソルダーバンプに一の電流を通す工程は、一のプロセッサを前記マイクロエレクトロニクス素子として動作させることを含む、請求項１６または１７に記載の方法。
  19. コンピュータシステムであって、
    一の取付基板上に配置される請求項１３から１５のいずれか一項に記載の方法により製造されたマイクロエレクトロニクス素子と、
    前記ダイに接続されるダイナミックランダムアクセスデータ記憶と、
    を含むコンピュータシステム。
  20. 前記システムは、一のコンピュータ、一のワイヤレスコミュニケータ、一のハンドヘルドデバイス、一の自動車、一の機関車、一の航空機、一の船舶、一の宇宙船の１つ内に配置されている、請求項１９に記載のコンピュータシステム。
  21. 前記マイクロエレクトロニクス素子は、一のデータ記憶デバイス、一のデジタルシグナルプロセッサ、一のマイクロコントローラ、一の特定用途向け集積回路、および、一のマイクロプロセッサから選択される、請求項１９または２０に記載のコンピュータシステム。
JP2008517235A 2005-06-30 2006-06-30 エレクトロマイグレーション耐性を有し柔軟性のあるワイヤ相互接続、ナノサイズのはんだ組成、それらを形成するシステム、およびはんだ付けされたパッケージの組み立て方法 Expired - Fee Related JP4918088B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/173,939 2005-06-30
US11/173,939 US7615476B2 (en) 2005-06-30 2005-06-30 Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
PCT/US2006/025548 WO2007005592A2 (en) 2005-06-30 2006-06-30 Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages

Publications (2)

Publication Number Publication Date
JP2008545257A JP2008545257A (ja) 2008-12-11
JP4918088B2 true JP4918088B2 (ja) 2012-04-18

Family

ID=37588456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008517235A Expired - Fee Related JP4918088B2 (ja) 2005-06-30 2006-06-30 エレクトロマイグレーション耐性を有し柔軟性のあるワイヤ相互接続、ナノサイズのはんだ組成、それらを形成するシステム、およびはんだ付けされたパッケージの組み立て方法

Country Status (8)

Country Link
US (2) US7615476B2 (ja)
EP (1) EP1897137B1 (ja)
JP (1) JP4918088B2 (ja)
KR (4) KR20120125556A (ja)
CN (1) CN101208799B (ja)
HK (1) HK1122399A1 (ja)
TW (2) TWI470753B (ja)
WO (1) WO2007005592A2 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE475999T1 (de) 2003-03-04 2010-08-15 Rohm & Haas Elect Mat Koaxiale wellenleitermikrostrukturen und verfahern zu ihrer bildung
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
US7524351B2 (en) * 2004-09-30 2009-04-28 Intel Corporation Nano-sized metals and alloys, and methods of assembling packages containing same
US7615476B2 (en) 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
US7514116B2 (en) * 2005-12-30 2009-04-07 Intel Corporation Horizontal Carbon Nanotubes by Vertical Growth and Rolling
KR101476438B1 (ko) 2006-12-30 2014-12-24 누보트로닉스, 엘.엘.씨 3차원 미세구조 및 그 형성방법
KR101472134B1 (ko) 2007-03-20 2014-12-15 누보트로닉스, 엘.엘.씨 동축 전송선 마이크로구조물 및 그의 형성방법
US7755174B2 (en) 2007-03-20 2010-07-13 Nuvotonics, LLC Integrated electronic components and methods of formation thereof
US7781260B2 (en) * 2007-09-11 2010-08-24 Intel Corporation Methods of forming nano-coatings for improved adhesion between first level interconnects and epoxy under-fills in microelectronic packages and structures formed thereby
TWI345820B (en) * 2007-11-27 2011-07-21 Ind Tech Res Inst Intra-connection layout of array
KR100891537B1 (ko) * 2007-12-13 2009-04-03 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US7884488B2 (en) * 2008-05-01 2011-02-08 Qimonda Ag Semiconductor component with improved contact pad and method for forming the same
WO2009157160A1 (ja) * 2008-06-25 2009-12-30 パナソニック株式会社 実装構造体、及び実装構造体の製造方法
DE102009038674B4 (de) * 2009-08-24 2012-02-09 Epcos Ag Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
KR101917052B1 (ko) * 2010-01-22 2019-01-30 누보트로닉스, 인크. 열관리
US8917150B2 (en) * 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
CN102725836A (zh) * 2010-01-27 2012-10-10 住友电木株式会社 半导体装置
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) * 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
US9120898B2 (en) 2011-07-08 2015-09-01 Baker Hughes Incorporated Method of curing thermoplastic polymer for shape memory material
JP6335782B2 (ja) 2011-07-13 2018-05-30 ヌボトロニクス、インク． 電子的および機械的な構造を製作する方法
US8939222B2 (en) 2011-09-12 2015-01-27 Baker Hughes Incorporated Shaped memory polyphenylene sulfide (PPS) for downhole packer applications
US8829119B2 (en) 2011-09-27 2014-09-09 Baker Hughes Incorporated Polyarylene compositions for downhole applications, methods of manufacture, and uses thereof
CN102773624B (zh) * 2011-11-02 2014-05-14 兰州大学 用于微/纳米尺度焊接的一维纳米焊料及其制备方法
CN103151430B (zh) * 2011-12-06 2018-04-27 北京大学深圳研究生院 纳米金属粒实现led的低温金属界面连接的制备方法
US9144925B2 (en) 2012-01-04 2015-09-29 Baker Hughes Incorporated Shape memory polyphenylene sulfide manufacturing, process, and composition
JP5708512B2 (ja) * 2012-01-30 2015-04-30 豊田合成株式会社 半導体装置の製造方法及び半導体装置
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
CN102922071B (zh) * 2012-10-25 2014-10-08 哈尔滨工业大学 一种采用纳米金属间化合物颗粒制备低温互连高温服役接头的方法
TWI503932B (zh) * 2012-11-01 2015-10-11 矽品精密工業股份有限公司 設置於膠層上的半導體封裝件及其製法
US9707642B2 (en) 2012-12-07 2017-07-18 Baker Hughes Incorporated Toughened solder for downhole applications, methods of manufacture thereof and articles comprising the same
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9105629B2 (en) 2013-03-07 2015-08-11 International Business Machines Corporation Selective area heating for 3D chip stack
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
US9219031B2 (en) * 2013-05-13 2015-12-22 Infineon Technologies Ag Chip arrangement, and method for forming a chip arrangement
US9331038B2 (en) 2013-08-29 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor interconnect structure
JP6535347B2 (ja) 2014-01-17 2019-06-26 ヌボトロニクス、インク． ウエハースケールのテスト・インターフェース・ユニット：高速および高密度の混合信号インターコネクトおよびコンタクタのための低損失および高絶縁性の装置および方法
CN105448862B (zh) * 2014-09-29 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其制作方法
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
EP3224899A4 (en) 2014-12-03 2018-08-22 Nuvotronics, Inc. Systems and methods for manufacturing stacked circuits and transmission lines
TWI590259B (zh) * 2016-04-29 2017-07-01 南茂科技股份有限公司 焊球、其製造方法以及半導體元件
US10304803B2 (en) * 2016-05-05 2019-05-28 Invensas Corporation Nanoscale interconnect array for stacked dies
US10735880B2 (en) * 2017-05-09 2020-08-04 Sonos, Inc. Systems and methods of forming audio transducer diaphragms
US10727391B2 (en) 2017-09-29 2020-07-28 International Business Machines Corporation Bump bonded cryogenic chip carrier
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
TWI657545B (zh) * 2018-03-12 2019-04-21 頎邦科技股份有限公司 半導體封裝結構及其線路基板
CN110660770B (zh) * 2019-09-29 2021-10-08 深圳第三代半导体研究院 一种新型固晶薄膜
CN112151401B (zh) * 2020-10-12 2023-08-18 电子科技大学 一种基于半导体温控的晶粒取向控制方法
KR20230137940A (ko) * 2021-02-03 2023-10-05 가부시끼가이샤 레조낙 땜납 페이스트, 땜납 범프의 형성 방법 및 땜납 범프부착 부재의 제조 방법
CN117121176A (zh) * 2021-02-03 2023-11-24 株式会社力森诺科 焊膏、焊料凸块的形成方法及带有焊料凸块的部件的制造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214030A (ja) * 1988-02-22 1989-08-28 Canon Inc 電気回路装置
JPH07221104A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
JPH1027825A (ja) * 1996-07-09 1998-01-27 Matsushita Electric Ind Co Ltd 半導体素子実装用基板、半導体素子実装用基板の製造方法、半導体装置、及び半導体装置の製造方法
JP2001168140A (ja) * 1999-12-10 2001-06-22 Ebara Corp 半導体素子の実装方法及び半導体装置
JP2001338999A (ja) * 2000-05-30 2001-12-07 Kyocera Corp 半導体素子収納用パッケージ
JP2003060333A (ja) * 2001-08-20 2003-02-28 Sekisui Chem Co Ltd 電子部品の接続方法
JP2004128357A (ja) * 2002-10-04 2004-04-22 Ebara Corp 電極配設基体及びその電極接合方法
JP2004172612A (ja) * 2002-11-06 2004-06-17 Ricoh Co Ltd 微小径バンプを有する半導体素子、インクジェット方式によるバンプ形成およびそれに用いるインク組成物
JP2004327908A (ja) * 2003-04-28 2004-11-18 Ricoh Co Ltd 光学電子デバイスの接合方法及び接合構造
JP2004342716A (ja) * 2003-05-14 2004-12-02 Konica Minolta Holdings Inc バンプ形成方法及びバンプ形成装置
JP2005136399A (ja) * 2003-10-07 2005-05-26 Matsushita Electric Ind Co Ltd 半導体素子の実装方法、及び半導体素子実装基板

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57166051A (en) * 1981-04-06 1982-10-13 Mitsubishi Electric Corp Semiconductor device
US5086966A (en) 1990-11-05 1992-02-11 Motorola Inc. Palladium-coated solder ball
US5231751A (en) 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
JP3169719B2 (ja) 1992-12-21 2001-05-28 ハリマ化成株式会社 ソルダーペースト
US5454161A (en) 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
US5964963A (en) 1994-08-25 1999-10-12 Turchan; Manuel C. Brazing paste
JP2916086B2 (ja) * 1994-10-28 1999-07-05 株式会社日立製作所 電子部品の実装方法
US5573602A (en) 1994-12-19 1996-11-12 Motorola, Inc. Solder paste
US5542602A (en) 1994-12-30 1996-08-06 International Business Machines Corporation Stabilization of conductive adhesive by metallurgical bonding
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
US5958590A (en) 1995-03-31 1999-09-28 International Business Machines Corporation Dendritic powder materials for high conductivity paste applications
US5770126A (en) 1995-09-07 1998-06-23 The Penn State Research Foundation High producing rate of nano particles by laser liquid interaction
JP2943805B1 (ja) 1998-09-17 1999-08-30 日本電気株式会社 半導体装置及びその製造方法
JP3074649B1 (ja) 1999-02-23 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 無鉛半田粉末、無鉛半田ペースト、およびそれらの製造方法
TW476073B (en) 1999-12-09 2002-02-11 Ebara Corp Solution containing metal component, method of and apparatus for forming thin metal film
JP2002198374A (ja) 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
US7147687B2 (en) 2001-05-25 2006-12-12 Nanosphere, Inc. Non-alloying core shell nanoparticles
US20040115340A1 (en) 2001-05-31 2004-06-17 Surfect Technologies, Inc. Coated and magnetic particles and applications thereof
KR100438408B1 (ko) 2001-08-16 2004-07-02 한국과학기술원 금속간의 치환 반응을 이용한 코어-쉘 구조 및 혼합된합금 구조의 금속 나노 입자의 제조 방법과 그 응용
US6680128B2 (en) 2001-09-27 2004-01-20 Agilent Technologies, Inc. Method of making lead-free solder and solder paste with improved wetting and shelf life
US20030146019A1 (en) 2001-11-22 2003-08-07 Hiroyuki Hirai Board and ink used for forming conductive pattern, and method using thereof
JP3757881B2 (ja) 2002-03-08 2006-03-22 株式会社日立製作所 はんだ
EP1578559B1 (en) 2002-09-18 2009-03-18 Ebara Corporation Bonding method
US7059512B2 (en) 2002-11-06 2006-06-13 Ricoh Company, Ltd. Solder alloy material layer composition, electroconductive and adhesive composition, flux material layer composition, solder ball transferring sheet, bump and bump forming process, and semiconductor device
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP2004172150A (ja) * 2002-11-15 2004-06-17 Nec Kagoshima Ltd 積層構造配線の製造方法
KR100691725B1 (ko) 2002-12-11 2007-03-12 다이니폰 인사츠 가부시키가이샤 다층 배선기판 및 그 제조 방법
US7361995B2 (en) * 2003-02-03 2008-04-22 Xilinx, Inc. Molded high density electronic packaging structure for high performance applications
US7242097B2 (en) 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
DE10343255B4 (de) * 2003-09-17 2006-10-12 Infineon Technologies Ag Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
JP2005183904A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品
US7223684B2 (en) * 2004-07-14 2007-05-29 International Business Machines Corporation Dual damascene wiring and method
US7524351B2 (en) 2004-09-30 2009-04-28 Intel Corporation Nano-sized metals and alloys, and methods of assembling packages containing same
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7615476B2 (en) 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214030A (ja) * 1988-02-22 1989-08-28 Canon Inc 電気回路装置
JPH07221104A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
JPH1027825A (ja) * 1996-07-09 1998-01-27 Matsushita Electric Ind Co Ltd 半導体素子実装用基板、半導体素子実装用基板の製造方法、半導体装置、及び半導体装置の製造方法
JP2001168140A (ja) * 1999-12-10 2001-06-22 Ebara Corp 半導体素子の実装方法及び半導体装置
JP2001338999A (ja) * 2000-05-30 2001-12-07 Kyocera Corp 半導体素子収納用パッケージ
JP2003060333A (ja) * 2001-08-20 2003-02-28 Sekisui Chem Co Ltd 電子部品の接続方法
JP2004128357A (ja) * 2002-10-04 2004-04-22 Ebara Corp 電極配設基体及びその電極接合方法
JP2004172612A (ja) * 2002-11-06 2004-06-17 Ricoh Co Ltd 微小径バンプを有する半導体素子、インクジェット方式によるバンプ形成およびそれに用いるインク組成物
JP2004327908A (ja) * 2003-04-28 2004-11-18 Ricoh Co Ltd 光学電子デバイスの接合方法及び接合構造
JP2004342716A (ja) * 2003-05-14 2004-12-02 Konica Minolta Holdings Inc バンプ形成方法及びバンプ形成装置
JP2005136399A (ja) * 2003-10-07 2005-05-26 Matsushita Electric Ind Co Ltd 半導体素子の実装方法、及び半導体素子実装基板

Also Published As

Publication number Publication date
US8441118B2 (en) 2013-05-14
CN101208799A (zh) 2008-06-25
KR20120002614A (ko) 2012-01-06
US7615476B2 (en) 2009-11-10
TWI376023B (en) 2012-11-01
KR20080015480A (ko) 2008-02-19
JP2008545257A (ja) 2008-12-11
TW200742010A (en) 2007-11-01
WO2007005592A3 (en) 2007-08-30
KR20100028121A (ko) 2010-03-11
TW201236122A (en) 2012-09-01
TWI470753B (zh) 2015-01-21
US20100047971A1 (en) 2010-02-25
US20070001280A1 (en) 2007-01-04
WO2007005592A2 (en) 2007-01-11
KR20120125556A (ko) 2012-11-15
HK1122399A1 (en) 2009-05-15
EP1897137B1 (en) 2017-11-29
EP1897137A2 (en) 2008-03-12
CN101208799B (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
JP4918088B2 (ja) エレクトロマイグレーション耐性を有し柔軟性のあるワイヤ相互接続、ナノサイズのはんだ組成、それらを形成するシステム、およびはんだ付けされたパッケージの組み立て方法
TWI313502B (en) Nano-sized metals and alloys, and methods of assembling packages containing same
KR101344553B1 (ko) 구리 필러 범프 상의 금속간 화합물의 접착을 위한 방법 및 구조
US6740577B2 (en) Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
TWI532131B (zh) 半導體結構及其製造方法
US9935044B2 (en) Semiconductor packaging and manufacturing method thereof
US11127704B2 (en) Semiconductor device with bump structure and method of making semiconductor device
US20080036079A1 (en) Conductive connection structure formed on the surface of circuit board and manufacturing method thereof
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP4533724B2 (ja) 接続バンプの形成方法および半導体装置の製造方法
JP2004260157A (ja) 半導体装置、半導体装置の製造方法及び組立方法
JP4086771B2 (ja) バンプ電極、バンプ電極製造方法及びバンプ電極接続構造
TWI237369B (en) Bump structure
CN118507457A (zh) 半导体封装结构、形成方法及半导体封装组件

Legal Events

Date Code Title Description
A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20080902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110304

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110311

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110407

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110414

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110512

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110906

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110913

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111006

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111014

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4918088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees