KR20120125556A - 전자이동에 저항성을 가지며 유연한 배선 상호접속, 나노-크기의 솔더 성분, 이들로 이루어지는 시스템, 및 솔더링된 패키지를 조립하는 방법 - Google Patents

전자이동에 저항성을 가지며 유연한 배선 상호접속, 나노-크기의 솔더 성분, 이들로 이루어지는 시스템, 및 솔더링된 패키지를 조립하는 방법 Download PDF

Info

Publication number
KR20120125556A
KR20120125556A KR1020127025640A KR20127025640A KR20120125556A KR 20120125556 A KR20120125556 A KR 20120125556A KR 1020127025640 A KR1020127025640 A KR 1020127025640A KR 20127025640 A KR20127025640 A KR 20127025640A KR 20120125556 A KR20120125556 A KR 20120125556A
Authority
KR
South Korea
Prior art keywords
interconnect
nano
wiring
metal
substrate
Prior art date
Application number
KR1020127025640A
Other languages
English (en)
Inventor
페이 화
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20120125556A publication Critical patent/KR20120125556A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13401—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13401—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13416—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

나노-크기의 금속 입자 복합체는, 약 50 나노미터 이하의 입자 크기를 갖는 제1 금속을 포함한다. 배선 상호접속은 리플로우된 나노솔더와 접촉하며, 리플로우된 나노솔더와 동일한 금속 또는 합금 성분을 갖는다. 리플로우된 나노솔더 성분을 사용하는 마이크로전자 패키지가 또한 개시된다. 마이크로전자 패키지를 조립하는 방법은 배선 상호접속 템플릿을 마련하는 것을 포함한다. 컴퓨팅 시스템은 배선 상호접속에 결합되는 나노솔더 성분을 포함한다.

Description

전자이동에 저항성을 가지며 유연한 배선 상호접속, 나노-크기의 솔더 성분, 이들로 이루어지는 시스템, 및 솔더링된 패키지를 조립하는 방법{ELECTROMIGRATION-RESISTANT AND COMPLIANT WIRE INTERCONNECTS, NANO-SIZED SOLDER COMPOSITIONS, SYSTEMS MADE THEREOF, AND METHODS OF ASSEMBLING SOLDERED PACKAGES}
본 출원서는 본 명세서에 참조로 포함되고 있는 미국 특허출원 제11/173,939호(2005년 6월 30일자로 출원됨)의 우선권의 이익을 주장한다.
개시된 실시예들은 마이크로 전자 장치 패키징에 사용하기 위한 나노-크기의 솔더 페이스트 성분에 관한 것이다.
각종 용도를 위해 프로세서에 집적회로(IC) 다이가 종종 제조된다. IC 동작은 다이 패키지 내의 열 발생과 열 팽창 응력을 항상 유발한다. 높은 녹는점의 솔더는, 다이에 고밀도로 패키징된 회로에 의한 고온의 동작 온도를 견뎌낸다고 하여도, 고온의 처리 온도를 요구하며, 이는 반도체 다이와 유기질 기판 사이의 열 팽창계수의 불일치로 인한 높은 열적-기계적 응력을 유발할 수 있다. 그러나, 낮은 용융점의 솔더에 있어서, 전자이동이 발생하기가 더욱 더 쉽다. 또한, 솔더 범프와 결합 패드의 2개의 이종의 금속 사이에 부식이 발생할 수 있다.
이하의 설명은 상부, 하부, 제1, 제2, 등의 용어들을 포함하고 있으며, 이들은 설명을 위한 목적으로만 사용되는 것이지, 제한적인 것으로 상정되어서는 아니된다. 본 명세서에 기재되고 있는 기기 또는 물품(article)의 실시예들은 다수의 위치와 방향에서 제조, 사용, 또는 선적될 수 있다. "다이(die)" 및 "칩(chip)"이라는 용어는 일반적으로 다양한 처리 동작에 의해 소망하는 집적회로 기기로 변환되는 기본적인 작업소재(workpiece)인, 물리적인 객체를 일컫는다. 다이는 주로 웨이퍼로부터 단품화되며, 웨이퍼는 반도체 재료, 비반도체 재료, 또는 반도체 및 비반도체 재료의 조합으로 이루어질 수 있다. 보드(board)는 통상적으로 다이를 위한 탑재 기판으로서 기능하는 수지 주입된 유리섬유 구조이다.
일 실시예는 나노솔더에 임베드되는 배선 상호접속(interconnect)에 관한 것이다. 나노솔더는 약 2 nm 내지 약 50 nm의 범위의 직경을 갖는 금속 입자를 포함하는 솔더 페이스트로부터 유도된다. 따라서, 솔더 페이스트는 리플로우(reflow)되어, 약 50 nm 내지 약 20 ㎛ 범위의 응고된 그레인 크기를 얻는다. 일 실시예는 실질적으로 동일한 금속인 나노솔더와 배선 상호접속을 포함한다. "실질적으로 동일한 금속"으로 인해, 실질적으로 동일한 금속 또는 합금의 화학 조성을 의미하도록 의도된다. 결과적으로, 일 실시예는 실질적으로 동일한 금속인 나노솔더와 배선 상호접속의 존재에 의해 허용되는 전류 밀도에서 기기를 동작시키는 방법을 포함한다. 일 실시예에 있어서, 기기에 적합한 전류 밀도는 106 amp/cm2 까지이다.
실시예들이 성취되는 방법을 이해하기 위하여, 첨부 도면들을 참조하여 다양한 실시예들의 더욱 특정적인 설명이 이루어질 것이다. 이러한 도면들은 반드시 스케일되도록 작도될 필요가 없으며, 따라서 그 범주를 제한하는 것으로 간주되지 않는 전형적인 실시예들만을 도시한다는 점을 이해하여, 첨부 도면들을 사용함으로써 추가의 상세사항 및 세부사항으로 일부 실시예들을 기재하고 설명할 것이다.
도 1A는 일 실시예에 따른 처리 중의 마이크로 전자 장치의 단면도이다.
도 1B는 후속 처리 후의 도 1A에 도시된 마이크로 전자 장치의 단면도이다.
도 1C는 후속 처리 후의 도 1B에 도시된 마이크로 전자 장치의 단면도이다.
도 1D는 후속 처리 후의 도 1C에 도시된 마이크로 전자 장치의 단면도이다.
도 1E는 후속 처리 후의 도 1D에 도시된 마이크로 전자 장치의 단면도이다.
도 1F는 일 실시예에 따른 후속 처리 후의 도 1C에 도시된 마이크로 전자 장치의 단면도이다.
도 2는 일 실시예에 따른 도 1C에 도시된 나노-솔더 페이스트 복합재료의 컴퓨터 이미지 단면 상세도이다.
도 3A는 일 실시예에 따른 처리 중의 상호접속 템플릿(interconnect template)의 단면도이다.
도 3B는 일 실시예에 따른 후속 처리 후의 도 3A에 도시된 상호접속 템플릿의 단면도이다.
도 4는 일 실시예에 따른 처리 중의 상호접속 템플릿의 단면도이다.
도 5는 일 실시예에 따른 처리 중의 상호접속 템플릿의 단면도이다.
도 6은 일 실시예에 따른 패키지의 단면도이다.
도 7은 일 실시예에 따른 패키지의 단면도이다.
도 8은 다양한 실시예들에 따른 처리 흐름도이다.
도 9는 일 실시예에 따른 컴퓨팅 시스템의 도면이다.
이하, 동일한 참조 기호로 동일한 구조가 제공되는 도면들에 대하여 참조한다. 가장 명확하게 구조 및 처리 실시예들을 나타내기 위하여, 본 명세서에 포함된 도면들은 실시예들의 개략적인 표현이다. 따라서, 예를 들어, 마이크로 사진에서는 제조된 구조의 실제 모습은 상이하게 보일 수 있지만, 실시예들의 기본적인 구조들은 포함하고 있다. 또한, 도면들은 실시예들을 이해하는데 필요한 구조들만을 나타낸다. 당업계에 공지된 추가의 구조들은 도면들의 명확성을 유지하기 위하여 포함되지 않았다.
도 1A는 일 실시예에 따른 처리 중의 마이크로 전자 장치(100)의 단면도이다. 프로세서일 수 있는 다이 등의 기판(110)은 기판(110)으로부터 외부 세계로의 전기적인 연통을 위한 결합 패드(112)를 포함한다. 마이크로 전자 장치(100)는 결합 패드(112)를 노출하는 패턴 마스크(114)로 처리되는 것으로 도시되어 있다.
일 실시예에 있어서, 결합 패드(112)는 수개의 금속화층 가운데 임의의 하나에 접촉할 수 있는 구리의 상부 금속화층이다. 예를 들어, 마이크로 전자 장치의 금속 1(M1, 도시 생략) 등의 금속화층은 결합 패드(112)와 전기적으로 접촉한다. 또 다른 예로서, 금속 2(M2, 도시 생략) 등의 금속화층은 결합 패드(112)와 전기적으로 접촉한다. M2는 M1과 전기적으로 접촉한다. 또 다른 예로서, 금속 3(M3, 도시 생략) 등의 금속화층이 결합 패드(112)와 전기적으로 접촉한다. M3는 M2와 전기적으로 접촉하며, 이에 따라 M1과 전기적으로 접촉한다. 또 다른 예로서, 금속 4(M4, 도시 생략) 등의 금속화층이 결합 패드(112)와 전기적으로 접촉한다. M4는 M3와 전기적으로 접촉한다. M3는 M2와 전기적으로 접촉하며, 이에 따라 M1과 전기적으로 접촉한다. 또 다른 예로서, 금속 5(M5, 도시 생략) 등의 금속화층이 결합 패드(112)와 전기적으로 접촉한다. M5는 M4와 전기적으로 접촉한다. M4는 M3와 전기적으로 접촉한다. M3는 M2와 전기적으로 접촉하며, 이에 따라 M1과 전기적으로 접촉한다. 또 다른 예로서, 금속 6(M6, 도시 생략) 등의 금속화층이 결합 패드(112)와 전기적으로 접촉한다. M6는 M5와 전기적으로 접촉한다. M5는 M4와 전기적으로 접촉한다. M4는 M3와 전기적으로 접촉한다. M3는 M2와 전기적으로 접촉하며, 이에 따라 M1과 전기적으로 접촉한다. 또 다른 예로서, 금속 7(M7, 도시 생략) 등의 금속화층이 결합 패드(612)와 전기적으로 접촉한다. M7은 M6와 전기적으로 접촉한다. M6는 M5와 전기적으로 접촉한다. M5는 M4와 전기적으로 접촉한다. M4는 M3와 전기적으로 접촉한다. M3는 M2와 전기적으로 접촉하며, 이에 따라 M1과 전기적으로 접촉한다. 본 개시에 의해, 각종 반도체 기판 구조들이 다양한 실시예들에 적용가능하다는 점이 명확하게 될 것이다.
도 1B는 더 처리한 후의 도 1A에 도시된 마이크로 전자 장치(101)의 단면도이다. 일 실시예에 있어서 패턴 포토레지스트인, 패턴 마스크(114)는 본 개시에 명기된 다양한 실시예들에 따라서 나노-입자 솔더 페이스트 파우더(116) 등의 나노-입자 솔더 페이스트(116)로 충진되었다.
일 실시예에 있어서, 나노-입자 솔더 페이스트(116)는 처리 중의 나노-입자 솔더 페이스트(116) 용의 플럭스 운반체(flux vehicle)와 휘발성 바인더를 포함한다. 일 실시예에 있어서, 원래는 아무런 패터닝이 행해지지 않으며, 오히려, 융화된(fluxed) 나노-입자(이하, 나노-솔더) 솔더 페이스트가 전면을 덮도록 형성되며, 충분한 온도로 가열하는 중에, 플럭스 운반체가 유체화되어, 바람직하게 결합 패드(112)를 적시고, 바람직하게 기판(110)에 포빅(phobic)이 되어, 즉, 기판(110)을 적시지는 않으며, 결합 패드(112)를 적신다. 기판(110)은 반도체, 유전체, 및 그 조합일 수 있다.
도 1C는 더 처리한 후의 도 1B에 도시된 마이크로 전자 장치(102)의 단면도이다. 본 실시예에 있어서, 패턴 마스크(114)는 제거되었다. 패턴 마스크(114)의 제거는 기판(110)으로부터 이를 당겨내어, 결합 패드(112) 바로 위에서 분리된 아일랜드로서 형성되는 나노-솔더 페이스트(116)를 남김으로써 행해질 수 있다.
도 2는 도 1C에 도시된 마이크로 전자 장치의 일부의 확대도이다. 도 2는 도 1C에 도시된 점선(2) 내의 영역으로부터 취해진 것이다. 도 2는 솔더 페이스트 매트릭스(220) 내의 금속 입자 성분(218)으로서 금속 입자 성분 전구체를 나타낸 것이다. 금속 입자 성분(218)은 본 개시에 규정된 금속 입자 성분 실시예들 중 하나를 포함한다. 솔더 페이스트 매트릭스(220)는 실질적으로 금속 입자 성분(218)을 부식 및/또는 산화 영향들로부터 보호하므로, 금속 입자 성분(218)은 리플로우 중에 실질적인 그레인 성장에 저항할 수 있다. 일 실시예에 있어서, 리플로우 후의 금속 입자 성분(218)은 약 50 nm 내지 약 20 ㎛ 이하 범위의 그레인 크기를 갖는다.
일 실시예에 있어서, 금속 입자 성분(218)은 약 2nm 내지 50 nm 범위의 크기를 갖는 입자를 포함한다. 일 실시예에 있어서, 금속 입자 성분(218)은 약 10 nm 내지 약 30nm 범위의 크기를 갖는 입자를 포함한다. 일 실시예에 있어서, 금속 입자 성분(218)은 약 98%가 약 20 nm 이하의 범위의 크기를 갖는 입자를 포함한다.
입자 크기 실시예들로 인하여, 고체에서 고상(solidus)으로의 천이를 일으키기 위한 금속 입자 성분의 금속 입자들의 핵형성(nucleation)은 약 400℃ 이하에서 시작될 수 있다. 예를 들어, 금은 약 300℃ 에서 고체-고상 천이를 경험할 수 있다.
일 실시예에 있어서, 금속 입자 성분(218)은 약 400℃ 이하의 용융점을 포함한다. 금속 종류와 입자 크기에 따라서, 금속 입자 성분(218)은 수백도 정도의 용융 온도 변화를 가질 수 있다. 예를 들어, 고체 금은 약 1064℃ 의 용융 온도를 갖는다. 금이 본 명세서에 명기된 바와 같이 나노-크기의 입자로 형성되는 경우, 용융 온도는 약 300℃로 감소될 수 있다.
일 실시예에 있어서, 금속 입자 성분(218)은 약 20 nm 이하 범위의 입자 크기를 갖는 제1 금속을 포함하며, 제1 금속은 순수 금속으로서 또는 거시적으로 단상성(monophasic) 합금으로서 홀로 존재한다. 일 실시예에 있어서, 금속 입자 성분(218)은 은(Ag)을 포함한다. 일 실시예에 있어서, 금속 입자 성분(218)은 구리(Cu)를 포함한다. 일 실시예에 있어서, 금속 입자 성분(218)은 금(Au)을 포함한다. 일 실시예에 있어서, 금속 입자 성분(218)은 금 주석 합금(Au80Sn20)을 포함한다. 일 실시예에 있어서, 금속 입자 성분(218)은 주석(Sn)을 포함한다. 일 실시예에 있어서, 금속 입자 성분(218)은 상기 금속 입자 성분들 중 적어도 2 개의 조합을 포함한다. 일 실시예에 있어서, 금속 입자 성분(218)은 상기 금속 입자 성분들 중 적어도 3 개의 조합을 포함한다.
일 실시예에 있어서, 금속 입자 성분(218)은 코어 구조로서 Au를 쉘 구조로서 Sn을 포함하는 Au80Sn20 솔더 합금을 포함한다. 일 실시예에 있어서, 제1 금속은 은을 포함하며, 쉘 구조는 구리, 금, 납, 주석에서 선택된다. 일 실시예에 있어서, 코어 구조는 금을 포함하며, 쉘 구조는 구리, 은, 납, 주석에서 선택된다. 일 실시예에 있어서, 코어 구조는 납을 포함하며, 쉘 구조는 구리, 은, 금, 주석에서 선택된다. 일 실시예에 있어서, 코어 구조는 주석을 포함하며, 쉘 구조는 구리, 은, 금, 납에서 선택된다. 일 실시예에 있어서, 상기 코어 구조와 쉘 구조 금속 입자 성분들 중 임의의 것은, 쉘 구조보다 더 많은 량으로 존재하는 코어 구조를 포함한다.
일 실시예에 있어서, 코어 구조는 제1 용융 온도를 가지며, 쉘 구조는 제1 용융 온도보다 낮은 제2 용융 온도를 갖는다. 본 실시예에 있어서, 코어 구조는 금일 수 있으며, 쉘 구조는 주석일 수 있다.
일 실시예에 있어서, 금속 입자 성분은 코어 및 다중-쉘의 구조이다. 일 실시예에 있어서, 금속 입자 성분은 제1 부분 및 제2 부분을 포함하지만, 구조가 코어-쉘 구조보다 더욱 불균질한(heterogeneous) 소결재(agglomeration)이다.
도 3A는 일 실시예에 따른 처리 중의 상호접속 템플릿(300)의 단면도이다. 상호접속 기판(322)에는 복수의 비어(via)들이 마련되며, 그 중 하나는 참조 번호 324로 지정된다. 일 실시예에 있어서, 상호접속 기판(322)은 폴리이미드 재료와 같은 층간 유전층(ILD) 재료이다. 상호접속 템플릿(300)의 처리는 비어(324)에 상호접속을 형성하는 것을 포함한다.
일 실시예에 있어서, 상호접속 기판(322)은 마스크(도시 생략)로 패터닝되며, 마스크를 이용한 에칭 또는 마스크를 통한 레이저 드릴링 등의 처리에 의해 복수의 비어(324)가 형성되어, 동시에 비어(324)를 형성하고, 마스크를 패터닝한다. 비어(324)를 형성하기 위하여 펀칭 처리 등의 다른 처리들이 포함될 수 있다.
일 실시예에 있어서, 비어(324) 내에 시드층(326)을 형성함으로써 비어(324)가 마련된다. 마스크는, 존재한다면, 비어(324) 내를 제외한 어느 곳이건 시드층의 퇴적을 방지한다. 일 실시예에 있어서, 시드 금속의 화학 기상 증착(CVD)에 의해 시드층(326)이 형성된다. 예를 들어, 상호접속이 구리인 경우, 플라즈마 조건하에서 CVD 구리 처리가 수행되어, 비어(324)를 충진시키기 위한 구리의 전착을 위한 준비로서 시드층(326)을 형성한다. 일 실시예에 있어서, 비어(324)를 따라서 실질적으로 균일하게 시드층(326)이 퇴적되도록, 비어(324)의 양측면에 대하여 각도를 갖는 물리 기상 증착(PVD)이 수행된다. 시드층(326)의 형성을 위하여 PVD 처리가 사용되는 경우, 마스크 솔벤트로 세정하거나 또는 기타의 적합한 종래의 마스크-제거 처리에 의해 그 이후로는 마스크가 제거될 수 있다.
도 3B는 일 실시예에 따라서 더 처리한 후의 도 3A에 도시된 상호접속 템플릿의 단면도이다. 상호접속 기판(322)은 이후의 처리를 위한 준비로서 비어(324) 내에 배치되는 시드층(326)을 포함한다. 일 실시예에 있어서, 비어(324)는 비어(324) 내의 시드층(326) 상에 배선 상호접속(328)의 전기도금에 의해 충진되었다.
일 실시예에 있어서, 각각의 배선 상호접속(328)은 약 20 ㎛ 내지 약 106 ㎛ 범위의 두께를 갖는다. 일 실시예에 있어서, 배선 상호접속(328)은 약 40 ㎛의 두께를 갖는다. 상호접속 두께는 시드층(326)을 포함할 수 있다.
솔더 범프에 관련하여 파열 없이 굽어질 수 있는(즉, 유연성을 갖는) 상호접속을 형성함으로써 유연한 상호접속이 성취될 수 있다. 양측 구조 모두에 대하여 실질적으로 동일한 금속을 이용함으로써 유연한 상호접속이 성취될 수 있다. 또한, 양쪽 구조 모두에 대하여 실질적으로 동일한 금속과 관련하여 높이-폭 애스펙트 비를 이용함으로써 유연한 상호접속이 성취될 수 있다. 일 실시예에 있어서, 배선 상호접속(328)은 약 0.5:1 내지 약 5:1 범위의 높이-폭 애스펙트 비를 갖는다. 일 실시예에 있어서, 배선 상호접속(328)은 약 1:1 내지 약 4:1 범위의 높이-폭 애스펙트 비를 갖는다. 일 실시예에 있어서, 배선 상호접속(328)은 약 2:1 내지 약 3:1 범위의 높이-폭 애스펙트 비를 갖는다. 일 실시예에 있어서, 배선 상호접속(328)은 약 3.5:1의 높이-폭 애스펙트 비를 갖는다.
도 4는 일 실시예에 따른 처리 중의 상호접속 템플릿(400)의 단면도이다. 일 실시예에 있어서, 상호접속 템플릿(400)은 상호접속 기판(422) 및 배선 상호접속(428)을 포함한다. 본 실시예에 있어서, 배선 상호접속(428)은 비어(424)에 배선 상호접속(428)을 물리적으로 삽입함으로써 상호접속 템플릿(422)에 충진된 배선이다. 일 실시예에 있어서, 도금은 먼저 비어(424)로의 무전해도금과, 비어(424)를 충진하기 위한 후행하는 전기도금에 의해 수행된다.
도 5는 일 실시예에 따른 처리 중의 상호접속 템플릿(500)의 단면도이다. 복수의 비어들이 상호접속 기판(522)에 마련되며, 그 중 하나에는 참조 번호 524가 지정된다. 일 실시예에 있어서, 상호접속 기판(522)은 폴리이미드(polyimide) 재료와 같은 층간 유전층(ILD) 재료이다. 본 실시예에 있어서, 배선 상호접속(528)은 비어(524)에 배선 상호접속(528)을 물리적으로 삽입함으로써 상호접속 템플릿(522)에 충진된 배선이다. 일 실시예에 있어서, 비어(524)는 배선 상호접속(528)의 전기도금에 의해 충진되었다.
상부면(521)과 하부면(523)을 갖는 상호접속 기판(522)의 배선 상호접속(528)에 대하여 처리가 성취되었다. 배선 상호접속(528)은 상기 상호접속 기판(522) 상하 중 적어도 하나에 연장된다. 일 실시예에 있어서, 상호접속 기판(522)은 상호접속(528)을 노출하기 위하여 에치백(etch-back)되었다.
도 1D는 더 처리한 후의 도 1C에 도시된 마이크로 전자 장치(103)의 단면도이다. 기판(110), 결합 패드(112), 및 나노-솔더 페이스트(116)는 도 5에 도시된 상호접속 템플릿(500)에 배치되는 배선 상호접속(528)과 같은 배선 상호접속(128)과 접촉하게 된다. 일 실시예에 있어서, 배선 상호접속(128)은 은을 포함한다. 일 실시예에 있어서, 배선 상호접속(128)은 구리를 포함한다. 일 실시예에 있어서, 배선 상호접속(128)은 금을 포함한다. 일 실시예에 있어서, 배선 상호접속(128)은 금-주석 합금(Au80Sn20)을 포함한다. 일 실시예에 있어서, 배선 상호접속(128)은 주석을 포함한다. 일 실시예에 있어서, 배선 상호접속(128)은 상기 금속과 합금의 조합을 포함한다. 일 실시예에 있어서, 배선 상호접속(128)은 본 개시에서 명기된 배선 상호접속 실시예들 중 임의의 것은 나노-솔더 페이스트(116)와 접촉하게 된다.
일 실시예에 있어서, 나노-솔더 페이스트(116)는 처리 중에 페이스트와 혼합되는 플럭스 운반체를 포함한다. 일 실시예에 있어서, 플럭스 운반체는 가열 중에 솔더 페이스트(116)에서 활성화된다. 일 실시예에 있어서, 플럭스 운반체는 약 150℃ 이상에서 활성화되는 술폰아미드(sulfonamide)이다. 일 실시예에 있어서, 플럭스는 약 100℃ 내지 약 300℃ 등의 더 저온에서 활성화될 수 있다.
도 1E는 더 처리한 후의 도 1D에 도시된 마이크로 전자 장치(104)의 단면도이다. 리플로우 처리가 시작되었으며, 그 도중에, 솔더 페이스트 매트릭스, 예컨대, 도 2에 도시된 솔더 페이스트 매트릭스(220)가 휘발되었으며, 금속 입자 성분(218)과 같은 금속 입자 성분이 약 50 nm 내지 약 20 ㎛ 이하 범위의 그레인 크기를 갖는 솔더 범프(117)로 리플로우되었다. 기판(110)을 배선 상호접속(128)에 결합시키기 위하여 도시된 리플로우 처리는 마이크로 전자 장치 패키지를 조립하는 방법에 선행할 수 있다. 일 실시예에 있어서, 본 처리는 마이크로 전자 장치 패키지의 다른 열처리와 동시일 수 있다. 일 실시예에 있어서, 본 처리는 금속 입자 성분 다이-부착 형성 실시예를 포함하여, 마이크로 전자 장치 패키지를 조립하는 일부 요소들에 후행할 수 있다. 이러한 실시예 및 다른 실시예들을 순차적으로 설명한다.
도 1F는 더 처리한 후의 도 1D에 도시된 마이크로 전자 장치(105)의 단면도이다. 일 실시예에 있어서, 상호접속 기판(122)은 배선 상호접속(128)이 제자리에 솔더링된 후에 용해될 수 있는 재료이다. 일 실시예에 있어서, 상호접속 기판(122)은 언더필 재료로 기능할 수 있는 낮은 k의 유전 재료이다. 일 실시예에 있어서, 상호접속 기판(122)은 솔더 범프(117)의 리플로우 중에 부드럽게 될 수 있다.
일 실시예에 있어서, 결합 패드(112)는 실질적으로 정사각형의 풋프린트(footprint) 및 약 106 ㎛의 에지 치수를 갖는다. 일 실시예에 있어서, 2개의 인접한 결합 패드(112)의 피치는 약 175 ㎛이다. 상호접속 기판 템플릿(122)은 결합 패드 폭과 피치-일치 구성으로 주어진 기판과 실질적으로 짝을 이루도록 구성된다.
마이크로 전자 장치(105)는 배선 상호접속(128)과 리플로우된 솔더 범프(117)를 통해 기판(110)에 결합되는 탑재 기판(130)을 포함한다. 일 실시예에 있어서, 탑재 기판(130)은 탑재 기판 결합 패드(132)와 탑재 기판 솔더 범프(134)를 갖는 제2 레벨의 기판이다. 일 실시예에 있어서, 탑재 기판 솔더 범프(134)는 배선 상호접속(128)과 실질적으로 동일한 금속 또는 합금이며, 리플로우된 나노솔더일 수 있다. 따라서, 솔더 범프와 배선 상호접속의 재료가 실질적으로 동일한 금속 또는 합금이므로, 큰 전자이동은 방지된다. 마찬가지로, 리플로우된 나노솔더 솔더 범프(들) 및 배선 상호접속의 재료는 실질적으로 동일한 금속 또는 합금이므로, 열적 불일치가 실질적으로 방지된다.
도 6은 일 실시예에 따른 패키지(600)의 단면도이다. 프로세서일 수 있는 다이 등의 기판(610)은 기판(610)으로부터 외부 세계로의 전기적인 연통을 위한 결합 패드(612)를 포함한다. 일 실시예에 있어서, 결합 패드(612)는 수개의 금속화층 중 임의의 하나와 접촉할 수 있는 구리 상부 금속화층이다. 본 개시에 명기된 다양한 실시예들에 따른 리플로우된 나노-솔더 범프(617)는, 기판(610)과 배선 상호접속(628)에 부착된다.
일 실시예에 있어서, 각각의 배선 상호접속(628)은 약 20 ㎛ 내지 약 106 ㎛ 범위의 두께를 갖는다. 일 실시예에 있어서, 배선 상호접속(628)은 약 40 ㎛의 두께를 갖는다. 일 실시예에 있어서, 배선 상호접속(628)은 약 0.5:1 내지 약 5:1 범위의 높이-폭 애스펙트 비를 갖는다. 일 실시예에 있어서, 배선 상호접속(628)은 약 1:1 내지 약 4:1 범위의 높이-폭 애스펙트 비를 갖는다. 일 실시예에 있어서, 배선 상호접속(628)은 약 2:1 내지 약 3:1 범위의 높이-폭 애스펙트 비를 갖는다. 일 실시예에 있어서, 배선 상호접속(628)은 약 3.5:1의 높이-폭 애스펙트 비를 갖는다.
패키지(600)는 탑재 기판 결합 패드(632)를 통해 기판(610)과 연통하는 탑재 기판(630)을 포함한다. 탑재 기판 결합 패드(632)은 탑재 기판 솔더 범프(634)로 배선 상호접속(628)에 솔더링된다. 탑재 기판 솔더 범프(634)는 또한 본 개시에 명기된 실시예들 중 임의의 것에 따라서 리플로우된 나노솔더로부터 유도될 수 있다.
일 실시예에 있어서, 탑재 기판(630)은 프로세서를 위한 인터포저와 같은 제2 레벨의 기판이다. 탑재 기판(630)은 마더보드와 같은 보드 상에 탑재하기 위하여 보드 범프(636)로 더 범핑될 수 있다.
도 7은 일 실시예에 따른 처리 중의 마이크로 전자 장치(700)의 단면도이다. 기기(700)는 복수의 다이 결합 패드(712)를 포함하는 다이(710)를 포함한다. 리플로우된 나노-솔더 범프(717)는 다이(710)를 다른 전기적 접속에 결합시킨다. 기기(700)는 또한 본 개시에 명기된 배선 상호접속 실시예들 중 임의의 것에 따른 배선 상호접속(728)을 포함한다. 배선 상호접속(728)은, 본 개시에 명기된 나노-솔더 페이스트 실시예들 중 임의의 것에 따른 나노-솔더 페이스트로부터 유도된, 리플로우된 솔더 범프(717)를 통해 탑재 기판(730)에 결합된다.
일 실시예에 있어서, 기기(700)는 마더보드 등의 보드(738)와 보드 범프(736)를 포함한다. 일 실시예에 있어서, 다이(710)는 열적 인터페이스(740)에 의해 집적 열 확산기(IHS) 등의 방열판(742)에 접합된다. 상호접속 템플릿(722)은 또한 일 실시예에 따라서 도시된다. 상호접속 템플릿(722)은 다이(710)와 탑재 기판(730)과의 사이의 전기적 접속을 보호하기 위하여 유연화되고 리플로우될 수 있는 언더필 재료로서 기능하도록 도시될 수 있다.
본 개시에 명기된 범프 실시예들은 또한 배선-접합 기술에 적용될 수 있다. 약 400℃ 이하의 범위에서 용융점이 시작하기 때문에, 배선 접합 처리는 배선 접합 기기의 열적 부담(thermal budget)을 유지하는 조건하에서 수행될 수 있다. 또한, 접합 배선은 나노-솔더 성분과 실질적으로 동일한 금속 또는 합금일 수 있다.
도 8은 다양한 실시예들에 따른 처리 흐름도(800)이다. 나노-솔더 페이스트의 처리는 다이 부착구 및/또는 솔더 범프를 형성하는 처리 중에, 패키지된 다이를 조립하는 방법 중에 각각 수행된다.
단계 810에서, 본 명세서에 명기된 실시예들 중 임의의 것에 따라서 기판 상에서 나노-솔더 페이스트 실시예가 패터닝된다.
단계 820에서, 본 명세서에 명기된 실시예들 중 임의의 것에 따라서 상호접속 템플릿에 배선 상호접속이 형성된다. 단계 810과 820 사이에서, 단계 811 또는 821을 통해 처리가 다른 방향으로 흐를 수 있다.
단계 830에서, 나노-솔더 성분이 기판 상에서 리플로우된다. 도 1E의 예시를 통해서, 리플로우되고, 나노-솔더 유도된 범프(117)는, 거시적인 벌크 재료로서 개별 재료의 용융 온도보다 크게 낮은 온도에서 금속 성분을 형성하는 것으로 도시된다. 단계 831에서, 처리 흐름은 나노-입자 솔더 페이스트의 리플로우 처리로부터 다이를 패키지에 조립하는 방법으로 진행할 수 있다. 단계 832에서, 하나의 처리 실시예가 완료된다.
배선 접합 기술에서 선택적으로는, 다이 상에 배선 접합 솔더 범프의 배치 중에 순차적으로 다이 상에서 나노-입자 솔더 페이스트 파우더를 패터닝하는 처리가 수행된다.
단계 840에서, 솔더 또는 나노-입자 솔더 페이스트를 포함하는 다이가 패키지에 조립된다. 예시를 통해서, 도 6은 적어도 하나의 탑재 기판(630)을 갖는 다이(610)의 어셈블리를 도시한다. 단계 841에서, 처리 흐름은 패키지에 다이를 조립하는 방법에서, 나노-솔더 성분을 솔더 범프로 리플로우하는 처리로 진행할 수 있다. 단계 842에서, 하나의 방법 실시예가 완료된다.
도 9는 일 실시예에 따른 컴퓨팅 시스템(900)을 도시한다. 금속 입자 성분, 다이-부착구 성분, 및/또는 솔더 범프 성분의 전술한 실시예들 중 하나 이상은, 도 9의 컴퓨팅 시스템(900)과 같은 컴퓨팅 시스템에서 활용될 수 있다. 이하, 단독의 또는 임의의 다른 실시예들과 조합한 임의의 실시예는 금속 입자 성분 실시예(들)로 참조된다.
컴퓨팅 시스템(900)은, 예를 들어, 패키지(910)에 봉입되는 적어도 하나의 프로세서(도시 생략), 데이터 저장 시스템(912), 키보드(914) 등의 적어도 하나의 입력 장치, 및 모니터(916) 등의 적어도 하나의 출력 장치를 포함한다. 컴퓨팅 시스템(900)은 데이터 신호를 처리하는 프로세서를 포함하며, 예를 들어, Intel 사에서 입수가능한 마이크로프로세서를 포함할 수 있다. 키보드(914)에 더하여, 컴퓨팅 시스템(900)은, 예를 들어, 마우스(918) 등의 또 다른 사용자 입력 장치를 포함할 수 있다. 컴퓨팅 시스템(900)은 리플로우된 나노솔더를 갖는 배선 상호접속 또는 리플로우된 나노솔더를 포함하는 구조들 중 임의의 것에 상응할 수 있다. 결과적으로, (다이를 포함하는) 패키지(910) 및 보드(920)는 이러한 구조들을 포함할 수 있다.
본 개시를 위하여, 청구된 주제에 따른 구성요소들을 구현하는 컴퓨팅 시스템(900)은, 예를 들어, DRAM, 폴리머 메모리, 플래시 메모리, 및 상변화 메모리 등의 데이터 저장소에 결합되는 리플로우된 나노솔더 실시예(들) 중 적어도 하나를 포함할 수 있는 마이크로 전자 장치 시스템을 활용하는 임의의 시스템을 포함할 수 있다. 본 실시예에 있어서, 리플로우된 나노솔더 실시예(들)는 프로세서에 결합됨으로써 이들 기능들의 임의의 조합에 결합된다. 그러나, 일 실시예에 있어서, 본 개시에 명기된 리플로우된 나노솔더 성분 실시예(들)는 이들 기능들 중 임의의 것에 결합된다. 예시적인 실시예에서, 데이터 저장소는 다이 상에 임베드된 DRAM 캐시를 포함한다. 또한, 일 실시예에 있어서, 프로세서(도시 생략)에 결합된 리플로우된 나노솔더 성분 실시예(들)는 DRAM 캐시의 데이터 저장소에 결합되는 리플로우된 나노솔더 성분 실시예(들)를 갖는 시스템의 일부분이다. 또한, 일 실시예에 있어서, 리플로우된 나노솔더 성분 실시예(들)는 데이터 저장소(912)에 결합된다.
일 실시예에 있어서, 컴퓨팅 시스템은 또한 DSP(digital signal processor), 마이크로 컨트롤러, ASIC(application specific integrated circuit), 또는 마이크로프로세서를 포함하는 다이를 포함할 수 있다. 본 실시예에 있어서, 리플로우된 나노솔더 성분 실시예(들)는 프로세서에 결함됨으로써 이들 기능들의 임의의 조합에 결합된다. 예시적인 실시예에서, DSP(도시 생략)는 보드(920) 상의 칩셋의 별도의 부분으로서의 DSP 및 스탠드-얼론 프로세서(패키지(910) 내)를 포함할 수 있는 칩셋의 일부분이다. 본 실시예에 있어서, 리플로우된 나노솔더 성분 실시예(들)는 DSP에 결합되며, 별도의 리플로우된 나노솔더 성분 실시예(들)는 패키지(910) 내의 프로세서에 결합되도록 존재할 수 있다. 또한, 일 실시예에 있어서, 패키지(910)와 동일한 보드(920) 상에 탑재되는 DSP에 리플로우된 나노솔더 성분 실시예(들)가 결합된다. 이제, 본 개시의 다양한 실시예들과 그 균등물에 의해 명기된 바와 같이, 리플로우된 나노솔더 성분 실시예(들)과 조합하여, 컴퓨팅 시스템(900)에 대하여 명기된 바와 같이 리플로우된 나노솔더 성분 실시예(들)가 조합될 수 있다는 것을 이해할 수 있다.
본 개시에 명기된 리플로우된 나노솔더 성분 실시예들은 전통적인 컴퓨터와는 다른 기기들 및 장치들에 적용될 수 있다. 예를 들어, 다이는 리플로우된 나노솔더 성분 실시예(들)와 함께 패키징되어, PDA 등의 무선 통신기 또는 핸드헬드 기기 등의 휴대용 기기에 위치될 수 있다. 또 다른 예로서는, 리플로우된 나노솔더 성분 실시예(들)와 함께 패키징되어, 자동차, 기관차, 선박, 항공기, 또는 우주선 등의 운송 수단에 위치될 수 있는 다이이다.
일 실시예에 있어서, 그렇지 않다면, 종래의 범프-배선 상호접속 구조에 해로울 수 있는 전류 밀도로 컴퓨팅 시스템(900)의 동작이 수행된다. 일 실시예에 있어서, 약 103 amp/cm2과 약 106 amp/cm2 사이의 전류 밀도로 컴퓨팅 시스템(900)의 동작이 수행된다. 일 실시예에 있어서, 약 104 amp/cm2 과 약 106 amp/cm2 사이의 전류 밀도로 컴퓨팅 시스템(900)의 동작이 수행된다. 일 실시예에 있어서, 약 105 amp/cm2 과 약 106 amp/cm2 사이의 전류 밀도로 컴퓨팅 시스템(900)의 동작이 수행된다. 일 실시예에 있어서, 106 amp/cm2 를 초과하지만, 배선 상호접속의 특정 재료와 리플로우된 나노-솔더 범프가 고상 포인트(solidus point)에 도달하도록 하는 전류 밀도 미만으로, 컴퓨팅 시스템(900)의 동작이 수행된다.
독자가 빨리 기술적 개시의 속성과 요지를 확인할 수 있도록 하는 요약서를 요구하는 37 C.F.R. §1.72(b)를 이행하도록 요약서가 제공된다. 이는 청구범위의 범주 또는 의미를 해석하거나, 제한하도록 사용되지 않을 것으로 이해하여 제출된다.
전술한 상세한 설명부에 있어서, 개시의 효율화를 위해서 단일의 실시예에 다양한 특징들이 함께 그룹화된다. 본 개시의 방법은 본 발명의 청구된 실시예들이 각각의 청구항에 명시적으로 인용되는 것보다 많은 특징들을 필요로 한다는 의도를 반영하는 것으로 해석되어서는 아니된다. 오히려, 이하의 청구항들이 반영하는 바와 같이, 본 발명의 주제는 단일의 개시된 실시예의 모든 특징들 보다 적게 존재한다. 따라서, 이하의 청구항들은, 개별 청구항이 별도의 바람직한 실시예를 바탕으로 하여, 본 명세서에서 상세한 설명부에 포함되고 있다.
당업자라면, 본 발명의 속성을 설명하기 위하여 설명되고 예시된, 세부사항, 재료, 및 부분의 배치, 방법 단계들에 있어서의 다양한 다른 변경예들이, 첨부된 청구항들에서 표현되는 바와 같이 본 발명의 원리와 범주를 일탈하지 않고서 이루어질 수 있다는 점을 쉽게 이해할 수 있을 것이다.

Claims (1)

  1. 배선 상호접속 물품을 제조하기 위한 프로세스.
KR1020127025640A 2005-06-30 2006-06-30 전자이동에 저항성을 가지며 유연한 배선 상호접속, 나노-크기의 솔더 성분, 이들로 이루어지는 시스템, 및 솔더링된 패키지를 조립하는 방법 KR20120125556A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/173,939 2005-06-30
US11/173,939 US7615476B2 (en) 2005-06-30 2005-06-30 Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
PCT/US2006/025548 WO2007005592A2 (en) 2005-06-30 2006-06-30 Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020107002031A Division KR20100028121A (ko) 2005-06-30 2006-06-30 전자이동에 저항성을 가지며 유연한 배선 상호접속, 나노-크기의 솔더 성분, 이들로 이루어지는 시스템, 및 솔더링된 패키지를 조립하는 방법

Publications (1)

Publication Number Publication Date
KR20120125556A true KR20120125556A (ko) 2012-11-15

Family

ID=37588456

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020127025640A KR20120125556A (ko) 2005-06-30 2006-06-30 전자이동에 저항성을 가지며 유연한 배선 상호접속, 나노-크기의 솔더 성분, 이들로 이루어지는 시스템, 및 솔더링된 패키지를 조립하는 방법
KR1020117028139A KR20120002614A (ko) 2005-06-30 2006-06-30 전자이동에 저항성을 가지며 유연한 배선 상호접속, 나노-크기의 솔더 성분, 이들로 이루어지는 시스템, 및 솔더링된 패키지를 조립하는 방법
KR1020077030911A KR20080015480A (ko) 2005-06-30 2006-06-30 전자이동에 저항성을 가지며 유연한 배선 상호접속,나노-크기의 솔더 성분, 이들로 이루어지는 시스템, 및솔더링된 패키지를 조립하는 방법
KR1020107002031A KR20100028121A (ko) 2005-06-30 2006-06-30 전자이동에 저항성을 가지며 유연한 배선 상호접속, 나노-크기의 솔더 성분, 이들로 이루어지는 시스템, 및 솔더링된 패키지를 조립하는 방법

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020117028139A KR20120002614A (ko) 2005-06-30 2006-06-30 전자이동에 저항성을 가지며 유연한 배선 상호접속, 나노-크기의 솔더 성분, 이들로 이루어지는 시스템, 및 솔더링된 패키지를 조립하는 방법
KR1020077030911A KR20080015480A (ko) 2005-06-30 2006-06-30 전자이동에 저항성을 가지며 유연한 배선 상호접속,나노-크기의 솔더 성분, 이들로 이루어지는 시스템, 및솔더링된 패키지를 조립하는 방법
KR1020107002031A KR20100028121A (ko) 2005-06-30 2006-06-30 전자이동에 저항성을 가지며 유연한 배선 상호접속, 나노-크기의 솔더 성분, 이들로 이루어지는 시스템, 및 솔더링된 패키지를 조립하는 방법

Country Status (8)

Country Link
US (2) US7615476B2 (ko)
EP (1) EP1897137B1 (ko)
JP (1) JP4918088B2 (ko)
KR (4) KR20120125556A (ko)
CN (1) CN101208799B (ko)
HK (1) HK1122399A1 (ko)
TW (2) TWI470753B (ko)
WO (1) WO2007005592A2 (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238513B (en) 2003-03-04 2005-08-21 Rohm & Haas Elect Mat Coaxial waveguide microstructures and methods of formation thereof
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
US7524351B2 (en) * 2004-09-30 2009-04-28 Intel Corporation Nano-sized metals and alloys, and methods of assembling packages containing same
US7615476B2 (en) * 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
US7514116B2 (en) * 2005-12-30 2009-04-07 Intel Corporation Horizontal Carbon Nanotubes by Vertical Growth and Rolling
CN101274734A (zh) 2006-12-30 2008-10-01 罗门哈斯电子材料有限公司 三维微结构及其形成方法
US7755174B2 (en) 2007-03-20 2010-07-13 Nuvotonics, LLC Integrated electronic components and methods of formation thereof
EP1973189B1 (en) 2007-03-20 2012-12-05 Nuvotronics, LLC Coaxial transmission line microstructures and methods of formation thereof
US7781260B2 (en) * 2007-09-11 2010-08-24 Intel Corporation Methods of forming nano-coatings for improved adhesion between first level interconnects and epoxy under-fills in microelectronic packages and structures formed thereby
TWI345820B (en) * 2007-11-27 2011-07-21 Ind Tech Res Inst Intra-connection layout of array
KR100891537B1 (ko) * 2007-12-13 2009-04-03 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US7884488B2 (en) * 2008-05-01 2011-02-08 Qimonda Ag Semiconductor component with improved contact pad and method for forming the same
EP2293324B1 (en) * 2008-06-25 2019-05-15 Panasonic Intellectual Property Management Co., Ltd. Packaging structure and method for manufacturing packaging structure
DE102009038674B4 (de) * 2009-08-24 2012-02-09 Epcos Ag Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
JP5639194B2 (ja) * 2010-01-22 2014-12-10 ヌボトロニクス，エルエルシー 熱制御
US8917150B2 (en) * 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
CN102725836A (zh) * 2010-01-27 2012-10-10 住友电木株式会社 半导体装置
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) * 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
US9120898B2 (en) 2011-07-08 2015-09-01 Baker Hughes Incorporated Method of curing thermoplastic polymer for shape memory material
WO2013010108A1 (en) 2011-07-13 2013-01-17 Nuvotronics, Llc Methods of fabricating electronic and mechanical structures
US8939222B2 (en) 2011-09-12 2015-01-27 Baker Hughes Incorporated Shaped memory polyphenylene sulfide (PPS) for downhole packer applications
US8829119B2 (en) 2011-09-27 2014-09-09 Baker Hughes Incorporated Polyarylene compositions for downhole applications, methods of manufacture, and uses thereof
CN102773624B (zh) * 2011-11-02 2014-05-14 兰州大学 用于微/纳米尺度焊接的一维纳米焊料及其制备方法
CN103151430B (zh) * 2011-12-06 2018-04-27 北京大学深圳研究生院 纳米金属粒实现led的低温金属界面连接的制备方法
US9144925B2 (en) 2012-01-04 2015-09-29 Baker Hughes Incorporated Shape memory polyphenylene sulfide manufacturing, process, and composition
JP5708512B2 (ja) * 2012-01-30 2015-04-30 豊田合成株式会社 半導体装置の製造方法及び半導体装置
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
CN102922071B (zh) * 2012-10-25 2014-10-08 哈尔滨工业大学 一种采用纳米金属间化合物颗粒制备低温互连高温服役接头的方法
TWI503932B (zh) * 2012-11-01 2015-10-11 矽品精密工業股份有限公司 設置於膠層上的半導體封裝件及其製法
US9707642B2 (en) 2012-12-07 2017-07-18 Baker Hughes Incorporated Toughened solder for downhole applications, methods of manufacture thereof and articles comprising the same
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9105629B2 (en) 2013-03-07 2015-08-11 International Business Machines Corporation Selective area heating for 3D chip stack
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
US9219031B2 (en) * 2013-05-13 2015-12-22 Infineon Technologies Ag Chip arrangement, and method for forming a chip arrangement
US9331038B2 (en) * 2013-08-29 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor interconnect structure
EP3095159A4 (en) 2014-01-17 2017-09-27 Nuvotronics, Inc. Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors
CN105448862B (zh) * 2014-09-29 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其制作方法
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
US10511073B2 (en) 2014-12-03 2019-12-17 Cubic Corporation Systems and methods for manufacturing stacked circuits and transmission lines
TWI590259B (zh) * 2016-04-29 2017-07-01 南茂科技股份有限公司 焊球、其製造方法以及半導體元件
US10304803B2 (en) * 2016-05-05 2019-05-28 Invensas Corporation Nanoscale interconnect array for stacked dies
US10735880B2 (en) * 2017-05-09 2020-08-04 Sonos, Inc. Systems and methods of forming audio transducer diaphragms
US10727391B2 (en) 2017-09-29 2020-07-28 International Business Machines Corporation Bump bonded cryogenic chip carrier
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
TWI657545B (zh) * 2018-03-12 2019-04-21 頎邦科技股份有限公司 半導體封裝結構及其線路基板
CN110660770B (zh) * 2019-09-29 2021-10-08 深圳第三代半导体研究院 一种新型固晶薄膜
CN112151401B (zh) * 2020-10-12 2023-08-18 电子科技大学 一种基于半导体温控的晶粒取向控制方法
WO2022168207A1 (ja) * 2021-02-03 2022-08-11 昭和電工マテリアルズ株式会社 はんだペースト、はんだバンプの形成方法及びはんだバンプ付き部材の製造方法
JPWO2022168209A1 (ko) * 2021-02-03 2022-08-11

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57166051A (en) * 1981-04-06 1982-10-13 Mitsubishi Electric Corp Semiconductor device
JPH01214030A (ja) * 1988-02-22 1989-08-28 Canon Inc 電気回路装置
US5086966A (en) * 1990-11-05 1992-02-11 Motorola Inc. Palladium-coated solder ball
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
JP3169719B2 (ja) 1992-12-21 2001-05-28 ハリマ化成株式会社 ソルダーペースト
US5454161A (en) * 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
JPH07221104A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
US5964963A (en) * 1994-08-25 1999-10-12 Turchan; Manuel C. Brazing paste
JP2916086B2 (ja) * 1994-10-28 1999-07-05 株式会社日立製作所 電子部品の実装方法
US5573602A (en) * 1994-12-19 1996-11-12 Motorola, Inc. Solder paste
US5542602A (en) * 1994-12-30 1996-08-06 International Business Machines Corporation Stabilization of conductive adhesive by metallurgical bonding
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
US5958590A (en) * 1995-03-31 1999-09-28 International Business Machines Corporation Dendritic powder materials for high conductivity paste applications
WO1997009454A1 (en) * 1995-09-07 1997-03-13 The Penn State Research Foundation High production rate of nano particles by laser liquid interaction
JP3420435B2 (ja) * 1996-07-09 2003-06-23 松下電器産業株式会社 基板の製造方法、半導体装置及び半導体装置の製造方法
JP2943805B1 (ja) 1998-09-17 1999-08-30 日本電気株式会社 半導体装置及びその製造方法
JP3074649B1 (ja) * 1999-02-23 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 無鉛半田粉末、無鉛半田ペースト、およびそれらの製造方法
TW476073B (en) * 1999-12-09 2002-02-11 Ebara Corp Solution containing metal component, method of and apparatus for forming thin metal film
JP3638486B2 (ja) * 1999-12-10 2005-04-13 株式会社荏原製作所 半導体素子の実装方法及び金属ペースト
JP2001338999A (ja) * 2000-05-30 2001-12-07 Kyocera Corp 半導体素子収納用パッケージ
JP2002198374A (ja) 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
US7147687B2 (en) * 2001-05-25 2006-12-12 Nanosphere, Inc. Non-alloying core shell nanoparticles
KR100438408B1 (ko) * 2001-08-16 2004-07-02 한국과학기술원 금속간의 치환 반응을 이용한 코어-쉘 구조 및 혼합된합금 구조의 금속 나노 입자의 제조 방법과 그 응용
JP2003060333A (ja) * 2001-08-20 2003-02-28 Sekisui Chem Co Ltd 電子部品の接続方法
US6680128B2 (en) * 2001-09-27 2004-01-20 Agilent Technologies, Inc. Method of making lead-free solder and solder paste with improved wetting and shelf life
US20030146019A1 (en) * 2001-11-22 2003-08-07 Hiroyuki Hirai Board and ink used for forming conductive pattern, and method using thereof
JP3757881B2 (ja) * 2002-03-08 2006-03-22 株式会社日立製作所 はんだ
JP2004128357A (ja) * 2002-10-04 2004-04-22 Ebara Corp 電極配設基体及びその電極接合方法
WO2004026526A1 (en) 2002-09-18 2004-04-01 Ebara Corporation Bonding material and bonding method
JP2004172612A (ja) * 2002-11-06 2004-06-17 Ricoh Co Ltd 微小径バンプを有する半導体素子、インクジェット方式によるバンプ形成およびそれに用いるインク組成物
US7059512B2 (en) * 2002-11-06 2006-06-13 Ricoh Company, Ltd. Solder alloy material layer composition, electroconductive and adhesive composition, flux material layer composition, solder ball transferring sheet, bump and bump forming process, and semiconductor device
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP2004172150A (ja) * 2002-11-15 2004-06-17 Nec Kagoshima Ltd 積層構造配線の製造方法
WO2004052547A2 (en) * 2002-12-05 2004-06-24 Surfect Technologies, Inc. Coated and magnetic particles and applications thereof
GB2420912B (en) 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
US7361995B2 (en) * 2003-02-03 2008-04-22 Xilinx, Inc. Molded high density electronic packaging structure for high performance applications
JP3904210B2 (ja) * 2003-04-28 2007-04-11 株式会社リコー 光学電子デバイスの接合方法及び接合構造
JP2004342716A (ja) * 2003-05-14 2004-12-02 Konica Minolta Holdings Inc バンプ形成方法及びバンプ形成装置
US7242097B2 (en) * 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
DE10343255B4 (de) * 2003-09-17 2006-10-12 Infineon Technologies Ag Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
JP4246134B2 (ja) * 2003-10-07 2009-04-02 パナソニック株式会社 半導体素子の実装方法、及び半導体素子実装基板
JP2005183904A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品
US7223684B2 (en) * 2004-07-14 2007-05-29 International Business Machines Corporation Dual damascene wiring and method
US7524351B2 (en) 2004-09-30 2009-04-28 Intel Corporation Nano-sized metals and alloys, and methods of assembling packages containing same
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7615476B2 (en) 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages

Also Published As

Publication number Publication date
US8441118B2 (en) 2013-05-14
TWI376023B (en) 2012-11-01
JP2008545257A (ja) 2008-12-11
KR20120002614A (ko) 2012-01-06
KR20080015480A (ko) 2008-02-19
US20100047971A1 (en) 2010-02-25
CN101208799B (zh) 2011-08-31
TWI470753B (zh) 2015-01-21
WO2007005592A3 (en) 2007-08-30
KR20100028121A (ko) 2010-03-11
TW200742010A (en) 2007-11-01
EP1897137A2 (en) 2008-03-12
US7615476B2 (en) 2009-11-10
CN101208799A (zh) 2008-06-25
WO2007005592A2 (en) 2007-01-11
EP1897137B1 (en) 2017-11-29
US20070001280A1 (en) 2007-01-04
TW201236122A (en) 2012-09-01
JP4918088B2 (ja) 2012-04-18
HK1122399A1 (en) 2009-05-15

Similar Documents

Publication Publication Date Title
KR20120125556A (ko) 전자이동에 저항성을 가지며 유연한 배선 상호접속, 나노-크기의 솔더 성분, 이들로 이루어지는 시스템, 및 솔더링된 패키지를 조립하는 방법
KR101060405B1 (ko) 나노 크기 금속들 및 합금들, 및 그들을 포함하는 패키지들조립 방법들
TWI532131B (zh) 半導體結構及其製造方法
US9935044B2 (en) Semiconductor packaging and manufacturing method thereof
JP5085932B2 (ja) 実装体及びその製造方法
US20070252287A1 (en) Integrated electronic chip and interconnect device and process for making the same
CN101593734A (zh) 倒装芯片封装及半导体芯片封装
US11127704B2 (en) Semiconductor device with bump structure and method of making semiconductor device
US11848307B2 (en) Semiconductor package
US20240030089A1 (en) Semiconductor package
JP4396533B2 (ja) 実装体の製造方法
KR20220164946A (ko) 반도체 패키지
Gan et al. Advanced Flip Chip Packaging
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2004260157A (ja) 半導体装置、半導体装置の製造方法及び組立方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid