JP4870118B2 - 半導体装置の駆動方法及び電子機器の駆動方法 - Google Patents

半導体装置の駆動方法及び電子機器の駆動方法 Download PDF

Info

Publication number
JP4870118B2
JP4870118B2 JP2008127464A JP2008127464A JP4870118B2 JP 4870118 B2 JP4870118 B2 JP 4870118B2 JP 2008127464 A JP2008127464 A JP 2008127464A JP 2008127464 A JP2008127464 A JP 2008127464A JP 4870118 B2 JP4870118 B2 JP 4870118B2
Authority
JP
Japan
Prior art keywords
wiring
circuit
current
electrically connected
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008127464A
Other languages
English (en)
Other versions
JP2008203890A (ja
Inventor
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008127464A priority Critical patent/JP4870118B2/ja
Publication of JP2008203890A publication Critical patent/JP2008203890A/ja
Application granted granted Critical
Publication of JP4870118B2 publication Critical patent/JP4870118B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は負荷に供給する電流をトランジスタで制御する機能を設けた半導体装置に係り
、特に電流によって輝度が変化する電流駆動型発光素子で形成された画素や、画素を駆動
する信号線駆動回路を含む半導体装置およびその駆動方法に関する。
有機発光ダイオード（ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉ
ｏｄｅ））、有機ＥＬ素子、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅ
ｓｃｅｎｃｅ：ＥＬ）素子などとも言う）に代表される自発光型の発光素子を用いた表示
装置では、その駆動方式として単純マトリックス方式とアクティブマトリックス方式とが
知られている。前者は構造は簡単であるが、大型かつ高輝度のディスプレイの実現が難し
い等の問題があり、近年は発光素子に流れる電流を画素回路内部に設けた薄膜トランジス
タ（ＴＦＴ）によって制御するアクティブマトリックス方式の開発が進められている。
アクティブマトリックス方式の表示装置の場合、駆動ＴＦＴの電流特性のバラツキによ
り発光素子に流れる電流が変化し輝度がばらついてしまうという問題が認識されていた。
つまり、画素回路には発光素子に流れる電流を駆動する駆動ＴＦＴが用いられており、こ
れらの駆動ＴＦＴの特性がばらつくことにより発光素子に流れる電流が変化し、輝度がば
らついてしまうという問題があった。そこで画素回路内の駆動ＴＦＴの特性がばらついて
も発光素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案さ
れている（例えば、特許文献１乃至４参照。）。
特許文献１乃至３には、画素回路内に配置された駆動ＴＦＴの特性のバラツキによって
発光素子に流れる電流値の変動を防ぐための回路構成が開示されている。この構成は、電
流書き込み型画素、もしくは電流入力型画素などと呼ばれている。また特許文献４には、
ソースドライバ回路内のＴＦＴのバラツキによる信号電流の変化を抑制するための回路構
成が開示されている。
図６に、特許文献１に開示されている従来のアクティブマトリックス型表示装置の第１
の構成例を示す。図６の画素は、ソース信号線６０１、第１〜第３のゲート信号線６０２
〜６０４、電流供給線６０５、ＴＦＴ６０６〜６０９、保持容量６１０、ＥＬ素子６１１
、映像信号入力用電流源６１２を有する。
図７を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各部
を示す図番は、図６に準ずる。図７（Ａ）〜（Ｃ）は、電流の流れを模式的に示している
。図７（Ｄ）は、信号電流の書き込み時における各経路を流れる電流の関係を示しており
、図７（Ｅ）は、同じく信号電流の書き込み時に、保持容量６１０に蓄積される電圧、つ
まりＴＦＴ６０８のゲート・ソース間電圧について示している。
まず、第１のゲート信号線６０２および第２のゲート信号線６０３にパルスが入力され
、ＴＦＴ６０６、６０７がＯＮする。このとき、ソース信号線を流れる電流、すなわち信
号電流をＩｄａｔａとする。
ソース信号線には、電流Ｉｄａｔａが流れているので、図７（Ａ）に示すように、画素
内では、電流の経路はＩ１とＩ２とに分かれて流れる。これらの関係を図７（Ｄ）に示し
ている。なお、Ｉｄａｔａ＝Ｉ１＋Ｉ２であることは言うまでもない。
ＴＦＴ６０６がＯＮした瞬間には、まだ保持容量６１０には電荷が保持されていないた
め、ＴＦＴ６０８はＯＦＦしている。よって、Ｉ２＝０となり、Ｉｄａｔａ＝Ｉ１となる
。すなわちこの間は、保持容量６１０における電荷の蓄積による電流のみが流れている。
その後、徐々に保持容量６１０に電荷が蓄積され、両電極間に電位差が生じ始める（図
７（Ｅ））。両電極の電位差がＶｔｈとなると（図７（Ｅ） Ａ点）、ＴＦＴ６０８がＯ
Ｎして、Ｉ２が生ずる。先に述べたように、Ｉｄａｔａ＝Ｉ１＋Ｉ２であるので、Ｉ１は
次第に減少するが、依然電流は流れており、さらに保持容量には電荷の蓄積が行われる。
保持容量６１０においては、その両電極の電位差、つまりＴＦＴ６０８のゲート・ソー
ス間電圧が所望の電圧、つまりＴＦＴ６０８がＩｄａｔａの電流を流すことが出来るだけ
の電圧（ＶＧＳ）になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する（図７（Ｅ
）Ｂ点）と、電流Ｉ２は流れなくなり、さらにＴＦＴ６０８はそのときのＶＧＳに見合っ
た電流が流れ、Ｉｄａｔａ＝Ｉ１となる（図７（Ｂ））。こうして、定常状態に達する。
以上で信号の書き込み動作が完了する。最後に第１のゲート信号線６０２および第２のゲ
ート信号線６０３の選択が終了し、ＴＦＴ６０６、６０７がＯＦＦする。
このように、所定の電流を供給できるようにする動作を、設定動作と呼ぶことにする。
続いて、発光動作に移る。第３のゲート信号線６０４にパルスが入力され、ＴＦＴ６０
９がＯＮする。保持容量６１０には、先ほど書き込んだＶＧＳが保持されているため、Ｔ
ＦＴ６０８はＯＮしており、電流供給線６０５から、Ｉｄａｔａの電流が流れる。これに
よりＥＬ素子６１１が発光する。このとき、ＴＦＴ６０８が飽和領域において動作するよ
うにしておけば、ＴＦＴ６０８のソース・ドレイン間電圧が変化したとしても、Ｉｄａｔ
ａは変わりなく流れることが出来る。
このように、設定した電流を出力する動作を、出力動作と呼ぶことにする。電流書き込
み型画素のメリットとして、ＴＦＴ６０８の特性等にばらつきがあった場合であっても、
保持容量６１０には、電流Ｉｄａｔａを流すのに必要なゲート・ソース間電圧が保持され
るため、所望の電流を正確にＥＬ素子に供給することが出来、よってＴＦＴの特性ばらつ
きに起因した輝度ばらつきを抑えることが可能になる点がある。
以上の例は、画素回路内での駆動ＴＦＴのバラツキによる電流の変化を補正するための
技術に関するものであるが、ソースドライバ回路内においても同一の問題が発生する。特
許文献４には、ソースドライバ回路内でのＴＦＴの製造上のバラツキによる信号電流の変
化を防止するための回路構成が開示されている。
また、特許文献５には、階調を制御する電流源の他に電圧源を用意し、ソース信号線に
入力する２つの電源を切り替えるための電源切り替え手段により、行選択期間の初めに電
圧源により浮遊容量の電荷を瞬時に変化させ、その後所望の輝度を出すために電流源によ
り階調表示を行う構成が開示されている。
特許出願公表番号２００２−５１７８０６号公報 国際公開第０１／０６４８４号パンフレット 特許出願公表番号２００２−５１４３２０号公報 国際公開第０２／３９４２０号パンフレット 特許出願公開番号２００３−６６９０８号公報
しかしながら、特許文献５に開示された技術の場合、行選択期間の初めのある期間に、
電圧源からソース信号線に電荷を供給し、その期間が終了した後、電源切り替え手段によ
り、電圧源から電流源に切り替えて、ソース信号線に電荷を供給している。この時の構成
を図４３に示す。電源切り替え手段４３２１によって、電圧源４３１１から電流源４３０
１に切り替えて、トランジスタ４３０２に設定動作を行っている。ここで、電流源４３０
１には配線４３０４、電圧源４３１１には配線４３１４がそれぞれ接続され、トランジス
タ４３０２には配線４３０７、容量素子４３０３、配線４３０５が接続されている。
つまり、この場合、電圧源４３１１から電荷を供給する期間が固定されている。そのた
め、電圧源４３１１から電荷を供給する期間と、電流源４３０１から電荷を供給する期間
とが、最適な長さになっていない。
例として、ソース信号線の電位の時間変化を表したグラフを図４４に示す。ソース信号
線の初期電位をＶ３とする。そして、電流源から電流を供給して、定常状態になったとき
のソース信号線の電位が、図４４（ａ）の場合はＶ１’、図４４（ｂ）の場合はＶ２’に
なるものとする。そして、時間Ｔ１までは電圧源からソース信号線に電荷を供給し、時間
Ｔ１以降は電流源からソース信号線に電荷を供給するものとする。
まず、図４４（ａ）の場合、電圧源の電位がＶ１であるので、ソース信号線の電位はＶ
３からＶ１へと近づいていく。しかし、Ｖ３とＶ１との電位差が大きいため、時間Ｔ１の
段階では、ソース信号線の電位はＶ１から大きく離れている。時間Ｔ１以降は、電流源か
ら電荷が供給されるが、電荷量が少ないため、時間Ｔ２のときでも、ソース信号線の電位
は、定常状態になったときの電位であるＶ１’から大きく離れている。したがって、この
場合は、電圧源で電荷を供給する期間をもっと長くする必要がある。
一方、図４４（ｂ）の場合は、電圧源の電位がＶ２であるので、ソース信号線の電位は
Ｖ３からＶ２へと近づいていく。このとき、Ｖ３とＶ２との電位差は小さいため、時間Ｔ
１の段階で、ソース信号線の電位はＶ２と近い大きさになっている。そして、時間Ｔ１以
降は、電流源から電荷が供給されるが、電位差が小さいため、電荷量が少なくても、定常
状態に達することが出来る。つまり、時間Ｔ２のときにおいて、ソース信号線の電位は、
定常状態になったときの電位であるＶ２’と等しくなっている。したがって、この場合は
、電圧源で電荷を供給する期間は、最適値であると言える。
図４４（ａ）の場合は、電圧源で電荷を供給する期間が短かった。そこで、もっと長く
して、時間Ｔ２までの間、電圧源で電荷を供給する場合について述べる。その場合のソー
ス信号線の電位の時間変化を表したグラフを図４５に示す。
図４５（ａ）の場合、電圧源の電位がＶ１であるので、ソース信号線の電位はＶ３から
Ｖ１へと近づいていく。Ｖ３とＶ１との電位差が大きいが、電圧源で電荷を供給する期間
が長いため、時間Ｔ２の段階では、ソース信号線の電位はＶ１と近い大きさになっている
。そして、時間Ｔ２以降は、電流源から電荷が供給されるが、電位差が小さいため、電荷
量が少なくても、定常状態に達することが出来る。つまり、時間Ｔ３のときにおいて、ソ
ース信号線の電位は、定常状態になったときの電位であるＶ１’と等しくなっている。し
たがって、この場合は、電圧源で電荷を供給する期間は、最適値であると言える。
一方、図４５（ｂ）の場合は、電圧源の電位がＶ２であるので、ソース信号線の電位は
Ｖ３からＶ２へと近づいていく。このとき、Ｖ３とＶ２との電位差は小さいため、時間Ｔ
１を越えた段階で、ソース信号線の電位はＶ２と等しい大きさになっている。しかし、時
間Ｔ２までは、電圧源で電荷を供給されるため、ソース信号線の電位はＶ２のままとなる
。そして、時間Ｔ２以降は、電流源から電荷が供給されるが、電位差が小さいため、電荷
量が少なくても、定常状態に達することが出来る。
つまり、図４４（ｂ）の場合は、時間Ｔ２のときにおいて、ソース信号線の電位は、定
常状態になったときの電位であるＶ２’と等しくなっている。しかし、図４５（ｂ）の場
合は、時間Ｔ２では、ソース信号線の電位はＶ２のままであり、定常状態になるには、時
間Ｔ３まで必要となってしまう。
このように、図４４のように、電圧源で電荷を供給する期間が短かい場合は、電位差が
大きい場合（図４４（ａ））は、なかなか定常状態にならない。一方、電圧源で電荷を供
給する期間が長い場合は、電位差が大きい場合（図４５（ａ））だけでなく、電位差が小
さい場合（図４５（ｂ））であっても、定常状態になるまでの時間が多く必要となってし
まう。
このように、電圧源で電荷を供給する期間の長さを決めてしまうと、十分、信号線の電
位が変化できなかったり、信号を書き込む期間の一部が無駄になり、定常状態になるまで
の時間がより多く必要になったりしてしまう。
これ以外の課題としては、行選択期間の初めに供給される電圧値が、最適な大きさにな
っていないことが挙げられる。最適な大きさでないため、定常状態になるまでの時間が多
く必要となってしまう。
本発明はこのような問題点に鑑み、トランジスタの特性バラツキの影響を低減し、所定
の電流を供給でき、信号電流が小さな場合であっても、あるいは、信号線の電位変化量に
依存することなく、信号の書き込み速度を十分に向上させることのできる半導体装置を提
供することを目的とする。
本発明は、配線の電位を検出し、その電位が所定の電位と差がある場合は、電荷を供給
する。そして、配線の電位が所定の電位に達したら、電荷の供給を止めることにより、上
記目的を達成するものである。
このような動作を行うために、プリチャージ回路が配置されている。プリチャージ回路
は、配線の電位を検出し、その電位が所定の電位と差がある場合は、電荷を供給して、配
線の電位が所定の電位に達したら、電荷の供給を止める機能を有している。
また、プリチャージ回路は、比較制御回路やプリチャージスイッチを有しており、比較
制御回路は、配線の電位を検出し、その電位が所定の電位と差がある場合は、プリチャー
ジスイッチのオンオフを制御する機能を有しており、プリチャージスイッチは、配線に電
荷を供給するかどうかを制御する機能を有している。
本発明は、電流供給手段と配線とトランジスタとプリチャージ回路とを具備する半導体
装置であって、前記電流供給手段は、前記配線を介して前記トランジスタと接続されてお
り、前記プリチャージ回路は、前記配線の電位を検出し、所定の電位との大小関係によっ
て、前記配線に電荷を供給する機能を有することを特徴とするものである。
本発明は、前記構成によって、前記比較制御回路は、オペアンプまたはチョッパーイン
バータコンパレータまたは差動回路を用いて構成されていること特徴とするものである。
本発明は、前記構成によって、前記トランジスタは、発光素子または画素に電流を供給
すること特徴とするものである。
本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結
晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体
基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイ
ポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他
のトランジスタを適用することができる。また、トランジスタが配置されている基板の種
類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板などに配置することが出来る。
なお、本発明において、接続されているとは、電気的に接続されていることと同義であ
る。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気
的な接続を可能とする他の素子（例えば、別の素子やスイッチなど）が配置されていても
よい。
本発明では、画素や信号線駆動回路のトランジスタに電流を供給する場合、前もってプ
リチャージ動作を行う。そのため、すばやく、電流の書き込みが終了する。また、プリチ
ャージ動作を行う期間が、適宜調節されるため、無駄がなく、正確に電流を設定すること
が出来る。また、すばやく所定の電位にプリチャージすることができる。その結果、トラ
ンジスタの特性バラツキの影響を低減し、所定の電流を供給でき、信号電流が小さな場合
であっても、あるいは、信号線の電位変化量に依存することなく、信号の書き込み速度を
十分に向上させることのできる。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本発明は、発光素子に流れる電流値によって発光輝度を制御することが可能な素子で画
素を形成する。代表的にはＥＬ素子を適用することができる。ＥＬ素子の構成としては種
々知られたものがあるが、電流値により発光輝度を制御可能なものであれば、どのような
素子構造であっても本発明に適用することができる。すなわち、発光層、電荷輸送層また
は電荷注入層を自由に組み合わせてＥＬ素子を形成するものであり、そのための材料とし
て、低分子系有機材料、中分子系有機材料（昇華性を有さず、かつ、分子数が２０以下ま
たは連鎖する分子の長さが１０μｍ以下の有機発光材料）や高分子系有機材料を用いるこ
とができる。また、これらに無機材料を混合または分散させたものを用いても良い。
まず、図１に、本発明の基本原理に基づく構成について示す。配線１０７に、電流源１
０１と、電流源１０１の電流を入力し、信号を書き込む対象であるトランジスタ１０２と
が接続されている。トランジスタ１０２のゲート端子には、ゲート電位を保持するため、
容量素子１０３が接続され、この容量素子１０３に配線１０６が接続されている。なお、
この容量素子１０３は、トランジスタのゲート容量などを用いることにより、削除するこ
とも可能である。
なお、図１では、トランジスタ１０２のゲート端子とドレイン端子が接続されているが
、これに限定されない。図１は、電流源１０１の電流をトランジスタ１０２に流して、信
号を書き込んでいるときの接続状況を示している。したがって、図２に示すように、トラ
ンジスタ１０２のゲート端子とドレイン端子の間や、トランジスタ１０２のドレイン端子
や配線１０７の間などに、スイッチ２０２〜２０４が配置されていたり、信号線や発光素
子などの負荷２０１などが配置されている場合もある。また、図３のように、トランジス
タ１０２とカレントミラー回路を構成するトランジスタ３０２が配置される場合もある。
また、図４や図５のように、配線１０７に負荷２０１が接続されている場合もある。また
、図５のように配線１０７にスイッチ５０１、５０２が接続されている場合もある。この
ように、様々な構成をとることが出来る。
なお、図２などにおける負荷２０１は、何でもよい。抵抗などのような素子でも、トラ
ンジスタでも、ＥＬ素子でも、そのほかの発光素子でも、トランジスタと容量とスイッチ
などで構成された電流源回路でも、何かの回路が接続された配線でもよい。信号線でも、
信号線とそれに接続された画素でもよい。その画素には、ＥＬ素子やＦＥＤで用いる素子
など、どのような表示素子を含んでいてもよい。
そして、配線１０７には、プリチャージ回路１１１が接続されている。プリチャージ回
路１１１は、プリチャージスイッチ１１２、比較制御回路１１４などから構成されている
。
次に、図１の回路の動作について述べる。まず、電流源１０１からトランジスタ１０２
に電流が供給される。そして、そのときの配線１０７の電位が、比較制御回路１１４の第
１入力端子１１６に供給される。一方、比較制御回路１１４の配線１１８には、所定の電
位が供給されている。配線１１８の電位は、電流源１０１からトランジスタ１０２に電流
が供給されて、定常状態になったときの配線１０７の電位と概ね等しいことが望ましい。
比較制御回路１１４では、第１入力端子１１６の電位と第２入力端子１１７の電位とを
比較して、出力端子１１５からプリチャージスイッチ１１２を制御する。つまり、第１入
力端子１１６の電位と第２入力端子１１７の電位に、所定の大きさよりも大きな差があれ
ば、プリチャージスイッチ１１２をオンにして、配線１１３から配線１０７に電荷が供給
される。第１入力端子１１６の電位と第２入力端子１１７の電位に関して、所定の大きさ
よりも小さな差になれば、プリチャージスイッチ１１２をオフにして、配線１１３から配
線１０７への電荷の供給が止まる。そして、電流源１０１からのみ、トランジスタ１０２
に電流が供給されるようになる。
このように、プリチャージスイッチ１１２をオンにして、配線１０７に対して、プリチ
ャージ動作を行う。なお、プリチャージスイッチ１１２がオンになる期間や、オフになる
タイミングは、比較制御回路１１４によって、配線１０７の電位を検出しながら、制御さ
れる。したがって、プリチャージを行う期間を、適切に制御することができる。また、プ
リチャージスイッチ１１２がオンのとき、配線１０７の電位は、配線１１３の電位に、急
速に近づく。なぜなら、プリチャージスイッチ１１２がオフになるときの配線１０７の電
位と、配線１１３の電位とは、必ずしも、等しくない。したがって、時定数よりも短い期
間で、配線１０７の電位は、配線１１３の電位に近づけることができる。そして、配線１
０７の電位は、配線１１３の電位に十分近くなったら、比較制御回路１１４によってプリ
チャージスイッチ１１２がオフになり、配線１１３から配線１０７への電荷の供給が止ま
る。
この場合の、配線１０７の電位の時間変化を表したグラフを図８に示す。配線１０７の
初期電位をＶ３とする。そして、電流源１０１から電流を供給して、定常状態になったと
きの配線１０７の電位が、図８（ａ）の場合はＶ１ａ’、図８（ｂ）の場合はＶ１ｂ’、
図８（ｃ）の場合はＶ１ｃ’になるものとする。また、Ｖ３＞Ｖ１ａ’＞Ｖ１ｂ’＞Ｖ１
ｃ’であるとする。そして、配線１１８の電位は、図８（ａ）の場合はＶ１ａ、図８（ｂ
）の場合はＶ１ｂ、図８（ｃ）の場合はＶ１ｃであるとする。また、配線１１３の電位は
、Ｖ１ｃ’より低い電位であればよい。たとえば、配線１０５の電位と等しくても良い。
あるいは、Ｖ１ｃ’よりも低い電圧であれば、０Ｖや負の電源電圧でもよい。この場合
は、初期電圧Ｖ３よりも低い電圧で定常状態となるので、配線１１３の電位は、出来るだ
け低い方が望ましい。その結果、時定数よりも短い期間で、配線１０７の電位を配線１１
３の電位に近づけることが出来る。よって、配線１０７の電位をＶ１ａ’、Ｖ１ｂ’、Ｖ
１ｃ’などに充電するための時間も、短くすることが出来る。つまり、すばやくプリチャ
ージすることが出来る。
図８（ａ）の場合、時間Ｔ３までの間、プリチャージスイッチ１１２がオンになり、配線
１０７の電位が急激に変化する。そして、時間Ｔ３になると、配線１０７の電位が配線１
１８の電位Ｖ１ａに等しくなり、プリチャージスイッチ１１２がオフになる。すると、ト
ランジスタ１０２には、電流源１０１から流れる電流のみが流れるようになり、時間Ｔ４
になると、配線１０７の電位は、Ｖ１ａ’となり、定常状態となる。
図８（ｂ）の場合は、時間Ｔ４になって、ようやく、配線１０７の電位と配線１１８の
電位とが等しくなり、プリチャージスイッチ１１２がオフになる。つまり、時間Ｔ４まで
の間、プリチャージが行われることになる。その後、トランジスタ１０２には、電流源１
０１から流れる電流のみが流れるようになり、時間Ｔ５になると、配線１０７の電位は、
Ｖ１ｂ’となり、定常状態となる。
図８（ｃ）の場合は、時間Ｔ５になって、ようやく、配線１０７の電位と配線１１８の
電位とが等しくなり、プリチャージスイッチ１１２がオフになる。つまり、時間Ｔ５まで
の間、プリチャージが行われることになる。その後、トランジスタ１０２には、電流源１
０１から流れる電流のみが流れるようになったあと、定常状態となる。
このように、図８からわかるように、初期電位と、定常状態になったときの電位との差
から、最適な期間だけ、プリチャージスイッチ１１２がオンになり、プリチャージを行う
。プリチャージが行われる期間に、無駄な期間がないため、プリチャージの後は、その分
だけより長い期間をかけて、電流源１０１からトランジスタ１０２に電流を供給して、ト
ランジスタ１０２のばらつきの影響を低減するように出来る。
なお、電流源１０１からトランジスタ１０２に電流を供給して、設定動作を行うことに
より、トランジスタ１０２の電流特性がばらついても、そのばらつきを補正することがで
き、トランジスタ１０２が所定の大きさの電流を供給することが可能となる。そのために
は、電流源１０１からトランジスタ１０２に電流を供給して、定常状態にする必要がある
。つまり、信号の書き込みを完了させる必要がある。信号の書き込みが完了する前に、電
流源１０１からトランジスタ１０２への電流の供給が止まってしまうと、トランジスタ１
０２の電流特性のばらつきを補正することが出来ない。よって、電流源１０１からトラン
ジスタ１０２に電流を供給して、設定動作を行う期間は、信号の書き込みを完了できるよ
うにするため、十分長く出来るほうが望ましい。
なお、図１では、電流源１０１からトランジスタ１０２の方に電流が流れ、かつ、トラ
ンジスタ１０２がＮチャネル型の場合について述べたが、これに限定されない。図９に示
すように、容易に、電流の流れる向きを逆にして、トランジスタ９０２の極性をＰチャネ
ル型にすることが出来る。また、トランジスタ９０２は配線９０７、保持容量９０３、配
線９０５に接続されている。また、配線９０７は電流源９０１に接続され、電流源９０１
は配線９０４に接続されている。また、保持容量９０３は配線９０６に接続されている。
なお、電流源１０１からトランジスタ１０２の方に電流が流れ、かつ、トランジスタ１
０２をＰチャネル型の場合にする場合は、図１０に示すようにすればよい。なお、このと
き、トランジスタ１００２のソース電位の変動の影響を受けにくくするためには、配線１
００６をトランジスタ１００２のソース端子に接続することが望ましい。また、配線１０
０６とトランジスタ１００２の間に保持容量１００３を設けてもよい。図９に対しても、
トランジスタの極性を変える場合は、図１１のように配線９０７にトランジスタ１１０２
を接続し、トランジスタ１１０２に配線９０５と保持容量１１０３と配線１１０６を接続
することが望ましい。
また、配線１１３は、図１２に示すように、電圧源１２０１と配線１２０４が接続され
ていてもよいし、図１３に示すように、電流源１３０１と配線１３０４が接続されていて
もよい。あるいは、配線１０４や配線１０５などに接続されていてもよい。あるいは、オ
ペアンプや、電流供給能力の高いトランジスタ（例えば、バイポーラトランジスタなど）
に接続されていてもよい。つまり、配線１０７の電位を比較制御回路１１４を用いて検出
しながらプリチャージを行うため、十分大きな電荷を供給できるようになっていればよい
。
なお、図１で述べたプリチャージだけでなく、別のプリチャージ動作を組み合わせても
よい。同じ出願人による特願２００３−０１９２４０号出願、特願２００３−０５５０１
８号出願、特願２００３−１３１８２４号出願などに出願されており、さまざまなプリチ
ャージ技術が開示されており、その内容を本発明と組み合わせることが出来る。
つまり、比較制御回路２０１４で配線１０７の電位を検出する。スイッチ１９１２ａ、ス
イッチ１９１２ｂや電源線などが、回路２０１３の中に配置されている。そして、比較制
御回路２０１４での電位検出結果を端子２０２１に入力する。それにより、回路２０１３
の中に配置されているスイッチ１９１２ａやスイッチ１９１２ｂを制御する。そして、端
子２０２０から、所定の電圧が供給される。
なお、図１などに示すスイッチは、電気的スイッチでも機械的なスイッチでも何でも良
い。電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオー
ドでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトラン
ジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トラン
ジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場
合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少な
いトランジスタとしては、ＬＤＤ領域を設けているもの等がある。また、スイッチとして
動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、Ｖｇｎｄ、０Ｖ
など）に近い状態で動作する場合はＮチャネル型を、反対に、ソース端子の電位が、高電
位側電源（Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型を用いることが望まし
い。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動
作しやすいからである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型
のスイッチにしてもよい。
（実施の形態２）
図８では、最も一般的な場合として、配線１０７の初期電位が、定常状態になったとき
の電位よりも高い場合について示した。しかし、実際には、配線１０７の初期電位の方が
低い場合もある。そこで、初期電位の高低にかかわらず、プリチャージする場合について
述べる。
まず、構成例として、複数のプリチャージ回路１１１ａ、１１１ｂを配置した場合を図
１４に示す。配線１１３ａの電位が高く、配線１１３ｂの電位が低いものとする。したが
って、例えば、配線１１３ａが配線１０４と接続されており、配線１１３ｂが配線１０５
と接続されていてもよい。
そして、配線１０７の電位が、低い場合は、プリチャージスイッチ１１２ａがオンにな
り、配線１１３ａから電荷が供給され、配線１０７の電位が急激に上昇する。あるいは、
配線１０７の電位が、高い場合は、プリチャージスイッチ１１２ｂがオンになり、配線１
１３ｂから電荷が供給され、配線１０７の電位が急激に低下する。これにより、プリチャ
ージを行うことが出来る。なお、出力端子１１５ａ、１１５ｂがプリチャージスイッチ１
１２ａ、１１２ｂの制御を行う。
そこで例えば、比較制御回路１１４ａが、第１入力端子１１６ａの電位が、第２入力端
子１１７ａの電位以上になったら、プリチャージスイッチ１１２ａをオフにし、比較制御
回路１１４ｂが、第１入力端子１１６ｂの電位が、第２入力端子１１７ｂの電位以下にな
ったら、プリチャージスイッチ１１２ｂをオフにするものとする。その場合の第２入力端
子１１７ａと第２入力端子１１７ｂの電位のグラフを図１５に示す。横軸は、電流源１０
１から供給される電流の大きさであり、縦軸は、第２入力端子１１７ａと第２入力端子１
１７ｂの電位である。第２入力端子１１７ａは、グラフ１５０３であり、第２入力端子１
１７ｂはグラフ１５０２である。定常状態のときの配線１０７の電位は、グラフ１５０１
のようになる。つまり、配線１０７の電位が、グラフ１５０２からグラフ１５０３までの
間の値を取る場合は、プリチャージスイッチ１１２ａ、１１２ｂが両方ともオフすること
になる。配線１０７の電位がグラフ１５０３の電位よりも低い場合は、プリチャージスイ
ッチ１１２ａがオンになって急速に電位が上昇し、グラフ１５０２の電位よりも高い場合
は、プリチャージスイッチ１１２ｂがオンになって急速に電位が低下する。そして、配線
１０７の電位が、グラフ１５０２からグラフ１５０３までの間の値になると、プリチャー
ジスイッチ１１２ａ、１１２ｂが両方ともオフし、電流源１０１からのみ電流が供給され
て、電流設定が行われるようになる。
もし、どれだけ時間が経過しても、プリチャージスイッチ１１２ａ、１１２ｂが、両方
ともオフにならない場合は、電流源１０１からの電流のみをトランジスタ１０２に供給す
ることができなくなる。それは、ずっとプリチャージを行い続けることに相当し、トラン
ジスタ１０２の電流特性のばらつきを補正することが出来なくなる。よって、配線１０７
の電位が、定常状態になったときの電位に概ねひとしくなったら、プリチャージを行わな
いようにする必要がある。
そのために、図１４の構成の場合は、配線１１８ａ、１１８ｂの電位を、図１５のよう
に調節する必要がある。あるいは、比較制御回路１１４ａや比較制御回路１１４ｂを各々
調節して、配線１０７の電位が、定常状態になったときの電位に概ねひとしくなったら、
プリチャージスイッチ１１２ａ、１１２ｂの両方がオフになるようにしてもよい。
なお、図１５において、グラフ１５０２とグラフ１５０３の幅は、トランジスタ１０２
の電流特性のばらつき具合を考慮して決めればよい。
また、ある程度の時間が経過したら、強制的にプリチャージを停止するようにしてもよ
い。例えば、図１６のように、プリチャージスイッチ１１２と直列にスイッチ１６１２を
設けて、強制的にプリチャージを停止してもよい。あるいは、図１７のように、比較制御
回路１１４の出力を制御回路１７１４に入力し、制御用入力端子１７１７へ入力される信
号とを組み合わせて、出力端子１７１５からプリチャージスイッチ１１２を制御してもよ
い。この場合、制御用入力端子１７１７へ入力される信号を用いて、強制的にプリチャー
ジを停止するようにすればよい。
次に、別の構成例を図１８に示す。プリチャージ回路１８１１内の配線１８１３ａの電
位が高く、配線１８１３ｂの電位が低いものとする。そして、配線１０７の電位が、低い
場合は、プリチャージスイッチ１８１２ａがオンになり、配線１８１３ａから電荷が供給
され、配線１０７の電位が急激に上昇する。あるいは、配線１０７の電位が、高い場合は
、プリチャージスイッチ１８１２ｂがオンになり、配線１８１３ｂから電荷が供給され、
配線１０７の電位が急激に低下する。
比較制御回路１８１４には、入力端子１８１６と入力端子１８１７と、第１出力端子１
８１５ａと第２出力端子１８１５ｂとがあり、各々、プリチャージスイッチ１８１２ａと
プリチャージスイッチ１８１２ｂとを制御している。配線１８１８には、配線１０７が定
常状態になったときの電位と概ね等しい電位が供給されている。そして、比較制御回路１
８１４は、配線１０７の電位に応じて、プリチャージスイッチ１８１２ａとプリチャージ
スイッチ１８１２ｂのどちらかをオンにするか、両方ともオフにするように制御する。つ
まり、図１５に示すように、配線１０７の電位がグラフ１５０３よりも低い場合は、プリ
チャージスイッチ１８１２ａがオンになり、配線１０７の電位がグラフ１５０２よりも高
い場合は、プリチャージスイッチ１８１２ｂがオンになるように、比較制御回路１８１４
が制御する。
さらに別の構成を図１９に示す。図１９の構成の場合、配線１０７は、スイッチ１９１
２ｂを介して高い電位と接続され、また、スイッチ１９１２ａを介して低い電位と接続さ
れている。配線１０７の電位をあげる必要がある場合はスイッチ１９１２ｂがオンになり
、配線１０７の電位を下げる必要がある場合はスイッチ１９１２ａがオンになる。これに
より、配線１０７の初期電位の高低にかかわらず、プリチャージすることができる。
なお、スイッチ１９１２ａ、１９１２ｂの制御は、比較制御回路と同様に、配線１０７
の電位を検出して、所定の電位と比較することにより、行えばよい。また、スイッチ１９
１２ａ、１９１２ｂにはそれぞれ電圧源１９０１ａ、１９０１ｂが接続され、電圧源１９
０１ａ、１９０１ｂにはそれぞれ配線１９０４ａ、１９０４ｂが接続されている。この場
合のブロック図を図２０に示す。
つまり、比較制御回路２０１４で配線１０７の電位を検出する。スイッチ１９１２ａ、ス
イッチ１９１２ｂや電源線などが、回路２０１３の中に配置されている。そして、比較制
御回路２０１４での電位検出結果を端子２０２１に入力する。それにより、回路２０１３
の中に配置されているスイッチ１９１２ａやスイッチ１９１２ｂを制御する。そして、端
子２０２０から、所定の電圧が供給される。なお、比較制御回路２０１４には、入力端子
２０１６、２０１７と出力端子２０１５が接続されており、入力端子２０１７には配線２
０１８が接続されている。
次に、別の構成例を示す。図２１には、配線１０７の電位を初期化する場合について述
べる。まず、スイッチ２１１２をオンにして、配線１０７の電位を配線２１１３の電位に
初期化する。例えば、配線１０７の電位を高くする。その後、図１の場合と同様にして、
比較制御回路１１４を用いてプリチャージスイッチ１１２を制御してプリチャージを行う
。
図２１の場合は、配線１０７の初期電位が、定常状態になったときの電位よりも高い（
もしくは低い）場合のみであるとして、動作させればよい。なお、配線２１１３の電位は
、高くすることに限定されない。電位を低くしたあと、動作させてもよい。
なお、プリチャージ回路２１１１内のスイッチ２１１２とプリチャージスイッチ１１２
とが両方ともオンしないように、制御することが望ましい。
なお、本実施の形態で説明した内容は、実施の形態１で説明した構成を利用したものに
相当するがこれに限定されず、その要旨を変更しない範囲であれば様々な変形が可能であ
る。したがって、実施の形態１で説明した内容は、本実施の形態にも適用できる。
（実施の形態３）
次に、比較制御回路の具体例について述べる。まず、図２２に、オペアンプ２２１４を
用いて比較制御回路を構成した場合の図を示す。図２２の場合は、非反転端子が配線１１
８に接続され、反転端子が配線１０７に接続されている。したがって、配線１０７の電位
が低い場合は、出力端子１１５の電位が高くなる。配線１１３の電位が高い場合は、配線
１０７の電位が低いときにプリチャージが行われればよいので、その場合には、スイッチ
１１２がオンするようにすればよい。
なお、配線１０７の電位が高い場合に、出力端子１１５の電位が高くなるようにしたい
場合は、例えば、図２３のように、オペアンプ２２１４の出力の先にインバータを接続し
て、データを反転させてもよいし、図２４のように、オペアンプの非反転端子と反転端子
との接続を逆にしてもよい。
したがって、例えば図１４の場合は、図２５のようにオペアンプ２２１４ａ、２２１４
ｂを用いて構成すればよい。
なお、オペアンプを用いる場合、オペアンプのオフセット電圧に注意する必要がある。
よって、公知の方法を用いて、オフセットをキャンセルする方法を用いてもよい。あるい
は、逆に、故意にオフセットを生じるようにオペアンプを調節し、図１５に示したように
、グラフ１５０１ではなく、そこから少しずれたグラフ１５０２やグラフ１５０３で、出
力結果が変わるようにしてもよい。
このように、比較制御回路をオペアンプを用いて構成した場合について示したが、これ
に限定されない。ある電位と別の電位を比較して、その大小関係によって出力結果が変わ
るような回路、つまり、コンパレータ回路や差動回路などを用いれば、比較制御回路を構
成することは可能である。
そこで、コンパレータ回路として、オペアンプ以外の回路を用いて、比較制御回路を構
成した場合を図２６に示す。図２６は、インバータ２６２１や容量素子２６２２を用いて
おり、いわゆる、チョッパーインバータコンパレータ２６１４と呼ばれる回路である。た
だし、この構成を用いる場合は、まず、初期化して、容量素子２６２２に適切な電荷を蓄
積させる必要がある。まず、配線１１８に所定の電位を供給し、スイッチ２６２６、２６
２４をオンにし、スイッチ２６２５をオフにする。スイッチ２６２３は、オフの方が望ま
しい。この初期化動作によって、チョッパーインバータコンパレータの出力が変化する電
位が記憶される。その後、スイッチ２６２４、２６２６をオフにし、スイッチ２６２５を
オンにして、コンパレータとして動作させる。
なお、出力端子１１５の電位を逆にしたい場合は、図２７に示すように、インバータ２
７２１を追加すればよい。
比較制御回路として、オペアンプを用いた場合は、初期化の必要がく、オフセット電圧
を故意に生じさせて、図１５のように動作させることが出来る。しかしながら、回路規模
が大きくなったり、オペアンプ中の定常電流の影響で消費電力が増加したりしてしまう。
一方、比較制御回路として、チョッパーインバータコンパレータを用いた場合は、オフセ
ット電圧が生じないため、ばらつきの影響を受けにくい。また、回路規模も小さくでき、
消費電力も抑えることが出来る。ただし、初期化を行う必要があり、動作が複雑になる。
あるいは、オペアンプを構成している回路の一つである、差動回路を用いても良い。差
動回路だけなら、回路規模も小さく、消費電力も少なくて問題ない。この他にも、ソース
接地増幅回路など、さまざまな回路を用いて、比較制御回路を構成できるため、本実施の
形態に制限されない。
なお、本実施の形態で説明した内容は、実施の形態１、２で説明した構成を具体的に述
べたものに相当するがこれに限定されず、その要旨を変更しない範囲であれば様々な変形
が可能である。したがって、実施の形態１、２で説明した内容は、本実施の形態にも適用
できる。また、本実施の形態は、実施の形態１、２と容易に組み合わせることが出来る。
（実施の形態４）
次に、比較制御回路の第２入力端子１１７（もしくは配線１１８）の電位を決定する手
段について述べる。この電位は、定常状態になったときの配線１０７の電位とおおむね等
しいか、あるいは、図１５のように、わずかに大きいか、わずかに小さい、という値にす
ることが望ましい。
定常状態になったときの配線１０７の電位は、電流源１０１が流す電流の大きさによっ
ても変わるし、トランジスタ１０２のチャネル長Ｌやチャネル幅Ｗや移動度やしきい値電
圧などによっても変わる。したがって、それに合わせた電位を比較制御回路の第２入力端
子１１７（もしくは配線１１８）に供給する必要がある。
そこで、ダミー電流をダミートランジスタに流して、電位を取得する場合の構成を図２
８に示し、図１の構成に組み合わせた場合を図２９に示す。
もし、比較制御回路の第２入力端子１１７の電位を、定常状態になったときの配線１０
７の電位と概ね等しくする場合は、ダミー電流源１０１Ｚが供給する電流の大きさを、電
流源１０１が供給する電流のＡ倍にして、かつ、ダミートランジスタ１０２ＺのＷ／Ｌを
、トランジスタ１０２のＷ／ＬのＡ倍にすればよい。そのようにすれば、比較制御回路の
第２入力端子１１７の電位と、定常状態になったときの配線１０７の電位とは、概ね等し
くなる。なお、ダミー電流源１０１Ｚは配線１０４Ｚと接続され、ダミートランジスタ１
０２Ｚは配線１０５Ｚと接続されている。
比較制御回路の第２入力端子１１７の電位を、定常状態になったときの配線１０７の電
位よりも低くする場合は、ダミー電流源１０１Ｚが供給する電流の大きさを、電流源１０
１が供給する電流のＢ倍にして、かつ、ダミートランジスタ１０２ＺのＷ／Ｌを、トラン
ジスタ１０２のＷ／ＬのＣ倍にすればよい。ここで、Ｂ＜Ｃとすればよい。その結果、ダ
ミートランジスタ１０２Ｚのゲート・ソース間電圧が小さくなるため、比較制御回路の第
２入力端子１１７の電位を低くすることが出来る。
逆に、比較制御回路の第２入力端子１１７の電位を、定常状態になったときの配線１０
７の電位よりも高くする場合は、Ｂ＞Ｃとすればよい。その結果、ダミートランジスタ１
０２Ｚのゲート・ソース間電圧が大きくなるため、比較制御回路の第２入力端子１１７の
電位を高くすることが出来る。なおここで、Ａ、Ｂ、Ｃは、０より大きい任意の数である
。
なお、Ａ＜１（またはＢ＜１、Ｃ＜１）として、ダミー電流源１０１Ｚが供給する電流
の大きさを小さくすれば、電流値が小さいため、消費電力を少なくすることが出来る。ま
た、ダミー電流源１０１Ｚやダミートランジスタ１０２Ｚの大きさを小さく出来るので、
レイアウト面積を小さくでき、額縁を小さく出来る。
ただし、図２９の構成の場合は、比較制御回路の第２入力端子１１７に電位を供給しつ
づけるためには、ダミー電流源１０１Ｚが電流を供給し続ける必要があり、消費電力が大
きくなる。そこで、図３０に示すように、比較制御回路の第２入力端子１１７の電位を保
持できるようにするため、容量素子３１０４を設けてもよい。容量素子３１０４を使って
電荷を保存し、スイッチ３１０３をオフすることにより、比較制御回路の第２入力端子１
１７の電位が保たれる。スイッチ３１０３がオフした後は、ダミー電流源１０１Ｚが電流
を供給しつづける必要はない。よって、電流を止めたり、あるいは、ダミー電流源１０１
Ｚの先にスイッチを設けて、電流が流れないようにしてもよい。
このように、図２９や図３０では、ダミー電流源１０１Ｚを用いていたが、電流源１０
１を用いて、ダミートランジスタに電流を供給してもよい。この場合の構成図を図３１に
示す。
まず、スイッチ３１０２をオフにして、スイッチ３１０１、３１０３をオンにして、ダ
ミートランジスタ１０２Ｚの方に電流を流す。そして、容量素子３１０４に電荷を蓄積す
る。その後、スイッチ３１０２をオンにして、スイッチ３１０１、３１０３をオフにして
、トランジスタ１０２の方に電流を流すようにする。
なお、比較制御回路の第２入力端子１１７の電位を、定常状態になったときの配線１０
７の電位と概ね等しくする場合は、ダミートランジスタ１０２ＺのＷ／Ｌを、トランジス
タ１０２のＷ／Ｌと同じ大きさにすればよい。比較制御回路の第２入力端子１１７の電位
を、定
常状態になったときの配線１０７の電位よりも低くする場合は、ダミートランジスタ１０
２ＺのＷ／Ｌを、トランジスタ１０２のＷ／Ｌよりも大きくすればよい。逆に、比較制御
回路の第２入力端子１１７の電位を、定常状態になったときの配線１０７の電位よりも高
くする場合は、ダミートランジスタ１０２ＺのＷ／Ｌを、トランジスタ１０２のＷ／Ｌよ
りも小さくすればよい。このように、ダミートランジスタ１０２ＺのＷ／Ｌを調節して、
ダミートランジスタ１０２Ｚのゲート・ソース間電圧を制御すればよい。
このように、図２９〜図３１に示したように、電流が流れる向き（電流源からトランジ
スタへ、または、トランジスタから電流源へ）を、ダミー電流源１０１Ｚとダミートラン
ジスタ１０２Ｚの場合と、電流源１０１とトランジスタ１０２の場合とで、一致させ、か
つ、ダミートランジスタ１０２Ｚとトランジスタ１０２の極性を一致させることが望まし
い。これにより、電流源１０１が供給する電流の大きさに関わらず、適切な電位を、比較
制御回路の第２入力端子１１７に供給することが可能となる。
したがって、図１の場合は図２８の構成を用いることが望ましく、同様に、図９の場合
は図３２の構成を用い、図１０の場合は図３３の構成を用い、図１１の場合は図３４の構
成を用いることが望ましい。
なお、図３２ではダミートランジスタ９０２Ｚは配線９０５Ｚとダミー電流源９０１Ｚ
と接続され、ダミー電流源９０１Ｚは配線９０４Ｚと接続されている。また、図３３では
ダミー電流源１０１Ｚと配線１０５Ｚの間にダミートランジスタ１００２Ｚが接続されて
いる。また、図３４ではダミー電源９０１Ｚと配線９０５Ｚの間にダミートランジスタ１
１０２Ｚが接続されている。
なお、トランジスタ１０２と、ダミートランジスタ１０２Ｚとは、出来るだけ、特性が
そろっていることが望ましい。なぜなら、電流特性がばらついてしまうと、正確な電位に
することが難しくなるためである。よって、トランジスタを作成する過程において、でき
るだけ、電流特性が揃うように工夫することが望ましい。例えば、トランジスタ１０２と
ダミートランジスタ１０２Ｚの半導体層にレーザを照射して製造する場合、トランジスタ
１０２とダミートランジスタ１０２Ｚの電流特性が揃うようにレーザを照射することが望
ましい。
なお、本実施の形態で説明した内容は、実施の形態１〜３で説明した構成の一部を具体
的に述べたものに相当するがこれに限定されず、その要旨を変更しない範囲であれば様々
な変形が可能である。したがって、実施の形態１〜３で説明した内容は、本実施の形態に
も適用できる。また、本実施の形態は、実施の形態１〜３と容易に組み合わせることが出
来る。
（実施の形態５）
図１などでは、配線１０７に対して、１つのトランジスタ１０２が接続されていた。そ
こで次に、配線１０７に対して、複数のトランジスタが接続されている場合について述べ
る。
図３５に、図１４の構成で、トランジスタが複数接続されている場合について示す。ト
ランジスタ１０２ａ、１０２ｂが、配線１０７に対して、複数接続されているトランジス
タに相当する。トランジスタ１０２ａやスイッチ２０２ａ、２０３ａ、２０４ａ、容量素
子１０３ａ、負荷２０１ａなどで１つのまとまりとなっている。負荷２０１ａが発光素子
などの場合は、このまとまりが画素に相当し、電流源１０１などが信号線駆動回路（もし
くはその一部）に相当することになる。あるいは、負荷２０１ａが信号線や信号線に接続
された画素などの場合は、このまとまりが信号線駆動回路（もしくはその一部）に相当し
、電流源１０１などが信号線駆動回路（もしくはその一部）に電流を供給する回路に相当
することになる。
なお、図３５では、図１４での配線１１３ａが第１電源線に相当する配線１０４に接続
され、図１４での配線１１３ｂが第２電源線に相当する配線３６０４に接続されている。
ここで、トランジスタ１０２ａやスイッチ２０２ａ、２０３ａ、２０４ａ、容量素子１０
３ａを、単位回路３５０４ａと呼ぶことにする。また、トランジスタ１０２ｂやスイッチ
２０２ｂ、２０３ｂ、２０４ｂ、容量素子１０３ｂを、単位回路３５０４ｂと呼ぶことに
する。
なお、図３５では、配線１０７に、２個のトランジスタ１０２ａ、１０２ｂが接続され
ているが、つまり、単位回路３５０４ａ、負荷２０１ａや単位回路３５０４ｂ、負荷２０
１ｂなどが２個づつ接続されているが、これに限定されない。同様に、さらに多くのトラ
ンジスタ（もしくはそのまとまりや単位回路や負荷）を接続することは可能である。
次に、図３５の構成をより具体的に記載した回路図を図３６に示す。ただし、図２２や
図２９の構成も、さらに組み合わせている。
なお、図３５では、配線１０７に、２個のトランジスタ１０２ａ、１０２ｂが接続され
ているが、簡単のため、図３６では、配線１０７に、１個のトランジスタ１０２ａａが接
続されているものとする。
図３５での比較制御回路１１４ａ、１１４ｂが、図３６でのオペアンプ１１４ａａ、１
１４ｂａに相当する。また、図３５でのプリチャージスイッチ１１２ａ、１１２ｂが、図
３６でのトランジスタ１１２ａａ、１１２ｂａに相当する。なお、図３６では、ＣＭＯＳ
構成になっていないが、ＣＭＯＳ構成にしてもよい。ただし、電位が高い配線にＰチャネ
ル型トランジスタ１１２ａａが接続され、電位が低い配線にＮチャネル型トランジスタ１
１２ｂａが接続されているため、ＣＭＯＳ構成にしなくても、正常に動作させることが出
来る。
また、図３５における電流源１０１が、図３６でのトランジスタ１０１ａａに相当する
。また、図２９におけるダミー電流源１０１Ｚが、図３６でのトランジスタ１０１Ｚａａ
、１０１Ｚｂａに相当する。図３６のように、トランジスタ１０１ａａ、１０１Ｚａａ、
１０１Ｚｂａのゲート端子を接続することにより、電流源１０１に相当するトランジスタ
１０１ａａが供給する電流に応じた電流が、ダミー電流源１０１Ｚに相当するトランジス
タ１０１Ｚａａ、１０１Ｚｂａから供給することが可能となる。
なお、オペアンプ１１４ａａには入力端子１１６ａａ、１１７ａａが接続され、オペア
ンプ１１４ｂａには入力端子１１６ｂａ、１１７ｂａが接続されている。また、入力端子
１１７ａａ、１１７ｂａにはそれぞれトランジスタ１０２Ｚａａ、１０２Ｚｂａが接続さ
れ、トランジスタ１１２ａａには配線１１３ａａが接続されている。トランジスタ１０１
Ｚａａ、１０１ａａ、１０１Ｚｂａのゲート電極には配線３６０１が接続されている。ま
た、図３６の配線１０４ａａ、３６０４ａａは図３５の配線１０４、３６０４にそれぞれ
対応している。ここで、トランジスタ１０２ａ、２０２ａａ、２０３ａａ、２０４ａａや
負荷２０１ａ、容量素子１０３ａを、単位回路３５０４ａａと呼ぶことにする。
なお、画素や信号線駆動回路の構成に関しては、少なくとも電流を入力するような方式
であれば、どのような構成でもよい。また、画素に配置されている負荷は、ＥＬ素子に限
定されない。抵抗などのような素子、トランジスタ、ＥＬ素子、その他の発光素子、トラ
ンジスタと容量とスイッチなどで構成された電流源回路、任意の回路が接続された配線で
もよいし、信号線、信号線とそれに接続された画素でもよい。その画素には、ＥＬ素子や
ＦＥＤで用いる素子、その他電流を流して駆動する素子を含んでいてもよい。
したがって、同じ出願人による国際公開第０３／０２７９９７号パンフレットや、特願
２００２−２７４６８０号出願に出願されている内容に対しても本発明に適用したり、本
発明と組み合わせることが出来る。
なお、また、信号線駆動回路や電流源回路の構成については、国際公開第 ０３／０３
８７９３号パンフレット、国際公開第 ０３／０３８７９４号パンフレット、国際公開第
０３／０３８７９５号パンフレット、国際公開第 ０３／０３８７９６号パンフレット、
国際公開第 ０３／０３８７９７号パンフレットに記載されており、その内容を本発明に
適用したり、本発明と組み合わせることが出来る。
なお、これまで述べてきたさまざまな構成において、スイッチが各部分に配置されてい
るが、その配置場所は、すでに述べた場所に限定されない。正常に動作する場所であれば
、任意の場所にスイッチを配置することが可能である。
なお、本実施の形態で説明した内容は、実施の形態１〜４で説明した構成を応用したも
のに相当するがこれに限定されず、その要旨を変更しない範囲であれば様々な変形が可能
である。したがって、実施の形態１〜４で説明した内容は、本実施の形態にも適用できる
。また、本実施の形態は、実施の形態１〜４と容易に組み合わせることが出来る。
（実施の形態６）
本実施の形態では、表示装置、および、信号線駆動回路などの構成とその動作について
、説明する。信号線駆動回路の一部や画素に、本発明の回路を適用することができる。
表示装置は、図３７に示すように、画素配列３７０１、ゲート線駆動回路３７０２、信
号線駆動回路３７１０を有している。ゲート線駆動回路３７０２は、画素配列３７０１に
選択信号を順次出力する。信号線駆動回路３７１０は、画素配列３７０１にビデオ信号を
順次出力する。画素配列３７０１では、ビデオ信号に従って、光の状態を制御することに
より、画像を表示する。信号線駆動回路３７１０から画素配列３７０１へ入力するビデオ
信号は、電流である場合が多い。つまり、各画素に配置された表示素子や表示素子を制御
する素子は、信号線駆動回路３７１０から入力されるビデオ信号（電流）によって、状態
を変化させる。画素に配置する表示素子の例としては、ＥＬ素子やＦＥＤ（フィールドエ
ミッションディスプレイ）で用いる素子などがあげられる。
なお、ゲート線駆動回路３７０２や信号線駆動回路３７１０は、複数配置されていても
よい。
信号線駆動回路３７１０は、構成を複数の部分に分けられる。大まかには、一例として
、シフトレジスタ３７０３、第１ラッチ回路（ＬＡＴ１）３７０４、第２ラッチ回路（Ｌ
ＡＴ２）３７０５、デジタル・アナログ変換回路３７０６に分けられる。デジタル・アナ
ログ変換回路３７０６には、電圧を電流に変換する機能も有しており、ガンマ補正を行う
機能も有していてもよい。つまり、デジタル・アナログ変換回路３７０６には、画素に電
流（ビデオ信号）を出力する回路、すなわち、電流源回路を有しており、そこに本発明を
適用することが出来る。
また、画素は、ＥＬ素子などの表示素子を有している。その表示素子に電流（ビデオ信
号）を出力する回路、すなわち、電流源回路を有しており、そこにも、本発明を適用する
ことが出来る。
なお、画素の構成によっては、ビデオ信号用のデジタル電圧信号と、画素の中の電流源
回路のための制御用の電流とを、画素に入力する場合がある。その場合は、デジタル・ア
ナログ変換回路３７０６は、デジタル・アナログ変換機能ではなく、電圧を電流に変換す
る機能を有しており、その電流を制御用の電流として画素に出力する回路、すなわち、電
流源回路を有しており、そこに本発明を適用することが出来る。
そこで、信号線駆動回路３７１０の動作を簡単に説明する。シフトレジスタ３７０３は
、フリップフロップ回路（ＦＦ）等を複数列用いて構成され、クロック信号（Ｓ−ＣＬＫ
）、スタートパルス（ＳＰ）、クロック反転信号（Ｓ−ＣＬＫｂ）が入力される、これら
の信号のタイミングに従って、順次サンプリングパルスが出力される。
シフトレジスタ３７０３より出力されたサンプリングパルスは、第１ラッチ回路（ＬＡ
Ｔ１）３７０４に入力される。第１ラッチ回路（ＬＡＴ１）３７０４には、ビデオ信号線
３７０８より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミン
グに従って、各列でビデオ信号を保持していく。なお、デジタル・アナログ変換回路３７
０６を配置している場合は、ビデオ信号はデジタル値である。また、この段階でのビデオ
信号は、電圧であることが多い。
ただし、第１ラッチ回路３７０４や第２ラッチ回路３７０５が、アナログ値を保存でき
る回路である場合は、デジタル・アナログ変換回路３７０６は省略できる場合が多い。そ
の場合、ビデオ信号は、電流であることも多い。また、画素配列３７０１に出力するデー
タが２値、つまり、デジタル値である場合は、デジタル・アナログ変換回路３７０６は省
略できる場合が多い。
第１ラッチ回路（ＬＡＴ１）３７０４において、最終列までビデオ信号の保持が完了す
ると、水平帰線期間中に、ラッチ制御線３７０９よりラッチパルス（Ｌａｔｃｈ Ｐｕｌ
ｓｅ）が入力され、第１ラッチ回路（ＬＡＴ１）３７０４に保持されていたビデオ信号は
、一斉に第２ラッチ回路（ＬＡＴ２）３７０５に転送される。その後、第２ラッチ回路（
ＬＡＴ２）３７０５に保持されたビデオ信号は、１行分が同時に、デジタル・アナログ変
換回路３７０６へと入力される。そして、デジタル・アナログ変換回路３７０６から出力
される信号は、画素配列３７０１へ入力される。
第２ラッチ回路（ＬＡＴ２）３７０５に保持されたビデオ信号がデジタル・アナログ変
換回路３７０６に入力され、そして、画素配列３７０１に入力されている間、シフトレジ
スタ３７０３においては再びサンプリングパルスが出力される。つまり、同時に２つの動
作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。
なお、デジタル・アナログ変換回路３７０６が有している電流源回路が、設定動作と出
力動作とを行うような回路である場合、その電流源回路に、電流を流す回路が必要となる
。そのような場合、リファレンス用電流源回路３７１４が配置されている。
なお、信号線駆動回路やその一部は、画素配列３７０１と同一基板上に存在せず、例え
ば、外付けのＩＣチップを用いて構成されることもある。
なお、信号線駆動回路などの構成は、図３７に限定されない。
例えば、第１ラッチ回路３７０４や第２ラッチ回路３７０５が、アナログ値を保存でき
る回路である場合、図３８に示すように、リファレンス用電流源回路３７１４から第１ラ
ッチ回路（ＬＡＴ１）３７０４に、ビデオ信号（アナログ電流）が入力されることもある
。また、図３８において、第２ラッチ回路３７０５が存在しない場合もある。そのような
場合は、第１ラッチ回路３７０４に、より多くの電流源回路が配置されている場合が多い
。
なお、具体的な構成などは、特願２００２−２８７９９７号出願、特願２００２−２８
８１０４号出願、特願２００２−２８８０４３号出願、特願２００２−２８７９２１号出
願、特願２００２−２８７９４８号出願などに記載されているため、その内容を本願と組
み合わせることが出来る。
このような場合、図３７における、デジタル・アナログ変換回路３７０６の中の電流源
回路に、本発明を適用することが出来る。デジタル・アナログ変換回路３７０６の中に、
たくさんのユニット回路があり、リファレンス用電流源回路３７１４に、電流源１０１が
配置されている。
あるいは、図３８における、第１ラッチ回路（ＬＡＴ１）３７０４の中の電流源回路に
、本発明を適用することが出来る。ＬＡＴ
あるいは、図３７、図３８における画素配列３７０１の中の画素（その中の電流源回路
）に、本発明を適用することが出来る。画素配列３７０１の中に、沢山の電流源回路があ
り、信号線駆動回路３７１０に、電流源１０１が配置されている。
つまり、回路の様々な部分に、電流を供給するような回路が存在する。そのような電流
源回路は、正確な電流を出力する必要がある。そのため、別の電流源回路を用いて、トラ
ンジスタが正確な電流が出力できるように設定を行う。別の電流源回路も、正確な電流を
出力する必要がある。したがって、図３９、図４０、図４１に示すように、ある場所に、
基本となる電流源回路があり、そこから電流源トランジスタを次々に設定していく。それ
により、電流源回路は、正確な電流を出力することが可能となる。よって、そのような部
分に、本発明を適用することが出来る。
なお、本実施の形態で説明した内容は、実施の形態１〜５で説明した内容を利用したも
のに相当する。したがって、実施の形態１〜５で説明した内容は、本実施の形態にも適用
できる。
（実施の形態７）
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプ
レイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオ
ーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯
情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録
媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）な
どが挙げられる。それらの電子機器の具体例を図４２に示す。
図４２（Ａ）は発光装置であり、筐体１３００１、支持台１３００２、表示部１３００
３、スピーカー部１３００４、ビデオ入力端子１３００５等を含む。本発明は表示部１３
００３を構成する半導体装置に用いることができる。また本発明により、トランジスタの
ばらつきの影響を低減できるため、輝度ムラを低減でき、階調が低い画素にたいしても、
プリチャージ動作により、正確に信号を入力することができるため、綺麗な画像を表示す
ることができるようになり、図４２（Ａ）に示す発光装置が完成される。発光装置は自発
光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすること
ができる。なお、発光装置は、パーソナルコンピューター用、テレビ（ＴＶ）放送受信用
、広告表示用などの全ての情報表示用表示装置が含まれる。
図４２（Ｂ）はデジタルスチルカメラであり、本体１３１０１、表示部１３１０２、受
像部１３１０３、操作キー１３１０４、外部接続ポート１３１０５、シャッター１３１０
６等を含む。本発明は、表示部１３１０２を構成する半導体装置に用いることができる。
また本発明により、トランジスタのばらつきの影響を低減できるため、輝度ムラを低減で
き、階調が低い画素にたいしても、プリチャージ動作により、正確に信号を入力すること
ができるため、綺麗な画像を表示することができるようになり、図４２（Ｂ）に示すデジ
タルスチルカメラが完成される。
図４２（Ｃ）はノート型パーソナルコンピュータであり、本体１３２０１、筐体１３２
０２、表示部１３２０３、キーボード１３２０４、外部接続ポート１３２０５、ポインテ
ィングマウス１３２０６等を含む。本発明は、表示部１３２０３を構成する半導体装置に
用いることができる。また本発明により、トランジスタのばらつきの影響を低減できるた
め、輝度ムラを低減でき、階調が低い画素にたいしても、プリチャージ動作により、正確
に信号を入力することができるため、綺麗な画像を表示することができるようになり、図
４２（Ｃ）に示すノート型パーソナルコンピュータが完成される。
図４２（Ｄ）はモバイルコンピュータであり、本体１３３０１、表示部１３３０２、ス
イッチ１３３０３、操作キー１３３０４、赤外線ポート１３３０５等を含む。本発明は、
表示部１３３０２を構成する半導体装置に用いることができる。また本発明により、トラ
ンジスタのばらつきの影響を低減できるため、輝度ムラを低減でき、階調が低い画素にた
いしても、プリチャージ動作により、正確に信号を入力することができるため、綺麗な画
像を表示することができるようになり、図４２（Ｄ）に示すモバイルコンピュータが完成
される。
図４２（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体１３４０１、筐体１３４０２、表示部Ａ１３４０３、表示部Ｂ１３４０４、
記録媒体（ＤＶＤ等）読み込み部１３４０５、操作キー１３４０６、スピーカー部１３４
０７等を含む。表示部Ａ１３４０３は主として画像情報を表示し、表示部Ｂ１３４０４は
主として文字情報を表示するが、本発明は、表示部Ａ１３４０３、表示部Ｂ１３４０４を
構成する半導体装置に用いることができる。なお、記録媒体を備えた画像再生装置には家
庭用ゲーム機器なども含まれる。また本発明により、トランジスタのばらつきの影響を低
減できるため、輝度ムラを低減でき、階調が低い画素にたいしても、プリチャージ動作に
より、正確に信号を入力することができるため、綺麗な画像を表示することができるよう
になり、図４２（Ｅ）に示すＤＶＤ再生装置が完成される。
図４２（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体
１３５０１、表示部１３５０２、アーム部１３５０３を含む。本発明は、表示部１３５０
２を構成する半導体装置に用いることができる。また本発明により、トランジスタのばら
つきの影響を低減できるため、輝度ムラを低減でき、階調が低い画素にたいしても、プリ
チャージ動作により、正確に信号を入力することができるため、綺麗な画像を表示するこ
とができるようになり、図４２（Ｆ）に示すゴーグル型ディスプレイが完成される。
図４２（Ｇ）はビデオカメラであり、本体１３６０１、表示部１３６０２、筐体１３６
０３、外部接続ポート１３６０４、リモコン受信部１３６０５、受像部１３６０６、バッ
テリー１３６０７、音声入力部１３６０８、操作キー１３６０９、接眼部１３６１０等を
含む。本発明は、表示部１３６０２を構成する半導体装置に用いることができる。また本
発明により、トランジスタのばらつきの影響を低減できるため、輝度ムラを低減でき、階
調が低い画素にたいしても、プリチャージ動作により、正確に信号を入力することができ
るため、綺麗な画像を表示することができるようになり、図４２（Ｇ）に示すビデオカメ
ラが完成される。
図４２（Ｈ）は携帯電話であり、本体１３７０１、筐体１３７０２、表示部１３７０３
、音声入力部１３７０４、音声出力部１３７０５、操作キー１３７０６、外部接続ポート
１３７０７、アンテナ１３７０８等を含む。本発明は、表示部１３７０３を構成する半導
体装置に用いることができる。なお、表示部１３７０３は黒色の背景に白色の文字を表示
することで携帯電話の消費電流を抑えることができる。また本発明により、トランジスタ
のばらつきの影響を低減できるため、輝度ムラを低減でき、階調が低い画素にたいしても
、プリチャージ動作により、正確に信号を入力することができるため、綺麗な画像を表示
することができるようになり、図４２（Ｈ）に示す携帯電話が完成される。
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ
等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる
。
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また本実施の形態の電子機器は、実施の形態１〜６に示したいずれの構成の
半導体装置を用いても良い。
本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 従来の画素の構成を説明する図。 従来の画素の動作を説明する図。 本発明の半導体装置の電位の時間変化を表す図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の電流と電位の関係を表す図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明が適用される表示装置の構成を説明する図。 本発明が適用される表示装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明の半導体装置の構成を説明する図。 本発明が適用される電子機器の図。 本発明の半導体装置の構成を説明する図。 従来の半導体装置の電位の時間変化を表す図。 従来の半導体装置の電位の時間変化を表す図。
符号の説明
１００２ トランジスタ
１００２Ｚ ダミートランジスタ
１００３ 保持容量
１００６ 配線
１０１ 電流源
１０１ａａ トランジスタ
１０１Ｚ ダミー電流源
１０１Ｚａａ トランジスタ
１０１Ｚａｂ トランジスタ
１０１Ｚｂａ トランジスタ
１０２ トランジスタ
１０２ａ トランジスタ
１０２ａａ トランジスタ
１０２ｂ トランジスタ
１０２Ｚ ダミートランジスタ
１０２Ｚａａ トランジスタ
１０２Ｚｂａ トランジスタ
１０３ 容量素子
１０３ａ 容量素子
１０３ｂ 容量素子
１０４ 配線
１０４ａａ 配線
１０４Ｚ 配線
１０５ 配線
１０５Ｚ 配線
１０６ 配線
１０７ 配線
１１０２ トランジスタ
１１０２Ｚ ダミートランジスタ
１１０３ 保持容量
１１０６ 配線
１１１ プリチャージ回路
１１１ａ プリチャージ回路
１１２ プリチャージスイッチ
１１２ａ プリチャージスイッチ
１１２ａａ Ｐチャネル型トランジスタ
１１２ｂ プリチャージスイッチ
１１２ｂａ Ｎチャネル型トランジスタ
１１３ 配線
１１３ａ 配線
１１３ａａ 配線
１１３ｂ 配線
１１４ 比較制御回路
１１４ａ 比較制御回路
１１４ａａ オペアンプ
１１４ｂ 比較制御回路
１１４ｂａ オペアンプ
１１５ 出力端子
１１５ａ 出力端子
１１５ｂ 出力端子
１１６ 入力端子
１１６ａ 入力端子
１１６ａａ 入力端子
１１６ｂ 入力端子
１１６ｂａ 入力端子
１１７ 入力端子
１１７ａ 入力端子
１１７ａａ 入力端子
１１７ｂ 入力端子
１１７ｂａ 入力端子
１１８ 配線
１１８ａ 配線
１１８ｂ 配線
１２０１ 電圧源
１２０４ 配線
１３００１ 筐体
１３００２ 支持台
１３００３ 表示部
１３００４ スピーカー部
１３００５ ビデオ入力端子
１３０１ 電流源
１３０４ 配線
１３１０１ 本体
１３１０２ 表示部
１３１０３ 受像部
１３１０４ 操作キー
１３１０５ 外部接続ポート
１３１０６ シャッター
１３２０１ 本体
１３２０２ 筐体
１３２０３ 表示部
１３２０４ キーボード
１３２０５ 外部接続ポート
１３２０６ ポインティングマウス
１３３０１ 本体
１３３０２ 表示部
１３３０３ スイッチ
１３３０４ 操作キー
１３３０５ 赤外線ポート
１３４０１ 本体
１３４０２ 筐体
１３４０３ 表示部Ａ
１３４０４ 表示部Ｂ
１３４０６ 操作キー
１３４０７ スピーカー部
１３５０１ 本体
１３５０２ 表示部
１３５０３ アーム部
１３６０１ 本体
１３６０２ 表示部
１３６０３ 筐体
１３６０４ 外部接続ポート
１３６０５ リモコン受信部
１３６０６ 受像部
１３６０７ バッテリー
１３６０８ 音声入力部
１３６０９ 操作キー
１３７０１ 本体
１３７０２ 筐体
１３７０３ 表示部
１３７０４ 音声入力部
１３７０５ 音声出力部
１３７０６ 操作キー
１３７０７ 外部接続ポート
１３７０８ アンテナ
１５０１ グラフ
１５０２ グラフ
１５０３ グラフ
１６１２ スイッチ
１７１４ 制御回路
１７１５ 出力端子
１７１７ 制御用入力端子
１８１１ プリチャージ回路
１８１２ａ プリチャージスイッチ
１８１２ｂ プリチャージスイッチ
１８１３ａ 配線
１８１３ｂ 配線
１８１４ 比較制御回路
１８１５ａ 出力端子
１８１５ｂ 出力端子
１８１６ 入力端子
１８１７ 入力端子
１８１８ 配線
１９０１ａ 電圧源
１９０１ｂ 電圧源
１９０４ａ 配線
１９０４ｂ 配線
１９１２ａ スイッチ
１９１２ｂ スイッチ
２０１ 負荷
２０１３ 回路
２０１４ 比較制御回路
２０１５ 出力端子
２０１６ 入力端子
２０１７ 入力端子
２０１８ 配線
２０１ａ 負荷
２０２ スイッチ
２０２０ 端子
２０２１ 端子
２０２ａ スイッチ
２０２ａａ トランジスタ
２０１ｂ 負荷
２０２ｂ スイッチ
２０３ スイッチ
２０３ａ スイッチ
２０３ａａ トランジスタ
２０３ｂ スイッチ
２０４ スイッチ
２０４ａ スイッチ
２０４ａａ トランジスタ
２０４ｂ スイッチ
２１１１ プリチャージ回路
２１１２ スイッチ
２１１３ 配線
２２１４ オペアンプ
２２１４ａ オペアンプ
２２１４ｂ オペアンプ
２６１４ チョッパーインバータコンパレータ
２６２１ インバータ
２６２２ 容量素子
２６２３ スイッチ
２６２４ スイッチ
２６２５ スイッチ
２６２６ スイッチ
２７２１ インバータ
３０２ トランジスタ
３１０１ スイッチ
３１０２ スイッチ
３１０３ スイッチ
３１０４ 容量素子
３５０４ａ 単位回路
３５０４ａａ 単位回路
３５０４ｂ 単位回路
３６０１ 配線
３６０４ 配線
３６０４ａａ 配線
３７０１ 画素配列
３７０２ ゲート線駆動回路
３７０３ シフトレジスタ
３７０４ ラッチ回路
３７０５ ラッチ回路
３７０６ デジタル・アナログ変換回路
３７０８ ビデオ信号線
３７０９ ラッチ制御線
３７１０ 信号線駆動回路
３７１４ リファレンス用電流源回路
４３０１ 電流源
４３０２ トランジスタ
４３０３ 容量素子
４３０４ 配線
４３０５ 配線
４３０７ 配線
４３１１ 電圧源
４３１４ 配線
４３２１ 手段
５０１ スイッチ
６０１ ソース信号線
６０２ 第１のゲート信号線
６０３ 第２のゲート信号線
６０４ 第３のゲート信号線
６０５ 電流供給線
６０６ ＴＦＴ
６０７ ＴＦＴ
６０８ ＴＦＴ
６０９ ＴＦＴ
６１０ 保持容量
６１１ ＥＬ素子
６１２ 映像信号入力用電流源
９０１ 電流源
９０１Ｚ ダミー電流源
９０２ トランジスタ
９０２Ｚ ダミートランジスタ
９０３ 保持容量
９０４ 配線
９０４Ｚ 配線
９０５ 配線
９０５Ｚ 配線
９０６ 配線
９０７ 配線

Claims (12)

  1. 第１及び第２の電流源と、第１乃至第３の回路と、第１乃至第３の配線と、スイッチと、を有し、
    前記第１の電流源は、前記第１の配線を介して前記第２の回路の入力端子に電気的に接続され、
    前記第２の回路は、ゲートとドレインとが電気的に接続された第１のトランジスタを有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記第２の回路の入力端子に電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第１のトランジスタに所定の電位を供給する機能を有する配線、又は負荷に、電気的に接続され、
    前記第１の配線と前記第３の配線とは、前記スイッチを介して電気的に接続され、
    前記第１の回路は、第１の端子が前記第１の配線と電気的に接続され、第２の端子が前記第２の配線と電気的に接続され、
    前記第１の電流源は、前記第２の回路へ第１の電流を供給する機能を有し、
    前記第２の回路は、前記第１の電流に応じた大きさを有する第２の電流を前記負荷へ供給する機能を有し、
    前記第２の電流源は、前記第２の配線に電気的に接続され、
    前記第３の回路の入力端子は、前記第２の配線に電気的に接続され、
    前記第３の回路は、ゲートとドレインとが電気的に接続された第２のトランジスタを有し、
    前記第２のトランジスタのソース又はドレインの一方は、前記第３の回路の入力端子に電気的に接続され、
    前記第２の電流源は、前記第３の回路へ第３の電流を供給する機能を有し、
    前記第３の電流は、前記第１の電流の大きさに応じた大きさを有し、
    前記第３の回路は、前記第３の電流が前記第２のトランジスタに流れることにより、前記第３の電流の大きさに応じた大きさを有する電位を前記第２の配線に供給する機能を有し、
    前記第１の回路は、前記第１の配線と前記第２の配線との電位差を検出し、前記電位差が所定の大きさよりも大きいときに前記スイッチをオンにして前記第３の配線から前記第１の配線に電荷を供給させ、前記電位差を小さくさせた後、前記電位差が前記所定の大きさよりも小さくなったときに、前記スイッチをオフにして前記電荷の供給を停止させる機能を有することを特徴とする半導体装置。
  2. 第１及び第２の電流源と、第１乃至第３の回路と、第１乃至第３の配線と、第１及び第２のスイッチと、を有し、
    前記第１の電流源は、前記第１の配線を介して前記第２の回路の入力端子に電気的に接続され、
    前記第２の回路は、ゲートとドレインとが、前記第２のスイッチを介して電気的に接続された第１のトランジスタを有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記第２の回路の入力端子に電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第１のトランジスタに所定の電位を供給する機能を有する配線、又は負荷に、電気的に接続され、
    前記第１の配線と前記第３の配線とは、前記第１のスイッチを介して電気的に接続され、
    前記第１の回路は、第１の端子が前記第１の配線と電気的に接続され、第２の端子が前記第２の配線と電気的に接続され、
    前記第１の電流源は、前記第２の回路へ第１の電流を供給する機能を有し、
    前記第２の回路は、前記第１の電流に応じた大きさを有する第２の電流を前記負荷へ供給する機能を有し、
    前記第２の電流源は、前記第２の配線に電気的に接続され、
    前記第３の回路の入力端子は、前記第２の配線に電気的に接続され、
    前記第３の回路は、ゲートとドレインとが電気的に接続された第２のトランジスタを有し、
    前記第２のトランジスタのソース又はドレインの一方は、前記第３の回路の入力端子に電気的に接続され、
    前記第２の電流源は、前記第３の回路へ第３の電流を供給する機能を有し、
    前記第３の電流は、前記第１の電流の大きさに応じた大きさを有し、
    前記第３の回路は、前記第３の電流が前記第２のトランジスタに流れることにより、前記第３の電流の大きさに応じた大きさを有する電位を前記第２の配線に供給する機能を有し、
    前記第１の回路は、前記第１の配線と前記第２の配線との電位差を検出し、前記電位差が所定の大きさよりも大きいときに前記第１のスイッチをオンにして前記第３の配線から前記第１の配線に電荷を供給させ、前記電位差を小さくさせた後、前記電位差が前記所定の大きさよりも小さくなったときに、前記第１のスイッチをオフにして前記電荷の供給を停止させる機能を有することを特徴とする半導体装置。
  3. 第１及び第２の電流源と、第１乃至第３の回路と、第１乃至第４の配線と、第１及び第２のスイッチと、を有し、
    前記第１の電流源は、前記第１の配線を介して前記第２の回路の入力端子に電気的に接続され、
    前記第２の回路は、ゲートとドレインとが電気的に接続された第１のトランジスタを有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記第２の回路の入力端子に電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第１のトランジスタに所定の電位を供給する機能を有する配線、又は負荷に、電気的に接続され、
    前記第１の配線と前記第３の配線とは、前記第１のスイッチを介して電気的に接続され、
    前記第１の配線と前記第４の配線とは、前記第２のスイッチを介して電気的に接続され、
    前記第１の回路は、第１の端子が前記第１の配線と電気的に接続され、第２の端子が前記第２の配線と電気的に接続され、
    前記第１の電流源は、前記第２の回路へ第１の電流を供給する機能を有し、
    前記第２の回路は、前記第１の電流に応じた大きさを有する第２の電流を前記負荷へ供給する機能を有し、
    前記第２の電流源は、前記第２の配線に電気的に接続され、
    前記第３の回路の入力端子は、前記第２の配線に電気的に接続され、
    前記第３の回路は、ゲートとドレインとが電気的に接続された第２のトランジスタを有し、
    前記第２のトランジスタのソース又はドレインの一方は、前記第３の回路の入力端子に電気的に接続され、
    前記第２の電流源は、前記第３の回路へ第３の電流を供給する機能を有し、
    前記第３の電流は、前記第１の電流の大きさに応じた大きさを有し、
    前記第３の回路は、前記第３の電流が前記第２のトランジスタに流れることにより、前記第３の電流の大きさに応じた大きさを有する電位を前記第２の配線に供給する機能を有し、
    前記第１の配線は、前記第３の配線の電位と前記第４の配線の電位との間の電位を有し、
    前記第１の回路は、前記第１の配線と前記第２の配線との電位差を検出し、前記電位差が所定の大きさよりも大きいときに前記第１のスイッチをオンにして前記第３の配線から前記第１の配線に電荷を供給させ、前記電位差を小さくさせた後、前記電位差が前記所定の大きさよりも小さくなったときに、前記第１のスイッチをオフにして前記電荷の供給を停止させる機能を有することを特徴とする半導体装置。
  4. 第１及び第２の電流源と、第１乃至第３の回路と、第１乃至第４の配線と、第１乃至第３のスイッチと、を有し、
    前記第１の電流源は、前記第１の配線を介して前記第２の回路の入力端子に電気的に接続され、
    前記第２の回路は、ゲートとドレインとが、前記第３のスイッチを介して電気的に接続された第１のトランジスタを有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記第２の回路の入力端子に電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第１のトランジスタに所定の電位を供給する機能を有する配線、又は負荷に、電気的に接続され、
    前記第１の配線と前記第３の配線とは、前記第１のスイッチを介して電気的に接続され、
    前記第１の配線と前記第４の配線とは、前記第２のスイッチを介して電気的に接続され、
    前記第１の回路は、第１の端子が前記第１の配線と電気的に接続され、第２の端子が前記第２の配線と電気的に接続され、
    前記第１の電流源は、前記第２の回路へ第１の電流を供給する機能を有し、
    前記第２の回路は、前記第１の電流に応じた大きさを有する第２の電流を前記負荷へ供給する機能を有し、
    前記第２の電流源は、前記第２の配線に電気的に接続され、
    前記第３の回路の入力端子は、前記第２の配線に電気的に接続され、
    前記第３の回路は、ゲートとドレインとが電気的に接続された第２のトランジスタを有し、
    前記第２のトランジスタのソース又はドレインの一方は、前記第３の回路の入力端子に電気的に接続され、
    前記第２の電流源は、前記第３の回路へ第３の電流を供給する機能を有し、
    前記第３の電流は、前記第１の電流の大きさに応じた大きさを有し、
    前記第３の回路は、前記第３の電流が前記第２のトランジスタに流れることにより、前記第３の電流の大きさに応じた大きさを有する電位を前記第２の配線に供給する機能を有し、
    前記第１の配線は、前記第３の配線の電位と前記第４の配線の電位との間の電位を有し、
    前記第１の回路は、前記第１の配線と前記第２の配線との電位差を検出し、前記電位差が所定の大きさよりも大きいときに前記第１のスイッチをオンにして前記第３の配線から前記第１の配線に電荷を供給させ、前記電位差を小さくさせた後、前記電位差が前記所定の大きさよりも小さくなったときに、前記第１のスイッチをオフにして前記電荷の供給を停止させる機能を有することを特徴とする半導体装置。
  5. 第１及び第２の電流源と、第１乃至第４の回路と、第１乃至第５の配線と、第１及び第２のスイッチと、を有し、
    前記第１の電流源は、前記第１の配線を介して前記第２の回路の入力端子と電気的に接続され、
    前記第２の回路は、ゲートとドレインとが電気的に接続された第１のトランジスタを有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記第２の回路の入力端子に電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第１のトランジスタに所定の電位を供給する機能を有する配線、又は負荷に、電気的に接続され、
    前記第１の配線と前記第３の配線とは、前記第１のスイッチを介して電気的に接続され、
    前記第１の配線と前記第４の配線とは、前記第２のスイッチを介して電気的に接続され、
    前記第１の回路は、第１の端子が前記第１の配線と電気的に接続され、第２の端子が前記第２の配線と電気的に接続され、
    前記第３の回路は、第１の端子が前記第１の配線と電気的に接続され、第２の端子が前記第５の配線と電気的に接続され、
    前記第１の電流源は、前記第２の回路へ第１の電流を供給する機能を有し、
    前記第２の回路は、前記第１の電流に応じた大きさを有する第２の電流を前記負荷へ供給する機能を有し、
    前記第２の電流源は、前記第２の配線に電気的に接続され、
    前記第４の回路の入力端子は、前記第２の配線に電気的に接続され、
    前記第４の回路は、ゲートとドレインとが電気的に接続された第２のトランジスタを有し、
    前記第２のトランジスタのソース又はドレインの一方は、前記第４の回路の入力端子に電気的に接続され、
    前記第２の電流源は、前記第４の回路へ第３の電流を供給する機能を有し、
    前記第３の電流は、前記第１の電流の大きさに応じた大きさを有し、
    前記第４の回路は、前記第３の電流が前記第２のトランジスタに流れることにより、前記第３の電流の大きさに応じた大きさを有する電位を前記第２の配線に供給する機能を有し、
    前記第５の配線は、複数の電位を有し、
    前記第１の配線は、前記第３の配線の電位と前記第４の配線の電位との間の電位を有し、
    前記第１の回路は、前記第１の配線と前記第２の配線との第１の電位差を検出し、前記第１の電位差が第１の所定の大きさよりも大きいときに前記第１のスイッチをオンにして前記第３の配線から前記第１の配線に電荷を供給させ、前記第１の電位差を小さくさせた後、前記第１の電位差が前記第１の所定の大きさよりも小さくなったときに、前記第１のスイッチをオフにして前記第３の配線からの電荷の供給を停止させる機能を有し、
    前記第３の回路は、前記第１の配線と前記第５の配線との第２の電位差を検出し、前記第２の電位差が第２の所定の大きさよりも大きいときに前記第２のスイッチをオンにして前記第４の配線から前記第１の配線に電荷を供給させることで前記第２の電位差を小さくさせた後、前記第２の電位差が前記第２の所定の大きさよりも小さくなったときに、前記第２のスイッチをオフにして前記第４の配線からの電荷の供給を停止させる機能を有することを特徴とする半導体装置。
  6. 第１及び第２の電流源と、第１乃至第４の回路と、第１乃至第５の配線と、第１乃至第３のスイッチと、を有し、
    前記第１の電流源は、前記第１の配線を介して前記第２の回路の入力端子と電気的に接続され、
    前記第２の回路は、ゲートとドレインとが、前記第３のスイッチを介して電気的に接続された第１のトランジスタを有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記第２の回路の入力端子に電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第１のトランジスタに所定の電位を供給する機能を有する配線、又は負荷に、電気的に接続され、
    前記第１の配線と前記第３の配線とは、前記第１のスイッチを介して電気的に接続され、
    前記第１の配線と前記第４の配線とは、前記第２のスイッチを介して電気的に接続され、
    前記第１の回路は、第１の端子が前記第１の配線と電気的に接続され、第２の端子が前記第２の配線と電気的に接続され、
    前記第３の回路は、第１の端子が前記第１の配線と電気的に接続され、第２の端子が前記第５の配線と電気的に接続され、
    前記第１の電流源は、前記第２の回路へ第１の電流を供給する機能を有し、
    前記第２の回路は、前記第１の電流に応じた大きさを有する第２の電流を前記負荷へ供給する機能を有し、
    前記第２の電流源は、前記第２の配線に電気的に接続され、
    前記第４の回路の入力端子は、前記第２の配線に電気的に接続され、
    前記第４の回路は、ゲートとドレインとが電気的に接続された第２のトランジスタを有し、
    前記第２のトランジスタのソース又はドレインの一方は、前記第４の回路の入力端子に電気的に接続され、
    前記第２の電流源は、前記第４の回路へ第３の電流を供給する機能を有し、
    前記第３の電流は、前記第１の電流の大きさに応じた大きさを有し、
    前記第４の回路は、前記第３の電流が前記第２のトランジスタに流れることにより、前記第３の電流の大きさに応じた大きさを有する電位を前記第２の配線に供給する機能を有し、
    前記第５の配線は、複数の電位を有し、
    前記第１の配線は、前記第３の配線の電位と前記第４の配線の電位との間の電位を有し、
    前記第１の回路は、前記第１の配線と前記第２の配線との第１の電位差を検出し、前記第１の電位差が第１の所定の大きさよりも大きいときに前記第１のスイッチをオンにして前記第３の配線から前記第１の配線に電荷を供給させることで前記第１の電位差を小さくさせた後、前記第１の電位差が前記第１の所定の大きさよりも小さくなったときに、前記第１のスイッチをオフにして前記第３の配線からの電荷の供給を停止させる機能を有し、
    前記第３の回路は、前記第１の配線と前記第５の配線との第２の電位差を検出し、前記第２の電位差が第２の所定の大きさよりも大きいときに前記第２のスイッチをオンにして前記第４の配線から前記第１の配線に電荷を供給させることで前記第２の電位差を小さくさせた後、前記第２の電位差が前記第２の所定の大きさよりも小さくなったときに、前記第２のスイッチをオフにして前記第４の配線からの電荷の供給を停止させる機能を有することを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記第１のトランジスタのソース又はドレインの他方は、前記トランジスタに前記所定の電位を供給する機能を有する前記配線に電気的に接続されており、
    前記第２の回路の出力端子は、前記第１の配線を介して前記負荷と電気的に接続されていることを特徴とする半導体装置。
  8. 請求項１乃至請求項７のいずれか一において、
    前記負荷は画素を有し、
    前記第１のトランジスタは前記画素に前記第２の電流を供給する機能を有することを特徴とする半導体装置。
  9. 請求項１乃至請求項７のいずれか一において、
    前記負荷は複数の画素を有し、
    前記第１のトランジスタは前記複数の画素に前記第２の電流を供給する機能を有することを特徴とする半導体装置。
  10. 請求項１乃至請求項７のいずれか一において、
    前記負荷は発光素子を有し、
    前記第１のトランジスタは前記発光素子に前記第２の電流を供給する機能を有することを特徴とする半導体装置。
  11. 請求項１乃至請求項１０のいずれか一に記載の半導体装置を備えていることを特徴とする電子機器。
  12. 請求項１乃至請求項１０のいずれか一に記載の半導体装置と、アンテナと、音声出力部とを備えていることを特徴とする電子機器。
JP2008127464A 2003-09-12 2008-05-14 半導体装置の駆動方法及び電子機器の駆動方法 Expired - Fee Related JP4870118B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008127464A JP4870118B2 (ja) 2003-09-12 2008-05-14 半導体装置の駆動方法及び電子機器の駆動方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003321613 2003-09-12
JP2003321613 2003-09-12
JP2008127464A JP4870118B2 (ja) 2003-09-12 2008-05-14 半導体装置の駆動方法及び電子機器の駆動方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004262375A Division JP4758085B2 (ja) 2003-09-12 2004-09-09 半導体装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2008203890A JP2008203890A (ja) 2008-09-04
JP4870118B2 true JP4870118B2 (ja) 2012-02-08

Family

ID=34308641

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008127464A Expired - Fee Related JP4870118B2 (ja) 2003-09-12 2008-05-14 半導体装置の駆動方法及び電子機器の駆動方法
JP2011000351A Expired - Fee Related JP5143239B2 (ja) 2003-09-12 2011-01-05 半導体装置、表示装置及び電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011000351A Expired - Fee Related JP5143239B2 (ja) 2003-09-12 2011-01-05 半導体装置、表示装置及び電子機器

Country Status (4)

Country Link
US (3) US8350785B2 (ja)
EP (1) EP1671303B1 (ja)
JP (2) JP4870118B2 (ja)
WO (1) WO2005027085A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035626B2 (en) * 2002-11-29 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
US8378939B2 (en) * 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2005027085A1 (en) * 2003-09-12 2005-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US8355015B2 (en) 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
EP1729280B1 (en) * 2005-03-31 2013-10-30 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic apparatus and driving method of the display device
KR101321833B1 (ko) 2010-04-09 2013-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 메모리 장치
US9935622B2 (en) 2011-04-28 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Comparator and semiconductor device including comparator
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US9320111B2 (en) 2012-05-31 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US11699391B2 (en) 2021-05-13 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device
US11658655B2 (en) 2021-06-29 2023-05-23 Analog Devices International Unlimited Company Precharge buffer stage circuit and method

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248604A (ja) 1985-04-26 1986-11-05 Rohm Co Ltd バイアス回路
JPS61251302A (ja) 1985-04-30 1986-11-08 Rohm Co Ltd ミユ−テイング回路
US4992677A (en) 1988-03-23 1991-02-12 Hitachi, Ltd. High speed MOSFET output buffer with low noise
JP2753315B2 (ja) 1988-03-23 1998-05-20 株式会社日立製作所 半導体集積回路
JPH0516765A (ja) 1990-10-16 1993-01-26 Asmo Co Ltd 乗物用ワイパ装置
JP2546436B2 (ja) 1990-11-07 1996-10-23 日本電気株式会社 電圧比較回路
JPH05243937A (ja) 1992-02-27 1993-09-21 Sharp Corp 信号出力回路
JP3705842B2 (ja) 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
JPH08237882A (ja) 1995-02-27 1996-09-13 Shinko Seisakusho Co Ltd 充電回路
US5723950A (en) 1996-06-10 1998-03-03 Motorola Pre-charge driver for light emitting devices and method
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP4251377B2 (ja) 1997-04-23 2009-04-08 宇東科技股▲ふん▼有限公司 アクティブマトリックス発光ダイオードピクセル構造及び方法
JPH113067A (ja) * 1997-06-13 1999-01-06 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3897860B2 (ja) 1997-07-11 2007-03-28 株式会社アルバック 密閉品のリークテスト方法
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2000030455A (ja) 1998-07-13 2000-01-28 Mitsubishi Electric Corp 半導体記憶装置
JP3358612B2 (ja) 1999-03-15 2002-12-24 日本電気株式会社 半導体集積回路
JP2000331447A (ja) 1999-05-21 2000-11-30 Kyowa Sonikku:Kk Ｃｄレンズクリーナー
US7379039B2 (en) 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
KR100888004B1 (ko) 1999-07-14 2009-03-09 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
US6191534B1 (en) 1999-07-21 2001-02-20 Infineon Technologies North America Corp. Low current drive of light emitting devices
JP3412599B2 (ja) 2000-04-19 2003-06-03 株式会社デンソー 半導体装置
JP3700558B2 (ja) * 2000-08-10 2005-09-28 日本電気株式会社 駆動回路
JP4663094B2 (ja) 2000-10-13 2011-03-30 株式会社半導体エネルギー研究所 半導体装置
US7015882B2 (en) 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP4483101B2 (ja) 2001-02-27 2010-06-16 富士電機システムズ株式会社 比較駆動回路およびそれを用いた三角波電圧発生回路
US6667580B2 (en) 2001-07-06 2003-12-23 Lg Electronics Inc. Circuit and method for driving display of current driven type
JP2003043994A (ja) 2001-07-27 2003-02-14 Canon Inc アクティブマトリックス型ディスプレイ
JP3951687B2 (ja) 2001-08-02 2007-08-01 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
JP5636147B2 (ja) 2001-08-28 2014-12-03 パナソニック株式会社 アクティブマトリックス型表示装置
JP4193452B2 (ja) 2001-08-29 2008-12-10 日本電気株式会社 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
EP1288901B1 (en) 2001-08-29 2019-05-15 Gold Charm Limited A semiconductor device for driving a current load device and a current load device provided therewith
KR100572428B1 (ko) 2001-09-07 2006-04-18 마츠시타 덴끼 산교 가부시키가이샤 Ｅｌ 표시 패널, 그 구동 방법 및 ｅｌ 표시 장치
US20050030264A1 (en) 2001-09-07 2005-02-10 Hitoshi Tsuge El display, el display driving circuit and image display
CN102290005B (zh) 2001-09-21 2017-06-20 株式会社半导体能源研究所 有机发光二极管显示装置的驱动方法
JP2004054200A (ja) 2001-09-21 2004-02-19 Semiconductor Energy Lab Co Ltd 半導体装置
SG120075A1 (en) 2001-09-21 2006-03-28 Semiconductor Energy Lab Semiconductor device
EP1450341A4 (en) 2001-09-25 2009-04-01 Panasonic Corp EL DISPLAY BOARD AND EL DISPLAY DEVICE THEREFOR
JP4841771B2 (ja) 2001-09-27 2011-12-21 日本総合住生活株式会社 ドアの遮音構造とそれに使用するドア用遮音部材
JP5470668B2 (ja) 2001-09-28 2014-04-16 パナソニック株式会社 アクティブマトリクス型表示装置
AU2002340265A1 (en) * 2001-10-19 2003-04-28 Clare Micronix Integrated Systems Inc. Matrix element precharge voltage adjusting apparatus and method
US7576734B2 (en) 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
US7180479B2 (en) 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
TWI256607B (en) 2001-10-31 2006-06-11 Semiconductor Energy Lab Signal line drive circuit and light emitting device
TWI261217B (en) 2001-10-31 2006-09-01 Semiconductor Energy Lab Driving circuit of signal line and light emitting apparatus
TW539934B (en) * 2001-12-06 2003-07-01 Delta Electronics Inc Inrush current suppression circuit
JP3854173B2 (ja) 2002-02-27 2006-12-06 東北パイオニア株式会社 発光表示パネルの駆動方法および有機ｅｌ表示装置
US7042162B2 (en) * 2002-02-28 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
GB2389952A (en) * 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Driver circuits for electroluminescent displays with reduced power consumption
US8035626B2 (en) 2002-11-29 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
JP4170293B2 (ja) 2003-01-17 2008-10-22 株式会社半導体エネルギー研究所 半導体装置
US20050259054A1 (en) * 2003-04-14 2005-11-24 Jie-Farn Wu Method of driving organic light emitting diode
WO2004097543A1 (ja) * 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co. Ltd. 半導体装置
KR101089050B1 (ko) 2003-05-14 2011-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP4434628B2 (ja) * 2003-05-29 2010-03-17 三菱電機株式会社 液晶表示装置
WO2005027085A1 (en) * 2003-09-12 2005-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same

Also Published As

Publication number Publication date
US20130187701A1 (en) 2013-07-25
US9385704B2 (en) 2016-07-05
JP2011118404A (ja) 2011-06-16
US8350785B2 (en) 2013-01-08
JP2008203890A (ja) 2008-09-04
US20160315607A1 (en) 2016-10-27
US20140097883A9 (en) 2014-04-10
WO2005027085A1 (en) 2005-03-24
EP1671303A4 (en) 2007-10-10
EP1671303A1 (en) 2006-06-21
US20060284800A1 (en) 2006-12-21
JP5143239B2 (ja) 2013-02-13
US9825624B2 (en) 2017-11-21
EP1671303B1 (en) 2014-08-27

Similar Documents

Publication Publication Date Title
JP4870118B2 (ja) 半導体装置の駆動方法及び電子機器の駆動方法
JP5448266B2 (ja) 半導体装置及び電子機器
JP5178863B2 (ja) 半導体装置および電子機器
TWI470607B (zh) A current driving circuit and a display device using the same
TWI399725B (zh) 半導體裝置及其驅動方法
JP2015222433A (ja) 半導体装置
JP4558509B2 (ja) 半導体装置、表示装置、及び電子機器
JP2004252419A (ja) 電流駆動回路及びこれを用いた表示装置
US8378939B2 (en) Semiconductor device
US8085226B2 (en) Semiconductor device
JP4758085B2 (ja) 半導体装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080610

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101228

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees