JP4809143B2 - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP4809143B2 JP4809143B2 JP2006186515A JP2006186515A JP4809143B2 JP 4809143 B2 JP4809143 B2 JP 4809143B2 JP 2006186515 A JP2006186515 A JP 2006186515A JP 2006186515 A JP2006186515 A JP 2006186515A JP 4809143 B2 JP4809143 B2 JP 4809143B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- lanes
- unit
- transfer
- lane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Facsimiles In General (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
本発明は、送信シリアル伝送路と受信シリアル伝送路を対にして形成したレーンを複数有する信号伝送手段を、ユニット間通信に用いるデータ処理装置に関する。
従来、様々な画像データを扱う画像処理装置内でＰＣＩ−Ｅｘｐｒｅｓｓ等の高速シリアル転送を行う場合、データの種類、容量によって利用するＰＣＩ−Ｅｘｐｒｅｓｓバスのレーン数を自動的に変更することでスケーラブルなデータ転送機能を提供していた（特許文献１参照）。
特開２００５−２１０６５３号公報
しかしながら、このような従来装置では、高速シリアルバスを利用して転送するデータの信頼性を確保する機能は有していない。
本発明は、かかる実情に鑑みてなされたものであり、高速シリアルバスを利用して信頼性の高いデータ転送を実現することができるデータ処理装置を提供すること目的とする。
本発明のデータ処理装置は、送信シリアル伝送路と受信シリアル伝送路を対にして形成したレーンを複数有する信号伝送手段を、ユニット間通信に用いるデータ処理装置であって、一方のユニットから他方のユニットに前記信号伝送手段を用いてデータを転送する際、画像データを転送する場合は前記複数のレーン全てを用いてデータ転送を行い、制御コマンドを転送する場合は前記複数のレーンのうち任意の二つのレーンを選択し、その選択した二つのレーンを用いてデータ転送を行い、前記制御コマンドのデータを受信した前記他方のユニットは、前記二つのレーンから受信したデータを比較し、その比較したデータが相互に異なる場合には、その受信したデータにエラーがあると判断して前記一方のユニットへ再送要求をするようにしたものである。
また、前記データ転送の際に前記レーンを全て用いるか又は二つ用いるかの切り替えは、ユニット間通信に用いるＰＣＩＥｘｐｒｅｓｓバスのコンフィグレーション設定によって行うようにしたものである。
また、本発明のデータ処理装置は、送信シリアル伝送路と受信シリアル伝送路を対にして形成したレーンを複数有する信号伝送手段を、ユニット間通信に用いるデータ処理装置であって、一方のユニットから他方のユニットに前記信号伝送手段を用いてデータを転送する際、画像データを転送する場合は前記複数のレーン全てを用いてデータ転送を行い、制御コマンドを転送する場合は前記複数のレーンのうち任意の二つのレーンを選択し、その選択した二つのレーンを用いてデータ転送を行い、その二つのレーンのうち第１のレーンを、第２のレーンで転送するデータから作成したパリティデータを転送するために用いるようにし、前記制御コマンドのデータを受信した前記他方のユニットは、前記第２のレーンで受信したデータからパリティデータを作成し、該作成したパリティデータと、前記第１のレーンで受信したパリティデータとを比較して、両者が相違する場合には、受信したデータにエラーがあると判断して、前記一方のユニットへ再送要求をするようにしたものである。
また、前記一方のユニットは、前記他方のユニットからデータの再送要求を受けた場合に、前回の転送に用いたレーンとは異なるレーンを選択してデータを再送するようにしたものである。
したがって、本発明によれば、データ転送時のエラーを検出して、再送要求するので、信頼性の高いデータ転送を実現することができる。
以下、添付図面を参照しながら、本発明の実施の形態を詳細に説明する。
図１は、本発明の一実施例にかかる画像形成装置の構成例を示している。
同図において、コントローラ１は、この画像形成装置の全体の制御を行うとともに、外部装置とのインタフェースを実現するものであり、操作表示部２は、この画像形成装置をユーザが操作するためのマンマシンインタフェースを構成するためのものであり、磁気ディスク装置３は、種々のファイルデータを保存するためのものであり、一時的な画像データの蓄積や電子データとして保管するファイルサーバ機能も有する。
スキャナユニット４は、所定の解像度で原稿画像を読み取るためのものであり、プロッタユニット５は、所定の解像度で画像を記録出力するためのものであり、エンジン制御部６は、スキャナユニット４およびプロッタユニット５の動作を制御するとともに、コントローラ１との間で種々のデータをやりとりするためのものである。
また、エンジン制御部６は、スキャナユニット４で得られた画像データの各種画像処理およびデータ圧縮等を行って、コントローラ１に転送する。
また、コントローラ１で作られたデジタル画像データは、エンジン制御部６へ転送され、エンジン制御部６は、受信したデジタル画像データを、プロッタユニット５の書き込み線速に合わせて、プロッタユニット５にデータを転送する。
図２は、コントローラ１の内部構成の一例を示している。
同図において、ＣＰＵ（中央処理装置）１１は、この画像形成装置全体の制御を統括的に行う中央制御ユニットであり、プログラムに従って各部の制御を行う。
メモリ１２は、プログラムのワークメモリや画像データ用のフレームメモリとして使用されるものであり、周辺デバイス１３は、パーソナルコンピュータ装置やサーバ装置等の端末装置とのインターフェイス制御やプログラム、ログ情報の格納等の制御、処理を行うためのものである。デジタル画像処理デバイス１４は、種々の画像処理を実行するためのものである。
メモリコントロールユニット１５は、ＣＰＵ１１、メモリ１２、周辺デバイス１３、および、デジタル画像処理デバイス１４の間のデータの送受信を制御するためのものである。
ここで、メモリコントロールユニット１５とデジタル画像処理デバイス１４との間は、ＰＣＩ−Ｅｘｐｒｅｓｓバス１６を介して接続されており、また、デジタル画像処理デバイス１４の出力データは、ＰＣＩ−Ｅｘｐｒｅｓｓバス１７を介して、エンジン制御部６へ出力される。
また、メモリコントロールユニット１５のアービター回路１５ａは、ＣＰＵ１１、周辺デバイス１３、および、デジタル画像処理デバイス１４からの要求に応じて、データの転送パスの決定や優先順位、時分割調停を行う回路ユニットである。
また、送信バッファ１５ｂは、アービター回路１５ａの出力データを送り出すためのものであり、受信バッファ１５ｃは、アービター回路１５ａへの受信データを受け入れて、アービター回路１５ａへ送り出すためのものである。
図３は、ＰＣＩ−Ｅｘｐｒｅｓｓバス１６，１７構成の一例として、４レーン構成とした場合の電気的な接続形態を示した図である。ここで、レーンとは、送信シリアル伝送路と受信シリアル伝送路を対にして形成したものである。
この場合、電気的には４レーンで構成されるが、コンフィグレーション設定によって実際にデータ転送される経路の信号線を１レーン（ｘ１レーン（１対の信号線を用いる））、２レーン（ｘ２レーン（２対の信号線を用いる））、４レーン（ｘ４レーン（４対の信号線を用いる））に設定および選択することが可能となっている。
このコンフィグレーション設定によって接続形態を変えられる機能によって、例えば画像データのように単位時間あたりのデータ転送量（バンド幅）要求が大きい場合は４レーンフルに使ってデータ転送を行うが、装置の制御コマンドのようにデータ転送量は小さい場合は任意の１レーンのみで転送するように、論理的な接続形態を変更することが可能なバス構成となっている。
図４は、例えば、デジタル画像処理デバイス１４とエンジン制御部６との間のコマンドデータの転送処理の一例を示している。
コマンドデータ転送が要求された場合（処理１０１）、デジタル画像処理デバイス１４とエンジン制御部６に接続されているＰＣＩ−Ｅｘｐｒｅｓｓバス１７から任意の２レーンを選択する（処理１０２）。
次いで、各々のデバイス（デジタル画像処理デバイス１４とエンジン制御部６）のコンフィグレーション設定処理を行って、選択された２レーンの論理的な接続を確立させる（処理１０３）。
そして、このときに選択した２レーンを用いて、送信側は、それぞれ全く同じデータを送信する（処理１０４）。
データを受信したデバイスはそれぞれのレーンのデータをメモリに一時的に格納し（処理１０５）、格納したデータを全バイト比較する（処理１０６）。
そして、完全に一致したかどうかを調べ（判断１０７）、完全一致した場合で判断１０７の結果がＹＥＳになるときには、データ転送を正常終了する。
一方、格納したデータを比較した結果、１バイトでも一致しなかった場合で、判断１０７の結果がＮＯになるときには、送信側デバイスにリトライ要求を出す（処理１０８）。
それにより、リトライ要求を受けた送信側のデバイスは、処理１０２で選択したレーンとは物理的に異なるレーンを選択する（処理１０９）。
その後は、処理１０３に戻って、上述の処理フローを実行する。
ここで、本制御フローのプログラムは周辺デバイス１３内のROM等に格納される固定記憶媒体でもよいし、脱着可能な記憶媒体からメモリ１２にダウンロードされるような方法であってもよい。
このようにして、この場合、複数のレーンに同じデータを転送して、受信側で比較チェックする機能を有しているため、高速シリアルバスで転送されたデータの信頼性を向上させることができる。
また、チェックした結果、転送されたデータにエラーがあると判断された場合には、自動的にリトライ要求を出す機能を有しているので、高速シリアルバスで転送されたデータの信頼性を向上させることが出来る。
また、リトライ要求を受けた場合、先に転送したレーンとは物理的に異なるレーンでコンフィグレーションして再転送する機能を有しているので、高速シリアルバスで転送されたデータの信頼性を向上させることが出来る。
図５は、例えば、デジタル画像処理デバイス１４とエンジン制御部６との間のコマンドデータの転送処理の他の例を示している。
コマンドデータ転送が要求された場合（処理２０１）、デジタル画像処理デバイス１４とエンジン制御部６に接続されているＰＣＩ−Ｅｘｐｒｅｓｓバス１７から任意の２レーンを選択する（処理２０２）。
次いで、各々のデバイス（デジタル画像処理デバイス１４とエンジン制御部６）のコンフィグレーション設定処理を行って、選択された２レーンの論理的な接続を確立させる（処理２０３）。
そして、選択した２つのレーンの一方にはコマンドデータを送信し、もう一方のレーンにはコマンドデータに合わせた（例えばバイト単位毎の）パリティコードを送信する（処理２０４）。
データを受信したデバイスはそれぞれのレーンのデータをメモリに一時的に格納し（処理２０５）、コマンドデータのパリティコードを算出し、それを受信したパリティコードと比較する（処理２０６）。
次いで、パリティエラーがあったかどうかを調べ（判断２０７）、パリティエラーがなかった場合で、判断２０７の結果がＹＥＳになるときには、データ転送を正常終了する。
一方、サムチェックエラーが一つでもあった場合で、判断２０７の結果がＹＥＳになるときには、送信側デバイスにリトライ要求を出す（処理２０８）。
それにより、リトライ要求を受けた送信側のデバイスは、処理２０２で選択したレーンとは物理的に異なるレーンを選択する（処理２０９）。
その後は、処理２０３に戻って、上述の処理フローを実行する。
ここで、データをチェックするためのデータとしてはパリティコードに限らず、他のチェック用データでもかまわない。
このようにして、この場合には、データ転送されるレーンと異なったレーンにパリティコード等のデータチェック用のデータを転送して、受信側でチェックする機能を有しているため、高速シリアルバスで転送されたデータの信頼性を向上させることが出来る。
なお、上述した実施例では、画像形成装置の内部ユニットのデータ転送にＰＣＩ−Ｅｘｐｒｅｓｓバスを用いた場合について説明しているが、それ以外のデータ転送にＰＣＩ−Ｅｘｐｒｅｓｓバスを用いた場合であっても、本発明を同様にして適用することができる。
１ コントローラ
６ エンジン制御部
６ エンジン制御部
Claims (4)
- 送信シリアル伝送路と受信シリアル伝送路を対にして形成したレーンを複数有する信号伝送手段を、ユニット間通信に用いるデータ処理装置であって、
一方のユニットから他方のユニットに前記信号伝送手段を用いてデータを転送する際、画像データを転送する場合は前記複数のレーン全てを用いてデータ転送を行い、制御コマンドを転送する場合は前記複数のレーンのうち任意の二つのレーンを選択し、その選択した二つのレーンを用いてデータ転送を行い、
前記制御コマンドのデータを受信した前記他方のユニットは、前記二つのレーンから受信したデータを比較し、その比較したデータが相互に異なる場合には、その受信したデータにエラーがあると判断して前記一方のユニットへ再送要求をするようにしたことを特徴とするデータ処理装置。 - 前記データ転送の際に前記レーンを全て用いるか又は二つ用いるかの切り替えは、ユニット間通信に用いるＰＣＩＥｘｐｒｅｓｓバスのコンフィグレーション設定によって行うことを特徴とする請求項１記載のデータ処理装置。
- 送信シリアル伝送路と受信シリアル伝送路を対にして形成したレーンを複数有する信号伝送手段を、ユニット間通信に用いるデータ処理装置であって、
一方のユニットから他方のユニットに前記信号伝送手段を用いてデータを転送する際、画像データを転送する場合は前記複数のレーン全てを用いてデータ転送を行い、制御コマンドを転送する場合は前記複数のレーンのうち任意の二つのレーンを選択し、その選択した二つのレーンを用いてデータ転送を行い、その二つのレーンのうち第１のレーンを、第２のレーンで転送するデータから作成したパリティデータを転送するために用いるようにし、
前記制御コマンドのデータを受信した前記他方のユニットは、前記第２のレーンで受信したデータからパリティデータを作成し、該作成したパリティデータと、前記第１のレーンで受信したパリティデータとを比較して、両者が相違する場合には、受信したデータにエラーがあると判断して、前記一方のユニットへ再送要求をするようにしたことを特徴とするデータ処理装置。 - 前記一方のユニットは、前記他方のユニットからデータの再送要求を受けた場合に、前回の転送に用いたレーンとは異なるレーンを選択してデータを再送することを特徴とする請求項１乃至３のいずれか一項に記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006186515A JP4809143B2 (ja) | 2006-07-06 | 2006-07-06 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006186515A JP4809143B2 (ja) | 2006-07-06 | 2006-07-06 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008017175A JP2008017175A (ja) | 2008-01-24 |
| JP4809143B2 true JP4809143B2 (ja) | 2011-11-09 |
Family
ID=39073788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006186515A Expired - Fee Related JP4809143B2 (ja) | 2006-07-06 | 2006-07-06 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4809143B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008172727A (ja) * | 2007-01-15 | 2008-07-24 | Ricoh Co Ltd | 制御装置および画像処理システム |
| US8341303B2 (en) * | 2008-06-30 | 2012-12-25 | Intel Corporation | Asymmetrical universal serial bus communications |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51112215A (en) * | 1975-03-28 | 1976-10-04 | Hitachi Ltd | Error control system |
| JPS51112216A (en) * | 1975-03-28 | 1976-10-04 | Hitachi Ltd | Error control system |
| JPS612440A (ja) * | 1984-06-15 | 1986-01-08 | Mitsubishi Electric Corp | 並列デ−タ伝送装置 |
| JPS61278215A (ja) * | 1985-06-04 | 1986-12-09 | Nec Corp | 符号化・復号化方式 |
| JPS62109441A (ja) * | 1985-11-07 | 1987-05-20 | Nec Corp | デ−タ伝送方式 |
| JPS62183233A (ja) * | 1986-02-06 | 1987-08-11 | Nec Corp | 誤り制御システム |
| JPS62216440A (ja) * | 1986-03-17 | 1987-09-24 | Fujitsu Ltd | 通信制御方法 |
| JPS63281537A (ja) * | 1987-05-13 | 1988-11-18 | Nec Corp | デ−タ伝送装置 |
| JPS63299625A (ja) * | 1987-05-29 | 1988-12-07 | Nec Corp | デ−タ転送方式 |
| JPS6471347A (en) * | 1987-09-11 | 1989-03-16 | Nec Corp | Message transmission reception processing system |
| JPH0624365B2 (ja) * | 1988-08-26 | 1994-03-30 | 株式会社日立製作所 | 回線切替方式 |
| JPH02186735A (ja) * | 1989-01-13 | 1990-07-23 | Mitsubishi Electric Corp | シリアルデータ通信装置 |
| JPH08242219A (ja) * | 1995-03-06 | 1996-09-17 | Nippon Telegr & Teleph Corp <Ntt> | ブロック情報伝送法 |
| JPH10190900A (ja) * | 1996-12-27 | 1998-07-21 | Canon Inc | 画像形成装置 |
| JPH10222386A (ja) * | 1997-02-07 | 1998-08-21 | Nec Eng Ltd | パリティエラー検出方式 |
| JP2001268049A (ja) * | 2000-03-15 | 2001-09-28 | Matsushita Electric Ind Co Ltd | データ伝送装置及びデータ伝送方法 |
| JP2002300138A (ja) * | 2001-03-30 | 2002-10-11 | Nec Corp | パラレル信号エラー監視方法及びその装置 |
| JP2002374230A (ja) * | 2001-06-18 | 2002-12-26 | Sony Corp | 誤り検出装置および誤り検出方法 |
| JP3884269B2 (ja) * | 2001-11-02 | 2007-02-21 | 株式会社東芝 | 伝送装置 |
| JP2004289693A (ja) * | 2003-03-24 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 無線通信方法及び無線通信装置 |
| JP4431113B2 (ja) * | 2003-11-14 | 2010-03-10 | 株式会社日立コミュニケーションテクノロジー | データ伝送方法及びデータ伝送装置 |
| JP4308680B2 (ja) * | 2003-12-25 | 2009-08-05 | 株式会社リコー | 画像形成装置 |
| JP4100382B2 (ja) * | 2004-08-23 | 2008-06-11 | 日本電気株式会社 | 受信側装置、送信側装置、フェールセーフシステム、受信側方法、送信側方法、および、プログラム |
-
2006
- 2006-07-06 JP JP2006186515A patent/JP4809143B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008017175A (ja) | 2008-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9875206B2 (en) | Methods and devices for extending USB 3.0-compliant communication | |
| JP4066383B2 (ja) | 通信装置および通信制御方法、並びに当該通信装置を備えたプリンタ | |
| EP1899830B1 (en) | Automated serial protocol target port transport layer retry mechanism | |
| JP4477437B2 (ja) | ストレージ装置、そのクラスタ間データ通信方法、及びそのクラスタ通信制御プログラム | |
| EP3827356A1 (en) | Unified address space for multiple hardware accelerators using dedicated low latency links | |
| JP2002108572A (ja) | バックアップシステム、及び複製装置 | |
| EP1622324A1 (en) | Fault tolerant data transfer in multi-node system via internodal crossbar switch | |
| US8924606B2 (en) | Storage system and data transfer control method | |
| JP2004157966A (ja) | エンドポイント・メモリ制御方法、エンドポイント・メモリ制御装置、ｕｓｂ装置および記憶媒体 | |
| JP2006190257A (ja) | データ転送装置およびデータ転送方法 | |
| US6381675B1 (en) | Switching mechanism and disk array apparatus having the switching mechanism | |
| JP4809143B2 (ja) | データ処理装置 | |
| JP5407230B2 (ja) | Ｐｃｉカード、マザーボード、ｐｃｉバスシステム、制御方法、及びプログラム | |
| US6058440A (en) | Programmable and adaptive resource allocation device and resource use recorder | |
| JP6876235B2 (ja) | 電子装置及び画像処理装置 | |
| CN113767360A (zh) | 在驱动器级别处对非易失性存储器联网消息的终止 | |
| JP5775367B2 (ja) | 情報処理装置及びその制御方法と、ミラーリングシステム及びｒａｉｄ制御装置 | |
| US20070022226A1 (en) | Direct memory access system for iSCSI | |
| JP4589768B2 (ja) | 情報処理装置 | |
| JP2001282467A (ja) | Ｓｄカード認証領域へのデータリード／ライトの方法およびデータ通信装置 | |
| US8547985B2 (en) | Network interface controller capable of sharing buffers and buffer sharing method | |
| JP5664264B2 (ja) | データ処理装置、及びデータ処理方法 | |
| JP5917325B2 (ja) | ブリッジ回路 | |
| JP4554703B2 (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
| JP2001338286A (ja) | 画像処理方法と装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090131 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090608 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |