JP2002374230A - 誤り検出装置および誤り検出方法 - Google Patents
誤り検出装置および誤り検出方法Info
- Publication number
- JP2002374230A JP2002374230A JP2001182925A JP2001182925A JP2002374230A JP 2002374230 A JP2002374230 A JP 2002374230A JP 2001182925 A JP2001182925 A JP 2001182925A JP 2001182925 A JP2001182925 A JP 2001182925A JP 2002374230 A JP2002374230 A JP 2002374230A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error detection
- error
- bus
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 47
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【課題】 簡易な構成でありながら確実に誤り検出する
ことができる誤り検出装置および誤り検出方法を実現す
る。 【解決手段】 ＣＰＵ１から送出されるデータは外部ノ
イズの影響を受け難いバスＢと、外部ノイズの影響を受
け易いバスＣとを経てエラー検出器６に入力される。エ
ラー検出器６では、両バスＢ，Ｃから入力されるデータ
が一致すればデータエラー無しと判断するが、例えば外
部ノイズの影響でビット反転などが生じて両バスＢ，Ｃ
から入力されるデータが一致しない場合には、バスＣを
介して周辺回路４に供給されるデータには信頼性がなく
なるから、データ再送を要求するためのデータエラー割
込み信号をＣＰＵ１に出力する。
ことができる誤り検出装置および誤り検出方法を実現す
る。 【解決手段】 ＣＰＵ１から送出されるデータは外部ノ
イズの影響を受け難いバスＢと、外部ノイズの影響を受
け易いバスＣとを経てエラー検出器６に入力される。エ
ラー検出器６では、両バスＢ，Ｃから入力されるデータ
が一致すればデータエラー無しと判断するが、例えば外
部ノイズの影響でビット反転などが生じて両バスＢ，Ｃ
から入力されるデータが一致しない場合には、バスＣを
介して周辺回路４に供給されるデータには信頼性がなく
なるから、データ再送を要求するためのデータエラー割
込み信号をＣＰＵ１に出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、バス上でのデータ
エラーの有無を検出する誤り検出装置および誤り検出方
法に関する。
エラーの有無を検出する誤り検出装置および誤り検出方
法に関する。
【０００２】
【従来の技術】データ伝送時に送り側が送出データにパ
リティビットを付加し、受け側でそのパリティビットに
基づきパリティチェックを行って誤り検出するものとし
て、例えば図２に図示するパリティエラー検出回路が知
られている。図２において、パリティ生成回路２は、Ｃ
ＰＵ１が出力するデータ、すなわちｎビット幅で構成さ
れる１語毎に、１語を構成するビットのうち「１」とな
るビットの数がチェックビットも含めて奇数（もしくは
偶数）となるように、チェックビットを付加してバスに
出力する。
リティビットを付加し、受け側でそのパリティビットに
基づきパリティチェックを行って誤り検出するものとし
て、例えば図２に図示するパリティエラー検出回路が知
られている。図２において、パリティ生成回路２は、Ｃ
ＰＵ１が出力するデータ、すなわちｎビット幅で構成さ
れる１語毎に、１語を構成するビットのうち「１」とな
るビットの数がチェックビットも含めて奇数（もしくは
偶数）となるように、チェックビットを付加してバスに
出力する。
【０００３】パリティエラー検出回路３は、バスを介し
て入力されるｎビット幅で構成される１語毎に、チェッ
クビットも含めて１語を構成する全てのビットのうち
「１」となるビットの数が奇数（もしくは偶数）である
か否かを判断して次段の周辺回路４へ出力する。パリテ
ィエラー検出回路３では、奇数パリティチェックで偶数
を検出した場合（あるいは偶数パリティチェックで奇数
を検出した場合）にデータエラー割込み信号をＣＰＵ１
に供給する。ＣＰＵ１では、この割込み信号に応じてエ
ラー検出に対応した割込み処理を実行する。
て入力されるｎビット幅で構成される１語毎に、チェッ
クビットも含めて１語を構成する全てのビットのうち
「１」となるビットの数が奇数（もしくは偶数）である
か否かを判断して次段の周辺回路４へ出力する。パリテ
ィエラー検出回路３では、奇数パリティチェックで偶数
を検出した場合（あるいは偶数パリティチェックで奇数
を検出した場合）にデータエラー割込み信号をＣＰＵ１
に供給する。ＣＰＵ１では、この割込み信号に応じてエ
ラー検出に対応した割込み処理を実行する。
【０００４】
【発明が解決しようとする課題】ところで、こうした従
来のパリティエラー検出は、１ビットのチェックビット
を付加するだけでよいという簡便さがあるものの、１ビ
ットの検出能力しかなく、２ビット以上のデータエラー
が生じた場合には確実にエラー検出することができな
い、という問題がある。そこで本発明は、このような事
情に鑑みてなされたもので、簡易な構成でありながら確
実に誤り検出することができる誤り検出装置および誤り
検出方法を提供することを目的としている。
来のパリティエラー検出は、１ビットのチェックビット
を付加するだけでよいという簡便さがあるものの、１ビ
ットの検出能力しかなく、２ビット以上のデータエラー
が生じた場合には確実にエラー検出することができな
い、という問題がある。そこで本発明は、このような事
情に鑑みてなされたもので、簡易な構成でありながら確
実に誤り検出することができる誤り検出装置および誤り
検出方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、処理したデータを送出
するデータ処理手段と、このデータ処理手段から送出さ
れるデータを第１および第２の経路に分けて伝送する伝
送手段と、前記第１および第２の経路を介してそれぞれ
伝送されるデータを比較し、両データが不一致の場合に
誤り検出信号を発生する誤り検出手段と、この誤り検出
手段が誤り検出信号を発生した場合、前記データ処理手
段にデータ再送を割込み要求する割込み手段とを具備す
ることを特徴とする。
め、請求項１に記載の発明では、処理したデータを送出
するデータ処理手段と、このデータ処理手段から送出さ
れるデータを第１および第２の経路に分けて伝送する伝
送手段と、前記第１および第２の経路を介してそれぞれ
伝送されるデータを比較し、両データが不一致の場合に
誤り検出信号を発生する誤り検出手段と、この誤り検出
手段が誤り検出信号を発生した場合、前記データ処理手
段にデータ再送を割込み要求する割込み手段とを具備す
ることを特徴とする。
【０００６】請求項２に記載の発明では、処理したデー
タを送出するデータ処理過程と、このデータ処理過程に
て送出されるデータを第１および第２の経路に分けて伝
送する伝送過程と、前記第１および第２の経路を介して
それぞれ伝送されるデータを比較し、両データが不一致
の場合に誤り検出信号を発生する誤り検出過程と、この
誤り検出過程にて誤り検出信号を発生した場合、前記デ
ータ処理過程にデータ再送を割込み要求する割込み過程
とを具備することを特徴とする。
タを送出するデータ処理過程と、このデータ処理過程に
て送出されるデータを第１および第２の経路に分けて伝
送する伝送過程と、前記第１および第２の経路を介して
それぞれ伝送されるデータを比較し、両データが不一致
の場合に誤り検出信号を発生する誤り検出過程と、この
誤り検出過程にて誤り検出信号を発生した場合、前記デ
ータ処理過程にデータ再送を割込み要求する割込み過程
とを具備することを特徴とする。
【０００７】請求項３に記載の発明では、処理したデー
タを送出するデータ処理手段と、このデータ処理手段か
ら送出されるデータをノイズの影響を受け難い第１のバ
スとノイズの影響を受け易い第２のバスとに分けて伝送
する伝送手段と、前記第１および第２のバスを介してそ
れぞれ伝送されるデータを比較し、両データが不一致の
場合に誤り検出信号を発生する誤り検出手段と、この誤
り検出手段が誤り検出信号を発生した場合、前記データ
処理手段にデータ再送を割込み要求する割込み手段とを
具備することを特徴とする。
タを送出するデータ処理手段と、このデータ処理手段か
ら送出されるデータをノイズの影響を受け難い第１のバ
スとノイズの影響を受け易い第２のバスとに分けて伝送
する伝送手段と、前記第１および第２のバスを介してそ
れぞれ伝送されるデータを比較し、両データが不一致の
場合に誤り検出信号を発生する誤り検出手段と、この誤
り検出手段が誤り検出信号を発生した場合、前記データ
処理手段にデータ再送を割込み要求する割込み手段とを
具備することを特徴とする。
【０００８】請求項４に記載の発明では、処理したデー
タを送出するデータ処理過程と、このデータ処理過程に
て送出されるデータをノイズの影響を受け難い第１のバ
スとノイズの影響を受け易い第２のバスとに分けて伝送
する伝送過程と、前記第１および第２のバスを介してそ
れぞれ伝送されるデータを比較し、両データが不一致の
場合に誤り検出信号を発生する誤り検出過程と、この誤
り検出過程にて誤り検出信号を発生した場合、前記デー
タ処理過程にデータ再送を割込み要求する割込み過程と
を具備することを特徴とする。
タを送出するデータ処理過程と、このデータ処理過程に
て送出されるデータをノイズの影響を受け難い第１のバ
スとノイズの影響を受け易い第２のバスとに分けて伝送
する伝送過程と、前記第１および第２のバスを介してそ
れぞれ伝送されるデータを比較し、両データが不一致の
場合に誤り検出信号を発生する誤り検出過程と、この誤
り検出過程にて誤り検出信号を発生した場合、前記デー
タ処理過程にデータ再送を割込み要求する割込み過程と
を具備することを特徴とする。
【０００９】本発明では、データ処理手段が送出するデ
ータを第１および第２の経路に分けて伝送し、誤り検出
手段がこれら異なる経路を経て伝送される両データを比
較し、不一致の場合に誤り検出信号を発生すると、割込
み手段がデータ処理手段にデータ再送を割込み要求する
ので、簡易な構成でありながら確実に誤り検出すること
が可能になる。
ータを第１および第２の経路に分けて伝送し、誤り検出
手段がこれら異なる経路を経て伝送される両データを比
較し、不一致の場合に誤り検出信号を発生すると、割込
み手段がデータ処理手段にデータ再送を割込み要求する
ので、簡易な構成でありながら確実に誤り検出すること
が可能になる。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は、実施の一形態によ
るワンチップマイコンに搭載されるデータエラー検出装
置の構成を示すブロック図である。ＣＰＵ１はバスＡを
介してデータバッファ５にデータを送出する。データバ
ッファ５に一時記憶されるデータは、図示されていない
制御回路から供給されるタイミングクロックに同期して
２系統のバスＢおよびバスＣにそれぞれ出力される。バ
スＢは周辺回路４が一つも接続されずにデータバッファ
５からエラー検出器６（後述する）に最短距離で接続さ
れ、一方、バスＣは周辺回路４が接続され、データバッ
ファ５からチップ周辺を巡回してエラー検出器６に接続
されるようになっている。
施の形態について説明する。図１は、実施の一形態によ
るワンチップマイコンに搭載されるデータエラー検出装
置の構成を示すブロック図である。ＣＰＵ１はバスＡを
介してデータバッファ５にデータを送出する。データバ
ッファ５に一時記憶されるデータは、図示されていない
制御回路から供給されるタイミングクロックに同期して
２系統のバスＢおよびバスＣにそれぞれ出力される。バ
スＢは周辺回路４が一つも接続されずにデータバッファ
５からエラー検出器６（後述する）に最短距離で接続さ
れ、一方、バスＣは周辺回路４が接続され、データバッ
ファ５からチップ周辺を巡回してエラー検出器６に接続
されるようになっている。
【００１１】エラー検出器６は、データバッファ５から
最短距離で接続されるバスＢを経て入力されるデータ
と、データバッファ５からチップ周辺を巡回して接続さ
れるバスＣを経て入力されるデータとを比較し、両デー
タの全てのビットが一致しない場合にデータエラー割込
み信号を発生してＣＰＵ１に供給する。ＣＰＵ１では、
このデータエラー割込み信号が供給された場合、データ
再送する等の割込み処理を実行する。
最短距離で接続されるバスＢを経て入力されるデータ
と、データバッファ５からチップ周辺を巡回して接続さ
れるバスＣを経て入力されるデータとを比較し、両デー
タの全てのビットが一致しない場合にデータエラー割込
み信号を発生してＣＰＵ１に供給する。ＣＰＵ１では、
このデータエラー割込み信号が供給された場合、データ
再送する等の割込み処理を実行する。
【００１２】上記構成によれば、ＣＰＵ１から送出され
るデータは外部ノイズの影響を受け難いバスＢと、外部
ノイズの影響を受け易いバスＣとを経てエラー検出器６
に入力される。エラー検出器６では、両バスＢ，Ｃから
入力されるデータが一致すればデータエラー無しと判断
するが、例えば外部ノイズの影響でビット反転などが生
じて両バスＢ，Ｃから入力されるデータが一致しない場
合には、バスＣを介して周辺回路４に供給されるデータ
には信頼性がなくなるから、データ再送を要求するため
のデータエラー割込み信号をＣＰＵ１に出力する。
るデータは外部ノイズの影響を受け難いバスＢと、外部
ノイズの影響を受け易いバスＣとを経てエラー検出器６
に入力される。エラー検出器６では、両バスＢ，Ｃから
入力されるデータが一致すればデータエラー無しと判断
するが、例えば外部ノイズの影響でビット反転などが生
じて両バスＢ，Ｃから入力されるデータが一致しない場
合には、バスＣを介して周辺回路４に供給されるデータ
には信頼性がなくなるから、データ再送を要求するため
のデータエラー割込み信号をＣＰＵ１に出力する。
【００１３】このように、本実施の形態では、ＣＰＵ１
から送出されるデータを外部ノイズの影響を受け難いバ
スＢと、外部ノイズの影響を受け易いバスＣとに分け、
両バスＢ，Ｃのデータが不一致の場合にデータエラー発
生と見做すようにしたので、簡易な構成でありながら確
実にエラー検出することが可能になる。なお、図１に図
示した回路では、ＣＰＵ１、データバッファ５およびエ
ラー検検出器６は外部ノイズによる誤動作を起こさない
ことを前提としている為、電源ノイズなどの影響を回避
すべくチップ内の中央付近に配置する必要がある。ま
た、上述した実施の形態では、ハードウェアでエラー検
出する一例を述べたが、本発明の要旨はこれに限定され
ずソフトウェア的にも勿論具現可能である。つまり、送
出されるデータを第１および第２のバスに分けて伝送
し、これら異なる経路で伝送される両データを比較し、
不一致であればデータ再送を割込み要求を発生するよう
プログラミングすればよい。
から送出されるデータを外部ノイズの影響を受け難いバ
スＢと、外部ノイズの影響を受け易いバスＣとに分け、
両バスＢ，Ｃのデータが不一致の場合にデータエラー発
生と見做すようにしたので、簡易な構成でありながら確
実にエラー検出することが可能になる。なお、図１に図
示した回路では、ＣＰＵ１、データバッファ５およびエ
ラー検検出器６は外部ノイズによる誤動作を起こさない
ことを前提としている為、電源ノイズなどの影響を回避
すべくチップ内の中央付近に配置する必要がある。ま
た、上述した実施の形態では、ハードウェアでエラー検
出する一例を述べたが、本発明の要旨はこれに限定され
ずソフトウェア的にも勿論具現可能である。つまり、送
出されるデータを第１および第２のバスに分けて伝送
し、これら異なる経路で伝送される両データを比較し、
不一致であればデータ再送を割込み要求を発生するよう
プログラミングすればよい。
【００１４】
【発明の効果】本発明によれば、データ処理手段が送出
するデータを第１および第２の経路に分けて伝送し、誤
り検出手段がこれら異なる経路を経て伝送される両デー
タを比較し、不一致の場合に誤り検出信号を発生する
と、割込み手段がデータ処理手段にデータ再送を割込み
要求するので、簡易な構成でありながら確実に誤り検出
することができる。
するデータを第１および第２の経路に分けて伝送し、誤
り検出手段がこれら異なる経路を経て伝送される両デー
タを比較し、不一致の場合に誤り検出信号を発生する
と、割込み手段がデータ処理手段にデータ再送を割込み
要求するので、簡易な構成でありながら確実に誤り検出
することができる。
【図１】実施の一形態によるデータエラー検出装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】従来例によるパリティエラー検出回路の構成を
示すブロック図である。
示すブロック図である。
１…ＣＰＵ、２…パリティ生成回路、３…パリティエラ
ー検出回路、４…周辺回路、５…データバッファ、６…
エラー検出器。
ー検出回路、４…周辺回路、５…データバッファ、６…
エラー検出器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 早原 剛 神奈川県横浜市保土ケ谷区神戸町134番地 ソニー・エルエスアイ・デザイン株式会 社内 (72)発明者 藤田 淳一 神奈川県横浜市保土ケ谷区神戸町134番地 ソニー・エルエスアイ・デザイン株式会 社内 Ｆターム(参考） 5B001 AB01 AC04 AD06 AD08 5K014 AA01 BA02 DA06 FA03
Claims (4)
- 【請求項１】 処理したデータを送出するデータ処理手
段と、 このデータ処理手段から送出されるデータを第１および
第２の経路に分けて伝送する伝送手段と、 前記第１および第２の経路を介してそれぞれ伝送される
データを比較し、両データが不一致の場合に誤り検出信
号を発生する誤り検出手段と、 この誤り検出手段が誤り検出信号を発生した場合、前記
データ処理手段にデータ再送を割込み要求する割込み手
段とを具備することを特徴とする誤り検出装置。 - 【請求項２】 処理したデータを送出するデータ処理過
程と、 このデータ処理過程にて送出されるデータを第１および
第２の経路に分けて伝送する伝送過程と、 前記第１および第２の経路を介してそれぞれ伝送される
データを比較し、両データが不一致の場合に誤り検出信
号を発生する誤り検出過程と、 この誤り検出過程にて誤り検出信号を発生した場合、前
記データ処理過程にデータ再送を割込み要求する割込み
過程とを具備することを特徴とする誤り検出方法。 - 【請求項３】 処理したデータを送出するデータ処理手
段と、 このデータ処理手段から送出されるデータをノイズの影
響を受け難い第１のバスとノイズの影響を受け易い第２
のバスとに分けて伝送する伝送手段と、 前記第１および第２のバスを介してそれぞれ伝送される
データを比較し、両データが不一致の場合に誤り検出信
号を発生する誤り検出手段と、 この誤り検出手段が誤り検出信号を発生した場合、前記
データ処理手段にデータ再送を割込み要求する割込み手
段とを具備することを特徴とする誤り検出装置。 - 【請求項４】 処理したデータを送出するデータ処理過
程と、 このデータ処理過程にて送出されるデータをノイズの影
響を受け難い第１のバスとノイズの影響を受け易い第２
のバスとに分けて伝送する伝送過程と、 前記第１および第２のバスを介してそれぞれ伝送される
データを比較し、両データが不一致の場合に誤り検出信
号を発生する誤り検出過程と、 この誤り検出過程にて誤り検出信号を発生した場合、前
記データ処理過程にデータ再送を割込み要求する割込み
過程とを具備することを特徴とする誤り検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001182925A JP2002374230A (ja) | 2001-06-18 | 2001-06-18 | 誤り検出装置および誤り検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001182925A JP2002374230A (ja) | 2001-06-18 | 2001-06-18 | 誤り検出装置および誤り検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002374230A true JP2002374230A (ja) | 2002-12-26 |
Family
ID=19022938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001182925A Pending JP2002374230A (ja) | 2001-06-18 | 2001-06-18 | 誤り検出装置および誤り検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002374230A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017175A (ja) * | 2006-07-06 | 2008-01-24 | Ricoh Co Ltd | データ処理装置 |
-
2001
- 2001-06-18 JP JP2001182925A patent/JP2002374230A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017175A (ja) * | 2006-07-06 | 2008-01-24 | Ricoh Co Ltd | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5740174A (en) | Method and apparatus for performing collision detection and arbitration within an expansion bus having multiple transmission repeater units | |
| JP4492035B2 (ja) | データ処理装置 | |
| US7237144B2 (en) | Off-chip lockstep checking | |
| US7747897B2 (en) | Method and apparatus for lockstep processing on a fixed-latency interconnect | |
| US7106742B1 (en) | Method and system for link fabric error detection and message flow control | |
| WO2001025924A1 (en) | Mechanism to improve fault isolation and diagnosis in computers | |
| JP2968251B2 (ja) | クロック同期バスでのエラー発生時にバスドライバを検出する方法 | |
| US6834362B2 (en) | Apparatus and method for error detection on source-synchronous buses | |
| JP2002374230A (ja) | 誤り検出装置および誤り検出方法 | |
| US20060159023A1 (en) | CRC error history mechanism | |
| JP4954249B2 (ja) | 電子端末装置及び電子連動装置 | |
| US8264948B2 (en) | Interconnection device | |
| JPH07200419A (ja) | バスインタフェース装置 | |
| JP2001028579A (ja) | 符号誤り監視装置 | |
| JPH0535616A (ja) | データ転送システム | |
| JP2892821B2 (ja) | データ転送装置 | |
| JP2864611B2 (ja) | 半導体メモリ | |
| JPH04355532A (ja) | バス型ネットワークにおける障害検出方式 | |
| JPH0831049B2 (ja) | ロツクドプロセツサ方式 | |
| WO2024102715A1 (en) | In-band data package transmission | |
| JPS59178036A (ja) | パリテイチエツク方式 | |
| JPH07254909A (ja) | パケット転送装置 | |
| JP2825464B2 (ja) | 通信装置 | |
| JPH1174869A (ja) | 転送制御システム | |
| JPH06244822A (ja) | データ通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050407 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050407 |